WO2004032345A1 - 送信方法及び送信装置 - Google Patents

送信方法及び送信装置 Download PDF

Info

Publication number
WO2004032345A1
WO2004032345A1 PCT/JP2003/012642 JP0312642W WO2004032345A1 WO 2004032345 A1 WO2004032345 A1 WO 2004032345A1 JP 0312642 W JP0312642 W JP 0312642W WO 2004032345 A1 WO2004032345 A1 WO 2004032345A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
delay
output
distortion
circuit
Prior art date
Application number
PCT/JP2003/012642
Other languages
English (en)
French (fr)
Inventor
Shinichiro Takabayashi
Masato Ukena
Masayuki Orihashi
Michiaki Matsuo
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002290911A external-priority patent/JP3985649B2/ja
Priority claimed from JP2003150669A external-priority patent/JP4302436B2/ja
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP03753987A priority Critical patent/EP1548949A4/en
Priority to AU2003272918A priority patent/AU2003272918A1/en
Priority to US10/505,084 priority patent/US7263135B2/en
Publication of WO2004032345A1 publication Critical patent/WO2004032345A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/025—Stepped control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control
    • H03F1/0255—Stepped control by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/20—Gain control characterized by the position of the detection
    • H03G2201/206—Gain control characterized by the position of the detection being in radio frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/30—Gain control characterized by the type of controlled signal
    • H03G2201/307—Gain control characterized by the type of controlled signal being radio frequency signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0416—Circuits with power amplifiers having gain or transmission power control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0433—Circuits with power amplifiers with linearisation using feedback

Definitions

  • the present invention relates to a transmission method and a transmission device for improving linearity and power efficiency of a power amplifier in a wireless communication system.
  • a power amplifier of a transmitting device in a wireless communication system is a circuit that consumes the most power in the entire device, and improvement of its power efficiency is desired.
  • wireless communication systems use high-speed, wide-band linear modulation signals to transmit large-capacity data, and do not use non-linear amplifiers such as class C and class D, which have high power efficiency, and have poor power efficiency.
  • the distortion may increase, the spectrum may spread, and interfere with adjacent communication channels.
  • EER envelope elimination and restoration method
  • Divider 302 distributes input transmission RF signal 301 to amplitude limiting circuit 303 and envelope detection circuit 306.
  • the amplitude limiting circuit 303 limits the amplitude of the signal distributed from the distributor 302 to obtain a phase component of the transmission RF signal 301.
  • the delay circuit 304 gives an appropriate delay to the output of the amplitude limiting circuit 303.
  • Power amplifier 305 amplifies the output of delay circuit 304 to a desired power value.
  • the envelope detection circuit 306 performs envelope detection on the signal from the distributor 302 to obtain an amplitude component of the transmission RF signal 301.
  • the voltage control DC converter 307 outputs a voltage for controlling the power amplifier 305 based on the signal output from the envelope detection circuit 306. For example, when the power amplifier 305 is an FET (field effect transistor), the voltage from the voltage control DC converter 307 controls the drain voltage of the power amplifier 305 to perform amplitude modulation. By the above operation, the output of the power amplifier 305 becomes a signal in which the amplitude component and the phase component are reconstructed, and is transmitted from the antenna 308.
  • the envelope tracking method is a known technique for solving the problems of improving power efficiency and securing linearity (Raab, "Power amplifiers and transmitters for RF and micro e", Raab, FH; Asbeck, P .; Cripps, S .; Kenington, PB; Popovic, ZB; Pothecary, N .; Sevic, JF; Sokal, .0 .; microwave Theory and Techniques, IEEE Transactions on, Volume: 50 Issue: 3, March 2002, Page (s): 814-826
  • the amplitude component of the transmitted RF signal is detected by an envelope detector, and the voltage applied to the power amplifier is controlled according to the detected amplitude component. Since the original transmission RF signal having not only the phase component but also the amplitude fluctuation is input to the power amplifier, the power amplifier needs to be a linear amplifier.
  • FIG. 8A shows a timing error in voltage control
  • FIG. 8B shows a spectrum when there is no timing error in voltage control.
  • a distortion component 401 is generated as shown in FIG.
  • a distortion-free transmission signal 402 is obtained as shown in FIG. 8B.
  • the adjustment of the timing is a manual adjustment work, and is time-consuming. Also, the timing once adjusted may not be able to follow changes in the characteristics of the device due to subsequent changes in temperature or aging. Disclosure of the invention
  • the present invention provides a transmission method and a transmission apparatus that do not require manual adjustment work, automatically adjust the delay amount of delay means so as to minimize distortion components outside the transmission signal band, and realize accurate timing. provide.
  • the transmission method of the present invention is a transmission method for controlling the voltage of the power amplifying means in accordance with the envelope amplitude of the transmission signal, wherein the distortion component of the output signal from the power amplifying means is detected, and the distortion component is minimized.
  • This is a transmission method for automatically controlling the control timing of the voltage for controlling the power amplifying means.
  • the delay amount of the delay means is automatically adjusted so that the distortion component outside the transmission signal band is minimized, so that accurate timing can be realized.
  • the transmitting apparatus includes a first delay unit for adjusting a control timing of a voltage for controlling the power amplifying unit, a distributor for distributing and feeding back the output of the power amplifying unit, and a distributor.
  • a distortion adjusting unit that calculates a distortion component of the transmission signal using the signal that has been fed back and automatically adjusts a delay amount of the first delay unit so that the distortion component is minimized. According to the above configuration, a manual adjustment operation is not required, and the delay amount of the delay means is automatically adjusted so that the distortion component outside the transmission signal band is minimized, so that accurate timing can be realized.
  • FIG. 1 is a block diagram of a transmission device according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram of a transmitting device according to a second embodiment of the present invention.
  • FIG. 3 is a block diagram of the transmission device according to the third embodiment of the present invention.
  • FIG. 4 is a block diagram of a transmitting device according to a fourth embodiment of the present invention.
  • FIG. 5 is a block diagram of a transmitting apparatus according to a fifth embodiment of the present invention.
  • FIG. 6 is a block diagram of a transmitting apparatus according to a sixth embodiment of the present invention.
  • FIG. 7 is a block diagram of a conventional transmission device.
  • FIG. 8 is a diagram showing characteristics of a spectrum of a transmission signal when there is and does not have a timing error of voltage control of the power amplifier.
  • FIG. 1 is a block diagram of a transmission device according to a first embodiment of the present invention.
  • the delay circuit 102 delays the input signal and outputs it.
  • the DA converter 103 converts the input signal into an analog signal.
  • the frequency conversion circuit 104 up-converts the input signal to an RF signal.
  • the power amplifier 105 amplifies the input signal.
  • the amplitude calculation circuit 106 calculates and outputs the amplitude component of the input signal.
  • the delay circuit 107 delays the input signal.
  • the DA converter 108 converts the input signal into an analog signal.
  • Voltage control DC converter 109 is a DA converter Based on the output from 108, a voltage for controlling the power amplifier 105 is output.
  • Divider 110 distributes the output from power amplifier 105 to antenna 111 and frequency conversion circuit 112.
  • Antenna 1 1 1 transmits the signal distributed from distributor 110.
  • the frequency conversion circuit 112 converts the frequency of the signal distributed from the distributor 110.
  • AD converter 113 converts the input signal into a digital signal.
  • the out-of-band power calculation circuit 114 calculates out-of-band power in the input signal.
  • the delay amount calculation circuit 115 calculates and outputs a delay amount so that the out-of-band power obtained by the out-of-band power calculation circuit 114 becomes small.
  • the delay circuit 102 delays the transmission baseband signal 101 by the delay amount specified by the delay amount calculation circuit 115.
  • DA converter 103 converts the signal from delay circuit 102 into an analog signal.
  • Frequency conversion circuit 104 up-converts the signal from DA converter 103 to a desired RF signal.
  • Power amplifier 105 amplifies the signal from frequency conversion circuit 104 to a desired power value.
  • the signal input to the power amplifier 105 is a linear modulation signal accompanied by envelope amplitude fluctuation
  • a linear amplifier such as a class A or a class AB is used as the type of the power amplifier.
  • the amplitude calculation circuit 106 calculates and outputs the amplitude component of the transmission baseband signal.
  • the delay circuit 107 delays the amplitude component value output from the amplitude calculation circuit 106 by a delay amount specified by the delay amount calculation circuit 115.
  • DA converter converts the signal from delay circuit 107 into an analog signal.
  • Voltage control DC converter 109 outputs a voltage for controlling power amplifier 105 based on the output from DA converter 108.
  • the power amplifier 105 is an FET, its drain voltage or The gate voltage is controlled by the voltage from the voltage control DC converter 109.
  • the distributor 110 distributes the output from the power amplifier 105 to the antenna 111 and the frequency conversion circuit 112.
  • the antenna 111 transmits the signal distributed from the distributor 110.
  • the frequency conversion circuit 112 downconverts the signal distributed from the distributor 110 to a baseband signal or an IF signal.
  • the AD converter 113 converts the signal from the frequency conversion circuit 112 into a digital signal.
  • the out-of-band power calculation circuit 114 calculates out-of-band power in the signal from the AD converter 113.
  • the out-of-band power is, for example, an adjacent channel leakage power value or an adjacent channel leakage power ratio. If the adjacent channel leakage power ratio exceeds the specified value due to the failure of the power amplifier 105, etc., stop the operation of this device and an abnormal signal will be transmitted from the antenna 111. To prevent
  • the delay amount calculation circuit 115 calculates the delay amount so that the out-of-band power obtained by the out-of-band power calculation circuit 114 becomes small, and outputs the calculated delay amount to the delay circuits 102 and 107.
  • the delay amount in the delay circuits 102 and 107 is set so that the out-of-band power obtained in the out-of-band power calculation circuit 114 becomes small. Since the control of the power amplifier 105 by the voltage control DC converter 109 is automatically adjusted, distortion is reduced and high power efficiency is obtained.
  • the delay circuits 102 and 107 can be realized by a configuration of a buffer memory in a necessary delay unit or a delay line with a skip. When changing the delay amount in these cases, the former is performed by changing the buffer amount, and the latter is performed by changing the tap coefficient.
  • FIG. 2 is a block diagram of a transmission device according to a second embodiment of the present invention.
  • the arithmetic circuit 218 includes an amplitude calculation circuit 202 and a phase calculation circuit 203.
  • the amplitude calculation circuit 202 calculates an amplitude component of the input transmission baseband signal 201.
  • the phase calculation circuit 203 receives the input transmission baseband signal 200. Calculate the phase component of 1.
  • the delay circuit 204 delays the output signal of the phase calculation circuit 203.
  • the DA converter 205 converts the output of the delay circuit 204 into an analog signal.
  • the voltage controlled oscillator 206 performs phase modulation based on the output of the DA converter 205.
  • the frequency conversion circuit 207 converts the frequency of the output of the voltage control oscillator 206.
  • the power amplifier 208 amplifies the output of the frequency conversion circuit 207 to a desired power value.
  • the delay circuit 209 delays the output signal of the amplitude calculation circuit 202.
  • the DA converter 210 converts the output signal of the delay circuit 209 into an analog signal.
  • the voltage control DC converter 211 outputs a voltage for controlling the power amplifier 208 based on the output signal from the DA converter 210.
  • Divider 2 12 distributes the signal from power amplifier 208 to antenna 2 13 and frequency conversion circuit 2 14.
  • the antenna 2 13 transmits the signal from the distributor 2 12.
  • the frequency conversion circuit 2 14 converts the frequency of the signal from the distributor 2 12.
  • the AD converter 2 15 converts the signal from the frequency conversion circuit 2 14 into a digital signal.
  • the out-of-band power calculation circuit 211 calculates out-of-band power in the input signal.
  • the delay amount calculation circuit 217 calculates and outputs the delay amount so that the out-of-band power obtained by the out-of-band power calculation circuit 216 becomes small.
  • the arithmetic circuit 218 receives the transmission baseband signal 201, calculates the amplitude component in the amplitude calculation circuit 202, and calculates the phase component in the phase calculation circuit 203.
  • the delay circuit 204 delays the phase component output from the phase calculation circuit 203 by the delay amount specified by the delay amount calculation circuit 217.
  • the DA converter 205 converts the signal from the delay circuit 204 into an analog signal.
  • the voltage controlled oscillator 206 performs phase modulation based on the signal output from the DA converter 205.
  • the frequency conversion circuit 207 receives the output of the voltage-controlled oscillator 206 Upconverted to issue.
  • the power amplifier 208 amplifies the output of the frequency conversion circuit 207 to a desired power value. Since the signal input to the power amplifier 208 is a constant envelope signal, the power amplifier 208 can use a class C or class D nonlinear amplifier with excellent power efficiency.
  • the delay circuit 209 delays the amplitude component output from the amplitude calculation circuit 202 by the delay amount designated by the delay amount calculation circuit 217.
  • the DA converter 210 converts the signal from the delay circuit 209 into an analog signal.
  • the voltage control DC converter 211 outputs a voltage for controlling the power amplifier 208 based on the signal output from the DA converter 210.
  • amplitude modulation is performed by controlling the drain voltage of the power amplifier 208 with the voltage of the voltage control DC converter 211.
  • the distributor 2 12 distributes the output of the power amplifier 208 that has been subjected to the amplitude modulation under the control of the voltage control DC converter 2 11 to the antenna 2 13 and the frequency conversion circuit.
  • the antenna 2 13 transmits the signal distributed by the distributor 2 12.
  • the frequency conversion circuit 214 downconverts the signal distributed by the distributor 211 to a baseband signal or an IF signal.
  • the AD converter 215 converts the signal from the frequency conversion circuit 215 into a digital signal.
  • the out-of-band power calculation circuit 216 calculates the out-of-band power of the transmission signal included in the output of the AD converter 215. As the out-of-band power, an adjacent channel leakage power value or an adjacent channel leakage power ratio can be used.
  • the delay amount calculation circuit 217 calculates the delay amount in the direction in which the out-of-band power decreases based on the output of the out-of-band power calculation circuit 216, and outputs the calculated delay amount to the delay circuits 204 and 209.
  • the delay amount calculation circuit 217 sets the delay amount in the delay circuits 204 and 209 so that the out-of-band power obtained by the out-of-band power calculation circuit 216 becomes smaller. Then, since the control of the power amplifier 208 by the voltage control DC converter 211 is automatically adjusted, a small distortion and high power efficiency can be obtained. (Third embodiment)
  • FIG. 3 is a block diagram of a transmission device according to a third embodiment of the present invention.
  • the arithmetic circuit 518 includes an amplitude calculation circuit 502 and a phase calculation circuit 503.
  • the amplitude calculation circuit 502 calculates the amplitude component of the input transmission baseband signal 501.
  • the phase calculation circuit 503 calculates a phase component of the input transmission baseband signal 501.
  • the delay circuit 504 delays the output signal of the phase calculation circuit 503.
  • the DA converter 505 converts the output of the delay circuit 504 into an analog signal.
  • the voltage controlled oscillator 506 performs phase modulation based on the output of the DA converter 505.
  • the frequency conversion circuit 507 converts the frequency of the output signal of the voltage control transmitter 506.
  • the power amplifier 508 amplifies the output of the frequency conversion circuit 507 to a desired power value.
  • the delay circuit 509 delays the output signal of the amplitude calculation circuit 502.
  • the DA converter 510 converts the output signal of the delay circuit 509 into an analog signal.
  • the voltage control DC converter 511 outputs a voltage for controlling the power amplifier 508 based on the output signal from the DA converter 510.
  • Distributor 5 12 distributes the signal from power amplifier 508 to antenna 5 13 and frequency conversion circuit 5 14.
  • the antenna 5 13 transmits a signal from the distributor 5 12.
  • the frequency conversion circuit 5 14 converts the frequency of the signal from the distributor 5 12.
  • the AD converter 515 converts the signal from the frequency conversion circuit 514 into a digital signal.
  • the error component calculation circuit 516 calculates an error component between the two signals based on the output signal of the AD converter 515 and the transmission baseband signal 501.
  • the delay amount calculation circuit 5 1 7 The delay amount is calculated and output so that the error component obtained by the difference component calculation circuit 516 becomes small.
  • the transmission device is configured such that the delay amount calculation circuit 517 calculates the delay amount based on the calculation result of the error component calculation circuit 516. Therefore, hereinafter, the description of the same portions as the second embodiment will be omitted, and the operation will be described focusing on the different points.
  • the frequency conversion circuit 514 downconverts the signal distributed by the distributor 514 to a baseband signal.
  • the AD converter 515 converts the signal from the frequency conversion circuit 514 into a digital signal.
  • the error component calculation circuit 516 receives the output signal of the AD converter 515 and the transmission baseband signal 510, and calculates an error component between the two signals at every preset sampling time. .
  • the delay amount calculating circuit 517 calculates the delay amount in a direction in which the error component becomes smaller based on the error component from the error component calculating circuit 516 and outputs the calculated delay amount to the delay circuits 504 and 509. .
  • the delay amount calculation circuit 5 17 sets the delay amounts in the delay circuits 5 0 4 and 5 0 9 so that the error component obtained by the error component calculation circuit 5 16 Since control timing adjustment of the power amplifier 508 by the control DC converter 511 is automatically performed, distortion is reduced and high power efficiency is obtained.
  • FIG. 4 is a block diagram of a transmitting apparatus according to a fourth embodiment of the present invention.
  • the arithmetic circuit 602 includes an amplitude calculation circuit 615 and a phase calculation circuit 616.
  • the amplitude calculation circuit 6 1 5 calculates the amplitude of the input transmission baseband signal 6 1 Calculate the components.
  • the phase calculation circuit 616 calculates the phase component of the input transmission baseband signal 601.
  • the DA converter 603 converts the output of the phase calculation circuit 616 into an analog signal.
  • the filter 604 allows a specific frequency of the output signal of the DA converter 603 to pass.
  • the delay circuit 605 delays the output signal of the filter 604.
  • the phase modulation circuit 606 performs phase modulation based on the output of the delay circuit 605.
  • the power amplifier 607 amplifies the output of the phase modulation circuit 606 to a desired power value.
  • the DA converter 608 converts the output signal of the amplitude calculation circuit 615 into an analog signal.
  • the filter 609 allows a specific frequency of the output signal of the DA converter 608 to pass.
  • the delay circuit 610 delays the output signal of the filter 609.
  • the amplitude modulation circuit 611 outputs a voltage for controlling the power amplifier 607 based on the output signal of the delay circuit 610.
  • Distributor 6 12 distributes the signal from power amplifier 6 07 to antenna 6 13 and distortion detection circuit 6 14.
  • the antenna 6 13 transmits a signal from the distributor 6 12.
  • the distortion detection circuit 614 detects the distortion of the signal from the distributor 612, and sets the delay amounts of the delay circuits 605 and 610.
  • the arithmetic circuit 602 receives the transmission baseband signal 601 and calculates the amplitude component in the amplitude calculation circuit 615 and the phase component in the phase calculation circuit 616, respectively.
  • the DA converter 603 converts the phase component output from the phase calculation circuit 616 into an analog signal.
  • the filter 604 passes a specific frequency out of the output from the DA converter 603 and removes an unnecessary frequency.
  • the delay circuit 605 delays the signal from the filter 604 by a delay amount set by the distortion detection circuit 614.
  • the phase modulation circuit 606 performs phase modulation based on the signal output from the delay circuit 605.
  • the power amplifier 607 is the output of the phase modulation circuit 606 To the desired power.
  • the DA converter 608 converts the amplitude component output from the amplitude calculation circuit 615 into an analog signal.
  • the filter 609 passes a specific frequency out of the output from the DA converter 608 and removes an unnecessary frequency.
  • the delay circuit 610 delays the signal from the filter 609 by a delay amount set by the distortion detection circuit 614.
  • the amplitude modulation circuit 611 outputs a voltage for controlling the power amplifier 607 based on the signal output from the delay circuit 610. Due to the control voltage from the amplitude modulation circuit 6 11, an amplitude component appears at the output of the power amplifier 6 07.
  • the phase modulation circuit 606 is, for example, a voltage controlled oscillator or a frequency conversion circuit employed in the first to third embodiments.
  • the amplitude modulation circuit 611 is, for example, a voltage control DC converter employed in the first to third embodiments.
  • the distributor 612 distributes the output of the power amplifier 607 to the antenna 613 and the distortion detection circuit 614.
  • the antenna 613 transmits the signal distributed by the distributor 612.
  • the distortion detection circuit 6 14 detects the amount of distortion of the signal from the distributor 6 12.
  • the amount of distortion can be detected by performing a digitizing process such as Fourier transform on the demodulated transmission signal to calculate the level of the distortion frequency component, or by converting the transmission signal into an analog baseband signal and then filtering the distortion component. It is performed by a method such as ring detection in the evening ring.
  • the delay circuits 605 and 610 change the amount of delay by the control signal output from the distortion detection circuit 614.
  • the distortion detection circuit 614 sets the amount of delay so that the amount of distortion to be detected is minimized.
  • the amount of delay is set by changing the amount of delay within an appropriate range, accumulating the relationship between the amount of delay and the amount of distortion, and selecting the amount of delay that gives the minimum distortion from the stored data. Alternatively, it may be set by a method of sequentially changing the delay amount while measuring the distortion and searching for a point at which the distortion amount shows a minimum value. In this transmitter, the case where delay circuits are provided for both the amplitude component and phase component paths has been described.If it is known in advance whether the delay amount of either path is large, then either of the delay circuits is used. You may make it insert in only one path
  • delay circuits 605 and 610 are connected after the filters 604 and 609
  • the delay circuits 605 and 609 are connected to the filters 604 and 609. It is also possible to include the function of 6 10.
  • the filters 604 and 609 function as low-pass filters for smoothing the outputs of the DA converters 603 and 608, and thus change the element values of the circuits constituting the low-pass filters. By doing so, it is also possible to change the delay amount of the signal in the pass band.
  • the present transmission apparatus reduces the distortion generated in the power amplifier by controlling the delay amount of the amplitude component or the phase component of the transmission signal so as to minimize the distortion amount of the transmission output, and achieves high power efficiency. Is obtained.
  • FIG. 5 is a block diagram of a transmitting apparatus according to a fifth embodiment of the present invention.
  • the arithmetic circuit 704 includes an amplitude calculation circuit 719 and a phase calculation circuit 720.
  • the amplitude calculation circuit 711 calculates the amplitude component of the input transmission baseband signal 701.
  • the phase calculation circuit 720 calculates the phase component of the input transmission baseband signal 720.
  • the switch 720 is composed of an interlocking switch 720A and a switch 720B.
  • the switch 702A switches and outputs the output of the amplitude calculation circuit 719 and the signal from the trap signal source 703 whose frequency changes with time.
  • the switch 720B switches between the output of the phase calculation circuit 720 and the signal from the chirp signal source 703 for output.
  • the DA converter 705 converts the output of the switch 702B into an analog signal.
  • the filter 706 passes a specific frequency of the output signal of the DA converter 705.
  • the delay circuit 707 delays the output signal of the filter 706.
  • the carrier signal source 709 outputs a carrier signal having a constant frequency.
  • the phase modulation circuit 708 mixes the output of the delay circuit 707 with the signal of the carrier signal source 709 to generate a phase modulation signal.
  • the power amplifier 710 amplifies the output of the phase modulation circuit 708 to a desired power value.
  • the DA converter 711 converts the output signal of the switch 702A into an analog signal.
  • the filter 712 allows a specific frequency of the output signal of the DA converter 711 to pass.
  • the delay circuit 7 13 delays the output signal of the filter 7 12.
  • the amplitude modulation circuit 714 outputs a voltage for controlling the power amplifier 710 based on the output signal of the delay circuit 713.
  • Divider 715 distributes the signal from power amplifier 710 to antenna 716 and frequency conversion circuit 717.
  • the antenna 716 transmits the signal from the distributor 715.
  • the frequency conversion circuit 717 converts the frequency of the signal from the distributor 715 with the signal of the carrier signal source 709.
  • the frequency component detection circuit 718 controls the delay amounts of the delay circuits 707 and 713 based on the output signal of the frequency conversion circuit 717.
  • the transmitting device converts the input signals to the D / A converters 7 5 7 Is switched to the signal from the cap signal source 703.
  • the capture signal input to the DA converter 705 passes through the DA converter 705, the filter 706, and the delay circuit 707 from the switch 702B as the first capture signal. I do.
  • the phase modulation circuit 708 mixes the first capture signal output from the delay circuit 707 with the carrier signal output from the carrier signal source 709.
  • the power amplifier 710 amplifies the output of the phase modulation circuit 708 to a desired power value.
  • the signal passes through the D / A converter 7 11 1, the filter 7 12 and the delay circuit 7 13 from the switch 70 2 A.
  • the amplitude modulating circuit 714 controls the bias of the power amplifying circuit 7 10 with the second chirp signal output from the delay circuit 7 13.
  • the power amplifier 710 outputs a signal obtained by mixing the first and second capture signals.
  • the output signal of the power amplifier 710 is distributed through the distributor 715, and a part of the signal is input to the frequency conversion circuit 717.
  • the frequency conversion circuit 717 mixes the signal from the distributor 715 with the carrier signal from the carrier signal source 709, and generates a frequency component of a difference between the first and second cap signals. Is obtained.
  • the first chirp signal and the second chirp signal are mixed by the power amplifier 710, and if there is no delay difference between the path of the amplitude component and the path of the phase component, the signal of the same frequency is used. Are mixed, the output of the frequency conversion circuit 717 becomes a signal having only a DC component. On the other hand, if there is a delay difference between the paths, a signal having an AC component appears at the output of the frequency conversion circuit 7 17.
  • the frequency component detection circuit 718 detects an AC component, that is, a frequency component, from the output signal of the frequency conversion circuit 717, and the delay circuits 707 and 713 detect only the DC component. By adjusting the amount of delay, timing control between both paths is realized. Note that the output of the frequency conversion circuit 7 17 also includes the frequency component of the sum of the first and second capture signals, but this component is unnecessary and is suppressed by the low-pass filter.
  • the transmitting apparatus detects the frequency component of the downconverted signal from the output of the power amplifier using the cap signal instead of the transmission baseband signal, and this frequency component is replaced with only the DC component.
  • the delay amount of the delay circuit so as to make it possible, the timing between the paths of the amplitude component and the phase component can be matched. As a result, it is possible to realize a transmission device with high power efficiency in which distortion generated in the power amplifier is reduced.
  • FIG. 6 is a block diagram of a transmitting apparatus according to a sixth embodiment of the present invention.
  • the arithmetic circuit 804 includes an amplitude calculating circuit 821 and a phase calculating circuit 822.
  • the amplitude calculation circuit 821 calculates the amplitude component of the input transmission baseband signal 801.
  • the phase calculation circuit 82 calculates the phase component of the input transmission baseband signal 81.
  • the capture signal conversion circuit 820 converts the signal from the capture signal source 803 with a signal from the fixed frequency signal source 805 that does not change in frequency over time, and outputs the converted signal.
  • the switch 802 is composed of an interlocking switch 802 A and a switch 802 B. The switch 802 A switches between the output of the amplitude calculation circuit 821 and the signal from the chirp signal source 803 to output.
  • the switch 802 B switches and outputs the output of the phase calculation circuit 822 and the signal from the capture signal conversion circuit 820.
  • the DA converter 806 converts the output of the switch 802 B into an analog signal.
  • the filter 807 passes a specific frequency of the output signal of the DA converter 806.
  • the carrier signal source 809 outputs a carrier signal having a constant frequency.
  • the phase modulation circuit 808 mixes the output of the filter 807 and the signal of the carrier signal source 809 to generate a phase modulation signal.
  • the power amplifier 810 amplifies the output of the phase modulation circuit 808 to a desired power value.
  • the DA converter 811 converts the output signal of the switch 802A into an analog signal.
  • the filter 812 passes a specific frequency of the output signal of the DA converter 811.
  • the delay circuit 8 13 delays the output signal of the filter 8 12.
  • the amplitude modulation circuit 814 outputs a voltage for controlling the power amplifier 810 based on the output signal of the delay circuit 813.
  • Distributor 815 distributes the signal from power amplifier 810 to antenna 816 and frequency conversion circuit 817.
  • Antenna 8 16 is the signal from splitter 8 15 Send
  • the frequency conversion circuit 817 converts the frequency of the signal from the distributor 815 with the signal of the carrier signal source 809.
  • the phase comparison circuit 818 compares the phase of the output signal of the frequency conversion circuit 817 with the phase of the fixed frequency signal source 805.
  • the control signal filter 8 19 controls the phase synchronization between the phase comparison circuit 8 18 and the delay circuit 8 13.
  • the basic operation of the transmitting apparatus is the same as the operation of the transmitting apparatus of the fifth embodiment.
  • the first capture signal generated by the capture signal source 803 and the capture signal conversion circuit 820 are used to convert the signal of the fixed frequency signal source 805 and the first capture signal.
  • a second capture signal that is output by mixing the two.
  • the first chirp signal is output from the DA converter 811 to the signal path of the amplitude component
  • the second chirp signal is output from the DA converter 806 to the signal path of the phase component.
  • the signal having the same frequency as that of the fixed frequency signal source 805 is a signal having the same frequency as the frequency difference between the first and second capture signals. Therefore, the phase comparison circuit 818 compares the phase of the output signal of the frequency conversion circuit 817 with the phase of the output signal of the fixed frequency signal source 805 so that the phase difference becomes constant, that is, The timing between the two paths can be controlled by adjusting the delay amount of the delay circuit 813 so that the frequency becomes the same.
  • the delay circuit 813 is configured using a circuit element whose element value changes according to the voltage of a varactor diode, so that the delay amount can be voltage-controlled, and the control signal filter 819 is provided as a loop filter.
  • the timing adjustment for mixing the amplitude component and the phase component in the power amplifier 810 can be adjusted by the phase synchronization control. It becomes possible.
  • the frequency difference between the first and second chirp signals output from the frequency conversion circuit 8 17 matches the frequency of the fixed frequency signal source 8 05 depending on the value of the delay difference between the signal paths of the amplitude component and the phase component. However, it can be avoided by appropriately setting the frequency change of the chirp signal according to the assumed delay difference of the signal path.
  • the present transmitting apparatus uses two chip signals having a constant frequency difference instead of the transmission modulation signal, and the frequency difference is the same as the signal down-converted by the carrier frequency signal from the output of the power amplifier.
  • the transmitting apparatus of the present invention detects the distortion component of the output signal from the power amplifying means and automatically controls the voltage control timing for controlling the power amplifying means so as to minimize the distortion component. Therefore, it is possible to simultaneously reduce the distortion of the transmission signal and improve the power efficiency of the power amplification unit.

Abstract

手動による調整作業が不要で、送信信号帯域外の歪成分が最小になるように遅延手段の遅延量を自動的に調整し、正確なタイミングを実現する送信方法と送信装置が開示されている。この送信装置において、第１の遅延手段は、電力増幅手段を制御する電圧の制御タイミングを調整する。分配器は、電力増幅手段の出力の一部をフィードバックするために分配する。歪調整手段は、分配器でフィードバックされた信号を利用して送信信号の歪成分を計算し、歪成分が最小になるように第１の遅延手段の遅延量を自動的に調整する。このことにより、手動による調整作業が不要で、歪が少なく且つ高い電力効率が得られる。

Description

1 明 細 書
送信方法及び送信装置
技術分野
本発明は、 無線通信システムにおける電力増幅器の線形性および電力効率を向 上させるための送信方法及び送信装置に関する。
背景技術
無線通信システムにおける送信装置の電力増幅器は、 装置全体の中で最も電力 を消費する回路であり、 その電力効率の向上が望まれている。 近年の無線通信シ ステムは、 大容量のデータ伝送を行うために、 高速広帯域な線形変調信号を使用 し、 電力効率が高い C級や D級といった非線形増幅器を使用せず、 電力効率に劣 る A級や AB級といった線形増幅器を、 バックオフ （出力最大振幅レベルと出力 飽和電力レベルとの差） に適当な余裕を持たせて使用する。
この送信装置が、 電力効率を改善させるためにバックオフを小さくすると、 歪 が増加して、 スペクトルが拡がり、 隣接の通信チャネルに対して妨害を与えてし まうことがあり得る。
電力増幅器における電力効率の向上と線形性の確保という課題を解決する方法 の一例は、 包絡線除去および復元法 （E E R ： Envelope Elimination and Restoration) である (Kahn 著 「Single sideband transmission by envelope elimination and restorationj, Proc. IRE, 1952年 7月、 pp.803〜 80 6)。 この方法による送信装置は、 送信信号を振幅成分と位相成分に分解し、定包 絡線信号となる位相成分は電力効率の高い非線形増幅器で増幅し、 振幅成分によ りその増幅器の電源をコントロールすることで振幅成分と位相成分の再構成を行 ラ。 図 7は、 従来の包絡線除去および復元法による送信装置の構成例である。 分配 器 302は、 入力された送信 RF信号 30 1を、 振幅制限回路 303と、 包絡線 検波回路 306とに分配する。 振幅制限回路 303は、 分配器 302から分配さ れた信号を振幅制限し、 送信 RF信号 30 1の位相成分を得る。 遅延回路 304 は、 振幅制限回路 303の出力に適切な遅延を与える。
電力増幅器 305は、 遅延回路 304の出力を所望の電力値まで増幅する。 包 絡線検波回路 306は、 分配器 302からの信号を包絡線検波し、 送信 RF信号 30 1の振幅成分を得る。 電圧制御 D C変換器 307は、 包絡線検波回路 306 から出力された信号に基づいて、 電力増幅器 305を制御する電圧を出力する。 例えば、 電力増幅器 305が FET (電界効果トランジスタ） の場合には、 電 圧制御 D C変換器 307からの電圧が、 電力増幅器 305のドレイン電圧を制御 することで振幅変調を行う。 以上の動作により、 電力増幅器 305の出力は、 振 幅成分と位相成分とを再構成した信号となり、 アンテナ 308より送信される。 包絡線追跡法は、 電力効率の向上と線形性の確保という課題を解決するもう一 つの方法として、既知の技術である（Raab著「Power amplifiers and transmitters for RF and micro e」、 Raab, F.H.； Asbeck, P.； Cripps, S.； Kenington, P. B.； Popovic, Z. B.； Pothecary, N.； Sevic, J. F.； Sokal, .0.； microwave Theory and Techniques, IEEE Transactions on, Volume: 50 Issue: 3， March 2002, Page (s)： 814-826
この方法は、 送信 RF信号の振幅成分を包絡線検波器で検出し、 検出した振幅 成分に応じて電力増幅器に与える電圧を制御するものである。 位相成分のみでは なく振幅変動も有する元の送信 RF信号が、 電力増幅器に入力されるため、 電力 増幅器は、 線形増幅器である必要が る。
このような従来の構成では、 電圧制御のタイミングを遅延回路によって、 送信 信号に正確に合わせる必要がある。 図 8 Aは、 電圧制御にタイミング誤差がある 場合の送信信号のスペクトルであり、 図 8 Bは、 電圧制御にタイミング誤差がな い場合のスぺクトルを示す。
タイミングに誤差がある場合には、 図 8 Aに示すように、 歪成分 4 0 1が生じ て、 送信信号の性能劣化および隣接チャネルへの干渉を引き起こす。 タイミング 誤差がない場合には、図 8 Bに示すように、歪のない送信信号 4 0 2が得られる。
しかし、 上記タイミングの調整は、 手動による調整作業であり、手間がかかる。 また、 一度調整されたタイミングが、 その後の温度変化や経年変化等による装置 の特性変化に、 追従することができないことが有り得る。 発明の開示
本発明は、 手動による調整作業が不要で、 送信信号帯域外の歪成分が最小にな るように遅延手段の遅延量を自動的に調整し、 正確なタイミングを実現する送信 方法と送信装置を提供する。
本発明の送信方法は、 送信信号の包絡線振幅に応じて電力増幅手段の電圧制御 を行う送信方法であって、 電力増幅手段からの出力信号の歪成分を検出し、 歪成 分が最小になるように電力増幅手段を制御する電圧の制御タイミングを自動的に 制御する送信方法である。
上記方法によれば、 手動による調整作業が不要で、 送信信号帯域外の歪成分が 最小になるように遅延手段の遅延量を自動的に調整し、 正確なタイミングを実現 することができる。
本発明の送信装置は、 電力増幅手段を制御する電圧の制御夕イミングを調整す る第 1の遅延手段と、 電力増幅手段の出力を分配しフィードバックするための分 配器と、 分配器でフィ一ドバックされた信号を利用して送信信号の歪成分を計算 し、 歪成分が最小になるように第 1の遅延手段の遅延量を自動的に調整する歪調 整手段とを有する。 上記構成によれば、 手動による調整作業が不要で、 送信信号帯域外の歪成分が 最小になるように遅延手段の遅延量を自動的に調整し、 正確なタイミングを実現 することができる。 図面の簡単な説明
図 1は、 本発明における第 1実施例における送信装置のプロック図である。 図 2は、 本発明における第 2実施例における送信装置のブロック図である。 · 図 3は、 本発明における第 3実施例における送信装置のプロック図である。 図 4は、 本発明における第 4実施例における送信装置のブロック図である。 図 5は、 本発明における第 5実施例における送信装置のブロック図である。 図 6は、 本発明における第 6実施例における送信装置のブロック図である。 図 7は、 従来の送信装置のブロック図である。
図 8は、 電力増幅器の電圧制御のタイミング誤差がある場合とない場合とにお ける送信信号のスぺクトルの特性を示した図である。 発明を実施するための最良の形態
以下、 本発明の実施例について図面を用いて説明する。
(第 1実施例）
図 1は、 本発明の第 1実施例となる送信装置のブロック図である。 遅延回路 1 0 2は、 入力された信号を遅延し出力する。 D A変換器 1 0 3は、 入力された信 号をアナログ信号に変換する。 周波数変換回路 1 0 4は、 入力された信号を R F 信号にアップコンバートする。電力増幅器 1 0 5は、入力された信号を増幅する。 振幅計算回路 1 0 6は、 入力された信号の振幅成分を計算し出力する。
遅延回路 1 0 7は、 入力された信号を遅延する。 D A変換器 1 0 8は、 入力さ れた信号をアナログ信号に変換する。 電圧制御 D C変換器 1 0 9は、 D A変換器 108からの出力に基づき、 電力増幅器 105を制御する電圧を出力する。 分配 器 110は、 電力増幅器 105からの出力をアンテナ 11 1と周波数変換回路 1 12とに分配する。
アンテナ 1 1 1は分配器 110から分配された信号を送信する。 周波数変換回 路 112は、 分配器 110から分配された信号の周波数を変換する。 AD変換器 113は、 入力された信号をディジタル信号に変換する。 帯域外電力計算回路 1 14は、 入力された信号における帯域外の電力を計算する。 遅延量計算回路 1 1 5は、 帯域外電力計算回路 114で得られる帯域外電力が小さくなるように遅延 量を計算して出力する。
上記構成において送信装置の動作を説明する。
遅延回路 102は、 送信べ一スバンド信号 101を、 遅延量計算回路 1 15が 指示する遅延量だけ遅延する。 DA変換器 103は、 遅延回路 102からの信号 をアナログ信号に変換する。 周波数変換回路 104は、 DA変換器 103からの 信号を所望の RF信号にアップコンバートする。 電力増幅器 105は、 周波数変 換回路 104からの信号を所望の電力値まで増幅する。
電力増幅器 105に入力される信号は、 包絡線振幅変動を伴う線形変調信号で あるため、 電力増幅器のタイプとしては、 A級や AB級等の線形増幅器を採用す る。
一方、 振幅計算回路 106は、 送信べ一スバンド信号の振幅成分を計算し出力 する。 遅延回路 107は、 振幅計算回路 106から出力された振幅成分値を、 遅 延量計算回路 1 15が指示する遅延量だけ遅延する。 DA変換器 108は、 遅延 回路 107からの信号をアナログ信号に変換する。電圧制御 DC変換器 109は、 DA変換器 108からの出力に基づき、 電力増幅器 105を制御する電圧を出力 する。
例えば、 電力増幅器 105が、 FETの場合には、 そのドレイン電圧もしくは ゲート電圧を、 電圧制御 D C変換器 1 0 9からの電圧によって制御する。
分配器 1 1 0は、 電力増幅器 1 0 5からの出力をアンテナ 1 1 1と周波数変換 回路 1 1 2とに分配する。 アンテナ 1 1 1は分配器 1 1 0から分配された信号を 送信する。 周波数変換回路 1 1 2は、 分配器 1 1 0から分配された信号を、 ベー スバンド信号若しくは I F信号にダウンコンバートする。 AD変換器 1 1 3は、 周波数変換回路 1 1 2からの信号をディジタル信号に変換する。
帯域外電力計算回路 1 1 4は、 AD変換器 1 1 3からの信号における帯域外の 電力を計算する。 帯域外の電力は、 例えば、 隣接チャネル漏洩電力値や隣接チヤ ネル漏洩電力比である。電力増幅器 1 0 5の故障等で隣接チャネル漏洩電力比が、 規定の値を超えてしまう場合には、 本装置の動作を停止することで、 異常な信号 がアンテナ 1 1 1より送信されることを防止する。
遅延量計算回路 1 1 5は、 帯域外電力計算回路 1 1 4で得られる帯域外電力が 小さくなるように遅延量を計算して遅延回路 1 0 2、 1 0 7に出力する。
従って、 本送信装置は、 遅延量計算回路 1 1 5が、 帯域外電力計算回路 1 1 4 で得られる帯域外電力が小さくなるように遅延回路 1 0 2、 1 0 7における遅延 量を設定され、 電圧制御 D C変換器 1 0 9による電力増幅器 1 0 5の制御夕イミ ング調整が自動的に行われるので、 歪が少なく且つ高い電力効率が得られる。 なお、 遅延回路 1 0 2、 1 0 7は、 必要な遅延単位でのバッファメモリや、 夕 ップ付き遅延線という構成で実現できる。 これらで遅延量を変更する場合には、 前者はバッファ量の変更により、 後者はタップ係数の変更により行う。
(第 2実施例）
図 2は、 本発明の第 2実施例となる送信装置のブロック図である。
演算回路 2 1 8は、 振幅計算回路 2 0 2と、 位相計算回路 2 0 3とにより構成 される。 振幅計算回路 2 0 2は、 入力された送信ベースバンド信号 2 0 1の振幅 成分を計算する。 位相計算回路 2 0 3は、 入力された送信ベースパンド信号 2 0 1の位相成分を計算する。 遅延回路 2 0 4は、 位相計算回路 2 0 3の出力信号を 遅延する。
D A変換器 2 0 5は、 遅延回路 2 0 4の出力をアナログ信号に変換する。 電圧 制御発振器 2 0 6は、 D A変換器 2 0 5の出力に基づき位相変調を行う。 周波数 変換回路 2 0 7は、 電圧制御発信器 2 0 6の出力の周波数を変換する。 電力増幅 器 2 0 8は、 周波数変換回路 2 0 7の出力を所望の電力値にまで増幅する。 遅延 回路 2 0 9は、 振幅計算回路 2 0 2の出力信号を遅延する。
D A変換器 2 1 0は、 遅延回路 2 0 9の出力信号をアナログ信号に変換する。 電圧制御 D C変換器 2 1 1は、 D A変換器 2 1 0からの出力信号に基づいて電力 増幅器 2 0 8を制御する電圧を出力する。 分配器 2 1 2は、 電力増幅器 2 0 8か らの信号をアンテナ 2 1 3と周波数変換回路 2 1 4とに分配する。 アンテナ 2 1 3は、 分配器 2 1 2からの信号を送信する。
周波数変換回路 2 1 4は、 分配器 2 1 2からの信号の周波数を変換する。 AD 変換器 2 1 5は、周波数変換回路 2 1 4からの信号をディジタル信号に変換する。 帯域外電力計算回路 2 1 6は、入力された信号における帯域外の電力を計算する。 遅延量計算回路 2 1 7は、 帯域外電力計算回路 2 1 6で得られる帯域外電力が小 さくなるように遅延量を計算して出力する。
上記構成において送信装置の動作を説明する。
演算回路 2 1 8は、 送信ベースバンド信号 2 0 1を入力し、 振幅計算回路 2 0 2で振幅成分を、 位相計算回路 2 0 3で位相成分をそれぞれ計算する。 遅延回路 2 0 4は、 位相計算回路 2 0 3から出力される位相成分を、 遅延量計算回路 2 1 7が指示する遅延量だけ遅延する。 D A変換器 2 0 5は、 遅延回路 2 0 4からの 信号をアナ口グ信号に変換する。
電圧制御発振器 2 0 6は、 D A変換器 2 0 5から出力された信号に基づいて位 相変調を行う。 周波数変換回路 2 0 7は、 電圧制御発振器 2 0 6の出力を R F信 号にアップコンバートする。 電力増幅器 2 0 8は、 周波数変換回路 2 0 7の出力 を所望の電力値に増幅する。 電力増幅器 2 0 8に入力される信号は定包絡線信号 であるため、 電力増幅器 2 0 8は、 電力効率に優れた C級や D級等の非線形増幅 器を使用できる。
一方、 遅延回路 2 0 9は、 振幅計算回路 2 0 2から出力される振幅成分を遅延 量計算回路 2 1 7が指定する遅延量だけ遅延する。 D A変換器 2 1 0は、 遅延回 路 2 0 9からの信^ ~をアナログ信号に変換する。 電圧制御 D C変換器 2 1 1は、 D A変換器 2 1 0から出力された信号に基づいて電力増幅器 2 0 8を制御する電 圧を出力する。
例えば、 電力増幅器 2 0 8が F E Tの場合には、 電圧制御 D C変換器 2 1 1力 らの電圧で、電力増幅器 2 0 8のドレイン電圧を制御することで振幅変調を行う。 分配器 2 1 2は、 電圧制御 D C変換器 2 1 1の制御により振幅変調を受けた電力 増幅器 2 0 8の出力をアンテナ 2 1 3と周波数変換回路とに分配する。 アンテナ 2 1 3は、 分配器 2 1 2により分配された信号を送信する。
周波数変換回路 2 1 4は、 分配器 2 1 2が分配した信号をべ一スバンド信号も しくは I F信号にダウンコンバートする。 AD変換器 2 1 5は、 周波数変換回路 2 1 4からの信号をディジタル信号に変換する。 帯域外電力計算回路 2 1 6は、 AD変換器 2 1 5の出力に含まれる送信信号の帯域外の電力を計算する。 帯域外 の電力として、 隣接チャネル漏洩電力値や隣接チャネル漏洩電力比を用いること ができる。
電力増幅器 2 0 8の故障等により、 帯域外の電力が規定の値を超える場合は、 本装置の動作を停止し、 アンテナ 2 1 3より異常な信号が送信されることを防止 する。 遅延量計算回路 2 1 7は、 帯域外電力計算回路 2 1 6の出力に基づいて、 帯域外電力が小さくなる方向に遅延量を計算して遅延回路 2 0 4 , 2 0 9へ出力 する。 2
9 従って、 本送信装置は、 遅延量計算回路 2 1 7が、 帯域外電力計算回路 2 1 6 で得られる帯域外電力が小さくなるように遅延回路 2 0 4、 2 0 9における遅延 量を設定され、 電圧制御 D C変換器 2 1 1による電力増幅器 2 0 8の制御夕イミ ング調整が自動的に行われるので、 歪が少なく且つ高い電力効率が得られる。 (第 3実施例）
図 3は、 本発明の第 3実施例となる送信装置のブロック図である。
演算回路 5 1 8は、 振幅計算回路 5 0 2と、 位相計算回路 5 0 3とにより構成 される。 振幅計算回路 5 0 2は、 入力された送信ベースバンド信号 5 0 1の振幅 成分を計算する。 位相計算回路 5 0 3は、 入力された送信ベースバンド信号 5 0 1の位相成分を計算する。 遅延回路 5 0 4は、 位相計算回路 5 0 3の出力信号を 遅延する。
D A変換器 5 0 5は、 遅延回路 5 0 4の出力をアナログ信号に変換する。 電圧 制御発振器 5 0 6は、 D A変換器 5 0 5の出力に基づき位相変調を行う。 周波数 変換回路 5 0 7は、 電圧制御発信器 5 0 6の出力信号の周波数を変換する。 電力 増幅器 5 0 8は、 周波数変換回路 5 0 7の出力を所望の電力値にまで増幅する。 遅延回路 5 0 9は、 振幅計算回路 5 0 2の出力信号を遅延する。
D A変換器 5 1 0は、 遅延回路 5 0 9の出力信号をアナログ信号に変換する。 電圧制御 D C変換器 5 1 1は、 D A変換器 5 1 0からの出力信号に基づいて電力 増幅器 5 0 8を制御する電圧を出力する。 分配器 5 1 2は、 電力増幅器 5 0 8か らの信号をアンテナ 5 1 3と周波数変換回路 5 1 4とに分配する。 アンテナ 5 1 3は、 分配器 5 1 2からの信号を送信する。
周波数変換回路 5 1 4は、 分配器 5 1 2からの信号の周波数を変換する。 AD 変換器 5 1 5は、周波数変換回路 5 1 4からの信号をディジタル信号に変換する。 誤差成分計算回路 5 1 6は、 AD変換器 5 1 5の出力信号と送信べ一スバンド信 号 5 0 1とにより両信号間の誤差成分を計算する。 遅延量計算回路 5 1 7は、 誤 差成分計算回路 5 1 6で得られる誤差成分が小さくなるように遅延量を計算して 出力する。
本発明の第 3実施例における送信装置は、 誤差成分計算回路 5 1 6の計算結果 に基づいて遅延量計算回路 5 1 7が遅延量を計算するように構成したものである。 従って、 以下、 第 2実施例と同一なところの説明は省略し、 異なる点を中心にそ の動作を説明する。
演算回路 5 1 8が送信ベースバンド信号 5 0 1の振幅成分および位相成分を計 算する動作から、 電力増幅器 5 0 8が分配器 5 1 2を介して信号をアンテナ 5 1 3より送信するまでの処理は第 2実施例と同様である。
周波数変換回路 5 1 4は、 分配器 5 1 2で分配された信号をべ一スバンド信号 にダウンコンバートする。 A D変換器 5 1 5は、 周波数変換回路 5 1 4からの信 号をディジタル信号に変換する。 誤差成分計算回路 5 1 6は、 AD変換器 5 1 5 の出力信号と送信べ一スバンド信号 5 0 1とを入力し、 両信号間の誤差成分を予 め設定されたサンプリング時間毎に計算する。
遅延量計算回路 5 1 7は、 誤差成分計算回路 5 1 6からの誤差成分に基づき、 この誤差成分が小さくなる方向に遅延量を計算して遅延回路 5 0 4 , 5 0 9へ出 力する。
従って、 本送信装置は、 遅延量計算回路 5 1 7が、 誤差成分計算回路 5 1 6で 得られる誤差成分が小さくなるように遅延回路 5 0 4 , 5 0 9における遅延量を 設定され、 電圧制御 D C変換器 5 1 1による電力増幅器 5 0 8の制御タイミング 調整が自動的に行われるので、 歪が少なく且つ高い電力効率が得られる。
(第 4実施例）
図 4は、 本発明の第 4実施例となる送信装置のブロック図である。
演算回路 6 0 2は、 振幅計算回路 6 1 5と、 位相計算回路 6 1 6とにより構成 される。 振幅計算回路 6 1 5は、 入力された送信ベースバンド信号 6 0 1の振幅 成分を計算する。 位相計算回路 6 1 6は、 入力された送信ベースバンド信号 6 0 1の位相成分を計算する。 D A変換器 6 0 3は、 位相計算回路 6 1 6の出力をァ ナログ信号に変換する。
フィルタ 6 0 4は、 D A変換器 6 0 3の出力信号のうち、 特定の周波数を通過 させる。 遅延回路 6 0 5は、 フィルタ 6 0 4の出力信号を遅延する。 位相変調回 路 6 0 6は、 遅延回路 6 0 5の出力に基づき位相変調を行う。 電力増幅器 6 0 7 は、 位相変調回路 6 0 6の出力を所望の電力値にまで増幅する。 D A変換器 6 0 8は、 振幅計算回路 6 1 5の出力信号をアナログ信号に変換する。
フィルタ 6 0 9は、 D A変換器 6 0 8の出力信号のうち、 特定の周波数を通過 させる。 遅延回路 6 1 0は、 フィル夕 6 0 9の出力信号を遅延する。 振幅変調回 路 6 1 1は、 遅延回路 6 1 0の出力信号に基づいて電力増幅器 6 0 7を制御する 電圧を出力する。 分配器 6 1 2は、 電力増幅器 6 0 7からの信号をアンテナ 6 1 3と歪検出回路 6 1 4とに分配する。
アンテナ 6 1 3は、分配器 6 1 2からの信号を送信する。歪検出回路 6 1 4は、 分配器 6 1 2からの信号の歪を検出し、 遅延回路 6 0 5 , 6 1 0の遅延量を設定 する。
上記構成において送信装置の動作を説明する。
演算回路 6 0 2は、 送信べ一スバンド信号 6 0 1を入力し、 振幅計算回路 6 1 5で振幅成分を、 位相計算回路 6 1 6で位相成分をそれぞれ計算する。 D A変換 器 6 0 3は、 位相計算回路 6 1 6から出力された位相成分をアナログ信号に変換 する。 フィルタ 6 0 4は、 D A変換器 6 0 3からの出力のうち、 特定の周波数を 通過させ、 不要な周波数を除去する。
遅延回路 6 0 5は、 フィルタ 6 0 4からの信号を歪検出回路 6 1 4が設定する 遅延量だけ遅延する。 位相変調回路 6 0 6は、 遅延回路 6 0 5から出力された信 号に基づいて位相変調を行う。 電力増幅器 6 0 7は、 位相変調回路 6 0 6の出力 を所望の電力に増幅する。
一方、 D A変換器 6 0 8は、 振幅計算回路 6 1 5から出力された振幅成分をァ ナログ信号に変換する。フィルタ 6 0 9は、 D A変換器 6 0 8からの出力のうち、 特定の周波数を通過させ、 不要な周波数を除去する。 遅延回路 6 1 0は、 フィル 夕 6 0 9からの信号を歪検出回路 6 1 4が設定する遅延量だけ遅延する。
振幅変調回路 6 1 1は、 遅延回路 6 1 0から出力された信号に基づいて、 電力 増幅器 6 0 7を制御する電圧を出力する。 振幅変調回路 6 1 1からの制御電圧に より、 振幅成分が電力増幅器 6 0 7の出力に現れる。
位相変調回路 6 0 6は、 例えば、 前記第 1〜第 3実施例に採用の電圧制御発振 器や周波数変換回路である。 また、 振幅変調回路 6 1 1は、 例えば、 前記第 1〜 第 3実施例に採用の電圧制御 D C変換器である。
分配器 6 1 2は、 電力増幅器 6 0 7の出力をアンテナ 6 1 3と歪検出回路 6 1 4とに分配する。 アンテナ 6 1 3は、 分配器 6 1 2により分配された信号を送信 する。
歪検出回路 6 1 4は、 分配器 6 1 2からの信号の歪量を検出する。 歪量の検出 は、 復調した送信信号をフーリエ変換等のディジ夕ル処理を行い歪周波数成分の レベルを計算する方法や、 送信信号をアナログべ一スバンド信号に周波数変換し た後に歪成分をフィル夕リングしてレベル検波する方法等によって行う。 遅延回 路 6 0 5、 6 1 0は、 歪検出回路 6 1 4から出力される制御信号によって遅延量 を変化させる。
歪検出回路 6 1 4は、 検出する歪量が最小となるように、 遅延量を設定する。 この遅延量は、 まず遅延量を適当な範囲で変化させて遅延量と歪量の関係を蓄積 し、蓄積データより最小歪を与える遅延量を選択するという方法により設定する。 あるいは、 歪測定をしながら遅延量を順次変化させて、 歪量が極小値を示す点を 探索する方法により設定してもよい。 本送信装置は、 振幅成分、 位相成分の両方の経路に遅延回路をもつ場合で説明 したが、 どちらかの経路の遅延量が大きいかが、 予めわかっている場合には、 遅 延回路はどちらか一方の経路にだけ挿入するようにしてもよい。
本送信装置は、 フィルタ 6 0 4、 6 0 9の後段に遅延回路 6 0 5、 6 1 0を接 続した場合で説明したが、 フィルタ 6 0 4、 6 0 9に遅延回路 6 0 5、 6 1 0の 機能を含ませてしまうことも可能である。
フィルタ 6 0 4、 6 0 9は、 D A変換器 6 0 3、 6 0 8の出力を平滑化する低 域通過フィルタとして機能するので、 この低域通過フィルタを構成する回路の素 子値を変化させることで通過帯域内の信号の遅延量を変化させることも可能であ る。
従って、 本送信装置は、 送信出力の歪量が最小となるように送信信号の振幅成 分もしくは位相成分の遅延量を制御することにより、 電力増幅器で発生する歪を 低減し、 且つ高い電力効率が得られる。
(第 5実施例）
図 5は、 本発明の第 5実施例となる送信装置のブロック図である。
演算回路 7 0 4は、 振幅計算回路 7 1 9と、 位相計算回路 7 2 0とにより構成 される。 振幅計算回路 7 1 9は、 入力された送信ベースバンド信号 7 0 1の振幅 成分を計算する。 位相計算回路 7 2 0は、 入力された送信ベースバンド信号 7 0 1の位相成分を計算する。 スィッチ 7 0 2は、 連動するスィッチ 7 0 2 Aとスィ ツチ 7 0 2 Bとにより構成される。
スィッチ 7 0 2 Aは、 振幅計算回路 7 1 9の出力と周波数が時間変化するチヤ ープ信号源 7 0 3からの信号とを切り替えて出力する。 スィッチ 7 0 2 Bは、 位 相計算回路 7 2 0の出力とチヤープ信号源 7 0 3からの信号とを切り替えて出力 する。 D A変換器 7 0 5は、スィッチ 7 0 2 Bの出力をアナログ信号に変換する。 フィルタ 7 0 6は、 D A変換器 7 0 5の出力信号のうち、 特定の周波数を通過さ せる。
遅延回路 7 0 7は、 フィルタ 7 0 6の出力信号を遅延する。 搬送波信号源 7 0 9は、 周波数が一定の搬送波信号を出力する。 位相変調回路 7 0 8は、 遅延回路 7 0 7の出力と搬送波信号源 7 0 9の信号を混合し位相変調信号を生成する。 電 力増幅器 7 1 0は、 位相変調回路 7 0 8の出力を所望の電力値にまで増幅する。 D A変換器 7 1 1は、 スィッチ 7 0 2 Aの出力信号をアナログ信号に変換する。 フィル夕 7 1 2は、 D A変換器 7 1 1の出力信号のうち、 特定の周波数を通過 させる。 遅延回路 7 1 3は、 フィルタ 7 1 2の出力信号を遅延する。 振幅変調回 路 7 1 4は、 遅延回路 7 1 3の出力信号に基づいて電力増幅器 7 1 0を制御する 電圧を出力する。 分配器 7 1 5は、 電力増幅器 7 1 0からの信号をアンテナ 7 1 6と周波数変換回路 7 1 7とに分配する。
アンテナ 7 1 6は、 分配器 7 1 5からの信号を送信する。 周波数変換回路 7 1 7は、 搬送波信号源 7 0 9の信号により分配器 7 1 5からの信号の周波数を変換 する。 周波数成分検出回路 7 1 8は、 周波数変換回路 7 1 7の出力信号に基づい て遅延回路 7 0 7 , 7 1 3の遅延量を制御する。
上記構成において送信装置の動作を説明する。
本送信装置は、 遅延回路 7 0 7 , 7 1 3における遅延量の調整を行う場合、 ス イッチ 7 0 2により、 D A変換器 7 0 5、 7 1 1への入力信号を演算回路 7 0 4 からの出力信号からチヤ一プ信号源 7 0 3からの信号に切り替える。 D A変換器 7 0 5に入力されたチヤープ信号は、 第 1のチヤ一プ信号として、 スィッチ 7 0 2 Bから、 D A変換器 7 0 5とフィルタ 7 0 6と遅延回路 7 0 7とを通過する。 位相変調回路 7 0 8は、遅延回路 7 0 7から出力される第 1のチヤ一プ信号と、 搬送波信号源 7 0 9より出力される搬送波信号とを混合する。 電力増幅器 7 1 0 は、 位相変調回路 7 0 8の出力を所望の電力値に増幅する。
—方、 D A変換器 7 1 1に入力されたチヤープ信号は、 第 2のチヤープ信号と P2003/012642
15 して、 スィッチ 7 0 2 Aから、 D A変換器 7 1 1とフィルタ 7 1 2と遅延回路 7 1 3とを通過する。 振幅変調回路 7 1 4は、 遅延回路 7 1 3から出力された第 2 のチヤープ信号により電力増幅回路 7 1 0のバイアスを制御する。 この結果、 電 力増幅器 7 1 0は、 第 1のチヤープ信号と第 2のチヤ一プ信号とを混合した信号 を出力する。
電力増幅器 7 1 0の出力信号は、 分配器 7 1 5を通って分配され、 一部の信号 は、 周波数変換回路 7 1 7に入力される。 周波数変換回路 7 1 7は、 分配器 7 1 5からの信号と搬送波信号源 7 0 9からの搬送波信号とを混合し、 第 1のチヤ一 プ信号と第 2のチヤープ信号の差の周波数成分を有する信号を得る。
第 1のチヤープ信号と第 2のチヤープ信号とは電力増幅器 7 1 0で混合されて おり、 振幅成分の経路と位相成分の経路との間に遅延差がない場合には、 同じ周 波数の信号が混合されるため、 周波数変換回路 7 1 7の出力は、 直流成分のみを 有する信号となる。 一方、 経路間に遅延差がある場合には、 周波数変換回路 7 1 7の出力は、 交流成分を有する信号が現れる。
よって、 周波数成分検出回路 7 1 8は、 周波数変換回路 7 1 7の出力信号から 交流成分、 すなわち周波数成^^を検出し、 直流成分のみとなるように遅延回路 7 0 7 , 7 1 3の遅延量を調整することで、両経路間のタイミング制御を実現する。 なお、 周波数変換回路 7 1 7の出力には第 1と第 2のチヤ一プ信号の和の周波数 成分も含まれるが、 この成分は不要であり、 低域通過フィル夕で抑圧する。
従って、 本送信装置は、 送信べ一スバンド信号の代わりにチヤ一プ信号を利用 して、 電力増幅器の出力からダウンコンバ一トした信号の周波数成分を検出し、 この周波数成分が直流成分のみとなるように遅延回路の遅延量を調整することで、 振幅成分と位相成分の経路間のタイミングを一致させることが可能となる。 結果 として電力増幅器で発生する歪を低減した電力効率の高い送信装置を実現するこ とが出来る。 03 012642
16
(第 6実施例）
図 6は、 本発明の第 6実施例となる送信装置のブロック図である。
演算回路 8 0 4は、 振幅計算回路 8 2 1と、 位相計算回路 8 2 2とにより構成 される。 振幅計算回路 8 2 1は、 入力された送信ベースバンド信号 8 0 1の振幅 成分を計算する。 位相計算回路 8 2 2は、 入力された送信ベースバンド信号 8 0 1の位相成分を計算する。
チヤ一プ信号変換回路 8 2 0は、 チヤープ信号源 8 0 3からの信号を、 時間的 な周波数変化のない固定周波数信号源 8 0 5からの信号により変換して出力する。 スィッチ 8 0 2は、 連動するスィッチ 8 0 2 Aとスィッチ 8 0 2 Bとにより構成 される。 スィッチ 8 0 2 Aは、 振幅計算回路 8 2 1の出力とチヤープ信号源 8 0 3からの信号とを切り替えて出力する。
スィッチ 8 0 2 Bは、 位相計算回路 8 2 2の出力とチヤ一プ信号変換回路 8 2 0からの信号とを切り替えて出力する。 D A変換器 8 0 6は、 スィッチ 8 0 2 B の出力をアナログ信号に変換する。 フィルタ 8 0 7は、 D A変換器 8 0 6の出力 信号のうち、 特定の周波数を通過させる。 搬送波信号源 8 0 9は、 周波数が一定 の搬送波信号を出力する。
位相変調回路 8 0 8は、 フィルタ 8 0 7の出力と搬送波信号源 8 0 9の信号を 混合し位相変調信号を生成する。 電力増幅器 8 1 0は、 位相変調回路 8 0 8の出 力を所望の電力値にまで増幅する。 D A変換器 8 1 1は、 スィッチ 8 0 2 Aの出 力信号をアナログ信号に変換する。 フィルタ 8 1 2は、 D A変換器 8 1 1の出力 信号のうち、 特定の周波数を通過させる。
遅延回路 8 1 3は、 フィル夕 8 1 2の出力信号を遅延する。 振幅変調回路 8 1 4は、 遅延回路 8 1 3の出力信号に基づいて電力増幅器 8 1 0を制御する電圧を 出力する。 分配器 8 1 5は、 電力増幅器 8 1 0からの信号をアンテナ 8 1 6と周 波数変換回路 8 1 7とに分配する。 アンテナ 8 1 6は、 分配器 8 1 5からの信号 を送信する。
周波数変換回路 8 1 7は、 搬送波信号源 8 0 9の信号により分配器 8 1 5から の信号の周波数を変換する。 位相比較回路 8 1 8は、 周波数変換回路 8 1 7の出 力信号の位相と固定周波数信号源 8 0 5の位相を比較する。 制御信号フィル夕 8 1 9は、 位相比較回路 8 1 8と遅延回路 8 1 3との位相同期を制御する。
上記構成において送信装置の動作を説明する。
本送信装置の基本動作は、 第 5実施例の送信装置の動作と同様である。 本送信 装置は、 チヤ一プ信号源 8 0 3より発生する第 1のチヤープ信号と、 チヤ一プ信 号変換回路 8 2 0が、 固定周波数信号源 8 0 5の信号と第 1のチヤープ信号とを 混合して出力する第 2のチヤ一プ信号とを利用する。
第 1のチヤープ信号は、 D A変換器 8 1 1より振幅成分の信号経路に出力され、 第 2のチヤープ信号は、 D A変換器 8 0 6より位相成分の信号経路に出力される。 ここで 2つの経路間の遅延差が無く、 2つの信号が、 電力増幅器 8 1 0において 同じタイミングで混合されれば、 周波数変換回路 8 1 7の出力は、 固定周波数信 号源 8 0 5と同じ周波数の信号となる。
固定周波数信号源 8 0 5と同じ周波数の信号とは、 第 1と第 2のチヤ一プ信号 の周波数差と同じ周波数の信号である。 したがって、 位相比較回路 8 1 8が周波 数変換回路 8 1 7の出力信号の位相と固定周波数信号源 8 0 5の出力信号の位相 とを比較し、 位相の差が一定となるように、 すなわち周波数が同じとなるように 遅延回路 8 1 3の遅延量を調整することで両経路間のタイミングを制御できる。 バラクタダイオード等の電圧によって素子値が変化する回路素子を用いて遅延 回路 8 1 3を構成し、 遅延量を電圧制御可能となるようにすると共に、 制御信号 フィルタ 8 1 9をループフィルタとして設け、 位相比較回路 8 1 8と遅延回路 8 1 3との間の位相同期動作を制御することにより、 電力増幅器 8 1 0での振幅成 分と位相成分とを混合するタイミング調整を、位相同期制御によって可能となる。 周波数変換回路 8 1 7より出力される第 1と第 2のチヤープ信号の周波数差が、 振幅成分と位相成分の信号経路の遅延差の値によっては、 固定周波数信号源 8 0 5の周波数と一致することも起こり得るが、 チヤープ信号の周波数変化を、 想定 される信号経路の遅延差に応じて適切に設定することで回避可能である。
なお、 本送信装置は、 振幅成分の経路に遅延回路 8 1 3を置く場合で説明した が、 位相成分の経路の信号伝達の時間が早い場合には、 位相成分の経路に遅延回 路を設ける構成となる。
従って、 本送信装置は、 送信変調信号の代わりに周波数差が一定な 2つのチヤ ープ信号を利用し、 電力増幅器の出力から搬送波周波数信号によってダウンコン バ一トした信号と、 前記周波数差が同じとなるように送信変調信号の振幅成分も しくは位相成分の信号遅延量を位相同期制御することにより、 電力増幅器におい て振幅成分と位相成分が混合されるタイミングを自動的に一致させることが可能 となり、 電力増幅器で発生する歪を低減し且つ高い電力効率が得られる。 産業上の利用可能性
以上のように、 本発明の送信装置は、 電力増幅手段からの出力信号の歪成分を 検出し、 歪成分が最小になるように電力増幅手段を制御する電圧の制御タイミン グを自動的に制御するように構成されているため、 送信信号の歪の低減および電 力増幅手段の電力効率向上を同時に実現することができる。

Claims

請 求 の 範 囲
1 . 送信信号の包絡線振幅に応じて電力増幅手段の電圧制御を行う送信方法であ つて、 前記電力増幅手段からの出力信号の歪成分を検出し、 前記歪成分が最 小になるように前記電力増幅手段を制御する電圧の制御タイミングを自動的 に制御する送信方法。
2 . 前記歪成分は、 前記送信信号の帯域外電力であることを特徴とする請求項 1 記載の送信方法。
3 .電力増幅手段を制御する電圧の制御タイミングを調整する第 1の遅延手段と、 前記電力増幅手段の出力を分配しフィードバックするための分配器と、 前記 分配器でフィ一ドバックされた信号を利用して送信信号の歪成分を計算し、 前記歪成分が最小になるように前記第 1の遅延手段の遅延量を自動的に調整 する歪調整手段と、 を有することを特徴とする送信装置。
4 . 前記歪成分は、 前記送信信号の帯域外電力であることを特徴とする請求項 3 記載の送信装置。
5 . 送信ベースバンド信号の振幅を計算する振幅計算手段と、 前記第 1の遅延手 段の出力に基づいて前記電力増幅手段に与えるバイアス電圧を制御する電圧 制御手段と、 前記送信べ一スバンド信号の出力に遅延を与える第 2の遅延手 段と、 前記第 2の遅延手段の出力を R F信号に変換する第 1の周波数変換手 段と、 前記フィードバックされた信号をベースバンド信号もしくは I F信号 に変換する第 2の周波数変換手段と、 前記歪調整手段の出力に基づいて前記 第 1の遅延手段および第 2の遅延手段で与える遅延量を、 前記歪調整手段で 計算された帯域外電力が最小になるように調整する遅延量計算手段と、 を備 え、 前記第 1の遅延手段は、 前記振幅計算手段の出力に遅延を与え、 前記電 圧制御手段は、 前記第 1の遅延手段の出力に基づいて前記バイァス電圧を制 御し、 前記電力増幅手段は、 前記第 1の周波数変換手段の出力を増幅し、 前 記歪調整手段は、 前記第 2め周波数変換手段の出力に基づいて前記帯域外電 力を計算することを特徴とする請求項 4記載の送信装置。
6 . 前記帯域外電力は、 隣接チャネル漏洩電力であることを特徴とする請求項 5
7 . 前記歪調整手段の出力が異常となった場合には本送信装置の動作を停止する ことを特徴とする請求項 6記載の送信装置。
8 . 前記歪調整手段の出力が異常となった場合には本送信装置の動作を停止する ことを特徴とする請求項 5記載の送信装置。
9 . 前記送信ベースバンド信号の位相を計算する位相計算手段と、 前記第 2の遅 延手段の出力に基づいて位相変調信号を出力する電圧制御発振手段とを備え、 前記第 2の遅延手段は、 前記位相計算手段の出力に遅延を与え、 前記第 1の 周波数変換手段は、 前記電圧制御発振手段の出力を R F信号に変換すること を特徴とする請求項 5記載の送信装置。
1 0 . 前記帯域外電力は、 隣接チャネル漏洩電力であることを特徴とする請求項 9記載の送信装置。
1 1 . 前記歪調整手段の出力が異常となった場合には本送信装置の動作を停止す ることを特徴とする請求項 1 0記載の送信装置。
1 2 . 前記歪調整手段の出力が異常となった場合には本送信装置の動作を停止す ることを特徴とする請求項 9記載の送信装置。
1 3 . 送信ベースバンド信号の位相成分によって位相変調された包絡線が一定な 搬送波信号を生成する電圧制御発振手段と、 前記電圧制御発振手段に入力さ れる前記位相成分の信号を遅延させる第 3の遅延手段と、 を備え、 前記歪調 整手段は、 前記第 1の遅延手段と共に前記第 3の遅延手段の遅延量を調整す ることを特徴とする請求項 3記載の送信装置。
1 4 . 前記第 3の遅延手段は、 前記位相成分の信号を帯域制限する第 1のフィル タであり、 前記第 1の遅延手段は、 前記振幅成分の信号を帯域制限する第 2 のフィルタであり、 前記歪調整手段が前記第 1のフィル夕または第 2のフィ ル夕の通過特性を変化させて遅延量を制御することを特徴とする請求項 1 3 に記載の送信装置。
PCT/JP2003/012642 2002-10-03 2003-10-02 送信方法及び送信装置 WO2004032345A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP03753987A EP1548949A4 (en) 2002-10-03 2003-10-02 SENDING METHOD AND TRANSMITTER
AU2003272918A AU2003272918A1 (en) 2002-10-03 2003-10-02 Transmitting method and transmitter apparatus
US10/505,084 US7263135B2 (en) 2002-10-03 2003-10-02 Transmitting method and transmitter apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002290911A JP3985649B2 (ja) 2002-10-03 2002-10-03 送信方法及び送信装置
JP2002-290911 2002-10-03
JP2003-150669 2003-05-28
JP2003150669A JP4302436B2 (ja) 2003-05-28 2003-05-28 送信装置および受信装置

Publications (1)

Publication Number Publication Date
WO2004032345A1 true WO2004032345A1 (ja) 2004-04-15

Family

ID=32072483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/012642 WO2004032345A1 (ja) 2002-10-03 2003-10-02 送信方法及び送信装置

Country Status (4)

Country Link
US (1) US7263135B2 (ja)
EP (1) EP1548949A4 (ja)
AU (1) AU2003272918A1 (ja)
WO (1) WO2004032345A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570707B2 (en) * 2004-08-25 2009-08-04 Broadcom Corporation Digital delay element for delay mismatch cancellation in wireless polar transmitters

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004049558A1 (en) * 2002-11-22 2004-06-10 Telefonaktiebolaget Lm Ericsson (Publ) Real-time digital phase and gain adaptation method using feedback and arrangement using such a method
JP4230238B2 (ja) * 2003-02-06 2009-02-25 パナソニック株式会社 送信装置及びその調整方法
EP1650864A4 (en) * 2003-07-25 2006-06-28 Matsushita Electric Ind Co Ltd GAIN DEVICE
US7372917B2 (en) * 2004-08-25 2008-05-13 Broadcom Corporation Digital algorithm for on-line ACPR optimization in polar RF transmitters
US7480344B2 (en) * 2004-09-30 2009-01-20 Broadcom Corporation Architectural techniques for envelope and phase signal alignment in RF polar transmitters using power amplifier feedback
JP4199680B2 (ja) * 2004-01-08 2008-12-17 パナソニック株式会社 送信装置
JP4323968B2 (ja) * 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
US7345626B2 (en) * 2004-09-15 2008-03-18 Aviation Communication & Sureillance Systems, Llc Pulse transmitters having multiple outputs in phase relationship and methods of operation
CN100571247C (zh) * 2004-11-17 2009-12-16 松下电器产业株式会社 发送电路、发送方法及使用该发送电路的通信设备
WO2006101094A1 (ja) * 2005-03-22 2006-09-28 Matsushita Electric Industrial Co., Ltd. 送信装置、通信機器、及び移動無線機
JP4804458B2 (ja) * 2005-04-27 2011-11-02 パナソニック株式会社 ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
JP4255929B2 (ja) * 2005-05-20 2009-04-22 パナソニック株式会社 送信機
JP2007013403A (ja) * 2005-06-29 2007-01-18 Agilent Technol Inc 時間差測定方法および同期化方法および測定方法、ならびに、時間差測定装置および同期化装置および測定装置
KR20080031463A (ko) * 2005-07-27 2008-04-08 엔엑스피 비 브이 Ｒｆ 송신기, 이를 구비한 집적회로 및 배터리 전력공급형이동장치 및 송신기 동작 방법
US7330070B2 (en) * 2005-11-10 2008-02-12 Nokia Corporation Method and arrangement for optimizing efficiency of a power amplifier
JP4951238B2 (ja) * 2005-12-27 2012-06-13 パナソニック株式会社 極座標変調送信装置及び適応歪補償処理システム並びに極座標変調送信方法及び適応歪補償処理方法
JP4652974B2 (ja) 2005-12-27 2011-03-16 富士通株式会社 タイミング調整装置及びタイミング調整方法
WO2007074663A1 (ja) * 2005-12-27 2007-07-05 Matsushita Electric Industrial Co., Ltd. 送信装置
KR101201911B1 (ko) * 2007-10-10 2012-11-20 삼성전자주식회사 무선통신 시스템에서 시간지연을 제어하여 전력증폭 장치 및 방법
KR20090036670A (ko) * 2007-10-10 2009-04-15 삼성전자주식회사 무선통신 시스템에서 포락선 트래킹 전력증폭 송신장치 및방법
US7602244B1 (en) * 2007-11-27 2009-10-13 Nortel Networks Limited Power amplifier bias synchronization
US9144042B2 (en) 2008-03-06 2015-09-22 Marvell World Trade Ltd. Method for fast automatic power control of wireless transmitters
EP2144365A1 (en) * 2008-07-11 2010-01-13 Alcatel Lucent Device for amplifying signals with an envelope tracking technique or an envelope extraction and restoration technique controlled by a switched modulation
WO2010031433A1 (en) * 2008-09-18 2010-03-25 Telefonaktiebolaget L M Ericsson (Publ) Error compensation device
US8126409B2 (en) * 2008-11-17 2012-02-28 Panasonic Corporation Adaptive delay alignment in polar transmitters
JP5152059B2 (ja) * 2009-03-19 2013-02-27 富士通株式会社 電力増幅装置及び電力増幅方法
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
GB2479859B (en) * 2010-03-30 2017-08-30 Snaptrack Inc Signal alignment for envelope tracking system
EP2561611B1 (en) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Pseudo-envelope following power management system
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US8463208B2 (en) 2010-08-30 2013-06-11 Intel Mobile Communications GmbH DC power control for power amplifiers
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
WO2012068258A2 (en) 2010-11-16 2012-05-24 Rf Micro Devices, Inc. Digital fast cordic for envelope tracking generation
EP2858238A1 (en) * 2010-12-09 2015-04-08 RF Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
DE102011012927B4 (de) * 2011-03-03 2020-01-02 Snaptrack, Inc. Verstärkermodul
GB2489002A (en) 2011-03-14 2012-09-19 Nujira Ltd Delay adjustment to reduce distortion in an envelope tracking transmitter
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
GB2491188A (en) 2011-05-27 2012-11-28 Nujira Ltd Timing alignment in a polar transmitter
WO2012166992A1 (en) 2011-05-31 2012-12-06 Rf Micro Devices, Inc. Rugged iq receiver based rf gain measurements
WO2012164951A1 (ja) 2011-06-03 2012-12-06 京セラ株式会社 送信機および信号処理方法
GB2488380B (en) 2011-06-24 2018-04-04 Snaptrack Inc Envelope tracking system for mimo
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9294041B2 (en) 2011-10-26 2016-03-22 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
WO2013082384A1 (en) 2011-12-01 2013-06-06 Rf Micro Devices, Inc. Rf power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8718579B2 (en) * 2012-03-04 2014-05-06 Quantance, Inc. Envelope tracking power amplifier system with delay calibration
WO2014018861A1 (en) 2012-07-26 2014-01-30 Rf Micro Devices, Inc. Programmable rf notch filter for envelope tracking
GB2505471A (en) * 2012-08-31 2014-03-05 Broadcom Corp Time alignment of envelope and main signal paths in an envelope-tracking transmitter
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
GB2507052B (en) 2012-10-16 2015-04-01 Broadcom Corp Interference reduction
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9300252B2 (en) 2013-01-24 2016-03-29 Rf Micro Devices, Inc. Communications based adjustments of a parallel amplifier power supply
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
CN105027429B (zh) 2013-03-14 2018-03-30 匡坦斯公司 具有噪声调整的包络跟踪系统
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
WO2014152876A1 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Noise conversion gain limited rf power amplifier
EP2974006B1 (en) 2013-03-15 2017-10-25 Quantance, Inc. Envelope tracking system with internal power amplifier characterization
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
GB2514388A (en) * 2013-05-22 2014-11-26 Nujira Ltd Delay adjustment
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
JP6320794B2 (ja) * 2014-02-28 2018-05-09 株式会社東芝 信号処理装置
DE102014104372A1 (de) 2014-03-28 2015-10-01 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Verstärken eines Sendesignals
DE102014104371A1 (de) * 2014-03-28 2015-10-01 Intel IP Corporation Eine Vorrichtung und ein Verfahren zum Verstärken eines Sendesignals oder zum Bestimmenvon Werten eines Verzögerungssteuerungsparameters
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9692366B2 (en) * 2014-12-09 2017-06-27 Intel Corporation Envelope tracking path delay fine tuning and calibration
US9571135B2 (en) 2015-03-20 2017-02-14 Intel IP Corporation Adjusting power amplifier stimuli based on output signals
US9843294B2 (en) 2015-07-01 2017-12-12 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US10716080B2 (en) * 2016-02-09 2020-07-14 Apple Inc. Calibration techniques for envelope tracking power amplifiers
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
CN107070486B (zh) * 2017-05-27 2019-08-30 青岛海信移动通信技术股份有限公司 一种调整射频功率放大器的供电电压的方法及射频电路
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
US11088660B2 (en) * 2019-01-25 2021-08-10 Mediatek Inc. Power supply with envelope tracking modulation
US11863219B2 (en) * 2019-08-20 2024-01-02 Shanghai United Imaging Healthcare Co., Ltd. Radio frequency power amplifier control device
US11165453B2 (en) * 2019-08-20 2021-11-02 Shanghai United Imaging Healthcare Co., Ltd. Radio frequency power amplifier control device
FR3100404B1 (fr) 2019-09-03 2021-09-17 Commissariat Energie Atomique Circuit et procédé de modulation polaire de phase ou de fréquence

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022572A1 (fr) * 1999-09-24 2001-03-29 Centre National D'etudes Spatiales (C.N.E.S) Emetteur de signaux radioelectriques modules a polarisation d'amplification auto-adaptee
WO2001063795A1 (en) * 2000-02-15 2001-08-30 Kang In Ho Envelope - tracking amplifier having improved gain, terminal device for mobile communication using the same, and method for improving gain relating thereto
WO2001086806A2 (en) * 2000-05-05 2001-11-15 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and method for efficiently amplifying wideband envelope signals
JP2002135062A (ja) * 2000-10-23 2002-05-10 Sony Corp 歪み補償電力増幅装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829782A (en) * 1971-12-14 1974-08-13 Hewlett Packard Co Electrocardiograph telemetry system having circuitry for indicating inoperative conditions
JPS62190973A (ja) * 1986-02-18 1987-08-21 Victor Co Of Japan Ltd ノイズリダクシヨン回路
US6542722B1 (en) * 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
DE69933243T2 (de) * 1999-07-28 2007-04-12 Fujitsu Ltd., Kawasaki Funkgerät mit verzerrungskompensation
FR2807252B1 (fr) * 2000-03-31 2003-01-10 Matra Nortel Communications Dispositif de production d'un signal radiofrequence module en phase et en amplitude
AU2002223608A1 (en) * 2000-10-17 2002-04-29 Telefonaktiebolaget Lm Ericsson (Publ) Communications systems
US6600369B2 (en) * 2001-12-07 2003-07-29 Motorola, Inc. Wideband linear amplifier with predistortion error correction
US6703897B2 (en) * 2001-12-26 2004-03-09 Nortel Networks Limited Methods of optimising power amplifier efficiency and closed-loop power amplifier controllers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001022572A1 (fr) * 1999-09-24 2001-03-29 Centre National D'etudes Spatiales (C.N.E.S) Emetteur de signaux radioelectriques modules a polarisation d'amplification auto-adaptee
WO2001063795A1 (en) * 2000-02-15 2001-08-30 Kang In Ho Envelope - tracking amplifier having improved gain, terminal device for mobile communication using the same, and method for improving gain relating thereto
WO2001086806A2 (en) * 2000-05-05 2001-11-15 Telefonaktiebolaget Lm Ericsson (Publ) Apparatus and method for efficiently amplifying wideband envelope signals
JP2002135062A (ja) * 2000-10-23 2002-05-10 Sony Corp 歪み補償電力増幅装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1548949A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7570707B2 (en) * 2004-08-25 2009-08-04 Broadcom Corporation Digital delay element for delay mismatch cancellation in wireless polar transmitters

Also Published As

Publication number Publication date
US20050079835A1 (en) 2005-04-14
US7263135B2 (en) 2007-08-28
AU2003272918A1 (en) 2004-04-23
EP1548949A1 (en) 2005-06-29
EP1548949A4 (en) 2009-06-24

Similar Documents

Publication Publication Date Title
WO2004032345A1 (ja) 送信方法及び送信装置
US10164582B2 (en) Amplifier linearization in a radio frequency system
CN1819471B (zh) 具有可变预失真的极化调制器的发射/接收装置
EP1155499B1 (en) Method and apparatus for linear amplification of a radio frequency signal
JP4230238B2 (ja) 送信装置及びその調整方法
US7560984B2 (en) Transmitter
US7933569B2 (en) Timing adjustment method for wireless communication apparatus
CN101821954B (zh) 具有极化发送器的功率放大器控制器
KR101224247B1 (ko) 전력 제어 폐루프 내의 공급 전압 제어된 전력 증폭기를위한 듀얼 전압 조정기
US7522676B2 (en) Method and system for transmitter envelope delay calibration
US7068984B2 (en) Systems and methods for amplification of a communication signal
US7072626B2 (en) Polar modulation transmitter
US7383027B2 (en) Transmission circuit
JP3698669B2 (ja) 極ループ送信回路
TWI443965B (zh) 開關模式的功率放大
WO1991000653A1 (fr) Emetteur lineaire
GB2369941A (en) A polar loop amplifier arrangement with variable gain in a feedback loop
JP3985649B2 (ja) 送信方法及び送信装置
US8145148B2 (en) Transmitter and communication apparatus
WO2008099724A1 (en) Linc transmission circuit and communication device using the same
GB2386012A (en) A linearized class C RF amplifier

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10505084

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003753987

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038A03810

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003753987

Country of ref document: EP