KR100815381B1 - 타이밍 조정 장치 및 타이밍 조정 방법 - Google Patents

타이밍 조정 장치 및 타이밍 조정 방법 Download PDF

Info

Publication number
KR100815381B1
KR100815381B1 KR1020060133942A KR20060133942A KR100815381B1 KR 100815381 B1 KR100815381 B1 KR 100815381B1 KR 1020060133942 A KR1020060133942 A KR 1020060133942A KR 20060133942 A KR20060133942 A KR 20060133942A KR 100815381 B1 KR100815381 B1 KR 100815381B1
Authority
KR
South Korea
Prior art keywords
signal
path
delay
control
main
Prior art date
Application number
KR1020060133942A
Other languages
English (en)
Other versions
KR20070069062A (ko
Inventor
히로요시 이시까와
가즈오 나가따니
하지메 하마다
노부까즈 후다바
도꾸로 구보
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070069062A publication Critical patent/KR20070069062A/ko
Application granted granted Critical
Publication of KR100815381B1 publication Critical patent/KR100815381B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216Continuous control
    • H03F1/0222Continuous control by using a signal derived from the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 선형 송신기용 증폭기의 전원 전압을 입력 신호 레벨에 따라서 절환하고, 왜곡이 적은 출력 신호를 높은 증폭 효율로 출력하는 송신기에서, 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 간이하게 조정하기 위한 것으로, 타이밍 조정 장치는, 송신 신호를 전력 증폭기의 전원 전압을 제어하면서 증폭하는 수단과, 송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 주신호 경로에 설치된 주신호 스위치와, 송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 제어 경로에 설치된 제어 신호 스위치와, 상기 주신호 경로 및 상기 제어 경로간의 지연차를 상기 증폭 수단으로부터의 피드백 신호에 기초하여 구하는 지연 검출 수단과, 상기 지연차가 상쇄되도록 상기 주신호 경로 및 상기 제어 경로 중 적어도 한 쪽의 경로 지연량을 조정하는 수단을 갖는다. 상기 주신호 스위치 및 상기 제어 신호 스위치는 비조정 모드에서는 쌍방 모두 송신 신호를 선택하고, 조정 모드에서는 한 쪽이 송신 신호를, 다른 쪽이 일정값을 나타내는 신호를 선택한다.
지연 보정부, 인벨로프 검출부, 증폭기, 주신호 경로

Description

타이밍 조정 장치 및 타이밍 조정 방법{TIMING CONTROLLER AND TIMING CONTROL METHOD}
도 1은 종래의 증폭 제어 방법을 설명하기 위한 도면.
도 2는 증폭기의 모식적인 입출력 특성을 도시하는 도면.
도 3은 증폭기의 입력 신호, 출력 신호 및 제어 신호를 도시하는 도면.
도 4는 본 발명의 일 실시예에 따른 선형 송신 장치의 부분 블록도.
도 5는 본 발명의 일 실시예에 따른 타이밍 조정 방법을 도시하는 플로우차트.
도 6은 제1 경로 지연을 측정하는 모습을 도시하는 도면.
도 7은 제2 경로 지연을 측정하는 모습을 도시하는 도면.
도 8은 제1, 제2 경로 지연과 경로 지연차의 관계를 도시하는 도면.
도 9는 누적 오차와 지연량과의 관계를 도시하는 도면.
도 10은 상관값과 지연량과의 관계를 도시하는 도면.
도 11은 송신 신호로서 테스트 신호(임펄스 신호)가 사용되는 모습을 도시하는 도면.
도 12는 송신 신호로서 테스트 신호(투 톤 신호)가 사용되는 모습을 도시하는 도면.
도 13은 본 발명의 일 실시예에 따른 타이밍 조정 장치를 사용하는 선형 송신 장치의 송신부를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
40 : 증폭기
41 : 주신호 경로
42 : 제어 신호 경로
43 : 피드백 경로
44 : 지연 측정부
411, 421 : 스위치
422, 431 : 인벨로프 검출기
423 : 지연 보정부
432 : 타이밍 검출부
441, 442, 443 : 커넥터
[특허 문헌 1] 일본 특개평3-174810호 공보
본 발명은, 고주파 대역에서 사용되는 증폭기의 기술 분야에 관한 것으로, 특히 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 조정하기 위한 장치 및 방 법에 관한 관련된 것이다.
선형 송신 장치에서는 송신 신호는 선형으로 증폭되어 송신된다. 대소 여러 가지의 레벨의 신호를 선형으로 증폭하기 위해서는, 큰 레벨의 신호에 맞춰 증폭기에 전력을 공급해야 한다. 그러나 항상 큰 전원 전압을 증폭기에 인가하는 것으로 하면, 소신호를 증폭하는 경우에 증폭 효율이 현저하게 저하하게 되는 문제가 있다. 이것은 간이한 휴대 통신 장치나 소형의 배터리를 이용하는 장치에서 특히 불리하다. 이러한 문제에 대처하기 위해, 증폭하고자 하는 신호 레벨에 따라서 증폭기에 인가하는 전원 전압을 적절히 절환하는 기술이 있다(예를 들면, 특허 문헌 1 참조).
도 1은 그러한 증폭 제어의 모습을 설명하기 위한 도면을 도시한다. 증폭기(앰프)는 송신 신호를 입력 신호로 하고, 전압 제어 신호에 따라서 그것을 증폭하여, 출력 신호를 출력한다. 전압 제어 신호는, 송신 신호의 진폭 레벨에 따라서 변화되는 신호로서, 인벨로프 검출기로부터 도출된다. 진폭 레벨을 나타내는 신호는 포락선 신호나 인벨로프 신호 등으로 언급되어도 된다.
도 2는 증폭기의 모식적인 입출력 특성을 도시하는 도면이다. 횡축은 입력 신호의 전압 레벨을 나타내고, 종축은 출력 신호의 전압 레벨을 나타낸다. 도 2에는 3종류의 그래프가 그려져 있다. 1개는 입력 전압이 a1 이하이면 선형인 입출력 특성을 나타내지만 그 이외에서는 입출력 특성은 비선형으로 되는 모습을 나타낸다. 다른 2개도 마찬가지로, 입력 전압이 a2(a3) 이하이면 선형인 입출력 특성을 나타내지만 그 이외에서는 입출력 특성은 비선형으로 되는 모습을 나타낸다.
도 1의 인벨로프 검출기는, 송신 신호의 레벨을 측정하고, 그것이 작은 값이면, 증폭기의 전압 제어 신호 v를 v1로 설정한다(v=v1). 이에 의해 증폭기의 입출력 특성은 도 2의 (1)의 그래프와 같이 되어, 레벨이 v1 이하의 소신호가 선형으로 증폭된다. 반대로, 송신 신호의 레벨이 컸다면, 인벨로프 검출기는 증폭기의 전압 제어 신호 v를 v3으로 설정한다(v=v3). 이에 의해 증폭기의 입출력 특성은 도 2의 (3)의 그래프와 같이 되어, 큰 레벨의 신호라도 선형으로 증폭된다. 이와 같이 증폭기의 전원 전압을 입력 신호에 따라서 적절히 변경함으로써, 선형으로 증폭된 출력 신호를 고효율로 얻을 수 있다. 실제로는 v1, v2, v3뿐만 아니라 다수의 전압이 연속적으로 또는 단계적으로 증폭기에 인가된다.
상기한 방법은 입력 신호의 레벨에 따라서 전원 전압을 적절히 변경하므로, 입력 신호 및 전압 제어 신호의 타이밍이 적절하게 일치해 있을 필요가 있다. 한편, 소자의 재료 특성, 제조 프로세스, 제조 환경 등에 기인하여, 소자 특성(특히, 아날로그 소자의 특성)에 어느 정도의 변동이 발생한다. 그 결과, 송신 신호(입력 신호) 및 전압 제어 신호의 위상이 약간 어긋나게 되는 것이 우려된다.
도 3은 증폭기의 입력 신호, 출력 신호 및 전압 제어 신호를 나타낸다. 횡축은 시간을 나타내고, 종축은 진폭 레벨을 나타낸다. 도시한 예에서는 본래 위상이 일치해 있어야 할 입력 신호 및 전압 제어 신호가 시간적으로 τ로 표현되는 양만큼 어긋나 있고, 그 결과 출력 신호가 본래의 파형과는 다른 파형으로 되어 있는 모습이 나타내어져 있다. 예를 들면 T1로 표시되는 기간에서는, 입력 신호보다 큰 전압 제어 신호가 공급되고 있다. 이 경우, 입력 신호 자체는 선형으로 증폭될지도 모르지만, 필요한 전원 전압보다 큰 전압이 증폭기에 인가되므로, 증폭 효율이 낮아진다. T2로 표시되는 기간에서는, 증폭기에서 선형으로 증폭할 수 있는 최대 전압을 상회하는 레벨의 신호가 증폭기에 입력된다. 따라서 증폭기의 출력 신호는 입력 신호를 선형으로 증폭한 것으로부터 일탈하여, 비선형으로 증폭된 것으로 된다. 또한 출력 신호는 의도되지 않은 급격한 변화를 강요당하므로, 그것에 수반하는 불필요한 주파수 성분이 발생하게 되는 것도 걱정된다. 이와 같이 입력 신호와 전압 제어 신호의 타이밍이 적절하게 부합되어 있지 않았다면, 신호의 열화나 불필요파의 복사 등이 발생하게 된다. 이러한 타이밍 어긋남의 문제는 개개의 제품마다 발생하므로, 그 보상도 개개에 행할 필요가 있다. 그러나 그러한 보상이나 조정을 자동적이면서 효율적으로 행하는 방법은 아직 발견되지 않은 한편, 그것을 수동으로 행하기 위해서는 시간이 걸려, 많은 제품을 조정하는 용도에는 부적합하다.
본 발명은, 상기한 문제를 감안하여 이루어진 것으로, 그 과제는, 선형 송신기용 증폭기의 전원 전압을 입력 신호 레벨에 따라서 절환하고, 왜곡이 적은 출력 신호를 높은 증폭 효율로 출력하는 송신기에서의, 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 조정하는 장치 및 방법을 제공하는 것이다.
본 발명에서 사용되는 타이밍 조정 장치는, 송신 신호를 전력 증폭기의 전원 전압을 제어하면서 증폭하는 수단과, 송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 주신호 경로에 설치된 주신호 스위치와, 송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 제어 경로에 설치된 제어 신호 스위치와, 상기 주신호 경로 및 상기 제어 경로간의 지연차를 상기 증폭 수단으로부터의 피드백 신호에 기초하여 구하는 지연 검출 수단과, 상기 지연차가 상쇄되도록 상기 주신호 경로 및 상기 제어 경로 중 적어도 한 쪽의 경로 지연량을 조정하는 수단을 갖는다. 상기 주신호 스위치 및 상기 제어 신호 스위치는 비조정 모드에서는 쌍방 모두 입력 신호를 선택하고, 조정 모드에서는 한 쪽이 입력 신호를, 다른 쪽이 일정값을 나타내는 신호를 선택한다.
<실시예>
입력 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 주신호 스위치와, 입력 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 제어 신호 스위치를 적절하게 절환함으로써, 주신호 경로 및 제어 경로간의 지연량이 측정된다. 이 지연량이 상쇄되도록 경로 지연량이 조정된다. 보다 구체적으로는, 주신호 스위치가 입력 신호를 선택하고 또한 제어 신호 스위치가 일정값을 나타내는 신호를 선택하고 있는 경우의 피드백 신호와, 주신호 스위치가 일정값을 나타내는 신호를 선택하고 또한 제어 신호 스위치가 입력 신호를 선택하고 있는 경우의 피드백 신호가 비교되어, 경로간의 지연량이 구해진다. 이에 의해, 입력 신호(송신 신호)와 전압 제어 신호의 타이밍을 간이하게 일치시킬 수 있다.
상기 일정값은, 어느 입력 신호의 레벨보다도 큰 값이도록 설정된다. 이에 의해, 증폭기의 출력은, 주신호 및 제어 신호 스위치의 상태에 의존하여, 송신 신호에 따라서 변화되거나 또는 전압 제어 신호에 따라서 변화된다. 이 성질을 이용하여 경로 지연차를 간이하게 측정할 수 있다.
상기 주신호 스위치에 입력된 입력 신호와 피드백 신호와의 누적 오차를 산출함으로써, 경로간의 지연량이 측정되어도 된다. 혹은, 주신호 스위치에 입력된 입력 신호와 피드백 신호와의 상관을 산출함으로써, 경로간의 지연량이 측정되어도 된다. 이에 의해 경로간의 지연량을 간이하게 측정할 수 있다.
지연량을 검출하는 수단은, 송신 장치 본체로부터 분리 가능하게 준비되어도 된다. 이에 의해, 송신 장치 본체를 간이하게 할 수 있으며, 이것은 이동 통신 장치에 특히 유리하다.
조정 모드에서는, 파형이 기지의 테스트 신호가 입력 신호로서 사용되어도 된다. 테스트 신호는 임펄스 신호이어도 되며, 투 톤 신호이어도 된다. 이에 의해, 경로간의 지연량의 측정 정밀도를 향상시킬 수 있다.
<실시예 1>
도 4는 본 발명의 일 실시예에 따른 선형 송신 장치의 부분 블록도를 나타낸다. 도 4에는, 증폭기(40)와, 증폭기(40)의 입력측에 준비된 주신호 경로(41)와, 증폭기(40)의 제어 신호측에 준비된 제어 신호 경로(42)와, 증폭기(40)의 출력측에 준비된 피드백 경로(43)가 그려져 있다. 주신호 경로(41)에서는 송신 신호가 공급되는 노드 N과 증폭기(40)의 입력 포트 사이에 스위치(411)가 설치되어 있다. 제어 신호 경로(42)에는, 노드 N에 접속된 스위치(421)와, 스위치(421)의 출력에 접 속된 인벨로프 검출부(422)가 설치되고, 인벨로프 검출부(422)의 출력 및 증폭기(40)의 제어 포트 사이에는 지연 보정부(423)가 설치되어 있다. 피드백 경로(43)에는 증폭기(40)의 출력 포트에 접속된 인벨로프 검출부(431)가 설치되고, 인벨로프 검출부(431)의 출력 및 노드 N 사이에는 타이밍 검출부(432)가 설치된다. 타이밍 검출부(432)로부터의 지시 신호는 지연 보정부(423)에 공급된다. 도 4에서는 설명의 간명화를 도모하기 위해, 본 발명에 특히 관계가 있는 요소가 강조되어 그려져 있는 것에 유의를 필요로 한다.
증폭기(40)는 주신호로서 거기에 입력된 신호를 전압 제어 신호에 따라서 증폭하고, 출력하는 전력 증폭기이다.
주신호 경로(41) 상의 스위치(411)는, 송신 신호(입력 신호) 또는 고정값을 나타내는 신호의 한 쪽을 선택하고, 그것을 증폭기(40)의 입력 포트에 공급한다. 송신 신호는 아날로그 신호이어도 되고, 디지털 신호이어도 된다. 즉, 송신 신호 또는 고정값을 나타내는 신호가 증폭기(40)의 입력 포트에 직접적으로 공급되는 것은 필수가 아니며, 주신호 경로에는 필요에 따라서 디지털 아날로그 변환부, 주파수 변환부, 필터부 등의 여러 요소가 설치되어 있어도 된다. 고정값을 나타내는 신호는 일례로서 직류 신호로 공급된다. 고정값은 적절한 어떤 값으로 설정되어도 되지만, 후술되는 바와 같이, 어느 송신 신호 레벨보다도 큰 값인 것이 바람직하다.
주신호 경로(42) 상의 스위치(421)도, 스위치(411)와 마찬가지로 송신 신호 또는 고정값을 나타내는 신호의 한 쪽을 선택한다. 단 스위치(421)는 선택한 신호 를 인벨로프 검출부(422)에 공급한다. 스위치(411 및 421)는 비조정 모드에서는 그들은 모두 송신 신호를 선택하지만, 조정 모드에서는 스위치(411, 421)의 한 쪽이 송신 신호를, 다른 쪽이 고정값을 나타내는 신호를 선택한다.
인벨로프 검출부(422)는 거기에 입력된 신호의 진폭 레벨을 산출 또는 측정한다. 신호가 직교 변조되어 있었다면, 동상 성분 및 직교 성분의 제곱합의 평방근을 구함으로써, 신호의 크기를 산출한다. 진폭 레벨을 나타내는 신호는 포락선 신호로도 불린다. 인벨로프 검출부(422)는 거기에 입력된 신호의 진폭 레벨에 따라서, 증폭기(40)에 부여하는 전압 제어 신호를 도출한다. 이 신호는 도 2의 전압 제어 신호(v)에 상당한다.
지연 보정부(423)는 타이밍 검출부(422)로부터 출력된 전압 제어 신호를, 타이밍 검출부(432)로부터의 지시에 따라서 시간축 상에서 전후시킴으로써 전압 제어 신호의 타이밍을 조정하여, 조정 후의 전압 제어 신호를 증폭기(40)에 공급한다.
피드백 경로(43) 상의 인벨로프 검출부(431)도 인벨로프 검출부(421)와 마찬가지로 거기에 입력된 신호의 진폭 레벨을 측정한다. 진폭 레벨은 타이밍 검출부(432)에 공급된다.
타이밍 검출부(432)는 인벨로프 검출부(431)로부터의 피드백 신호에 기초하여 주신호 경로(41)와 제어 신호 경로(42)의 경로 지연차를 구하고, 지연 보정부(423)에 공급하는 지시 신호를 생성한다. 지시 신호의 내용은, 지연 보정부(423)에서의 지연량을 나타내고, 경로 지연차가 상쇄되도록 하는 것이다.
도 5는 본 발명의 일 실시예에 따른 타이밍 조정 방법예를 도시하는 플로우 차트이다. 플로우는 단계 S1로부터 시작하여, 단계 S2로 진행한다. 단계 S2에서는 스위치(411, 421)가 적절하게 설정된다. 본 실시예에서는 이 단계에서 도 6에 도시되는 바와 같이 주신호 경로의 스위치(411)가 송신 신호를 선택하고, 제어 신호 경로의 스위치(421)가 고정값을 선택하도록 각 스위치가 설정된다.
단계 S3에서는 제1 경로 지연량이 측정된다. 지연 보정부(423)에서의 보정량은 제로인 것으로 한다(아무런 타이밍 조정도 이루어지 않은 것으로 함). 고정값은 큰 값을 나타내도록 설정되어 있는 것으로 한다. 이 경우, 인벨로프 검출부(422)는 큰 진폭 레벨에 대한 전압 제어 신호를 증폭기(40)에 공급한다. 그 결과, 증폭기(40)는 거기에 입력되는 신호를 선형으로 증폭하고, 출력한다. 비록 입력되는 신호의 레벨이 컸다고 해도, 전력 제어 신호가 충분히 크게 설정되어 있었다면, 입력 신호가 그대로 선형으로 증폭되고, 출력된다. 타이밍 검출기(432)는 노드 N으로부터 얻어지는 송신 신호의 타이밍과 피드백 신호의 타이밍을 조사함으로써, 노드 N으로부터 증폭기(40)에 도달하고 또한 피드백 경로를 거쳐서 타이밍 검출부(432)에 이르기까지의 경로 지연량(제1 경로 지연량)을 구할 수 있다. 도면 중, 제1 경로 지연량은 경로 지연 A 및 경로 지연 C로서 나타내어져 있다. 간명화를 위해, 노드 N으로부터 직접적으로 타이밍 검출기(432)에 이르기까지의 경로 지연량은 제로인 것이 가정되어 있다. 이 가정은 본 발명의 일반성을 손실시키는 것이 아니다. 만약 그것이 제로가 아니었다고 해도, 경로 지연량에 포함되는 일정한 오프셋량을 고찰하면 충분하기 때문이다.
단계 S4에서는 스위치(411, 421)가 적절하게 절환된다. 본 실시예에서는 이 단계에서 도 7에 도시되는 바와 같이 주신호 경로의 스위치(411)가 고정값을 선택하고, 제어 신호 경로의 스위치(421)가 송신 신호를 선택하도록 각 스위치가 설정된다.
단계 S5에서는 제2 경로 지연량이 측정된다. 주신호 경로의 스위치(411)는 큰 값의 고정값을 선택하고, 그것이 증폭기(40)에 입력된다. 한편, 스위치(421)는 송신 신호를 선택하고 있으므로, 전압 제어 신호는 송신 신호에 따라서 변화된다. 증폭기(40)는 전압 제어 신호에 따라서 신호를 증폭하므로, 거기에 입력되는 신호 레벨이 큰 경우에, 전압 제어 신호도 큰 값을 나타내면, 큰 값의 신호가 출력된다. 그러나, 증폭기(40)에 입력되는 신호의 레벨이 컸다고 해도, 전압 제어 신호가 작은 값이면, 작은 값으로 제한된 신호밖에 출력되지 않는다. 도 7에 도시되는 상황에서는, 증폭기(40)에 큰 일정값이 입력되어 있으므로, 전압 제어 신호의 변화에 따라서 출력 신호도 변화되게 된다. 따라서, 타이밍 검출기(432)는 노드 N으로부터 직접적으로 얻어지는 송신 신호의 타이밍과 피드백 신호의 타이밍을 조사함으로써, 노드 N으로부터 인벨로프 검출부(422)를 경유하여 증폭기(40)에 도달하고 또한 피드백 경로를 거쳐서 타이밍 검출부(432)에 이르기까지의 경로 지연량(제2 경로 지연량)을 구할 수 있다. 도면 중, 제2 경로 지연량은 경로 지연 B 및 경로 지연 C로서 나타내어져 있다.
단계 S6에서는, 제1 및 제2 경로 지연량의 차분을 구함으로써, 2개의 경로 사이의 지연차 τ가 구해진다. 도 8은 제1 경로 지연량(경로 지연 A 및 경로 지연 C)과 제2 경로 지연량(경로 지연 B 및 경로 지연 C) 사이의 관계를 모식적으로 나 타낸다. 이와 같이 하여 구해진 지연차 τ가 보상되도록, 타이밍 검출부(432)는 지시 신호의 내용을 결정하고, 그것을 지연 보정부(423)에 통지한다. 지연 보정부(423)는 통지된 지연량이 경로에 공급되도록 설정을 행하고, 타이밍 조정의 수순은 종료한다. 이후, 스위치(411, 421)는 모두 송신 신호를 선택하도록 설정되며, 송신 장치는 통상의 동작 모드(비조정 모드)에 들어간다.
설명의 편의상, 제1 경로 지연량(경로 지연 A 및 경로 지연 C)이 측정된 후에 제2 경로 지연량(경로 지연 B 및 경로 지연 C)이 측정되었지만, 반대의 순서로 측정이 행하여져도 된다.
타이밍 검출부(432)에서는 다양한 방법을 이용하여 제1 및 제2 경로 지연량의 차를 구할 수 있다. 예를 들면, 노드 N으로부터 직접적으로 얻어지는 송신 신호와 피드백 신호와의 오차의 누적 오차가 이용되어도 된다. 본 실시예와 같이 타이밍 검출부(432)에서 취급되는 신호가 디지털 신호인 경우에는, 오차를 나타내는 데이터 샘플을 소정수개 가산한 것이 이용된다. 다른 실시예에서는 아날로그 신호가 이용되어도 되고, 그 경우에는 오차를 나타내는 양을 일정 기간에 걸쳐 적분한 것이 이용된다. 도 9는 경로 지연량의 차(지연량)와 누적 오차와의 관계를 나타낸다. 도시되는 바와 같이, 지연량을 변화시키면서 누적 오차를 산출하면, 어떤 지연량의 시점에서 누적 오차가 최소로 된다. 이것은, 지연량이 그 값인 경우에, 송신 신호와 피드백 신호의 타이밍이 일치하고 있는 것을 나타낸다. 보다 구체적으로는, 지연 보정부(423)의 지연량을 어떤 값으로 설정하고(초기값은 제로이어도 됨), 누적 오차를 산출함으로써 도 9의 그래프의 1개의 데이터점이 확정되고, 이후 지연량을 다른 값으로 설정하고, 누적 오차를 산출하는 작업을 반복함으로써, 도시한 그래프가 얻어진다.
지연량을 측정하는 다른 방법에서는, 노드 N으로부터 직접적으로 얻어지는 송신 신호와 피드백 신호와의 상관값이 이용되어도 된다. 이 경우에는 도 10에 도시되는 바와 같이 쌍방의 신호의 타이밍이 일치한 시점에서 상관 피크가 발생한다. 따라서 상관 피크가 얻어지는 지연량을 구함으로써, 경로 지연차를 측정할 수 있다.
<실시예 2>
경로 지연을 측정할 때에 사용되는 송신 신호로서는 어떤 신호가 채용되어도 된다. 그러나 측정 정밀도를 향상시키는 관점으로부터는, 특수한 파형을 갖는 테스트 신호가 사용되는 것이 바람직하다. 도 11은 테스트 신호로서 임펄스 신호가 사용되고 있는 모습을 나타낸다. 도시되는 바와 같이 펄스의 간격을 측정함으로써 지연량이 도출되므로, 펄스가 연속적으로 송신되는 경우의 주기는 지연량보다 충분히 긴 것을 필요로 한다. 도 12는 테스트 신호로서 투 톤 신호가 사용되고 있는 모습을 나타낸다. 이 예에서는 투 톤 신호의 진폭을 비교함으로써 지연량이 도출된다. 측정 정밀도를 향상시키는 관점으로부터는 투 톤 신호의 주파수는 낮은 쪽이 바람직하다(주파수가 높으면 파형의 주기가 짧아져, 큰 지연차를 판별하지 못할 우려가 있음). 이러한 특수한 파형의 테스트 신호를 이용하는 것은, 특히, 상기한 누적 오차나 상관값에 나타나는 하락이나 피크를 예리하게 하는 점에서 바람직하다. 테스트 신호는 임펄스 신호 및 투 톤 신호에 한정되지 않고, 다양한 파형의 신호가 이용되어도 된다.
<실시예 3>
도 13은 본 발명의 다른 실시예에 따른 타이밍 조정 장치를 사용하는 선형 송신 장치의 송신부를 나타낸다. 본 실시예에서는, 인벨로프 검출부(431) 및 타이밍 검출부(432)를 포함하는 지연 측정부(44)가, 커넥터(441, 442, 443)를 통하여 선형 송신 장치 본체와 착탈 가능하다. 본 실시예는, 선형 송신 장치를 간이한 구성으로 하는 관점으로부터 바람직하다.
이하, 본 발명에 의해 교시되는 수단을 예시적으로 열거한다.
(부기 1)
송신 신호 또는 일정값의 신호 중 어느 하나인 제1 입력 신호를, 제어 전압에 따라서 증폭하는 증폭 수단과,
그 증폭 수단으로부터의 출력 신호로부터 인벨로프 정보를 검출하는 검출 수단과,
송신 신호와 인벨로프 정보로부터 지연차를 구하고, 그 지연차에 기초하는 타이밍 조정 신호를 송출하는 조정 수단과,
송신 신호 또는 일정값의 신호 중 어느 하나인 제2 입력 신호를, 그 타이밍 조정 신호에 따라서 지연 보정하는 지연 보정 수단
을 구비하며,
그 지연 보정하는 경우, 그 제1, 제2 입력 신호 중 어느 한 쪽이 일정값의 신호를 사용하는 것을 특징으로 하는 타이밍 조정 장치.
(부기 2)
송신 신호를 전력 증폭기의 전원 전압을 제어하면서 증폭하는 수단과,
전압 제어 신호를 송신 신호의 인벨로프 정보에 의해 생성하는 수단과,
송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 주신호 경로에 설치된 주신호 스위치와,
송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 제어 경로에 설치된 제어 신호 스위치와,
상기 주신호 경로 및 상기 제어 경로간의 지연차를 상기 증폭 수단으로부터의 피드백 신호에 기초하여 구하는 지연 검출 수단과,
상기 지연차가 상쇄되도록 상기 주신호 경로 및 상기 제어 경로 중 적어도 한 쪽의 경로 지연량을 조정하는 수단
을 가지며,
상기 주신호 스위치 및 상기 제어 신호 스위치는 비조정 모드에서는 쌍방 모두 송신 신호를 선택하고, 조정 모드에서는 한 쪽이 송신 신호를, 다른 쪽이 일정값을 나타내는 신호를 선택하는 것을 특징으로 하는 타이밍 조정 장치.
(부기 3)
상기 지연 검출 수단이, 주신호 스위치가 송신 신호를 선택하고 또한 제어 신호 스위치가 일정값을 나타내는 신호를 선택하고 있는 경우의 피드백 신호와, 주신호 스위치가 일정값을 나타내는 신호를 선택하고 또한 제어 신호 스위치가 송신 신호를 선택하고 있는 경우의 피드백 신호를 비교하여, 상기 주신호 경로 및 상기 제어 경로간의 지연차를 구하는 것을 특징으로 하는 부기 2에 기재된 타이밍 조정 장치.
(부기 4)
상기 일정값은, 어느 입력 신호의 레벨보다도 큰 값이도록 설정되는 것을 특징으로 하는 부기 2에 기재된 타이밍 조정 장치.
(부기 5)
상기 지연 검출 수단이, 상기 주신호 스위치에 입력된 송신 신호와 피드백 신호와의 누적 오차를 산출하는 수단을 더 갖는 것을 특징으로 하는 부기 2에 기재된 타이밍 조정 장치.
(부기 6)
상기 지연 검출 수단이, 상기 주신호 스위치에 입력된 송신 신호와 피드백 신호와의 상관을 산출하는 수단을 더 갖는 것을 특징으로 하는 부기 2에 기재된 타이밍 조정 장치.
(부기 7)
상기 지연 검출 수단이, 적어도 상기 송신 수단을 갖는 송신 장치로부터 분리 가능한 것을 특징으로 하는 부기 2에 기재된 타이밍 조정 장치.
(부기 8)
상기 조정 모드에서는, 파형이 기지의 테스트 신호가 송신 신호로서 사용되는 것을 특징으로 하는 부기 2에 기재된 타이밍 조정 장치.
(부기 9)
상기 테스트 신호가 임펄스 신호인 것을 특징으로 하는 부기 8에 기재된 타이밍 조정 장치.
(부기 10)
상기 테스트 신호가 투 톤 신호인 것을 특징으로 하는 부기 8에 기재된 타이밍 조정 장치.
(부기 11)
부기 1에 기재된 타이밍 조정 장치를 갖는 것을 특징으로 하는 이동 통신 장치.
(부기 12)
송신 신호 또는 일정값의 신호 중 어느 하나인 제1 입력 신호를, 제어 전압에 따라서 증폭하고,
그 증폭한 출력 신호로부터 인벨로프 정보를 검출하고,
그 송신 신호와 인벨로프 정보로부터 지연차를 구하고, 그 지연차에 기초하는 타이밍 조정 신호를 송출하고,
송신 신호 또는 일정값의 신호 중 어느 하나인 제2 입력 신호를, 그 타이밍 조정 신호에 따라서 지연 보정하고,
그 지연 보정하는 경우, 그 제1, 제2 입력 신호 중 어느 한 쪽이 일정값의 신호를 사용하는 것을 특징으로 하는 타이밍 조정 방법.
(부기 13)
송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 주신호 경로에 및 다른 쪽을 제어 경로에 준비하고,
주신호 경로로부터의 송신 신호를 제어 경로로부터의 전압 제어 신호에 따라서 증폭하고,
송신 신호 또는 일정값을 나타내는 신호의 다른 쪽을 주신호 경로에 및 한 쪽을 제어 경로에 준비하고,
주신호 경로로부터의 신호를 제어 경로로부터의 전압 제어 신호에 따라서 증폭하고,
상기 주신호 경로 및 상기 제어 경로간의 지연차를 증폭 후의 피드백 신호에 기초하여 구하고,
상기 지연차가 상쇄되도록 상기 주신호 경로 및 상기 제어 경로 중 적어도 한 쪽의 경로 지연량을 조정하는 것을 특징으로 하는 타이밍 조정 방법.
본 발명에 따르면, 선형 송신기용 증폭기의 전원 전압을 입력 신호 레벨에 따라서 절환하고, 왜곡이 적은 출력 신호를 높은 증폭 효율로 출력하는 송신기에서, 증폭기의 입력 신호와 전압 제어 신호의 타이밍을 간이하고 또한 적절하게 맞출 수 있다.

Claims (8)

  1. 송신 신호 또는 일정값의 신호 중 어느 하나인 제1 입력 신호를, 제어 전압에 따라서 증폭하는 증폭 수단과,
    상기 증폭 수단으로부터의 출력 신호로부터 인벨로프(envelope) 정보를 검출하는 검출 수단과,
    송신 신호와 인벨로프 정보로부터 지연차를 구하고, 그 지연차에 기초하는 타이밍 조정 신호를 송출하는 조정 수단과,
    송신 신호 또는 일정값의 신호 중 어느 하나인 제2 입력 신호를, 상기 타이밍 조정 신호에 따라서 지연 보정하는 지연 보정 수단
    을 구비하며,
    상기 지연 보정하는 경우, 상기 제1, 제2 입력 신호 중 어느 한 쪽이 일정값의 신호를 사용하는 것을 특징으로 하는 타이밍 조정 장치.
  2. 송신 신호를 전력 증폭기의 전원 전압을 제어하면서 증폭하는 수단과,
    전압 제어 신호를 송신 신호의 인벨로프 정보에 의해 생성하는 수단과,
    송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 주신호 경로에 설치된 주신호 스위치와,
    송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 선택하는 제어 경로에 설치된 제어 신호 스위치와,
    상기 주신호 경로 및 상기 제어 경로간의 지연차를 상기 증폭 수단으로부터의 피드백 신호에 기초하여 구하는 지연 검출 수단과,
    상기 지연차가 상쇄되도록 상기 주신호 경로 및 상기 제어 경로 중 적어도 한 쪽의 경로 지연량을 조정하는 수단
    을 가지며,
    상기 주신호 스위치 및 상기 제어 신호 스위치는 비조정 모드에서는 쌍방 모두 송신 신호를 선택하고, 조정 모드에서는 한 쪽이 송신 신호를, 다른 쪽이 일정값을 나타내는 신호를 선택하는 것을 특징으로 하는 타이밍 조정 장치.
  3. 제2항에 있어서,
    상기 지연 검출 수단이, 주신호 스위치가 송신 신호를 선택하고 또한 제어 신호 스위치가 일정값을 나타내는 신호를 선택하고 있는 경우의 피드백 신호와, 주신호 스위치가 일정값을 나타내는 신호를 선택하고 또한 제어 신호 스위치가 송신 신호를 선택하고 있는 경우의 피드백 신호를 비교하여, 상기 주신호 경로 및 상기 제어 경로간의 지연차를 구하는 것을 특징으로 하는 타이밍 조정 장치.
  4. 제2항에 있어서,
    상기 지연 검출 수단이, 상기 주신호 스위치에 입력된 송신 신호와 피드백 신호와의 누적 오차를 산출하는 수단을 더 갖는 것을 특징으로 하는 타이밍 조정 장치.
  5. 제2항에 있어서,
    상기 지연 검출 수단이, 적어도 상기 송신 수단을 갖는 송신 장치로부터 분리 가능한 것을 특징으로 하는 타이밍 조정 장치.
  6. 제2항에 있어서,
    상기 조정 모드에서는, 파형이 기지의 테스트 신호가 송신 신호로서 사용되는 것을 특징으로 하는 타이밍 조정 장치.
  7. 송신 신호 또는 일정값의 신호 중 어느 하나인 제1 입력 신호를, 제어 전압에 따라서 증폭하고,
    상기 증폭한 출력 신호로부터 인벨로프 정보를 검출하고,
    상기 송신 신호와 인벨로프 정보로부터 지연차를 구하여, 그 지연차에 기초하는 타이밍 조정 신호를 송출하고,
    송신 신호 또는 일정값의 신호 중 어느 하나인 제2 입력 신호를, 상기 타이밍 조정 신호에 따라서 지연 보정하고,
    상기 지연 보정하는 경우, 상기 제1, 제2 입력 신호 중 어느 한 쪽이 일정값의 신호를 사용하는 것
    을 특징으로 하는 타이밍 조정 방법.
  8. 송신 신호 또는 일정값을 나타내는 신호의 한 쪽을 주신호 경로에 및 다른 쪽을 제어 경로에 준비하고,
    주신호 경로로부터의 송신 신호를 제어 경로로부터의 전압 제어 신호에 따라서 증폭하고,
    송신 신호 또는 일정값을 나타내는 신호의 다른 쪽을 주신호 경로에 및 한 쪽을 제어 경로에 준비하고,
    주신호 경로로부터의 신호를 제어 경로로부터의 전압 제어 신호에 따라서 증폭하고,
    상기 주신호 경로 및 상기 제어 경로간의 지연차를 증폭 후의 피드백 신호에 기초하여 구하고,
    상기 지연차가 상쇄되도록 상기 주신호 경로 및 상기 제어 경로 중 적어도 한 쪽의 경로 지연량을 조정하는 것
    을 특징으로 하는 타이밍 조정 방법.
KR1020060133942A 2005-12-27 2006-12-26 타이밍 조정 장치 및 타이밍 조정 방법 KR100815381B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005375677A JP4652974B2 (ja) 2005-12-27 2005-12-27 タイミング調整装置及びタイミング調整方法
JPJP-P-2005-00375677 2005-12-27

Publications (2)

Publication Number Publication Date
KR20070069062A KR20070069062A (ko) 2007-07-02
KR100815381B1 true KR100815381B1 (ko) 2008-03-20

Family

ID=37818089

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133942A KR100815381B1 (ko) 2005-12-27 2006-12-26 타이밍 조정 장치 및 타이밍 조정 방법

Country Status (5)

Country Link
US (1) US7447484B2 (ko)
EP (1) EP1806838B1 (ko)
JP (1) JP4652974B2 (ko)
KR (1) KR100815381B1 (ko)
CN (1) CN100559703C (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5365369B2 (ja) 2009-06-26 2013-12-11 富士通株式会社 送信装置、歪み補償装置及び歪み補償方法
JP5267389B2 (ja) * 2009-09-01 2013-08-21 富士通株式会社 送信装置及び送信方法
JP2011135347A (ja) 2009-12-24 2011-07-07 Panasonic Corp 送信回路及び通信機器
EP3376667B1 (en) 2010-04-19 2021-07-28 Qorvo US, Inc. Pseudo-envelope following power management system
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) * 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
WO2012047738A1 (en) 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
KR101577879B1 (ko) 2011-02-07 2015-12-15 스카이워크스 솔루션즈, 인코포레이티드 엔빌로프 트랙킹 캘리브레이션을 위한 장치 및 방법
GB2489497A (en) * 2011-03-31 2012-10-03 Nujira Ltd Matching the properties of the envelope path to the properties of the main signal path in an envelope tracking amplifier
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US20130076418A1 (en) * 2011-09-27 2013-03-28 Intel Mobile Communications GmbH System and Method for Calibration of Timing Mismatch for Envelope Tracking Transmit Systems
WO2013063364A1 (en) 2011-10-26 2013-05-02 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9300252B2 (en) 2013-01-24 2016-03-29 Rf Micro Devices, Inc. Communications based adjustments of a parallel amplifier power supply
WO2014152876A1 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Noise conversion gain limited rf power amplifier
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
KR101738730B1 (ko) 2013-04-23 2017-05-22 스카이워크스 솔루션즈, 인코포레이티드 전력 증폭기 시스템에서의 엔벨로프 정형화 장치 및 방법
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9948240B2 (en) 2015-07-01 2018-04-17 Qorvo Us, Inc. Dual-output asynchronous power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175823A (ja) * 1989-12-05 1991-07-30 Matsushita Electric Ind Co Ltd 送信増幅器
JPH0730443A (ja) * 1993-07-06 1995-01-31 Nippon Telegr & Teleph Corp <Ntt> バースト通信無線装置
US5886572A (en) 1997-07-25 1999-03-23 Motorola, Inc. Method and apparatus for reducing distortion in a power amplifier
US6049703A (en) 1997-11-28 2000-04-11 Motorola, Inc. Amplifier circuit and method for increasing linearity of the amplifier circuit
JP2004128933A (ja) 2002-10-03 2004-04-22 Matsushita Electric Ind Co Ltd 送信方法及び送信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03174810A (ja) * 1989-09-29 1991-07-30 Nippon Telegr & Teleph Corp <Ntt> 線形送信装置
GB9825414D0 (en) * 1998-11-19 1999-01-13 Symbionics Limted Linear RF power amplifier and transmitter
US6937668B2 (en) * 2001-03-28 2005-08-30 Spectra Wireless, Inc. Method of and apparatus for performing modulation
FR2837639A1 (fr) * 2002-03-25 2003-09-26 Canon Kk Emetteur sans fil a consommation de puissance reduite
CN100472948C (zh) * 2002-06-25 2009-03-25 索马网络公司 前馈放大器和操作方法
AU2003272918A1 (en) * 2002-10-03 2004-04-23 Matsushita Electric Industrial Co., Ltd. Transmitting method and transmitter apparatus
JP4230238B2 (ja) * 2003-02-06 2009-02-25 パナソニック株式会社 送信装置及びその調整方法
JP3844352B2 (ja) * 2003-08-07 2006-11-08 松下電器産業株式会社 送信装置
JP4323968B2 (ja) * 2004-01-14 2009-09-02 株式会社日立コミュニケーションテクノロジー 無線通信装置のタイミング調整方法
JP4518968B2 (ja) * 2004-01-26 2010-08-04 パナソニック株式会社 送信回路
JP4510671B2 (ja) * 2004-03-03 2010-07-28 パナソニック株式会社 ポーラ変調送信装置及び無線通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175823A (ja) * 1989-12-05 1991-07-30 Matsushita Electric Ind Co Ltd 送信増幅器
JPH0730443A (ja) * 1993-07-06 1995-01-31 Nippon Telegr & Teleph Corp <Ntt> バースト通信無線装置
US5886572A (en) 1997-07-25 1999-03-23 Motorola, Inc. Method and apparatus for reducing distortion in a power amplifier
US6049703A (en) 1997-11-28 2000-04-11 Motorola, Inc. Amplifier circuit and method for increasing linearity of the amplifier circuit
JP2004128933A (ja) 2002-10-03 2004-04-22 Matsushita Electric Ind Co Ltd 送信方法及び送信装置

Also Published As

Publication number Publication date
US7447484B2 (en) 2008-11-04
JP4652974B2 (ja) 2011-03-16
EP1806838B1 (en) 2013-08-21
EP1806838A1 (en) 2007-07-11
KR20070069062A (ko) 2007-07-02
JP2007180795A (ja) 2007-07-12
CN100559703C (zh) 2009-11-11
CN1992510A (zh) 2007-07-04
US20070159256A1 (en) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100815381B1 (ko) 타이밍 조정 장치 및 타이밍 조정 방법
KR100858408B1 (ko) 전압 제어 신호 조정 장치 및 전압 제어 신호 조정 방법
US6388518B1 (en) Distortion compensation apparatus
US10158428B2 (en) Method and apparatus for digitally and automatically controlling a bias voltage of electro-optic optical modulator
KR101200601B1 (ko) 입력 신호의 진폭에 따라 전송 링크의 출력 신호의 진폭및/또는 위상을 결정하는 방법 및 시스템
KR101663970B1 (ko) 증폭 스테이지에 대한 시간 정렬
KR20000029153A (ko) 기저대역 믹서를 이용한 증폭 시스템
KR20130093487A (ko) 증폭 회로 및 무선 통신 장치
KR100823823B1 (ko) 타이밍 조정 장치 및 타이밍 조정 방법
US8126411B2 (en) Apparatus and method for power amplification with delay control in wireless communication system
JP2004350121A (ja) 検波回路
KR20140040156A (ko) 포락선 추적 증폭 스테이지에서 시간 및 진폭 정렬
US20130113559A1 (en) Device and method for pre-distorting and amplifying a signal based on an error attribute
JP2005150932A (ja) プリディスト−ション装置
JP4349857B2 (ja) 無線装置
KR20110025868A (ko) 송신 장치 및 조정값 측정 방법
JP2017184022A (ja) 誤り率測定装置および該装置の自動補正方法
JP7165574B2 (ja) 信号発生装置とその温度変化に対する補正方法
US8593198B2 (en) Signal generator and signal strength detecting circuit having the signal generator installed therein
JP2002181858A (ja) 受信レベルモニタ回路
JP2008167077A (ja) Cdma変調波の検波回路
JP2008294967A (ja) 光受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee