KR20130093487A - 증폭 회로 및 무선 통신 장치 - Google Patents

증폭 회로 및 무선 통신 장치 Download PDF

Info

Publication number
KR20130093487A
KR20130093487A KR1020127029129A KR20127029129A KR20130093487A KR 20130093487 A KR20130093487 A KR 20130093487A KR 1020127029129 A KR1020127029129 A KR 1020127029129A KR 20127029129 A KR20127029129 A KR 20127029129A KR 20130093487 A KR20130093487 A KR 20130093487A
Authority
KR
South Korea
Prior art keywords
amplifier
adjustment
adjustment value
output
test signal
Prior art date
Application number
KR1020127029129A
Other languages
English (en)
Inventor
마사히코 오니시
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20130093487A publication Critical patent/KR20130093487A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

엔벨로프·트랙킹 방식의 증폭 회로(1)에 있어서, 입력에 대하여 출력이 지연되는 시간을 조정하기 위한 유한 개수의 조정값을 가지며, 증폭기(100)에 도달하는 입력 신호 및 전원 전압의 상호 시간차를, 상기 조정값의 선택에 의해 조정할 수 있는 타이밍 조정부(1B)와, 입력 신호로서의 테스트 신호를 정해진 주기로 반복 송출할 수 있는 테스트 신호 출력부(108)와, 테스트 신호의 k(임의의 자연수)주기마다 타이밍 조정부(1B)에 있어서의 조정값을 다른 값으로 변경시키면서, 증폭기(100)의 m(k 이하의 임의의 자연수) 주기의 출력 전력을 순차 측정하고, m 주기의 출력 전력의 총합(또는 평균)이 최대가 되는 조정값을 탐색하여, 상기 조정값을 타이밍 조정부(1B)에 설정하는 조정값 결정부(109)를 설치했다.

Description

증폭 회로 및 무선 통신 장치{AMPLIFIER CIRCUIT AND WIRELESS COMMUNICATION DEVICE}
본 발명은 주로 무선 통신 장치에 있어서, 신호 전력을 증폭하기 위해서 사용되는 증폭 회로에 관한 것이다.
예컨대 휴대 전화의 기지국에 설치되는 무선 통신 장치에는, 고출력 증폭기(HPA: High Power Amplifier)가 사용된다. 이러한 증폭기에 관해서는, 그 전력 효율을 높이기 위해서, 입력되는 RF 신호의 포락선을 이용하여 전원 전압(드레인 전압)을 변조하는 엔벨로프·트랙킹 방식(전원 변조 방식 또는 바이어스 변조 방식이라고도 함)이 제안되어 있다(예컨대, 비특허 문헌 1, 2 참조). 이 방식에서, 증폭기의 전원 전압은 RF 신호의 포락선에 맞추어서 동적으로 변화하기 때문에, RF 신호의 진폭이 작을 때는 증폭기의 동작 전력이 억제되고, 그 결과 전력 효율이 향상된다.
전술한 바와 같은 엔벨로프·트랙킹 방식의 증폭기에서는, RF 신호와, 그 포락선으로 변조된 전원 전압이 상호 동기하여 증폭기에 도달하고, 타이밍의 어긋남이 없는 것이 중요하다. 이 타이밍의 어긋남은 주로 전기장의 차에 기인하는 것으로, 따라서, 전기장을 배려하여 어긋남을 억제하도록 회로 설계가 행해진다.
그러나, 실제로는 더욱 미세한 레벨로 제품마다의 변동이 생겨, 타이밍의 어긋남이 생긴다. 그 때문에, 의도한 전력 효율의 향상을 얻을 수 없고, 증폭기의 입출력 특성에 왜곡이 생긴다. 한편, 그와 같은 타이밍의 어긋남을 해소하기 위해서는, 우선 현재 어느 정도의 어긋남을 생기게 하고 있는지를 측정하는 것을 생각할 수 있지만, 그와 같은 측정을 하는 것 자체가 용이하지 않다.
비특허문헌 1: Donald F. Kimball, et al., "High-Efficiency Envelope-Tracking W-CDMA Base-Station Amplifier Using GaN HFETs", IEEE Transactions on Microwave Theory and Techniques, Vol. 54, No. 11, November 2006 비특허문헌 2: Feipeng Wang, et. al., "Design of Wide-Band Envelope-Tracking Power Amplifiers for OFDM Applications", IEEE Transactions on Microwave Theory and Techniques, Vol.53, No.4, April 2005
이러한 종래의 문제점에 감안하여, 본 발명은 엔벨로프ㆍ트랙킹 방식으로 사용되는 증폭기에 대하여 부여되는 입력 신호와 전원 전압과의 동기를 용이하게 실현하는 증폭 회로를 제공하는 것을 목적으로 한다.
(1) 본 발명의 증폭 회로는, 입력 신호의 전력을 증폭하는 증폭기와, 상기 입력 신호에 기초하여 변조된 전원 전압을, 상기 증폭기에 부여하는 전원 변조부와, 입력에 대하여 출력이 지연하는 시간을 조정하기 위한 유한 개수의 조정값을 가지며, 상기 증폭기에 도달하는 상기 입력 신호 및 전원 전압의 상호 시간차를, 상기 조정값의 선택에 의해 조정 가능한 타이밍 조정부와, 상기 입력 신호로서 정해진 테스트 신호를 정해진 주기로 반복 송출할 수 있는 테스트 신호 출력부와, k는 임의의 자연수, m은 m≤k를 만족시키는 임의의 자연수로 한 경우에 있어서, 상기 테스트 신호의 k 주기마다 상기 타이밍 조정부에서의 상기 조정값을 다른 값으로 변경시키면서, 상기 증폭기의 m 주기의 출력 전력을 순차 측정하고, m 주기의 출력 전력의 총합 또는 평균이 최대가 되는 조정값을 탐색하여, 상기 조정값을 상기 타이밍 조정부에 설정하는 조정값 결정부를 구비한 것이다.
전술한 바와 같이 구성된 증폭 회로에서는, 증폭기에 도달하는 입력 신호와 전원 전압과의 상호 시간차, 즉 타이밍의 어긋남을 측정하고자 하는 것은 아니고, 타이밍의 어긋남과 증폭기의 m 주기분의 출력 전력과의 관계에 착안하여, 상기 출력 전력의 총합 또는 평균이 최대가 되는 조정값을 탐색하고, 그 조정값을 타이밍 조정부에 설정하도록 했다. 이에 따라, 타이밍의 어긋남은 해소된다. 또한, 정해진 테스트 신호를 반복 송출하는 것으로, m 주기분의 출력 전력의 총합 또는 평균을 정확히 비교할 수 있다.
(2) 또한, 상기 (1)의 증폭 회로에 있어서, 테스트 신호는, 테스트시 이외의 통상 운용시의 입력 신호가 갖는 주파수 대역과 동일한 주파수 대역을 가지는 것이 바람직하다.
이 경우, 테스트 신호에 기초하는 타이밍 조정의 정밀도 및 조정의 용이함을, 각각 적절히 확보할 수 있다. 만일 테스트 신호의 주파수 대역이 통상 운용에 있어서의 입력 신호의 주파수 대역보다 넓으면, 정밀도가 향상되지만 조정이 곤란해지고, 반대로, 좁으면 조정은 용이하게 되지만 정밀도가 저하한다.
(3) 또한, 상기 (1) 또는 (2)의 증폭 회로에 있어서, 증폭기에 있어서의 입출력의 왜곡 특성을 상쇄하는 역왜곡 특성을 입력 신호에 부가하는 기능을 갖는 왜곡 보상부가 설치되어 있고, 테스트 신호 출력부는, 상기 증폭 회로로서의 초기 설정시에 왜곡 보상부의 기능을 중지시킨 상태로, 테스트 신호를 송출하는 것이라도 좋다.
이 경우, (a) 왜곡 보상부를 동작시키기 전에, 우선 타이밍 조정을 행하여 조정값의 초기값을 적절히 설정하고, (b) 통상 운용시에는 왜곡 보상부의 처리에 의해서 증폭기의 입출력 특성에 있어서의 왜곡을 제거할 수 있다. (a)의 처리 없이 (b)의 처리를 실행하고자 하면, 적절한 왜곡 보상의 특성을 찾아내는 것에 긴 시간이 필요하지만, (a)의 처리를 먼저 행함으로써 타이밍 조정의 초기값이 적절하게 설정되어 있기 때문에, (b)의 처리에서는 적절한 왜곡 보상을 신속히 행할 수 있다.
(4) 또한, 상기 (1)∼(3) 중 어느 증폭 회로에 있어서, 조정값 결정부는, m 주기분의 출력 전력을 기억할 수 있 기억부를 포함하는 것이 바람직하다.
이 경우, k 주기의 신호에 대하여 어디에서 취득을 시작하더라도, 정확히 m 주기분의 출력 전력을 취득할 수 있어, m 주기분을 감시하면서(세면서) 취득할 필요가 없다.
(5) 또한, 상기 (1)∼(4) 중 어느 증폭 회로에 있어서, 테스트 신호는 1 주기내에, 동일한 반복이 되지 않는 신호만을 포함하는 것이 바람직하다.
이 경우, 1 주기내에서 동일한 파형이 반복되는 일도 없기 때문에, 테스트 신호의 1 주기란, 1 주기분의 길이(시간)에 이르는 신호를 인식할 수 있으면 좋고, 1 주기의 시점·종점을 인식할 필요는 없다. 그 때문에, 테스트 신호 출력부와 조정값 결정부에서 동기를 취하지 않더라도 좋다는 것이 된다. 따라서, 타이밍 조정의 처리가 용이하다.
또한, 최대 전력이 되는 조정값의 후보가 복수개 나타나는 일이 없고, 최대 전력이 되는 조정값의 탐색이 용이하다.
또, 동일한 반복이 되지 않는 신호만을 포함하는 것에 더하여, 테스트 신호의 1 주기내에, 피크가 1 개소에서 출현하는 경우에는, 타이밍의 어긋남에 대하여 출력 신호의 변화가 현저히 나타나기 때문에, 더 정밀하게 조정을 행할 수 있다.
(6) 한편, 본 발명의 무선 통신 장치는, 상기 (1)의 증폭 회로를 탑재한 것이다.
이러한 무선 통신 장치는, 증폭 회로에 있어서 엔벨로프·트랙킹 방식으로 사용되는 증폭기에 대하여 부여되는 입력 신호와 전원 전압과의 동기를 용이하게 실현할 수 있다. 따라서, 무선 통신 장치의 전력 효율을 높일 수 있다.
도 1은 본 발명의 일 실시형태에 따른 증폭 회로를 도시하는 블록 회로도이다.
도 2는 입력 전력과 출력 전력과의 관계에 있어서의 조건 1을 도시하는 그래프이다.
도 3은 입력 전력과 출력 전력과의 관계에 있어서의 조건 2를 도시하는 그래프이다.
도 4는 입력 전력과 출력 전력과의 관계에 있어서의 조건 3을 도시하는 그래프이다.
도 5는 입력 전력과 출력 전력과의 관계에 있어서의 조건 5를 도시하는 그래프이다.
도 6은 입력 전력과 출력 전력과의 관계에 있어서의 조건(1+3+6)을 도시하는 그래프이다.
도 7은 타이밍 조정의 처리 일례를 도시하는 흐름도이다.
도 8은 무선 기지국의 무선 통신 장치와, 단말 장치로서의 무선 통신 장치를 갖는 무선 통신 시스템의 구성도의 일례이다.
《무선 통신 장치》
이하, 본 발명의 일 실시형태에 관해서, 도면을 참조하여 설명한다.
도 8은, 무선 기지국의 무선 통신 장치(ST)와, 단말 장치로서의 무선 통신 장치(T1, T2, T3)를 갖는 무선 통신 시스템의 구성도의 일례이다. 무선 통신 장치(ST)는, 무선 신호를 송신하기 위한 송신기(S), 무선 신호를 수신하기 위한 수신기(R), 및 송수신 신호의 처리를 행하는 처리부(P)를 갖추고 있다. 무선 통신 장치(T1∼T3)도 기본적으로 같은 내부 구성을 갖추고 있다.
상기 송신기(S)는, 선형 변조 신호를 송신하는 것으로, 선형 변조 신호를 증폭하는 증폭 회로(1)를 갖고 있다. 또한, 상기 수신기(R)는, 선형 변조 신호를 수신하는 것으로, 선형 변조 신호를 수신하여 증폭하기 위한 증폭 회로(1)를 갖고 있다. 증폭 회로(1)의 기본적 구성은, 송신기(S) 및 수신기(R) 모두 마찬가지이기 때문에, 이하, 송신기(S)의 증폭 회로(1)를 대표예로서 설명한다.
《증폭 회로》
도 1은, 본 발명의 일 실시형태에 따른 증폭 회로(1)를 도시하는 블록 회로도이다. 증폭기(HPA)(100)에는, 전원 변조부(1A)에 의해, 입력 신호(디지털 신호)에 기초하여 변조된 전원 전압(이하, 드레인 전압이라고 함)이 부여된다. 이 전원 변조부(1A)는, 입력 신호를 검파하여 엔벨로프 신호를 추출하는 검파부(101)와, 입력에 대하여 출력이 지연되는 시간을 조정하기 위한 타이밍 조정부(103)와, 엔벨로프 신호에 대하여 전력­전압 변환을 행하는 전력­전압 변환부(102)와, 최종적으로 D/A 변환을 하여 증폭기(100)에 드레인 전압을 부여하는 전압 제어부(104)를 구비하고 있다.
한편, 입력 신호가 증폭기(100)에 게이트 신호로서 부여되기까지의 경로에는, 입력에 대하여 출력이 지연되는 시간을 조정하기 위한 타이밍 조정부(106)와, 증폭기(100)의 왜곡 특성의 보상을 행하기 위한 왜곡 보상부(DPD : Digital Pre-Distorter)(105)와, D/A 컨버터(107)가 설치되어 있다. 왜곡 보상부(105)는, 증폭기(100)의 입출력 신호를 감시하여(왜곡 보상을 위한 출력 감시 회로에 대해서는 도시를 생략하고 있음), 그 입출력 신호로부터 증폭기(100)의 입출력 특성을 파악한다. 그리고, 왜곡 보상부(105)는, 왜곡된 입출력 특성의 역특성을, 입력 신호에 부가하는 것으로, 증폭기(100)에 있어서의 왜곡을 상쇄한다.
상기 2개의 타이밍 조정부(103, 106)는 각각 예컨대 FIR 필터를 구성하는 디지털 필터이며, 진폭을 바꾸는 일없이 적절히 위상 조정을 행하여, 신호를 정해진 시간 지연시키는 처리를 할 수 있다. 타이밍 조정의 조정값으로서 선택할 수 있는 값은 다수 준비되어 있고, 게이트측의 타이밍 조정부(106)의 조정값 d1은, 0∼α(α는 정수)의 (α+1)개 중 어느 하나에 설정할 수 있다. 또한, 드레인측의 타이밍 조정부(103)의 조정값 d2는, 0∼β(β는 정수)의 (β+1)개 중 어느 하나에 설정할 수 있다. 예컨대, α, β의 값은, 127, 255 등의 (2의 거듭제곱-1)로 나타내어진다.
즉, 타이밍 조정부(103, 106)는, 입력에 대하여 출력이 지연하는 시간을 조정하기 위한 유한 개수의 조정값을 가지며, 증폭기(100)에 도달하는 입력 신호로서의 게이트 신호와, 드레인 전압과의 상호 시간차를, 이들 조정값 d1, d2의 선택에 의해 조정 가능하게 하는 것이다.
또, 타이밍 조정부는 기본적으로는, 게이트측ㆍ드레인측 중 어느 한쪽에만 설치하더라도 좋지만, 보다 정밀한 조정을 실현하는 일례로서, 본 실시형태에서는, 증폭기(100)의 게이트측 및 드레인측의 쌍방에 설치한 2개의 타이밍 조정부(103, 106)에 의해서, 증폭기(100)에 도달하는 게이트 신호와 드레인 전압과의 동기를 취하는 타이밍 조정부(1B)가 구성되어 있다.
증폭기(100)가 출력하는 전력은, 방향성 결합기(111)에 의해 검출되고, A/D 컨버터(112)를 거쳐서 조정값 결정부(109)에 부여된다. 조정값 결정부(109)는 내부에 기억부(메모리)(110)를 갖고 있고, 증폭기(100)가 출력하는 전력의 데이터를 순차 기억할 수 있다. 조정값 결정부(109)는, 2개의 타이밍 조정부(103, 106)에 대하여, 선택하여야 할 조정값 d1, d2를 지시하는 기능을 갖는다.
테스트 신호 출력부(108)는, 정해진 테스트 신호를 입력 신호의 전기 회로에 송출할 수 있다. 단, 테스트 신호는, 통상 운용전(통신을 행하기 전의 가동 초기)에 있어서의 초기 설정시에, 의사적(擬似的)인 입력 신호로서 송출된다. 테스트 신호 출력부(108)는, 조정값 결정부(109)로부터의 지시에 의해, 테스트 신호를 송출한다. 또한, 조정값 결정부(109)는 왜곡 보상부(105)에 대하여, 왜곡 보상의 동작을 하는지 아닌지를 지시할 수 있다.
테스트 신호는, 정해진 주기로 반복 송출된다. 이 테스트 신호는, 테스트시 이외의 통상 운용시의 입력 신호가 갖는 주파수 대역과 동일한 주파수 대역을 갖는다. 이에 따라, 테스트 신호에 기초하는 타이밍 조정의 정밀도, 및 조정의 용이함을, 각각 적절히 확보할 수 있다. 만약 테스트 신호의 주파수 대역이 통상 운용에 있어서의 입력 신호의 주파수 대역보다 넓으면, 정밀도가 향상되지만 조정이 곤란해지고, 반대로 좁으면, 조정은 용이해지지만 정밀도가 저하한다.
또한, 테스트 신호는 1 주기내에, 동일한 반복이 되지 않는 신호만을 포함하고 있고, 1 주기내에 동일한 파형이 반복되는 일은 없다. 이 경우, 테스트 신호의 1 주기란, 1 주기분의 길이(시간)에 이르는 신호를 인식할 수 있으면 좋고, 1 주기의 시점ㆍ종점을 인식할 필요는 없다. 그 때문에, 테스트 신호 출력부(108)와 조정값 결정부(109)에서 동기를 취하지 않더라도 좋다. 따라서, 타이밍 조정의 처리가 용이하다. 또, 동일한 반복이 되지 않는 신호만을 포함하는 것에 더하여, 테스트 신호의 1 주기내에, 피크가 1 개소에서 출현하는 것이 바람직하다. 이 경우, 타이밍의 어긋남에 대하여 출력 신호의 변화가 현저히 나타나기 때문에, 더욱더 정밀하게 조정을 행할 수 있다.
상기 테스트 신호는 디지털 신호이며, [x0, x1,…, xn -1]로 나타내어진다. 예컨대 (n-1)은 8191(=213-1)이다.
전술한 증폭 회로(1)의 구성 요소 중, 증폭기(100) 및 그 주변에서 아날로그 신호를 취급하는 전압 제어부(104), D/A 컨버터(107), A/D 컨버터(112) 및 방향성결합기(111)를 제외하는 다른 요소는, 디지털 회로 요소이며, 예컨대 DSP에 의해서 소프트웨어로 구성할 수 있다. 디지털 회로 요소에 관해서는, 기능상 요소의 존재를 나타내는 것이고, 각 요소는 반드시 분리 독립된 것은 아니더라도 좋다.
전술한 바와 같이 구성된 증폭 회로(1)에 있어서, 타이밍 조정이 이미 완료해 있다고 한다면, 입력 신호에는 왜곡 보상부(105)로 왜곡(Pre-distortion)이 부가된다. 왜곡이 부가된 입력 신호는, 타이밍 조정부(106)로 설정된 조정값의 지연 처리를 받은 뒤, 아날로그 신호로 변환되어, 게이트 신호로서 증폭기(100)에 도달한다. 한편, 입력 신호로부터 검파부(101)에 있어서 얻어진 엔벨로프 신호는 타이밍 조정부(103)에 설정된 조정값의 지연 처리를 받은 뒤, 전력-전압 변환부(102)로 전압 신호로 변환되고, 전압 제어부(104)로 아날로그의 드레인 전압으로 변환되어, 증폭기(100)에 도달한다. 타이밍 조정에 의해서 게이트 신호와 드레인 전압의 도달 타이밍은 동기하고, 엔벨로프ㆍ트랙킹 방식으로 증폭기(100)를 동작시킬 수 있다.
《타이밍 조정의 근거가 되는 이론》
다음에, 타이밍 조정에 관해서 상세히 설명한다. 결론부터 먼저 설명하면, 본 실시형태에 있어서는, 타이밍의 일치 즉, 증폭기(100)에 도달하는 게이트 신호와 드레인 전압이 서로 동기하고 있을 때, 증폭기(100)의 출력이 최대가 된다고 하는 이론에 기초하여 타이밍 조정을 행한다. 우선, 이 이론부터 설명한다.
증폭기(100)의 입력 전력을 u, 출력 전력을 P, 드레인 전압을 V, 증폭 특성을 G라고 할 때, P=G(V, u)이다. 이 증폭 특성 G가 갖는 구체적 특성으로서 이하의 3 가지의 조건을 가정할 수 있다. 도 2∼4는, 입력 전력(u)과 출력 전력(P)의 관계를 도시하는 그래프이다.
[조건 1]
조건 1은, 도 2를 참조하여 usat> u1> u2(usat는 포화 영역, u1, u2는 비포화 영역)인 관계를 만족시키는 모든 u에 관해서, 출력 전력이 G(V, u1)> G(V, u2)인 관계를 만족시키는 것이다. 즉, 비포화 영역에서는 입력 전력의 증가에 따라서 출력 전력이 단조롭게 증가하는 것이다.
[조건 2]
다음에, 조건 2는 도 3을 참조하여, u>usat를 만족시키는 모든 u에 관해서, 출력 전력이, G(V, u)=G(V, usat)인 관계를 만족시키는 것이다. 즉, 포화 영역에서는 출력 전력이 일정한 것이다.
[조건 3]
또한, 조건 3은 도 4를 참조하여, G(V1, u)≥ G(V2, u)인 관계를 만족시키는 V1≥ V2가 적어도 1조(組) 존재하는 것이다. 즉, 드레인 전압을 다른 값으로 설정함으로써 출력 전력의 특성을 다른 것으로 할 수 있는 것이다.
[조건 4]
조건 4는, 엔벨로프·트랙킹 방식으로 동작하는 증폭 회로인 것이다. 이 경우, 시간 t를 이용하여, 증폭 회로(1)에 있어서의 입력 신호를 x[t]라고 하면, 증폭기(100)로의 입력 신호는 u(x[t])로 나타낸다. 또한, 드레인 전압은 V(x[t])로 나타낸다. 여기서, 간략화를 위해서, u[t]= x[t]일 때, V[t]= V(u[t])로 생각하면, 증폭기(100)의 입력 전력 및 드레인 전압은 각각, u[t] 및 V(u[t])로 나타낼 수 있다.
한편, 전력-전압 변환부(102)에 있어서의 전력-전압 변환은, 이하의 조건 5, 6에 나타내는 변환 함수의 조건에 따라서 행해지고 있다. 도 5는, 조건 5에 관한 입력 전력(u)과 출력 전력(P)과의 관계를 도시하는 그래프이다.
[조건 5]
변환 함수 V의 변환 특성은, 증폭기(100)의 특성에 있어서 도 5에 도시하는 포화 동작점이 존재하는 것 같은, u의 함수로서의 V 라는 것이다. 즉, 증폭기(100)에 대한 조건 2를 만족시키는 것 같은 변환 함수 V를 이용한다고 하는 의미이다.
[조건 6]
변환 함수는, 단조성이 필요하고, u1> u2에 대하여 V(u1)≥ V(u2)가 되는 변환 함수 V를 이용하는 것이다.
도 6은, 복합 조건에 관한 입력 전력(u)과 출력 전력(P)과의 관계를 도시하는 그래프이다. 도 6을 참조하여, 상기 조건 1, 3, 6을 맞추면, u1> u2를 만족시키는 모든 u에 대하여, G(V(u1), u1)> G(V(u2), u2)가 되는 관계가, 단조성에 관한 조건이 된다.
다음에, 입력 신호 u(t)가 되는 테스트 신호는, 디지털 처리의 샘플링 주기 Ts 마다 [x0, x1,…, xn -1]를 출력하는 주기 n·Ts의 주기 신호이다. 여기서, u[t]와 V(u[t])와의 상호 타이밍의 어긋남을 Δt(0≤Δt<n·TS)라고 했을 때의, 시각 0에서부터 n·TS까지의, 출력 전력의 총합 Psum(Δt)을 생각한다.
테스트 신호의 1 주기에 해당하는 증폭기(100)의 출력 전력의 총합 Psum(Δt)은, 이하의 식 (1), (2)로 나타낸다.
Figure pct00001
또, 상기 N1, N2, N3은 각각, 이하의 집합이다.
N1: u[nㆍTS+Δt]=u[nㆍTS]을 만족시키는 n의 집합
N2: u[nㆍTS+Δt]<u[nㆍTS]을 만족시키는 n의 집합
N3: u[nㆍTS+Δt]>u[nㆍTS]을 만족시키는 n의 집합
상기 Peven(Δt)에 대해서는 이하와 같이 표현할 수 있다. 또, Δt=0 으로 증폭기(100)가 출력하는 전력이 최대가 되는 것을, 등이법을 이용하여 증명하도록, 이하의 설명에서는, Δt가 0이 아닌 경우의 전력을 계산한다.
Figure pct00002
또한, 상기 PLower(Δt)에 대해서는 조건 2로부터, 이하와 같이 표현할 수 있다.
Figure pct00003
더욱이, 상기 PHigher(Δt)에 대해서는, 조건 1로부터 이하와 같이 표현할 수 있다.
Figure pct00004
상기 Peven(Δt), PLower(Δt), PHigher(Δt)를 이용하여, Psum(Δt)는, 이하와 같이 나타내어진다.
Figure pct00005
이상에 의해, Δt가 0이 아니면 Psum(Δt)는 항상 Psum(0) 미만이며, Psum(0)이 될 때는 Δt= 0일 때, 즉, 입력 신호(u)와 드레인 전압(V)이 서로 동기하여, 양자의 타이밍이 맞고 있는 것을 알 수 있다.
《타이밍 조정의 실시예》
다음에, 도 1의 증폭 회로(1)에 있어서의 타이밍 조정의 실시예에 관해서 설명한다. 도 7은, 타이밍 조정의 처리 일례를 도시하는 흐름도이다. 이 타이밍 조정은, 증폭 회로(1)의 초기 설정시, 즉 통상 운용 전에 행해진다. 처리의 주체가 되는 것은, 주로 도 1에 있어서의 조정값 결정부(109) 및 테스트 신호 출력부(108)이다.
도 7에 있어서, 우선 조정값 결정부(109)는, 타이밍 조정부(106) 및 타이밍 조정부(103)에 대하여 각각 조정값 d1 및 d2의 값을 리셋한다(단계 S1). 이에 따라, 예컨대 조정값 d1, d2는 모두 0으로 설정된다. 또한, 이때, 조정값 결정부(109)는, 왜곡 보상부(105)가 동작하지 않도록 그 기능을 중지시켜 놓는다. 중지 상태의 왜곡 보상부(105)는, 입력을 그대로 출력한다. 다음에, 조정값 결정부(109)는 테스트 신호 출력부(108)로부터 테스트 신호의 1 주기분을 [x0, x1,…, xn -1]로 하여 이것을 k 주기, 송출시킨다(단계 S2). 여기서, k는 임의의 자연수이다.
테스트 신호는 타이밍 조정부(106)에 의해 조정값 d1=0의 조정을 거쳐서 아날로그값으로 변환되고, 증폭기(100)에 게이트 신호로서 입력된다. 한편, 테스트 신호의 엔벨로프 신호는 타이밍 조정부(103)에 의해 조정값 d2=0의 조정을 거쳐서, 전압 신호로 변환되고, 전압 제어부(104)로부터 증폭기(100)에 드레인 전압으로서 부여된다. 증폭기(100)의 출력 전력은 방향성 결합기(111)로 검출되고, A/D 컨버터(112)로 디지털값으로 변환되어, 조정값 결정부(109)에 입력된다.
조정값 결정부(109)는, m 주기의 출력 전력(미처리의 파형)을 기억부(110)에 기억하면, 그 출력 전력의 총합(Psum)을 연산하여, m 주기의 출력 전력과는 별도로, 조정값 결정부(109)내에 기억한다(단계 S3). 여기서, m은 m≤k를 만족시키는 임의의 자연수이다. 또, m 주기분의 출력 전력을 기억 가능한 기억부(110)는, k 주기의 신호에 대하여 어디에서 취득을 시작하더라도, 정확히 m 주기분의 출력 전력을 취득할 수 있다. 즉, m 주기분을 감시하면서(세면서) 취득할 필요가 없다고 하는 이점이 있다.
다음에, 조정값 결정부(109)는, 조정값 d1에 대해서 0에서부터 α까지 실행했는지 아닌지를 판단한다(단계 S4). 여기서는「No」이며, 조정값 결정부(109)는 다음 조정값 d1=1을 선택한다(단계 S5). 그리고 다시, 조정값 결정부(109)는 테스트 신호 출력부(108)로부터 테스트 신호를 k 주기 송출시키고(단계 S2), m 주기의 출력 전력을 기억(겹쳐쓰기)하면, 마찬가지로, 그 출력 전력의 총합(Psum)을 연산하고, 기억한다(단계 S3).
또, 시간적으로는, 단계 S2의 실행에 의해 테스트 신호가 송출되고 나서 충분한 시간(신호가 D/A 컨버터(107), 증폭기(100), A/D 컨버터(112)를 거쳐서 기억부(110)에 도달하기까지의 시간)이 경과한 뒤, 단계 S3이 실행되고, 그 후, 단계 S 4→ S5, 또는 단계 S4→ S6이 실행된다.
이러한 처리를 반복하여, 조정값 d1=α까지 실행하면, 조정값 결정부(109)는, α 개의 총합(Psum)의 데이터로부터, 총합(Psum)이 최대 전력이 되는 조정값 d1를 탐색하고(단계 S6), d1을 그 값에 설정한다(단계 S7).
또, 각 m 주기분의 출력 전력의 연산은, 총합이 아니라 평균을 구하는 것이라도 좋다.
또, 전술한 바와 같이, 테스트 신호는 1 주기내로, 동일한 반복이 되지 않는 신호만을 포함하고 있고, 동일한 파형이 반복되는 것도 없다. 따라서, 최대 전력이 되는 조정값 d1의 후보가 복수개 나타나는 일이 없고, 최대 전력이 되는 조정값 d1의 탐색이 용이하다(이것은, 후술의 조정값 d2에 대해서도 마찬가지임). 즉, 1 주기내에서 동일한 파형이 시간차 Δτ로 반복하면, 예컨대 조정값 0일 때와, 조정값 Δτ일 때로, 상호 출력 전력이 동일해지고, 최대 전력이 되는 조정값의 후보가 복수 나타날 가능성이 있다. 또한, 동일한 반복이 되지 않는 신호만을 포함하는 것에 더하여, 테스트 신호의 1 주기내에, 피크가 1 개소에서 출현하는 것이 바람직하다. 이 경우에는, 타이밍의 어긋남에 대하여 출력 신호의 변화가 현저히 나타나기 때문에, 더욱더 정밀하게 조정을 할 수 있다.
다음에, 조정값 결정부(110)는, d1을 전술한 값에 고정하여, 이번은 d2에 대한 탐색을 하도록, 테스트 신호 출력부(108)로부터 테스트 신호의 1 주기분을 [x0, x1,…, xn -1]로 하여 이것을 k 주기, 송출시킨다(단계 S8). 또한, 조정값 결정부(109)는, m 주기분의 출력 전력(미처리의 파형)을 기억부(110)에 기억하면, 그 출력 전력의 총합(Psum)을 연산하고, m 주기의 출력 전력과는 별도로, 조정값 결정부(109)내에 기억한다(단계 S9).
계속해서, 조정값 결정부(109)는, 조정값 d2에 대해서 0에서부터 β까지 실행했는지 아닌지를 판단한다(단계 S10). 여기서는「No」이며, 조정값 결정부(109)는 다음 조정값 d2=1을 선택한다(단계 S11). 그리고 다시, 조정값 결정부(109)는 테스트 신호 출력부(108)로부터 테스트 신호를 k 주기 송출시키고(단계 S8), m 주기의 출력 전력을 기억(겹쳐쓰기)하면, 마찬가지로, 그 출력 전력의 총합(Psum)을 연산하고, 기억한다(단계 S9).
또, 시간적으로는, 단계 S8의 실행에 의해 테스트 신호가 송출되고 나서 충분한 시간(신호가 D/A 컨버터(107), 증폭기(100), A/D 컨버터(112)를 거쳐서 기억부(110)에 도달하기까지의 시간)이 경과한 뒤, 단계 S9가 실행되고, 그 후, 단계 S10→ S11, 또는, 단계 S10→ S12가 실행된다.
이러한 처리를 반복하여, 조정값 d2=β까지 실행하면, 조정값 결정부(109)는, β 개의 총합(Psum)의 데이터로부터, 총합(Psum)이 최대 전력이 되는 조정값 d2를 탐색하고(단계 S12), d2를 그 값에 설정한다(단계 S13).
또, 각 m 주기분의 출력 전력의 연산은, 총합이 아니라 평균을 구하는 것이라도 좋다.
상기 흐름도의 처리에 있어서, 2개의 조정값 d1, d2에 의해서 상대적으로 얻어지는 조정값의 수 즉, 조합 수는 α×β 이며, 이것은 m 주기 단위의 테스트 신호가 송출되는 횟수이기도 하다.
이상과 같은 타이밍 조정에 의해서, 테스트 신호 m 주기분에 대하여 증폭기(100)의 출력 전력의 총합(또는 평균)이 최대가 되는 조정값 d1, d2가 탐색되고, 각각 타이밍 조정부(106, 103)로 설정된다. 이와 같이, 본 실시형태의 증폭 회로(1)에서는, 증폭기(100)에 도달하는 입력 신호와 전원 전압과의 상호 시간차, 즉 타이밍의 어긋남을 측정하고자 하는 것은 아니고, 타이밍의 어긋남과 증폭기(100)의 m 주기분의 출력 전력과의 관계에 착안하여, 상기 출력 전력의 총합(또는 평균)이 최대가 되는 조정값을 탐색하고, 그 조정값을 타이밍 조정부(1B)에 설정하도록 했다. 이에 따라, 타이밍의 어긋남은 해소된다.
따라서, 엔벨로프·트랙킹 방식으로 사용되는 증폭기(100)에 대하여 부여되는 입력 신호와 전원 전압의 동기를 용이하게 실현할 수 있다. 또한, 정해진 테스트 신호를 반복 송출하는 것으로, 각 m 주기분의 출력 전력의 총합(또는 평균)을 정확히 비교할 수 있다.
또한, 상기 증폭 회로(1)를 사용한 무선 통신 장치(ST, T1∼T3/도 8)는, 증폭 회로(1)에 있어서 엔벨로프·트랙킹 방식으로 사용되는 증폭기(100)에 대하여 부여되는 입력 신호와 전원 전압의 동기를 용이하게 실현할 수 있기 때문에, 무선 통신 장치로서의 전력 효율을 높일 수 있다.
상기 타이밍 조정이 완료되면, 증폭 회로(1)는 통상의 운용을 개시할 수 있다. 통상 운용 개시후는, 엔벨로프·트랙킹과 같이, 왜곡 보상부(105)에 의한 DPD 처리가 행하여진다. 이렇게 해서, 상기 증폭 회로(1)는, (a) 왜곡 보상부(105)를 동작시키기 전에, 우선 타이밍 조정을 하여 조정값의 초기값을 적절히 설정하고, (b) 통상 운용시에는 왜곡 보상부(105)의 DPD 처리에 의해서 증폭기(100)의 입출력 특성에 있어서의 왜곡을 제거할 수 있다. (a)의 처리 없이 (b)의 처리를 실행하고자 하면, 적절한 왜곡 보상의 특성을 찾아내는 것에 긴 시간이 필요하지만, (a)의 처리를 먼저 행함으로써 타이밍 조정의 초기값이 적절하게 설정되어 있기 때문에, (b)의 처리에서는 왜곡 보상을 신속히 행할 수 있다.
《기타》
또, 상기 타이밍 조정은, 통상 운용전의 초기 설정시에 행하는 것으로 했지만, 통상 운용의 개시후도, 수시 통상 운용을 중지시켜서, 타이밍 조정을 행하는 것은 가능하다.
또한, 상기 타이밍 조정의 실시예에서는, 조정값 d1, d2를 0에서 최대값까지 오름차순으로 선택해 나가는 것으로 하여 설명했지만, 이것은 일례이며, 내림차순이라도 좋고, 게다가 특정한 값부터 순차 증가 또는 감소하도록 선택하는 것도 가능하다.
또, 타이밍 조정부(103 및 106)를 설치하는 장소는, 도 1에 도시하는 위치에 한정되지 않는다. 예컨대, 타이밍 조정부(103)는, 전력-전압 변환부(102)와 전압 제어부(104)와의 사이에 설치하더라도 좋고, 타이밍 조정부(106)는, 왜곡 보상부(105)와 D/A 컨버터(107) 사이에 설치하더라도 좋다.
또, 이번 개시된 실시형태는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 특허 청구의 범위에 의해서 표시되고, 특허청구의 범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.
(산업상 이용 가능성)
본 발명의 증폭 회로 또는 이것을 이용한 무선 통신 장치에 따르면, 엔벨로프ㆍ트랙킹 방식으로 사용되는 증폭기에 대해서 부여되는 입력 신호와 전원 전압과의 동기를 용이하게 실현할 수 있다.

Claims (6)

  1. 입력 신호의 전력을 증폭하는 증폭기와,
    상기 입력 신호에 기초하여 변조된 전원 전압을, 상기 증폭기에 부여하는 전원 변조부와,
    입력에 대하여 출력이 지연하는 시간을 조정하기 위한 유한 개수의 조정값을 가지며, 상기 증폭기에 도달하는 상기 입력 신호 및 전원 전압의 상호 시간차를, 상기 조정값의 선택에 의해 조정 가능한 타이밍 조정부와,
    상기 입력 신호로서 정해진 테스트 신호를 정해진 주기로 반복 송출 가능한 테스트 신호 출력부와,
    k는 임의의 자연수, m은 m≤k를 만족시키는 임의의 자연수로 한 경우에 있어서, 상기 테스트 신호의 k 주기마다 상기 타이밍 조정부에서의 상기 조정값을 다른 값으로 변경시키면서, 상기 증폭기의 m 주기의 출력 전력을 순차 측정하고, m 주기의 출력 전력의 총합 또는 평균이 최대가 되는 조정값을 탐색하여, 상기 조정값을 상기 타이밍 조정부에 설정하는 조정값 결정부를 구비한 것을 특징으로 하는 증폭 회로.
  2. 제1항에 있어서, 상기 테스트 신호는, 테스트시 이외의 통상 운용시의 입력 신호가 갖는 주파수 대역과 동일한 주파수 대역을 가지는 것인 증폭 회로.
  3. 제1항 또는 제2항에 있어서, 상기 증폭기에 있어서의 입출력의 왜곡 특성을 상쇄하는 역왜곡 특성을 입력 신호에 부가하는 기능을 갖는 왜곡 보상부가 설치되어 있고,
    상기 테스트 신호 출력부는, 상기 증폭 회로로서의 초기 설정시에 상기 왜곡보상부의 기능을 중지시킨 상태로, 상기 테스트 신호를 송출하는 것인 증폭 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 조정값 결정부는, 상기 m 주기분의 출력 전력을 기억할 수 있는 기억부를 포함하는 것인 증폭 회로.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 테스트 신호는 1 주기내에, 동일한 반복이 되지 않는 신호만을 포함하는 것인 증폭 회로.
  6. 증폭 회로를 탑재한 무선 통신 장치로서, 상기 증폭 회로는,
    입력 신호의 전력을 증폭하는 증폭기와,
    상기 입력 신호에 기초하여 변조된 전원 전압을, 상기 증폭기에 부여하는 전원 변조부와,
    입력에 대하여 출력이 지연하는 시간을 조정하기 위한 유한 개수의 조정값을 가지고, 상기 증폭기에 도달하는 상기 입력 신호 및 전원 전압의 상호 시간차를, 상기 조정값의 선택에 의해 조정 가능한 타이밍 조정부와,
    상기 입력 신호로서 정해진 테스트 신호를 정해진 주기로 반복 송출할 수 있는 테스트 신호 출력부와,
    k는 임의의 자연수, m은 m≤k를 만족시키는 임의의 자연수로 한 경우에 있어서, 상기 테스트 신호의 k 주기마다 상기 타이밍 조정부에서의 상기 조정값을 다른 값으로 변경시키면서, 상기 증폭기의 m 주기의 출력 전력을 순차 측정하고, m 주기의 출력 전력의 총합 또는 평균이 최대가 되는 조정값을 탐색하여, 상기 조정값을 상기 타이밍 조정부에 설정하는 조정값 결정부를 구비한 것을 특징으로 하는 무선 통신 장치.
KR1020127029129A 2010-04-09 2010-12-13 증폭 회로 및 무선 통신 장치 KR20130093487A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010090167 2010-04-09
JPJP-P-2010-090167 2010-04-09
PCT/JP2010/072379 WO2011125261A1 (ja) 2010-04-09 2010-12-13 増幅回路及び無線通信装置

Publications (1)

Publication Number Publication Date
KR20130093487A true KR20130093487A (ko) 2013-08-22

Family

ID=44762235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127029129A KR20130093487A (ko) 2010-04-09 2010-12-13 증폭 회로 및 무선 통신 장치

Country Status (7)

Country Link
US (1) US8665017B2 (ko)
EP (1) EP2557682A4 (ko)
JP (1) JPWO2011125261A1 (ko)
KR (1) KR20130093487A (ko)
CN (1) CN102844981B (ko)
TW (1) TW201203837A (ko)
WO (1) WO2011125261A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8154432B2 (en) * 2010-03-22 2012-04-10 Raytheon Company Digital to analog converter (DAC) having high dynamic range
GB2479579B (en) * 2010-04-15 2017-12-06 Snaptrack Inc Timing alignment for modulated supply
GB2498391B (en) * 2012-01-16 2018-11-21 Snaptrack Inc Pre-distortion in RF path in combination with shaping table in envelope path for envelope tracking amplifier
US8841967B2 (en) * 2012-03-04 2014-09-23 Quantance, Inc. Noise optimized envelope tracking system for power amplifiers
GB2500708B (en) * 2012-03-30 2016-04-13 Nujira Ltd Determination of envelope shaping and signal path predistortion of an ET amplification stage using device characterisation data
US9794006B2 (en) 2014-05-08 2017-10-17 Telefonaktiebolaget Lm Ericsson (Publ) Envelope tracking RF transmitter calibration
US10097137B2 (en) 2014-08-29 2018-10-09 Kabushiki Kaisha Toshiba Timing alignment sensitivity for envelope tracking
CN105897203B (zh) * 2015-02-15 2018-07-31 天工方案公司 由升压转换器驱动的射频功率放大器
JP6887200B2 (ja) * 2015-03-26 2021-06-16 古河電気工業株式会社 増幅装置
US11082013B2 (en) * 2017-05-12 2021-08-03 Mediatek Inc. Method of reducing memory effect of power amplifier
CN111510075B (zh) * 2020-05-13 2024-03-08 维沃移动通信有限公司 一种功率放大器的电压调整方法、装置及电子设备
TWI749865B (zh) * 2020-11-12 2021-12-11 瑞昱半導體股份有限公司 發射電路及其發射訊號強度調整方法
TWI783448B (zh) * 2021-04-16 2022-11-11 瑞昱半導體股份有限公司 收發器電路與傳送功率偏差補償方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014343B2 (ja) 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
US6366177B1 (en) * 2000-02-02 2002-04-02 Tropian Inc. High-efficiency power modulators
US6975166B2 (en) * 2001-12-24 2005-12-13 Koninklijke Philips Electronics N.V. Power amplifier
JP2008047945A (ja) * 2005-03-28 2008-02-28 Nec Saitama Ltd アンプ装置
JP4868846B2 (ja) * 2005-12-22 2012-02-01 富士通株式会社 電圧制御信号調整装置及び電圧制御信号調整方法
JP5028966B2 (ja) * 2006-11-15 2012-09-19 日本電気株式会社 増幅器
JP5100339B2 (ja) 2007-12-03 2012-12-19 三菱電機株式会社 電力増幅器
JP2009194575A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 送信装置
JP2009232296A (ja) 2008-03-25 2009-10-08 Sumitomo Electric Ind Ltd 増幅回路及びその調整方法
JP5056586B2 (ja) 2008-05-27 2012-10-24 住友電気工業株式会社 増幅回路

Also Published As

Publication number Publication date
US8665017B2 (en) 2014-03-04
CN102844981A (zh) 2012-12-26
JPWO2011125261A1 (ja) 2013-07-08
TW201203837A (en) 2012-01-16
EP2557682A4 (en) 2014-11-12
EP2557682A1 (en) 2013-02-13
US20120326777A1 (en) 2012-12-27
WO2011125261A1 (ja) 2011-10-13
CN102844981B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
KR20130093487A (ko) 증폭 회로 및 무선 통신 장치
US8928403B2 (en) Envelope path processing for envelope tracking amplification stage
US8767871B2 (en) Antenna tuning using the ratio of complex forward and reflected signals
US9264024B2 (en) Apparatus and method of correcting output characteristics in a power combination apparatus
KR100858408B1 (ko) 전압 제어 신호 조정 장치 및 전압 제어 신호 조정 방법
US8542766B2 (en) Time alignment algorithm for transmitters with EER/ET amplifiers and others
US8442157B2 (en) Wireless apparatus and signal processing method
EP2202879A1 (en) A predistortion apparatus and predistortion method
KR20100126221A (ko) 멱급수형 디지털 프리디스토터 및 그 제어 방법
EP2418767A1 (en) Amplifying device
JP2008541634A (ja) 入力信号の振幅に依存して伝送リンクの出力信号の振幅及び／位相を決定する方法及びシステム
JP5146086B2 (ja) 無線送信装置
CN102714486A (zh) 放大设备和信号处理设备
US7973601B2 (en) Distortion compensation apparatus
JP5126364B2 (ja) 送信装置および調整値測定方法
US9203449B2 (en) Delay quantity estimation apparatus and delay quantity estimation method
JP6035919B2 (ja) 送信装置、及び送信方法
US9515614B2 (en) Amplifier device and wireless communication device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid