KR100813361B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100813361B1
KR100813361B1 KR1020060063403A KR20060063403A KR100813361B1 KR 100813361 B1 KR100813361 B1 KR 100813361B1 KR 1020060063403 A KR1020060063403 A KR 1020060063403A KR 20060063403 A KR20060063403 A KR 20060063403A KR 100813361 B1 KR100813361 B1 KR 100813361B1
Authority
KR
South Korea
Prior art keywords
region
bump
layer
semiconductor
electrode pad
Prior art date
Application number
KR1020060063403A
Other languages
English (en)
Other versions
KR20070005521A (ko
Inventor
아끼노리 신도
마사또시 다가끼
히데아끼 구리따
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070005521A publication Critical patent/KR20070005521A/ko
Application granted granted Critical
Publication of KR100813361B1 publication Critical patent/KR100813361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

본 발명은 범프의 하방에 반도체 소자를 설치할 수 있어, 신뢰성이 높은 반도체 장치를 제공한다. 본 발명의 반도체 장치는, 소자 형성 영역(10A)과 그 소자 형성 영역(10A)의 주위에 형성된 소자 분리 영역(20)을 갖는 반도체층(10)과, 상기 소자 형성 영역(10A) 내에 형성된 소자(30)와, 상기 반도체층(10)의 상방에 형성된 층간 절연층(60)과, 상기 층간 절연층(60)의 상방에 설치된 전극 패드(62)와, 상기 전극 패드(62)의 상방으로서, 상기 전극 패드(62)의 적어도 일부를 노출시키는 개구(72)를 갖는 상기 패시베이션층(70)과, 상기 개구(72)에 설치되며, 평면 형상이 짧은 변과 긴 변을 갖는 장방형인 범프(80)로서, 상기 소자(30)와 평면에서 보아 적어도 일부가 중복되는 상기 범프(80)를 포함하고, 상기 반도체층(10)에서, 상기 범프(80)의 상기 짧은 변의 연직 하방으로부터 외측 및 내측에 위치하는 소정 범위는, 소자 금지 영역(12)이다.
오프셋 절연층, MIS 트랜지스터, 게이트 절연층, 전극 패드, 오프셋 불순물 영역, 게이트 전극, 패시베이션층, 리드선

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 제1 실시예에 따른 반도체 장치를 설명하는 도면.
도 2는 제1 실시예에 따른 반도체 장치를 설명하는 도면.
도 3은 제1 실시예에 따른 반도체 장치를 설명하는 도면.
도 4는 제2 실시예에 따른 반도체 장치를 설명하는 도면.
도 5는 제1 및 제2 실시예에 따른 반도체 장치를 설명하는 도면.
도 6은 제1 및 제2 실시예에 따른 반도체 장치를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체층
10A, 10B : 소자 형성 영역
12 : 소자 금지 영역
13 : 접속선(리드선)
20 : 소자 분리 절연층
22 : 오프셋 절연층
30, 40 : MIS 트랜지스터
32, 42 : 게이트 절연층
34, 44 : 게이트 전극
36, 46 : 불순물 영역
50 : 층간 절연층
52 : 배선층
60 : 층간 절연층
62 : 전극 패드
62 : 전극 패드
70 : 패시베이션층
72 : 개구
80 : 범프
100 : MIS 트랜지스터
102 : 게이트 절연층
104 : 게이트 전극
106 : 불순물 영역
108 : 오프셋 불순물 영역
[특허 문헌 1] 일본 특개 2002-319587호 공보
본 발명은, 반도체 장치에 관한 것이다.
종래, 패드의 하방에 MIS 트랜지스터 등의 반도체 소자를 배치하면, 본딩 시의 스트레스 등에 의해, MIS 트랜지스터 등의 반도체 소자의 특성이 손상되는 경우가 있으며, 반도체 칩에서, 패드 형성부와, 반도체 소자가 형성되는 영역은, 평면적으로 보아 분리해서 형성되어 있었다. 그러나, 최근의 반도체 칩의 미세화 및 고집적화에 수반하여, 패드 및 범프의 하방에도 반도체 소자를 배치하는 것에 대한 요망이 생기게 되었다. 이러한 기술의 일례가, 특허 문헌1에 개시되어 있다.
본 발명의 목적은, 범프의 하방에 반도체 소자를 설치할 수 있어, 신뢰성이 높은 반도체 장치를 제공하는 것에 있다.
(1) 본 발명의 반도체 장치는,
소자 형성 영역과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역을 갖는 반도체층과,
상기 소자 형성 영역 내에 형성된 소자와,
상기 반도체층의 상방에 형성된 층간 절연층과,
상기 층간 절연층의 상방에 설치된 전극 패드와,
상기 전극 패드의 상방으로서, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 패시베이션층과,
상기 개구에 설치되며, 평면 형상이 짧은 변과 긴 변을 갖는 장방형인 범프로서, 상기 소자와 평면에서 보아 적어도 일부가 중복되는 상기 범프를 포함하고,
상기 반도체층에서, 상기 범프의 상기 짧은 변의 연직 하방으로부터 외측 및 내측에 위치하는 소정 범위는, 소자 금지 영역이다.
본 발명에 따른 반도체 장치에서는, 소자 형성 영역(Active Region)과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역(Isolation Region)을 갖는 반도체층을 갖고, 범프의 하방에 위치하는 반도체층은, 소자 형성 영역으로서, 범프의 짧은 변으로부터 내측 및 외측을 향하여 위치하는 소정의 영역에는, 소자 금지 영역이 형성되어 있다. 범프의 짧은 변으로부터 내측 및 외측을 향하여 위치하는 소정의 영역은, 스트레스가 걸리기 쉬워 응력이 발생하기 쉽다. 그 때문에, 이 금지 영역의 상방에 배치되는 층간 절연층에서는 크랙이 발생하기 쉬워, 예를 들면, 이 영역에 MIS 트랜지스터 등의 반도체 소자가 설치되어 있는 경우, MIS 트랜지스터의 특성을 열화시키는 하나의 원인으로 될 수 있다. 그래서, 본 발명에 따른 반도체 장치에서는, 이 소정 범위를 소자 금지 영역으로 함으로써, 상기 문제를 회피하는 것으로 한 것이다. 또한, 범프의 하방에 위치하는 반도체층은, 소자 형성 영역으로 하고, 범프 아래에서 반도체 소자를 설치해도 문제가 없는 장소에는, 반도체 소자를 배치하는 것으로 하고 있다. 즉, 범프의 하방으로서, 반도체 소자를 설치해도 신뢰성에 영향을 주지 않는 장소에는, 적극적으로 반도체 소자를 배치하고, 한편, 신뢰성이 손상된다고 생각되는 장소에는, 배치하지 않음으로써, 미세화를 도모할 수 있으며, 또한, 신뢰성도 유지된 반도체 장치를 제공할 수 있는 것이다.
또한, 본 발명에서, 특정한 A층(이하, 「A층」이라고 함)의 상방에 형성된 특정한 B층(이하, 「B층」이라고 함)이라고 할 때, A층 위에 직접 B층이 형성된 경 우와, A층 위에 다른 층을 개재하여 B층이 형성된 경우를 포함하는 의미이다.
본 발명의 반도체 장치는, 또한, 하기의 양태를 취할 수 있다.
(2) 본 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 상기 범프의 상기 짧은 변의 연직 하방으로부터 외측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위일 수 있다.
(3) 본 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 상기 범프의 상기 짧은 변의 연직 하방으로부터 내측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위일 수 있다.
(4) 본 발명에 따른 반도체 장치는,
소자 형성 영역과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역을 갖는 반도체층과,
상기 소자 형성 영역 내에 형성된 소자와,
상기 반도체층의 상방에 형성된 층간 절연층과,
상기 층간 절연층의 상방에 설치된 전극 패드와,
상기 전극 패드의 상방으로서, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 패시베이션층과,
상기 개구에 설치되며, 상기 소자와 평면에서 보아 적어도 일부가 중복되는 범프와,
상기 범프에 설치되며, 평면에서 보아 상기 범프의 1변과 중첩되어 있는 리드선을 포함하고,
상기 범프의 상기 1변의 연직 하방 및 상기 1변과 대향하고 있는 다른 쪽의 1변의 연직 하방으로부터 외측 및 내측에 위치하는 소정 범위의 상기 반도체층은, 상기 소자 형성 영역이 형성되어 있지 않은 소자 금지 영역이다.
본 발명에 따른 반도체 장치는, 범프의 연직 하방에는 소자 형성 영역을 형성하고, 범프의 연직 하방으로부터 내측 및 외측에 일정한 거리를 갖는 범위의 반도체층을 소자 금지 영역으로 하고 있다. 그 때문에, 상기에 기재된 발명과 마찬가지의 이점을 갖고, 범프의 하방으로서, 반도체 소자를 설치해도 신뢰성에 영향을 주지 않는 장소에는, 적극적으로 반도체 소자를 배치하고, 한편, 신뢰성이 손상된다고 생각되는 장소에는, 반도체 소자를 배치하지 않음으로써, 미세화 및 신뢰성의 향상이 도모된 반도체 장치를 제공할 수 있다.
본 발명에 따른 반도체 장치는, 또한, 하기의 양태를 취할 수 있다.
(5) 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 상기 범프의 상기 1변 및 상기 다른 쪽의 1변의 연직 하방으로부터 외측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위일 수 있다.
(6) 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 상기 범프의 상기 1변 및 상기 다른 쪽의 1변의 연직 하방으로부터 내측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위일 수 있다.
(7) 발명에 따른 반도체 장치는,
소자 형성 영역과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역을 갖는 반도체층과,
상기 소자 형성 영역 내에 형성된 소자와,
상기 반도체층의 상방에 형성된 층간 절연층과,
상기 층간 절연층의 상방에 설치된 전극 패드와,
상기 전극 패드의 상방으로서, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 패시베이션층과,
상기 개구에 설치되며, 상기 소자와 평면에서 보아 중복되는 범프를 포함하고,
상기 반도체층에서, 상기 범프의 끝의 연직 하방으로부터 외측 및 내측에 위치하는 소정 범위는, 소자 금지 영역이다.
본 발명에 따른 반도체 장치는, 범프의 연직 하방에는 소자 형성 영역을 형성하고, 범프의 연직 하방으로부터 내측 및 외측에 일정한 거리를 갖는 범위의 반도체층을 소자 금지 영역으로 하고 있다. 그 때문에, 상기에 기재된 발명과 마찬가지의 이점을 갖고, 범프의 하방으로서, 반도체 소자를 설치해도 신뢰성에 영향을 주지 않는 장소에는, 적극적으로 반도체 소자를 배치하고, 한편, 신뢰성이 손상된다고 생각되는 장소에는, 반도체 소자를 배치하지 않음으로써, 미세화 및 신뢰성의 향상이 도모된 반도체 장치를 제공할 수 있다.
(8) 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 상기 범프의 상기 끝의 연직 하방으로부터 외측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위일 수 있다.
(9) 본 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 상기 범프의 상기 끝의 연직 하방으로부터 내측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위일 수 있다.
(10) 본 발명에 따른 반도체 장치에 있어서,
상기 소자는, 트랜지스터일 수 있다.
(11) 본 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역은, 저전압 구동 트랜지스터의 금지 영역일 수 있다.
(12) 발명에 따른 반도체 장치에 있어서,
상기 소자 금지 영역에, 고내압 트랜지스터가 설치되어 있을 수 있다.
<실시예>
이하, 본 발명의 실시예의 일례에 대해서, 도면을 참조하면서 설명한다.
1. 제1 실시예
도 1은, 본 실시예에 따른 반도체 장치를 모식적으로 도시하는 단면도이며, 도 2는, 본 실시예에 따른 반도체 장치에서, 전극 패드의 형상과 금지 영역과의 관계를 모식적으로 도시하는 평면도이다. 또한, 도 1의 단면은, 도 2의 X-X선을 따라 취한 단면이다.
도 1에 도시하는 바와 같이, 본 실시예에 따른 반도체 장치는, 반도체층(10)을 갖는다. 반도체층(10)으로서는, 단결정 실리콘 기판, 절연층 위에 형성된 반도체층(SOI:Silicon on Insulator)으로서, 반도체층이 실리콘층, 게르마늄층 및 실리콘 게르마늄층인 기판 등을 이용할 수 있다.
반도체층(10)에는, 소자 분리 절연층(20)이 형성되어 있다. 소자 분리 절연 층(20)은, STI법, LOCOS법 및 세미 리세스 LOCOS법에 의해 형성되어 있을 수 있다. 또한, 도 1에는, STI법에 의해 형성된 소자 분리 절연층(20)을 도시한다. 이와 같이, 소자 분리 절연층(20)이 형성됨으로써, 소자가 형성되어 있는 소자 형성 영역(10A) 및 소자 금지 영역(12)이 획정되어 있다. 소자 형성 영역(10A)은, 후술하겠지만, 범프의 하방에 형성되는 영역이다. 소자 금지 영역(12)은, 도 1에서의 회색 에리어로서, 범프의 끝으로부터 내측 및 외측의 소정 범위의 반도체층(10)이다. 이 영역에 대해서도 후술한다. 또한, 본 실시예에 따른 반도체 장치에서는, 또한, 소자 금지 영역(12)의 외측에 소자 형성 영역(10B)이 형성되어 있다.
소자 형성 영역(10A)에는, 오프셋 영역에 절연층이 형성되어 있지 않은 저전압 구동의 MIS(Metal Insulator Semiconductor) 트랜지스터(30)가 설치되어 있다. 또한, 소자 형성 영역(10B)에서도, 소자 형성 영역(10A)과 마찬가지로, MIS 트랜지스터(40)가 설치되어 있다. MIS 트랜지스터(30)는, 게이트 절연층(32)과, 게이트 절연층(32) 위에 설치된 게이트 전극(34)과, 반도체층(10)에 형성된 불순물 영역(36)을 포함한다. 불순물 영역(36)은, 소스 영역 또는 드레인 영역으로 된다. MIS 트랜지스터(40)는, MIS 트랜지스터(30)와 마찬가지의 구조를 갖고, 게이트 절연층(42), 게이트 전극(44) 및 불순물 영역(46)을 포함한 오프셋 영역에 절연층이 형성되어 있지 않은 저전압 구동의 트랜지스터이다. 또한, 본 발명에서의 소자 형성 영역(10A)이란, 도 3에 도시하는 바와 같이, 평면에서 보아, 소자 분리 절연층(20)에 둘러싸여 있는 영역(사선으로 나타낸 영역)이다. 또한, 소자 형성 영역(10B)에서도, 마찬가지이다.
MIS 트랜지스터(30, 40)의 상방에는, MIS 트랜지스터(30, 40)를 피복하도록 형성된 층간 절연층(50)과, 층간 절연층(60)이 순차적으로 형성되어 있다. 층간 절연층(50) 및 층간 절연층(60)은, 공지의 일반적인 재료를 이용할 수 있다. 층간 절연층(50) 위에는, 소정의 패턴을 갖는 배선층(52)이 형성되며, 배선층(52)과 MIS 트랜지스터(30)의 불순물 영역(36)은, 컨택트층(54)에 의해 전기적으로 접속되어 있다.
층간 절연층(60) 위에는, 전극 패드(62)가 설치되어 있다. 전극 패드(62)는, 배선층(52)과 컨택트층(64)에 의해 전기적으로 접속되어 있을 수 있다. 전극 패드(62)는, 알루미늄 또는 구리 등의 금속으로 형성되어 있을 수 있다.
본 실시예에 따른 반도체 장치는, 또한, 도 1에 도시하는 바와 같이, 패시베이션층(70)을 갖는다. 패시베이션층(70)에는, 전극 패드(62)의 적어도 일부를 노출시키는 개구(72)가 형성되어 있다. 개구(72)는, 도 1 및 도 2에 도시하는 바와 같이, 전극 패드(62)의 중앙 영역만을 노출시키도록 형성되어 있어도 된다. 즉, 패시베이션층(70)은, 전극 패드(62)의 주연부를 피복하도록 형성되어 있을 수 있다. 패시베이션층(70)은, 예를 들면, SiO2, SiN, 폴리이미드 수지 등으로 형성되어 있을 수 있다. 또한, 본 실시예에 따른 반도체 장치에서는, 전극 패드라고 할 때, 개구(72)가 형성된 영역을 포함하며, 배선부와 비교하여 폭이 넓은 영역을 말한다.
본 실시예에 따른 반도체 장치에서는, 적어도 개구(72)에는, 범프(80)가 형 성되어 있다. 즉, 전극 패드(62)의 노출면 위에, 범프(80)가 형성되어 있다. 본 실시예에 따른 반도체 장치에서는, 범프(80)는, 패시베이션층(70) 위에 도달하도록 형성되어 있는 경우를 도시한다. 범프(80)는, 1층 또는 복수층으로 형성되며, 금, 니켈 또는 구리 등의 금속으로 형성되어 있을 수 있다. 또한, 범프(80)의 외형은 특별히 한정되는 것은 아니지만, 사각형(정방형 및 장방형을 포함함), 혹은 원형을 이루고 있어도 된다. 또한, 범프(80)의 외형은, 전극 패드(62)보다도 작아도 된다. 이 때, 범프(80)는, 전극 패드(62)와 오버랩하는 영역 내에만 형성되어 있어도 된다.
또한, 도시하고 있지 않지만, 범프(80)의 최하층에는, 배리어층이 형성되어 있어도 된다. 배리어층은, 전극 패드(62)와 범프(80)의 양자의 확산 방지를 도모하기 위한 것이다. 배리어층은, 1층 또는 복수층으로 형성할 수 있고, 예를 들면, 스퍼터링법에 의해 형성할 수 있다. 또한, 배리어층은, 전극 패드(62) 및 범프(80)의 밀착성을 높이는 기능을 더 갖고 있어도 된다. 배리어층은, 티탄 텅스텐(TiW)층을 갖고 있어도 된다. 복수층으로 구성되는 경우, 배리어층의 최표면은, 범프(80)를 석출시키는 전기 도금 급전용의 금속층(예를 들면 Au층)이어도 된다.
다음으로, 소자 금지 영역(12)에 대해서, 설명한다. 상술한 바와 같이, 소자 금지 영역(12)은, 범프(80)의 끝으로부터 내측 및 외측에 위치하는 반도체층(10)으로서, 소정 범위의 영역이다. 이 소자 금지 영역(12)에서는, 소자 형성 영역을 배치하는 것은 금지되어 있는 것이다.
소자 금지 영역(12)의 범위는, 범프(80)의 단부로부터 외측(개구(72)와 반대 측)을 향하여, 2.0㎛ 내지 3.0㎛, 및 내측(개구(72)의 측)을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위로 할 수 있다. 이와 같이 소자 금지 영역(12)의 범위를 규정한 이유는, 이하와 같다.
범프(80)가 형성되는 과정에서, 범프(80)의 끝 근방에서는, 응력이 발생하게 된다. 그리고, 범프(80)가 형성된 후에는, 범프(80)의 내부 응력에 의한 계속적인 응력이 범프(80)의 끝 근방에 걸리게 된다. 이들 응력의 영향을 받아, 층간 절연층(50, 60)에서는, 이들 응력이 발생하고 있는 위치로부터 크랙이 발생하는 경우가 있다. 이러한 크랙은, 최하층의 층간 절연층에까지 도달하게 되는 경우가 있어, 그 영역에 설치되어 있는 반도체 소자의 특성에 변동을 부여한다. 예를 들면, MIS 트랜지스터가 설치되어 있으면, 게이트 절연층의 열화를 초래하여, 리크 전류를 발생시키게 되는 것이다(이 문제에 대해서는 제2 실시예에서 다시 설명함). 본 실시예에 따른 반도체 장치에서는, 그러한 문제를 회피하기 위해, 범프(80)의 끝 근방인 범위를 소자 금지 영역(12)으로 한 것이다.
본 실시예에 따른 반도체 장치에서는, 범프(80)의 하방에 위치하는 반도체층은, 소자 형성 영역(10A)으로서, 범프(80)의 끝으로부터 외측을 향하여 위치하는 소정의 영역에는, 소자 금지 영역(12)이 형성되어 있다. 범프(80)의 끝으로부터 외측을 향하여 위치하는 소정의 영역은, 스트레스가 걸리기 쉬워 응력이 발생하기 쉽다. 그 때문에, 이 소자 금지 영역(12)의 상방에 배치되는 층간 절연층(50, 60)에서는 크랙이 발생하기 쉬워, 예를 들면, 이 영역에 MIS 트랜지스터 등의 반도체 소자가 설치되어 있는 경우, MIS 트랜지스터의 특성을 열화시키는 하나의 원인으로 될 수 있다. 따라서, 본 실시예에 따른 반도체 장치에서는, 이 소정 범위를 소자 금지 영역(12)을 함으로써, 상기 문제를 회피하는 것으로 한 것이다. 또한, 범프(80)의 하방에 위치하는 반도체층(10)은, 소자 형성 영역(10A)으로 하며, 반도체 소자를 배치하는 것으로 하고 있다. 즉, 본 실시예에 따르면, 범프(80)의 하방으로서, 반도체 소자를 설치해도 신뢰성에 영향을 주지 않는 장소에는, 적극적으로 반도체 소자를 배치하고, 한편, 신뢰성이 손상된다고 생각되는 장소에는, 배치하지 않음으로써, 미세화를 도모할 수 있으며, 또한, 신뢰성도 유지된 반도체 장치를 제공할 수 있는 것이다.
또한, 게이트 전극(34)을 구성하는 도전층을 다른 소자, 예를 들면 MIS 트랜지스터(40)와 접속하기 위한 배선으로서 이용하는 경우가 있고, 이 배선으로서 이용되는 부분의 도전층은 소자 금지 영역(12)에 형성되어 있어도 된다.
2. 제2 실시예
다음으로, 본 발명의 제2 실시예에 대해서, 도 4를 참조하면서 설명한다. 도 4는, 제2 실시예에 따른 반도체 장치를 모식적으로 도시하는 단면도이다. 제2 실시예에 따른 반도체 장치에서는, 소자 금지 영역(12)에, 반도체 소자가 설치되어 있는 점이, 제1 실시예에 따른 반도체 장치와 서로 다른 예이다. 이하의 설명에서는, 제1 실시예에 따른 반도체 장치와 서로 다른 점에 대해서 설명한다.
제2 실시예에 따른 반도체 장치는, 도 4에 도시하는 바와 같이, 소자 형성 영역(10A)과, 그 주위에 형성된 소자 금지 영역(12)을 갖는다. 본 실시예에 따른 반도체 장치에서는, 도 4에서는 도시하고 있지 않지만, 제1 실시예에 따른 반도체 장치와 마찬가지로, 소자 금지 영역(12)의 외측에 더 소자 형성 영역(10B)을 형성하고 있다.
본 실시예에 따른 반도체 장치에서는, 소자 금지 영역(12)에, 고내압의 MIS 트랜지스터가 설치되어 있다. 구체적으로는, LOCOS 오프셋 구조를 갖는 MIS 트랜지스터(100)가 설치되어 있다. MIS 트랜지스터(100)는, 반도체층(10) 내에 설치되며, 전계 완화를 위한 오프셋 절연층(22)과, 반도체층(10) 위에 형성된 게이트 절연층(102)과, 오프셋 절연층(22)의 일부 및 게이트 절연층(102) 위에 설치된 게이트 전극(104)과, 게이트 전극(104)의 외측에 반도체층에 형성된 소스 영역 또는 드레인 영역으로 이루어지는 불순물 영역(106)을 갖는다. 오프셋 절연층(22) 아래에는, 불순물 영역(106)과 동일한 도전형으로서, 불순물 농도가 낮은 오프셋 불순물 영역(108)이 형성되어 있다. 또한, 도 4에서는, 오프셋 절연층(22)이 세미 리세스 LOCOS법에 의해 형성되어 있는 경우를 도시했지만, 이것에 한정되지 않고, STI법 또는 LOCOS법 등에 의해 형성되어 있어도 된다.
본 실시예에 따른 반도체 장치에서는, 소자 금지 영역(12)의 반도체층(10)에, MIS 트랜지스터(100)의 구성 요소의 일부가 설치되어 있다. MIS 트랜지스터(100)에서는, 게이트 전극(104)의 단부가, 오프셋 절연층(22) 위에 설치되어 있다. 즉, 1층째의 도전층인 게이트 전극(104)의 단부가 반도체층(10) 위에 얇은 절연층을 개재하여 배치되어 있다고 하는 구조가 소자 금지 영역(12) 내에는, 설치되어 있지 않게 된다. 여기에서, 소자 금지 영역(12)에, 소자 영역에 설치되어 있는 구조를 갖는 MIS 트랜지스터(30)가 설치되어 있다고 가정한 경우의 문제점에 대해서 설명한다. MIS 트랜지스터(30)는, MIS 트랜지스터(100)와는 달리, 게이트 전극(34)의 단부가 반도체층(10) 위에 설치된 구조를 갖는다. 그 때문에, 게이트 전극(34)의 단부가 위치하고 있는 반도체층(10)에 응력이 발생하기 쉽다. 제1 실시예에서 설명한 바와 같이, 소자 금지 영역(12)의 상방의 층간 절연층(50, 60)에서는, 크랙이 발생하기 쉬워, 막의 열화가 발생하기 쉽다. 응력이 발생하고 있는 게이트 전극(34) 단부에까지 이 영향이 미쳐, 게이트 절연층(32)의 열화를 초래하는 경우가 있다. 그리고, MIS 트랜지스터(30)에서 리크 전류가 흐르게 되는 경우가 있다.
그러나, 제2 실시예에 따른 반도체 장치에 따르면, 소자 금지 영역(12)에서는, 오프셋 절연층(22) 위에, 게이트 전극(104)의 단부가 배치되어 있기 때문에, 상술한 바와 같은 응력을 반도체층(10)에 발생시키지 않고, 게이트 절연층(102)의 열화를 억제할 수 있다. 그 때문에, 범프(80) 아래에 형성되는 소자 형성 영역(10A)뿐만 아니라, 소정의 구조를 갖는 반도체 소자이면, 소자 금지 영역(12) 내에도 배치할 수 있으며, 또한 반도체 칩의 미세화를 도모할 수 있게 된다. 이것은, 1매의 반도체 웨이퍼로부터 얻어지는 반도체 칩의 개수를 증가시킬 수 있는 것으로도 되어, 제조 코스트의 삭감도 도모할 수 있다.
또한, 도 4에는, 소자 금지 영역(12) 내에, MIS 트랜지스터(100)가 설치되어 있는 경우를 설명했지만, 이것에 한정되지 않고, MIS 트랜지스터(100)의 구성의 일부가 포함되어 있는 경우도 포함한다. 그 경우에는, 편측 오프셋 구조의 MIS 트랜지스터라도 된다.
3. 변형예
다음으로, 제1 실시예 및 제2 실시예에 따른 반도체 장치의 변형예에 대해서, 도 5를 참조하면서 설명한다. 본 변형예는, 범프(80)의 평면 형상이 짧은 변과 긴 변을 갖는 장방 형상인 점이 특징이며, 도 5는, 범프(80), 전극 패드(62) 및 소자 금지 영역(12)의 위치 관계를 모식적으로 도시하는 평면도이다. 또한, 이하의 설명에서는, 제1 실시예 및 제2 실시예에 따른 반도체 장치와 서로 다른 점에 대해서만 설명한다.
본 변형예에 따른 반도체 장치에서는, 도 1 및 도 4에 참조되는 바와 같이, 전극 패드(62) 위의 개구(72)에, 범프(80)가 형성되어 있다. 개구(72)는, 장방형의 형상을 갖고, 그 위에 형성되는 범프(80)도, 장방형의 형상을 갖고 있다. 본 변형예에서는, 소자 금지 영역(12)은, 범프(80)의 짧은 변의 끝으로부터 외측이며, 또한, 전극 패드(62)의 끝으로부터 내측 및 외측에 위치하는 반도체층(10)의 소정의 영역에 형성되어 있다. 이 양태에 따르면, 예를 들면, COF 실장을 할 때에, 필름에 설치된 접속선(13)(리드선)의 연신 방향이 범프(80)의 긴 변을 따른 방향일 때에, 이하와 같은 이점이 있다. 범프(80)는, 접속선의 연신 방향으로 인장된 상태로 되어, 특히 범프(80)의 짧은 변측에 스트레스가 걸리게 된다. 그 때문에, 상술한 바와 같이, 특히 범프(80)의 짧은 변측에 있는 범프(80)의 끝에서, 층간 절연층(50, 60)에 크랙이 발생한다고 하는 문제가 발생하기 쉬워진다. 본 변형예에서는, 소자 금지 영역(12)을 범프(80)의 짧은 변측에 형성함으로써, 신뢰성의 저하를 초래하는 장소에, 반도체 소자가 설치되는 것을 확실하게 금지할 수 있다. 또한, 범프(80)의 긴 변의 하방의 반도체층에는 소자 금지 영역(12)을 형성하고 있지 않기 때문에, 범프(80)의 긴 변의 하방의 반도체층에는 반도체 소자를 설치할 수 있어, 미세화가 도모된 반도체 장치를 제공할 수 있다.
특히, 도 6에 도시하는 바와 같이, 미세화가 도모된 반도체 칩(200)에서는, 개구(72) 및 범프(80)의 형상을 장방 형상으로 하여, 수많은 개구(72)를 형성하는 구조가 요구되는 경우가 있다. 본 변형예에서는, 이와 같이 장방 형상의 범프(80)를 갖는 반도체 장치라도, 적절한 영역에 소자 금지 영역(12)을 형성함으로써, 미세화 및 신뢰성의 향상이 도모된 반도체 장치를 제공할 수 있다.
또한, 상술한 실시예에서는, 2층의 층간 절연층(50, 60)으로 구성되며, 그 사이에 1층의 배선층(52)이 형성되어 있는 경우를 도시했지만, 이것에 한정되지 않고, 3층 이상의 층간 절연층이 적층되며, 그 층간 절연층의 층수에 따른 배선층이 복수층에 걸쳐 형성된 구조를 갖고 있어도 된다. 또한, 도 1, 도 6에는 도시하고 있지 않지만, MIS 트랜지스터(30, 40, 100)에서, 게이트 전극(34, 44, 104)의 측면에는, 각각 사이드월 절연층이 형성되어 있어도 된다. 또한, 게이트 전극(34, 44, 104) 및 불순물 영역(36, 46, 106)의 상면에 실리사이드층이 형성되어 있어도 된다.
본 발명은, 상술한 실시예에 한정되는 것은 아니며, 여러 가지의 변형이 가능하다. 예를 들면, 본 발명은, 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 혹은 목적 및 결과가 동일한 구성)을 포함한다. 또한, 본 발명은, 실시예에서 설명한 구성의 본질적이지 않은 부 분을 치환한 구성을 포함한다. 또한, 본 발명은, 실시예에서 설명한 구성과 동일한 작용 효과를 발휘하는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은, 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
본 발명에 따르면, 범프의 하방에 반도체 소자를 설치할 수 있어, 신뢰성이 높은 반도체 장치를 제공할 수 있다.

Claims (12)

  1. 소자 형성 영역과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역을 갖는 반도체층과,
    상기 소자 형성 영역 내에 형성된 소자와,
    상기 반도체층의 상방에 형성된 층간 절연층과,
    상기 층간 절연층의 상방에 형성된 전극 패드와,
    상기 전극 패드의 상방으로서, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 패시베이션층과,
    상기 개구에 설치되며, 평면 형상이 짧은 변과 긴 변을 갖는 장방형인 범프로서, 상기 소자와 평면에서 보아 적어도 일부가 중복되는 상기 범프를 포함하고,
    상기 반도체층에서, 상기 범프의 상기 짧은 변의 연직 하방으로부터 외측 및 내측에 걸쳐 소자 금지 영역이 형성된 반도체 장치.
  2. 제1항에 있어서,
    상기 소자 금지 영역은, 상기 범프의 상기 짧은 변의 연직 하방으로부터 외측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위인 반도체 장치.
  3. 제1항에 있어서,
    상기 소자 금지 영역은, 상기 범프의 상기 짧은 변의 연직 하방으로부터 내 측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위인 반도체 장치.
  4. 소자 형성 영역과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역을 갖는 반도체층과,
    상기 소자 형성 영역 내에 형성된 소자와,
    상기 반도체층의 상방에 형성된 층간 절연층과,
    상기 층간 절연층의 상방에 형성된 전극 패드와,
    상기 전극 패드의 상방으로서, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 패시베이션층과,
    상기 개구에 설치되며, 상기 소자와 평면에서 보아 적어도 일부가 중복되는 범프와,
    상기 범프에 설치되며, 평면에서 보아 상기 범프의 1변과 중첩되어 있는 리드선을 포함하고,
    상기 범프의 상기 1변의 연직 하방 및 상기 1변과 대향하고 있는 다른 쪽의 1변의 연직 하방으로부터 외측 및 내측에 걸치는 상기 반도체층은, 상기 소자 형성 영역이 형성되어 있지 않은 소자 금지 영역이 형성된 반도체 장치.
  5. 제4항에 있어서,
    상기 소자 금지 영역은, 상기 범프의 상기 1변 및 상기 다른 쪽의 1변의 연직 하방으로부터 외측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위인 반도체 장치.
  6. 제4항에 있어서,
    상기 소자 금지 영역은, 상기 범프의 상기 1변 및 상기 다른 쪽의 1변의 연직 하방으로부터 내측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위인 반도체 장치.
  7. 소자 형성 영역과 그 소자 형성 영역의 주위에 형성된 소자 분리 영역을 갖는 반도체층과,
    상기 소자 형성 영역 내에 형성된 소자와,
    상기 반도체층의 상방에 형성된 층간 절연층과,
    상기 층간 절연층의 상방에 형성된 전극 패드와,
    상기 전극 패드의 상방으로서, 상기 전극 패드의 적어도 일부를 노출시키는 개구를 갖는 패시베이션층과,
    상기 개구에 설치되며, 상기 소자와 평면에서 보아 중복되는 범프를 포함하고,
    상기 반도체층에서, 상기 범프의 끝의 연직 하방으로부터 외측 및 내측에 걸쳐 소자 금지 영역이 형성된 반도체 장치.
  8. 제7항에 있어서,
    상기 소자 금지 영역은, 상기 범프의 상기 끝의 연직 하방으로부터 외측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위인 반도체 장치.
  9. 제7항에 있어서,
    상기 소자 금지 영역은, 상기 범프의 상기 끝의 연직 하방으로부터 내측을 향하여, 2.0㎛ 내지 3.0㎛의 거리를 갖는 범위인 반도체 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 소자는, 트랜지스터인 반도체 장치.
  11. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 소자 금지 영역은, 오프셋 절연층을 갖고 있지 않는 MIS 트랜지스터의 금지 영역인 반도체 장치.
  12. 제11항에 있어서,
    상기 소자 금지 영역에, 오프셋 절연층을 갖는 MIS 트랜지스터가 설치되어 있는 반도체 장치.
KR1020060063403A 2005-07-06 2006-07-06 반도체 장치 KR100813361B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005197927 2005-07-06
JPJP-P-2005-00197927 2005-07-06
JPJP-P-2006-00074732 2006-03-17
JP2006074732A JP5234239B2 (ja) 2005-07-06 2006-03-17 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097435A Division KR100859385B1 (ko) 2005-07-06 2007-09-27 반도체 장치

Publications (2)

Publication Number Publication Date
KR20070005521A KR20070005521A (ko) 2007-01-10
KR100813361B1 true KR100813361B1 (ko) 2008-03-12

Family

ID=37617572

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060063403A KR100813361B1 (ko) 2005-07-06 2006-07-06 반도체 장치
KR1020070097435A KR100859385B1 (ko) 2005-07-06 2007-09-27 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070097435A KR100859385B1 (ko) 2005-07-06 2007-09-27 반도체 장치

Country Status (4)

Country Link
US (4) US20070007662A1 (ko)
JP (1) JP5234239B2 (ko)
KR (2) KR100813361B1 (ko)
CN (1) CN100502001C (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005539A (ja) * 2005-06-23 2007-01-11 Seiko Epson Corp 半導体装置
JP2007043071A (ja) * 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP5234239B2 (ja) * 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置
JP4605378B2 (ja) 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2007027481A (ja) * 2005-07-19 2007-02-01 Seiko Epson Corp 半導体装置
JP2007036021A (ja) * 2005-07-28 2007-02-08 Seiko Epson Corp 半導体装置
US7541274B2 (en) * 2006-10-23 2009-06-02 Himax Technologies Limited Integrated circuit with a reduced pad bump area and the manufacturing method thereof
US20100072615A1 (en) * 2008-09-24 2010-03-25 Maxim Integrated Products, Inc. High-Electrical-Current Wafer Level Packaging, High-Electrical-Current WLP Electronic Devices, and Methods of Manufacture Thereof
JP2012064698A (ja) * 2010-09-15 2012-03-29 Ricoh Co Ltd 半導体装置及びそのレイアウト方法
US8779553B2 (en) * 2011-06-16 2014-07-15 Xilinx, Inc. Stress-aware design for integrated circuits comprising a stress inducing structure and keep out zone
US8785248B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
US8785244B2 (en) 2011-10-10 2014-07-22 Maxim Integrated Products, Inc. Wafer level packaging using a lead-frame
TWI462249B (zh) * 2012-05-09 2014-11-21 A semiconductor device having a pad
CN103390647A (zh) * 2012-05-10 2013-11-13 无锡华润上华半导体有限公司 一种功率mos器件结构
US8928142B2 (en) * 2013-02-22 2015-01-06 Fairchild Semiconductor Corporation Apparatus related to capacitance reduction of a signal port
KR102491069B1 (ko) * 2015-12-03 2023-01-26 삼성전자주식회사 반도체 소자
US10276719B1 (en) 2018-04-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077390A (ko) * 1996-05-15 1997-12-12 김광호 패드를 이용한 반도체 장치
JP2000049190A (ja) * 1998-07-14 2000-02-18 Texas Instr Inc <Ti> 能動集積回路上のボンディングのためのシステム及び方法
KR20020030258A (ko) * 2000-10-16 2002-04-24 마찌다 가쯔히꼬 반도체 장치 및 그 제조 방법

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535529B2 (ja) 1987-04-07 1996-09-18 コニカ株式会社 新規なシアンカプラ−を含有するハロゲン化銀カラ−写真感光材料
JPH0224540A (ja) 1988-07-13 1990-01-26 Ntn Corp 光ディスク検査装置
JPH0373438A (ja) 1989-08-14 1991-03-28 Asahi Chem Ind Co Ltd 光記録媒体の製造方法
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US6022792A (en) * 1996-03-13 2000-02-08 Seiko Instruments, Inc. Semiconductor dicing and assembling method
KR100295240B1 (ko) * 1997-04-24 2001-11-30 마찌다 가쯔히꼬 반도체장치
JP3608393B2 (ja) 1997-08-21 2005-01-12 セイコーエプソン株式会社 半導体装置
JP3416040B2 (ja) 1997-11-11 2003-06-16 富士通株式会社 半導体装置
JP3276003B2 (ja) 1997-12-15 2002-04-22 日本電気株式会社 半導体集積回路装置およびそのレイアウト方法
KR19990052264A (ko) 1997-12-22 1999-07-05 윤종용 다층 패드를 구비한 반도체 소자 및 그 제조방법
KR19990070614A (ko) 1998-02-23 1999-09-15 구본준 반도체장치의 비트라인 평탄화 방법
JP2000058549A (ja) 1998-08-04 2000-02-25 Nec Corp 集積回路配線の形成方法
US6268642B1 (en) * 1999-04-26 2001-07-31 United Microelectronics Corp. Wafer level package
JP2001110833A (ja) 1999-10-06 2001-04-20 Matsushita Electronics Industry Corp 半導体装置
KR100358567B1 (ko) 1999-12-28 2002-10-25 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3727220B2 (ja) 2000-04-03 2005-12-14 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1143506A3 (en) * 2000-04-04 2004-02-25 Nippon Telegraph and Telephone Corporation Pattern forming method
US6465895B1 (en) * 2001-04-05 2002-10-15 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
JP2002319587A (ja) 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP4168615B2 (ja) 2001-08-28 2008-10-22 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2003297865A (ja) 2002-03-29 2003-10-17 Optrex Corp ベアチップおよび同ベアチップが実装された電気部品
JP2003347333A (ja) 2002-05-23 2003-12-05 Renesas Technology Corp 半導体装置
JP2004207509A (ja) * 2002-12-25 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
JP2004363173A (ja) 2003-06-02 2004-12-24 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2004363224A (ja) 2003-06-03 2004-12-24 Seiko Epson Corp 半導体チップの接続構造
JP2005050963A (ja) 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
CN1601735B (zh) 2003-09-26 2010-06-23 松下电器产业株式会社 半导体器件及其制造方法
JP2005136170A (ja) * 2003-10-30 2005-05-26 Seiko Epson Corp 半導体装置の製造方法
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
JP2007043071A (ja) * 2005-07-06 2007-02-15 Seiko Epson Corp 半導体装置
JP5234239B2 (ja) * 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077390A (ko) * 1996-05-15 1997-12-12 김광호 패드를 이용한 반도체 장치
JP2000049190A (ja) * 1998-07-14 2000-02-18 Texas Instr Inc <Ti> 能動集積回路上のボンディングのためのシステム及び方法
KR20020030258A (ko) * 2000-10-16 2002-04-24 마찌다 가쯔히꼬 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100859385B1 (ko) 2008-09-22
US20080142905A1 (en) 2008-06-19
KR20070100219A (ko) 2007-10-10
CN100502001C (zh) 2009-06-17
JP5234239B2 (ja) 2013-07-10
US20070007662A1 (en) 2007-01-11
CN1893077A (zh) 2007-01-10
US20080142906A1 (en) 2008-06-19
US20080142967A1 (en) 2008-06-19
JP2007043072A (ja) 2007-02-15
US7777334B2 (en) 2010-08-17
KR20070005521A (ko) 2007-01-10

Similar Documents

Publication Publication Date Title
KR100813361B1 (ko) 반도체 장치
KR100718063B1 (ko) 반도체 장치, 회로 기판 및 전자 기기
KR100926406B1 (ko) 반도체 장치
KR100719196B1 (ko) 반도체 장치의 제조 방법
KR100746446B1 (ko) 반도체 장치
KR100767152B1 (ko) 반도체 장치
JP5477599B2 (ja) 半導体装置
KR100810857B1 (ko) 반도체 장치
KR100750446B1 (ko) 반도체 장치
US8809695B2 (en) Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee