KR100734665B1 - 반도체소자의 구리배선 형성 방법 - Google Patents

반도체소자의 구리배선 형성 방법 Download PDF

Info

Publication number
KR100734665B1
KR100734665B1 KR1020050126150A KR20050126150A KR100734665B1 KR 100734665 B1 KR100734665 B1 KR 100734665B1 KR 1020050126150 A KR1020050126150 A KR 1020050126150A KR 20050126150 A KR20050126150 A KR 20050126150A KR 100734665 B1 KR100734665 B1 KR 100734665B1
Authority
KR
South Korea
Prior art keywords
copper
insulating layer
forming
copper wiring
dual damascene
Prior art date
Application number
KR1020050126150A
Other languages
English (en)
Other versions
KR20070065566A (ko
Inventor
김상철
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050126150A priority Critical patent/KR100734665B1/ko
Priority to US11/604,921 priority patent/US7682965B2/en
Publication of KR20070065566A publication Critical patent/KR20070065566A/ko
Application granted granted Critical
Publication of KR100734665B1 publication Critical patent/KR100734665B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 CMP 공정 후 세정공정으로 제거하지 못하거나 세정 공정 이후에 나타났던 구리 리메인 및 구리 코로젼을 제거할 수 있는 반도체소자의 구리배선 형성 방법을 제공하기 위한 것으로, 본 발명의 구리배선 형성 방법은 소정 공정이 완료된 하부 구조물 상에 절연층을 형성하는 단계, 절연층을 선택적으로 식각하여 듀얼다마신 패턴을 형성하는 단계, 듀얼다마신 패턴을 채울 때까지 전면에 구리막을 형성하는 단계, CMP 공정으로 평탄화시켜 듀얼다마신 패턴 내부에 매립되는 구리 배선층을 형성하는 단계, 구리 배선층이 형성된 절연층 표면의 결합력을 약화시키기 위한 플라즈마처리(리모트 플라즈마를 이용하여 발생시킨 H+를 상기 절연층 표면에 반응시킴) 단계 및 전세정을 통해 결합력이 약화된 절연층의 표면층을 제거하는 단계를 포함하고, CMP 공정 후 세정 공정으로 제거하지 못하거나 세정 공정 이후에 나타났던 구리 리메인 및 구리 코로젼을 플라즈마처리를 통해 제거함으로써 상위 절연층과의 접착력을 향상시키고, 구리 레시듀에 의한 구리배선층간 숏트를 방지할 수 있는 효과가 있다.
구리배선, 듀얼다마신, 구리 코로젼, 구리 리메인, 리모트 플라즈마

Description

반도체소자의 구리배선 형성 방법{METHOD FOR FORMING CU LINE OF SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 구리배선의 형성 방법을 도시한 도면,
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체소자의 구리 배선 형성 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 하부 구조물 22 : 절연층
23 : 듀얼다마신 패턴 24 : 구리 배선층
25 : 구리 코로젼 26 : 구리 리메인
본 발명은 반도체 제조 방법에 관한 것으로, 특히 구리배선의 형성 방법에 관한 것이다.
최근에 반도체소자의 금속배선으로 구리(Cu)를 적용하고자 라인 형태의 트렌치(Trench)와 비아홀(Via hole)을 동시에 형성하는 듀얼다마신(Dual damascene) 공정을 이용하고 있다.
도 1은 종래 기술에 따른 구리배선의 형성 방법을 도시한 도면이다.
도 1을 참조하면, 소정 공정이 완료된 하부 구조물(11) 상에 절연층(12)을 형성한 후, 절연층(12)을 듀얼다마신 공정으로 식각하여 듀얼다마신 패턴(13)을 형성한다.
이어서, 듀얼다마신패턴(13)을 채울때까지 전기도금 등의 방법을 이용하여 구리배선층(14)을 형성한다.
이어서, 이웃한 구리배선층(14)간 분리를 위해 CMP(Chemical Mechanical Polishing)를 진행한다.
이상의 공정을 'Cu CMP 공정'이라고 일컬으며, Cu CMP 공정 후에는 CMP시 발생하는 부유물과 슬러리(Slurry)를 제거하기 위해 세정 공정을 진행한다.
그러나, 세정 후에도 포토 코로젼(photo corrosion) 또는 갈바닉 코로젼(galvanic corrosion)으로 인해 구리배선층(14) 표면에 구리 코로젼(Cu corrosion, 15)이 형성되거나, 웨이퍼 표면에 남은 구리 리메인(Cu remain, 16)은 세정 후에도 제거되지 않고 표면에 존재할 가능성이 높다.
위와 같은 구리 코로젼(15)이나 구리 리메인(16)을 제거하지 않고 바로 절연층(IMD)을 증착하게 접착(Adhesion)이 약하게 되고, 구리 리메인(16)의 구리원자가 절연층(IMD)으로 확산되어 구리 배선층(14)간에 숏트가 발생할 확률이 증가한다.
따라서, 종래 기술은 Cu CMP 후 실시되는 세정 공정에서 미처 제거하지 못하였거나, 또는 세정 공정 후에 발생된 파티클을 제거하기 위해서는 추가 세정 공정이 필요하다. 표면에 파티클이 남아있는 상태에서 절연층(IMD)이 증착되면 접착이 충분하지 못해 구리가 확산될 가능성이 높기 때문이다.
특히, 포토 코로젼이나 갈바닉 코로젼에 의해 생성된 구리 코로젼(Cu corrosion)과 웨이퍼 표면의 요철에 의한 구리 리메인(Cu remain) 등의 구리 레시듀(Cu residue)의 경우는 기존의 세정 공정으로는 제거하기가 어려워 새로운 세정 공정이 추가될 필요가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, CMP 공정 후 세정 공정으로 제거하지 못하거나 세정 공정 이후에 나타났던 구리 리메인 및 구리 코로젼을 제거할 수 있는 반도체소자의 구리배선 형성 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 구리배선 형성 방법은 소정 공정이 완료된 하부 구조물 상에 절연층을 형성하는 단계와, 상기 절연층을 선택적으로 식각하여 듀얼다마신 패턴을 형성하는 단계와, 상기 듀얼다마신 패턴을 채울 때까지 전면에 구리막을 형성하는 단계와, CMP 공정으로 평탄화시켜 상기 듀얼다마신 패턴 내부에 매립되는 구리 배선층을 형성하는 단계와, 상기 구리 배선층이 형성된 절연층 표면의 결합력을 약화시키기 위한 플라즈마처리 단계와, 전세정을 통해 상기 결합력이 약화된 절연층의 표면층을 제거하는 단계를 포함하는 것을 특징으로 하고, 상기 절연층 표면의 결합력을 약화시키기 위한 플라즈마처리 단계는 리모트 플라즈 마를 이용하여 발생시킨 H+를 상기 절연층 표면에 반응시키는 것을 특징으로 하며, 상기 H+는, SiH4 또는 NH3 가스를 아르곤 리모트 플라즈마에 의해 분해시켜 얻는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체소자의 구리 배선 형성 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 하부 구조물(21) 상에 절연층(22)을 형성한 후, 절연층(22)을 듀얼다마신 공정으로 식각하여 듀얼다마신 패턴(23)을 형성한다.
이어서, 듀얼다마신 패턴(23)을 채울 때까지 전기도금 등의 방법을 이용하여 구리 배선층(24)을 형성한다.
이어서, 이웃한 구리 배선층(24)간 분리를 위해 CMP(Chemical Mechanical Polishing)를 진행한다.
이상의 공정을 'Cu CMP 공정'이라고 일컬으며, Cu CMP 공정 후에는 CMP시 발생하는 부유물과 슬러리(Slurry)를 제거하기 위해 세정 공정을 진행한다.
그러나, 세정 후에도 포토 코로젼(photo corrosion) 또는 갈바닉 코로젼(galvanic corrosion)으로 인해 구리 배선층(24) 표면에 구리 코로젼(Cu corrosion, 25)이 형성되거나, 웨이퍼 표면에 남은 구리 리메인(Cu remain, 26)은 세정 후에도 제거되지 않고 표면에 존재할 가능성이 높다.
본 발명은 위와 같은 구리 리메인 및 구리 코로젼 등의 구리 레시듀를 제거하기 위해 다음과 같은 공정을 진행한다.
도 2b에 도시된 바와 같이, Cu CMP 및 세정 공정 후 발생된 구리 레시듀를 제거하기 위해 SiH4 또는 NH3 가스를 아르곤 리모트 플라즈마(Ar remote plasma)에 의해 분해시켜 H+ 상태로 만들어준 후 이를 웨이퍼 표면(즉, 구리 레시듀가 발생된 절연층 표면)과 반응시킨다. 즉, 리모트 플라즈마를 이용하여 H+ 를 절연층(22) 표면에 반응시킴으로써 절연층(22) 표면의 결합력을 약화시킨다.
구리 레시듀, 즉 구리 코로젼(25)과 구리 리메인(26)의 경우는, 구리와 산소(Cu+O)의 결합이므로 H+와 반응시키면, Cu2 +와 H2O가 생성되므로 결합력을 약화시킬 수 있다.
이후, 도 2c에 도시된 바와 같이, 아르곤 플라즈마(Ar plasma)를 이용한 RF 전세정(pre-clean)을 통해 연화된(결합이 약화된) 절연층(22)의 표면층을 제거함으로써 웨이퍼 손상 없이 구리 리메인(26)과 구리 코로젼(25)을 제거할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사 상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
CMP 공정 후 세정공정으로 제거하지 못하거나 세정공정 이후에 나타났던 구리 리메인 및 구리 코로젼을 플라즈마처리를 통해 제거함으로써 상위 절연층과의 접착력을 향상시키고, 구리 레시듀에 의한 구리배선층간 숏트를 방지할 수 있는 효과가 있다.

Claims (4)

  1. 반도체 하부 구조물 상에 절연층을 형성하는 단계와,
    상기 절연층을 선택적으로 식각하여 듀얼다마신 패턴을 형성하는 단계와,
    상기 듀얼다마신 패턴을 채울 때까지 전면에 구리막을 형성하는 단계와,
    CMP 공정으로 평탄화시켜 상기 듀얼다마신 패턴 내부에 매립되는 구리 배선층을 형성하는 단계와,
    플라즈마 공정을 진행하여 상기 구리 배선층이 형성된 절연층 표면의 결합력을 약화시키는 단계와,
    아르곤 플라즈마를 이용한 RF 전세정을 통해 상기 절연층의 표면층을 제거하는 단계
    를 포함하는 반도체소자의 구리배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 절연층 표면의 결합력을 약화시키기 위한 플라즈마처리 단계는,
    리모트 플라즈마를 이용하여 발생시킨 H+를 상기 절연층 표면에 반응시키는 것을 특징으로 하는 반도체소자의 구리배선 형성 방법.
  3. 제 2 항에 있어서,
    상기 H+는, SiH4 또는 NH3 가스를 아르곤 리모트 플라즈마에 의해 분해시켜 얻는 것을 특징으로 하는 반도체소자의 구리 배선 형성 방법.
  4. 삭제
KR1020050126150A 2005-12-20 2005-12-20 반도체소자의 구리배선 형성 방법 KR100734665B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050126150A KR100734665B1 (ko) 2005-12-20 2005-12-20 반도체소자의 구리배선 형성 방법
US11/604,921 US7682965B2 (en) 2005-12-20 2006-11-27 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126150A KR100734665B1 (ko) 2005-12-20 2005-12-20 반도체소자의 구리배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20070065566A KR20070065566A (ko) 2007-06-25
KR100734665B1 true KR100734665B1 (ko) 2007-07-02

Family

ID=38174201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126150A KR100734665B1 (ko) 2005-12-20 2005-12-20 반도체소자의 구리배선 형성 방법

Country Status (2)

Country Link
US (1) US7682965B2 (ko)
KR (1) KR100734665B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103839880A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9159696B2 (en) 2013-09-13 2015-10-13 GlobalFoundries, Inc. Plug via formation by patterned plating and polishing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050056925A (ko) * 2001-11-08 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 신뢰성 있는 구리 상호연결구조 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5935334A (en) * 1996-11-13 1999-08-10 Applied Materials, Inc. Substrate processing apparatus with bottom-mounted remote plasma system
US6562416B2 (en) * 2001-05-02 2003-05-13 Advanced Micro Devices, Inc. Method of forming low resistance vias
JPWO2004061931A1 (ja) * 2002-12-26 2006-05-18 富士通株式会社 多層配線構造を有する半導体装置およびその製造方法
JP2005116801A (ja) * 2003-10-08 2005-04-28 Toshiba Corp 半導体装置の製造方法
US7052932B2 (en) * 2004-02-24 2006-05-30 Chartered Semiconductor Manufacturing Ltd. Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
US20060040490A1 (en) * 2004-08-18 2006-02-23 Jei-Ming Chen Method of fabricating silicon carbide-capped copper damascene interconnect
KR100703973B1 (ko) * 2005-07-20 2007-04-06 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
US7662714B2 (en) * 2005-10-05 2010-02-16 Dongbu Electronics Co., Ltd. Method for forming metal line of semiconductor device
US20070249164A1 (en) * 2006-04-20 2007-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating an interconnect structure
US20080081464A1 (en) * 2006-09-29 2008-04-03 Tokyo Electron Limited Method of integrated substrated processing using a hot filament hydrogen radical souce
US7700479B2 (en) * 2006-11-06 2010-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning processes in the formation of integrated circuit interconnect structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050056925A (ko) * 2001-11-08 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 신뢰성 있는 구리 상호연결구조 형성 방법

Also Published As

Publication number Publication date
US7682965B2 (en) 2010-03-23
KR20070065566A (ko) 2007-06-25
US20070141833A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
JP5268215B2 (ja) 銅結線のシード層の処理方法および処理装置
JP5528027B2 (ja) 配線構造の製造方法
US6297158B1 (en) Stress management of barrier metal for resolving CU line corrosion
KR100734665B1 (ko) 반도체소자의 구리배선 형성 방법
WO2007029703A1 (ja) 洗浄方法および半導体装置の製造方法
JP2005197711A (ja) 半導体装置の製造方法
JP2003124312A (ja) 半導体装置およびその製造方法
US20080102622A1 (en) Method of forming metal line in semiconductor device
KR100966385B1 (ko) 반도체 소자의 제조 방법
KR100602130B1 (ko) 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법
JPH09162288A (ja) 配線構造およびその形成方法
KR100720526B1 (ko) 반도체소자의 금속배선 형성방법
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100652300B1 (ko) 다마신을 이용한 반도체 소자의 금속 배선 제조 방법
KR100945871B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100831261B1 (ko) 반도체 소자 형성방법
KR20090067988A (ko) 반도체 소자의 제조방법
KR101060560B1 (ko) 반도체 소자의 금속배선 형성방법
KR20080114041A (ko) 반도체 소자의 제조방법
KR100638976B1 (ko) 반도체 소자의 구리배선 형성방법
KR100567537B1 (ko) 반도체 소자의 금속배선 형성방법
KR100900227B1 (ko) 반도체 소자의 금속배선 형성방법
KR20100036449A (ko) 반도체 소자의 제조방법
KR20060078839A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee