CN103839880A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN103839880A
CN103839880A CN201210492786.4A CN201210492786A CN103839880A CN 103839880 A CN103839880 A CN 103839880A CN 201210492786 A CN201210492786 A CN 201210492786A CN 103839880 A CN103839880 A CN 103839880A
Authority
CN
China
Prior art keywords
dielectric layer
semiconductor device
copper metal
copper
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210492786.4A
Other languages
English (en)
Inventor
胡宗福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210492786.4A priority Critical patent/CN103839880A/zh
Publication of CN103839880A publication Critical patent/CN103839880A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口内以及开口两侧的介质层上形成有铜金属；进行第一平坦化工艺，至所述开口内的铜金属与介质层的上表面齐平；在进行第一平坦化工艺之后，对介质层和铜金属的上表面进行氨气等离子体处理；对氨气等离子体处理后的介质层和铜金属进行第二平坦化工艺。本发明半导体器件的形成方法能够提高所形成半导体器件的成品率和性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体技术的不断发展，半导体器件的特征尺寸也持续缩小，新的寄生效应不断出现。其中，RC延迟是影响器件反应速度的重要因素之一。为解决这一问题，需要改进金属互连结构以减小RC延迟。相应的技术方案包括提高互连金属的电导率和降低介质层的介电常数（k）值。在90nm以下的工艺中，铜已经全面取代铝成为互连金属。铜比铝具有更好的导电性，而且电迁移效应也较小。关于介质层材料，低介电常数（Lowk）的新型材料（k<2.7）也已广泛应用，以取代传统的氧化层。但与氧化层相比，低介电常数材料在结构上通常疏松多孔，与填充材料的附着性较差。
在集成电路制造过程中，双镶嵌工艺为在介质层中形成铜互连线的常用工艺，其具体包括如下步骤：首先，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口内以及开口两侧的介质层上形成有铜金属；接着，进行化学机械研磨（CMP）工艺，使开口内铜金属与介质层的上表面齐平，形成铜互连线；最后，进行清洗工艺，去除残留于介质层以及介质层中铜互连线表面研磨液以及反应产生的副产物（如：铜金属颗粒）。
然而，在多数情况下，清洗工艺并不能将化学机械研磨工艺残留的副产物完全清除，其将严重影响所形成半导体器件的电学性能。例如，当介质层和铜互连线表面残留大量的铜金属颗粒时，该金属颗粒可能进入介质层或者附着于铜金属之间的介质层表面，使相邻的铜互连线连接，导致所形成的半导体器件失效。另外，通过化学机械研磨工艺形成的铜互连线的厚度还可能与其设计尺寸存在差异，影响了所形成半导体器件的成品率。
为了解决上述问题，在进行清洗工艺之后，还包括：对铜互连线厚度大于其设计尺寸、表面存在缺陷或者残留副产物的半导体衬底再次进行化学机械研磨工艺，以使铜互连线的厚度与其设计尺寸一致，或者去除半导体衬底表面存在的缺陷或残留的副产物。
但是，在再次进行化学机械研磨工艺之后，对形成于半导体衬底上介质层以及介质层中铜互连线的表面进行检测时发现，介质层以及介质层中铜互连线的表面存在损伤，所形成半导体器件的成品率低、性能差。
更多半导体器件的形成方法请参考公开号为US20080047592A1的美国专利申请。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，避免所形成铜互连线或者铜插塞的表面存在损伤，提高所形成半导体器件的成品率和性能。
为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口内以及开口两侧的介质层上形成有铜金属；
进行第一平坦化工艺，至所述开口内的铜金属与介质层的上表面齐平；
在进行第一平坦化工艺之后，对介质层和铜金属的上表面进行氨气等离子体处理；
对氨气等离子体处理后的介质层和铜金属进行第二平坦化工艺。
可选的，对介质层和铜金属的上表面进行氨气等离子体处理的温度为300℃~400℃。
可选的，对介质层和铜金属的上表面进行氨气等离子体处理的压强为2.0Torr~2.6Torr。
可选的，对介质层和铜金属的上表面进行氨气等离子体处理时，氨气的流量为900sccm~1100sccm。
可选的，对介质层和铜金属的上表面进行氨气等离子体处理的时间为12s~15s。
可选的，对介质层和铜金属的上表面进行氨气等离子体处理之后的90min内进行所述第二平坦化工艺。
与现有技术相比，本发明技术方案具有以下优点：
在对介质层和铜金属进行第二平坦化工艺之前，对介质层和铜金属的上表面进行氨气等离子体处理，使位于介质层和铜金属上表面的氧化铜或者氧化亚铜还原为铜，在进行第二平坦化工艺时保证介质层以及铜金属的去除速率相等，使介质层以及铜金属的表面平整，提高了所形成半导体器件的成品率以及性能。
进一步的，对介质层和铜金属的上表面进行氨气等离子体处理的温度为300℃~400℃、压强为2.0Torr~2.6Torr、氨气的流量为900sccm~1100sccm，保证了将氧化铜或者氧化亚铜还原铜的效率，使位于介质层和铜金属上表面的氧化铜或者氧化亚铜完全还原为铜，避免残留的氧化铜或者氧化亚铜对第二平坦化工艺的研磨均匀度造成影响，提高了所形成半导体器件的成品率。
进一步的，在对介质层和铜金属的上表面进行氨气等离子体处理之后的90min内进行所述第二平坦化工艺，避免铜金属表面的铜再被氧化成氧化铜或者氧化亚铜，进而避免残留的氧化铜或者氧化亚铜对第二平坦化工艺的研磨均匀度造成影响，提高了所形成半导体器件的成品率。
附图说明
图1为本发明半导体器件的形成方法一个实施方式的流程示意图；
图2~图4为本发明半导体器件的形成方法一个实施例的示意图。
具体实施方式
正如背景技术部分所述，现有工艺形成的位于半导体衬底表面的介质层以及介质层中铜互连线表面存在损伤，所形成半导体器件的成品率低、性能差。
发明人经过研究发现，在对所形成的铜互连线进行清洗工艺之后，残留于介质层和铜互连线上表面的铜金属颗粒以及铜互连线表面发生氧化反应，形成铜氧化物（氧化铜、氧化亚铜），当对半导体衬底表面的介质层和介质层中的铜互连线再次进行化学机械研磨工艺时，由于化学机械研磨工艺对铜、铜氧化物和介质层的去除速率不相同，介质层以及铜互连线表面的氧化铜严重影响了化学机械研磨工艺去除介质层和铜互连线的均匀度，进而对介质层和铜互连线表面造成损伤，导致介质层和铜互连线的表面不平整，影响了半导体器件的成品率和性能。
发明人经过进一步研究发现，在化学机械研磨工艺之后，对于铜互连线厚度大于其设计尺寸、介质层和介质层中铜互连线表面存在缺陷或残留副产物的半导体衬底，先通过氨气等离子体对介质层和铜互连线表面进行处理，在不影响介质层和铜互连线的基础上，使位于介质层以及铜互连线表面的铜氧化物还原为铜，然后再对铜互连线和介质层再次进行化学机械研磨工艺，使所形成铜互连线的厚度与其设计尺寸一致，或者去除介质层和介质层中铜互连线表面的缺陷或残留的副产物，即可有效避免介质层以及铜互连线表面的铜氧化物对后续化学机械研磨工艺造成影响，避免对介质层和铜互连线表面造成损伤。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
本实施例仅以形成第一金属层（Metal1）为例，对本发明半导体器件的形成方法进行说明，需要说明的是，本发明半导体器件的形成方法还适用于中间层金属（inter metal）和顶层金属层（top metal）的形成。所述第一金属层、中间层金属和顶层金属层可为铜互连线或者铜插塞。
下面结合附图进行详细说明。
参考图1，为本发明半导体器件的形成方法一个实施方式的流程示意图，包括：
步骤S1，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口内以及开口两侧的介质层上形成有铜金属；
步骤S2，进行第一平坦化工艺，至所述开口内的铜金属与介质层的上表面齐平；
步骤S3，进行清洗工艺；
步骤S4，对介质层和铜金属的上表面进行氨气等离子体处理；
步骤S5，对氨气等离子体处理后的介质层和铜金属进行第二平坦化工艺。
参考图2~图4，通过具体实施例对本发明半导体器件的形成方法做进一步说明。
参考图2，提供半导体衬底101，所述半导体衬底101上形成有介质层103a，所述介质层103a中形成有开口，所述开口内以及开口两侧的介质层103a上形成有铜金属105a。
本实施例中，在半导体衬底101表面形成介质层103a，以及在介质层103a中形成开口，并在开口内以及开口两侧的介质层103a上形成铜金属105a包括如下步骤：
提供半导体衬底101；
在所述半导体衬底101表面形成介质层103a；
对所述介质层103a进行刻蚀，形成开口（图未示）；
在开口内以及开口两侧的介质层103a上形成铜金属105a。
本实施例中，所述半导体衬底101的材料可以为单晶硅、单晶锗或者单晶锗硅、绝缘体上硅、Ⅲ-Ⅴ族元素化合物、单晶碳化硅等本领域技术人员公知的其他材料。
此外，所述半导体衬底101中还可形成有器件结构（图未示），所述器件结构可为半导体前段工艺中形成的器件结构，例如MOS晶体管等。
本实施例中，所述介质层103a的材料为低k材料或者超低k材料，形成所述介质层103a的方法可为化学气相沉积工艺；形成所述铜金属105a的方法可为物理气相沉积工艺、化学气相沉积工艺或者电镀等，本实施例中，形成铜金属105a的方法为物理气相沉积工艺。
参考图3，进行第一平坦化工艺，至所述开口内的铜金属105b与介质层103a的上表面齐平。
本实施例中，所述第一坦化工艺为化学机械研磨工艺（CMP），所述化学机械研磨工艺的研磨液为添加了氧化硅颗粒的研磨液。
在进行第一平坦化工艺后，研磨液、反应产生的副产物等污染物会残留在铜金属105b以及介质层103a的上表面，甚至会渗入介质层103a中，对介质层103a造成损伤，因此，在进行第一平坦化工艺后通常进行清洗工艺，以去除铜金属105b以及介质层103a上表面的污染物。
所述清洗工艺中的清洗液可为酸性溶液，所述酸性溶液的PH值约为1~2，其有效成分主要是柠檬酸。
然而，在清洗工艺之后，铜金属105b和介质层103a的上表面还可能残留有污染物，如铜金属颗粒。从理论上讲，在酸性环境中，酸根离子的氧化能力较强，具有较强的氧化性，容易将残留于铜金属105b和介质层103a上表面的铜金属颗粒以及铜金属105b表面的铜原子氧化成Cu+或Cu2+，若有氧元素存在，会在介质层103a上表面以及铜金属105b表面形成氧化铜（CuO）和氧化亚铜（Cu2O）的混合物，后续进行第二平坦化工艺时，由于平坦化工艺对铜、氧化铜、氧化亚铜以及低k材料或者超低k材料的去除速率不同，导致第二平坦化工艺后的介质层和铜金属表面存在损伤，影响所形成半导体器件的性能。
而且，在第一平坦化工艺后，铜金属105b以及残留于铜金属105b和介质层103a的上表面的铜金属颗粒中的铜原子还易与空气中的氧原子结合，形成铜氧化物（如：氧化铜、氧化亚铜），影响后续进行的第二平坦化工艺，进而影响所形成半导体器件的性能。
为了避免氧化铜、氧化亚铜对所形成半导体器件的性能造成影响，在清洗工艺之后，对图3中介质层103a和铜金属105b的上表面进行氨气（NH3）等离子体处理。
在对介质层103a和铜金属105b的上表面进行氨气（NH3）等离子体处理时，氨气与氧化铜或者氧化亚铜中氧结合，使氧化铜或者氧化亚铜被还原为铜。
本实施例中，对介质层103a和铜金属105b的上表面进行氨气等离子体处理的温度为300℃~400℃；当氨气等离子体处理的温度大于400℃时，氧化铜或者氧化亚铜还原为铜的速率太快，反应不易控制，还原效果不佳；当氨气等离子体处理的温度小于300℃时，虽提高了氧化铜或者氧化亚铜还原为铜的效果，但由于还原速率太慢，不利于反应进程的控制。对介质层103a和铜金属105b的上表面进行氨气等离子体处理的压强为2.0Torr~2.6Torr，时间为12s~15s，氨气的流量为900sccm~1100sccm。此时，氨气等离子体能够与氧化铜或者氧化亚铜很好的结合，还原的速率适当，反应易于控制，提高了将氧化铜或者氧化亚铜还原铜的效率，进而使位于介质层103a和铜金属105b上表面的氧化铜完全还原为铜，避免残留的氧化铜或者氧化亚铜对第二平坦化工艺的研磨均匀度造成影响，提高了所形成半导体器件的成品率。
参考图4，对氨气等离子体处理后的介质层103a和铜金属105b进行第二平坦化工艺。
本实施例中，所述第二平坦化工艺与第一平坦化工艺相同，也为化学机械研磨工艺，所述第二平坦化工艺的研磨液也可为添加了氧化硅颗粒的研磨液。
较佳的，在清洗工艺后90min内，如在清洗工艺后10min、20min、30min、35min、60min、90min内进行所述第二平坦化工艺，以避免铜金属105b表面的铜再被氧化成氧化铜或者氧化亚铜，进而避免残留的氧化铜或者氧化亚铜对第二平坦化工艺的研磨均匀度造成影响。
由于第二平坦化工艺的目的在于对铜金属105b的厚度进行修正，或者去除介质层103a和铜金属105b表面存在的缺陷或者污染物，使第二平坦化工艺后剩余的铜金属105c的厚度与其设计厚度一致，或者使第二平坦化工艺后剩余的介质层103a和铜金属105c表面不存在或存在较少缺陷或者污染物，因此，可适当调节进行第二平坦化工艺的时间以及研磨液的使用量。
本实施例中，第二平坦化工艺后剩余的铜金属105c为铜互连线或者铜插塞。
本实施例中，在第二平坦化工艺之后，还包括：进行清洗工艺，以去除第二平坦化工艺残留的研磨液、反应产生的副产物等污染物。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口内以及开口两侧的介质层上形成有铜金属；
进行第一平坦化工艺，至所述开口内的铜金属与介质层的上表面齐平；
在进行第一平坦化工艺之后，对介质层和铜金属的上表面进行氨气等离子体处理；
对氨气等离子体处理后的介质层和铜金属进行第二平坦化工艺。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，对介质层和铜金属的上表面进行氨气等离子体处理的温度为300℃~400℃。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，对介质层和铜金属的上表面进行氨气等离子体处理的压强为2.0Torr~2.6Torr。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，对介质层和铜金属的上表面进行氨气等离子体处理时，氨气的流量为900sccm~1100sccm。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，对介质层和铜金属的上表面进行氨气等离子体处理的时间为12s~15s。
6.如权利要求1所述的半导体器件的形成方法，其特征在于，对介质层和铜金属的上表面进行氨气等离子体处理之后的90min内进行所述第二平坦化工艺。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，在进行第一平坦化工艺之后，对介质层和铜金属的上表面进行氨气等离子体处理之前，还包括：进行清洗工艺。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一平坦化工艺和所述第二平坦化工艺为化学机械研磨工艺。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述化学机械研磨工艺的研磨液为添加了氧化硅颗粒的研磨液。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述介质层的材料为低k材料或者超低k材料。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，在第二平坦化工艺之后，还包括：进行清洗工艺。
CN201210492786.4A 2012-11-27 2012-11-27 半导体器件的形成方法 Pending CN103839880A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210492786.4A CN103839880A (zh) 2012-11-27 2012-11-27 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210492786.4A CN103839880A (zh) 2012-11-27 2012-11-27 半导体器件的形成方法

Publications (1)

Publication Number Publication Date
CN103839880A true CN103839880A (zh) 2014-06-04

Family

ID=50803254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210492786.4A Pending CN103839880A (zh) 2012-11-27 2012-11-27 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN103839880A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513961A (zh) * 2014-09-22 2016-04-20 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544891B1 (en) * 2001-09-04 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to eliminate post-CMP copper flake defect
US20070141833A1 (en) * 2005-12-20 2007-06-21 Dongbu Electronics Co., Ltd. Method for manufacturing semiconductor device
CN102044474A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
CN102222638A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 一种去除铜导线之间铜残留的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544891B1 (en) * 2001-09-04 2003-04-08 Taiwan Semiconductor Manufacturing Company Method to eliminate post-CMP copper flake defect
US20070141833A1 (en) * 2005-12-20 2007-06-21 Dongbu Electronics Co., Ltd. Method for manufacturing semiconductor device
CN102044474A (zh) * 2009-10-13 2011-05-04 中芯国际集成电路制造(上海)有限公司 铜金属层化学机械抛光后的表面处理方法
CN102222638A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 一种去除铜导线之间铜残留的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513961A (zh) * 2014-09-22 2016-04-20 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
CN105513961B (zh) * 2014-09-22 2020-09-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法

Similar Documents

Publication Publication Date Title
CN102938378B (zh) 半导体器件制造方法
CN100501937C (zh) 在半导体制造工艺中形成低k电介质的方法
US20140159243A1 (en) Metal Conductor Chemical Mechanical Polish
CN102324400A (zh) 铜互连结构的制作方法
CN105097650B (zh) 接触插塞的形成方法
CN101656208B (zh) 一种选择性去除TaN金属栅电极层的方法
CN105226008A (zh) 互连结构的形成方法
TW201733069A (zh) 半導體元件結構
CN103839880A (zh) 半导体器件的形成方法
CN103839876A (zh) 半导体器件的制造方法及装置
CN103928389A (zh) 半导体结构的形成方法
KR20210030988A (ko) 선택적인 증착 프로세스에서 선택도를 개선하기 위한 전처리 방법
CN103367232B (zh) 半导体结构的形成方法
CN101928947A (zh) 清洗试剂以及铝焊盘的制作工艺
CN102751233B (zh) 互连结构形成方法
CN103426745B (zh) 半导体结构的形成方法
CN102005363B (zh) 延长队列时间的方法
CN103035565A (zh) 半导体器件的制造方法
CN102446821B (zh) 减少化学机械研磨后铜互连结构材料损伤的方法
CN104112699B (zh) 在半导体结构中消除凸点效应的方法
CN103839885A (zh) 去除缺陷的方法
CN104835787A (zh) 双栅氧器件的制造方法和双栅氧器件
CN105097425A (zh) 一种化学机械研磨的方法
CN105304554B (zh) 互连结构的形成方法
CN103035509A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140604