KR100649066B1

KR100649066B1 - 차동형 비교기, 아날로그 ·디지털 변환 장치 및 촬상 장치

Info

Publication number: KR100649066B1
Application number: KR1020040115075A
Authority: KR
Inventors: 미즈구치도시타카; 후나코시준; 야마가타세이지; 히구치츠요시
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2004-07-02
Filing date: 2004-12-29
Publication date: 2006-11-27
Also published as: JP2006020171A; US20060001750A1; KR20060002704A; CN1716773B; US7145494B2; CN1716773A

Abstract

본 발명은 제1 및 제2 입력 단자의 각각에 입력되는 제1 및 제2 입력 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기를 제공하며, 이 차동형 비교기는 상기 제1 또는 제2 입력 단자의 상기 차동형 비교기측에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 오프셋 용량 소자와 차동형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는다.

Description

차동형 비교기, 아날로그 ·디지털 변환 장치 및 촬상 장치{DIFFERENTIAL COMPARATOR, ANALOG/DIGITAL CONVERSION APPARATUS AND IMAGING APPARATUS}

도 1은 본 발명의 일 실시 형태인 차동형 비교기를 포함하는 아날로그 ·디지털 변환 장치의 구성의 일례를 도시한 블록도.

도 2는 본 발명의 일 실시 형태인 차동형 비교기를 포함하는 아날로그 ·디지털 변환 장치의 내부 구성을 보다 상세하게 예시한 회로도.

도 3은 본 발명의 일 실시 형태인 아날로그 ·디지털 변환 장치를 포함하는 촬상 장치의 전체 구성의 일례를 도시한 블록도.

도 4는 본 발명의 일 실시 형태인 아날로그 ·디지털 변환 장치를 포함하는 촬상 장치의 작용예를 도시한 타이밍도.

도 5는 본 발명의 참고 기술인 초퍼형 비교기의 구성을 도시한 블록도.

도 6은 본 발명의 참고 기술인 초퍼형 비교기의 내부 구성을 도시한 회로도.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 촬상 장치

20 : 픽셀 어레이

21 : 행(로우)

22 : 열(컬럼)

23 : 픽셀부

23a : 광전 변환 신호(ADC-in)

31 : 수직 주사 회로

32 : 수평 주사 회로

40 : 컬럼 CDS 회로

50 : 컬럼 AMP 회로

51 : 램프 파형 발생 회로

60 : 컬럼 ADC 회로(아날로그 ·디지털 변환 장치)

61 : 차동형 비교기

61a : 기준 신호 입력 단자

61b : 아날로그 신호 입력 단자

61c : 출력 단자

61d : 출력 단자

62 : 차동형 비교기

62a : 입력 단자

62b : 입력 단자

63 : 신호용 용량 소자(C3)

64 : 스위치(S1: 제1 스위치)

64a : 스위치(S1: 제1 스위치)

65 : 스위치(S1: 제2 스위치)

65a : 스위치(S1)(제2 스위치)

66 : 용량 소자(C1)(오프셋 용량 소자)

66a : 용량 소자(C2)(오프셋 용량 소자)

67 : 스위치(S1x)

68 : 스위치(S2)

69 : 인버터

70 : 래치 회로

71 : 카운터

80 : 컬러 프로세서

Q1 : pMOS 트랜지스터

Q2 : nMOS 트랜지스터

Q3 : pMOS 트랜지스터

Q4 : nMOS 트랜지스터

Q5 : nMOS 트랜지스터

Ramp V : 램프 파형 신호

본 발명은 차동형 비교기, 아날로그 ·디지털 변환 장치, 촬상 장치에 관한 것으로, 특히, CMOS(Complementary Metal Oxide Semiconductor: 상보형 금속 산화 막 반도체) 이미지 센서에 있어서의 광전 변환 신호의 판독 회로 등에 적용하기에 유효한 기술에 관한 것이다.

예를 들면, CCD(Charge Coupled Device: 전하 결합 소자) 이미지 센서에 비하여 주변의 화상 처리 회로와의 제조 프로세스나 동작 전압 등의 정합성이 좋고, 촬상 소자 부분과 화상 처리 회로나 컨트롤러 등을 단일 칩에 집적하는 것이 용이하다는 등의 관점에서, CM0S 이미지 센서가 주목되고 있다.

이 CM0S 이미지 센서는 개개의 화소 부위에 있어서 광전 변환 소자뿐만 아니라 변환 신호를 증폭하도록 구성되기 때문에, 광전 변환 신호의 전송 과정에서의 잡음에 강하다고 하는 이점이 있지만, 개개의 화소 부위에 있어서의 증폭기의 특성 불균일에 기인하는 고정 패턴 잡음이 문제가 된다.

이 때문에, 직교하는 행(row: 로우) 및 열(column: 컬럼) 방향으로 2차원적으로 배열된 복수의 화소 중 컬럼 방향의 화소의 조단위로, CDS(상관 이중 샘플링) 회로나 ADC(아날로그 ·디지털 변환) 회로를 컬럼수분만큼 병렬로 배열하여 배치한 구성의, 소위 컬럼 ADC 방식으로 고정 패턴 잡음을 저감시키는 구성이 알려져 있다.

CMOS 이미지 센서의 컬럼 ADC로서, 예를 들면 특허문헌 1[일본 특허 공개 제2000-261602호 공보]에는 광의 삼원색의 각 컬러 필터마다 설치된 화소의 컬럼 ADC에 대하여, 다른 아날로그 비교 기준 전압을 선택적으로 출력함으로써, 각 색마다의 치밀한 컬러 제어를 실현하고자 하는 기술이 개시되어 있다. 즉, 인버터를 이용한 초퍼형 비교기의 입출력을 단락시켜 상기 인버터를 구성하는 트랜지스터의 기생 용량에 기인하는 임계치 전압의 시프트분만큼, 기준 전압을 시프트시킴으로써 디지털 변환의 정밀도를 향상시키고자 하는 것이다.

또한, 특허문헌 2[일본 특허 공개 제2002-218324호 공보]에는 인버터를 2단으로 접속한 초퍼형 비교기의 램프 신호 입력측에 커패시터를 추가하고, 화소의 리셋 모드시의 오프셋 전압을 유지하며, 카운터 모드시에 입력되는 램프 신호의 전압을 오프셋 전압으로써 보정함으로써, 픽셀 사이에 존재할 수 있는 고정 패턴 잡음을 제거하여 화질을 개선하고자 하는 기술이 개시되어 있다.

특허문헌 3[일본 특허 공개 제2000-286706호 공보]에는 AD 변환기를 구성하는 인버터에 대한 기준 전압을 시프트시킴으로써 화소로부터 출력되는 신호와, 기준 전압을 비교하는 타이밍이 상기 기준 전압이 선형 특성을 갖는 범위 내에서 행해지도록 제어함으로써, 안정된 아날로그 ·디지털 변환 특성을 실현하고자 하는 기술이 개시되어 있다.

특허문헌 4[일본 특허 공개 제2000-287137호 공보]에는 복수의 아날로그 ·디지털 변환기를 가지며, 상기 아날로그 ·디지털 변환기의 출력을 순차 선택하고, 디지털 영상 출력을 얻는 고체 촬상 소자에 있어서, 잡음 제거(비교)부를 차동 증폭기와 인버터로 이루어진 복수 단의 증폭기로 구성하는 동시에, 2번째 단 이후의 증폭기에 클램프 회로를 설치하도록 구성함으로써 복수 화소의 판독 신호 사이에서 직류 레벨의 차가 생기지 않도록 하여 화질을 향상시키고자 하는 기술이 개시되어 있다.

그런데, 전술한 특허문헌 1 내지 4의 기술에서는, 모두 인버터를 단독으로, 혹은 차동 증폭기와 병용하여 아날로그 ·디지털 변환기의 비교기를 구성하는 경우에, 이하와 같은 기술적 과제를 인식하고 있지 않다.

즉, 도 5는 본 발명의 참고 기술인 초퍼형 비교기의 블록도이다. 이 도 5에 도시한 바와 같은 인버터(A100)를 이용한 초퍼형 비교기는 스위치(S100, S100x) 온시에 아날로그 신호를 C100에 저장하여 S100, S100x 오프, S200 온으로 기준 전압과 비교하여 비교기로 판정하지만, B점에는 인버터(A100)를 구성하는 트랜지스터의 게이트 용량 등의 기생 용량(C200)이 있기 때문에, 비교를 위한 기준 전압이 입력되면 A점의 전위가 변화되고, B점은 A점의 전위를 기준으로 C100에 저장한 전하량분의 전위로 변화되고자 하지만, 기생 용량 C200이 있기 때문에, B점은 C100, C200의 용량비로 변해 버리고, 아날로그 ·디지털 변환의 정밀도가 저하한다는 기술적 과제가 있다.

즉, 도 6에 도시된 바와 같이, 인버터(A100)는 CMOS 이미지 센서에서는, p형의 MOS 트랜지스터(Q100)와, n형의 MOS 트랜지스터(Q200; 임계치 Vth)를 전원(VDD)과 접지 사이에 직렬로 설치하여 양자의 게이트를 입력으로 하고, 소스간을 출력(OUT)으로 하는 구성을 취하지만, Q100 및 Q200의 기생 용량(Qp, Qn)이 입력측의 용량(C100)에 영향을 주기 때문에, 예를 들면, SW100을 오프, SW200을 온했을 때, RampV의 입력에 대하여, Q100 및 Q200의 게이트 전위는 Vth-C100(ADC-RampV)/(C100+Cp+Cn)과 같이 변동하고, 아날로그 ·디지털 변환의 정밀도가 저하한다.

또한, 인버터를 이용하는 구성에서는, 인버터의 소비 전류가 크기 때문에, 특히, CMOS 이미지 센서에 있어서의 컬럼 ADC와 같이, 열 단위로 다수의 ADC를 설치하는 구성에서는 촬상 소자 전체의 전체 소비 전류는 매우 커진다. 이 대책으로서, Q100 및 Q200의 게이트 길이를 크게 하여 소비 전류를 억제하는 것도 생각할 수 있지만, 게이트 면적의 증대에 따라 기생 용량 Qp, Qn이 한층 더 커지기 때문에 바람직하지 못하다.

본 발명의 목적은 보다 적은 소비 전류로 고정밀도의 아날로그 ·디지털 변환을 실현하는 것이 가능한 차동형 비교기를 제공하는 것이다.

본 발명의 다른 목적은 보다 적은 소비 전류로 고정밀도의 아날로그 ·디지털 변환을 실현하는 것이 가능한 아날로그 ·디지털 변환 장치를 제공하는 것이다.

본 발명의 다른 목적은 보다 적은 소비 전류로 고화질의 영상 데이터 출력하는 것이 가능한 촬상 장치를 제공하는 것이다.

본 발명의 제1 관점은 제1 및 제2 입력 단자의 각각에 입력되는 제1 및 제2 입력 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기로서,

상기 제1 또는 제2 입력 단자의 상기 차동형 비교기측에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 오프셋 용량 소자와 차동형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 차동형 비교기를 제공한다.

본 발명의 제2 관점은 제1 및 제2 입력 단자의 각각에 입력되는 아날로그 신호 및 기준 신호의 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기와, 상기 논리 신호로 기동 및 정지가 제어되는 카운터를 포함하고, 상기 아날로그 신호의 입력 계기(契機)로부터 상기 아날로그 신호와 상기 기준 신호가 일치할 때까지의 동안에 상기 카운터에 의해 계수된 카운터값을 상기 아날로그 신호의 디지털 변환값으로서 출력하는 아날로그 ·디지털 변환 장치로서,

상기 차동형 비교기는 상기 제1 입력 단자의 상기 차동형 비교기측에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 오프셋 용량 소자와 차동형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 아날로그 ·디지털 변환 장치를 제공한다.

본 발명의 제3 관점은 각각이 광전 변환 소자를 포함하는 복수의 픽셀부가 행 및 열 방향으로 2차원적으로 배열된 픽셀 어레이와, 개개의 상기 픽셀부로부터 출력되는 광전 변환 신호를 디지털 신호로 변환하는 아날로그 ·디지털 변환기를 포함하는 판독 회로를 구비한 촬상 장치로서,

상기 아날로그 ·디지털 변환기는,

제1 및 제2 입력 단자의 각각에 입력되는 상기 광전 변환 신호 및 기준 신호의 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기와,

상기 제1 입력 단자에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 출력 단자와 상기 오프셋 용량 소자가 설치된 상기 제1 입력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 촬상 장치를 제공한다.

전술한 본 발명의 제1 및 제2 관점에 따르면, 제1 입력 신호로서 아날로그 신호가 입력되는 제1 입력 단자에 신호용 용량 소자를 접속하고, 이 제1 입력 단자에 아날로그 신호를 입력하는 동시에, 오프셋 제거 기능부의 제1 및 제2 스위치를 폐쇄하며, 오프셋 용량 소자에 차동형 비교기의 오프셋 전압을 유지한 후, 상기 제1 및 제2 스위치를 개방하고, 그 후, 제2 입력 단자에 제2 입력 신호로서, 램프 파형 신호 등의 기준 신호를 입력하여 제1 입력 단자측의 아날로그 신호와 비교할 때에, 신호용 용량 소자에 유지된 아날로그 신호가 입력되는 제1 입력 단자측의 전위는, 오프셋 용량 소자에 유지된 오프셋 전압으로써 일정해지기 때문에, 인버터를 이용하는 경우와 같이, 입력되는 상기 아날로그 신호의 레벨이 기생 용량 등으로 변동하는 일이 없어지고, 아날로그 신호와 램프 파형 신호의 정확한 비교가 가능해져, 상기 비교에 기초한 아날로그 신호의 디지털화의 정밀도가 향상된다.

또한, 차동형 비교기에서는, 제1 및 제2 입력 단자의 비교 동작이 전류량에 의존하지 않기 때문에, 기생 용량을 증가시키지 않고, 소비 전류를 억제할 수 있으며, 보다 적은 소비 전류로 고정밀도의 아날로그 ·디지털 변환 처리를 행할 수 있다.

또한, 본 발명의 제3 관점에 따르면, 촬상 장치의 광전 변환 신호의 판독 회로에 설치된 아날로그 ·디지털 변환기를 차동형 비교기로써 구성하는 동시에 오프셋 제거 기능부를 설치함으로써, 램프 파형 신호 등의 기준 신호를 이용한 광전 변환 신호의 디지털화 처리를 고정밀도로 행할 수 있고, 그에 따라 얻어지는 화질이 향상된다.

또한, 차동형 비교기는 기생 용량을 증가시키지 않고, 소비 전류를 억제할 수 있기 때문에, 예를 들면, CMOS 이미지 센서에 있어서 복수의 픽셀부의 열마다 컬럼 ADC 등의 아날로그 ·디지털 변환기를 설치하는 경우와 같이, 다수의 아날로그 ·디지털 변환기를 배치하는 구성에 있어서 소비 전류의 억제 효과가 크다.

이하, 도면을 참조하면서, 본 발명의 실시 형태에 대해서 상세하게 설명한다.

도 1은 본 발명의 일 실시 형태인 차동형 비교기를 포함하는 아날로그 ·디지털 변환 장치의 구성의 일례를 도시한 블록도이며, 도 2는 그 내부 구성을 보다 상세하게 예시한 회로도, 도 3은 본 실시 형태의 아날로그 ·디지털 변환 장치를 포함하는 촬상 장치의 전체 구성의 일례를 도시한 블록도이다.

본 실시 형태에서는, 예를 들면 CM0S 이미지 센서로 이루어진 촬상 장치(10)에 적용한 경우를 예로서 설명한다.

도 3에 예시되는 바와 같이, 본 실시 형태의 촬상 장치(10)는 복수의 픽셀부(23)가 행(21) 및 열(22)을 따라 2차원적으로 배열된 픽셀 어레이(20)와, 수직 주 사 회로(31) 및 수평 주사 회로(32)를 구비하고 있다.

개개의 픽셀부(23)는, 예컨대 광전 변환 소자로서의 포토다이오드와, 이 포토다이오드의 초기화나 출력 신호의 증폭, 타이밍 제어를 행하기 위한 트랜지스터 등으로 구성되어 있다. 개개의 픽셀부(23)는 광의 삼원색 중 어느 한 색의 컬러 필터로 덮여 각 색의 광의 광전 변환을 행한다.

수직 주사 회로(31)는 픽셀 어레이(20)의 복수의 픽셀부(23)를 행(21)의 단위로 선택하는 타이밍을 제어한다. 수평 주사 회로(32)는 행(21) 내의 개개의 픽셀부(23)를, 열(22) 단위로 개별로 선택하는 타이밍을 제어한다.

이 실시 형태에서는, 픽셀부(23)의 개개의 열(22) 단위로 컬럼 CDS 회로(40), 컬럼 AMP 회로(50), 컬럼 ADC 회로(60) 및 래치 회로(70)가 설치되어 있다.

컬럼 CDS 회로(40)는 상관 이중 샘플링 기술로써, 픽셀부(23)에서의 광전 변환 소자의 리셋시 등에 발생하는 잡음을 광전 변환 신호로부터 제거하도록 처리한다.

컬럼 AMP 회로(50)는 컬럼 CDS 회로(40)로부터 출력된 광전 변환 신호를 증폭하도록 처리한다.

컬럼 ADC 회로(60)는 램프 파형 발생 회로(51)로부터 얻어지는 램프 파형 신호(RampV)를 이용하여, 후술하는 바와 같이, 광전 변환 신호를 디지털화 처리한다.

래치 회로(70)는 열(22)[픽셀부(23)] 단위로 디지털 변환후의 광전 변환 신호를 유지하고, 수평 주사 회로(32)로부터 출력되는 수평 스캐닝 신호에 동기하여 후단의 컬러 프로세서(80)로 출력하는 처리를 한다.

컬러 프로세서(80)는 각 색에 대응한 픽셀부(23)의 각각의 광전 변환 신호의 디지털값을 처리하여, 예를 들면, YUV, YCbCr, RGB 등의 임의의 규격의 화상 신호로 변환하여 출력하는 기능을 갖는다.

도 1에 예시하는 바와 같이, 본 실시 형태의 컬럼 ADC 회로(60)는 입력측에서 출력측으로 차례로 2단에 접속된 차동형 비교기(61) 및 차동형 비교기(62)와, 차동형 비교기(62)의 출력측과 래치 회로(70) 사이에 접속된 인버터(69)를 갖는다.

차동형 비교기(61)의 기준 신호 입력 단자(61a)에는 스위치(68)[스위치(S2)]를 통해 램프 파형 발생 회로(51)에 접속되고, 램프 파형 신호(RampV)가 입력된다.

차동형 비교기(61)의 아날로그 신호 입력 단자(61b)에는 스위치(67)[스위치(S1x)]를 통해 픽셀부(23)로부터의 광전 변환 신호(23a)(ADC-in)가 입력된다. 또한, 이 아날로그 신호 입력 단자(61b)에는 광전 변환 신호(23a)의 전압 레벨을 유지하기 위한 신호용 용량 소자(63)[신호용 용량 소자(C3)]가 설치되어 있다.

전단의 차동형 비교기(61)의 출력 단자(61c) 및 출력 단자(61d)는 정 ·부의 극성을 합쳐서 후단의 차동형 비교기(62)의 입력 단자(62a) 및 입력 단자(62b)에 각각 접속되어 있다.

본 실시 형태의 경우, 차동형 비교기(61)에는 그 기준 신호 입력 단자(61a) 및 입력 단자(62b)의 단락을 제어하는 스위치(64)[스위치(S1)]와, 아날로그 신호 입력 단자(61b)와 출력 단자(61d)의 단락을 제어하는 스위치(65)[스위치(S1)]와, 아날로그 신호 입력 단자(61b)에 있어서의 스위치(64)의 단락 위치와 스위치(65)의 단락 위치 사이에 설치된 용량 소자(66)[용량 소자(C1)]로 오프셋 제거 기능부를 구비하고 있다.

마찬가지로, 후단의 차동형 비교기(62)에도, 스위치(64a)[스위치(S1)], 스위치(65a)[스위치(S1)], 용량 소자(66a)[용량 소자(C2)]로 이루어지는 오프셋 제거 기능부가 제공되어 있다.

도 2에 예시되는 바와 같이, 차동형 비교기(61)는 전원 VDD에 병렬로 접속되는 pMOS 트랜지스터(Q1), nMOS 트랜지스터(Q2) 및 pMOS 트랜지스터(Q3), nMOS 트랜지스터(Q4)와, 이들 계열을 통합하여 접지하는 nMOS 트랜지스터(Q5)로 구성되고, 각 계열의 pMOS 트랜지스터(Q1) 및 pMOS 트랜지스터(Q3)의 게이트는 pMOS 트랜지스터(Q1)의 소스측에 접속됨으로써 부하 저항을 구성하고, nMOS 트랜지스터(Q2)의 게이트에는 아날로그 신호 입력 단자(61b)가 접속되고, nMOS 트랜지스터(Q4)의 게이트에는 기준 신호 입력 단자(61a)가 접속되어 있다. nMOS 트랜지스터(Q5)는 정전류원과 같이 기능한다.

이하, 본 실시 형태의 작용의 일례에 대해서, 도 4의 선도 등을 참조하여 설명한다. 우선, 픽셀 어레이(20)에서는, 수직 주사 회로(31)에 의한 수직 동기 신호로써 개개의 행(21)이 선택되고, 이 행(21) 내의 픽셀부(23)의 광전 변환 소자의 리셋이 실행되며, 그 후, 해당 행(21) 내에 있어서의 개개의 픽셀부(23)[열(22)]의 판독이 수평 주사 회로(32)로부터의 수평 동기 신호(열 선택 출력 신호)에 의해 차례로 실행된다.

그리고, 하나의 픽셀부(23)[열(22)]로부터 출력되는 광전 변환 신호(23a)는 컬럼 CDS 회로(40)로써 리셋 잡음 등이 제거되며, 컬럼 AMP 회로(50)로써 증폭된 후, 컬럼 ADC 회로(60)에 ADC-in으로서 입력되고, 아날로그 ·디지털 변환 처리가 행해져 디지털화된다.

즉, 컬럼 ADC 회로(60)에서는, 광전 변환 신호(23a)의 입력 계기인 열 선택 출력 신호에 동기하여 스위치(S1), 스위치(S1x)를 폐쇄하고, 도래하는 광전 변환 신호(23a)의 전위 레벨에 대응한 전하가 신호용 용량 소자(C3)에 축적되는 동시에, 스위치(S1)로써 차동형 비교기(61)[차동형 비교기(62)]의 입출력측이 단락되기 때문에, 용량 소자(C1)[용량 소자(C2)]에는 차동형 비교기(61)[차동형 비교기(61)]의 임계치 전압(동작점)의 레벨을 기준으로 하는 광전 변환 신호(23a)의 전위에 대응한 전하가 축적되며, 도 1 중의 A∼E점의 전위는 광전 변환 신호(23a)(ADC-in)의 레벨이 된다.

그 후, 스위치(S1) 및 스위치(S1x)를 개방하고, 스위치(S2)를 폐쇄하여 램프 파형 발생 회로(51)로부터 기준 신호 입력 단자(61a)에 램프 파형 신호(RampV)를 입력하면, 출력측의 C점 및 D점은 ADC-in의 레벨을 중심으로 하여 광전 변환 신호(23a)를 입력하기 전과는 반대의 전위로 반전하고, 인버터(69)에 반전 출력에 의해 카운터(71)에서는, 카운트가 시작되고, 점진적으로 감소하는 램프 파형 신호(RampV)가 B점의 광전 변환 신호(23a)의 전압값과 크로스하는 순간에, 차동형 비교기(61) 및 차동형 비교기(62)의 출력측의 C점∼E점의 전위가 반전하고, 인버터(69)의 반전 출력에 의해 카운터(71)의 카운트값이 래치 회로(70)에 래치된다. 이 카운트값은 광전 변환 신호(23a)를 소정의 비트 폭의 디지털값으로 변환하게 된다.

그리고, 래치 회로(70)의 디지털 데이터는 수평 동기 신호에 동기하여 컬러 프로세서(80)에 출력되어 처리된다.

이와 같이, 본 실시 형태에 따르면, 스위치(S1x)를 폐쇄하여 광전 변환 신호(23a)를 입력할 때에, 스위치(S1)를 폐쇄하여 차동형 비교기(61)를 구성하는 트랜지스터의 임계치 전압을 기준으로 하는 광전 변환 신호(23a)의 전압을 용량 소자(C1, C2) 및 신호용 용량 소자(C3)에 축적함으로써, 차동형 비교기(61)의 임계치 전압이나 기생 용량 등이 제거되기 때문에, A점의 전위가 고정되고, 스위치(S1) 및 스위치(S1x)를 개방하고, 스위치(S2)를 폐쇄하여 비교를 위한 램프 파형 신호(RampV)를 입력할 때에, 용량 소자(C1)의 전하 변동에 기인하는 B점의 전위 변동이 없어지며, 광전 변환 신호(23a)와 램프 파형 신호(RampV)를 정밀하게 비교하는 것이 가능해진다.

이 때문에, 광전 변환 신호(23a)의 디지털 변환의 불균일에 기인하여 예를 들면 촬영 화상의 농담이나 색 얼룩 등이 발생하는 일이 없어지고, 촬상 장치(10)로부터 출력되는 화질이 향상된다.

또한, 차동형 비교기(61)는 pMOS 트랜지스터(Q1), nMOS 트랜지스터(Q2) 및 pMOS 트랜지스터(Q3), nMOS 트랜지스터(Q4)의 각 입력 계열에 공통의 nMOS 트랜지스터(Q5)로 결정되는 일정 전류값의 분배에 의해 차동 동작하기 때문에, nMOS 트랜지스터(Q5)로 제어되는 전류값 자체를 크게 할 필요가 없고, 소비 전류를 억제할 수 있다. 또한, 전류 억제를 위해 차동형 비교기(61)를 구성하는 트랜지스터의 게이트 길이를 크게 할 필요도 없고, 기생 용량이 커지는 일도 없다.

컬럼 ADC 회로(60)는 열(22)의 각각마다 설치되기 때문에, 예를 들면, 해상 도의 개선을 위해 픽셀 어레이(20)에 있어서의 픽셀부(23)의 수나 밀도를 증대시킨 경우, 컬럼 ADC 회로(60)의 수도 증가하지만, 본 실시 형태와 같이 개개의 컬럼 ADC 회로(60)의 소비 전류를 억제함으로써, 컬럼 ADC 회로(60)에 있어서의 디지털화 정밀도가 좋은 고화질이면서 고해상도의 영상을 출력하는 고성능의 촬상 장치(10)를 저소비 전류(전력)로써 실현하는 것이 가능해진다.

또, 본 발명은 전술한 실시 형태에 예시한 구성에 한정되지 않고, 그 취지를 일탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.

(부기 1)

제1 및 제2 입력 단자의 각각에 입력되는 제1 및 제2 입력 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기로서,

상기 제1 또는 제2 입력 단자의 상기 차동형 비교기측에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 오프셋 용량 소자와 차동형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 것을 특징으로 하는 차동형 비교기.

(부기 2)

부기 1에 기재한 차동형 비교기에 있어서, 전단의 차동형 비교기로부터 출력되는 정 및 부의 상기 논리 신호를 다음 단의 차동형 비교기의 상기 제1 및 제2 입력 단자에 입력함으로써, 상기 차동형 비교기를 다단으로 접속한 것을 특징으로 하 는 차동형 비교기.

(부기 3)

부기 1에 기재한 차동형 비교기에 있어서, 상기 오프셋 용량 소자가 설치된 상기 제1 또는 제2 입력 단자에는 아날로그 ·디지털 변환 대상의 아날로그 신호가 입력되고, 다른 상기 제2 또는 제1 입력 단자에는 램프 파형 신호가 입력되며, 상기 아날로그 신호의 입력 계기로부터 상기 아날로그 신호와 상기 램프 파형 신호의 레벨이 일치할 때까지의 시간을 계수하는 카운터의 온/오프를 상기 출력 단자의 상기 논리 신호로 제어함으로써, 상기 아날로그 신호를 상기 카운터의 카운터값으로서 디지털 변환하는 아날로그 ·디지털 변환기로서 기능하는 것을 특징으로 하는 차동형 비교기.

(부기 4)

제1 및 제2 입력 단자의 각각에 입력되는 아날로그 신호 및 기준 신호의 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기와, 상기 논리 신호로써 기동 및 정지가 제어되는 카운터를 포함하고, 상기 아날로그 신호의 입력 계기로부터 상기 아날로그 신호와 상기 기준 신호가 일치할 때까지의 동안에 상기 카운터에 의해 계수된 카운터값을 상기 아날로그 신호의 디지털 변환값으로서 출력하는 아날로그 ·디지털 변환 장치로서,

상기 차동형 비교기는 상기 제1 입력 단자의 상기 차동형 비교기측에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 오프셋 용량 소자와 차동 형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 것을 특징으로 하는 아날로그 ·디지털 변환 장치.

(부기 5)

부기 4에 기재한 아날로그 ·디지털 변환 장치에 있어서, 전단의 차동형 비교기로부터 출력되는 정 및 부의 상기 논리 신호를 다음 단의 상기 차동형 비교기의 상기 제1 및 제2 입력 단자에 입력함으로써, 상기 차동형 비교기를 다단으로 접속한 것을 특징으로 하는 아날로그 ·디지털 변환 장치.

(부기 6)

부기 4에 기재한 아날로그 ·디지털 변환 장치에 있어서, 상기 아날로그 신호가 입력되는 상기 제1 입력 단자에 접속되고, 상기 아날로그 신호를 유지하는 신호용 용량 소자를 더 구비한 것을 특징으로 하는 아날로그 ·디지털 변환 장치.

(부기 7)

부기 4에 기재한 아날로그 ·디지털 변환 장치에 있어서, 상기 기준 신호는 램프 파형 신호인 것을 특징으로 하는 아날로그 ·디지털 변환 장치.

(부기 8)

각각이 광전 변환 소자를 포함하는 복수의 픽셀부가 행 및 열 방향으로 2차원적으로 배열된 픽셀 어레이와, 개개의 상기 픽셀부로부터 출력되는 광전 변환 신호를 디지털 신호로 변환하는 아날로그 ·디지털 변환기를 포함하는 판독 회로를 갖는 촬상 장치로서,

상기 아날로그 ·디지털 변환기는,

상기 제1 입력 단자에 설치된 오프셋 용량 소자와, 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치와, 상기 출력 단자와 상기 오프셋 용량 소자가 설치된 상기 제1 입력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 것을 특징으로 하는 촬상 장치.

(부기 9)

부기 8에 기재한 촬상 장치에 있어서, 상기 아날로그 ·디지털 변환기는 상기 논리 신호로써 기동 및 정지가 제어됨으로써 상기 아날로그 신호의 입력 계기로부터 상기 아날로그 신호와 상기 기준 신호가 일치할 때까지의 동안에 상기 카운터에 의해 계수된 카운터값을 상기 아날로그 신호의 디지털 변환값으로서 출력하는 카운터를 더 포함하는 것을 특징으로 하는 촬상 장치.

(부기 10)

부기 8에 기재한 촬상 장치에 있어서, 상기 아날로그 ·디지털 변환기에는 전단의 상기 차동형 비교기로부터 출력되는 정 및 부의 상기 논리 신호를 다음 단의 상기 차동형 비교기의 상기 제1 및 제2 입력 단자에 입력함으로써 상기 차동형 비교기가 다단으로 설치되어 있는 것을 특징으로 하는 촬상 장치.

(부기 11)

부기 8에 기재한 촬상 장치에 있어서, 상기 판독 회로는 상기 아날로그 ·디지털 변환기의 전단에 배치되고, 상관 이중 샘플링으로써 상기 광전 변환 신호에 포함되는 잡음을 제거하는 잡음 제거 회로를 더 포함하는 것을 특징으로 하는 촬상 장치.

(부기 12)

부기 8에 기재한 촬상 장치에 있어서, 상기 판독 회로는 상기 픽셀부의 상기 행 또는 열 단위로 설치되어 있는 것을 특징으로 하는 촬상 장치.

(부기 13)

부기 8에 기재한 촬상 장치에 있어서, 상기 기준 신호는 램프 파형 신호인 것을 특징으로 하는 촬상 장치.

(부기 14)

부기 8에 기재한 촬상 장치에 있어서, 상기 촬상 장치는 CM0S 이미지 센서인 것을 특징으로 하는 촬상 장치.

본 발명에 따르면, 보다 적은 소비 전류로 고정밀도의 아날로그 ·디지털 변환을 실현하는 것이 가능한 차동형 비교기를 제공할 수 있다.

또한, 보다 적은 소비 전류로 고정밀도의 아날로그 ·디지털 변환을 실현하는 것이 가능한 아날로그 ·디지털 변환 장치를 제공할 수 있다.

또한, 보다 적은 소비 전류로 고화질의 영상 데이터 출력하는 것이 가능한 촬상 장치를 제공할 수 있다.

Claims

제1 및 제2 입력 단자의 각각에 입력되는 제1 및 제2 입력 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기로서,

상기 제1 또는 제2 입력 단자의 상기 차동형 비교기측에 설치된 오프셋 용량 소자; 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치; 및 상기 오프셋 용량 소자와 차동형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 것을 특징으로 하는 차동형 비교기.
제 1항에 있어서,

전단의 차동형 비교기로부터 출력되는 정 및 부의 상기 논리 신호를 다음 단의 차동형 비교기의 제1 및 제2 입력 단자에 입력함으로써, 상기 차동형 비교기를 다단으로 접속한 것을 특징으로 하는 차동형 비교기.
제 1항에 있어서,

상기 오프셋 용량 소자가 설치된 상기 제1 또는 제2 입력 단자에는 아날로그·디지털 변환 대상의 아날로그 신호가 입력되고, 다른 상기 제2 또는 제1 입력 단자에는 램프 파형 신호가 입력되며,

상기 아날로그 신호의 입력 계기로부터 상기 아날로그 신호와 상기 램프 파형 신호의 레벨이 일치할 때까지의 시간을 계수하는 카운터의 온/오프를 상기 출력 단자의 상기 논리 신호로써 제어함으로써, 상기 아날로그 신호를 상기 카운터의 카운터값으로서 디지털 변환하는 아날로그·디지털 변환기로서 기능하는 것을 특징으로 하는 차동형 비교기.
제1 및 제2 입력 단자의 각각에 입력되는 아날로그 신호 및 기준 신호의 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기와, 상기 논리 신호로써 기동 및 정지가 제어되는 카운터를 포함하고, 상기 아날로그 신호의 입력 계기로부터 상기 아날로그 신호와 상기 기준 신호가 일치할 때까지의 동안에 상기 카운터에 의해 계수된 카운터값을 상기 아날로그 신호의 디지털 변환값으로서 출력하는 아날로그·디지털 변환 장치로서,

상기 차동형 비교기는,

상기 제1 입력 단자의 차동형 비교기측에 설치된 오프셋 용량 소자; 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치; 및 상기 오프셋 용량 소자와 차동형 비교기의 접속점과 상기 출력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 것을 특징으로 하는 아날로그·디지털 변환 장치.
제 4항에 있어서,

전단의 차동형 비교기로부터 출력되는 정 및 부의 상기 논리 신호를 다음 단의 차동형 비교기의 상기 제1 및 제2 입력 단자에 입력함으로써, 상기 차동형 비교기를 다단으로 접속한 것을 특징으로 하는 아날로그 ·디지털 변환 장치.
제 4항에 있어서,

상기 아날로그 신호가 입력되는 상기 제1 입력 단자에 접속되고, 상기 아날로그 신호를 유지하는 신호용 용량 소자를 더 구비한 것을 특징으로 하는 아날로그·디지털 변환 장치.
제 4항에 있어서,

상기 기준 신호는 램프 파형 신호인 것을 특징으로 하는 아날로그·디지털 변환 장치.
각각이 광전 변환 소자를 포함하는 복수의 픽셀부가 행 및 열 방향으로 2차원적으로 배열된 픽셀 어레이와, 개개의 상기 픽셀부로부터 출력되는 광전 변환 신호를 디지털 신호로 변환하는 아날로그·디지털 변환기를 포함하는 판독 회로를 갖는 촬상 장치로서,

상기 아날로그·디지털 변환기는,

제1 및 제2 입력 단자의 각각에 입력되는 상기 광전 변환 신호 및 기준 신호의 신호 레벨의 일치/불일치에 따라 출력 단자에 정 및/또는 부의 논리 신호를 출력하는 차동형 비교기와,

상기 제1 입력 단자에 설치된 오프셋 용량 소자; 상기 오프셋 용량 소자를 포함하는 폐루프를 형성하도록 상기 제1 및 제2 입력 단자를 단락시키는 제1 스위치; 및 상기 출력 단자와 상기 오프셋 용량 소자가 설치된 상기 제1 입력 단자를 단락시키는 제2 스위치를 포함하는 오프셋 제거 기능부를 갖는 것을 특징으로 하는 촬상 장치.
제 8항에 있어서,

상기 아날로그·디지털 변환기는 상기 논리 신호로 기동 및 정지가 제어됨으로써 상기 아날로그 신호의 입력 계기로부터 상기 아날로그 신호와 상기 기준 신호가 일치할 때까지 그 동안에 상기 카운터에 의해 계수된 카운터값을 상기 아날로그 신호의 디지털 변환값로서 출력하는 카운터를 더 포함하는 것을 특징으로 하는 촬상 장치.
제 8항에 있어서,

상기 아날로그·디지털 변환기에는 전단의 차동형 비교기로부터 출력되는 정 및 부의 상기 논리 신호를 다음 단의 차동형 비교기의 제1 및 제2 입력 단자에 입력함으로써, 상기 차동형 비교기가 다단으로 설치되어 있는 것을 특징으로 하는 촬상 장치.