KR100641708B1 - 멀티-포트 메모리 소자 - Google Patents
멀티-포트 메모리 소자 Download PDFInfo
- Publication number
- KR100641708B1 KR100641708B1 KR1020050029431A KR20050029431A KR100641708B1 KR 100641708 B1 KR100641708 B1 KR 100641708B1 KR 1020050029431 A KR1020050029431 A KR 1020050029431A KR 20050029431 A KR20050029431 A KR 20050029431A KR 100641708 B1 KR100641708 B1 KR 100641708B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- pmos transistor
- data bus
- nmos transistor
- global data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Abstract
Description
Claims (24)
- 다수의 버스 라인을 구비하는 글로벌 데이터 버스;상기 글로벌 데이터 버스와 데이터를 교환하기 위한 전류 센싱 방식의 송/수신기를 구비하는 다수의 데이터 송수신 블럭;액티브 모드 신호에 응답하여 상기 글로벌 데이터 버스의 스윙폭을 접지전압보다 높은 제1 전압(VN)과 전원전압 보다 낮은 제2 전압(VP)으로 제한하여 구동하기 위한 터미네이션 수단; 및상기 제1 전압(VN) 및 상기 제2 전압(VP)을 생성하기 위한 전압 생성 수단을 구비하는 멀티-포트 메모리 소자.
- 제1항에 있어서,상기 터미네이션 수단은,드레인이 전원전압단에 접속되며 VN+VTN을 게이트 입력으로 하는 제1 NMOS 트랜지스터 - 상기 VTN은 상기 제1 NMOS 트랜지스터의 문턱전압임 - ;상기 제1 NMOS 트랜지스터의 소오스와 상기 글로벌 데이터 버스 사이에 접속되며 상기 액티브 모드 신호의 반전 신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터;드레인이 접지전압단에 접속되며 VP-|VTP|를 게이트 입력으로 하는 제2 PMOS 트랜지스터 - 상기 VTP는 상기 제2 PMOS 트랜지스터의 문턱전압임 - ; 및상기 제2 PMOS 트랜지스터의 소오스와 상기 글로벌 데이터 버스 사이에 접속되며 상기 액티브 모드 신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제1항에 있어서,상기 터미네이션 수단은,소오스가 전원전압단에 접속되며 상기 액티브 모드 신호의 반전 신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터;상기 제1 PMOS 트랜지스터의 드레인과 상기 글로벌 데이터 버스 사이에 접속되며 VN+VTN을 게이트 입력으로 하는 제1 NMOS 트랜지스터 - 상기 VTN은 상기 제1 NMOS 트랜지스터의 문턱전압임 - ;소오스가 접지전압단에 접속되며 상기 액티브 모드 신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터; 및상기 제2 NMOS 트랜지스터의 드레인과 상기 글로벌 데이터 버스 사이에 접속되며 VP-|VTP|를 게이트 입력으로 하는 제2 PMOS 트랜지스터 - 상기 VTP는 상기 제2 PMOS 트랜지스터의 문턱전압임 - 를 구비하는 것을 특징으로 하는 멀티-포트 메 모리 소자.
- 제2항 또는 제3항에 있어서,상기 전압 생성 수단은,상기 전원전압을 입력받아 정전압 기준전압을 생성하기 위한 기준전압 발생기와,상기 정전압 기준전압을 입력 받아 상기 제1 전압(VN) 및 상기 제2 전압(VP)을 생성하기 위한 레벨 쉬프터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제4항에 있어서,상기 레벨 쉬프터는,상기 접지전압단에 접속되며, 바이어스 전압을 게이트 입력으로 하는 싱크 NMOS 트랜지스터;상기 싱크 NMOS 트랜지스터와 제1 노드 사이에 접속되며 상기 정전압 기준전압을 게이트 입력으로 하는 제1 차동입력 NMOS 트랜지스터;상기 싱크 NMOS 트랜지스터와 제2 노드 사이에 접속되며 피드백 기준전압을 게이트 입력으로 하는 제2 차동입력 NMOS 트랜지스터;상기 제1 노드와 상기 전원전압단 사이에 접속되며 상기 제2 노드에 걸린 전압을 게이트 입력으로 하는 제1 로드 PMOS 트랜지스터;상기 제2 노드와 상기 전원전압단 사이에 접속되며 제2 노드에 걸린 전압을 게이트 입력으로 하는 제2 로드 PMOS 트랜지스터 - 상기 제1 로드 PMOS 트랜지스터와 전류미러를 구성함 - ;제3 노드와 상기 전원전압단 사이에 접속되며 상기 제1 노드에 걸린 전압을 게이트 입력으로 하는 구동 PMOS 트랜지스터; 및상기 제3 노드와 상기 접지전압단 사이에 접속되어 상기 피드백 기준전압을 제공하기 위한 전압 디바이더를 구비하여,상기 제3 노드로 상기 제1 전압(VN)을 출력하고, 상기 전압 디바이더의 출력단으로 상기 제2 전압(VP)을 출력하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제4항에 있어서,상기 기준전압 발생기는 위들러 타입 또는 밴드캡 타입의 기준전압 발생회로로 구현하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제2항 또는 제3항에 있어서,각각의 상기 데이터 송수신 블럭에 구비된 상기 송신기는,상기 글로벌 데이터 버스와 상기 접지전압단 사이에 차례로 연결되며, 각각 데이터 신호 및 데이터 구동펄스를 게이트 입력으로 하는 제3 및 제4 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제7항에 있어서,각각의 상기 데이터 송수신 블럭에 구비된 상기 수신기는,소오스가 상기 전원전압단에 접속되며 드레인과 게이트가 다이오드 접속된 제3 PMOS 트랜지스터;소오스가 상기 전원전압단에 접속되며 드레인이 출력 노드에 접속된 제4 PMOS 트랜지스터;드레인이 상기 제3 PMOS 트랜지스터의 드레인에 접속되고 소오스가 상기 글로벌 데이터 버스에 접속되며 게이트로 기준전압을 인가받는 제5 NMOS 트랜지스터;드레인이 상기 제4 PMOS 트랜지스터의 드레인(출력 노드)에 접속되며 게이트로 상기 기준전압을 인가 받는 제6 NMOS 트랜지스터;드레인이 상기 제6 NMOS 트랜지스터의 소오스에 접속되고 소오스가 상기 접지전압단에 접속되며, 게이트로 데이터 평가신호를 인가받는 제7 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 다수의 버스 라인을 구비하는 글로벌 데이터 버스;상기 글로벌 데이터 버스와 데이터를 교환하기 위한 전류 센싱 방식의 송/수신기를 구비하는 다수의 데이터 송수신 블럭;액티브 모드 신호에 응답하여 상기 글로벌 데이터 버스의 스윙폭을 접지전압과 제1 전압(VP) - 전원전압 보다 낮은 레벨임 - 으로 제한하여 구동하기 위한 터미네이션 수단; 및상기 제1 전압(VP)을 생성하기 위한 전압 생성 수단을 구비하는 멀티-포트 메모리 소자.
- 제9항에 있어서,상기 터미네이션 수단은,드레인이 접지전압단에 접속되며 VP-|VTP|를 게이트 입력으로 하는 제1 PMOS 트랜지스터 - 상기 VTP는 상기 제1 PMOS 트랜지스터의 문턱전압임 - 과,상기 제1 PMOS 트랜지스터의 소오스와 상기 글로벌 데이터 버스 사이에 접속되며 상기 액티브 모드 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터를 구비 하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제9항에 있어서,상기 터미네이션 수단은,소오스가 접지전압단에 접속되며 상기 액티브 모드 신호를 게이트 입력으로 하는 제1 NMOS 트랜지스터와,상기 제1 NMOS 트랜지스터의 드레인과 상기 글로벌 데이터 버스 사이에 접속되며 VP-|VTP|를 게이트 입력으로 하는 제1 PMOS 트랜지스터 - 상기 VTP는 상기 제1 PMOS 트랜지스터의 문턱전압임 - 를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제10항 또는 제11항에 있어서,상기 전압 생성 수단은,상기 전원전압을 입력받아 정전압 기준전압을 생성하기 위한 기준전압 발생기와,상기 정전압 기준전압을 입력 받아 상기 제1 전압(VP)을 생성하기 위한 레벨 쉬프터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제12항에 있어서,상기 레벨 쉬프터는,상기 접지전압단에 접속되며, 바이어스 전압을 게이트 입력으로 하는 싱크 NMOS 트랜지스터;상기 싱크 NMOS 트랜지스터와 제1 노드 사이에 접속되며 상기 정전압 기준전압을 게이트 입력으로 하는 제1 차동입력 NMOS 트랜지스터;상기 싱크 NMOS 트랜지스터와 제2 노드 사이에 접속되며 피드백 기준전압을 게이트 입력으로 하는 제2 차동입력 NMOS 트랜지스터;상기 제1 노드와 상기 전원전압단 사이에 접속되며 상기 제2 노드에 걸린 전압을 게이트 입력으로 하는 제1 로드 PMOS 트랜지스터;상기 제2 노드와 상기 전원전압단 사이에 접속되며 제2 노드에 걸린 전압을 게이트 입력으로 하는 제2 로드 PMOS 트랜지스터 - 상기 제1 로드 PMOS 트랜지스터와 전류미러를 구성함 - ;제3 노드와 상기 전원전압단 사이에 접속되며 상기 제1 노드에 걸린 전압을 게이트 입력으로 하는 구동 PMOS 트랜지스터; 및상기 제3 노드와 상기 접지전압단 사이에 접속되어 상기 피드백 기준전압을 제공하기 위한 전압 디바이더를 구비하여,상기 전압 디바이더의 출력단으로 상기 제1 전압(VP)을 출력하는 것을 특징 으로 하는 멀티-포트 메모리 소자.
- 제12항에 있어서,상기 기준전압 발생기는 위들러 타입 또는 밴드캡 타입의 기준전압 발생회로로 구현하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제10항 또는 제11항에 있어서,각각의 상기 데이터 송수신 블럭에 구비된 상기 송신기는,상기 글로벌 데이터 버스와 상기 접지전압단 사이에 차례로 연결되며, 각각 데이터 신호 및 데이터 구동펄스를 게이트 입력으로 하는 제2 및 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제15항에 있어서,각각의 상기 데이터 송수신 블럭에 구비된 상기 수신기는,소오스가 상기 전원전압단에 접속되며 드레인과 게이트가 다이오드 접속된 제2 PMOS 트랜지스터;소오스가 상기 전원전압단에 접속되며 드레인이 출력 노드에 접속된 제3 PMOS 트랜지스터;드레인이 상기 제2 PMOS 트랜지스터의 드레인에 접속되고 소오스가 상기 글로벌 데이터 버스에 접속되며 게이트로 기준전압을 인가받는 제4 NMOS 트랜지스터;드레인이 상기 제3 PMOS 트랜지스터의 드레인(출력 노드)에 접속되며 게이트로 상기 기준전압을 인가 받는 제5 NMOS 트랜지스터;드레인이 상기 제5 NMOS 트랜지스터의 소오스에 접속되고 소오스가 상기 접지전압단에 접속되며, 게이트로 데이터 평가신호를 인가받는 제6 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 다수의 버스 라인을 구비하는 글로벌 데이터 버스;상기 글로벌 데이터 버스와 데이터를 교환하기 위한 전류 센싱 방식의 송/수신기를 구비하는 다수의 데이터 송수신 블럭;액티브 모드 신호에 응답하여 상기 글로벌 데이터 버스의 스윙폭을 제1 전압(VN) - 접지전압 보다 높은 레벨임 - 과 전원전압으로 제한하여 구동하기 위한 터미네이션 수단; 및상기 제1 전압(VN)을 생성하기 위한 전압 생성 수단을 구비하는 멀티-포트 메모리 소자.
- 제17항에 있어서,상기 터미네이션 수단은,드레인이 전원전압단에 접속되며 VN+VTN을 게이트 입력으로 하는 제1 NMOS 트랜지스터 - 상기 VTN은 상기 제1 NMOS 트랜지스터의 문턱전압임 - 와,상기 제1 NMOS 트랜지스터의 소오스와 상기 글로벌 데이터 버스 사이에 접속되며 상기 액티브 모드 신호의 반전 신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제17항에 있어서,상기 터미네이션 수단은,소오스가 전원전압단에 접속되며 상기 액티브 모드 신호의 반전 신호를 게이트 입력으로 하는 제1 PMOS 트랜지스터와,상기 제1 PMOS 트랜지스터의 드레인과 상기 글로벌 데이터 버스 사이에 접속되며 VN+VTN을 게이트 입력으로 하는 제1 NMOS 트랜지스터 - 상기 VTN은 상기 제1 NMOS 트랜지스터의 문턱전압임 - 를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제18항 또는 제19항에 있어서,상기 전압 생성 수단은,상기 전원전압을 입력받아 정전압 기준전압을 생성하기 위한 기준전압 발생기와,상기 정전압 기준전압을 입력 받아 상기 제1 전압(VN)을 생성하기 위한 레벨 쉬프터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제20항에 있어서,상기 레벨 쉬프터는,상기 접지전압단에 접속되며, 바이어스 전압을 게이트 입력으로 하는 싱크 NMOS 트랜지스터;상기 싱크 NMOS 트랜지스터와 제1 노드 사이에 접속되며 상기 정전압 기준전압을 게이트 입력으로 하는 제1 차동입력 NMOS 트랜지스터;상기 싱크 NMOS 트랜지스터와 제2 노드 사이에 접속되며 피드백 기준전압을 게이트 입력으로 하는 제2 차동입력 NMOS 트랜지스터;상기 제1 노드와 상기 전원전압단 사이에 접속되며 상기 제2 노드에 걸린 전압을 게이트 입력으로 하는 제1 로드 PMOS 트랜지스터;상기 제2 노드와 상기 전원전압단 사이에 접속되며 제2 노드에 걸린 전압을 게이트 입력으로 하는 제2 로드 PMOS 트랜지스터 - 상기 제1 로드 PMOS 트랜지스터와 전류미러를 구성함 - ;제3 노드와 상기 전원전압단 사이에 접속되며 상기 제1 노드에 걸린 전압을 게이트 입력으로 하는 구동 PMOS 트랜지스터; 및상기 제3 노드와 상기 접지전압단 사이에 접속되어 상기 피드백 기준전압을 제공하기 위한 전압 디바이더를 구비하여,상기 제3 노드로 상기 제1 전압(VN)을 출력하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제20항에 있어서,상기 기준전압 발생기는 위들러 타입 또는 밴드캡 타입의 기준전압 발생회로로 구현하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제18항 또는 제19항에 있어서,각각의 상기 데이터 송수신 블럭에 구비된 상기 송신기는,상기 글로벌 데이터 버스와 상기 접지전압단 사이에 차례로 연결되며, 각각 데이터 신호 및 데이터 구동펄스를 게이트 입력으로 하는 제2 및 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
- 제23항에 있어서,각각의 상기 데이터 송수신 블럭에 구비된 상기 수신기는,소오스가 상기 전원전압단에 접속되며 드레인과 게이트가 다이오드 접속된 제2 PMOS 트랜지스터;소오스가 상기 전원전압단에 접속되며 드레인이 출력 노드에 접속된 제3 PMOS 트랜지스터;드레인이 상기 제2 PMOS 트랜지스터의 드레인에 접속되고 소오스가 상기 글로벌 데이터 버스에 접속되며 게이트로 기준전압을 인가받는 제4 NMOS 트랜지스터;드레인이 상기 제3 PMOS 트랜지스터의 드레인(출력 노드)에 접속되며 게이트로 상기 기준전압을 인가 받는 제5 NMOS 트랜지스터;드레인이 상기 제5 NMOS 트랜지스터의 소오스에 접속되고 소오스가 상기 접지전압단에 접속되며, 게이트로 데이터 평가신호를 인가받는 제6 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 멀티-포트 메모리 소자.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050029431A KR100641708B1 (ko) | 2005-04-08 | 2005-04-08 | 멀티-포트 메모리 소자 |
DE102005062983A DE102005062983A1 (de) | 2005-04-08 | 2005-12-28 | Multiport-Speicherbauelement |
US11/322,789 US7254087B2 (en) | 2005-04-08 | 2005-12-29 | Multi-port memory device |
JP2005380672A JP4848563B2 (ja) | 2005-04-08 | 2005-12-29 | マルチ−ポートメモリ素子 |
TW094147404A TWI310565B (en) | 2005-04-08 | 2005-12-30 | Multi-port memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050029431A KR100641708B1 (ko) | 2005-04-08 | 2005-04-08 | 멀티-포트 메모리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060106349A KR20060106349A (ko) | 2006-10-12 |
KR100641708B1 true KR100641708B1 (ko) | 2006-11-03 |
Family
ID=37026451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050029431A KR100641708B1 (ko) | 2005-04-08 | 2005-04-08 | 멀티-포트 메모리 소자 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7254087B2 (ko) |
JP (1) | JP4848563B2 (ko) |
KR (1) | KR100641708B1 (ko) |
DE (1) | DE102005062983A1 (ko) |
TW (1) | TWI310565B (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4803988B2 (ja) * | 2004-10-05 | 2011-10-26 | 株式会社デンソー | バンドギャップ基準電圧回路 |
KR100641707B1 (ko) * | 2005-04-08 | 2006-11-03 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
KR100762679B1 (ko) * | 2006-02-09 | 2007-10-01 | 삼성에스디아이 주식회사 | 레벨 쉬프터 |
KR100780657B1 (ko) * | 2006-09-27 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체메모리소자 및 그의 구동 방법 |
KR101001140B1 (ko) * | 2008-11-06 | 2010-12-15 | 주식회사 하이닉스반도체 | 반도체 메모리 소자와 터미네이션 동작 방법 |
US8189368B2 (en) * | 2009-07-31 | 2012-05-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cell structure for dual port SRAM |
KR20160148345A (ko) | 2015-06-16 | 2016-12-26 | 에스케이하이닉스 주식회사 | 데이터 출력 장치 |
US9396790B1 (en) * | 2015-06-30 | 2016-07-19 | Stmicroelectronics International N.V. | Multi-supply dual port register file |
US10529438B2 (en) | 2018-04-17 | 2020-01-07 | Nanya Technology Corporation | DRAM and method of designing the same |
KR102417256B1 (ko) | 2021-09-28 | 2022-07-06 | 주식회사 불스 | 차속동조 기능을 가지는 뿌리작물 수확기 |
KR102417247B1 (ko) | 2021-09-28 | 2022-07-07 | 주식회사 불스 | 뿌리작물 수확기용 수집부 제어장치 |
KR102417260B1 (ko) | 2021-11-25 | 2022-07-07 | 대한민국(농촌진흥청장) | 뿌리작물 수확기용 이물질 배출장치 |
KR102650867B1 (ko) | 2023-05-24 | 2024-03-25 | 주식회사 불스 | 자주형 수집부 제어장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6273488A (ja) * | 1985-09-25 | 1987-04-04 | Seiko Epson Corp | 半導体記憶装置 |
JPH0828118B2 (ja) * | 1988-07-12 | 1996-03-21 | 沖電気工業株式会社 | 半導体記憶装置のデータバスクランプ回路 |
JP3182811B2 (ja) * | 1991-09-10 | 2001-07-03 | 日本電気株式会社 | 半導体メモリ装置 |
JPH0991960A (ja) * | 1995-09-25 | 1997-04-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100268811B1 (ko) * | 1998-06-03 | 2000-10-16 | 김영환 | 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로 |
US6141275A (en) * | 1999-04-06 | 2000-10-31 | Genesis Semiconductor | Method of and apparatus for precharging and equalizing local input/output signal lines within a memory circuit |
JP2001043674A (ja) * | 1999-07-30 | 2001-02-16 | Fujitsu Ltd | 半導体記憶装置 |
US6643787B1 (en) | 1999-10-19 | 2003-11-04 | Rambus Inc. | Bus system optimization |
US6681353B1 (en) | 2000-07-05 | 2004-01-20 | Emc Corporation | Methods and apparatus for obtaining a trace of a digital signal within a field programmable gate array device |
JP2003317478A (ja) * | 2002-04-17 | 2003-11-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2005038482A (ja) * | 2003-07-17 | 2005-02-10 | Toshiba Microelectronics Corp | 半導体装置 |
KR100582821B1 (ko) | 2003-08-29 | 2006-05-23 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
US7006402B2 (en) | 2003-08-29 | 2006-02-28 | Hynix Semiconductor Inc | Multi-port memory device |
KR100596421B1 (ko) | 2003-12-22 | 2006-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100596432B1 (ko) | 2003-12-29 | 2006-07-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
KR100605592B1 (ko) * | 2004-05-06 | 2006-07-31 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자의 리드용 버스 연결회로 |
KR100605571B1 (ko) * | 2004-05-10 | 2006-07-31 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
KR100533976B1 (ko) * | 2004-05-10 | 2005-12-07 | 주식회사 하이닉스반도체 | 멀티-포트 메모리 소자 |
-
2005
- 2005-04-08 KR KR1020050029431A patent/KR100641708B1/ko active IP Right Grant
- 2005-12-28 DE DE102005062983A patent/DE102005062983A1/de not_active Ceased
- 2005-12-29 JP JP2005380672A patent/JP4848563B2/ja not_active Expired - Fee Related
- 2005-12-29 US US11/322,789 patent/US7254087B2/en active Active
- 2005-12-30 TW TW094147404A patent/TWI310565B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200636745A (en) | 2006-10-16 |
US20060238215A1 (en) | 2006-10-26 |
DE102005062983A1 (de) | 2006-10-12 |
JP2006294209A (ja) | 2006-10-26 |
JP4848563B2 (ja) | 2011-12-28 |
US7254087B2 (en) | 2007-08-07 |
KR20060106349A (ko) | 2006-10-12 |
TWI310565B (en) | 2009-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100641708B1 (ko) | 멀티-포트 메모리 소자 | |
KR100533976B1 (ko) | 멀티-포트 메모리 소자 | |
KR100670707B1 (ko) | 멀티-포트 메모리 소자 | |
KR100605573B1 (ko) | 멀티-포트 메모리 소자 | |
KR100641707B1 (ko) | 멀티-포트 메모리 소자 | |
US6996027B2 (en) | Synchronous memory device | |
US7668036B2 (en) | Apparatus for controlling GIO line and control method thereof | |
KR100605571B1 (ko) | 멀티-포트 메모리 소자 | |
KR100605592B1 (ko) | 멀티-포트 메모리 소자의 리드용 버스 연결회로 | |
KR101038299B1 (ko) | 멀티-포트 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130925 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 13 |