KR100268811B1 - 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로 - Google Patents

밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로 Download PDF

Info

Publication number
KR100268811B1
KR100268811B1 KR1019980020508A KR19980020508A KR100268811B1 KR 100268811 B1 KR100268811 B1 KR 100268811B1 KR 1019980020508 A KR1019980020508 A KR 1019980020508A KR 19980020508 A KR19980020508 A KR 19980020508A KR 100268811 B1 KR100268811 B1 KR 100268811B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage generator
trimming
generator
voltage
Prior art date
Application number
KR1019980020508A
Other languages
English (en)
Other versions
KR20000000721A (ko
Inventor
김영희
오진근
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019980020508A priority Critical patent/KR100268811B1/ko
Priority to JP15382099A priority patent/JP2000039925A/ja
Publication of KR20000000721A publication Critical patent/KR20000000721A/ko
Application granted granted Critical
Publication of KR100268811B1 publication Critical patent/KR100268811B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리의 내부 전압 발생기에 관한 것으로, 특히 바이폴라형 밴드-갭 기준전압 발생기를 이용하여 전원전압, 온도, 저항 성분, 문턱 전압에 영향을 받지 않는 기준 전압을 발생 할 수 있도록, 밴드-갭 기준 전압을 이용하여 제 1 기준전압(Vr1)을 발생시키는 제 1 기준전압 발생부(10)와 ; 내부 전압을 트리밍하기 위하여 트리밍 제어 신호를 디코딩하는 트리밍 디코더부(20) ; 상기 트리밍 디코더부(20)에서 디코딩 된 제어 신호에 의해 상기 제 1 기준전압 발생부(10)에서 발생된 제 1 기준 전압(Vr1) 레벨을 트리밍하는 제 1 기준전압 트리밍부(30) ; 및 상기 제 1 기준전압 트리밍부(30)로부터 트리밍되어 입력된 제 1 기준 전압(Vr1)을 증폭하여 제 2 기준전압(Vr2)을 발생시키는 제 2 기준전압 발생부(40)로 구성한, 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로에 관한 것이다.

Description

밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로
본 발명은 반도체 메모리의 내부 전압 발생기에 관한 것으로, 특히 바이폴라형 밴드-갭 기준전압 발생기를 이용하여 전원전압, 온도, 저항 성분, 문턱 전압에 영향을 받지 않는 기준 전압을 발생 할 수 있도록 한, 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로에 관한 것이다.
메모리 반도체에서 내부 전원으로 사용하는 내부 전압 발생기(Vint Generator)는, 높은 외부 전압(External Voltage)을 공급받아 낮은 내부 전압(Internal Voltage)을 만드는 회로이다.
일반적으로, 메모리 반도체의 최근 추세가 저전압, 저소비 전력화이다.
그래서, 16메가 디램 제품에서 부터 내부 전압 발생기(Vint Generator)를 채용하고 있다.
내부 전압 발생기는 높은 외부 전압(External Voltage 이하 Vext 라 칭함)을 가했을 때, 내부적으로 낮은 전압(Internal Voltage 이하 Vint 라 칭함)을 만들어 칩을 동작시킴으로써, 소비 전력을 줄이고 성능을 향상시키는 것이다.
예를 들어 64메가 이디오(Extended Data Output 이하 EDO 라 칭함) 디램의 경우, 외부 전압(Vext)이 3.3V로 가해지면 내부 전압(Vint)은 2.8V로 전압을 낮추어 사용하고 있다.
상기와 같이, 고밀도(high density) 메모리 분야에서는 외부 전력(VDD)을 사용하여 내부 전압 다운 컨버터(Voltage Down Converter)를 만들어 사용하고 있으며, 내부 전압 다운 컨버터는 내부 회로의 전압원으로 사용되고, 전압 다운 컨버터를 사용함으로 인하여 전력 소모를 줄이는 장점이 있으며, 고전압 스트레스(stress)로 인한 장치의 수명이 짧아지는 문제를 전압 다운 컨버터를 사용함으로 인하여 해결할 수 있다.
따라서, 구동 부하(active load)로 달려있는 피모스 전계효과 트랜지스터의 전류-전압 특성이 공정의 변화와 같은 외부 요인에 의해서 약간이라도 바뀌면, 동일한 전위가 인가되어도 피모스 전계효과 트랜지스터의 게이트 단으로 출력되는 전압은 달라지게 되며, 이것은 동일한 회로를 사용해도 실제 제작된 칩마다 생성되는 내부 전압이 달라질 수 있다는 문제를 갖고 있음을 의미한다.
그러므로, 상기와 같은 종래의 회로는 몇가지 문제점을 가지고 있다.
첫째로, 출력단에 전류를 공급할 때 피모스 전계효과 트랜지스터(PMOSFET)를 구동하는 차동 증폭기가 매우 비효율적으로 동작되고 있다는 것이다.
그 원인은 주로 구동 전압과 기준 전압의 차이가 너무 작아 이 회로를 구성하는 트랜지스터 들이 대부분 선형 영역(Linear region)에서 동작하기 때문으로, 이 경우 발생하는 문제점은 공정의 변화에 의해 출력이 변화하는 전위가 바뀐다는 것과 차동 증폭기의 이득(gain)이 작고 출력의 범위가 제한되어, 결과적으로 출력단의 피모스 전계효과 트랜지스터(PMOSFET)의 게이트 전위를 충분히 낮춰주지 못한다는 것이다.
그 결과로 내부적으로 발생되는 내부 전압(Vint)의 값이 다이(die)마다 다르고, 필요 이상으로 큰 출력 구동 즉, 피모스 전계효과 트랜지스터(PMOSFET)를 사용하게 되어 전체 회로의 반응 속도를 저하시키면서도 더 큰 설계 면적을 요구하게 되는 것이다.
둘째 문제는, 회로의 반응 속도를 증가 시킬수록 발진이 발생할 가능성이 증가한다는 것이다.
이 문제를 해결하기 위해 흔히 사용되는 방법은, 피드백되는 신호의 전달 속도를 저하시키기 위해 회로의 특정 부분에 캐패시터를 넣는 것인데, 결과적으로는 전체 회로의 동작을 다시 느려지게 하므로, 동작 속도를 높이려는 목적에 반대되는 결과를 낳는다.
도 1 은 일반적인 내부 전압 발생기의 블록도로서 이에 도시된 바와 같이, 외부 전원전압을 공급받아 0.8V 내외의 제 1 기준전압(Vr1)을 발생시키는 제 1 기준전압 발생부(1)와 ; 상기 제 1 기준전압 발생부(1)로부터 발생되는 제 1 기준전압(Vr1)의 레벨을 조정하기 위한 제 1 기준전압 퓨우즈(2) ; 상기 제 1 기준전압 퓨우즈(2)의 제어를 받아 상기 제 1 기준전압 발생부(1)로부터 발생되는 제 1 기준전압(Vr1)을 증폭시켜 2.8V 내외의 제 2 기준전압(Vr2)을 발생시키는 제 2 기준전압 발생부(3) ; 상기 제 2 기준전압 발생부(3)로부터 발생된 제 2 기준전압(Vr2)을 외부 전원전압에 따라 선형적으로 변화하는 스트레스 전압과 조합하여 기준 전압(Vr)을 발생시키는 기준전압 발생부(4) ; 상기 기준전압 발생부(4)로부터 발생된 기준 전압(Vr) 및 상기 제 1 기준전압 발생부(1)로부터 발생된 제 1 기준전압(Vr1)을 입력받아 대기 상태의 내부 전압을 구동시키는 대기상태 내부전압 구동부(5) ; 동작 신호(act1)를 발생시키는 동작신호 발생부(6) ; 및 상기 동작신호 발생부(6)로부터 동작 신호(act1) 입력시 상기 기준전압 발생부(4)로부터 발생된 기준 전압(Vr) 및 상기 제 1 기준전압 발생부(1)로부터 발생된 제 1 기준전압(Vr1)에 의해 동작 상태의 내부 전압을 구동시키는 동작상태 내부전압 구동부(7)로 구성되어 있다.
상기와 같이 구성된 내부 전압 발생기의 동작은 다음과 같다.
내부 전압(Vint) 발생기는 모두 외부 전압(Vext)을 전원(Power)로 사용한다.
먼저, 제 1 기준전압 발생부(1)에서 외부 전압(Vext)을 공급받아 제 1 기준전압(Vr1)을 0.8V 내외로 만든다.
상기 제 1 기준전압(Vr1)은 외부 전압(Vext) 및 온도에 무관한 특성을 갖는 전압으로서 기준 전압(Rrference Voltage)이다.
한편, 제 2 기준전압 발생부(3)는 상기 제 1 기준전압 발생부(1)에서 발생된 제 1 기준전압(Vr1)으로부터 원하는 전압을 얻기 위하여, 차동 증폭기(Differential Amplifier)와 저항을 이용하여 상기 제 1 기준전압(Vr1)을 증폭시킴으로써, 제 2 기준전압(Vr2)을 2.8V로 만들었다.
상기 제 2 기준전압(Vr2)은 외부 전압(Vext)이 2.6V보다 작은 경우에는 외부 전압(Vext)과 같고, 외부 전압(Vext)이 2.6V 이상인 경우에는 일정한 전압을 가진다.
이 때, 제 1 기준전압 퓨우즈(2)는 S0-S7의 8개 레벨로 상기 제 1 기준전압(Vr1) 레벨을 조정(Trimming)한다.
상기와 같이 제 2 기준전압 발생부(3)로부터 발생된 제 2 기준전압(Vr2)은 기준전압 발생부(4)로 입력된 후, 스트레스 전압과 조합하여 기준 전압(Vr)을 발생시킨다.
여기서, 상기 스트레스 전압(Vstress)은 외부 전압(Vext)에 따라 선형적(Linear)으로 변화하는 전압으로서, 스트레스 모드(번-인 모드)를 위해 필요하다.
상기 기준 전압(Vr)은 외부 전압(Vext)이 4.6V보다 작은 경우에는 제 2 기준전압(Vr2)과 같고, 외부 전압(Vext)이 4.6V 이상인 경우에는 스트레스 전압(Vstress)과 같다.
상기 기준전압 발생부(4)로부터 발생된 기준 전압(Vr)은 대기상태 내부전압 구동부(5) 및 동작상태 내부전압 구동부(7)로 입력되어 내부 전압(Vint)을 구동시킨다.
상기 내부 전압(Vint)은 기준 전압(Vr)을 입력으로 하는 전압 팔로워(Voltage Follower)의 출력이며, 큰 전류 구동력(Current Drivabillity)을 가진다.
상기 대기상태 내부전압 구동부(5)에서 내부 전압(Vint)을 통해 전류를 소비하는 회로들은 라스바 버퍼(/RAS Buffer), 카스바 버퍼(/CAS Buffer), 비트라인 플레이트 전압 발생기(VBLP Generator), 셀 플레이트 전압 발생기(VCP Generator), 기준 전압 발생기(Vref Generator), 백바이어스 전압 레벨 검출기(VBB Level Detector) 등이다.
이 전류는 크지 않으므로, 보통 1개의 대기상태 내부전압 구동부(5)로 충분하다.
반면에, 동작상태 내부전압 구동부(7)에서 내부 전압(Vint)을 통해 전류를 소비하는 회로들은 큰 전류 구동력(Current Drivabillity)이 필요하므로, 보통 수십개의 동작상태 내부전압 구동부(7)로 구동시킨다.
도 2 는 종래의 모스(Mos)형 와이들러(Widlar) 기준전압 발생기를 이용한 상기 제 1 기준전압 발생부(1)를 나타낸 것이다.
참고로, Vr0와 Vr1은 같은 값이다.
상기 제 1 기준전압 발생부(1)로부터 발생시킨 제 1 기준전압(Vr1)은 다음 식과 같이 유도될 수 있다.
VGS2=VGS1+I·R=VR0···①
상기 식(식 2)에 의해서,
상기 식(1, 3, 4)을 연립하면,
여기서 VGS2- VT2= K 라 치환하면,
상기 식(식 5)은
첫번째 VT1= VT2인 경우,
VGS2= VT2or
두번째 VT1≠ VT2인 경우,
그러나, 상기와 같은 첫번째 경우와 두번째 경우에서 제 1 기준전압(Vr1)은, VT2와 저항(R) 성분으로 인하여 변이가 생기기 때문에 제 2 기준전압(Vr2) 및 내부 전압(Vint)에 영향을 미쳐서, 칩의 안정적인 동작에 지장이 있게 된다.
이에 본 발명은 상기한 바와 같은 종래의 제 문제점 들을 해소시키기 위하여 창안된 것으로, 바이폴라형 밴드-갭 기준전압 발생기를 이용하여 전원전압, 온도, 저항 성분, 문턱 전압에 영향을 받지 않는 기준 전압을 발생 할 수 있도록 한 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로를 제공하는데 그 목적이 있다.
도 1 은 일반적인 내부 전압 발생기의 블록 구성도,
도 2 는 도 1 의 제 1 기준전압 발생부에 대한 상세 회로도,
도 3 은 본 발명에 사용되는 바이폴라형 밴드-갭 기준전압 발생기의 동작 원리를 설명하기 위한 회로도,
도 4 는 본 발명에 따른 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로의 블록 구성도,
도 5 는 도 4 의 제 1 기준전압 발생부에 대한 상세 회로도,
도 6 은 도 4 의 트리밍 디코더부에 대한 상세 회로도,
도 7 은 도 6 의 내부전압 트리밍 회로에 대한 상세 회로도,
도 8 은 도 4 의 제 1 기준전압 트리밍부에 대한 상세 회로도,
도 9 는 도 4 의 제 2 기준전압 발생부에 대한 상세 회로도,
도 10 은 도 4 에 대한 시뮬레이션 결과를 예시한 파형도이다.
〈 도면의 주요부분에 대한 부호의 설명 〉
10 : 제 1 기준전압 발생부 20 : 트리밍 디코더부
30 : 제 1 기준전압 트리밍부 40 : 제 2 기준전압 발생부
상기한 바와 같은 목적을 달성하기 위하여 본 발명은, 밴드-갭 기준 전압을 이용하여 제 1 기준전압(Vr1)을 발생시키는 제 1 기준전압 발생부(10)와 ; 내부 전압을 트리밍하기 위하여 트리밍 제어 신호를 디코딩하는 트리밍 디코더부(20) ; 상기 트리밍 디코더부(20)에서 디코딩 된 제어 신호에 의해 상기 제 1 기준전압 발생부(10)에서 발생된 제 1 기준 전압(Vr1) 레벨을 트리밍하는 제 1 기준전압 트리밍부(30) ; 및 상기 제 1 기준전압 트리밍부(30)로부터 트리밍되어 입력된 제 1 기준 전압(Vr1)을 증폭하여 제 2 기준전압(Vr2)을 발생시키는 제 2 기준전압 발생부(40)로 구성함을 특징으로 한다.
상기 제 1 기준전압 발생부(10)는 도 5 에 도시한 바와 같이, 전원 전압(Vcc)과 접지 전압(GND) 사이에 병렬 접속된 피모스 트랜지스터(P1-P7) 및 엔모스 트랜지스터(N1-N8)와 ; 상기 엔모스 트랜지스터(N3)와 접지 전압(GND) 사이에 저항(R2)을 통해 병렬 접속된 엔피엔(NPN)형 트랜지스터(Q1-Q4) 및 피엔피(PNP)형 트랜지스터(Q5-Q8)와 ; 상기 엔모스 트랜지스터(N6)와 접지 전압(GND) 사이에 병렬 접속된 피엔피(PNP)형 트랜지스터(Q9-Q12) 및 엔피엔(NPN)형 트랜지스터(Q13-Q16)를 포함하여 구성한다.
상기 트리밍 디코더부(20)는 도 6 에 도시한 바와 같이, 내부 전압(Vint)을 트리밍하기 위해 온/오프 스위칭되는 내부전압 트리밍 회로(21)와 ; 상기 내부전압 트리밍 회로(21)로부터 출력되는 신호를 논리 곱 연산하는 낸드 게이트(NA1-NA8) ; 및 상기 낸드 게이트(NA1-NA8)의 출력을 반전시켜 트리밍 제어 신호를 출력하는 인버터 게이트(I1-I8)를 포함하여 구성한다.
상기 내부전압 트리밍 회로(21)는 도 7 에 도시한 바와 같이, 퓨우즈를 통해 입력되는 내부전압 트리밍 신호(VINT_TRIM)가 엔모스 트랜지스터(N21)의 게이트 및 엔모스 트랜지스터(N22)의 드레인에 입력됨과 아울러 인버터 게이트(I21-I23)를 통하여 제어 신호(CUT)를 출력하도록 구성한다.
상기 제 1 기준전압 트리밍부(30)는 도 8 에 도시한 바와 같이, 상기 제 1 기준전압 발생부(10)에서 발생된 제 1 기준 전압(Vr1) 레벨을 8개로 트리밍하기 위한 저항(R31-R38)과 ; 상기 저항(R31-R38)에 각기 접속되고 게이트로 상기 트리밍 디코더부(20)로부터 디코딩된 신호를 입력받아 제 1 기준 전압(Vr1)을 출력하기 위한 엔모스 트랜지스터(N31-N38) 및 피모스 트랜지스터(P31-P38)를 포함하여 구성한다.
상기 제 2 기준전압 발생부(40)는 도 9 에 도시한 바와 같이, 상기 제 1 기준전압 트리밍부(30)로부터 출력된 제 1 기준 전압(Vr1) 레벨을 증폭하기 위한 차동 증폭기(41)와 ; 상기 차동 증폭기(41)를 통하여 증폭된 신호에 의해 온/오프 스위칭되는 피모스 트랜지스터(P43)와 엔모스 트랜지스터(N44) 및 저항(R41, R42)을 포함하여 구성한다.
본 발명에 이용되는 밴드-갭(Band_Gap) 기준 전압 발생기의 동작 원리를 도 3 을 참조하여 설명하면 다음과 같다.
기준 전압 발생기의 온도 계수는 일반적으로 100ppm/℃ 이하의 값을 가져야 한다.
이러한 값을 얻는 방법으로는 먼저, 예상하는 온도 계수를 갖는 회로를 선정한 다음, 반대 부호의 온도 계수를 갖는 회로를 찾아서 온도와 무관한 Scaling Factor를 곱한 뒤 두 회로를 합치는 회로를 생각할 수 있다.
앞에서 논한 바와 같이,
1) VBE기준 전압 발생기는 음의 온도 계수 즉 -2mV/℃의 온도 계수를 갖는다.
2) VTHRM(Thermal Voltage) 기준 전압 발생기는 양의 온도 계수를 갖는다.
따라서, 밴드-갭(Band_Gap) 기준 전압 발생기는 VBE기준 전압 발생기와 VTHRM기준 전압 발생기를 조합하여 Vr1 = VBE+ KVTHRM로 하여 온도 계수(TC)를 극소화 시킬 수 있는 회로이다.
도 3 에서 I3은 VTHRM관련 전류이고, I1은 VBE관련 전류이며, Ibias = I1+I3 이다.
또한, Ibias = V/RVr1이며, RVr1은 Vr1 트리밍(Trimming) 관련 저항이다.
R1, R2 성분과RVr1성분에 의해서 저항에 의한 Vr1 영향을 상쇄할 수 있다.
따라서, 바이폴라형 밴드-갭 기준 전압 발생기는 VT2와 저항 R성분, 온도(Temp), 전원 전압(Vcc) 등에 연향을 받지 않는 안정한 동작을 하게 된다.
이를 식으로 유도하면 다음과 같다.
loop ⓐⓒ
loop ⓑⓒ
본 발명에 따른 동작 원리를 상세히 설명하면 다음과 같다.
먼저, 제 1 기준전압 발생부(10)에서 외부 전압(Vext)을 공급받아 제 1 기준전압(Vr1)을 0.8V 내외로 만든다.
한편, 트리밍 디코더부(20)는 내부 전압을 트리밍(Trimming)하기 위하여 트리밍 제어 신호를 디코딩한다.
상기 트리밍 디코더부(20)에서 디코딩 된 제어 신호는, 제 1 기준전압 트리밍부(30)로 입력되어 상기 제 1 기준전압 발생부(10)에서 발생된 제 1 기준 전압(Vr1) 레벨을 트리밍(Trimming)한다.
제 2 기준전압 발생부(40)는 상기와 같이 제 1 기준전압 트리밍부(30)로부터 트리밍되어 입력된 제 1 기준 전압(Vr1)으로부터 원하는 전압을 얻기 위하여, 차동 증폭기(41)와 저항(R41, R42)을 이용하여 상기 제 1 기준전압(Vr1)을 증폭시킴으로써, 제 2 기준전압(Vr2)을 발생시킨다.
도 10 은 상기와 같이 제 1 기준전압 발생부(10) 및 제 2 기준전압 발생부(40)로부터 발생된 제 1 기준전압(Vr1) 및 제 2 기준전압(Vr2)을 시뮬레이션한 결과로서, VT2와 저항 R성분, 온도(Temp), 전원 전압(Vcc) 등에 연향을 받지 않는 안정한 동작을 하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명은, 종래의 모스형 와이들러 기준 전압 발생기가 가지는 문턱 전압(VT)과 저항에 의한 변이를 제거하고자 바이폴라형 밴드-갭 기준 전압 발생기를 이용하여 전원 전압, 온도, 저항에 영향을 받지 않는 내부 전압 발생기를 만드므로, 안정된 칩 동작을 기대할 수 있다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 밴드-갭 기준 전압을 이용하여 제 1 기준전압(Vr1)을 발생시키는 제 1 기준전압 발생부와 ;
    내부 전압을 트리밍하기 위하여 트리밍 제어 신호를 디코딩하는 트리밍 디코더부 ;
    상기 트리밍 디코더부에서 디코딩 된 제어 신호에 의해 상기 제 1 기준전압 발생부에서 발생된 제 1 기준 전압(Vr1) 레벨을 트리밍하는 제 1 기준전압 트리밍부 ; 및
    상기 제 1 기준전압 트리밍부로부터 트리밍되어 입력된 제 1 기준 전압(Vr1)을 증폭하여 제 2 기준전압(Vr2)을 발생시키는 제 2 기준전압 발생부로 구성함을 특징으로 하는 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로.
  2. 제 1 항에 있어서,
    상기 제 1 기준전압 발생부는,
    전원 전압(Vcc)과 접지 전압(GND) 사이에 병렬 접속된 피모스 트랜지스터(P1-P7) 및 엔모스 트랜지스터(N1-N8)와 ;
    상기 엔모스 트랜지스터(N3)와 접지 전압(GND) 사이에 저항(R2)을 통해 병렬 접속된 엔피엔(NPN)형 트랜지스터(Q1-Q4) 및 피엔피(PNP)형 트랜지스터(Q5-Q8) ; 및
    상기 엔모스 트랜지스터(N6)와 접지 전압(GND) 사이에 병렬 접속된 피엔피(PNP)형 트랜지스터(Q9-Q12) 및 엔피엔(NPN)형 트랜지스터(Q13-Q16)를 포함하여 구성함을 특징으로 하는 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로.
  3. 제 1 항에 있어서,
    상기 트리밍 디코더부는,
    내부 전압(Vint)을 트리밍하기 위해 온/오프 스위칭되는 내부전압 트리밍 회로와 ;
    상기 내부전압 트리밍 회로로부터 출력되는 신호를 논리 곱 연산하는 낸드 게이트(NA1-NA8) ; 및
    상기 낸드 게이트(NA1-NA8)의 출력을 반전시켜 트리밍 제어 신호를 출력하는 인버터 게이트(I1-I8)를 포함하여 구성함을 특징으로 하는 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로.
  4. 제 3 항에 있어서,
    상기 내부전압 트리밍 회로는,
    퓨우즈를 통해 입력되는 내부전압 트리밍 신호(VINT_TRIM)가 엔모스 트랜지스터(N21)의 게이트 및 엔모스 트랜지스터(N22)의 드레인에 입력됨과 아울러 인버터 게이트(I21-I23)를 통하여 제어 신호(CUT)를 출력하도록 구성함을 특징으로 하는 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로.
  5. 제 1 항에 있어서,
    상기 제 1 기준전압 트리밍부는,
    상기 제 1 기준전압 발생부에서 발생된 제 1 기준 전압(Vr1) 레벨을 8개로 트리밍하기 위한 저항(R31-R38)과 ;
    상기 저항(R31-R38)에 각기 접속되고 게이트로 상기 트리밍 디코더부로부터 디코딩된 신호를 입력받아 제 1 기준 전압(Vr1)을 출력하기 위한 엔모스 트랜지스터(N31-N38) 및 피모스 트랜지스터(P31-P38)를 포함하여 구성함을 특징으로 하는 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로.
  6. 제 1 항에 있어서,
    상기 제 2 기준전압 발생부는,
    상기 제 1 기준전압 트리밍부로부터 출력된 제 1 기준 전압(Vr1) 레벨을 증폭하기 위한 차동 증폭기와 ;
    상기 차동 증폭기를 통하여 증폭된 신호에 의해 온/오프 스위칭되는 피모스 트랜지스터(P43)와 엔모스 트랜지스터(N44) 및 저항(R41, R42)을 포함하여 구성함을 특징으로 하는 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로.
KR1019980020508A 1998-06-03 1998-06-03 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로 KR100268811B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980020508A KR100268811B1 (ko) 1998-06-03 1998-06-03 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로
JP15382099A JP2000039925A (ja) 1998-06-03 1999-06-01 バンドギャップ基準電圧発生器を利用した内部電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020508A KR100268811B1 (ko) 1998-06-03 1998-06-03 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로

Publications (2)

Publication Number Publication Date
KR20000000721A KR20000000721A (ko) 2000-01-15
KR100268811B1 true KR100268811B1 (ko) 2000-10-16

Family

ID=19538227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980020508A KR100268811B1 (ko) 1998-06-03 1998-06-03 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로

Country Status (2)

Country Link
JP (1) JP2000039925A (ko)
KR (1) KR100268811B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533976B1 (ko) * 2004-05-10 2005-12-07 주식회사 하이닉스반도체 멀티-포트 메모리 소자
KR100641708B1 (ko) * 2005-04-08 2006-11-03 주식회사 하이닉스반도체 멀티-포트 메모리 소자
KR100788346B1 (ko) * 2005-12-28 2008-01-02 동부일렉트로닉스 주식회사 밴드 갭 기준전압 발생회로
KR100861366B1 (ko) * 2007-05-15 2008-10-01 주식회사 하이닉스반도체 내부전압 생성회로
KR20210093531A (ko) 2020-01-20 2021-07-28 에스케이하이닉스 주식회사 응용 프로세서와 데이터를 제공하는 데이터 저장 장치를 포함하는 시스템
CN117007892B (zh) * 2023-09-26 2023-12-15 深圳市思远半导体有限公司 检测电路、电源管理芯片及电子设备

Also Published As

Publication number Publication date
JP2000039925A (ja) 2000-02-08
KR20000000721A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR940003406B1 (ko) 내부 전원전압 발생회로
US5448526A (en) Semiconductor integrated circuit device
US5029282A (en) Voltage regulator circuit
US5512817A (en) Bandgap voltage reference generator
US6097180A (en) Voltage supply circuit and semiconductor device including such circuit
US7106129B2 (en) Semiconductor device less susceptible to variation in threshold voltage
JP2870277B2 (ja) ダイナミック型ランダムアクセスメモリ装置
EP0747800B1 (en) Circuit for providing a bias voltage compensated for P-channel transistor variations
US6933769B2 (en) Bandgap reference circuit
US20090121699A1 (en) Bandgap reference voltage generation circuit in semiconductor memory device
US20100164467A1 (en) Reference voltage generation circuit
EP0573240A2 (en) Reference voltage generator
US5933051A (en) Constant-voltage generating device
KR19980018962A (ko) 낮은 동작전압에서 유효한 전압변환회로를 구비한 반도체 집적회로
JPH04291608A (ja) 電源回路
US7420358B2 (en) Internal voltage generating apparatus adaptive to temperature change
US6201436B1 (en) Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature
JPH07140208A (ja) 半導体集積回路
KR100268811B1 (ko) 밴드-갭 기준 전압 발생기를 이용한 내부 전압 발생회로
US20070290669A1 (en) Reference voltage generator circuit
US6963191B1 (en) Self-starting reference circuit
KR100545709B1 (ko) 반도체 메모리 장치의 위들러형 기준전압 발생 장치
KR100543909B1 (ko) 반도체 메모리 장치의 위들러형 기준전압 발생 장치
KR100380978B1 (ko) 기준전압 발생기
KR100390994B1 (ko) 반도체 메모리 소자의 전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee