KR100637106B1 - Ｄｃ-ｄｃ 컨버터의 제어 회로 및 그 제어 방법 - Google Patents

Ｄｃ-ｄｃ 컨버터의 제어 회로 및 그 제어 방법 Download PDF

Info

Publication number
KR100637106B1
KR100637106B1 KR1020040095754A KR20040095754A KR100637106B1 KR 100637106 B1 KR100637106 B1 KR 100637106B1 KR 1020040095754 A KR1020040095754 A KR 1020040095754A KR 20040095754 A KR20040095754 A KR 20040095754A KR 100637106 B1 KR100637106 B1 KR 100637106B1
Authority
KR
South Korea
Prior art keywords
control
current
power
converter
conduction
Prior art date
Application number
KR1020040095754A
Other languages
English (en)
Other versions
KR20050123034A (ko
Inventor
야스코우치가츠유키
이토히데노부
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050123034A publication Critical patent/KR20050123034A/ko
Application granted granted Critical
Publication of KR100637106B1 publication Critical patent/KR100637106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

본 발명은 동기 정류 방식의 DC-DC 컨버터로, 경부하시에 출력 전압의 제어 전압값의 개선을 도모하고, 전력 변환 효율의 개선을 도모하는 것이 가능한 DC-DC 컨버터의 제어 회로 및 그 제어 방법을 제공하는 것을 목적으로 한다.
비반전 입력 단자가 접지 전위에 접속되는 비교기(COMP2)의 반전 입력 단자는 단자(X)를 통해 초크 코일(L1)의 일단자에 접속된다. 비교기(COMP2)의 출력 단자(N1)는 지연 회로(DL)에 접속되고, 지연 회로(DL)의 출력 단자(N2)는 논리곱 게이트 회로(AND1)에 접속된다. 지연 회로(DL)는 입력 단자(N1)의 하이레벨에서 로우레벨로의 천이에 지연을 부가하는 회로이다. 경부하시에 부하가 요구하는 전력 이상으로 공급된 과잉 전력이 초크 코일(L1)에 복귀된다. 출력 커패시터(C1)에 축적되는 과잉 전력에 의한 출력 전압(VOUT)의 상승을 저감할 수 있다.

Description

ＤＣ-ＤＣ 컨버터의 제어 회로 및 그 제어 방법{CONTROL CIRCUIT OF DC-DC CONVERTER AND ITS CONTROL METHOD}
도 1은 제1 실시형태의 구성을 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다.
도 2는 도 1의 DC-DC 컨버터의 경부하시의 동작을 도시하는 파형도이다.
도 3은 제1 실시형태의 변형예를 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다.
도 4는 제2 실시형태의 구성을 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다.
도 5는 제3 실시형태의 구성을 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다.
도 6은 도 4의 DC-DC 컨버터의 경부하시의 동작을 도시하는 파형도이다.
도 7은 제1 실시형태의 구성을 승압형 DC-DC 컨버터에 적용하는 경우의 회로도이다.
도 8은 제4 실시형태의 구성을 승압형 DC-DC 컨버터에 적용하는 경우의 회로도이다.
도 9는 승강압형 DC-DC 컨버터의 일례를 도시하는 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
11, 11A, 12, 13, 21, 22, 31: 제어 회로
(IN): 입력 단자
(OUT): 출력 단자
AMP1: 증폭기
AND1, AND1A, AND1B, AND1X: 논리곱 게이트 회로
C1: 출력 커패시터
COMP1 내지 COMP3: 비교기
DL, DLB, DLX: 지연 회로
e2: 오프셋부
ERA1: 오차 증폭기
FET1 내지 FET4, FET2A, FET2B, FET2X: NMOS 트랜지스터
FF: 플립플롭 회로
L1: 초크 코일
NAND1: NAND 게이트 회로
OSC: 발진기
OR1: 논리합 게이트 회로
Rs: 센스 저항
SW, SW2: 스위치 회로
DSA: 선택 신호
IL1: 코일 전류
VDH, VDL: 구동 신호
본 발명은 DC-DC 컨버터의 제어에 관한 것이며, 특히 동기 정류 방식의 DC-DC 컨버터에 있어서 경부하시의 제어에 관한 것이다.
휴대형 전자 기기는 전지 등의 배터리를 전원으로서 사용하지만, 기기 가동에 따른 전력 소비에 따라 시간과 함께 배터리 전력은 방전되고, 배터리의 출력 전압은 내려간다. 이러한 배터리 전압의 시간 경과에 따른 변화에 대해서 기기 전원의 전압값을 일정하게 유지하기 위해서 DC-DC 컨버터에 의해 공급 전원의 정전압화가 도모되고 있다.
휴대형 전자 기기에서 사용되는 DC-DC 컨버터에 관해서는 특히 고효율의 전력 변환 효율이 요구된다. 배터리의 재충전 또는 교환에 이르기까지의 기기의 가동 시간을 늘리기 위해서 전력 손실의 최소화를 도모할 필요가 있기 때문이다. 동기 정류 방식의 DC-DC 컨버터는 초크 코일(chalk coil)에 축적된 전력을 부하측에 방출하는 타이밍에 동기하여 도통하는 동기 스위칭 소자를 구비한다. 동기 스위칭 소자는 통상은 비도통 상태로, 부하에 대해서 방출 전류를 보내는 타이밍에 도통하여 전류 경로를 확립하는 정류 작용을 갖는 스위칭 소자이다. 다이오드 등의 통상의 정류 소자에 비하여 도통 손실의 저감을 도모하고 있다.
그런데, 배터리 전압을 전압 변환하여 기기에 전원 공급할 때, 전력 공급량이 많은 중부하로부터 전력 공급량이 적은 경부하까지의 광범위한 부하 영역에서 고효율화가 요구된다. 이 경우, 중부하에 비하여 경부하시에 전력 변환 효율의 저하가 현저해지는 경향이 있다. 소비 전력 전체에서 차지하는 DC-DC 컨버터 자체의 전력 소비분의 비율이 상대적으로 커지기 때문이다.
경부하시에 전력 변환 효율의 저하를 개선하기 위해서 PFM(Pulse Frequency Modulation) 방식의 DC-DC 컨버터가 제안되어 있다. PFM 방식이란, DC-DC 컨버터의 출력 전압에 따라 스위칭 동작을 바이패스하는 방식이다. DC-DC 컨버터의 출력 단자에 접속되어 있는 출력 커패시터의 축적 전력에 의해 부하 전력의 공급을 조달할 수 있는 경우에 스위칭 동작을 추출하는 것으로 DC-DC 컨버터의 전력 손실을 저감하여, 경부하시에서의 전력 변환 효율의 개선을 도모하는 것이다.
그러나, PFM 방식에서는 부하 전력에 따라 스위칭 주기가 변동하여, 기기에 대해서 잡음원 등이 되어 악영향을 미치는 경우가 고려된다. 그래서, 일정 주파수로 발진하는 클록 신호에 동기하여 일정한 주기로 스위칭 동작을 행하는, PWM(Pulse Width Modulation) 방식의 DC-DC 컨버터가 제안되어 있다. 일정 주파수로 스위칭 동작이 행해지기 때문에 스위칭 주파수의 변동에 의한 악영향을 받기 쉬운 기기에 사용하기 유효하다.
또한, PFM 방식과 PWM 방식과의 동작 방식을 부하에 따라 전환하여 제어하는 DC-DC 컨버터도 제안되어 있다. 일본 특허 공개 평6-303766호 공보[특허문헌 1]에 개시되어 있는 1기술이 일례이다. 중부하시를 포함하는 통상 동작 상태에 있어서는 PWM 방식으로 동작시키면서, 경부하시에 있어서는 PFM 방식으로 전환한다. 경부하시에서의 전력 변환 효율의 개선을 도모하면서, 통상 동작 상태에 있어서 기기에의 악영향을 저감하는 것을 기대할 수 있다. 또한, 상기 특허 문헌 1에서는 오프 시간을 일정하게 하는 스위칭 동작 제어를 행하지만, 입력 전압과 출력 전압과의 전압값이 대략 고정 상태에서는 스위칭 듀티가 대략 일정해지기 때문에 대략 일정한 주파수에서의 스위칭 동작을 행하게 된다. 따라서, 오프 시간이 일정한 스위칭 동작 제어도 PWM 방식이라고 생각할 수 있다.
그러나, 상기 배경 기술에 나타낸 DC-DC 컨버터에서는 경부하시의 부하 전력에 비하여 공급 전력이 큰 경우, 전력 공급이 과다해져 버린다. 과다 전력이 출력 커패시터에 축적되는 결과, 출력 전압이 제어 전압에 비하여 높은 전압으로 상승하여 버릴 우려가 있어 문제이다.
특히, 경부하시에 PWM 방식으로 스위칭 동작이 행해지면 스위칭 동작에 의한 전력 공급용 트랜지스터의 온 기간은 근소하다고 하더라도, 고정 주파수로 강제적으로 스위칭 동작이 행해지기 때문에 출력 단자를 향해서 매주기 전력의 공급이 행해지게 된다. 부하 전력량에 따라서는 출력 커패시터에 축적되는 과다 전력량은 스위칭 주기마다 증대하는 결과, 전압 제어와는 관계없이 출력 전압이 상승하여 제어 불능에 빠질 우려가 있어 문제이다.
이 경우, 일반적으로 출력 단자와 기준 전위와의 사이에 유사 부하를 접속함으로써 공급 과다의 전력을 방출하는 것이 행해진다. 소위, 브리더 저항(bleeder resistance)의 접속이다. 브리더 저항을 접속하면 과다 전력은 방출되고, 출력 전압이 제어 불능 상태에 빠지는 일은 없다. 그러나, 부하 전력의 크고 작음에 상관없이 고정된 전력 손실로서 브리더 저항에 있어서의 전력 손실이 발생되고, 특히 경부하시에 전력 변환 효율의 개선을 도모할 수 없게 되어 문제이다.
본 발명은 상기 배경 기술의 과제의 적어도 하나를 해소하기 위해서 이루어진 것으로, 동기 정류 방식의 DC-DC 컨버터에 있어서, 경부하시에 출력 전압의 제어 전압값의 개선을 도모하는 동시에, 전력 변환 효율의 개선을 도모하는 것이 가능한 DC-DC 컨버터의 제어 회로 및 그 제어 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 제1 발명에 따른 DC-DC 컨버터의 제어 회로는, 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어 회로로서, 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전에 의해 사전 결정된 전류값이 되는 것을 검출하는 검출부와, 상기 검출부에 의한 검출 결과에 따라서 제2 스위칭 소자를 비도통 제어하는 도통 제어부를 구비하는 것을 특징으로 한다.
제1 발명에 따른 DC-DC 컨버터의 제어 회로에서는, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 제2 스위칭 소자가 스위칭 제어되어 도통함으로써 유도 소자의 단자간 전압이 반전하여 시간에 대해서 마이너스의 기울기로 제1 전류가 흐르는, 소위 동기 정류 동작이 행해진다. 검출부는 제1 전류가 계속 감소하여 전류 방향이 반전된 후, 다시 반대 방향으로 증가하여 사전 결정된 전류값에 이르는 것을 검출한다. 도통 제어부는 이 검출 결과에 따라 제2 스위칭 소자를 비도통으로 한다.
또한, 제1 발명에 따른 DC-DC 컨버터의 제어 방법은, 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어 방법으로서, 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향의 반전에 의해 사전 결정된 전류값이 되는 것을 검출하는 단계와, 상기 검출 결과에 따라서 제2 전류 경로를 비도통 제어하는 단계를 포함하는 것을 특징으로 한다.
제1 발명에 따른 DC-DC 컨버터의 제어 방법에서는 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 제2 전류 경로가 도통함으로써 동기 정류 동작을 행하고, 유도 소자의 단자간 전압이 반전하여 시간에 대해서 마이너스의 기울기로 제1 전류가 계속 흘러, 전류 방향이 반전된 후, 다시 반대 방향으로 증가하여 사전 결정된 전류값에 이르는 것에 따라서 제2 전류 경로가 비도통된다.
이에 따라, 유도 소자의 축적 전력을 부하에 방출하는 데에 있어서 제2 스위칭 소자 또는 제2 전류 경로를 도통하여 유도 소자의 단자간 전압을 전력 축적시와는 역회전시킨다. 이 시점에서 유도 소자에 흐르고 있는 전류에 따라 전력이 축적된다. 이 전류를 피크 전류로 하여, 부하를 향하여 흐르는 제1 전류의 시간 기울기가 시간과 함께 감소하는 것에 따라 전력이 방출되어, 제1 전류의 전류값이 제로가 되는 시점에서 전력의 방출이 완료되고, 그 후에도 제2 스위칭 소자 또는 제2 전류 경로의 도통이 유지된다. 이 때문에, 제1 전류의 전류 방향이 반전하여 부하로부터 유도 소자를 향하여 전류가 흐르기 시작한다. 이것에 따라서 유도 소자에는 부하측의 전력이 이동하여 축적되게 된다. 부하에서의 소비 전력이 적은 상태에 있어서 부하측에 방출되는 전력이 과잉인 경우에 유도 소자의 전력 방출 기간을 넘어서 제2 스위칭 소자 또는 제2 전류 경로의 도통 상태를 유지해 주면, 과잉 전력을 유도 소자로 복귀할 수 있다. 부하측에 축적되어 버리는 과잉 전력을 저감할 수 있어, 과잉 전력에 의한 출력 전압의 상승을 저감할 수 있다.
유도 소자에 복귀된 전력은 제2 스위칭 소자 또는 제2 전류 경로가 비도통된 후에 입력측에 회생해 주면, 과잉 전력을 입력측으로 복귀할 수 있어, DC-DC 컨버터의 전력 변환 효율의 향상을 도모할 수 있다. 이것은 유도 소자로부터 입력측을 향하여 정류 기능을 갖는 소자를 설치함으로써 가능하게 된다. 회생의 타이밍에 맞춰 제1 스위칭 소자 또는 제1 전류 경로를 도통함으로써 가능한 동시에, 제1 스위칭 소자 또는 제1 전류 경로로서 MOS 트랜지스터를 사용하는 경우에 있어서는 MOS 트랜지스터의 보디 다이오드(body diode)를 이용하면 회생이 이루어질 수 있다.
이 때, 제2 스위칭 소자 또는 제2 전류 경로는 반전하여 흐르는 제1 전류의 전류값이 사전 결정된 전류값인 것에 따라서 비도통되기 때문에 부하측에서 유도 소자에 이동하는 과잉 전력량은 사전 결정된 전류값에 따른 전력량으로 제한된다. 과잉 전력량에 따라서 사전 결정된 전류값이 설정되면, 부하측에서 과도한 전력이 유도 소자에 복귀되는 일은 없고, 과잉 전력을 유도 소자, 또한 입력측에 복귀할 수 있다. 이에 따라, 부하에 대한 전력 방출량에 비하여 소비 전력량이 적은 경우에 과도하게 전력이 되돌아가는 일은 없고, 출력 전압을 제어 전압값에 가까이 할 수 있다.
특히, 경부하시에 있어서 PWM 방식으로 스위칭 동작이 행해지는 경우에 적용하기 적합하다. 즉, PWM 방식에 의해 사전 결정된 주기로 스위칭 동작이 행해지고, 부하측을 향해서 매주기마다 과잉 전력이 방출되더라도 매주기마다 과잉 전력을 유도 소자에 복귀할 수 있어, 출력 전압의 상승을 억제할 수 있다. 부하측에 브리더 저항 등의 유사 부하를 구비할 필요는 없다. 경부하시에 PWM 방식으로 스위칭 동작을 행하는 경우에도 출력 전압을 제어 전압으로 유지할 수 있다. 또한, 이때 브리더 저항 등에 따르는 추가의 전력 소비는 수반하지 않고, 추가로 유도 소자에 복귀된 과잉 전력을 입력측에 회생할 수 있는 것과도 어울려, 전력 변환 효율의 개선을 도모할 수 있다.
또한, 제2 발명에 따른 DC-DC 컨버터의 제어 회로는 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어 회로로서, 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전을 검출하는 역류 검출부와, DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것을 검출하는 전압 검출부와, 상기 역류 검출부 및 전압 검출부의 검출 결과에 따라서 제2 스위칭 소자를 비도통 제어하는 도통 제어부를 구비하는 것을 특징으로 한다.
제2 발명에 따른 DC-DC 컨버터의 제어 회로에서는 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 제2 스위칭 소자가 스위칭 제어되어 도통함으로써 유도 소자의 단자간 전압이 반전하여 시간에 대해서 마이너스의 기울기로 제1 전류가 흐르는, 소위 동기 정류 동작이 행해진다. 역류 검출부는 제1 전류가 감소를 계속하여 전류 방향이 반전하는 것을 검출한다. 전압 검출부는 DC-DC 컨버터의 출력 전압을 모니터하여 사전 결정된 전압값 이하인 것을 검출한다. 도통 제어부는 이들 검출 결과를 수신하여 제2 스위칭 소자를 비도통으로 한다.
또한, 제2 발명에 따른 DC-DC 컨버터의 제어 방법은 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어 방법으로서, 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향이 반전하는 것을 검출하는 단계와, 상기 DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것을 검출하는 단계와, 상기 제1 전류의 전류 방향이 반전 상태에 있고 상기 출력 전압이 사전 결정된 전압값 이하인 것에 따라서 제2 전류 경로를 비도통 제어하는 단계를 포함하는 것을 특징으로 한다.
제2 발명에 따른 DC-DC 컨버터의 제어 방법에서는, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 제2 전류 경로가 도통함으로써 동기 정류 동작이 행해져, 유도 소자의 단자간 전압이 반전하여 시간에 대해서 마이너스의 기울기로 제1 전류가 계속 흘러, 전류 방향이 반전하고, 또한. 이때 DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것에 따라서 제2 전류 경로가 비도통된다.
이에 따라, 제1 전류의 전류값이 제로가 되어 전력의 부하에 대한 방출이 완료된 후, 출력 전압이 사전 결정된 전압값 이하이면 부하측에 축적되는 전력은 허용 범위내인 것으로서, 제2 스위칭 소자 또는 제2 전류 경로를 비도통 제어하여 부하측의 전력의 유도 소자로의 이동을 차단할 수 있다. 출력 전압이 사전 결정된 전압값을 넘어서 있으면 부하측에 축적되는 전력은 과잉인 것으로서, 제2 스위칭 소자 또는 제2 전류 경로를 도통 상태로 유지하여, 부하측의 전력을 유도 소자에 이동하여 복귀할 수 있다. 부하측에 축적되어 버리는 과잉 전력을 저감할 수 있어, 과잉 전력에 의한 출력 전압의 상승을 저감할 수 있다.
유도 소자에 복귀된 전력은 제2 스위칭 소자 또는 제2 전류 경로가 비도통된 후에 입력측에 회생해 주면, 과잉 전력을 입력측에 복귀할 수 있어, DC-DC 컨버터의 전력 변환 효율의 향상을 도모할 수 있다. 이것은 유도 소자로부터 입력측을 향하여 정류 기능을 갖는 소자를 설치함으로써 가능하게 된다. 회생의 타이밍에 맞춰서 제1 스위칭 소자 또는 제1 전류 경로를 도통함으로써 가능한 동시에, 제1 스위칭 소자 또는 제1 전류 경로로서 MOS 트랜지스터를 사용하는 경우에 있어서는 MOS 트랜지스터의 보디 다이오드를 이용하면 회생이 이루어질 수 있다.
이 때, 제2 스위칭 소자 또는 제2 전류 경로의 도통 상태는 출력 전압이 사전 결정된 전압값을 초과하는 경우에 제어된다. 사전 결정된 전압값을 허용 범위내로 설정해 주면, 부하측에서 과도한 전력이 유도 소자에 복귀되는 일은 없고, 출력 전압이 사전 결정된 전압값을 초과하는 전력만을 과잉이라고 하여, 유도 소자, 또한 입력측에 복귀할 수 있다. 이에 따라, 부하에 대한 전력 방출량에 비하여 소비 전력량이 적은 경우에 과도하게 전력이 복귀하는 일은 없고, 출력 전압을 사전 결정된 전압값 이하로 유지할 수 있다.
특히, 경부하시에 있어서 PWM 방식으로 스위칭 동작이 행해지는 경우에 적용하기 적합하다. 즉, PWM 방식에 의해 사전 결정된 주기로 스위칭 동작이 행해지고, 부하측을 향해서 매주기마다 과잉 전력이 방출되더라도 매주기마다 과잉 전력을 유도 소자에 복귀할 수 있어, 출력 전압을 사전 결정된 전압값 이하로 유지할 수 있다. 이 때, 부하측에 브리더 저항 등의 유사 부하를 갖출 필요는 없고 추가의 전력 소비는 수반하지 않고, 추가로 유도 소자에 복귀된 과잉 전력을 입력측에 회생할 수 있는 것과도 어울려, 전력 변환 효율의 개선을 도모할 수 있다.
또한, 제3 발명에 따른 DC-DC 컨버터의 제어 회로는 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어를 부하 전력량에 상관없이 동작 사이클의 반복 주기를 사전 결정된 주기로 고정하는 PWM 고정 제어와, 경부하에서는 동작 사이클의 반복 주기를 부하 전력량에 따라서 확장(expanding) 및 수축(contracting)하는 PFM 방식으로 선택하는 PWM/PFM 가변 제어와의 사이에서 선택 가능하게 하는 DC-DC 컨버터의 제어 회로로서, 상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전을 검출하는 역류 검출부와, 상기 PWM/PFM 가변 제어가 선택되는 경우에는 역류 검출부의 검출 결과에 따라서 제2 스위칭 소자를 비도통 제어하고, 상기 PWM 고정 제어가 선택되는 경우에는 검출 결과에 상관없이 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 제2 스위칭 소자의 도통 상태를 유지하는 도통 제어부를 구비하는 것을 특징으로 한다.
제3 발명에 따른 DC-DC 컨버터의 제어 회로에서는, 제2 스위칭 소자에 의해 동기 정류 동작이 행해지는 DC-DC 컨버터에 있어서, PWM 고정 제어와 PWM/PFM 가변 제어와의 동작 모드의 선택이 가능한 경우에 역류 검출부가 제1 전류의 전류 방향의 반전을 검출한다. 도통 제어부에서는 PWM/PFM 가변 제어가 선택되어 있으면 제1 전류의 역류 검출에 따라서 제2 스위칭 소자를 비도통 제어하지만, PWM 고정 제어가 선택되는 경우에는 검출 결과에 상관없이 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 제2 스위칭 소자의 도통 상태를 유지한다.
또한, 제3 발명에 따른 DC-DC 컨버터의 제어 방법은 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어를 부하 전력량에 상관없이 동작 사이클의 반복 주기를 사전 결정된 주기로 고정하는 PWM 고정 제어와, 경부하에서는 상기 동작 사이클의 반복 주기를 부하 전력량에 따라서 확장 및 수축하는 PFM 방식으로 선택하는 PWM/PFM 가변 제어와의 사이에서 선택 가능하게 하는 DC-DC 컨버터의 제어 방법으로서, 상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향이 반전하는 것을 검출하는 단계와, 상기 PWM/PFM 가변 제어가 선택되는 경우에는 전류 방향 반전의 검출 결과에 따라서 제2 전류 경로를 비도통 제어하고, 상기 PWM 고정 제어가 선택되는 경우에는 검출 결과에 상관없이 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 제2 전류 경로의 도통 상태를 유지하는 단계를 포함하는 것을 특징으로 한다.
제3 발명에 따른 DC-DC 컨버터의 제어 방법에서는, 제2 전류 경로에 의해 동기 정류 동작이 행해지는 DC-DC 컨버터에 있어서, PWM 고정 제어와 PWM/PFM 가변 제어와의 동작 모드의 선택이 가능한 경우에 PWM/PFM 가변 제어가 선택되어 있으면 제1 전류의 역류 검출에 따라서 제2 전류 경로를 비도통 제어하지만, PWM 고정 제어가 선택되는 경우에는 검출 결과에 상관없이 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 제2 전류 경로의 도통 상태를 유지한다.
이에 따라, PWM 고정 제어의 선택시에 제2 스위칭 소자 또는 제2 전류 경로의 비도통 제어를 억제하여 제1 전류의 전류 방향이 반전하는 상태를 허용하기 때문에 경부하시에 있어서 PWM 방식에 의해 사전 결정된 주기로 스위칭 동작이 행해지고, 부하측을 향해서 매주기마다 과잉 전력이 방출되더라도 매주기마다 과잉 전력을 유도 소자에 복귀할 수 있어, 출력 전압의 과도한 상승을 억제하여 제어 전압내에 유지할 수 있다. 이 때, 부하측에 브리더 저항 등의 유사 부하를 구비할 필요는 없고 추가의 전력 소비는 수반하지 않고, 추가로 유도 소자에 복귀된 과잉 전력을 입력측에 회생할 수 있는 것과도 어울려, 전력 변환 효율의 개선을 도모할 수 있다.
이하, 본 발명의 DC-DC 컨버터의 제어 회로 및 그 제어 방법에 관해서 구체화한 실시형태를 도 1 내지 도 9에 기초하여 도면을 참조하면서 상세히 설명한다.
도 1은 제1 실시형태의 구성을 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다. 부하에 대해서 전력을 방출할 때에 도통하는 동기 트랜지스터의 비도통 타이밍을 전력 방출의 완료 후에 부하를 향하는 방출 전류가 제로가 되는 타이밍으로부터 지연시킨다. 지연된 기간 동안, 동기 트랜지스터가 도통 상태로 유지됨으로써 방출 전류가 반전하여 부하측의 과잉 전력이 복귀되는 구성이다.
입력 전압(VIN)이 입력되는 입력 단자(IN)는 NMOS 트랜지스터(FET1)의 드레인 단자에 접속되어 있다. NMOS 트랜지스터(FET1)의 소스 단자는 초크 코일(L1)의 일단자와 NMOS 트랜지스터(FET2)의 드레인 단자에 접속되어 있다. NMOS 트랜지스터(FET2)의 소스 단자는 접지 전위에 접속되어 있다. NMOS 트랜지스터(FET1, FET2)의 게이트 단자는 후술하는 제어 회로(11)의 출력 단자(DH, DL)에 각각 접속되어 있다. 또한, 다이오드 소자(D1)는 애노드 단자가 접지 전위에, 캐소드 단자가 초크 코일(L1)의 일단자에 접속되며, 후술하는 스위칭 동작에 의해 정류 작용을 갖는 NMOS 트랜지스터(FET2)를 보조할 목적으로 설치된다.
초크 코일(L1)의 타단자는 센스 저항(Rs)을 통해 출력 단자(OUT)에 접속되어 있고, 입력 전압(VIN)이 강압되어 출력 전압(VOUT)으로서 출력된다. 출력 단자(OUT)에는 초크 코일(L1)을 통해 공급되는 전력을 축적해 두기 위해서 접지 전위와의 사이에 출력 커패시터(C1)가 접속되어 있다.
여기서, NMOS 트랜지스터(FET1, FET2)의 소스 단자에는 NMOS 트랜지스터(FET1, FET2)의 백게이트 단자가 접속되는 것이 일반적이다. 백게이트 단자란, MOS 트랜지스터 내부 구조에 있어서의 웰부이며, NMOS 트랜지스터에 있어서는 P형 도전층이다. 따라서, NMOS 트랜지스터(FET1, FET2)에 있어서는 소스 단자로부터 백게이트 단자를 지나서 드레인 단자를 향하고, PN 접합 구조가 형성되어 있는 것이 일반적이다. 소위 보디 다이오드 구조(body diode structure)이다. 보디 다이오드에 의해 통상의 전류 방향과는 역방향으로 정류 작용을 갖는다.
제어 회로(11)는 NMOS 트랜지스터(FET1, FET2)를 교대로 도통 제어함으로써 입력 단자(IN)로부터 입력되는 입력 전압(VIN)을 강압하여 출력 단자(OUT)에 전력을 공급할 때, 출력 전압(VOUT)을 소정의 전압값으로 유지하도록 제어한다. 도 1에는 PWM 방식에 의한 스위칭 제어를 전류 모드 제어로 행하는 회로 구성에 관해서 예시하고 있다. 제어 회로(11)는 입력 단자(IN)가 전원 단자(VCC)에 접속되어 있고, 입력 전압(VIN)이 전원 전압으로서 급전된다.
센스 저항(Rs)의 양단자가 접속되는 단자(CS) 및 단자(FB)는 증폭기(AMP1)의 비반전 입력 단자 및 반전 입력 단자에 접속되어, 센스 저항(Rs)의 단자간 전압이 증폭된다. 출력 단자(OUT)에 접속되어 있는 단자(FB)는 또한 저항 소자(R2)를 통해 접지 전위에 접속되어 있는 저항 소자(R1)의 일단자에 접속되어 있고, 저항 소자(R1, R2)의 접속점이 오차 증폭기(ERA1)의 반전 입력 단자에 접속되어 있다. 오차 증폭기(ERA1)의 비반전 입력 단자에는 기준 전압(e1)이 인가되어 있다.
증폭기(AMP1)의 출력 단자 및 오차 증폭기(ERA1)의 출력 단자는 비교기(COMP1)의 비반전 입력 단자 및 반전 입력 단자에 접속되어 있고, 비교기(COMP1)의 출력 단자는 플립플롭 회로(FF)의 리셋 단자(R)에 접속되어 있다. 플립플롭 회로(FF)의 셋트 단자(S)는 사전 결정된 주기로 발진하는 발진기(OSC)에 의해 트리거된다. 플립플롭 회로(FF)의 출력 단자(Q)가 제어 회로(11)의 출력 단자(DH)에 접속되는 동시에, 출력 단자(Q_)는 논리곱 게이트 회로(AND1)를 통해 출력 단자(DL)에 접속되어 있다.
논리곱 게이트 회로(AND1)에는 코일 전류(IL1)의 반전 상태를 검출하여 NMOS 트랜지스터(FET2)를 비도통 제어하는 제어 신호가 입력된다. 비반전 입력 단자가 접지 전위에 접속되어 있는 비교기(COMP2)의 반전 입력 단자는 단자(X)를 통해 초크 코일(L1)의 일단자에 접속되어 있다. 비교기(COMP2)의 출력 단자(N1)는 지연 회로(DL)에 접속되고, 지연 회로(DL)의 출력 단자(N2)가 논리곱 게이트 회로(AND1)에 접속되어 있다.
여기서, 지연 회로(DL)는 입력 단자(N1)의 로우레벨에서 하이레벨로의 신호 천이에는 지연을 부가하지 않고, 하이레벨에서 로우레벨로의 신호 천이에 대해서는 지연을 부가하는 회로이다. 비교기(COMP2)가 코일 전류(IL1)의 반전을 검출하는 타이밍에 지연을 부가하는 것을 목적으로 하고 있다.
비교기(COMP2)의 출력 단자(N1)와 지연 회로(DL)의 출력 단자(N2)와의 사이에 접속되어 있는 스위치 회로(SW)는 비교기(COMP2)에 의한 검출 신호가 논리곱 게이트 회로(AND1)에 이르는 경로를, 지연 회로(DL)를 경유하는 경로와 경유하지 않는 경로로 전환한다. 도시하지는 않았지만, 제어 회로(11)가 PWM 방식에 의한 스위칭 동작에 고정하여 제어되는 PWM 고정 제어와, 경부하시에 PWM 방식으로부터 PFM 방식으로 전환되어 제어되는 PWM/PFM 가변 제어와의 사이에서 선택 가능한 구성을 갖고 있는 경우에 PWM/PFM 가변 제어의 선택에 대해서 도통으로 하고, PWM 고정 제어의 선택에 대해서 비도통으로 한다.
제어 회로(11)가 PWM 고정 제어로 설정되어 있는 경우의 경부하 상태에서의 회로 동작을 도 2를 참조하여 설명한다. PWM 고정 제어의 선택에 의해 스위치 회로(SW)는 비도통으로 유지되어 있다. 도 2는 PWM 방식에 의한 1주기의 스위칭 동작을 나타내고 있다.
발진기(OSC)의 매주기마다 플립플롭 회로(FF)가 셋트되어, 출력 단자(Q)가 하이레벨로 천이한다. 이 하이레벨 신호는 출력 단자(DH)로부터 출력되고, 구동 신호(VDH)로서 하이레벨 신호가 출력되면 NMOS 트랜지스터(FET1)가 도통한다. 초크 코일(L1)에 있어서의 입력 단자(IN)측의 전압이 대략 입력 전압(VIN)과 같아져, 출력 단자(OUT)측의 단자에는 입력 전압(VIN)에 비하여 저전압의 출력 전압(VOUT)이 인가되기 때문에 출력 단자(OUT)를 향하여 흐르는 코일 전류(IL1)는 소정의 시간 기울기로 상승해 나간다. 이 때의 기울기는 인덕턴스 소자의 물리 특성에 의해 결정된다. 초크 코일(L1)의 인덕턴스를 L이라고 하면,
di/dt = (VIN-VOUT)/L이 된다. 또한, 인덕턴스 소자에서는 전류의 2승에 비례하여 전력이 축적되기 때문에, 초크 코일(L1)에는 코일 전류(IL1)의 2승에 비례한 전력이 시간과 함께 축적되게 된다[도 2 중 (1)]. 또한, 이 기간에는 출력 단자(DL)의 구동 신호(VDL)는 로우레벨에 유지되어 있고, NMOS 트랜지스터(FET2)는 비도통 상태로 유지된다.
코일 전류(IL1)의 증가에 따라서 증폭기(AMP1)의 출력 전압도 증가하게 된다. 그리고, 기준 전압(e1)에 따라서 설정되는 제어 전압에 대한 출력 전압(VOUT)의 부족분에 따라서 오차 증폭기(ERA1)로부터 출력되는 전압에, 증폭기(AMP1)의 출력 전압이 도달하는 것에 따라서, 비교기(COMP1)가 반전하여, 플립플롭 회로(FF)가 리셋된다. NMOS 트랜지스터(FET1)가 비도통되어 입력 단자(IN)로부터의 전류 경로가 차단되어, NMOS 트랜지스터(FET2)가 도통한다.
접지 전위로부터 NMOS 트랜지스터(FET2)를 통해 초크 코일(L1)에 전류 경로 가 형성되는 것에 의해, 초크 코일에 축적되는 전력이 출력 단자(OUT)측으로 방출된다. NMOS 트랜지스터(FET2)의 도통에 따라서 초크 코일(L1)의 입력 단자(IN)측의 전압이 대략 접지 전위와 같아져, 출력 단자(OUT)측의 단자에는 출력 전압(VOUT)이 인가되고 있기 때문에, 초크 코일(L1)로부터 출력 단자(OUT)측을 향하여 흐르는 코일 전류는 소정의 시간 기울기로 하강해 나간다. 이 때의 기울기는 인덕턴스 소자의 물리 특성에 의해 초크 코일(L1)의 인덕턴스를 L이라고 하면,
di/dt = -VOUT/L이 된다[도 2 중 (2)].
출력 단자(OUT)에 접속되어 있는 부하의 전력 소비가 작고 경부하의 상태인 경우에는 부하가 요구하는 이상의 전력이 공급되는 경우가 있다. 미사용 전력은 출력 단자(OUT)에 접속되어 있는 출력 커패시터(C1)에 축적된다. 미사용 전력의 축적에 의해 출력 전압(VOUT)은 상승하는 경우가 있다. 특히 PWM 고정 제어에서는 경부하 상태에서도 사전 결정된 주기로 발진하는 발진기(OSC)에 의해 매주기 전력이 공급된다.
도 2 중 (2)의 기간에는 코일 전류(IL1)가 흘러 NMOS 트랜지스터(FET2)가 전류 방향을 따라서 전압 강하되지만, 이 때의 전류 방향은 접지 전위에 접속되어 있는 소스 단자로부터 드레인 단자를 향하는 방향이다. 이 때문에, NMOS 트랜지스터(FET2)의 도통에 따라서 단자(X)는 부전압을 나타내고 비교기(COMP2)의 단자 전압 (VN1)은 하이레벨로 천이한다. 단자 전압(VN1)의 하이레벨 천이에 대해서 지연이 부가되지 않기 때문에 지연 회로(DL)의 단자 전압(VN2)도 마찬가지로 하이레벨로 천이한다.
NMOS 트랜지스터(FET2)의 도통 상태가 계속되고, 코일 전류(IL1)가 감소하여 전류값이 제로가 된 시점에서 초크 코일(L1)에 축적되어 있는 모든 전력이 출력 단자(OUT)측으로 방출된다. 이 후에도 NMOS 트랜지스터(FET2)의 도통 상태가 유지되어 있으면, 초크 코일(L1)의 단자간 전압은 출력 단자(OUT)측이 고전압인 상태가 유지되기 때문에 di/dt = -VOUT/L의 기울기로 코일 전류(IL1)가 계속 흐르게 된다. 단자(X)의 전압은 코일 전류(IL1)의 전류 방향의 반전에 따라 부전압으로부터 제로 전압, 또한 정전압으로 상승해 나간다.
비교기(COMP2)는 단자(X)의 전압값이 부전압으로부터 정전압으로 반전하는 것을 검출하여, 단자 전압(VN1)이 로우레벨로 반전한다. PWM/PFM 가변 제어가 선택되어 있는 경우에는 스위치 회로(SW)가 도통 상태이기 때문에 단자 전압(VN1)의 로우레벨 천이에 따라서 구동 신호(VDL)가 로우레벨로 천이한다. NMOS 트랜지스터(FET2)에 흐르는 코일 전류(IL1)의 반전을 검출하여 NMOS 트랜지스터(FET2)를 비도통 제어하는 통상의 동기 정류 동작이 행해진다.
도 2에 도시하는 PWM 고정 제어에서는 스위치 회로(SW)가 비도통 상태이다. 단자 전압(VN1)의 로우레벨 천이에 대해서 지연 회로(DL)에 의해 지연이 부가되어, 단자 전압(VN2)이 로우레벨로 천이한다. 단자 전압(VN1)의 로우레벨 천이로부터 단자 전압(VN2)의 로우레벨 천이까지의 기간 동안 NMOS 트랜지스터(FET2)는 도통 상태로 유지되고, 코일 전류(IL1)가 반전 방향, 즉 출력 단자(OUT)측에서 초크 코일(L1)을 향하는 방향으로 흐른다[도 2 중 (3)]. 출력 단자(OUT)측으로 방출된 전력의 일부가 초크 코일(L1)에 복귀된다. 경부하 상태에 있어서, 부하가 요구하는 전력 이상으로 공급된 전력은 과잉 전력으로서 출력 커패시터(C1)에 축적되지만, 적어도 그 일부가 초크 코일(L1)에 복귀된다. 출력 커패시터(C1)에 축적되는 과잉 전력에 의한 출력 전압(VOUT)의 상승을 저감할 수 있다.
지연 회로(DL)에 의해 부가된 지연 시간 후에, 단자 전압(VN2)이 로우레벨로 천이하는 것에 따라서 구동 신호(VDL)가 로우레벨에 천이하여 NMOS 트랜지스터(FET2)는 비도통 상태로 이행한다. 이 시점까지 출력 단자(OUT)측에서 복귀되어 초크 코일(L1)에 축적되어 있는 전력은 NMOS 트랜지스터(FET1)의 보디 다이오드를 통해 입력 단자(IN)에 회생된다[도 2 중 (4)].
여기서, 도 2 중 (3) 및 (4)의 기간에서의 NMOS 트랜지스터(FET2)의 스위칭 제어는 NMOS 트랜지스터(FET1)의 보디 다이오드와 어울려, 출력 단자(OUT)로부터 입력 단자(IN)에 전력 공급하는 승압형 DC-DC 컨버터를 구성하고 있다.
DC-DC 컨버터가 PWM 고정 제어로 동작하고 있는 경우에는 동기 정류 작용을 발휘하는 NMOS 트랜지스터(FET2)에 흐르는 코일 전류(IL1)의 전류 방향이 반전하는 것을 검출하는 비교기(COMP2)의 검출 결과를 지연 회로(DL)에서 지연시킴으로써 NMOS 트랜지스터(FET2)를 사용하여 출력 전압(VOUT)을 승압하여 입력측에 복귀할 수 있어, 출력 전압(VOUT)이 제어 회로(11)에 의한 제어에 상관없이 이상 상승할 우려를 방지할 수 있다.
PWM/PFM 가변 제어와 PWM 고정 제어와의 어떤 스위칭 제어를 하는가를 선택할 수 있게 된 동기 정류형의 DC-DC 컨버터에 있어서, 선택 신호에 따라서 스위치 회로(SW)의 도통 상태를 전환하는 것이 편리하다.
즉, PWM/PFM 가변 제어를 선택하는 경우에는 스위치 회로(SW)를 도통 상태로 하여, NMOS 트랜지스터(FET2)에 흐르는 코일 전류의 반전에 따라서 NMOS 트랜지스터(FET2)를 비도통 제어하는 동기 정류 동작을 하게 한다. 경부하 상태에서의 PFM 방식과 동기 정류 동작에 의해 높은 전력 변환 효율을 실현하면서, 출력 단자(OUT)측에 대한 과잉 전력의 공급을 저감할 수 있다. 또한, PWM 고정 제어를 선택하는 경우에는 스위치 회로(SW)를 비도통 상태로 하여, NMOS 트랜지스터(FET2)에 흐르는 코일 전류(IL1)의 반전에 대해서 지연 회로(DL)에 의한 지연 시간을 부가한 후, NMOS 트랜지스터(FET2)를 비도통으로 한다. 경부하 상태에 있어서, PWM 방식에 의해 사전 결정된 주기로 사이클마다 출력 단자(OUT)측에 공급되는 전력 중 과잉 전력을 초크 코일(L1)에 복귀하여, 또한 입력측에 회생할 수 있다. 출력 전압(VOUT)의 이상 상승을 방지하는 동시에, 전력 변환 효율의 향상을 도모할 수 있다.
도 3은 제1 실시형태의 변형예를 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다. 부하에 대해서 전력을 방출할 때에 도통하는 동기 트랜지스터를 복수개 구비한다. 그 중 한 트랜지스터를 주로 동기 정류 작용을 발휘하는 트랜지스터로서 사용하고, 다른 트랜지스터를 주로 과잉 전력을 입력측에 복귀하는 기능을 발휘하는 트랜지스터로서 사용한다. 다른 트랜지스터의 비도통 타이밍을 전력 방출의 완료 후에 부하를 향하는 방출 전류가 제로가 되는 타이밍으로부터 지연시킨다. 지연된 기간 동안, 도통 상태로 유지되는 것에 의해 방출 전류가 반전하여 부하측의 과잉 전력이 복귀되는 구성이다.
제1 실시형태의 변형예에서는 제1 실시형태(도 1)의 출력 단자(DL) 대신에 출력 단자 (DLA) 내지 (DLX)가 구비되고, NMOS 트랜지스터(FET2) 대신에 NMOS 트랜 지스터(FET2A 내지 FET2X)의 게이트 단자가 접속되어 있다. 또한, 지연 회로(DL) 및 논리곱 게이트 회로(AND1) 대신에 지연 회로(DLB 내지 DLX) 및 논리곱 게이트 회로(AND1A 내지 AND1X)가 구비된다. 비교기(COMP2)의 출력 단자(N1)가 지연 회로(DLB 내지 DLX)에 접속되고, 지연 회로(DLB 내지 DLX)의 출력 단자가 논리곱 게이트 회로(AND1A 내지 AND1X)의 입력 단자에 접속되어 있다. 논리곱 게이트 회로(AND1A 내지 AND1X)의 다른 입력 단자는 플립플롭 회로(FF)의 리셋 단자(R)에 공통으로 접속되어 있다.
도 3의 변형예에서는, 주로, 동기 정류 작용을 발휘하는 트랜지스터로서 NMOS 트랜지스터(FET2A)를 구비하고, 또한 도 2 중 (3)에 도시한 바와 같이, 주로 코일 전류(IL1)를 출력 단자(OUT)측에서 초크 코일(L1)을 향하는 반전 방향으로 흐르게 하는 트랜지스터로서 NMOS 트랜지스터(FET2B 내지 FET2X)를 구비한다.
비교기(COMP2)에 의해 코일 전류(IL1)가 반전한 것이 검출되면, 논리곱 게이트 회로(AND1A)의 출력 단자가 로우레벨로 반전하여, NMOS 트랜지스터(FET2A)를 비도통으로 한다. 이 시점에서는, NMOS 트랜지스터(FET2B 내지 FET2X)는 도통 상태가 계속된다. 각각의 게이트 단자에는 각각의 지연 회로(DLB 내지 DLX)의 출력 단자가 입력되어 있고, NMOS 트랜지스터(FET2A)의 게이트 단자를 로우레벨로 천이하는 타이밍이 지연하기 때문이다.
여기서, 각각의 지연 회로(DLB 내지 DLX)의 지연 시간을 조정해 주면, 각 트랜지스터(FET2B 내지 FET2X)가 비도통되는 타이밍을 조정할 수 있어, 출력측의 과잉 전력을 입력측에 복귀할 때의 코일 전류(IL1)를 제어할 수 있다. 도통하고 있는 트랜지스터(FET2B 내지 FET2X)의 수를 시간에 따라 줄이도록 제어할 수 있어, 시간에 따라 전류 구동 능력 또는 온 저항을 제어할 수 있기 때문이다.
또한, 도 3의 변형예에서는 NMOS 트랜지스터(FET2B 내지 FET2X)마다 지연 회로(DLB 내지 DLX)를 구비하고, 각 트랜지스터(FET2B 내지 FET2X)에 대해서 개별적으로 오프까지의 지연 시간을 설정할 수 있는 경우를 나타냈지만, 지연 회로의 삽입 구성은 이것에 한정되지 않는다. 지연 회로를 직렬로 접속하여 지연 시간이 순차 가산되는 구성으로 하여, 원하는 지연 시간을 계시하는 단자를 논리곱 게이트 회로(AND1A 내지 AND1X)에 접속하게 구성할 수도 있다.
또한, NMOS 트랜지스터(FET2B 내지 FET2X)는 개개에 트랜지스터 사이즈를 변경하여 구성할 수도 있다. 또한, NMOS 트랜지스터(FET2B 내지 FET2X)의 몇 갠가에 관해서 정전류 동작을 시키는 것도 가능하다. 지연 시간의 조정과 어울려, 코일 전류(IL1)의 전류 능력을 또한 큰 자유도를 가지고 조정할 수 있다.
도 4는 제2 실시형태의 구성을 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다. 부하에 대해서 전력을 방출할 때에 도통하는 동기 트랜지스터의 비도통 타이밍을 방출 전류의 검출에 오프셋을 설치하는 것에 의해 방출 전류가 반전하여 부하측의 과잉 전력이 복귀되는 타이밍으로 한다. 오프셋의 부가에 의해 동기 트랜지스터의 비도통 천이를 늦춰 부하측의 과잉 전력이 복귀되는 구성이다.
도 4에 도시하는 제어 회로(12)에서는 도 1의 제어 회로(11)에 있어서의 스위치 회로(SW) 및 지연 회로(DL) 대신에 스위치 회로(SW2) 및 오프셋부(e2)가 구비되어 있다. 논리곱 게이트 회로(AND1)의 입력 단자에는 지연 회로(DL)의 출력 단자 (N2) 대신에 비교기(COMP2)의 출력 단자가 접속되어 있다. 그 밖의 회로 구성에 관해서는 도 1의 경우와 마찬가지이고, 여기서의 설명은 생략한다.
스위치 회로(SW2)는 비교기(COMP2)의 비반전 입력 단자에 접지 전위 또는 오프셋부(e2)의 어느 하나를 접속한다. 오프셋부(e2)는 접지 전위에 대해서 플러스의 오프셋 전압(e2)을 부가하는 회로이다.
스위치 회로(SW2)는 PWM/PFM 가변 제어가 선택되어 있는 경우, 비교기(COMP2)의 비반전 입력 단자에 접지 전위를 접속한다. 반전 입력 단자에 접속되어 있는 단자(X)의 전압이 플러스로 반전하는 것에 따라서 비교기(COMP2)로부터 로우레벨 신호를 출력하여, NMOS 트랜지스터(FET2)를 비도통으로 한다. NMOS 트랜지스터(FET2)에 흐르는 코일 전류(IL1)가 반전하는 것에 따라서 단자(X)가 정전압으로 변하기 때문에 이것을 검출하여 NMOS 트랜지스터(FET2)를 비도통으로 제어한다. NMOS 트랜지스터(FET2)에 동기 정류 동작을 할 수 있다.
PWM 고정 제어가 선택되어 있는 경우, 비교기(COMP2)의 비반전 입력 단자에 오프셋부(e2)를 접속한다. 반전 입력 단자에 접속되어 있는 단자(X)의 전압이 오프셋 전압(e2)을 넘는 것에 따라서 비교기(COMP2)로부터 로우레벨 신호를 출력하여, NMOS 트랜지스터(FET2)를 비도통으로 한다. NMOS 트랜지스터(FET2)에 흐르는 코일 전류(IL1)가 반전한 후, 단자(X)가 오프셋 전압(e2)에 달하는 것에 따라서 NMOS 트랜지스터(FET2)를 비도통으로 제어한다. 코일 전류(IL1)의 반전을 넘어서, 출력 단자(OUT)측에서 초크 코일(L1)에 코일 전류(IL1)를 흐르게 함으로써 출력 단자(OUT)측에 공급된 과잉 전력을 복귀할 수 있다.
비교기(COMP2)에 오프셋부(e2)가 접속되는 경우의 회로 동작에 관해서는 도 2와 마찬가지다. 비교기(COMP2)에 오프셋 전압(e2)을 부가함으로써 NMOS 트랜지스터(FET2)의 비도통 시점에서 코일 전류(IL1)가 반전 방향으로 사전 결정된 전류값씩 흐르도록 설정된다.
도 5는 제3 실시형태의 구성을 강압형 DC-DC 컨버터에 적용하는 경우의 회로도이다. PWM 고정 제어와 PWM/PFM 가변 제어를 선택할 수 있는 DC-DC 컨버터에 관해서 동기 트랜지스터의 도통 제어를, PWM/PFM 가변 제어에서는 정류 작용을 갖게 하여 코일 전류의 역류를 방지하여 비도통 제어하고, PWM 고정 제어에서는 코일 전류의 역류를 허용하여 도통 상태를 유지한다. 부하측에 대한 전력 공급이 매주기 행해지는 PWM 고정 제어에 있어서, 부하측의 과잉 전력이 매주기 복귀되는 구성이다.
도 5에 도시하는 제어 회로(13)에서는 도 1의 제어 회로(11)에 있어서의 스위치 회로(SW) 및 지연 회로(DL) 대신에 논리합 게이트 회로(OR1)가 구비되어 있다. 논리합 게이트 회로(OR1)의 입력 단자는 비교기(COMP2)의 출력 단자가 접속되는 것 외, PWM 고정 제어의 선택 신호(DSA)가 입력되어 있다. 선택 신호(DSA)는 PWM 고정 제어를 선택하는 경우에 하이레벨이 되는 신호이다. 논리합 게이트 회로(OR1)의 출력 단자는 논리곱 게이트 회로(AND1)의 입력 단자에 접속되어 있다. 논리곱 게이트 회로(AND1)의 다른 입력 단자에는 플립플롭 회로(FF)의 출력 단자(Q_)가 접속되어 있다. 그 밖의 회로 구성에 관해서는 도 1의 경우와 마찬가지이고, 여기서의 설명은 생략한다.
PWM 고정 제어가 선택되어 있는 경우, 선택 신호(DSA)는 하이레벨이다. 논리합 게이트 회로(OR1)의 출력 단자는 비교기(COMP2)의 출력 단자(N1)에 상관없이 하이레벨에 고정된다. 논리곱 게이트 회로(AND1)는 플립플롭 회로(FF)의 출력 단자(Q_)로부터의 신호를 출력 단자(DL)에 전달한다. 여기서, 출력 단자(Q_)로부터의 신호는 출력 단자(Q)로부터의 신호의 반전 신호이다. NMOS 트랜지스터(FET1)와 NMOS 트랜지스터(FET2)는 상호 역위상으로 도통과 비도통을 반복한다. PWM 방식의 스위칭 제어에서는 입력 전압(VIN)과 출력 전압(VOUT)에 의해 사전 결정된 주기 내에서 각각의 트랜지스터가 도통하는 시간 비율이 일정해진다. 경부하 상태에 있어서, NMOS 트랜지스터(FET2)는 코일 전류(IL1)의 역류에 상관없이 사전 결정된 시간 비율 동안 도통 상태로 유지된다.
PWM/PFM 가변 제어가 선택되어 있는 경우 선택 신호(DSA)는 로우레벨이다. 논리합 게이트 회로(OR1)의 출력 단자는 비교기(COMP2)의 단자 신호(VN1)와 동상의 신호가 출력된다. 단자 신호(VN1)는 코일 전류(IL1)가 출력 단자(OUT)측을 향하여 흐르는 동안은 하이레벨로 유지되고, 역류가 검출되면 로우레벨로 반전한다. 논리곱 게이트 회로(AND1)는 하이레벨의 단자 신호(VN1)에 대해서는 플립플롭 회로(FF)의 출력 단자(Q)로부터의 신호를 출력 단자(DL)에 전달하여, 단자 신호(VN1)가 로우레벨로 반전하면 로우레벨 신호를 출력한다. 경부하 상태에 있어서, 코일 전류(IL1)의 역류에 따라서 NMOS 트랜지스터(FET2)가 비도통된다.
제어 회로(13)가 PWM 고정 제어로 설정되어 있는 경우의 경부하 상태에서의 회로 동작을 도 6으로부터 설명한다. 도 2의 경우와는 달리, 코일 전류(IL1)의 역 류에 상관없이 NMOS 트랜지스터(FET2)가 도통 상태를 유지한다. 이 때문에, 코일 전류(IL1)는 스위칭 동작의 각 주기에 있어서 NMOS 트랜지스터(FET1) 또는 NMOS 트랜지스터(FET2)의 어느 하나에 흐르고 있다.
구동 신호(VDH)가 하이레벨인 경우에 NMOS 트랜지스터(FET1)가 도통한다. 코일 전류는 사전 결정된 시간 비율로 증가한다. 구동 신호(VDL)가 하이레벨인 경우에 NMOS 트랜지스터(FET2)가 도통한다. 코일 전류는 사전 결정된 시간 비율로 감소한다. 코일 전류(IL1)는 톱니파형으로 흐르게 된다.
톱니파형으로 흐르는 코일 전류(IL1)의 평균값이 부하에 흐르는 부하 전류(ILD)가 된다. 부하에 있어서 소비되는 부하 전류(ILD)가 감소하여 경부하 상태에 이른 동작 파형이 도 6이다. 도 6에 도시하는 경부하 상태에서는 톱니파형의 코일 전류(IL1)에 있어서의 전류값의 낮은 값이 마이너스 값에 이른 상태이다[도 6 중 (3), (4)].
(2) 및 (3)의 기간은 구동 신호(VDL)가 하이레벨에 있고, NMOS 트랜지스터(FET2)가 도통 상태에 있는 기간이다. (2) 영역에서 초크 코일(L1)에 축적되어 있는 전력이 출력 단자(OUT)측으로 방출되어, 코일 전류(IL1)가 제로에 이른 시점에서 방출은 완료한다. 이어서, (3) 영역에서도 NMOS 트랜지스터(FET2)의 도통 상태가 유지되기 때문에 출력 단자(OUT)측에서 초크 코일(L1)을 향하여 코일 전류(IL1)가 흘러, 과잉 전력이 초크 코일(L1)에 복귀된다.
(3) 기간의 종료후, 구동 신호(VDL)가 로우레벨로 천이하는 동시에, 구동 신호(VDH)가 하이레벨로 천이하여, NMOS 트랜지스터(FET1)가 도통 상태가 되는 기간 으로 이행한다. 기간의 초기 단계인 (4) 영역에서는 초크 코일(L1)에 축적되는 전력이 입력 단자(IN)측에 회생된다. 회생이 완료하면 코일 전류(IL1)가 반전하여 입력 단자(IN)측에서 초크 코일(L1)을 향하여 코일 전류(IL1)가 흐르기 시작한다. 초크 코일(L1)에 전력이 축적되기 시작하여, 다음 사이클이 시작된다.
PWM 고정 제어에서는 입력 전압(VIN)과 출력 전압(VOUT)으로 결정된다. 1주기내에서의 사전 결정된 시간 비율동안 NMOS 트랜지스터(FET2)는 도통 상태로 유지된다. 따라서 경부하 상태에 있어서, 코일 전류(IL1)가 반전 방향, 즉 출력 단자(OUT)측에서 초크 코일(L1)을 향하는 방향으로 흐른다[도 6 중 (3)]. 이에 따라, 출력 단자(OUT)측으로 방출된 전력의 일부가 초크 코일(L1)에 복귀된다. 부하가 요구하는 전력 이상으로 공급된 전력은 과잉 전력으로서 출력 커패시터(C1)에 축적되지만, 적어도 그 일부가 초크 코일(L1)에 복귀된다. 출력 커패시터(C1)에 축적되는 과잉 전력에 의한 출력 전압(VOUT)의 상승을 저감할 수 있다.
NMOS 트랜지스터(FET2)가 비도통되는 동시에, NMOS 트랜지스터(FET1)가 도통한다. (3) 기간에서 출력 단자(OUT)측에서 복귀되어 초크 코일(L1)에 축적되는 전력은 NMOS 트랜지스터(FET1)의 도통에 의해 입력 단자(IN)에 회생된다[도 2 중 (4)]. 도 2의 경우에는 NMOS 트랜지스터(FET1)의 보디 다이오드를 통해 회생이 행해지고, 제3 실시형태(도 5, 도 6)에서는 NMOS 트랜지스터(FET1)가 도통하여 회생이 행해진다. 코일 전류(IL1)의 회생 경로에 있어서의 전력 소비를 더욱 저감할 수 있다.
여기서, 도 6 중 (3) 및 (4)의 기간에 있어서의 NMOS 트랜지스터(FET2 및 FET1)의 스위칭 제어는 출력 단자(OUT)로부터 입력 단자(IN)에 전력 공급하는 승압형 DC-DC 컨버터를 구성하고 있는 것이 된다.
DC-DC 컨버터가 PWM 고정 제어로 동작하고 있는 경우에는, NMOS 트랜지스터(FET2)를 사용하여 출력 전압(VOUT)을 승압하여 입력측에 복귀할 수 있어, 출력 전압(VOUT)이 제어 회로(13)에 의한 제어에 상관없이 이상 상승할 우려를 방지할 수 있다.
도 7은 제1 실시형태의 구성을 승압형 DC-DC 컨버터에 적용하는 경우의 회로도이다. 부하에 대해서 전력을 방출할 때에 도통하는 동기 트랜지스터의 비도통 타이밍을 전력 방출의 완료 후에 부하를 향하는 방출 전류가 제로가 되는 타이밍으로부터 지연시킨다. 지연되는 기간 동안, 동기 트랜지스터가 도통 상태로 유지되는 것에 의해 방출 전류가 반전하여 부하측의 과잉 전력이 복귀되는 구성이다.
초크 코일(L1)의 일단자는 입력 단자(IN)에, 타단자는 센스 저항(Rs)을 통해 NMOS 트랜지스터(FET3)의 드레인 단자 및 NMOS 트랜지스터(FET4)의 소스 단자에 접속되어 있다. 또한, NMOS 트랜지스터(FET3)의 소스 단자는 접지 전위에 접속되는 동시에, NMOS 트랜지스터(FET4)의 드레인 단자가 출력 단자(OUT)에 접속되어 있다. NMOS 트랜지스터(FET3, FET4)의 게이트 단자는 후술하는 제어 회로(21)의 출력 단자(DH), (DL)에 각각 접속되어 있다. 또한, 출력 단자(OUT)에는 초크 코일(L1)을 통해 공급되는 전력을 축적해 두기 위해서 접지 전위와의 사이에 출력 커패시터(C1)가 접속되어 있다.
여기서, NMOS 트랜지스터(FET3, FET4)의 소스 단자에는 백게이트 단자가 접 속되어 있고, 드레인 단자를 향하여 보디 다이오드가 내장되어 있는 것이 일반적이다.
제어 회로(21)는 PWM 방식에 의한 스위칭 제어를 전류 모드 제어로 행하는 회로 구성에 관해서 예시하고 있다. PWM 방식에 의한 스위칭 제어를 행하는 증폭기(AMP1), 오차 증폭기(ERA1), 비교기(COMP1), 플립플롭 회로(FF), 및 논리곱 게이트 회로(AND1)에 관해서는 도 1의 제어 회로(11)와 동일한 회로 구성 및 작용 ·효과를 나타낸다.
비교기(COMP2), 지연 회로(DL) 및 스위치 회로(SW)에 관해서도 동일한 회로 구성 및 작용 ·효과를 나타내고 있다. 도 1과는 달리, 비교기(COMP2)의 입력 단자는 단자 (CS+) 및 (CS-)을 통해 센스 저항(Rs)의 양단자가 접속되어 있다. 초크 코일(L1)로부터 출력 단자(OUT)측에 코일 전류(IL1)가 흐르는 경우를 플러스로 하여, 출력 단자(N1)에 하이레벨 신호가 출력된다.
제어 회로(21)가 PWM 고정 제어로 설정되어 있는 경우의 경부하 상태에서의 회로 동작은 도 2와 마찬가지다. 출력 단자(DH)로부터 출력되는 구동 신호(VDH)가 하이레벨로 천이하면 NMOS 트랜지스터(FET3)가 도통한다. 이에 따라, 입력 단자(IN)로부터 초크 코일(L1)에 유입되는 코일 전류(IL1)가 소정의 시간 기울기로 상승하여, 초크 코일(L1)에 전력이 축적되어 간다.
오차 증폭기(ERA1)의 출력 전압에 증폭기(AMP1)의 출력 전압이 도달하는 것에 따라서 NMOS 트랜지스터(FET4)가 도통한다. 초크 코일(L1)로부터 출력 단자(OUT)측에 전류 경로가 형성되어, 초크 코일(L1)에 축적되어 있는 전력이 출력 단 자(OUT)측에 방출된다. 이 때의 코일 전류(IL1)는 시간 기울기로 감소한다.
PWM 방식으로 스위칭 제어되는 경우에는 매주기마다 출력 단자(OUT)측에 전력이 공급되고, 경부하 상태에서는 과잉 전력 공급이 되는 경우가 있지만, 전류 방향이 반전된 후에도 코일 전류(IL1)가 흐르는 것에 의해 과잉 전력이 초크 코일(L1)에 복귀된다. 출력 단자(OUT)측에서 복귀되어 초크 코일(L1)에 축적되는 전력은 NMOS 트랜지스터(FET3)의 도통에 따라서 또는 NMOS 트랜지스터(FET3)의 보디 다이오드를 통해 입력 단자(IN)측에 회생된다.
도 8은 제4 실시형태의 구성을 승압형 DC-DC 컨버터에 적용하는 경우의 회로도이다. 동기 트랜지스터의 도통 제어를, 출력 단자를 향하는 방출 전류가 반전하는 시점에서의 출력 전압에 따라서 행하는 경우이다. 방출 전류의 반전시, 출력 전압이 사전 결정된 전압값 이하인 경우에는 동기 트랜지스터를 비도통 제어하여 동기 정류 동작을 하게 하여, 출력 전압이 사전 결정된 전압값에 비하여 높은 경우에 동기 트랜지스터를 도통 상태로 유지하여, 과잉 전력이 복귀되는 구성이다.
도 8에 도시하는 제어 회로(22)에서는 도 7의 제어 회로(21)에서의 스위치 회로(SW) 및 지연 회로(DL) 대신에 비교기(COMP3) 및 NAND 게이트 회로(NAND1)가 구비되어 있다. 비교기(COMP3)의 비반전 입력 단자에는 사전 결정된 전압값(e3)이 접속되고, 반전 입력 단자에는 저항 소자(R1, R2)에 의한 분압점이 접속되어 있다. NAND 게이트 회로(NAND1)의 입력 단자에는 비교기(COMP2 및 COMP3)의 출력 단자가 접속되어 있다. NAND 게이트 회로(NAND1)의 출력 단자는 논리곱 게이트 회로(AND1)의 입력 단자에 접속되어 있다. 그 밖의 회로 구성에 관해서는 도 7의 경우와 마찬가지이고, 여기서의 설명은 생략한다.
비교기(COMP2)에 있어서 코일 전류(IL1)의 전류 방향을 모니터한다. 또한, 비교기(COMP3)에 있어서 출력 전압(VOUT)과 사전 결정된 전압값(e3)에 의해 설정되는 전압값과의 대소를 비교한다. 코일 전류(IL1)가 역류하고 있는 기간에 출력 전압(VOUT)이 사전 결정된 전압값(e3)에 의해 설정되는 전압값을 넘는 경우에 NAND 게이트 회로(NAND1)의 출력 전압이 하이레벨이 되어, 구동 신호(VDL)는 하이레벨이 된다. NMOS 트랜지스터(FET4)를 도통 상태로 한다. 출력 단자(OUT)측에서 초크 코일(L1)에 과잉 전력을 복귀할 수 있다. 출력 전압(VOUT)이 사전 결정된 전압값(e3)에 의해 설정되는 전압값 이내이면 코일 전류(IL1)의 역류에 따라서 NAND 게이트 회로(NAND1)의 출력 전압이 로우레벨이 되어, 구동 신호(VDL)는 로우레벨이 된다. NMOS 트랜지스터(FET4)를 비도통 제어하여 동기 정류 동작이 행해진다.
도 9는 승강압형 DC-DC 컨버터의 일례를 도시하는 회로도이다. 초크 코일(L1) 및 센스 저항(Rs)을 중심으로 하여, 입력 단자(IN)측에 구비되는 NMOS 트랜지스터(FET1 및 FET2)에 의해 강압형 DC-DC 컨버터가 구성되고, 출력 단자(OUT)측에 구비되는 NMOS 트랜지스터(FET3 및 FET4)로 승압형 DC-DC 컨버터가 구성된다. 제어 회로(31)의 출력 단자 (DH1) 및 (DL1)에 의해 NMOS 트랜지스터(FET1 및 FET2)를 스위칭 제어함으로써 출력 단자(OUT)에 강압된 출력 전압(VOUT)이 생성된다. 출력 단자 (DH2) 및 (DL2)에 의해 NMOS 트랜지스터(FET3 및 FET4)를 스위칭 제어함으로써 출력 단자(OUT)에 승압된 출력 전압(VOUT)이 생성된다.
이 경우, 코일 전류(IL1)의 전류 경로를 확립하기 위해서 강압형의 동작시에 NMOS 트랜지스터(FET1 및 FET2)의 스위칭 동작과 함께 NMOS 트랜지스터(FET4)를 도통 상태로 유지하고, 승압형의 동작시에 NMOS 트랜지스터(FET3 및 FET4)의 스위칭 동작과 함께 NMOS 트랜지스터(FET1)를 도통 상태로 유지하는 것 외에는, 강압형 및 승압형의 제어는 각각 별개의 제어가 가능하다. 따라서, 도 9에 도시하는 승강압형 DC-DC 컨버터에 있어서도 제1 내지 제4 실시형태를 강압형 및 승압형의 각각에 적용하는 것은 가능하다.
이상 상세히 설명한 대로, 본 실시형태에 따른 DC-DC 컨버터의 제어 회로 및 그 제어 방법에 의하면 유도 소자의 일례인 초크 코일(L1)의 축적 전력을 출력 단자(OUT)측으로 방출하는 데 있어서, 제2 스위칭 소자인 NMOS 트랜지스터(FET2 또는 FET4)를 도통한다. 이 경우, 초크 코일(L1)의 전력 방출 기간을 넘어서 NMOS 트랜지스터(FET2 또는 FET4)의 도통 상태를 유지해 주면 출력 단자(OUT)측으로 전력을 방출하는 제1 전류의 일례인 코일 전류(IL1)의 전류 방향이 반전한다. 출력 단자(OUT)측에서 초크 코일(L1)을 향하여 전류가 흘러, 출력 단자(OUT)측의 전력이 이동하여 축적된다. 부하에서의 소비 전력이 적은 경우에 과잉 전력을 초크 코일(L1)에 복귀할 수 있다. 출력 단자(OUT)측에 축적되어 버리는 과잉 전력을 저감할 수 있어, 과잉 전력에 의한 출력 전압(VOUT)의 상승을 저감할 수 있다.
또한, NMOS 트랜지스터(FET2 또는 FET4)가 비도통된 후에, NMOS 트랜지스터(FET1 또는 FET3)가 도통함으로써, 또는 NMOS 트랜지스터(FET1 또는 FET3)가 보디 다이오드를 구비함으로써, 초크 코일(L1)에 복귀된 전력은 입력 단자(IN)측에 회생된다. 과잉 전력을 입력 단자(IN)측에 복귀할 수 있어, DC-DC 컨버터의 전력 변환 효율의 향상을 도모할 수 있다.
특히, 경부하시에 있어서 PWM 방식으로 스위칭 동작이 행해지는 경우에 적용하면, 사전 결정된 주기로 스위칭 동작이 행해지고, 출력 단자(OUT)측을 향해서 매주기마다 과잉 전력이 방출되더라도 매주기마다 과잉 전력을 초크 코일(L1)에 복귀할 수 있어, 출력 전압(VOUT)의 상승을 억제할 수 있다. 출력 단자(OUT)측에 브리더 저항 등의 유사 부하를 구비하는 일이 없이 출력 전압(VOUT)의 이상 상승을 억제할 수 있다. PWM 고정 제어와 PWM/PFM 가변 제어와의 사이에서 스위칭 제어 방법이 선택 가능한 DC-DC 컨버터에 있어서, PWM 고정 제어가 선택될 때에 코일 전류(IL1)의 역류에 의한 과잉 전력의 회생 동작이 가능해진다. 출력 전압(VOUT)의 이상 상승을 억제하는 동시에, 전력 변환 효율의 향상을 도모할 수 있다.
여기서, NMOS 트랜지스터(FET2) 대신에 복수의 NMOS 트랜지스터(FET2B 내지 FET2X)를 구비하고, 코일 전류(IL1)가 반전할 때 개개에 다른 지연 시간으로 비도통으로 해 주면 출력측의 과잉 전력을 입력측에 복귀할 때의 코일 전류(IL1)를 제어할 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위내에서 여러 가지의 개량, 변형이 가능한 것은 물론이다.
지연 회로(DL)에 의한 제어, 오프셋부(e2)에 의한 제어, 출력 전압(VOUT)의 검출 제어 등을 각각 조합하여 적용하는 것이 가능하다. 또한, 실시형태에서는 전류 모드 제어의 DC-DC 컨버터에 관해서 설명했지만, 본 발명은 이것에 한정되는 것이 아니다. 전압 모드 제어의 DC-DC 컨버터에 대해서도 마찬가지로 적용할 수 있는 것은 물론이다.
또한, 출력측의 과잉 전력을 입력측에 복귀할 때의 코일 전류(IL1)를 복수의 NMOS 트랜지스터(FET2B 내지 FET2X)에서 제어하는 구성은 제1 실시형태에 한정되는 것이 아니라, 제2 내지 제4 실시형태에도 마찬가지로 적용할 수 있다. 예컨대, 제2 실시형태에 있어서는 개개에 전압값이 다른 복수의 오프셋 전압(e2)을 갖고, 각각에 대해서 비교기(COMP2)에 의해 비교 결과를 출력하여, 각 NMOS 트랜지스터(FET2B 내지 FET2X)를 비도통 제어하는 것이 좋다. 또한, 제4 실시형태에 있어서는 개개에 다른 복수의 사전 결정된 전압값(e3)을 구비하고, 각각에 대해서 비교기(COMP3)에 의해 비교 결과를 출력하여, 각 NMOS 트랜지스터(FET2B 내지 FET2X)를 비도통 제어하는 것이 좋다.
여기서, 본 발명의 기술 사상에 의해 배경 기술에 있어서의 과제를 해결하기 위한 수단을 이하에 열기한다.
(부기 1) 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어 회로로서,
상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전에 의해 사전 결정된 전류값이 되는 것을 검출하는 검출부와,
상기 검출부에 의한 검출 결과에 따라서 상기 제2 스위칭 소자를 비도통 제어하는 도통 제어부를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
(부기 2) 상기 사전 결정된 전류값에 의해 상기 유도 소자에는 부하측으로 방출된 전력의 일부가 재축적되는 것을 특징으로 하는 부기 1에 기재한 DC-DC 컨버터의 제어 회로.
(부기 3) 상기 검출부는 상기 사전 결정된 전류값에 해당하는 오프셋부를 구비하는 것을 특징으로 하는 부기 1에 기재한 DC-DC 컨버터의 제어 회로.
(부기 4) 상기 검출부는 상기 제1 전류의 전류 방향이 반전하는 것을 검출하는 역류 검출부와,
상기 역류 검출부에 의한 검출 결과에 대해서 지연을 부가하는 지연부를 구비하고,
상기 도통 제어부는 상기 지연부의 출력에 따라서 상기 제2 스위칭 소자를 비도통 제어하는 것을 특징으로 하는 부기 1에 기재한 DC-DC 컨버터의 제어 회로.
(부기 5) 상기 검출부는 상기 제2 스위칭 소자의 단자간 전압을 감시하는 것을 특징으로 하는 부기 1에 기재한 DC-DC 컨버터의 제어 회로.
(부기 6) 상기 검출부는 상기 제1 전류가 흐르는 전류 경로에 구비되는 검출저항의 단자간 전압을 감시하는 것을 특징으로 하는 부기 1에 기재한 DC-DC 컨버터의 제어 회로.
(부기 7) 상기 제2 스위칭 소자에 병렬 접속되어, 상기 제1 전류의 전류 방향을 반전하는 데에 있어서 상기 제2 스위칭 소자 대신에 또는 상기 제2 스위칭 소자와 함께 도통하는 하나 이상의 제3 스위칭 소자를 더 구비하고,
상기 도통 제어부는 상기 제2 스위칭 소자 대신에 또는 상기 제2 스위칭 소자와 함께 상기 제3 스위칭 소자를 비도통 제어하는 것을 특징으로 하는 부기 1에 기재한 DC-DC 컨버터의 제어 회로.
(부기 8) 상기 검출부는 상기 제1 전류의 전류 방향이 반전하는 것을 검출하는 역류 검출부와,
상기 제3 스위칭 소자 또는 상기 제2 및 제3 스위칭 소자에 따라서 구비되고, 상기 역류 검출부에 의한 검출 결과에 대해서 지연을 부가하는 하나 이상의 지연부를 구비하고,
상기 도통 제어부는 상기 제2 스위칭 소자 대신에 또는 상기 제2 스위칭 소자와 함께 상기 제3 스위칭 소자를 비도통 제어하는 것을 특징으로 하는 부기 7에 기재한 DC-DC 컨버터의 제어 회로.
(부기 9) 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어 회로로서,
상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전을 검출하는 역류 검출부와,
상기 DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것을 검출하는 전압 검출부와,
상기 역류 검출부 및 상기 전압 검출부의 검출 결과에 따라서 상기 제2 스위칭 소자를 비도통 제어하는 도통 제어부를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
(부기 10) 상기 제2 스위칭 소자에 병렬 접속되어, 상기 제1 전류의 전류 방향을 반전하는 데에 있어서 상기 제2 스위칭 소자 대신에 또는 상기 제2 스위칭 소자와 함께 도통하는 하나 이상의 제3 스위칭 소자를 구비하고,
상기 도통 제어부는 상기 제3 스위칭 소자 또는 상기 제2 및 제3 스위칭 소자를 비도통 제어하는 것을 특징으로 하는 부기 9에 기재한 DC-DC 컨버터의 제어 회로.
(부기 11) 상기 사전 결정된 전압값은 상기 출력 전압에 있어서의 제어 전압값 이상의 전압인 것을 특징으로 하는 부기 9에 기재한 DC-DC 컨버터의 제어 회로.
(부기 12) 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어를 부하 전력량에 상관없이 동작 사이클의 반복 주기를 사전 결정된 주기로 고정하는 PWM 고정 제어와, 경부하에서는 상기 동작 사이클의 반복 주기를 부하 전력량에 따라서 확장 및 수축하는 PFM 방식으로 선택하는 PWM/PFM 가변 제어와의 사이에서 선택 가능하게 하는 DC-DC 컨버터의 제어 회로로서,
상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전을 검출하는 역류 검출부와,
상기 PWM/PFM 가변 제어가 선택되는 경우에는 상기 역류 검출부의 검출 결과에 따라서 상기 제2 스위칭 소자를 비도통 제어하고, 상기 PWM 고정 제어가 선택되는 경우에는 상기 검출 결과에 상관없이 상기 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 상기 제2 스위칭 소자의 도통 상태를 유지하는 도통 제어부를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
(부기 13) 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어 방법으로서,
상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향의 반전에 의해 사전 결정된 전류값이 되는 것을 검출하는 단계와,
상기 검출 결과에 따라서 상기 제2 전류 경로를 비도통 제어하는 단계를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
(부기 14) 상기 사전 결정된 전류값은 상기 제2 전류 경로에 구비되는 임피던스 성분에 상기 제1 전류가 흐르는 것에 의한 전압 강하를 계측함으로써 구하는 것을 특징으로 하는 부기 13에 기재한 DC-DC 컨버터의 제어 방법.
(부기 15) 상기 사전 결정된 전류값은 상기 제1 전류에 있어서의 전류 방향의 반전에 대해서 지연을 부가함으로써 정해지는 것을 특징으로 하는 부기 13에 기재한 DC-DC 컨버터의 제어 방법.
(부기 16) 상기 제2 전류 경로는 상기 유도 소자에 축적된 전력의 부하에 대한 방출용 경로와, 하나 이상의 상기 제1 전류의 전류 방향 반전 경로를 구비하고,
검출 결과에 따라서 상기 전류 방향 반전 경로 또는 상기 방출용 경로 및 상기 전류 방향 반전 경로를 비도통 제어하는 것을 특징으로 하는 부기 13에 기재한 DC-DC 컨버터의 제어 방법.
(부기 17) 상기 사전 결정된 전류값은 상기 제1 전류에 있어서의 전류 방향의 반전에 대해서, 상기 전류 방향 반전 경로 또는 상기 방출용 경로 및 상기 전류 방향 반전 경로에 따라서 지연을 부가하여 정해지는 것을 특징으로 하는 부기 13에 기재한 DC-DC 컨버터의 제어 방법.
(부기 18) 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어 방법으로서,
상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향이 반전하는 것을 검출하는 단계와,
상기 DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것을 검출하는 단계와,
상기 제1 전류의 전류 방향이 반전 상태에 있고, 상기 출력 전압이 사전 결정된 전압값 이하인 것에 따라서 상기 제2 전류 경로를 비도통 제어하는 단계를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
(부기 19) 상기 제2 전류 경로는 상기 유도 소자에 축적된 전력의 부하에 대한 방출용 경로와, 하나 이상의 상기 제1 전류의 전류 방향 반전 경로를 구비하고,
상기 제1 전류의 전류 방향이 반전 상태에 있어서, 상기 출력 전압이 사전 결정된 전압값 이하인 것에 따라서 상기 전류 방향 반전 경로 또는 상기 방출용 경로 및 상기 전류 방향 반전 경로를 비도통 제어하는 것을 특징으로 하는 부기 18에 기재한 DC-DC 컨버터의 제어 방법.
(부기 20) 상기 사전 결정된 전압값은 상기 출력 전압에 있어서의 제어 전압값 이상의 전압인 것을 특징으로 하는 부기 18에 기재한 DC-DC 컨버터의 제어 방법.
(부기 21) 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어를 부하 전력량에 상관없이 동작 사이클의 반복 주기를 사전 결정된 주기로 고정하는 PWM 고정 제어와, 경부하에서는 상기 동작 사이클의 반복 주기를 부하 전력량에 따라서 확장 및 수축하는 PFM 방식으로 선택하는 PWM/PFM 가변 제어와의 사이에서 선택 가능하게 하는 DC-DC 컨버터의 제어 방법으로서,
상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향이 반전하는 것을 검출하는 단계와,
상기 PWM/PFM 가변 제어가 선택되는 경우에는 전류 방향 반전의 검출 결과에 따라서 상기 제2 전류 경로를 비도통 제어하고, 상기 PWM 고정 제어가 선택되는 경우에는 상기 검출 결과에 상관없이 상기 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 상기 제2 전류 경로의 도통 상태를 유지하는 단계를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
(부기 22) 부기 1 내지 12에 기재한 DC 컨버터의 제어 회로를 구비하는 것, 또는/및 부기 13 내지 21에 기재한 DC 컨버터의 제어 방법에 의해 제어되는 것을 특징으로 하는 DC-DC 컨버터.
본 발명에 의하면, 동기 정류 방식의 DC-DC 컨버터에 있어서, 경부하시에 부하측에 방출된 과잉 전력을 유도 소자로 복귀하고, 또한 입력측으로 복귀시킴으로써 출력 전압의 과도한 상승을 억제하여 제어 전압값의 개선을 도모하는 동시에, 전력 변환 효율을 개선하는 DC-DC 컨버터의 제어 회로 및 그 제어 방법을 제공하는 것이 가능하다.

Claims (10)

  1. 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어 회로로서,
    상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전에 의해 사전 결정된 전류값이 되는 것을 검출하는 검출부와;
    상기 검출부에 의한 검출 결과에 따라서 상기 제2 스위칭 소자를 비도통 제어하는 도통 제어부
    를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  2. 제1항에 있어서, 상기 검출부는 상기 사전 결정된 전류값에 해당하는 오프셋부를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  3. 제1항에 있어서, 상기 검출부는,
    상기 제1 전류의 전류 방향이 반전하는 것을 검출하는 역류 검출부와,
    상기 역류 검출부에 의한 검출 결과에 대해서 지연을 부가하는 지연부를 구비하고,
    상기 도통 제어부는 상기 지연부의 출력에 따라서 상기 제2 스위칭 소자를 비도통 제어하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  4. 제1항에 있어서, 상기 제2 스위칭 소자에 병렬 접속되어, 상기 제1 전류의 전류 방향을 반전하는 데에 있어서 상기 제2 스위칭 소자 대신에 또는 상기 제2 스위칭 소자와 함께 도통하는 하나 이상의 제3 스위칭 소자를 더 포함하고,
    상기 도통 제어부는 상기 제2 스위칭 소자 대신에 또는 상기 제2 스위칭 소자와 함께 상기 제3 스위칭 소자를 비도통 제어하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  5. 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어 회로로서,
    상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전을 검출하는 역류 검출부와;
    상기 DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것을 검출하는 전압 검출부와;
    상기 역류 검출부 및 상기 전압 검출부의 검출 결과에 따라서 상기 제2 스위칭 소자를 비도통 제어하는 도통 제어부
    를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  6. 제5항에 있어서, 상기 사전 결정된 전압값은 상기 출력 전압에 있어서의 제어 전압값 이상의 전압인 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  7. 유도 소자에 전력을 축적할 때에 도통하는 제1 스위칭 소자와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 대응하는 스위칭 제어에 의해 도통하는 제2 스위칭 소자를 구비하는 DC-DC 컨버터의 제어를 부하 전력량에 상관없이 동작 사이클의 반복 주기를 사전 결정된 주기로 고정하는 PWM 고정 제어와, 경부하(light load)에서는 상기 동작 사이클의 반복 주기를 부하 전력량에 따라서 확장(expanding) 및 수축(contracting)하는 PFM 방식으로 선택하는 PWM/PFM 가변 제어와의 사이에서 선택 가능하게 하는 DC-DC 컨버터의 제어 회로로서,
    상기 제2 스위칭 소자의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류를 감시하고, 전류 방향의 반전을 검출하는 역류 검출부와;
    상기 PWM/PFM 가변 제어가 선택되는 경우에는 상기 역류 검출부의 검출 결과에 따라서 상기 제2 스위칭 소자를 비도통 제어하고, 상기 PWM 고정 제어가 선택되는 경우에는 상기 검출 결과에 상관없이 상기 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 상기 제2 스위칭 소자의 도통 상태를 유지하는 도통 제어부
    를 구비하는 것을 특징으로 하는 DC-DC 컨버터의 제어 회로.
  8. 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어 방법으로서,
    상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향의 반전에 의해 사전 결정된 전류값이 되는 것을 검출하는 단계와;
    상기 검출 결과에 따라서 상기 제2 전류 경로를 비도통 제어하는 단계
    를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
  9. 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어 방법으로서,
    상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향이 반전하는 것을 검출하는 단계와;
    상기 DC-DC 컨버터의 출력 전압이 사전 결정된 전압값 이하인 것을 검출하는 단계와;
    상기 제1 전류의 전류 방향이 반전 상태에 있고, 상기 출력 전압이 사전 결정된 전압값 이하인 것에 따라서 상기 제2 전류 경로를 비도통 제어하는 단계
    를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
  10. 유도 소자에 전력을 축적할 때에 도통하는 제1 전류 경로와, 유도 소자에 축적된 전력의 부하에 대한 방출 기간에 따라서 도통하는 제2 전류 경로를 구비하는 DC-DC 컨버터의 제어를 부하 전력량에 상관없이 동작 사이클의 반복 주기를 사전 결정된 주기로 고정하는 PWM 고정 제어와, 경부하에서는 상기 동작 사이클의 반복 주기를 부하 전력량에 따라서 확장(expanding) 및 수축(contracting)하는 PFM 방식으로 선택하는 PWM/PFM 가변 제어와의 사이에서 선택 가능하게 하는 DC-DC 컨버터의 제어 방법으로서,
    상기 제2 전류 경로의 도통에 의해 시간에 대해서 마이너스의 기울기를 가지고 흐르는 제1 전류의 전류 방향이 반전하는 것을 검출하는 단계와;
    상기 PWM/PFM 가변 제어가 선택되는 경우에는 전류 방향 반전의 검출 결과에 따라서 상기 제2 전류 경로를 비도통 제어하고, 상기 PWM 고정 제어가 선택되는 경우에는 상기 검출 결과에 상관없이 상기 유도 소자로의 전력 축적이 시작되기까지의 기간 동안 상기 제2 전류 경로의 도통 상태를 유지하는 단계
    를 포함하는 것을 특징으로 하는 DC-DC 컨버터의 제어 방법.
KR1020040095754A 2004-06-25 2004-11-22 Ｄｃ-ｄｃ 컨버터의 제어 회로 및 그 제어 방법 KR100637106B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004187918A JP4651977B2 (ja) 2004-06-25 2004-06-25 Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法
JPJP-P-2004-00187918 2004-06-25

Publications (2)

Publication Number Publication Date
KR20050123034A KR20050123034A (ko) 2005-12-29
KR100637106B1 true KR100637106B1 (ko) 2006-10-23

Family

ID=35504979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095754A KR100637106B1 (ko) 2004-06-25 2004-11-22 Ｄｃ-ｄｃ 컨버터의 제어 회로 및 그 제어 방법

Country Status (3)

Country Link
US (1) US7250745B2 (ko)
JP (1) JP4651977B2 (ko)
KR (1) KR100637106B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463635B2 (ja) * 2004-07-20 2010-05-19 株式会社リコー スイッチングレギュレータ、スイッチングレギュレータを使用した電源回路及びスイッチングレギュレータを使用した二次電池の充電回路
JP2006158097A (ja) * 2004-11-30 2006-06-15 Renesas Technology Corp 電源制御用半導体集積回路および電子部品並びに電源装置
US20060259202A1 (en) * 2005-01-24 2006-11-16 Vaish Himangshu R Signaling system
JP4980588B2 (ja) * 2005-06-21 2012-07-18 ローム株式会社 降圧型スイッチングレギュレータ、その制御回路、ならびにそれを用いた電子機器
US7589983B1 (en) 2005-11-10 2009-09-15 Iwatt Inc. Power converter controller controlled by variable reference voltage generated by dual output digital to analog converter
JP5404991B2 (ja) * 2006-02-07 2014-02-05 スパンション エルエルシー Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、およびｄｃ−ｄｃコンバータの制御方法
JP2007288851A (ja) * 2006-04-13 2007-11-01 Ricoh Co Ltd 最大デューティ制御回路およびそれを用いたｄｃ−ｄｃコンバータならびに電子機器
JP4997891B2 (ja) * 2006-09-15 2012-08-08 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御方法
JP4823003B2 (ja) * 2006-09-28 2011-11-24 富士通セミコンダクター株式会社 同期整流型電源装置の制御回路、同期整流型電源装置及びその制御方法
JP2008099385A (ja) 2006-10-10 2008-04-24 Toshiba Corp Ｄｃ−ｄｃコンバータ
JP5261919B2 (ja) * 2006-11-10 2013-08-14 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
JP5125066B2 (ja) * 2006-11-10 2013-01-23 富士通セミコンダクター株式会社 同期整流型ｄｃ−ｄｃコンバータの制御回路、同期整流型ｄｃ−ｄｃコンバータ及びその制御方法
JP2008206366A (ja) 2007-02-22 2008-09-04 Ricoh Co Ltd 昇降圧型スイッチングレギュレータ
JP4984997B2 (ja) 2007-03-16 2012-07-25 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータの制御回路、電源電圧供給システムおよび電源電圧供給方法
JP5167665B2 (ja) * 2007-03-26 2013-03-21 富士通セミコンダクター株式会社 降圧ｄｃ−ｄｃコンバータの制御回路、降圧ｄｃ−ｄｃコンバータおよびその制御方法
KR100935440B1 (ko) * 2007-05-09 2010-01-06 삼성전자주식회사 데이터 옵셋의 제어를 통해 전류 소모량을 개선한 ｐｗｍ방식의 데이터 처리 장치 및 그 방법
KR20080102812A (ko) * 2007-05-22 2008-11-26 삼성전자주식회사 신호 변환 장치 및 신호 변환 방법
JP4720821B2 (ja) 2007-12-14 2011-07-13 ミツミ電機株式会社 Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路
JP5422922B2 (ja) * 2008-05-29 2014-02-19 富士電機株式会社 同期整流型ｄｃ−ｄｃコンバータの逆流防止回路
TWI405396B (zh) * 2010-02-03 2013-08-11 Beyond Innovation Tech Co Ltd 升壓型電源轉換裝置
CN102157919B (zh) * 2010-02-12 2015-06-17 硕颉科技股份有限公司 升压型电源转换装置
DE102010020022A1 (de) * 2010-05-10 2011-11-10 Valeo Schalter Und Sensoren Gmbh Fahrerassistenzeinrichtung für ein Fahrzeug, Fahrzeug und Verfahren zum Betreiben eines Radargeräts
JP5926927B2 (ja) * 2011-11-04 2016-05-25 ローム株式会社 スイッチングレギュレータ
JP5263380B2 (ja) * 2011-12-26 2013-08-14 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータの制御回路
US8742778B2 (en) * 2012-01-18 2014-06-03 International Business Machines Corporation Testing protection schemes of a power converter
JP2013192422A (ja) * 2012-03-15 2013-09-26 Ricoh Co Ltd スイッチングレギュレータ
US9401637B2 (en) * 2013-03-13 2016-07-26 Alpha And Omega Semiconductor Incorporated Switching regulator with adaptive PWM/PFM modulator
JP6248680B2 (ja) 2014-02-18 2017-12-20 富士通株式会社 同期整流コンバータおよび同期整流コンバータの制御方法
US9685867B2 (en) * 2014-08-22 2017-06-20 Stmicroelectronics International N.V. Electrical power supply
KR102597701B1 (ko) * 2016-03-14 2023-11-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107596A (en) * 1976-10-21 1978-08-15 The Singer Company Efficient bidirectional power converter for portable data gathering apparatus
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US5949226A (en) * 1995-04-10 1999-09-07 Kabushiki Kaisha Toyoda Jidoshokki Seisakush DC/DC converter with reduced power consumpton and improved efficiency
JPH09215319A (ja) * 1996-02-01 1997-08-15 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバータ
JP3511195B2 (ja) * 1997-09-03 2004-03-29 株式会社ルネサステクノロジ 電圧変換回路
JPH11187651A (ja) * 1997-12-24 1999-07-09 Fuji Elelctrochem Co Ltd 同期整流方式非絶縁型ｄｃ−ｄｃコンバータ
JP3706814B2 (ja) * 2001-06-07 2005-10-19 株式会社ルネサステクノロジ Ｄｃ−ｄｃコンバータおよびｄｃ−ｄｃコンバータの制御方法
JP4360833B2 (ja) * 2002-05-28 2009-11-11 パナソニック株式会社 Ｄｃ−ｄｃコンバータ

Also Published As

Publication number Publication date
JP2006014482A (ja) 2006-01-12
US7250745B2 (en) 2007-07-31
US20050285579A1 (en) 2005-12-29
KR20050123034A (ko) 2005-12-29
JP4651977B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
KR100637106B1 (ko) Ｄｃ-ｄｃ 컨버터의 제어 회로 및 그 제어 방법
JP4836624B2 (ja) スイッチングレギュレータ
US8319482B2 (en) Power supply and power control device
US8000117B2 (en) Buck boost function based on a capacitor bootstrap input buck converter
KR100927882B1 (ko) Ｄｃ-ｄｃ 컨버터 및 ｄｃ-ｄｃ 컨버터의 제어 방법
JP4628056B2 (ja) Ｄｃ−ｄｃコンバータの制御回路、およびその制御方法
US9246387B2 (en) Output voltage controller, electronic device, and output voltage control method
KR100874284B1 (ko) Ｄｃ-ｄｃ 변환기, 전자 디바이스, 방법 및 승압 ｄｃ-ｄｃ변환기
US20110101946A1 (en) Voltage converters
US20120153919A1 (en) Switching Mode Power Supply Control
US20070290667A1 (en) Step-up/step-down type DC-DC converter, and control circuit and control method of the same
JP2010068671A (ja) Ｄｃ−ｄｃコンバータ
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
JP4397617B2 (ja) 多出力ｄｃ−ｄｃコンバータ
US20060261786A1 (en) Self-oscillating boost DC-DC converters with current feedback and digital control algorithm
KR100893704B1 (ko) 승강압형 ｄｃ-ｄｃ 컨버터, 승강압형 ｄｃ-ｄｃ 컨버터의제어 회로 및 승강압형 ｄｃ-ｄｃ 컨버터의 제어 방법
JP2009225642A (ja) 電源装置および半導体集積回路装置
JP2010104207A (ja) 電源電圧制御回路、電源電圧制御方法及びｄｃ−ｄｃコンバータ
KR20190129390A (ko) 전력 컨버터 및 전력 컨버터의 데드-타임 제어 회로
JP2012029415A (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
CN212572391U (zh) 电子电路
US10511225B1 (en) Low IQ hysteretic-PWM automated hybrid control architecture for a switching converter
JP5719404B2 (ja) 電源電圧制御回路及び電源電圧制御方法
JP2011142761A (ja) Ｄｃ−ｄｃコンバータ
JP2005012868A (ja) 電源装置および電圧変換方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee