KR100630646B1 - 디스플레이 패널을 구동하는 콘트롤러/드라이버 - Google Patents

디스플레이 패널을 구동하는 콘트롤러/드라이버 Download PDF

Info

Publication number
KR100630646B1
KR100630646B1 KR1020040078561A KR20040078561A KR100630646B1 KR 100630646 B1 KR100630646 B1 KR 100630646B1 KR 1020040078561 A KR1020040078561 A KR 1020040078561A KR 20040078561 A KR20040078561 A KR 20040078561A KR 100630646 B1 KR100630646 B1 KR 100630646B1
Authority
KR
South Korea
Prior art keywords
image data
color
data
driver
controller
Prior art date
Application number
KR1020040078561A
Other languages
English (en)
Other versions
KR20050033038A (ko
Inventor
노세다카시
후리하타히로부미
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20050033038A publication Critical patent/KR20050033038A/ko
Application granted granted Critical
Publication of KR100630646B1 publication Critical patent/KR100630646B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2044—Display of intermediate tones using dithering
    • G09G3/2051—Display of intermediate tones using dithering with use of a spatial dither pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dram (AREA)

Abstract

메인 디스플레이 패널 및 서브 디스플레이 패널을 구동하는 콘트롤러/드라이버는 제 1 메모리 영역 및 제 2 메모리 영역, 색감소회로, 및 데이터라인 드라이버회로로 구성되어 있다. 제 1 메모리영역 및 제 2 메모리영역은 다목적 디스플레이 메모리로 이용된다. 콘트롤러/드라이버가 제 1 모드에 있을 때, 프레임 레이트 제어를 달성하기 위한 다른 조건들에서 한 쌍의 색감소된 이미지 데이터를 제 1 메모리 영역 및 제 2 메모리 영역에 저장한다. 한편, 콘트롤러/드라이버가 제 2 모드에 있을 때, 제 1 메모리 영역 및 제 2 메모리 영역은 메인 디스플레이 패널 및 서브 디스플레이 패널상에 표시되는 이미지와 관련된 메인 이미지 데이터 및 서브 이미지 데이터를 각각 저장한다.
디스플레이 패널, 콘트롤러, 색감소회로

Description

디스플레이 패널을 구동하는 콘트롤러/드라이버{CONTROLLER/DRIVER FOR DRIVING DISPLAY PANEL}
도 1은 본 발명의 제 1 실시형태에 따른 콘트롤러/드라이버를 포함하는 디스플레이 장치의 예시적인 구조를 나타내는 블록도.
도 2는 제 1 실시형태에서 콘트롤러/드라이버내 디더회로의 예시적인 구조를 나타내는 블록도.
도 3은 콘트롤러/드라이버가 보통모드로 있을 때, 제 1 실시형태에서 디스플레이 장치의 예시적인 동작을 나타내는 구성도.
도 4는 콘트롤러/드라이버가 이미지 품질개선모드로 있을 때, 제 1 실시형태에서 디스플레이 장치의 예시적인 동작을 나타내는 구성도.
도 5는 본 발명의 제 2 실시형태에 따른 콘트롤러/드라이버를 포함하는 디스플레이 장치의 예시적인 구조를 나타내는 블록도.
도 6은 제 2 실시형태에서 콘트롤러/드라이버내 에러확산회로를 나타내는 블록도.
도 7은 본 발명의 제 3 실시형태에 따른 디스플레이 장치의 예시적인 구조를 나타내는 블록도.
도 8은 본 발명의 제 3 실시형태에서 콘트롤러/드라이버내 2 출력 디더회로 의 예시적인 구조를 나타내는 블록도.
도 9는 제 3 실시형태에서 콘트롤러/드라이버내 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리의 예시적인 구조를 나타내는 블록도.
도 10은 콘트롤러/드라이버가 벡터 데이터모드로 있을 때, 제 3 실시형태에서 예시적인 동작을 나타내는 구성도.
도 11은 콘트롤러/드라이버가 비트맵 데이터보드로 있을 때, 제 3 실시형태에서 예시적인 동작을 나타내는 구성도.
도 12는 제 4 실시형태에서 디스플레이 장치의 예시적인 구조를 나타내는 블록도.
도 13은 제 4 실시형태에서 콘트롤러/드라이버내 에러확산회로의 예시적인 구조를 나타내는 블록도.
<도면의 주요부분에 대한 부호의 설명>
10 : 디스플레이 장치 11 : 메인 LCD 패널
12 : 서브 LCD 패널 13 : CPU
14 : 콘트롤러/드라이버 15,16 : 게이트라인 드라이버
16 : 게이트라인 드라이버 17 : 입력 이미지 데이터
17a : 메인 이미지 데이터 17b : 서브 이미지 데이터
17c : 보통품질 이미지 데이터 17d : 개선품질 이미지 데이터
18 : 제어신호 19a,19b : 제어신호
21 : 메모리 콘트롤러회로 22 : 디더회로
23 : 디스플레이 메모리 23a : 메인 영역
23b : 서브 영역 24 : 래치회로
25 : 데이터라인 드라이버회로 26 : 그레이스케일 전압생성기회로
27 : 타이밍 제어회로 31 : 좌표 데이터
32 : 매트릭스 스위치신호 35 : 색감소된 이미지 데이터
35a : 색감소된 메인 이미지 데이터 35b : 색감소된 서브 이미지 데이터
35c : 색감소된 보통품질 이미지 데이터
35d : 제 1 색감소 개선품질 이미지 데이터
35e : 제 2 색감소 개선품질 이미지 데이터
37 : 초기에러 스위치신호 41 : 초기에러 구성회로
42a : 제 1 에러확산영역 42b : 제 2 에러확산영역
43 : 선택기 44a : 제 1 색감소 이미지 데이터
44b : 제 2 색감소 이미지 데이터 46 : 가산기
47 : 딜레이회로 48 : 에러선택기
49 : 가산기 52 : CPU
53 : 콘트롤러/드라이버 55 : 벡터 데이터
56 : 비트맵 데이터 57 : 메모리 제어신호
61 : 이미지 프로세서 62 : 메모리 콘트롤러회로
63 : 2-출력 디더회로 64 : 선택기
65 : 제 1 디스플레이 메모리 66 : 제 2 디스플레이 메모리
67 : 래치회로 68 : 데이터 드라이버회로
69 : 그레이스케일 전압생성기회로 70 : 타이밍 콘트롤러
71 : 중간작업 데이터 72 : 좌표 데이터
74 : 제 1 메모리 제어신호 75 : 제 2 메모리 제어신호
76 : 제 1 색감소 이미지 데이터 77 : 제 2 색감소 이미지 데이터
78 : 래치신호
일반적으로 본 발명은 콘트롤러/드라이버 및 동일한 콘트롤러/드라이버를 구비한 디스플레이 장치에 관한 것이며, 특히 색감소 (color reduction) 에 적응되는 콘트롤러/드라이버에 관한 것이다.
콘트롤러/드라이버는 LCD (liquid crystal display) 패널을 포함하는 디스플레이 패널을 구동하기 위해 이용된다. 콘트롤러/드라이버는 디스플레이 패널로부터 기계적으로 분리될 수 있거나, COG (chip on glass) 기법을 일반적으로 이용하여 디스플레이 패널상에 통합될 수도 있다.
디스플레이 패널상에 고품질 이미지를 표시하는 것이 콘트롤러/드라이버에게 요구되고 있다. 이러한 요구사항은 증대된 색의 수에 적응되는 디스플레이 패널, 및 각 픽셀에 대해 증대된 데이터 비트로 구성된 픽셀 데이터에 적응되는 콘트롤러/드라이버를 이용함으로써 만족될 수 있다.
그러나, 여러 기술적인 한계가 콘트롤러/드라이버 및 디스플레이 패널에 부과되기 때문에, 이러한 의도는 셀룰러폰 및 PDS (personal data assistant) 를 포함하는 휴대용 장치내에 배치된 콘트롤러/드라이버 및 디스플레이에게는 적합하지 않다. 휴대용 장치를 위한 콘트롤러/드라이버 및 디스플레이 패널에게 부과되는 하나의 요구사항은 전력소비의 감소이며, 또 하나는 설치공간의 감소이다. 전력소비를 감소하기 위해, 휴대용 장치를 위한 디스플레이 패널, 특히 LCD, 이 증대된 색의 수를 표시하는 것이 허용되지 않는다. 또한, 전력소비 및 설치공간의 관점에서 볼 때, 휴대용 장치내의 콘트롤러/드라이버가 증대된 픽셀 데이터의 저장을 위해 증대된 용량을 갖는 디스플레이 메모리를 포함하는 것은 바람직하지 못하다. 따라서, 휴대용 장치내의 콘트롤러/드라이버에게는 고품질 이미지를 달성하기 위한 특별한 기법들이 요구되고 있다.
일본공개특허출원 제 P2002-287709호는 고품질 이미지 표시를 달성한, 휴대용 장치에 적합한 콘트롤러/드라이버를 개시하고 있다. 개시된 콘트롤러/드라이버는 디더링 또는 에러확산에 기초한 색감소회로로 구성되어 있다. 이 구조는 콘트롤러/드라이버가 감소된 용량의 디스플레이 메모리를 이용하여 고품질 이미지를 표시할 수 있도록 허용하고 있다.
그러나, 최근, 사용자의 요구사항은 이미지 품질의 더 나은 향상을 포함하며, 따라서 종래의 디더링 및 에러확산에 기초한 색감소는 이러한 사용자의 요구사항을 만족시키지 못하고 있다. 이제 휴대용 장치의 사용자들은 디스플레이상에 사진 이미지 (photographic image) 를 표시하는 것을 요망하고 있으며, 이는 매우 높은 이미지 품질을 필요로 한다. 그럼에도 불구하고, 종래의 디더링에 기초한 색감소는 그래뉼러 잡음 (granular noise) 을 겪으며, 한편 종래의 에러확산에 기초한 색감소는 불쾌한 모아레 (
Figure 112004044827418-pat00001
) 패턴을 겪게된다. 따라서, 이미지 품질을 향상시키기 위해 복잡한 색감소를 달성하는 콘트롤러/드라이버를 제공할 필요성이 있는 것이다.
또한, 콘트롤러/드라이버는 다기능적 (multifunctional) 일 것이 요망되고 있다. 바람직하게는 휴대용 장치에 다수의 LCD 가 설치될 때, 이들 LCD 가 단일한 콘트롤러/드라이버에 의해 구동되는 것이다. 다수의 LCD 를 단일한 콘트롤러/드라이버로 구동하는 것은 휴대용 장치내의 배선 라우팅을 효과적으로 단순화시키는 것이다.
또 다른 양태에서, 바람직하게는 콘트롤러/드라이버는 비트맵 포맷 이외의 여러 이미지 포맷에 적응된다. 비트맵 포맷의 하나의 단점은 큰 데이터 크기이고, 이 단점은 휴대용 장치를 위한 콘트롤러/드라이버에게는 심각한 것이다. 콘트롤러/드라이버는 데이터 비트를 수신하기 위한 전력을 요구하기 때문에, 증대된 데이터 사이즈로 이미지 데이터를 수신하는 것은 바람직하지 않게도 콘트롤러/드라이버의 전력소비를 증대시킨다. 이 단점을 해결하기 위한 하나의 접근방법은 이미지 데이터 크기의 감소를 허용하는, 비트맵 형태 이외의 이미지 형태로 이미지를 전송하는 것이다. 예를 들면, 벡터 형태 또는 JPEG 형태로 이미지를 전송하는 것은 콘트롤러/드라이버의 전력소비를 감소하기 위한 유망한 기법이다. 본 발명자들이 아는 한, 비트맵 형태 이외의 이미지 포맷을 이용하여 콘트롤러/드 라이버에 이미지를 전송하는 디스플레이 장치를 어떤 종래 기술도 개재하지 않고 있다.
바람직하게도 이들 요구사항은 콘트롤러/드라이버내에 내장된 디스플레이 메모리의 용량감소를 포함하여, 전력소비 및 설치공간의 감소와 더불어 만족된다. 따라서, 디스플레이 메모리 용량의 감소와 더불어 고품질 이미지를 달성하는 다기능 콘트롤러/드라이버를 제공할 필요성이 있는 것이다.
따라서, 본 발명의 목적은 디스플레이 메모리 용량의 감소와 더불어 고품질 이미지를 달성하는 다기능 콘트롤러/드라이버를 제공하는 것이다.
본 목적을 달성하기 위해, 본 발명은 일반적으로 제 1 다목적 메모리 영역 및 제 2 다목적 메모리 영역을 포함하는 콘트롤러/드라이버를 다룬다. 제 1 메모리 영역 및 제 2 메모리 영역은 콘트롤러/드라이버가 위치되는 동작모드에 의해 결정되는 다른 이미지 데이터를 위해 이용된다.
자세하게는, 본 발명의 일 양태로, 메인 디스플레이 패널 및 서브 디스플레이 패널을 구동하는 콘트롤러/드라이버는 제 1 메모리 영역 및 제 2 메모리 영역, 색감소회로 (color reduction circuit) 및 데이타 라인 드라이버회로로 구성되어 있다. 콘트롤러/드라이버가 제 1 모드에 있을때, 색감소회로는 제 1 조건하에서 색감소를 제공하여 외부에서 수신된 입력 이미지 데이터가 제 1 색감소 이미지 데이터를 생성하고, 제 1 조건과는 다른 제 2 조건하에서 색감소를 제공하여 입력 이미지 데이터가 제 2 색감소 이미지 데이터를 생성하며, 제 1 색감소 이미지 데이 터 및 제 2 색감소 이미지 데이터를 각각 제 1 메모리 영역 및 제 2 메모리 영역에 저장한다. 또한, 콘트롤러/드라이버가 제 1 모드에 있을때, 데이터라인 드라이버회로는 제 1 프레임에서 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터중 하나에 응답하여 메인 디스플레이 패널 및 서브 디스플레이 패널중 하나를 구동하며, 제 1 프레임에 뒤이은 제 2 프레임에서 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터중 또 하나에 응답하여 메인 디스플레이 패널 및 서브 디스플레이 패널중 하나를 구동한다. 한편, 콘트롤러/드라이버가 제 2 모드에 있을 때, 메인 디스플레이 패널상에 표시되는 메인 이미지와 관련된 메인 이미지를 제 1 메모리 영역에 저장하며, 서브 디스플레이 패널상에 표시되는 서브 이미지와 관련된 서브 이미지를 제 2 메모리 영역에 저장한다. 또한, 콘트롤러/드라이버가 제 2 모드에 있으면, 데이터라인 드라이버회로는 제 1 메모리 영역에 저장된 메인 이미지 데이터에 응답하여 메인 디스플레이 패널을 구동하며, 제 2 메모리 영역에 저장된 서브 이미지 데이터에 응답하여 서브 디스플레이 패널을 구동한다.
이와 같이 구성된 콘트롤러/드라이버에서, 제 2 메모리 영역은 서브 디스플레이 패널을 구동하기 위해 이용되는 이미지 데이터를 저장하고, 또한 프레임 레이트 제어 (frame rate control) 를 통한 이미지 품질개선의 달성을 위해 이용되는 제 2 색감소 이미지를 저장하도록 적응된다. 이 구조는 감소된 메모리 리소스로 메인 디스플레이 패널상에서 고품질 이미지를 효율적으로 달성한다.
본 발명의 또 다른 양태에서는, 디스플레이 패널을 구동하는 콘트롤러/드라이버는 제 1 메모리 영역 및 제 2 메모리 영역, 색감소 회로, 이미지 프로세서, 및 데이터라인 드라이버회로로 구성되어 있다. 콘트롤러/드라이버가 제 1 모드에 있으면, 색감소회로는 비트맵 형태의 입력 이미지 데이터가 제 1 색감소 이미지 데이터를 생성하는 제 1 조건하에서 색감소를 제공하고, 입력 이미지 데이터가 제 2 색감소 이미지 데이터를 생성하는, 제 1 조건과는 다른 제 2 조건하에서 색감소를 제공하며, 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터를 각각 제 1 메모리 영역 및 제 2 메모리 영역에 저장한다. 또한, 콘트롤러/드라이버가 제 1 모드에 있으면, 데이터라인 드라이버회로는 제 1 프레임에서 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터중 하나에 응답하여 디스플레이 패널을 구동하며, 제 1 프레임에 뒤이은 제 2 프레임에서 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터중 또 하나에 응답하여 디스플레이 패널을 구동한다. 한편, 콘트롤러/드라이버가 제 2 모드에 있으면, 이미지 프로세서는 제 1 메모리 영역을 작업장소로 이용하여 비트맵 형태와는 다른 형태인 또 다른 입력 이미지 데이터를 대응하는 비트맵 데이터로 변환하며, 대응하는 비트맵 데이터를 제 1 메모리 영역상에 생성하며, 제 1 메모리 영역으로부터 비트맵 데이터를 수신하여 제 2 메모리 영역에 저장한다. 또한, 콘트롤러/드라이버가 제 2 모드에 있으면, 데이터라인 드라이버회로는 제 2 메모리 영역에 저장된 비트맵 데이터에 응답하여 디스플레이 패널을 구동하는 것이다.
이와 같이 구성된 콘트롤러/드라이버에서, 제 1 메모리 영역은 프레임 레이트 콘트롤을 통한 이미지 품질 개선의 달성을 위해 이용되는 제 1 색감소 이미지 데이터를 저장하는 저장장소로서 사용되며, 또한, 비트맵 형태 이외의 형태인 또 다른 이미지 데이터를 대응하는 비트맵 데이터로 변환하기 위해 이용되는 작업장소로서 사용된다. 이 구조는 감소된 메모리 리소스로 메인 디스플레이 패널상에서 고품질 이미지를 효율적으로 달성한다.
본 발명의 또 다른 양태에서, 디스플레이 장치는 프로세서, 디스플레이 패널, 및 프로세서로부터 수신된 입력 이미지 데이터에 응답하여 디스플레이 패널을 구동하는 콘트롤러/드라이버로 구성되며, 입력 이미지 데이터는 비트맵 형태로 표현된다. 콘트롤러/드라이버는 제 1 조건하에서 색감소를 입력 이미지 데이터에 적용함으로써 제 1 색감소 이미지 데이터를 생성하며, 제 1 조건과는 다른 제 2 조건하에서 색감소를 입력 이미 데이타에 적용함으로써 제 2 색감소 이미지 데이터를 생성하는 색감소회로, 제 1 색감소 이미지 데이터를 저장하는 제 1 메모리 영역, 제 2 색감소 이미지 데이터를 저장하는 제 2 메모리 영역, 및 제 1 프레임에서 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터중 하나에 응답하여 디스플레이 패널을 구동하며, 제 1 프레임에 뒤이은 제 2 프레임에서 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터중 또 하나에 응답하여 디스플레이 패널을 구동하는 데이터라인 드라이버회로를 포함한다.
본 발명의 상기 목적 및 다른 목적, 이점 및 특징은 첨부 도면과 합하여 보다 자세히 설명한다.
이하, 본 발명을 예시적인 실시형태를 참조하여 설명한다. 당업자는 많은 대체적인 실시형태가 본 발명을 이용하여 달성될 수 있다는 것과 본 발명이 설 명을 위한 목적으로 나타낸 실시형태들에 국한되지 않는다는 것을 인식할 것이다.
제 1 실시형태
1. 디스플레이 장치의 구조
도 1은 제 1 실시형태에서 디스플레이 장치 (10) 의 예시적인 구조를 나타내는 블록도이다. 이 디스플레이 장치 (10) 는 메인 LCD 패널 (11), 서브 LCD 패널 (12), CPU (central processing unit; 13), 콘트롤러/드라이버 (14), 및 한쌍의 게이트라인 드라이버 (15 및 16) 로 구성되어 있다.
메인 LCD 패널 (11) 은 y 축 방향 (수직방향) 으로 확장되도록 배치된 H1 데이터라인 (11a), 및 x 축 방향 (수평방향) 으로 확장되도록 배치된 V1 게이트라인 (11b) 으로 구성되며; H1 은 데이터라인 (11a) 의 숫자를 나타내며, V1 은 게이트라인 (11b) 의 숫자를 나타낸다. 픽셀들은 데이터라인 (11a) 과 게이트라인 (11b) 의 각 교차점에 배치된다. 즉, 메인 LCD 패널 (11) 은 V1 행과 H1 열로 배열되는 픽셀을 포함하는 것이다.
이에 대응하여, 서브 LCD 패널 (12) 은 y 축 방향으로 확장되도록 배치된 H2 데이터라인 (12a), 및 x 축 방향으로 확장되도록 배치된 V2 게이트라인 (12b) 으로 구성되어 있다. 서브 LCD 패널 (12) 은 데이터라인 (12a) 과 게이트라인 (12b) 의 각 교차점에서 V2 행과 H2 열로 배열되는 픽셀을 포함하는 것이다. 서브 LCD 패널 (12) 의 H2 데이터라인 (12a) 은 각각 메인 LCD 패널 (11) 의 H1 데이터라인 (11a) 으로부터 선택된 H2 데이터라인들에 연결된다. 뒤에 설명할 바와 같이, 콘트롤러/드라이버 (14) 는 서브 LCD 패널 (12) 의 데이터라인 (12a) 을 메인 LCD 패널 (11) 의 데이터라인 (11a) 을 통하여 구동하도록 설계된다.
CPU (13) 는 콘트롤러/드라이버 (14) 에게 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 상에서 표시되는 이미지를 나타내는 입력 이미지 데이터 (17) 를 제공한다. 입력 이미지 데이터 (17) 는 k 비트 그레이스케일 비트맵 데이터 (즉, 2k 그레이스케일 비트맵 데이터) 이며, 이것은 k 데이터 비트 이용에 의한 각 픽셀의 그레이레벨을 나타내는 것이다. 또한, CPU (13) 는 콘트롤러/드라이버 (14) 를 제어하기 위해 제어신호 (18) 를 발생시킨다.
콘트롤러/드라이버는, CPU (13) 의 제어하에, 입력 이미지 데이터 (17) 에 응답하여 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 의 데이터라인 (11a 및 12a) 을 구동한다. 또한, 콘트롤러/드라이버 (14) 는 게이트라인 드라이버 (15 및 16) 의 동작 타이밍을 제어하기 위한 타이밍 제어신호 (19a 및 19b) 를 발생시킨다.
콘트롤러/드라이버 (14) 는 2가지 동작모드, 즉 보통모드 (normal mode), 및 이미지 품질개선모드 (image quality enhance mode) 를 가진다. 보통모드에 위치되었을 때, 콘트롤러/드라이버는 보통의 이미지품질로 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 중 선택된 하나 또는 양자를 구동한다. 한편, 이미지 품질개선모드에 있을 때, 콘트롤러/드라이버 (14) 는 메인 LCD 패널 (11) 의 선택된 부분 의 이미지 품질을 선택적으로 개선시키며, 콘트롤러/드라이버는 보통 이미지품질로 메인 LCD 패널 (11) 의 나머지 부분을 구동하는 것이다. 메인 LCD 패널 (11) 내에서 개선된 이미지 품질로 구동된 선택 부분은 개선된 이미지 품질 영역으로 간주될 수 있으며, 나머지 부분은 보통 이미지 품질 영역으로 간주될 수 있다. 콘트롤러/드라이버 (14) 가 이미지 품질 개선모드에 있을 때, 서브 LCD 패널 (12) 은 비활성화되며, 어떤 이미지도 서브 LCD 패널 (12) 상에 표시되지 않는다. 콘트롤러/드라이버 (14) 의 동작모드는 제어신호 (18) 를 이용하여 제어된다.
게이트라인 드라이버 (15 및 16) 는 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 의 게이트라인을 각각 구동하기 위해 이용된다. 게이트라인 드라이버 (15) 는 메인 LCD 패널 (11) 의 게이트라인 (11b) 의 스캐닝을 위해 콘트롤러/드라이버 (14) 로부터 수신되는 타이밍 제어신호 (19a) 에 응답한다. 이에 대응하여, 게이트라인 드라이버 (16) 는 서브 LCD 패널 (12) 의 게이트라인 (12b) 의 스캐닝을 위해 타이밍 제어신호 (19b) 에 응답한다.
2. 콘트롤러/드라이버의 구조
콘트롤러/드라이버 (14) 는 메모리 콘트롤러회로 (21), 디더회로 (22), 디스플레이 메모리 (23), 래치회로 (24), 데이터라인 드라이버회로 (25), 그레이스케일 전압생성기회로 (26), 및 타이밍 제어회로 (27) 로 구성되어 있다.
메모리 콘트롤러회로 (21) 는 CPU (13) 로부터 수신되는 입력 이미지 데이터 (17) 를 디더회로 (22) 로 전송하고, 디더회로 (22) 및 디스플레이 메모리 (23) 를 제어하도록 설계된다. 좀더 자세하게는, 메모리 콘트롤러회로 (21) 는
(1) 입력 이미지 데이터 (17) 내의 픽셀 데이터를 디더회로 (22) 로 순차적으로 전송하는 기능;
(2) 전송된 픽셀 데이터와 관련된 픽셀의 x 좌표 및 y 좌표를 표시하는 좌표 데이터 (31) 를 제공하는 기능;
(3) 디더 매트릭스가 디더회로 (22) 에 의해 이용되도록 지시하는 매트릭스 스위치신호 (32) 를 제공하는 기능; 및
(4) CPU (13) 으로부터 수신되는 제어신호 (18) 에 응답하여 디스플레이 메모리 제어신호 (33) 를 발생시키며, 타이밍 제어회로 (27) 로부터 수신되는 타이밍 제어신호 (34) 를 발생시키는 기능과 같은 기능들을 가진다.
디스플레이 메모리 제어신호 (33) 는 디스플레이 메모리 (23) 의 액세스 위치를 표시하는 어드레스신호, 행 어드레스 스트로브 (RAS) 신호, 열 어드레스 스트로브 (CAS) 신호 등을 포함할 수도 있다. 디스플레이 메모리 (23) 의 액세스 및 동작 타이밍은 이들 제어신호에 의해 제어된다.
디더회로 (22) 는 입력 이미지 데이터 (17) 가 색감소된 이미지 데이터 (35) 를 생성하도록 하는 디더링을 통하여 r 비트 색감소를 제공하며, 이때 r 은 k 보다 작은 정수이다. 색감소된 이미지 데이터 (35) 는 n 비트 비트맵 데이터 (즉, 2n 그레이스케일 비트맵 데이터) 이며, 이때 n 은 k 에서 r 을 뺀 값이다. 다시 말하면, 색감소된 이미지 데이터 (35) 는 n 데이타 비트의 이용에 의해 각 픽셀의 그레이레벨을 나타내는 것이다. 디더회로 (22) 는 특정한 (r, r) 디더 매트릭 스, 및 각 픽셀의 x 좌표 및 y 좌표를 표시하는 좌표 데이터 (31) 를 이용하여 디더링을 달성한다. 디더회로 (22) 는 매트릭스 스위치신호 (32) 에 응답하여 디더 매트릭스 A1 및 디더 매트릭스 A2 중의 하나를 선택하며, 선택된 디더 매트릭스를 이용하여 입력 이미지 데이터 (17) 의 디더링을 달성한다. 매트릭스 스위치신호 (32) 가 로직 (logic) "0" 에 설정되면, 디더회로 (22) 는 디더링을 달성하기 위해 디어 매트릭스 A1 을 선택한다. 한편, 매트릭스 스위치신호 (32) 가 로직 (logic) "1" 에 설정되면, 디더회로 (22) 는 디더 매트릭스 A2 를 선택하는 것이다.
디스플레이 메모리 (23) 는 디더회로 (22) 로부터 수신되는 색감소된 이미지 데이터 (35) 를 저장한다. 메인 영역 (23a) 및 서브 영역 (23b) 은 디스플레이 메모리 (23) 내에 정의된다. 메인 영역 (23a) 은 H1 ×V1 ×n 비트의 용량을 갖는 한편, 서브 영역 (23b) 은 H1 ×V2 ×n 비트의 용량을 갖는데; 이때 H1 은 메인 LCD 패널 (11) 의 픽셀 열의 숫자이며, V1 은 메인 LCD 패널 (11) 의 픽셀 행의 숫자이며, V2 은 서브 LCD 패널 (12) 의 픽셀 행의 숫자이다. 이는 메인 영역 (23a) 이 메인 LCD 패널 (11) 내 모든 픽셀들의 픽셀 데이터를 저장하기에 충분한 용량을 가지며, 서브 영역 (23b) 이 서브 LCD 패널 (12) 내 모든 픽셀들의 픽셀 데이터를 저장하기에 충분한 용량을 가진다는 것을 의미한다. 디스플레이 메모리 (23) 는 H1 ×n 비트라인을 포함하며, 동시에 비트라인을 통하여 H1 ×n 데이터 비 트를 출력하도록 구성되며, 이때 H1 ×n 데이터 비트는 H1 픽셀들을 포함하는, 선택된 하나의 픽셀 행과 관련된, 메인 LCD 패널 (11) 의 픽셀 데이터이다.
뒤에 설명할 바와 같이, 디스플레이 메모리 (23) 내의 서브 영역 (23b) 은 2가지 목적으로 이용되는데 : 하나의 목적은 서브 LCD 패널 (12) 상에 표시되는 이미지와 관련된 이미지 데이터를 저장하는 것이고, 다른 하나의 목적은 프레임 레이트 제어기법을 이용하여 메인 LCD 패널 (11) 의 이미지 품질개선을 위해 사용되는 이미지 데이터를 저장하는 것이다. 이것은 감소된 디스플레이 메모리 크기로 이미지 품질의 개선 및 다수개 LCD 패널들의 구동을 콘트롤러/드라이버가 동시에 달성하게끔 허용한다.
래치회로 (24), 데이터라인 드라이버회로 (25), 및 그레이스케일 전압생성기회로 (26) 는 색감소된 이미지 데이터 (35) 에 응답하여, 메인 LCD 패널 (11), 및/또는 서브 LCD 패널 (12) 을 구동하기 위한 구동 영역으로서 사용된다. 래치회로 (24) 는 타이밍 제어회로 (27) 로부터 수신되는 래치신호에 응답하여 디스플레이 메모리 (23) 로부터 수신되는 H1 ×n 비트의 픽셀 데이터를 래치하며, 래치된 픽셀 데이터를 데이터라인 드라이버회로 (25) 로 전송한다. 그레이스케일 전압생성기회로 (26) 는 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 상에서 표현가능한 2n 그레이레벨과 관련된 2n 전압을 데이터라인 드라이버회로 (25) 에 각각 제공한다. 데이터라인 드라이버회로 (25) 는 관련된 픽셀 데이터에 응답하여 각 픽셀 에 대해 2n 전압들중 하나를 선택하고, 선택된 전압을 메인 LCD 패널 (11) 내의 관련된 데이터라인 (11a) 상으로 발생시키거나, 또는 각 픽셀에 대해 관련된 데이터라인 (11a) 을 통해서 서브 LCD 패널 (12) 내의 관련된 데이터라인 (12a) 상으로 발생시킨다.
타이밍 제어회로 (27) 는 콘트롤러/드라이버 (14) 내의 메모리 콘트롤러회로 (21), 디스플레이 메모리 (23), 래치회로 (24), 및 게이트라인 드라이버 (15 및 16) 에 타이밍 제어를 제공한다. 보다 자세하게는, 타이밍 제어회로 (27) 는 타이밍 제어신호 (34) 를 메모리 콘트롤러회로 (12) 에 제공함으로써, 디스플레이 메모리 (23) 의 읽기 쓰기 타이밍을 제어한다. 또한, 타이밍 콘트롤러회로 (27) 는 래치회로 (24) 에 출력하기 위해 래치신호 (36) 를 생성함으로써, 래치회로 (24) 에 대한 데이터 래치 타이밍을 제어한다. 결국, 타이밍 콘트롤러회로 (27) 는 제어신호 (19a 및 19b) 를 게이트라인 드라이버 (15 및 16) 에 제공함으로써, 메인 LCD 패널 (11) 내의 게이트라인 (11b), 및 서브 LCD 패널 (12) 내의 게이트라인 (12b) 의 활성화 타이밍을 제어하는 것이다. 메인 LCD 패널 (11) 상에 표시되는 이미지들의 프레임 레이트는 타이밍 제어신호 (34), 래치신호 (36), 및 제어신호 (19a 및 19b) 에 의해 제어된다.
3. 디더회로의 구조
도 2는 r (= k - n) 이 2 인 것으로 가정하여, 2 비트 색감소를 달성하도록 구성되는 디더회로의 예시적인 구조를 나타내는 블록도이다. 디더회로 (22) 는 매트릭스 선택기 (22a), XOR 게이트 (22b), 디더 매트릭스 버퍼 (22c), 및 가산기 (22d) 로 구성되어 있다. 디더회로 (22) 는 각 픽셀에 대해 k 비트 픽셀 데이터를 수신하며, 이때 k 비트 픽셀 데이터의 데이터 비트는 디더회로 (22) 에 병렬로 입력된다. 또한, 디더회로 (22) 는 각 픽셀에 대한 x 좌표 및 y 좌표를 수신한다. 매트릭스 선택기 (22a) 는 픽셀의 x 좌표값을 2로 나눔으로써 얻어진 나머지 p, 및 픽셀의 y 좌표값을 2로 나눔으로써 얻어진 나머지 q 를 계산한다. 나머지 p 또는 q 는 각각 "0" 또는 "1" 로부터 선택되는 값이다. XOR 게이트 (22b) 는 나머지 q 와 매트릭스 스위치신호 (32) 논리값의 XOR 인 논리값 q' 를 생성한다. 디더 매트릭스 버퍼 (22c) 는 2 ×2 베이어 (bayer) 매트릭스를 포함하며; 이때 베이어 매트릭스 A 의 (i, j) 요소는 aij 로 부르며, 이는 각각 2 비트 데이터이다. 나머지 p 및 논리값 q' 를 수신하면, 디더 매트릭스 버퍼 (22c) 는 베이어 매트릭스의 (p, q) 요소인 요소 aij 를 출력한다. 가산기 (22d) 는 디더 매트릭스 버퍼 (22c) 의 출력을 입력 이미지 데이터 (17) 에 가산한다. 가산기 (22d) 출력의 상위 n 데이터 비트가 색감소 이미지 데이터 (35) 로서 리트리브 (retrieve) 된다.
이 구조는 디더회로 (22) 가 다음 식으로 표현되는 디더 매트릭스 A1, A2 중 선택된 하나를 이용하여 입력 이미지 데이터 (17) 에 대해 디더링을 제공하도록 한 다.
Figure 112004044827418-pat00002
4. 디스플레이 장치의 동작
전술한 바와 같이, 콘트롤러/드라이버 (14) 는 2가지 동작 모드가 있는데 : 이는 보통모드 및 이미지 품질개선모드이다. 보통모드에 있으면, 콘트롤러/드라이버 (14) 는 메인 LCD 패널 (11) 뿐만 아니라 서브 LCD 패널 (12) 을 구동한다. 한편, 품질개선모드에 있으면, 콘트롤러/드라이버는, 서브 LCD 패널 (12) 이 비활성화된 상태에서, 메인 LCD 패널 (11) 의 선택된 부분을 고품질로 구동한다. 보통모드 및 이미지 품질개선모드에 대한, 콘트롤러/드라이버의 동작이 아래에 상세히 설명된다.
(4-1) 보통모드 동작
도 3은 콘트롤러/드라이버 (14) 가 보통모드에 위치되었을 때, 디스플레이 디바이스 (10) 의 동작을 나타낸다. CPU (13) 는 제어신호 (18) 를 이용하여 콘트롤러/드라이버 (14) 가 서브 LCD 패널 (12) 을 활성화하도록 지시한다. 이 제어신호 (18) 에 응답하여, 콘트롤러/드라이버 (14) 는 보통모드에 위치된다.
또한, CPU (13) 는 입력 이미지 데이터 (13) 를 생성하여 입력 이미지 데이터가 메인 LCD 패널 (11) 상에 표시되는 이미지를 표시하는 메인 이미지 데이터 (17a), 및 서브 LCD 패널 (12) 상에 표시되는 이미지를 표시하는 메인 이미지 데이터 (17b) 를 포함하도록 한다. 그후, CPU (13) 는 입력 이미지 데이터 (17) 를 콘트롤러/드라이버 (14) 에게 제공한다.
보통모드에 위치된 콘트롤러/드라이버에 응답하여, 메모리 콘트롤러회로 (21) 는 매트릭스 스위치신호 (32) 를 논리값 0 에 설정함으로써, 디더회로 (22) 가 디더 매트릭스 A1 을 선택하도록 지시한다. 또한, 메모리 콘트롤러회로 (21) 는 좌표 데이터 (31), 및 메인 이미지 데이터 (17a) 및 서브 이미지 데이터 (17b) 를 포함하는 입력 이미지 데이터 (17) 를 디더회로 (22) 로 전송한다.
디더회로 (22) 는 디더링을 각각의 메인 이미지 데이터 (17a) 및 서브 이미지 데이터 (17b) 에 적용함으로써, 색감소된 메인 이미지 데이터 (35a) 및 색감소된 서브 이미지 데이터 (35b) 를 생성한다. 색감소된 메인 이미지 데이터 (35a) 는 메인 이미지 데이터 (17a) 의 디더링을 통해 얻어지는 한편, 색감소된 서브 이미지 데이터 (35b) 는 서브 이미지 데이터 (17b) 의 디더링을 통해 얻어진다. 디더회로 (22) 는 색감소된 메인 이미지 데이터 (35a) 및 서브 이미지 데이터 (35b) 를 포함하는 색감소된 이미지 데이터 (35) 를 생성하고, 이 색감소된 이미지 데이터 (35) 를 디스플레이 메모리 (23) 에 제공한다.
디스플레이 메모리 (23) 는 색감소된 메인 이미지 데이터 (35a) 를 메인 영역 (23a) 에 저장하고, 색감소된 서브 이미지 데이터 (35b) 를 서브 영역 (23b) 에 저장한다. 즉, 콘트롤러/드라이버 (14) 가 보통모드에 있으면, 메인 영역 (23a) 은 메인 LCD 패널 (11) 을 구동하기 위해 이용되는 이미지 데이터를 저장하도록 구성되는 한편, 서브 영역 (23b) 은 서브 LCD 패널 (12) 을 구동하기 위해 이 용되는 이미지 데이터를 저장하도록 구성된다.
데이터라인 드라이버회로 (25) 는 색감소된 메인 이미지 데이터 (35a) 에 응답하여 메인 LCD 패널 (11) 내의 데이터라인 (11a) 을 구동하며, 또한 색감소된 서브 이미지 데이터 (35b) 에 응답하여 서브 LCD 패널 (12) 의 데이터라인 (12a) 을 구동한다. 전술한 바와 같이, 서브 LCD 패널 (12) 내의 데이터라인 (12a) 은 메인 LCD 패널 (11) 내의 데이터라인 (11a) 을 통해서 구동된다. 데이터라인 (11a 및 12a) 의 구동과 동기하여, 게이트라인 드라이버 (15 및 16) 는 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 내의 게이트라인 (11b 및 12b) 을 구동한다. 이는 메인 LCD 패널 (11) 및 서브 LCD 패널 (12) 상의 메인 이미지 데이터 (17a) 및 서브 이미지 데이터 (17b) 각각에 의해 표현되는 이미지 표시를 달성한다.
(4-2) 이미지 품질개선모드 동작
도 4는 콘트롤러/드라이버 (14) 가 이미지 품질개선모드에 있을 때 디스플레이 장치 (10) 의 동작을 나타낸다. CPU (13) 는 제어신호 (18) 를 이용하여 콘트롤러/드라이버 (14) 가 메인 LCD 패널 (11) 의 선택된 부분상에서 고품질 이미지를 표시하도록 지시한다. 콘트롤러/드라이버 (14) 는 제어신호 (18) 에 응답하여 이미지 품질개선모드에 위치된다.
또한, CPU (13) 는 입력 이미지 데이터 (17) 가 보통품질 이미지 데이터 (17c) 및 개선품질 이미지 데이터 (17d) 를 포함하도록 입력 이미지 데이터 (17) 를 생성하는데, 이때 보통품질 이미지 데이터 (17c) 는 메인 LCD 패널 (11) 의 보통 이미지 품질 영역상에 표시되는 이미지를 대표하며, 개선품질 이미지 데이터 (17d) 는 메인 LCD 패널 (11) 의 개선 이미지 품질 영역상에 표시되는 이미지를 표시한다. 그후, CPU (13) 는 보통품질 이미지 데이터 (17c) 및 개선품질 이미지 데이터 (17d) 를 포함하는 입력 이미지 데이터 (17) 를 콘트롤러/드라이버 (14) 에 제공한다. CPU (13) 는 콘트롤러/드라이버 (14) 에 서브 LCD 패널 (12) 에 대한 이미지 데이터를 제공하지 않는다. 메모리 콘트롤러회로 (21) 는 CPU (13) 로부터 수신된 보통품질 이미지 데이터 (17c) 및 개선품질 이미지 데이터 (17d) 를 디더회로 (22) 에 순차적으로 전송한다.
디더회로 (22) 는 디더링을 보통품질 이미지 데이터 (17c) 및 개선품질 이미지 데이터 (17d) 에 적용한다. 좀더 자세하게는, 디더회로 (22) 는 디더 매트릭스 A1 로 보통품질 이미지 데이터 (17c) 에 디더링을 적용함으로써 색감소된 보통품질 이미지 데이터 (35c) 를 생성한다. 또한, 디더회로 (22) 는 디더 매트릭스 A1 로 개선품질 이미지 데이터 (17d) 에 디더링을 적용함으로써 제 1 색감소 개선품질 이미지 데이터 (35d) 를 생성하며, 또한, 디더 매트릭스 A2 로 개선품질 이미지 데이터 (17d) 에 디더링을 적용함으로써 제 2 색감소 개선품질 이미지 데이터 (35e) 를 생성한다. 디더회로 (22) 는 디스플레이 메모리 (23) 에 제공하기 위해 색감소된 보통품질 이미지 데이터 (35c), 및 제 1 색감소 개선품질 이미지 데이터 (35d) 및 제 2 색감소 개선품질 이미지 데이터 (35e) 를 포함하는 색감소된 이미지 데이터 (35) 를 생성한다.
좀더 자세하게는, 디더회로 (22) 는 색감소된 보통품질 이미지 데이터 (35c), 및 제 1 색감소 개선품질 이미지 데이터 (35d) 및 제 2 색감소 개선품질 이미지 데이터 (35e) 를 다음과 같이 생성한다. 보통품질 이미지 데이터 (17c) 를 디더회로 (22) 에 제공할 때, 메모리 콘트롤러회로 (21) 는 매트릭스 스위치신호 (32) 를 논리값 0 에 설정함으로써 디더회로 (22) 가 디더링을 위해 디더 매트릭스 A1 을 선택하도록 지시한다. 디더회로 (22) 는 디더 매트릭스 A1 을 이용하여 디더링을 보통품질 이미지 데이터 (17a) 에 적용함으로써 색감소된 보통품질 이미지 데이터 (35c) 를 생성한다. 색감소된 보통품질 이미지 데이터 (35c) 는 디스플레이 메모리 (23) 의 메인 영역 (23a) 에 저장된다.
한편, 색감소된 품질개선 이미지 데이터 (17d) 를 디더회로 (22) 에 제공할 때, 메모리 콘트롤러회로 (21) 는 개선품질 이미지 데이터 (17d) 의 데이터 비트가 디더회로 (22) 에 입력되는 주파수의 2배 만큼 높은 주파수에 매트릭스 스위치신호 (32) 를 스위칭한다. 좀더 자세하게는, 메모리 콘트롤러회로 (21) 는 매트릭스 스위치신호 (32) 를 논리값 0 에 설정한 상태로 목표 픽셀과 관련된 픽셀 데이터를 디더회로 (22) 에 제공한다. 논리값 0 에 설정되어 있는 매트릭스 스위치신호 (32) 에 응답하여, 디더회로 (22) 는 디더 매트릭스 A1 을 이용하여 목표 픽셀에 디더링을 적용한다. 디더링을 통해 얻어진 결과적인 픽셀 데이터는 디스플레이 메모리 (23) 의 메인 영역 (23a) 에 저장된다. 그후, 메모리 콘트롤러회로 (21) 는 매트릭스 스위치신호 (32) 를 논리값 1 에 스위칭한다. 논리값 1 에 설정되어 있는 매트릭스 스위치신호 (32) 에 응답하여, 디더회로 (22) 는 디더 매트릭스 A2 을 이용하여 목표 픽셀에 디더링을 적용한다. 디더링을 통해 얻어진 결과적인 픽셀 데이터는 디스플레이 메모리 (23) 의 서브 영역 (23b) 에 저장된다. 동일한 과정이 다른 픽셀들에게도 적용된다. 이 절차는 디더회로 (22) 가 디더 매트릭스 A1 로 개선품질 이미지 데이터 (17d) 에 디더링을 적용함으로써 제 1 색감소 개선품질 이미지 데이터 (35d) 를 생성하도록 하며, 디더 매트릭스 A2 로 개선품질 이미지 데이터 (17d) 에 디더링을 적용함으로써 제 2 색감소 개선품질 이미지 데이터 (35e) 를 생성하도록 한다.
디스플레이 메모리 (23) 는 색감소된 보통품질 이미지 데이터 (35c) 및 제 1 색감소 개선품질 이미지 데이터 (35d) 를 메인 영역 (23a) 으로 저장하고, 또한 제 2 색감소 개선품질 이미지 데이터 (35e) 를 서브 영역 (23b) 으로 저장한다.
데이터라인 드라이버회로 (25) 는 색감소된 보통품질 이미지 데이터 (35c), 및 제 1 색감소 개선품질 이미지 데이터 (35d) 및 제 2 색감소 개선품질 이미지 데이터 (35e) 에 응답하여 메인 LCD 내의 데이터라인 (11a) 을 구동한다. 그 동안에, 게이트라인 (11b) 은 적당한 타이밍에 데이터라인 (11a) 의 구동에 동기하여 게이트라인 드라이버 (15) 에 의해 활성화된다. 이는 색감소된 보통품질 이미지 데이터 (35c) 에 응답하여 메인 LCD 패널 (11) 의 보통 이미지품질 영역내의 픽셀의 구동을 달성하며, 또한 제 1 색감소 개선품질 이미지 데이터 (35d) 및 제 2 색감소 개선품질 이미지 데이터 (35e) 에 응답하여 개선 이미지품질 영역내의 픽셀 의 구동을 달성한다.
이는 콘트롤러/드라이버 (14) 가 메인 LCD 패널 (11) 의 보통 이미지품질 영역상에서 보통품질로 이미지를 표시하도록 한다. 디더 매트릭스 A1 로 디더링을 통해 생성된, 색감소된 보통품질 이미지 데이터 (35c) 는 모든 프레임마다 디스플레이 메모리 (23) 를 통해 리트리브되며, 보통 이미지품질 영역내의 픽셀은 리트리브된 색감소 보통품질 이미지 데이터 (35c) 에 응답하여 구동된다. 이는 메인 LCD 패널 (11) 의 보통 이미지품질 영역상의 보통품질 이미지 데이터 (17c) 에 관련된 이미지를 표시하는 것을 달성한다.
한편, 메인 LCD 패널 (11) 의 개선 이미지품질 영역내의 디더링 및 프레임 레이트 제어를 통해 이미지품질이 개선된다. 제 1 프레임에서, 디더 매트릭스 A1 을 이용한 디더링을 통해 생성된 제 1 색감소 개선품질 이미지 데이터 (35d) 는 디스플레이 메모리 (23) 로부터 리트리브되며, 개선 이미지품질 영역내의 픽셀은 제 1 색감소 개선품질 이미지 데이터 (35d) 에 응답하여 구동된다. 제 1 프레임에 뒤이은 제 2 프레임에서, 디더 매트릭스 A2 을 이용한 디더링을 통해 생성된 제 2 색감소 개선품질 이미지 데이터 (35e) 는 디스플레이 메모리 (23) 로부터 리트리브되며, 개선 이미지품질 영역내의 픽셀은 제 2 색감소 개선품질 이미지 데이터 (35e) 에 응답하여 구동된다. 이것은 다음 프레임들에게도 똑같이 적용되며, 홀수 프레임에서, 개선 이미지품질 영역내의 픽셀은 제 1 색감소 개선품질 이미지 데이터 (35d) 에 응답하여 구동되는 한편, 짝수 프레임에서는 제 2 색감소 개 선품질 이미지 데이터 (35e) 에 응답하여 구동된다. 서로 다른 디더 매트릭스로 생성된, 제 1 색감소 개선품질 이미지 데이터 (35d) 및 제 2 색감소 개선품질 이미지 데이터 (35e) 를 교대로 이용하는 것은, 디더링에 의해 생기는 그래뉼러 잡음을 효과적으로 감소시킴으로써, 개선 이미지품질 영역의 이미지 품질을 향상시킨다.
다음에 설명하는 바와 같이, 콘트롤러/드라이버 (14) 는 메인 LCD 패널 (11) 의 개선 이미지품질 영역상에 표시되는 이미지를 부분적으로 업데이트하도록 구성될 수도 있다. 이미지의 업데이트는 CPU (13) 로부터 콘트롤러/드라이버 (14) 에 업데이트될 이미지의 부분과 관련된 차이 (differential) 이미지 데이터, 및 업데이트될 부분내 픽셀의 좌표를 표시하는 좌표 데이터를 제공한다. 디더회로 (22) 는 디더 매트릭스 A1 및 A2 를 이용하여 차이 이미지 데이터에 디더링을 적용함으로써, 한쌍의 디더링된 차이 이미지 데이터를 생성한다. 그후, 업데이트되는 부분과 관련된, 디스플레이 메모리 (23) 의 메인 영역 (23a) 부분은 디더 매트릭스 A1 을 이용하여 생성되는 디더링된 차이 이미지 데이터에 오버라이팅되는 한편, 업데이트되는 부분과 관련된, 디스플레이 메모리 (23) 의 서브 영역 (23b) 부분은 디더 매트릭스 A2 을 이용하여 생성되는 디더링된 차이 이미지 데이터에 오버라이팅된다. 이 절차는 메인 LCD 패널 (11) 의 개선 이미지품질 영역상에 표시되는 이미지의 부분적인 업데이트를 완성하는 것이다. 업데이트될 이미지 데이터만을 전송함으로써 메인 LCD 패널 (11) 상에서 이미지를 부분적으로 업데이트 하는 구조는 효과적으로 전력소비를 감소하며, 휴대용 장치를 위한 본 실시형태에서 디스플레이 장치 (10) 의 이용을 개선한다.
요약하면, 본 실시형태에서, 다수개의 LCD 패널에 제공되는 메모리 리소스를 이용하는 콘트롤러/드라이버 (14) 는 감소된 메모리 용량으로 디더링 및 프레임 레이트 제어를 이용하여 이미지 품질의 향상을 달성한다. 콘트롤러/드라이버 (14) 는 서브 LCD 패널 (12) 을 구동하는데 이용되는 색감소 서버 이미지 데이터 (35b) 의 저장, 및 디더링 및 프레임 레이트 제어를 통하여 메인 LCD 패널 (11) 상에서 품질개선 이미지를 표시하는데 이용되는 제 2 색감소 개선품질 이미지 데이터 (35e) 의 저장 양자를 위해 디스플레이 메모리 (23) 의 서비 영역 (23b) 을 다목적으로 이용한다. 이는 콘트롤러/드라이버 (14) 가 개선품질 이미지를 메인 LCD 패널 (11) 상에 표시하도록 하며, 감소된 메모리 리소스로 다수개의 디스플레이 패널을 구동하도록 한다.
또한, 본 실시형태의 콘트롤러/드라이버 (14) 는 감소된 전력소비로 디더링 및 프레임 레이트 제어를 통하여 이미지품질의 향상을 달성한다. 일단 제 1 색감소 개선품질 이미지 데이터 (35d) 및 제 2 색감소 개선품질 이미지 데이터 (35e) 를 디스플레이 메모리 (23) 로 생성하고 저장하면, 콘트롤러/드라이버 (14) 는 프레임 레이트 제어를 달성하기 위해 모든 프레임마다 CPU (13) 로부터 이미지 데이터의 수신을 요구하지 않는다. 콘트롤러/드라이버 (14) 는 프레임 레이트 제어를 구현하는 동안에 이러한 동작은 CPU (13) 로부터 콘트롤러/드라이버 (14) 로의 데이터 전송을 효과적으로 감소한다. 데이터 전송의 감소는 콘트롤러/드라이버 (14) 의 전력소비를 감소하는데 효과적이다. 이것은 본 실시형태의 디스플레이 장치 (10) 를 휴대용 장치에 설치할 때 특히 중요하다.
본 실시형태에서, 콘트롤러/드라이버 (14) 가 이미지품질 개선모드에 있을 때 메인 LCD 패널 (11) 이 리프레쉬되는 프레임 레이트는 콘트롤러/드라이버 (14) 가 보통모드에 있을 때보다 높다. 프레임 레이트를 증가시키는 것은 서로 다른 디더 매트릭스를 이용하여 생성된 이미지들이 높은 주파수에서 스위치되도록 함으로써, 구조적인 잡음이 감지되게 어렵게 한다. 이것은 이미지 품질을 향상시키지만, 프레임 레이트의 증가는 바람직하지 않게도 전력소비를 증가시킨다. 감소된 전력소비로 개선된 이미지 품질을 달성하기 위하여, 개선된 이미지품질이 요구될 때, 즉, 콘트롤러/드라이버 (14) 가 이미지 품질개선모드에 있을 때 프레임 레이트가 증가되도록 프레임 레이트를 제어하는 한편, 콘트롤러/드라이버 (14) 가 보통모드에 있을 때 프레임 레이트가 감소되도록 프레임 레이트를 제어하도록 한다.
색감소된 이미지 데이터 (35) 를 생성하기 위해 이용되는 디더 매트릭스 A1 및 디더 매트릭스 A2 는, r 이하의 자연수인 임의의 i, j 에 대해 다음 식,
a1 ij + a2 ij = 상수
이 만족되도록 구성되는데, a1 ij 는 디더 매트릭스 A1 의 (i,j) 요소이며, a2 ij 는 디더 매트릭스 A2 의 (i,j) 요소이다. 이렇게 구성된 디더 매트릭스 A1 및 디더 매트릭스 A2 를 이용하여 생성된 이미지를 표시하는 것은 디더링 에러가 시간 영역 및 공간 영역 양자의 견지에서 균등하게 분배되도록 한다. 이것은 효과적으로 이미지품질을 개선한다.
본 실시형태에서 개선된 이미지 품질 영역이 메인 LCD 패널 (11) 내에 준비됨에도 불구하고, 개선된 이미지품질 영역은 메인 LCD 패널 (11) 을 대신하여 서브 LCD 패널 (12) 내에 준비될 수도 있다. 이 경우에, 메인 LCD 패널 (11) 은 이미지품질 개선모드에 위치되고 있는 콘트롤러/드라이버 (14) 에 응답하여 비활성화되며, 서브 LCD 패널 (12) 전체는 개선된 이미지품질 영역으로 이용된다.
또한, 대체 실시형태에서, 디스플레이 메모리 (23) 내의 서브 영역 (23b) 은 메인 영역 (23a) 과 동일한 용량을 가질 수도 있다. 이 경우, 콘트롤러/드라이버 (14) 가 이미지품질 개선모드에 있을 때, 메인 LCD 패널 (11) 의 전체가 개선된 이미지품질 영역으로 사용될 수도 있다. 그 대신, 서브 LCD 패널 (12) 의 전체가 개선된 이미지 품질 영역으로 사용될 수도 있다.
제 2 실시형태
1. 디스플레이 장치의 구조
도 5는 본 발명의 제 2 실시형태에 따른 디스플레이 장치 (20) 의 구조를 나타내는 블록도이다. 디스플레이 장치 (20) 는 디더링 대신에 에러확산을 통해 입력 이미지 데이터 (17) 에 대한 r 비트 색감소를 제공한다. 에러확산을 달성 하기 위해, 본 실시형태에서 디더회로 (22) 는 에러확산회로 (28) 로 대체된다. 또한, 메모리 콘트롤러 (21) 는 매트릭스 스위치신호 (32) 를 대신하여 초기에러 스위치신호 (37) 를 에러확산회로 (28) 에 제공한다. 초기에러 스위치신호 (37) 는 에러확산회로 (28) 에 의해 사용되는 초기에러를 표시한다. 또한, 메모리 콘트롤러 (21) 는 에러확산회로 (28) 에 각 픽셀의 x 좌표 및 y 좌표를 표시하는 좌표 데이터 (31) 를 제공한다.
도 6은 에러확산을 통해 2 비트 색감소를 제공하도록 설계된 에러확산회로 (28) 의 예시적인 구조를 도시하는데, 이것은 r 이 2 와 동일하다는 것을 의미한다. 에러확산회로 (28) 는 초기에러 구성회로 (41), 제 1 에러확산영역 (42a) 및 제 2 에러확산영역 (42b), 및 선택기 (43) 로 구성되어 있다. 초기에러 구성회로 (41) 는 좌표 데이터 (31) 에 의해 표시되는 y 좌표에 응답하여, 제 1 초기에러 x1 INI 및 제 2 초기에러 x2 INI 로 구성되어 있다. 제 1 초기에러 x1 INI 및 제 2 초기에러 x2 INI 는 서로 다르며, 관심있는 픽셀의 y 좌표에 의존한다. 일 실시형태에서, 제 1 초기에러 x1 INI 및 제 2 초기에러 x2 INI 는 y 좌표를 4 로 나눴을 때 얻어지는 나머지가 0 일 때 "0" 및 "3" 에 각각 설정되며, 나머지가 1 일 때 "2" 및 "1" 에 각각 설정되며, 나머지가 2 일 때 "1" 및 "2" 에 각각 설정되며, 나머지가 3 일 때 "3" 및 "0" 에 각각 설정된다.
제 1 에러확산영역 (42a) 은 제 1 색감소 이미지 데이터 (44a) 를 생성하기 위해 초기에러 구성회로 (41) 로부터 수신된 제 1 초기에러 x1 INI 를 이용하여 에러확산을 입력 이미지 데이터 (17) 에 적용한다. 에러확산을 달성하기 위해, 제 1 에러확산영역 (42a) 은 가산기 (46), 딜레이회로 (47), 에러선택기 (48), 및 또 다른 가산기 (49) 로 구성되어 있다. 가산기 (46) 는 에러선택기 (48) 로부터 수신된 2 비트 에러 x 를 입력 이미지 데이터 (47) 의 하위 2 비트에 더함으로써 합계 데이터 xSUM , 및 캐리 c 를 발생시킨다. 합계 데이터 xSUM 은 입력 이미지 데이터 (47) 의 하위 2 비트와 에러 x 와의 합계를 나타내는 2 비트 데이터이다. 딜레이회로 (47) 는 하나의 픽셀 프로세싱에 관련된 딜레이 시간에 의해 합계 데이터 xSUM 을 딜레이한다. 에러선택기 (48) 는 관심있는 픽셀의 x 좌표가 "1" 일 때 (즉, 관심있는 픽셀이 가장 왼쪽의 픽셀일 때), 제 1 초기에러 x1 INI 를 가산기 (46) 로 출력하는 에러 x 로 선택하는 한편, 딜레이회로 (47) 의 출력을 가산기 (46) 로 출력하는 에러 x 로 선택한다. 가산기 (49) 는 캐리 c 를 입력 이미지 데이터 (17) 의 상위 n 비트에 더한다. 가산기 (49) 의 출력은 제 1 초기에러 x1 INI 를 이용한 에러확산에 의해 얻어진, 제 1 색감소 이미지 데이터 (44a) 이다.
제 2 에러확산영역 (42b) 은 초기에러 구성회로 (41) 로부터 수신되는 제 2 초기에러 x2 INI 를 이용하여 에러확산을 입력 이미지 데이터에 적용한다. 제 2 에러확산영역 (42b) 의 구조는 에러선택기 (48) 가 제 1 초기에러 x1 INI 대신에 제 2 초기에러 x2 INI 를 수신하는 것을 제외하고는 제 1 에러확산영역 (42a) 과 거의 동일하다.
선택기 (43) 는 제 1 색감소 이미지 데이터 (44a) 와 제 2 색감소 이미지 데이터 (44b) 중의 하나를 색감소된 이미지 데이터 (35) 로 선택하기 위해 초기 에러 스위치신호 (37) 에 응답한다. 특히, 초기에러 스위치신호 (37) 가 논리값 "0" 에 설정될 때, 제 1 색감소 이미지 데이터 (44a) 는 색감소된 이미지 데이터 (35) 로서 출력된다. 한편, 초기에러 스위치신호 (37) 가 논리값 "1" 에 설정될 때, 제 2 색감소 이미지 데이터 (44b) 가 색감소된 이미지 데이터 (35) 로서 출력된다.
이렇게 설명된 에러확산회로 (28) 의 구조는, 초기에러 스위치신호 (37) 가 논리값 "0" 에 설정될 때 초기에러 x1 INI 를 사용하는 에러확산을 통해 입력 이미지 데이터 (17) 의 색감소를 등가적으로 달성하며, 초기에러 스위치신호 (37) 가 논리값 "1" 에 설정될 때 초기에러 x2 INI 를 사용하는 에러확산을 통해 입력 이미지 데이터 (17) 의 색감소를 등가적으로 달성하는 것이다.
2. 디스플레이 장치의 동작
도 5를 참조하면, 이 실시형태에서 디스플레이 장치 (20) 의 동작은 콘트롤러/드라이버 (14) 가 디더 매트릭스 A1 을 사용하는 디더링을 대체하여 제 1 초기 에러 x1 INI 를 사용하는 에러확산을 적용하는 것을 제외하고, 제 1 실시형태에서 디스플레이 장치 (10) 의 동작과 유사하며, 디더 매트릭스 A2 를 사용하는 디더링을 대체하여 제 2 초기에러 x2 INI를 사용하는 에러확산을 적용한다.
콘트롤러/드라이버 (14) 를 노말 모드에 위치시킬 경우, 메모리 콘트롤러회로 (21) 가 초기 에러 스위치신호 (37) 를 논리값 '0'으로 설정한다. 에러확산회로 (28) 가 논리값 '0'으로 설정된 초기 에러 스위치신호 (37) 에 응답하여, 색감소 이미지 데이터 (35) 의 결과로서 제 1 색감소 이미지 데이터 (44a) 를 출력하도록 구성된다. 이것은 에러확산회로 (28) 가 제 1 초기 에러 x1 INI 를 사용하는 에러확산을 제공하도록 구성되는 것과 동일하다. 메모리 콘트롤러회로 (21) 를 통하여 CPU (13) 로부터 메인 이미지 데이터 및 서브 이미지 데이터 (17a 및 17b) 를 수신하는 경우, 에러확산회로 (28) 가 메인 이미지 데이터 및 서브 이미지 데이터 (17a 및 17b) 에 제 1 초기 에러 x1 INI 를 사용하는 에러확산을 적용하여, 색감소된 메인 이미지 데이터 (35a) 및 색감소된 서브 이미지 데이터 (35b) 를 생성한다. 색감소된 메인 이미지 데이터 (35a) 가 메인 영역 (23a) 에 저장되며, 색감소된 서브 이미지 데이터 (35b) 가 서브 영역 (23b) 에 저장된다. 데이터라인 드라이버회로 (25) 가 메인 영역 (23a) 에 저장된 색감소된 메인 이미지 데이터 (35a) 에 응답하여 메인 LCD 패널 (11) 내의 데이터라인 (11a) 를 구동하 며, 서브 영역 (23b) 에 저장된 색감소된 서브 이미지 데이터 (35b) 에 응답하여 서브 LCD 패널 (12) 내의 데이터라인 (11b) 을 구동한다. 그 결과, 메인 이미지 및 서브 이미지 데이터 (17a 및 17b) 에 관련된 이미지들이 메인 및 서브 LCD 패널 (11 및 12) 상에 각각 표시된다.
한편, 콘트롤러/드라이버 (14) 가 이미지 품질개선모드에 있을 때, CPU (13) 가 보통품질 이미지 데이터 (17c) 및 개선품질 이미지 데이터 (17d) 를 생성하며, 보통품질 이미지 데이터 (17c) 를 보통이미지 품질 영역상에 표시된 이미지와 관련시키고, 개선품질 이미지 데이터 (17d) 를 개선이미지 품질 영역상에 표시된 이미지와 관련시킨다. 보통품질 이미지 데이터 (17c) 및 개선품질 이미지 데이터 (17d) 가 메모리 콘트롤러회로 (21) 를 통해 에러확산회로 (28) 에 제공된다.
보통품질 이미지 데이터 (17c) 가 에러확산회로 (28) 에 제공될 경우, 메모리 콘트롤러회로 (21) 가 초기 에러 스위치신호 (37) 를 논리 값 "0" 으로 설정한다. 이것이 제 1 초기 에러 x1 INI를 사용하는 에러확산을 실행하도록 구성한다. 에러확산회로 (28) 가 제 1 초기 에러 x1 INI를 사용하는 에러확산을 보통품질 이미지 데이터 (17c) 에 적용하여, 색감소 보통품질 이미지 데이터 (35c) 를 생성한다. 색감소 보통품질 이미지 데이터 (35c) 가 디스플레이 메모리 (23) 의 메인 영역에 저장된다.
한편, 개선품질 이미지 데이터 (17d) 가 에러확산회로 (28) 에 제공될 경우, 메모리 콘트롤러회로 (21) 가 개선품질 이미지 데이터 (17d) 의 데이터 비트를 에러확산회로 (28) 에 입력하는 주파수의 2배의 주파수로 초기 에러 스위치신호 (37) 를 스위칭한다. 특히, 메모리 콘트롤러회로 (21) 가 개선품질 이미지 데이터 (17d) 의 특정 픽셀의 픽셀 데이터에 논리값 "0" 으로 설정된 초기 에러 스위치신호 (37) 를 제공한다. 논리값 "0" 으로 설정된 초기 에러 스위치신호 (37) 에 응답하여, 에러확산회로 (28) 가 초기 에러 x1 INI 를 사용하는 에러확산을 실행시키는 제 1 에러확산 부분 (42a) 을 선택한다. 픽셀 데이터 결과값이 디스플레이 메모리 (23) 의 메인 영역 (23a) 에 저장된다. 메모리 콘트롤러회로 (21) 가 초기 에러 스위치신호 (37) 를 논리값 "1" 로 스위칭한다. 논리값 "1" 로 설정된 초기 에러 스위치신호 (37) 에 응답하여, 에러확산회로 (28) 가 제 2 에러확산 부분 (42b) 을 선택하며, 초기 에러 x2 INI 를 사용하는 에러확산을 실행하여 에러확산을 특정 픽셀 데이터에 적용한다. 픽셀 데이터 결과값이 디스플레이 메모리 (23) 의 서브 영역 (23b) 에 저장된다. 다른 픽셀도 같다. 이런 방식으로, 에러확산회로 (28) 가 제 1 초기 에러 x1 INI 를 가지는 에러확산에 의해 제 1 색감소 개선품질 이미지 데이터 (35d) 를 생성할 수 있으며, 제 2 초기 에러 x1 INI를 가지는 에러확산에 의해 제 2 색감소 개선품질 이미지 데이터 (35e) 를 생성할 수 있다.
색감소 보통품질 이미지 데이터 (35c) 및 제 1 색감소 개선품질 이미지 데이 터 (35d) 가 메인 영역 (23a) 에 저장되며, 제 2 색감소 개선품질 이미지 데이터 (35e) 가 서브 영역 (23b) 에 저장된다. 데이터라인 드라이버회로 (25) 가 색감소 보통품질 이미지 데이터 (35c) 및, 제 1 색감소 개선품질 이미지 데이터 및 제 2 색감소 개선품질 이미지 데이터 (35d 및 35e) 를 사용한다. 메인 LCD 패널 (11) 의 보통이미지 품질 영역내의 픽셀이 색감소 보통품질 이미지 데이터 (35c) 에 응답하여 구동되고, 개선이미지 품질 영역 내의 픽셀이 제 1 색감소 개선품질 이미지 데이터 및 제 2 색감소 개선품질 이미지 데이터 (35d 및 35e) 에 응답하여 구동된다.
제 1 실시형태의 경우, 이미지는 메인 LCD 패널 (11) 의 보통이미지 품질 영역상에서 보통이미지 품질로 표시되며, 에러확산 및 프레임 레이트 콘트롤의 사용을 통하여 개선이미지 품질 영역내에서 이미지 품질이 향상된다. 색감소된 보통 품질 이미지 데이터 (35c) 가 매 프레임 마다 디스플레이 메모리 (23) 로부터 리트리브되며, 보통이미지 품질 영역내의 리트리브된 색감소 보통품질 이미지 데이터 (35c) 에 따라 픽셀이 구동된다. 이것은 메인 LCD 패널의 보통이미지 품질 영역상의 보통이미지 품질로 보통품질 이미지 데이터 (17c) 와 관련된 이미지를 디스플레이할 수 있게 한다. 한편, 제 1 색감소 개선품질 이미지 데이터 및 제 2 색감소 개선품질 이미지 데이터 (35d 및 35e) 가 선택적으로 리트리브된다. 홀수 프레임에서는, 제 1 색감소 개선이미지 품질 데이터 (35d) 가 디스플레이 메모리 (23) 으로부터 리트리브되며, 개선이미지 품질 영역 내의 픽셀이 제 1 색감소 개선품질 이미지 데이터 (35d) 에 응답하여 구동된다. 한편, 짝수 프레임에서 는, 제 2 개선품질 이미지 데이터 (35e) 가 디스플레이 메모리 (23) 로부터 리트리브되며, 제 2 색감소 개선품질 이미지 데이터에 응답하여 개선이미지 품질 영역 내의 픽셀이 구동된다. 선택적으로, 다른 초기 에러들을 가진 에러확산을 통해 생성되는 이미지 데이터를 사용하여, 에러확산에 의해 생성될 수 있는 모아레 (
Figure 112004044827418-pat00003
) 를 효과적으로 감소시킬 수 있으며, 그것에 의해 개선이미지 품질 영역 내의 이미지 품질을 향상시킨다.
요약하면, 다양한 LCD 패널들을 위해 제공된 메모리 리소스를 사용하는 이 실시형태의 콘트롤러/드라이버 (14) 가 에러확산 및 적은 메모리 용량을 가지는 프레임 레이트 제어를 사용하여 이미지 품질을 향상시켰다. 또한, 본 실시형태의 콘트롤러/드라이버 (14) 는 에러확산 및 프레임 레이트 제어를 통해 적은 전력으로 이미지 품질을 효과적으로 향상시킨다.
제 1 색감소 개선품질 이미지 데이터 및 제 2 색감소 개선품질개선품질 데이터 (35d 및 35e) 를 생성시키기 위해 사용되는 제 1 에러 x1 INI 및 제 2 초기 에러 x2 INI 는 임의의 픽셀 라인 (즉, 임의의 픽셀의 y 좌표) 에서 다음 식,
x1 INI ＋ x2 INI ＝ 상수
을 만족하도록 결정된다.
이렇게 결정된 초기 에러 x1 INI 및 x2 INI 를 사용하여 생성되는 이미지의 표시 는 에러확산이 시간 및 특정 도메인의 항으로써 균일하게 분포될 수 있도록 한다. 이것이 이미지 품질을 효과적으로 향상시킨다.
제 3 실시형태
1. 디스플레이 장치 구조
도 7은 본 발명의 제 3 실시형태에 따라, 디스플레이 장치 (30) 의 예시적인 구조를 나타내고 있다. 제 3 실시형태에서는, 벡터 형태로 이미지 데이터가 콘트롤러/드라이버에 부분적으로 전송되며, 나머지가 비트맵 형태로 전송된다. 그런 방법은 콘트롤러/드라이버에 필수적 이미지 품질을 갖추면서 전송되는 이미지 데이터의 양을 줄이는 데 효과적이다. 발명자의 인식으로부터 비트맵 형태는 휴대용 장치상에 표시되는 다소의 이미지들을 표현하는데 적합하며, 벡터 형태는 다른 이미지들을 표현하는데 적합하다. 풍부한 표현을 위해 많은 그레이레벨 (graylevel) 을 요구하는 미세 계조 (fine gradation) 등의 사진 이미지들은 비트맵 형태로 표현되기에 적합하다. 비트맵 형태의 사용은 불필요하게 데이터 크기를 증가시키므로, 명암대비 (contrast) 에 의해 주로 표현되는 비디오 게임 이미지 및 지도 이미지 등의 이미지들은 비트맵 형태에는 적합하지 않다. 또한, 바람직하지 않게도, 비트맵 형태로 이미지 데이터에 의한 동영상을 표현하는 것이 데이터 전송 증가를 피할 수 없게 한다. 따라서, 이 실시형태에서는, 비디오 게임 이미지 및 지도 이미지 등의 데이터 전송 감소를 요구하는 이미지 전송을 위해 벡터 형태가 사용된다.
도 7에 예시된 바와 같이, 제 1 실시형태에서는, 디스플레이 장치 (30) 가 LCD 패널 (51), CPU (52), 콘트롤러/드라이버 (53), 및 게이트라인 드라이버 (54) 를 구비한다.
LCD 패널 (51) 이 서로 교차하는 H 데이터라인 (원본 라인) (51a) 및 V 게이트라인 (51b) 을 포함한다. 데이터라인 (51a) 이 y축 방향 (세로방향) 으로 확장되며, 게이트라인 (51b) 이 x축 방향 (가로 방향) 으로 확장된다. 픽셀들은 데이터라인 (51a) 및 게이트라인 (51b) 의 교차점에 배치된다. 즉, LCD 패널 (51) 은 H 라인과 V 라인에 배열된 픽셀들을 구비한다.
CPU (52) 가 LCD 패널 (51) 상에 표시된 이미지로 표현된 이미지 데이터를 생성하며, 콘트롤러/드라이버 (53) 에 나타낸 이미지 데이터를 제공한다. CPU (52) 로부터 콘트롤러/드라이버 (53) 까지 전송된 이미지 데이터는 하나는 비트맵 형태이고 다른 하나는 벡터 형태인 2 형태 중 1 형태를 나타낸다.
나타낸 이미지가 벡터 데이터에 적합한 경우, CPU (52) 는 콘트롤러/드라이버 (53) 에 의해 출력된 이미지를 나타내는 벡터 데이터 (55) 를 생성시킨다. 벡터 데이터 (55)가 각각의 이미지에 포함되는 그래픽 원형을 표현하는 벡터 그래픽 명령 (이하, 단순히 명령이라 칭할 수 있다) 을 포함하며, 즉, 이미지 프레임이 1 또는 그 이상의 명령들로 표현된다. 벡터 데이터 (5) 는 SVGTM (Scalable Vector Graphic) 형태 또는 MacromediaFlashTM 형태로 그려질 수 있다. 벡터 형태의 사용은 이미지가 비트맵 형태에 비하여 적은 데이터로 표현될 수 있게 하여, 효과적으로 CPU (52) 로부터 콘트롤러/드라이버 (53) 까지 전송되는 데이터를 감소 시킨다.
이미지가 CPU (52) 에 의해 비트맵 형태로 표현되기에 적합한 경우, 예컨데, 생성된 이미지가 많은 그레이레벨로 표현되는 사진 이미지등의 경우에, CPU (52) 가 콘트롤러/드라이버로 출력하는 이미지와 연관된 비트맵 데이터 (56) 를 생성한다. 비트맵 데이터 (56) 는 2k의 그레이스케일에 채택되는 k-비트 비트맵 데이터이며, 전술한 벡터데이터 (55) 는 2n (이 때, n은 k 보다 작아야 한다) 그레이스케일 이미지에 채택되는 이미지 데이터이다. 또한, CPU (52) 가 메모리 제어신호 (57) 를 공급함으로써, 콘트롤러/드라이버 (53) 를 제어한다.
콘트롤러/드라이버 (53) 가 벡터 데이터 (55), 비트맵 데이터 (56), 및 CPU (52) 로부터 수신된 메모리 제어신호 (57) 에 응답하여 LCD (51) 의 데이터라인 (51a) 을 구동시킨다. 콘트롤러/드라이버 (53) 가 벡터 데이터 (55) 및 비트맵 데이터 (56) 를 모두 채택하여 형성된다. 벡터 데이터 (55) 를 콘트롤러/드라이버 (53) 로 전송할 경우, 콘트롤러/드라이버 (53) 를 벡터 데이터 모드에 위치시킨다. 한편, 비트맵 데이터를 콘트롤러/드라이버 (53) 로 전송할 경우, 콘트롤러/드라이버 (53) 를 비트맵 데이터 모드로 위치시킨다. 벡터 데이터 모드에 위치된 경우, 콘트롤러/드라이버 (53) 가 벡터 데이터 (55) 를 비트맵 데이터로 변환하여, 벡터 데이터 (55) 로부터 생성된 비트맵 데이터를 사용하여 LCD 패널 (51) 을 구동한다. 한편, 비트맵 데이터 모드에 위치된 경우, 콘트롤러/드라이버 (53) 가 게이트라인 드라이버 (54) 의 동작 타이밍을 제어하기 위하여, 콘트롤 신 호 (58) 를 생성한다. 또한 콘트롤러/드라이버 (53) 가 게이트라인 드라이버 (54) 의 동작 타이밍을 제어하기 위해 제어신호 (58) 를 생성한다. 뒤에 설명할 바와 같이, 비트맵 데이터 (56) 을 수신하는 경우, 콘트롤러/드라이버 (53) 가 디더링 및 프레임 레이트 제어를 사용하여 LCD 패널 (51) 상의 품질개선 이미지를 표시하도록 설계되었다.
게이트라인 드라이버 (54) 는 콘트롤러/드라이버 (53) 로부터 수신된 제어신호 (58) 에 응답하여 LCD 패널 (51) 의 게이트라인 (51b) 을 구동한다.
2. 콘트롤러/드라이버의 구조
콘트롤러/드라이버 (53) 가 이미지 프로세서 (61), 메모리 콘트롤러회로 (62), 2-출력 디더회로 (63), 선택기 (64), 제 1 디스플레이 메모리 (65), 제 2 디스플레이 메모리 (66), 래치회로 (67), 데이터 드라이버회로 (68), 그레이스케일 전압생성기회로 (69), 및 타이밍 콘트롤러 (70) 를 구비한다.
이미지 프로세서 (61) 가 벡터 데이터 (55) 를 비트맵 데이터로 전환하고, 비트맵 데이터를 제 1 디스플레이 메모리 (65) 상에 생성한다. 이미지 프로세서 (61) 가 제 1 디스플레이 메모리를 비트맵 데이터를 생성하기 위한 작업 영역 (work area) 으로 사용한다. 상세하게, 이미지 프로세서 (61) 가 순차적으로 벡터 데이터 (55) 내의 명령들을 해석하여, 관련된 그래픽 원형의 표현인, 중간 (intermediate) 작업 데이터 (71) 명령을 생성한다. 중간 (intermediate) 작업 데이터 (71) 가 비트맵 형식으로 기재된다는 사실을 주목해야 한다. 새롭게 생성된 중간 작업 데이터 (71) 가 제 1 디스플레이 메모리 (65) 에 이미 존재하는 기 타 그래픽 원형과 오버랩될 경우, 이미지 프로세서 (61) 가 제 1 디스플레이 메모리 (65) 와 관련된 부분을 오버라이팅한다. 이미지 프레임과 관련된 명령의 해석 후, 이미지 프레임을 나타내는 비트맵 데이터는 제 1 메모리 (65) 상에 생성된다.
메모리 콘트롤러회로 (62) 가 비트맵 데이터 (66) 을 CPU (62) 로 부터 2-출력 디더회로 (63) 에 전송하고, 2-출력 디더회로 (62) 에 각 픽셀의 x 및 y 좌표를 나타내는 좌표 데이터 (72) 를 제공하도록 설계되었다. 또한 메모리 콘트롤러회로 (62) 가 제 1 메모리 제어신호 및 제 2 메모리 제어신호 (74 및 75) 를 생성하여, 타이밍 콘트롤러회로 (70) 로부터 수신된 제어신호 (57) 에 응답하여 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66) 를 제어한다. 제 1 메모리 제어신호 및 제 2 메모리 제어신호 (74 및 75) 가 액세스 어드레스, 행 어드레스 스트로브신호 (RAS), 및 열 어드레스 스트로브신호 (CAS) 를 나타내는 어드레스신호를 각각 포함한다. 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66) 의 액세스 타이밍 및 동작 타이밍이 이 제어신호들에 의해 제어된다.
2-출력 디더회로 (63) 가 비트맵 데이터 (56) 을 위한 좌표 데이터 (72) 를 사용하는 디더링을 통해 r-비트 색감소를 제공하여, 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 을 생성하고, 여기서 r 은 k 보다 작은 정수이다. n 이 k 에서 r 을 뺀 경우, 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 는 각각 n 비트에 의한 픽셀의 그레이레벨을 나타낸 각각 n-비트 비트맵 데이터이다. 즉, 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 가 2n 그레이레벨 비트맵 데이터이다. 상세하게는, 다른 디더 매트릭스 A2 를 사용하는 디더링을 통해 2-출력 디더회로 (63) 가 제 1 색감소 이미지 데이터 (76) 를 생성한다. 디더 매트릭스 A1 및 A2 는 서로 다른 (r,r) 베이어 매트릭스 (bayer matrix) 이다.
선택기 (64) 는 이미지 프로세서 (61) 및 제 1 색감소 이미지 데이터 (76) 로부터 수신한 중간 작업 데이터 (71) 중 1을 선택하여, 선택된 데이터를 제 1 디스플레이 메모리 (65) 에 출력한다. 콘트롤러/드라이버 (53) 가 벡터 데이터 모드에 위치한 경우, 선택기 (64) 가 중간 작업 데이터 (71) 를 선택하여, 제 1 디스플레이 메모리 (65) 에 출력한다. 한편, 콘트롤러/드라이버 (53) 가 비트맵 데이터 모드에 위치한 경우, 선택기 (64) 가 제 1 색감소 이미지 데이터 (76) 를 선택하여, 제 1 디스플레이 메모리 (65) 에 출력한다.
제 1 디스플레이 메모리 (65) 가 선택기 (64) 로부터 수신된 이미지 데이터 즉, 중간 작업 데이터 (71) 및 제 1 색감소 이미지 데이터 (76) 중 선택된 1을 그안에 저장한다. 제 1 디스플레이 (65) 가 H ×V ×k/2 비트의 용량을 가진다. 이것은 제 1 디스플레이 메모리 (65) 가 1 이미지 프레임의 2n 그레이스케일 디스플레이를 위해 필요한 이미지 데이터를 저장하기에 충분한 용량을 가지고 있다는 것을 의미한다. 제 1 디스플레이 메모리 (65) 는 메모리 제어 회로 (62) 로부터 수신된 제 1 메모리 제어신호 (74) 에 응답하여 그 안에 저장된 데이터를 제 2 디스플레이 메모리 (66) 에 출력한다. 제 1 디스플레이 메모리 (64) 는 병렬적으로 H ×n 데이터 비트를 출력하도록 설계되었다.
제 2 디스플레이 메모리 (66) 가 제 1 디스플레이 메모리 (65) 로부터 수신된 이미지 데이터를 저장하기 위해 또는 2-출력 디더회로 (63) 로부터 수신된 제 2 색감소 이미지 데이터 (77) 를 저장하기 위해, 메모리 제어 회로 (62) 로부터 수신된 제 2 메모리 제어신호 (75) 에 응답한다. 제 1 디스플레이 메모리의 경우와 같이, 제 2 디스플레이 메모리 (66) 가 H ×V ×n 비트의 용량을 가지고 있다. 제 2 디스플레이 메모리 (66) 가 그안의 데이터를 메모리 콘트롤러회로 (62) 로부터 수신된 제 2 메모리 제어신호 (75) 에 응답하여 래치회로 (67) 에 저장시킨다. 제 2 디스플레이 메모리 (66) 는 H ×n 비트를 병렬적으로 출력하도록 설계되었다. 또한, 뒤에 설명하는 바와 같이, 제 2 디스플레이 메모리 (66) 는 제 2 디스플레이 메모리 (66) 에 저장된 데이터를 손상시키지 않고 제 1 디스플레이 메모리 (65) 에 저장된 데이터를 래치회로 (24) 에 전송하도록 설계되었다. 이것은 제 1 디스플레이 메모리 (65) 로부터 래치회로 (67) 까지 데이터를 전송하기 위한 전용 연결을 제거하였고, 컨트롤러/드라이버 (53) 의 칩 크기를 효과적으로 감소시켰다.
래치회로 (67), 데이터라인 드라이버회로 (68), 및 그레이스케일 전압생성기회로 (69) 가 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66) 에 저장된 데이터에 응답하여, LCD 패널 (51) 을 구동시키기 위한 구동 회로 소자로서 기능한다. 래치회로 (67), 데이터라인 드라이버회로 (68), 및 그레이스케일 전 압생성기회로 (69) 의 기능들은 제 1 실시형태에서, 콘트롤러/드라이버 (14) 내부에 래치회로 (24), 데이터라인 드라이버회로 (25), 및 그레이스케일 전압생성기회로 (26) 와 동일하다. 래치회로 (67) 가 타이밍 제어 회로 (70) 로부터 수신된 래치신호 (78) 에 응답하여, 제 2 디스플레이 메모리 (66) 으로 부터 선택된 라인과 관련된 H ×n 비트의 픽셀 데이터를 유지하고, 유지된 픽셀 데이터를 데이터라인 드라이버회로 (68)로 전송한다. 제 2 디스플레이 메모리 (66) 를 통해, 제 2 디스플레이 메모리 (66) 로부터 수신된 픽셀 데이터가 제 1 디스플레이 메모리 (65) 로부터 전송된 픽셀 데이터가 될 수 있다. 그레이스케일 전압생성기회로 (69) 가 LCD 패널 (51) 상에 나타낼 수 있는 2n 그레이레벨과 각각 관련된 2n 전압들을 데이터라인 드라이버회로 (68) 에 공급한다. 데이터라인 드라이버회로 (68) 가 관련된 픽셀 데이터에 응답하여 각 픽셀에 2n 전압들중 1을 선택하며, 선택된 전압을 LCD 패널 내의 관련 데이터라인 (51a) 상에 나타낸다.
타이밍 제어 회로 (70) 가 메모리 콘트롤러회로 (62), 제 1 디스플레이 메모리 (65) 제 2 디스플레이 메모리 (66), 콘트롤러/드라이버 (53) 내의 래치회로 (67), 및 게이트라인 드라이버 (54) 에 타이밍 콘트롤을 제공한다. 특히, 타이밍 컨트롤 회로 (70) 가 타이밍 컨트롤 신호 (73) 를 메모리 컨트롤러 회로 (62) 에 제공하여, 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66)의 쓰기 및 읽기 타이밍을 제어한다. 또한, 타이밍 컨트롤러 (70) 가 래치신호 (78) 를 생성하여 래치회로 (67) 에 출력하며, 래치회로 (67) 를 위한 데이터 래치 타이 밍을 제어한다. 마지막으로, 타이밍 제어 회로 (70) 가 게이트라인 드라이버 (54) 를 위한 타이밍 제어신호 (58) 를 공급하여, LCD 패널 (51) 내의 게이트라인 (51b) 의 활성 타이밍을 제어한다. LCD 패널 (51) 상에 이미지를 표시하는 프레임 레이트가 타이밍 제어신호 (73), 래치신호 (78), 및 타이밍 제어신호 (58) 에 의해 제어가능하다.
3. 2-출력 디더회로의 구조
도 8은 r (= k - n) 이 2 라고 가정한 후, 2 비트 색감소를 위해 2-출력 디더회로 (63) 의 예시적인 구조를 예시하는 블록도이다. 2-출력 디더회로 (63) 가 매트릭스 선택기 (63a), 제 1 디더 매트릭스 버퍼 및 제 2 디더 매트릭스 버퍼 (63b 및 63c), 및 가산기 (63d 및 63e) 를 구비한다. 2-출력 디더회로 (63) 가 각각의 픽셀에 대하여 k 비트 픽셀 데이터를 수신하여, k-비트 픽셀 데이터의 데이터 비트를 2-출력 디더회로 (63) 에 병렬적으로 입력한다. 또한, 2-출력 디더회로 (63) 가 각 픽셀의 x 및 y 좌표로 나타내는 좌표 데이터 (72) 를 수신한다.
매트릭스 선택기 (63a) 가 픽셀의 x-좌표를 2로 나누어 얻어진 나머지 p 및 y-좌표를 2로 나누어 얻어진 나머지 q 를 계산한다. 나머지 p 및 q가 "0" 및 "1" 의 선택된 각각의 출력값이다.
제 1 디더 매트릭스 버퍼 및 제 2 디더 매트릭스 버퍼 (63b 및 63c) 가 디더 매트릭스 A1 및 A2 를 내부에 각각 저장한다. 디더 매트릭스 A1의 (i, j) 요소를 a1 ij 라 참조하며, 디더 매트릭스 A2의 (i, j) 요소를 a2 ij 라 참조한다. 요소 a1 ij 및 a2 ij 는 각각 2비트 데이터이다.
나머지 p 및 q를 수신한 후, 제 1 디더 메트릭스 버퍼 (63b) 가 디더 매트릭스 A1의 (p,q) 요소 a1 pq 를 출력한다. 유사하게, 나머지 p 및 q 를 수신한 후, 제 2 디더 메트릭스 버퍼 (63c) 가 디더 매트릭스 A2의 (p,q) 요소 a2 pq 를 출력한다.
가산기 (63d) 가 디더 매트릭스 버퍼 (63b) 의 출력 a1 pq 를 비트맵 데이터 (56) 에 가산한다. 가산기 (63d) 의 출력의 상위 n 비트가 제 1 색감소 이미지 데이터 (76) 로서 리트리브되며, 제 1 색감소 이미지 데이터 (76) 가 제 1 디스플레이 메모리 (65) 에 저장된다.
유사하게, 가산기 (63e) 가 디더 매트릭스 버퍼 (63b) 의 출력 a1 pq 를 비트맵 데이터 (56) 에 가산한다. 가산기 (63e) 의 출력의 상위 n 비트가 제 2 색감소 이미지 데이터 (77) 로서 리트리브되며, 제 2 색감소 이미지 데이터 (77) 이 제 2 디스플레이 메모리 (66) 에 저장된다.
이렇게 형성된 2-출력 디더회로 (63) 가 제 1 디더 매트릭스 A1로 비트맵 데이터 (56) 에 디더링을 적용하여, 제 1 색감소 이미지 데이터 (76) 을 개선하며, 제 2 디더 매트릭스 A2로 비트맵 데이터 (56)에 디더링을 적용하여, 제 2 색감소 이 미지 데이터 (77) 을 개선한다.
4. 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리
도 9는 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66) 의 상세한 회로 구조를 예시한다.
제 1 디스플레이 메모리 (65) 가 워드라인 (81), 비트라인 (82), 보상 비트라인 (83), 메모리 셀 (84), 워드라인 디코더 (85), 및 비트라인 디코더 (86) 를 구비한다. 워드라인 (81) 의 수는 V 이며, 게이트라인 (51b) 의 수와 일치한다. 비트라인 (82) 의 수 및 보상 비트라인 (83) 의 수는 데이터라인 (51a) 의 경우, H ×n 이며, 여기서 H는 데이터라인 (51a) 의 수이다. 마지막으로, 메모리 셀 (84) 의 수는 H ×V ×n 이다. 워드라인 (81) 이 x 축 방향에서 확장되도록 배치되며, 비트라인 (82) 이 y 축 방향에서 확장되도록 배치된다. 보상 비트라인 (83) 이 각각 비트라인 (82) 과 각각 결합된다. 즉, 각 보상 비트라인 (83) 의 전압이 결합된 비트라인 (82) 을 보상한다. 1 비트라인 (82) 및 결합된 비트라인 (83) 이 비트라인 쌍이라고 총칭된다. 메모리 셀 (84) 이 워드라인 (81) 및 비트라인 (82) 의 교차점에 배열된다. 각 메모리 셀 (84) 은 결합된 워드라인 (81), 비트라인 (82), 및 보상 비트라인 (83) 에 접속된다. 워드라인 디코더 (85) 는 제 1 메모리 제어신호 (74) 에 응답하여 워드라인 (81) 을 선택하는 데 사용된다. 비트라인 디코더 (86) 는 비트라인 (82) 및 보상 비트라인 (83) 을 통해 데이터 액세스에 사용된다. 즉, 비트라인 디코더 (86) 이 관련된 비트라인 (82) 및 보상 비트라인 상에 선택기 (64) 로부터 수신된 데이터에 대응되는 전압을 발생시킨다. 선택기 (64) 로부터 수신된 데이터는 중간 작업 데이터 (71) 또는 제 1 색감소 이미지 데이터 (76) 일 수 있다.
제 1 디스플레이 메모리 (65) 로부터 제 2 디스플레이 메모리 (66) 까지의 데이터 송신이 비트라인 (82) 및 보상 비트라인 (83) 과 제 2 디스플레이 메모리의 직접 접속을 통하여 이루어진다. 선택적인 실시형태에서는, 비트라인 (82) 및 보상 비트라인 (83) 이 센스 증폭기에 의하여 접속될 수도 있고, 그 센스 증폭기는 제 1 디스플레이 메모리 (65) 로부터 제 2 디스플레이 메모리 (66) 까지의 데이터 전송을 위해 사용될 수 있다.
제 2 디스플레이 메모리 (66) 의 구조는 제 2 디스플레이 메모리 (66) 가 부가적으로 센스 증폭기가 포함될 경우를 제외하고, 제 1 디스플레이 메모리의 구조와 동일하다. 특히, 제 2 디스플레이 메모리 (66) 는 워드라인 (91), 비트라인 (92), 보상 비트라인 (93), 메모리 셀 (94), 워드라인 디코더 (95), 비트라인 디코더 (96), 및 센스 증폭기 (97) 를 구비한다. 워드라인 (91) 의 수는 V 이며, 비트라인 (93) 및 보상 비트라인 (34) 의 수는 H ×n 이다. 또한, 메모리 셀 (94) 의 수는 H ×V ×n 이고, 센스 증폭기 (97) 의 수는 H ×n 이다. 워드라인 (91) 이 x 축 방향으로 확장되도록 배치되며, 비트라인 (92) 는 y 축 방향으로 확장되도록 배치된다. 보상 비트라인 (93) 이 각각 비트라인 (92) 과 결합한다. 즉, 각 보상 비트라인 (93) 의 전압이 결합된 비트라인 (92) 를 보상한다. 1 비트라인 (92) 및 결합된 비트라인 (93) 이 집합적으로 비트라인 쌍이라 참조된다. 메모리 셀 (94) 이 워드라인 (91) 및 비트라인 (92) 의 교차점에 각각 배 열된다. 각 메모리 셀 (94) 이 관련 워드라인 (91), 비트라인 (92), 및 보상 비트라인 (93) 에 접속된다. 워드라인 디코더 (95) 는 제 2 메모리 제어신호 (75) 에 응답하여 워드라인 (91) 을 선택하는 데 사용된다. 비트라인 디코더 (96) 가 비트라인 디코더 (92) 및 보상 비트라인 (93) 을 통하여 데이터 액세스에 사용되며, 즉, 비트라인 디코더 (96) 는 제 1 디스플레이 메모리 (65) 의 비트라인 (82) 및 보상 비트라인 (83) 을 제 2 디스플레이 메모리 (66) 의 결합된 비트라인 (92) 및 보상 비트라인 (93) 에 전기적으로 접속한다. 또한, 비트라인 디코더 (96) 가 제 2 메모리 제어신호 (75) 에 응답하여 제 2 색감소 이미지 데이터 (77) 를 수신하고, 결합된 비트라인 (92) 및 보상 비트라인 (93) 상의 제 2 색감소 이미지 데이터 (77) 에 대응하는 전압을 발생시킨다. 센스 증폭기 (97) 가 각각 비트라인 쌍을 결합한다. 센스 증폭기 (97) 가 결합된 비트라인 (92) 및 보상 비트라인 (93) 상의 발생된 전압들을 비교하여, 결합된 비트라인 (92) 상의 발생된 데이터를 식별한다. 센스 증폭기 (97) 가 1 대 1 로 비트라인 쌍과 결합된다.
제 1 디스플레이 메모리 (65) 내의 비트라인들의 수가 제 2 디스플레이 메모리 (66) 의 비트라인의 수와 동일하다는 메모리 구조는 제 1 디스플레이 메모리 (65) 로부터 제 2 디스플레이 메모리 (66) 까지의 데이터 전송을 촉진하는데 효과적이다. 이러한 메모리 구조는 제 1 디스플레이 메모리의 비트라인 (82) 및 제 2 디스플레이 메모리의 비트라인 (92) 간의 1 대 1 접속을 가능하게 한다. 보상 비트라인 (83 및 93) 간에도 동일하다. 이것은 이미지 데이터를 전송하는 데 사용되는 회로를 효과적으로 간략화한다. 또한 전술한 메모리 구조는 데이 터원의 위치 및 이미지 데이터의 목적지를 식별하기 위해 메모리 콘트롤러회로 (62) 가 같은 어드레스를 사용할 수 있게 한다. 이것이 어드레스의 생성을 효과적으로 간략화 한다.
또한, 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66) 의 구조는 제 2 디스플레이 메모리 (66) 에 저장된 데이터를 손상하지 않고, 제 2 디스플레이 메모리 (66) 을 통하여 제 1 디스플레이 메모리 (65) 에서 래치회로 (67) 까지 선택된 라인의 픽셀 데이터의 데이터 전송을 가능하게 한다. 제 1 디스플레이 메모리 (65) 로부터 래치회로 (67) 까지 선택된 라인의 픽셀 데이터는 제 2 디스플레이 메모리의 워드라인 (91) 전부를 비활성화하여 제 1 디스플레이 메모리 (65) 의 선택된 워드라인을 활성화하고, 비트라인 디코더 (96) 를 통하여 제 1 디스플레이 메모리 (65) 내의 비트라인 (82) 을 제 2 디스플레이 메모리 (66) 내의 비트라인 (92) 에 전기적으로 접속하며, 제 2 디스플레이 메모리 (66) 내의 센스 증폭기 (97) 를 활성화함으로써, 얻을 수 있다. 제 2 디스플레이 메모리 (66) 내의 워드라인 (91) 의 비활성화는 제 2 디스플레이 메모리 에 저장된 데이터가 훼손되는 것을 방지한다.
5. 디스플레이 장치의 동작
전술한 바와 같이, 콘트롤러/드라이버 (53) 는 2 동작 모드 즉, 벡터 데이터 모드 및 비트맵 데이터 모드를 가지고 있다. 콘트롤러/드라이버 (53) 의 동작을 벡터 데이터 모드 및 비트맵 데이터 모드에 대해 각각 상세하게 설명한다.
5-1) 벡터 데이터 모드 동작
도 10은 이 실시형태에서, 콘트롤러/드라이버 (53) 가 벡터 데이터 모드에 위치될 경우, 디스플레이 장치 (30) 의 예시적인 동작을 나타내고 있다. CPU (52) 가 콘트롤러/드라이버 (53) 에 벡터 데이터 (55) 가 제공된 것을 제어신호 (57) 로써 콘트롤러/드라이버 (53) 에 알린다. 또한, CPU (52) 가 LCD 패널 상에 표시된 이미지에 대응하는 벡터 데이터 (55) 를 생성하고, 콘트롤러 드라이버 (53) 에 출력한다.
CPU (52) 로부터 벡터 데이터 (55) 를 수신하는 경우, 콘트롤러/드라이버 (53) 이 벡터 데이터 (55) 에 응답하여 LCD 패널 (51) 을 구동한다. 먼저, 벡터 데이터 (55) 가 이미지 프로세서회로 (61) 에 의해 비트맵 데이터로 전환되며, LCD 패널 (51) 이 벡터 데이터 (55) 로부터 얻어진 비트맵 데이터에 응답하여 구동된다. 벡터 데이터 (55) 에 응답한 LCD 구동은 다음단계들을 포함한다.
먼저, 벡터 데이터 (55) 의 데이터 변환이 제 1 디스플레이 메모리 (65) 상에 대응하는 비트맵 데이터를 생성하는 것을 실행한다. CPU (52) 로부터 벡터 데이터 (55) 를 수신한 후, 이미지 프로세서 (61) 가 순차적으로 벡터 데이터 (55) 에 기재된 명령들을 해석하여, 표시 이미지에 합체될 그래픽 원형을 식별하고, 비트맵 형태로 그래픽 원형에 대응하는 중간 작업 데이터 (71) 를 생성한다. 생성된 중간 작업 데이터 (71) 이 제 1 디스플레이 메모리 (65) 내로 저장된다. 새롭게 생성된 중간 작업 데이터 (71) 과 관련된 그래픽 원형이 제 1 디스플레이 메모리에 이미 존재하는 다른 그래픽 원형과 겹치는 경우, 이미지 프로세서 (61) 가 제 1 디스플레이 메모리 (65) 의 관련 부분을 재기입한다. 이미지 프레임과 관련된 명령의 해석을 완료한 후, 이미지 프레임을 나타내는 비트맵 데이터가 제 1 디스플레이 메모리상에 생성된다. 제 1 디스플레이 메모리 (65) 에 생성된 비트맵 데이터는 2n 그레이레벨로 표현되는 n 비트 비트맵 데이터이다.
제 1 디스플레이 메모리 (65) 상에 생성된 비트맵 데이터가 제 2 디스플레이 메모리 (66) 로 전송된다. LCD 패널 (51) 이 제 2 디스플레이 메모리 (66) 에 응답하여 구동된다. 데이터 전송 후, 벡터 데이터 (55) 의 데이터 전환이 다음 프레임 이미지를 위해 실행되고, 제 2 디스플레이 메모리 및 (65) 에 저장된 비트맵 데이터에 응답하여 LCD 패널 (51) 을 구동한다. 이것은 벡터 데이터 (55) 가 콘트롤러/드라이버 (53) 에 입력된 후의 디스플레이 딜레이를 효과적으로 개선한다.
제 1 디스플레이 메모리 (65) 상에 생성된 비트맵 데이터는 LCD 패널 (51) 을 구동하기 위해 직접적으로 사용되지는 않는다. 이것은 LCD 패널 (51) 상에 표시된 '불완전한' 이미지를 피하며 어드레스한다. 목적 이미지 프레임과 관련된 명령의 완전한 세트가 이미지 프로세서 (61) 에 의하여 처리되고 나서야 완전한 비트맵 데이터가 제 1 디스플레이 메모리 (65) 상에 발생되지만, 제 1 디스플레이 메모리 상에 '완전한' 비트맵 데이터의 발생은 LCD 패널 (51) 상에 표시된 이미지의 업데이트 또는 리플레시 타이밍 (refreshing timing) 과 동기화되는데 실패할 것이다. 따라서, 직접적으로 작업 영역으로 사용하는 제 1 디스플레이 메모리 (65) 에 저장된 메모리를 사용하는 것은 바람직하지 못한 이미지를 LCD 패널 (51) 상에 표시할 수 있다. '불완전한' 비트맵 데이터가 생성된 후에, 바람직하지 못한 이미지가 표시되는 것을 피하기 위해, '완전한' 비트맵 데이터가 제 1 디스플레이 메모리 (65) 로부터 제 2 디스플레이 메모리 (66) 까지 전송된다. 제 2 디스플레이 메모리 (66) 에 저장된 비트맵 데이터가 LCD 패널 (51) 상에 업데이트 또는 리플레시를 위해 배타적으로 사용된다.
이후, 래치회로 (17) 을 통해 제 2 디스플레이 메모리 (66) 에 저장된 완전한 비트맵 데이터를 데이터라인 드라이버 (18) 에 순차적으로 전송하고, 전송된 비트맵 데이터에 응답하여, LCD 패널 (51) 을 구동한다. 특히, 래치회로 (67) 에 의해 유지된 픽셀 데이터에 응답하여, 선택된 라인과 관련된 LCD 패널 (51) 내의 데이터라인 (51a) 이 구동되고, 선택된 라인과 관련된 게이트라인 (51b) 가 게이트라인 드라이버 (54) 에 의해 활성화된다. 남아있는 리인들이 데이터라인 (51a) 및 게이트라인 (51b) 을 구동하여, 관련된 이미지 프레임을 완전하게 표시하는 것도 같다.
5-2) 비트맵 데이터 모드 동작
도 11은 콘트롤러/드라이버 (53) 가 비트맵 데이터 모드에 위치할 경우, 이 실시형태에 디스플레이 장치 (30) 의 예시적인 동작을 나타낸다. CPU (52) 는 제어신호 (57) 에 의해 콘트롤러/드라이버 (53) 에 비트맵 데이터 (55) 가 콘트롤러/드라이버 (53) 에 공급되었다는 것을 알려, 콘트롤러/드라이버 (53) 가 비트맵 데이터 모드에 위치할 수 있게 한다. 또한, CPU (52) 가 LCD 패널 (51) 에 표시된 이미지에 대응하는 비트맵 데이터 (55) 를 생성하고 콘트롤러/드라이버 (53) 에 출력한다.
CPU (53) 으로부터 비트맵 데이터를 수신한 후, 콘트롤러/드라이버 (53) 내의 메모리 콘트롤러회로 (62) 가 비트맵 데이터 (56) 를 2-출력 디더회로 (63) 에 전송하고, 2-출력 디더회로 (63) 을 위해 좌표 데이터 (72) 를 제공한다.
2-출력 디더회로 (63) 가 디더 매트릭스 A1 을 이용하여 비트맵 데이터 (56) 에 디더링을 적용하여, 제 1 색감소 이미지 데이터 (76) 를 생성하고, 디더 매트릭스 A2 를 이용하여 비트맵 데이터 (56) 에 디더링을 적용하여, 제 2 색감소 이미지 데이터 (77) 를 생성한다. 제 1 색감소 이미지 (76) 가 선택기 (64) 를 통하여 제 1 디스플레이 메모리 (65) 에 전송되고, 제 1 디스플레이 메모리 (65) 로 저장된다. 제 2 색감소 이미지 데이터가 전송되며, 제 2 디스플레이 메모리 (66) 에 저장된다.
데이터라인 드라이버회로 (68) 는 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 에 응답하여, LCD 패널 내의 데이터라인 (51a) 를 구동하여, LCD 패널 (51) 상에 대응하는 이미지를 표시한다. LCD 패널 (51) 상에 표시된 이미지의 품질은 디더링 및 프레임 레이트 제어를 통해서 향상된다. 제 1 프레임에서는, 디더 매트릭스 A1을 이용한 디더링을 통해 생성된 제 1 색감소 이미지 데이터 (76) 가 제 1 디스플레이 메모리 (65) 를 리트리브하고, LCD 패널 (51) 내의 픽셀들이 제 1 색감소 이미지 데이터 (76) 에 응답하여 구동된다. 제 1 색감소 이미지 데이터 (76) 가 제 1 디스플레이 메모리 (65) 로부터 제 2 디 스플레이 메모리 (66) 및 래치회로 (67) 를 통하여 데이터라인 드라이버 (68) 에 전송된다. 제 1 프레임 후의 제 2 프레임에서는, 디더 매트릭스 A2 를 이용한 디더링을 통해 생성된 제 2 색감소 이미지 데이터 (77) 가 제 2 디스플레이 메모리 (66) 를 리트리브하고, LCD 패널 (51) 내의 픽셀들이 제 2 색감소 이미지 데이터 (77) 에 응답하여 구동된다. 뒤의 프레임들에서도 이와 같다. 즉, 홀수 프레임에서는 LCD 패널 (51) 내의 픽셀들은 제 1 색감소 이미지 데이터 (76) 에 응답하여 구동되고, 짝수 프레임에서는 제 2 색감소 이미지 데이터 (77) 에 응답하여 구동된다. 선택적으로, 다른 디더 매트릭스 에서 생성된 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 를 사용하는 것은 디더링에 의해 발생되는 그래뉼러 모양 (granular) 의 이미지 노이즈를 효과적으로 감소시켜, LCD 패널 (51) 의 이미지 품질을 개선시킨다.
콘트롤러/드라이버 (53) 은 뒤에 설명된 바와 같이 LCD (51) 상에 표시된 이미지를 부분적으로 업데이트하여 형성된다. 이미지의 업데이트는 CPU (52) 로부터 업데이트된 이미지 부분과 관련된 차이 이미지 데이터 및 업데이트된 부분 내의 픽셀의 좌표를 나타내는 좌표 데이터를 콘트롤러/드라이버 (53) 에 제공함으로서 시작된다. 2-출력 디더회로 (63) 이 디더 매트릭스 A1 및 A2 를 사용하여 차 이 이미지 데이터에 디더링을 적용하고, 한쌍의 디더된 차이 이미지 데이터를 생성한다. 업데이트된 부분과 관련된 제 1 디스플레이 메모리 (65) 의 부분이 디더 매트릭스 A1을 이용하여 생성된, 디더링된 차이 이미지 데이터에 오버라이팅되고, 업데이트된 부분과 관련된 제 2 디스플레이 메모리 (66) 의 부분이 디더 매트릭스 A1을 이용하여 생성된, 디더된 차 (differential) 이미지 데이터에 오버라이팅된다. 이런 과정이 LCD 패널 (51) 상에 표시된 이미지의 부분 업데이트를 완성시킨다. 업데이트된 이미지만을 전송하여, LCD 패널 (51) 상에 부분적으로 업데이트하는 구조는 효과적으로 전력소비를 줄이고, 따라서, 이것이 휴대용 장치들을 위해서, 디스플레이 장치 (30) 의 사용을 개선한다.
LCD 패널 (51) 내의 픽셀들이 홀수 프레임에서는, 제 2 디스플레이 이미지 데이터 (77) 에 응답하여 구동될 수 있으며, 짝수 프레임에서는 제 1 디스플레이 이미지 데이터 (76) 에 의하여 구동될 수 있다.
요약하면, 이 실시형태에서는, 벡터 데이터 (55) 의 데이터 변환에 의해 제공된 메모리 리소스의 사용을 유발하는 콘트롤러/드라이버 (53) 가 디더링 및 프레임 레이트 제어를 이용하여 적은 메모리 리소스로 이미지 품질의 개선을 달성한다. 콘트롤러/드라이버 (53) 가 벡터 데이터 (55) 를 대응하는 비트맵 데이터로 전환하기 위한 작업 영역 및 프레임 레이트 제어를 이루기 위한 제 1 색감소 이미지 데이터 (76) 를 저장하는 저장장소로서 제 1 디스플레이 메모리 데이터 (65) 를 다목적으로 사용한다. 이것은 콘트롤러/드라이버 (53) 이 벡터 데이터 (55) 를 다룰 수 있게 하며, 적은 메모리 자원을 가지고 LCD 패널 (51) 상에 개선품질 이미지를 표시할 수 있게 하였다.
또한, 이 실시형태에서는, 콘트롤러/드라이버 (53) 가 디더링 및 프레임 레 이트 제어를 통해 적은 전력 소비로 이미지 품질의 향상을 이룩한다. 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 를 제 1 디스플레이 메모리 및 제 2 디스플레이 메모리 (65 및 66) 로 한번 생성하고 저장하면, 콘트롤러/드라이버 (53) 가 프레임 레이트 제어를 이루기 위하여, CPU (52) 로부터 받은 이미지 데이터를 매 프레임마다 요청하지 않는다. 이런 동작이 콘트롤러/드라이버 (53) 가 프레임 레이트 제어를 실행하는 동안, CPU (52) 로부터 콘트롤러/드라이버 (53) 까지의 데이터 전송을 효과적으로 감소시킨다. 데이터 전송의 감소는 콘트롤러/드라이버 (53) 의 전력 소비를 감소시키는데 효과적이다.
본 실시형태에서, 콘트롤러/드라이버 (53) 가 비트맵 데이터 모드에 위치된 경우 LCD 패널 (51) 이 리프레시되는 프레임 레이트는 콘트롤러/드라이버 (53) 가 벡터 데이터 모드에 위치한 경우의 프레임 레이트보다 높다. 이것은 적은 전력소비로 이미지 품질을 효과적으로 향상시킨다.
제 4 실시형태
1. 디스플레이 장치 구조
도 12 는 본 발명의 제 4 실시 형태에 따른 디스플레이 장치 (40) 의 예시적인 구조를 나타내는 블럭도이다. 이 실시형태에 디스플레이 장치 (40) 의 구조는 제 3 실시형태에서 디스플레이 장치 (30) 의 구조와 유사하며, 다른점은, 디스플레이 장치 (40) 이 디더링을 대체한 에러확산을 통하여 비트맵 데이터 (56) 에 r-비트 색감소를 제공한다는 것이다. 에러확산을 이루기 위해, 디스플레이 장치 (40) 가 2출력 디더회로 (63) 를 대체한 2-출력 에러확산회로 (79) 를 포함한 다. 2-출력 에러확산회로 (79) 가 비트맵 데이터 (56) 의 에러확산을 이루기 위하여, 좌표 데이터 (72) 를 사용한다.
2-출력 에러확산회로 (79) 가 다른 초기 에러를 사용하여, 비트맵 데이터 (56) 에 에러확산을 적용하여, 한쌍의 색감소 이미지 데이터, 즉, 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 를 생성한다. 제 3 실시형태의 경우와 같이, 제 1 색감소 이미지 데이터 (76) 가 제 1 디스플레이 메모리 (65) 에 저장되며, 제 2 색감소 이미지 데이터 (77) 가 제 2 디스플레이 메모리 (66) 에 저장된다.
도 13 은 2-출력 에러확산회로 (79) 의 예시적인 구조를 나타낸다. 2 출력 에러확산회로 (79) 의 구조는 선택기 (43) 가 2-출력 에러확산회로 (79) 로부터 제거되었다는 것을 제외하고, 제 2 실시형태의 에러확산회로 (28) 의 구조와 거의 동일하다. 2-출력 에러확산회로 (79) 가 초기 에러 형성회로 (101) 및 제 1 에러확산 부분 및 제 2 에러확산 부분 (102a 및 102b) 을 구비한다. 초기 에러 형성 회로 (101) 가 좌표데이터 (72) 에 의해 지시되는 y 좌표에 응답하여 제 1 에러 x1 INI 및 제 2 초기 에러 x2 INI를 생성한다. 제 1 초기 에러 x1 INI 및 제 2 초기 에러 x2 INI는 서로 다르며, 관심있는 픽셀의 y좌표 값에 좌우된다. 일예로, y좌표를 4로 나누어 얻어진 나머지가 0인 경우, 제 1 초기 에러 x1 INI 및 제 2 초기 에 러 x2 INI가 "0" 및 "3" 으로 각각 설정되며, 나머지가 1인 경우 "2" 및 "1"로, 나머지가 2인 경우, "1" 및 "2"로, 나머지가 3인 경우, "3" 및 "0" 으로 각각 설정된다.
제 1 에러확산 부분 (102a) 이 초기 에러 형성 회로 (101) 로부터 수신된 제 1 초기 에러 x1 INI를 이용하여 비트맵 데이터 (56) 에 에러확산을 적용하여, 제 1 색감소 이미지 데이터 (76) 를 생성한다. 에러확산을 이루기 위하여, 에러확산 부분 (102a) 이 가산기 (103), 딜레이 회로 (104), 에러선택기 (105) 및 기타 가산기 (106) 를 구비한다. 가산기 (103) 가 선택기 (105) 로부터 수신된 2-비트 에러 x를 비트맵 데이터 (56) 의 하위 2개 비트에 가산하여, 합 데이터 xSUM 및 캐리 c를 발생시킨다. 합 데이터 xSUM 은 입력 이미지 데이터 (47) 의 하위 2개 비트 및 에러 x의 합을 나타내는 2-비트 데이터이다. 딜레이 데이터 (104) 가 1 픽셀 처리와 관련된 딜레이 시간에 의해 xSUM 을 딜레이시킨다. 관심있는 픽셀의 x 좌표가 "1" 일 경우 (즉, 관심있는 픽셀이 가장 왼쪽 픽셀인 경우), 가산기 (103) 에 출력할 에러 x로서 선택하는 동안에, 에러선택기 (105) 가 가산기 (103) 에 출력할 에러 x로써 제 1 초기 에러 x1 INI 를 선택한다. 가산기 (106) 는 가산기 (103) 로부터 수신된 캐리 c를 비트맵 데이터 (56) 의 상위 n개 비트에 가산한 다. 가산기 (106) 의 출력은 제 1 초기 에러 x1 INI를 이용한 에러확산에 의해 얻어진 제 1 색감소 이미지 데이터 (76) 이다.
제 2 에러확산 부분 (102b) 이 초기 에러 형성 회로 (101) 로부터 수신된 제 2 초기 에러 x2 INI를 이용하여 비트맵 데이터 (56) 에 에러확산을 적용하여, 제 1 색감소 이미지 데이터 (76) 를 생성한다. 제 2 에러확산 부분 (102b) 의 구조는 에러선택기 (105) 가 제 1 초기 에러 x1 INI를 대체하여 제 2 초기 에러 x1 INI를 수신한다는 점을 제외하고 제 1 에러확산 부분 (102a) 와 거의 동일하다.
2. 디스플레이 장치 동작
이 실시형태에서 디스플레이 장치 (40) 의 동작은 디스플레이 장치 (40) 가 디더링을 대체한 에러확산을 통해 제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 를 생성한다는 점을 제외하고 거의 동일하다.
콘트롤러/드라이버 (53) 가 벡터 데이터 모드에 위치할 경우, 콘트롤러/드라이버 (53) 가 LCD 패널 (51) 을 구동하기 위해 벡터 데이터 (55) 에 반응을 보인다. 특히, 이미지 프로세서 (61) 가 디스플레이 메모리 (65) 를 작업 영역으로 사용하여, CPU (52) 로부터 수신된 벡터 데이터 (55) 를 대응되는 비트맵 데이터로 전환한다. 생성된 비트맵 데이터는 제 1 디스플레이 메모리 (65) 로부터 제 2 디스플레이 메모리 (66) 으로 전송되어, 제 2 디스플레이 메모리 (66) 에 저장된다. 데이터라인 드라이버회로 (68) 가 제 2 디스플레이 메모리 (66) 로부터 비 트맵 데이터를 수신하여, LCD 패널 (51) 을 수신된 비트맵 데이터에 응답하여 구동한다.
한편, 콘트롤러/드라이버 (53) 가 비트맵 데이터 모드에 위치하는 경우, 콘트롤러/드라이버 (53) 가 LCD 패널 (51) 을 구동하기 위해 비트맵 데이터 (56) 에 반응을 보인다. 콘트롤러/드라이버 (53) 가 에러확산 및 프레임 레이트 제어를 이용하여, LCD 패널 (51) 의 이미지 품질을 향상시킨다. 상세하게, CPU (52) 로부터 비트맵 데이터 (56) 를 수신한 후, 콘트롤러/드라이버 (53) 내의 메모리 콘트롤러회로 (62) 가 2-출력 에러확산회로 (79) 에 비트맵 데이터 (56) 를 전송한다. 2 출력 에러확산회로 (79) 가 제 1 초기 에러 x1 INI 를 이용하여 에러확산을 비트맵 데이터 (56) 에 적용하여, 제 1 색감소 이미지 데이터 (76) 를 발생시키며, 제 2 초기 에러 x2 INI 를 이용하여 에러확산을 비트맵 데이터 (56) 에 적용하여, 제 2 색감소 이미지 데이터 (77) 를 생성한다. 제 1 색감소 이미지 데이터 (76) 가 제 1 디스플레이 메모리 (65) 에 저장되며, 제 2 색감소 이미지 데이터 (77) 가 제 2 디스플레이 메모리 (66) 에 저장된다. 홀수 프레임에서는, 데이터라인 드라이버회로 (68) 가 제 1 색감소 이미지 데이터 (76) 를 제 1 디스플레이 메모리 (65) 로부터 제 2 디스플레이 메모리 (66) 를 통해 수신하고, LCD 패널 (51) 을 제 1 색감소 이미지 데이터 (76) 에 응답하여 구동시킨다. 한편, 짝수 프레임에서는, 데이터라인 드라이버회로 (68) 가 제 2 색감소 이미지 데이터 (77) 를 제 2 디 스플레이 메모리 (66) 로부터 수신하고, LCD 패널 (51) 을 제 2 색감소 이미지 데이터 (77) 에 응답하여 구동시킨다. 다른 초기 에러들에 의한 에러확산에 의해 생성된 색감소 이미지 데이터를 선택적으로 사용하는 것은 에러확산에 의해 잠재적으로 발생되는 모아레 (
Figure 112004044827418-pat00004
) 를 감소시키고, 개선이미지 품질 영역 내의 이미지 품질의 개선을 이룩한다.
요약하면, 이 실시형태에서 벡터 데이터 (55) 를 다루기 위해 제공되는 메모리 자원을 이용한 콘트롤러 드라이버 (53) 가 에러확산 및 프레임 레이트 제어를 사용하여 적은 메모리 자원으로 이미지 품질의 개선을 이룩한다. 또한, 이 실시 형태에서 콘트롤러/드라이버 (53) 가 에러 확신 및 프레임 레이트 제어를 사용하여 적은 소비전력으로 이미지 품질의 개선을 이룩한다.
제 1 색감소 이미지 데이터 및 제 2 색감소 이미지 데이터 (76 및 77) 를 생성하기 위해 사용되는 제 1 초기 에러 x1 INI 및 제 2 초기 에러 x2 INI가 임의의 픽셀 라인 (즉, 픽셀의 임의의 y 좌표) 을 위해 다음의 식,
x1 INI ＋ x2 INI ＝ 상수
이 만족되도록 결정된다.
이렇게 결정된 초기 에러 x1 INI 및 x2 INI 를 사용하여 생성되는 이미지의 표시는 에러확산이 시간 및 특정 도메인의 항으로서 균일하게 분포될 수 있도록 한다. 이것이 이미지 품질을 효율적으로 향상시킨다.
비록 본 발명이 어느 정도의 특정성을 가지고 그 바람직한 형태에서 설명되었지만, 본 바람직한 형태의 개시는 이하 청구된 발명의 범주에서 벗어나지 않도록 변경되고, 변형될수 있음이 명백하다.
이상, 본 발명에 의하면, 고화질 영상의 표시와, 콘트롤러/드라이버의 고기능화, 콘트롤러/드라이버에 설치되는 메모리 용량의 감소, 및 전력소비의 절감을 동시에 실현할 수 있는 효과가 있다.
또한, 비트맵 형태 이외의 형태의 영상데이터에 응답하는 디스플레이 패널을 구동할 수 있는 효과가 있다.

Claims (15)

  1. 메인 디스플레이 패널 및 서브 디스플레이 패널을 구동하는 콘트롤러/드라이버로서,
    제 1 메모리 영역 및 제 2 메모리 영역;
    색감소회로; 및
    데이터라인 드라이버회로를 구비하고,
    상기 콘트롤러/드라이버가 제 1 모드에 있을 때에는, 상기 색감소회로는 입력 이미지 데이터에 제 1 조건하에서 색감소를 제공하여 제 1 색감소 이미지 데이터를 생성하고, 상기 입력 이미지 데이터에 상기 제 1 조건과는 다른 제 2 조건하에서 색감소를 제공하여 제 2 색감소 이미지 데이터를 생성하며, 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터를 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역에 각각 저장하고,
    상기 콘트롤러/드라이버가 제 1 모드에 있을 때에는, 상기 데이터라인 드라이버회로는 제 1 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 일방에 응답하여 상기 메인 디스플레이 패널 및 상기 서브 디스플레이 패널중 하나를 구동하며, 상기 제 1 프레임에 뒤이은 제 2 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 타방에 응답하여 상기 메인 디스플레이 패널 및 상기 서브 디스플레이 패널중 하나를 구동하고,
    상기 콘트롤러/드라이버가 제 2 모드에 있을 때에는, 상기 제 1 메모리 영역은 상기 메인 디스플레이 패널상에 표시되는 메인 이미지에 관련된 메인 이미지 데이터를 저장하며, 상기 제 2 메모리 영역은 상기 서브 디스플레이 패널상에 표시되는 서브 이미지에 관련된 서브 이미지 데이터를 저장하고,
    상기 콘트롤러/드라이버가 상기 제 2 모드에 있을 때에는, 상기 데이터라인 드라이버회로는 상기 제 1 메모리 영역에 저장된 메인 이미지 데이터에 응답하여 상기 메인 디스플레이 패널을 구동하며, 상기 제 2 메모리 영역에 저장된 서브 이미지 데이터에 응답하여 상기 서브 디스플레이 패널을 구동하는, 콘트롤러/드라이버.
  2. 제 1 항에 있어서,
    상기 제 1 조건하에서 상기 색감소는 제 1 디더 매트릭스를 이용하는 디더링을 포함하며,
    상기 제 2 조건하에서 상기 색감소는 상기 제 1 디더 매트릭스와는 다른 제 2 디더 매트릭스를 이용하는 디더링을 포함하는, 콘트롤러/드라이버.
  3. 제 2 항에 있어서,
    상기 제 1 디더 매트릭스 및 상기 제 2 디더 매트릭스는 r 이 2 이상의 자연수인, 각각의 (r, r) 베이어 매트릭스 (bayer matrix) 이고,
    상기 제 1 디더 매트릭스의 (i, j) 요소 a1 ij , 및 상기 제 2 디더 매트릭스 의 (i, j) 요소 a2 ij 는 i, j 의 임의의 조합에 대해,
    a1 ij + a2 ij = 상수
    을 만족하며,
    이때 i, j 는 각각 r 이하의 자연수인, 콘트롤러/드라이버.
  4. 제 1 항에 있어서,
    상기 제 1 조건하에서 상기 색감소는 제 1 초기에러를 이용하는 에러확산을 포함하고,
    상기 제 2 조건하에서 상기 색감소는 상기 제 1 초기에러와는 다른 제 2 초기에러를 이용하는 에러확산을 포함하는, 콘트롤러/드라이버.
  5. 제 4 항에 있어서,
    상기 제 1 초기에러 및 상기 제 2 초기에러는, 상기 메인 디스플레이 패널 및 상기 서브 디스플레이 패널중 하나내에서 픽셀들의 임의 라인에 대해,
    x1 INI + x2 INI = 상수
    을 만족하며,
    이때, x1 INI 는 상기 제 1 초기에러이며, x2 INI 는 상기 제 2 초기에러인, 콘트 롤러/드라이버.
  6. 제 1 항에 있어서,
    상기 콘트롤러/드라이버가 제 1 모드에 있을 경우의 제 1 프레임 레이트는 상기 콘트롤러/드라이버가 제 2 모드에 있을 경우의 제 2 프레임 레이트보다 높은, 콘트롤러/드라이버.
  7. 디스플레이 패널을 구동하는 콘트롤러/드라이버로서,
    제 1 메모리 영역 및 제 2 메모리 영역;
    색감소회로;
    이미지 프로세서; 및
    데이터라인 드라이버회로를 구비하되,
    상기 콘트롤러/드라이버가 제 1 모드에 있을 때에는, 상기 색감소회로는 비트맵 형태의 입력 이미지 데이터에 제 1 조건하에서 색감소를 제공하여 제 1 색감소 이미지 데이터를 생성하고, 상기 입력 이미지 데이터에 제 1 조건과는 다른 제 2 조건하에서 색감소를 제공하여 제 2 색감소 이미지 데이터를 생성하며, 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터를 각각 상기 제 1 메모리 영역 및 상기 제 2 메모리 영역에 저장하고,
    상기 콘트롤러/드라이버가 제 1 모드에 있을 때에는, 상기 데이터라인 드라이버회로가 제 1 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 하나에 응답하여 상기 디스플레이 패널을 구동하며, 상기 제 1 프레임에 뒤이은 상기 제 2 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 또 하나에 응답하여 상기 디스플레이 패널을 구동하고,
    상기 콘트롤러/드라이버가 제 2 모드에 있을 때에는, 상기 이미지 프로세서는 상기 비트맵 형태와는 다른 형태의 또 하나의 입력 이미지 데이터를 상기 제 1 메모리 영역을 작업장소로 이용하여 대응하는 비트맵 데이터로 변환하며, 상기 대응하는 비트맵 데이터를 상기 제 1 메모리 영역상에 생성하고, 상기 제 2 메모리 영역은 상기 제 1 메모리 영역으로부터 상기 비트맵 데이터를 수신하여 저장하고,
    상기 콘트롤러/드라이버가 제 2 모드에 있을 때, 상기 데이터라인 드라이버회로는 상기 제 2 메모리 영역에 저장된 상기 비트맵 데이터에 응답하여 상기 디스플레이 패널을 구동하는, 콘트롤러/드라이버.
  8. 제 7 항에 있어서,
    상기 제 1 조건하에서 상기 색감소는 제 1 디더 매트릭스를 이용하는 디더링을 포함하며,
    상기 제 2 조건하에서 상기 색감소는 상기 제 1 디더 매트릭스와는 다른 제 2 디더 매트릭스를 이용하는 디더링을 포함하는, 콘트롤러/드라이버.
  9. 제 7 항에 있어서,
    상기 제 1 조건하에서 상기 색감소는 제 1 초기에러를 이용하는 에러확산을 포함하며,
    상기 제 2 조건하에서 상기 색감소는 상기 제 1 초기에러와는 다른 제 2 초기에러를 이용하는 에러확산을 포함하는, 콘트롤러/드라이버.
  10. 프로세서,
    디스플레이 패널, 및
    상기 프로세서로부터 수신되는 입력 이미지 데이터에 응답하여 상기 디스플레이 패널을 구동하며, 상기 이미지 데이터가 비트맵 형태로 표현되는, 콘트롤러/드라이버를 구비하되,
    상기 콘트롤러/드라이버는,
    제 1 조건하에서 색감소를 상기 입력 이미지 데이터에 적용하는 것을 통해 제 1 색감소 이미지 데이터를 생성하며, 상기 제 1 조건과는 다른 제 2 조건하에서 색감소를 상기 입력 이미지 데이터에 적용하는 것을 통해 제 2 색감소 이미지 데이터를 생성하는 색감소회로,
    상기 제 1 색감소 이미지 데이터를 저장하는 제 1 메모리 영역,
    상기 제 2 색감소 이미지 데이터를 저장하는 제 2 메모리 영역,
    제 1 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 하나에 응답하여 상기 디스플레이 패널을 구동하며, 상기 제 1 프레임에 뒤이은 제 2 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 또 하나에 응답하여 상기 디스플레이 패널을 구동하는 데이터라인 드라이버회로를 구비하는, 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 제 1 조건하에서 상기 색감소는 제 1 디더 매트릭스를 이용하는 디더링을 포함하며,
    상기 제 2 조건하에서 상기 제 1 매트릭스와 다른 제 2 매트릭스를 이용하는 디더링을 포함하는, 디스플레이 장치.
  12. 제 10 항에 있어서,
    제 1 조건하에서 상기 색감소는 제 1 초기에러를 이용하는 에러확산을 포함하며,
    제 2 조건하에서 상기 색감소는 상기 제 1 초기에러와는 다른 제 2 초기에러를 이용하는 에러확산을 포함하는, 디스플레이 장치.
  13. 입력이미지 데이터를 외부에서 수신하는 단계;
    제 1 조건하에서 색감소를 상기 입력 이미지 데이터에 적용하는 것을 통해 제 1 색감소 이미지 데이터를 생성하는 단계;
    상기 제 1 색감소 이미지 데이터를 제 1 메모리 영역에 저장하는 단계;
    상기 제 1 조건과는 다른 제 2 조건하에서 색감소를 상기 입력 이미지 데이터에 적용하는 것을 통해 제 2 색감소 이미지 데이터를 생성하는 단계;
    상기 제 2 색감소 이미지 데이터를 제 2 메모리 영역에 저장하는 단계;
    제 1 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 하나에 응답하여 제 1 디스플레이 패널을 구동하는 단계;
    제 1 프레임에 뒤이은 제 2 프레임에서, 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 또 하나에 응답하여 상기 제 1 디스플레이 패널을 구동하는 단계;
    상기 제 1 디스플레이 패널상에 표시되는 이미지와 관련된 제 1 이미지 데이터를 저장하는 단계;
    제 2 디스플레이 패널상에 표시되는 이미지와 관련된 제 2 이미지 데이터를 저장하는 단계;
    상기 제 1 이미지 데이터에 응답하여 상기 제 1 디스플레이 패널을 구동하는 단계; 및
    상기 제 2 이미지 데이터에 응답하여 상기 제 2 디스플레이 패널을 구동하는 단계를 포함하는, 콘트롤러/드라이버를 동작시키는 방법.
  14. 비트맵 형태의 제 1 입력이미지 데이터를 외부로부터 수신하는 단계;
    제 1 조건하에서 색감소를 상기 제 1 입력 이미지 데이터에 적용하는 것을 통해 제 1 색감소 이미지 데이터를 생성하는 단계;
    상기 제 1 색감소 이미지 데이터를 제 1 메모리 영역에 저장하는 단계;
    상기 제 1 조건과는 다른 제 2 조건하에서 색감소를 상기 제 1 입력 이미지 데이터에 적용하는 것을 통해 제 2 색감소 이미지 데이터를 생성하는 단계;
    상기 제 2 색감소 이미지 데이터를 제 2 메모리 영역에 저장하는 단계;
    제 1 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 하나에 응답하여 디스플레이 패널을 구동하는 단계;
    상기 제 1 프레임에 뒤이은 제 2 프레임에서 상기 제 1 색감소 이미지 데이터 및 상기 제 2 색감소 이미지 데이터중 다른 하나에 응답하여, 상기 디스플레이 패널을 구동하는 단계;
    상기 비트맵 형태와는 다른 형태인 제 2 입력 이미지 데이터를 외부로부터 수신하는 단계;
    상기 제 1 메모리 영역을 작업장소로 이용하여 상기 제 2 입력 이미지 데이터를 대응하는 비트맵 데이터로 변환함으로써, 대응하는 비트맵 데이터를 상기 제 1 메모리 영역에 생성하는 단계;
    상기 대응하는 비트맵 데이터를 상기 제 1 메모리 영역으로부터 상기 제 2 메모리 영역으로 전송하는 단계; 및
    상기 제 2 메모리 영역에 저장된 상기 비트맵 데이터에 대응하여 상기 디스플레이 패널을 구동하는 단계를 포함하는, 콘트롤러/드라이버를 동작시키는 방법.
  15. 프로세서, 콘트롤러/드라이버, 및 디스플레이 패널로 이루어진 디스플레이 장치를 동작시키는 방법으로서,
    입력 이미지 데이터를 상기 프로세서에서 상기 콘트롤러/드라이버로 전송하 는 단계;
    제 1 조건하에서 색감소를 상기 전송된 입력 이미지 데이터에 적용하는 것을 통해 제 1 색감소 이미지 데이터를 생성하는 단계;
    상기 제 1 색감소 이미지 데이터를 상기 콘트롤러/드라이버내의 제 1 메모리 영역에 저장하는 단계;
    상기 제 1 조건과는 다른 제 2 조건하에서 색감소를 상기 전송된 입력 이미지 데이터에 적용하는 것을 통해 제 2 색감소 이미지 데이터를 생성하는 단계;
    상기 제 2 색감소 이미지 데이터를 상기 콘트롤러/드라이버내의 제 2 메모리 영역에 저장하는 단계;
    제 1 프레임에서 상기 제 1 메모리 영역에 저장된 상기 제 1 색감소 이미지 데이터에 응답하여 디스플레이 패널을 구동하는 단계; 및
    상기 제 1 프레임에 뒤이은 제 2 프레임에서, 상기 제 2 메모리 영역에 저장된 상기 제 2 색감소 이미지 데이터에 응답하여 상기 디스플레이 패널을 구동하는 단계를 포함하는, 디스플레이 장치를 동작시키는 방법.
KR1020040078561A 2003-10-02 2004-10-02 디스플레이 패널을 구동하는 콘트롤러/드라이버 KR100630646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003344924A JP4601279B2 (ja) 2003-10-02 2003-10-02 コントローラドライバ，及びその動作方法
JPJP-P-2003-00344924 2003-10-02

Publications (2)

Publication Number Publication Date
KR20050033038A KR20050033038A (ko) 2005-04-08
KR100630646B1 true KR100630646B1 (ko) 2006-10-02

Family

ID=34386331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040078561A KR100630646B1 (ko) 2003-10-02 2004-10-02 디스플레이 패널을 구동하는 콘트롤러/드라이버

Country Status (4)

Country Link
US (1) US7315313B2 (ko)
JP (1) JP4601279B2 (ko)
KR (1) KR100630646B1 (ko)
CN (1) CN100351896C (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8453063B1 (en) * 2004-04-30 2013-05-28 Apple Inc. Display manager that dynamically adjusts for dependencies in a video display system
KR101280310B1 (ko) * 2005-05-27 2013-07-01 티피오 디스플레이스 코포레이션 디스플레이 구동 방법
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4158788B2 (ja) * 2005-06-30 2008-10-01 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP2007012869A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
JP2007012925A (ja) * 2005-06-30 2007-01-18 Seiko Epson Corp 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US7564734B2 (en) * 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7593270B2 (en) 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4186970B2 (ja) 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7764278B2 (en) 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100826695B1 (ko) 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
US7932891B2 (en) * 2005-09-13 2011-04-26 Chunghwa Picture Tubes, Ltd. Driving method and system thereof for LCD multiple scan
GB2432961A (en) * 2005-12-01 2007-06-06 Screen Technology Ltd A display device with luminance correction means
JP4586739B2 (ja) * 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
TW200820122A (en) * 2006-10-18 2008-05-01 Via Tech Inc Dithering method and apparatus for image data
JP2008185624A (ja) * 2007-01-26 2008-08-14 Sony Corp 駆動装置および駆動方法、並びに表示装置
JP5367239B2 (ja) * 2007-06-28 2013-12-11 京セラ株式会社 携帯端末および携帯端末のアプリケーション表示方法
TWI381354B (zh) * 2007-09-14 2013-01-01 Chimei Innolux Corp 時序控制器及使用該時序控制器之液晶顯示器
JP5311447B2 (ja) * 2008-01-22 2013-10-09 ルネサスエレクトロニクス株式会社 表示装置、表示パネルドライバ、及び表示パネル駆動方法
US8451298B2 (en) * 2008-02-13 2013-05-28 Qualcomm Mems Technologies, Inc. Multi-level stochastic dithering with noise mitigation via sequential template averaging
TW200945313A (en) * 2008-04-30 2009-11-01 Novatek Microelectronics Corp Data transmission device and related method
TWI395195B (zh) * 2008-07-30 2013-05-01 Orise Technology Co Ltd 共用同一遞色演算表的方法及使用其之顯示面板驅動方法
US8358260B2 (en) 2009-04-06 2013-01-22 Intel Corporation Method and apparatus for adaptive black frame insertion
JP2011059216A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 表示装置及び表示制御方法
EP2596489A4 (en) * 2010-07-20 2014-03-05 Freescale Semiconductor Inc DISPLAY CONTROL UNIT, PICTURE DISPLAY SYSTEM AND METHOD FOR OUTPUT OF IMAGE DATA
KR101835549B1 (ko) * 2011-09-29 2018-03-08 엘지디스플레이 주식회사 디스플레이 장치
JP5762994B2 (ja) * 2012-02-27 2015-08-12 株式会社ジャパンディスプレイ 画像表示装置、画像表示装置の駆動方法および階調変換プログラム、並びに、階調変換装置
US20150074489A1 (en) * 2013-09-06 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor storage device and memory system
JP6677383B2 (ja) * 2015-03-03 2020-04-08 天馬微電子有限公司 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法
JP7007789B2 (ja) 2015-06-26 2022-01-25 シナプティクス・ジャパン合同会社 表示パネルドライバ及び表示パネルの駆動方法
WO2017077953A1 (ja) * 2015-11-04 2017-05-11 シャープ株式会社 表示装置およびその制御方法
JP2019012106A (ja) * 2017-06-29 2019-01-24 株式会社ジャパンディスプレイ 画像処理装置、画像処理装置の画像処理方法、及びそれらを実装した表示システム
KR102082203B1 (ko) * 2018-12-14 2020-02-28 주식회사 아이비스 지도표시 장치 및 지도표시 방법
CN112185312B (zh) * 2020-09-29 2021-11-16 珠海格力电器股份有限公司 图像数据的处理方法及装置
US11837154B2 (en) * 2022-04-19 2023-12-05 Novatek Microelectronics Corp. Driving device and operation method thereof and display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287709A (ja) 2001-03-28 2002-10-04 Hitachi Ltd 液晶表示装置
JP2003015611A (ja) 2001-06-29 2003-01-17 Sharp Corp 液晶駆動装置
US20030174136A1 (en) 2002-03-12 2003-09-18 Emberling Brian D. Multipurpose memory system for use in a graphics system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08202310A (ja) * 1995-01-25 1996-08-09 Digital:Kk 画面駆動回路
JPH10124024A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd 情報処理装置の表示制御装置
US5841431A (en) * 1996-11-15 1998-11-24 Intel Corporation Application of split- and dual-screen LCD panel design in cellular phones
JP2000188702A (ja) * 1998-10-12 2000-07-04 Victor Co Of Japan Ltd マトリクス型表示装置の映像信号処理回路
JP3969899B2 (ja) * 1999-07-15 2007-09-05 富士フイルム株式会社 画像表示方法およびこれに用いる画像表示装置
JP3459890B2 (ja) * 1999-09-22 2003-10-27 Ｎｅｃ液晶テクノロジー株式会社 疑似中間処理回路の初期化方法
JP2001092405A (ja) * 1999-09-27 2001-04-06 Sumitomo Metal Ind Ltd 画像処理方法、画像処理装置及びマトリクス駆動型表示装置
JP2003202544A (ja) * 2001-12-28 2003-07-18 Optrex Corp 液晶表示装置の駆動方法
KR100853210B1 (ko) * 2002-03-21 2008-08-20 삼성전자주식회사 색 특성 보상 기능과 응답 속도 보상 기능을 갖는 액정표시 장치
JP2003316334A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 表示装置及び表示用駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002287709A (ja) 2001-03-28 2002-10-04 Hitachi Ltd 液晶表示装置
JP2003015611A (ja) 2001-06-29 2003-01-17 Sharp Corp 液晶駆動装置
US20030174136A1 (en) 2002-03-12 2003-09-18 Emberling Brian D. Multipurpose memory system for use in a graphics system

Also Published As

Publication number Publication date
US7315313B2 (en) 2008-01-01
KR20050033038A (ko) 2005-04-08
US20050073470A1 (en) 2005-04-07
CN100351896C (zh) 2007-11-28
CN1604179A (zh) 2005-04-06
JP4601279B2 (ja) 2010-12-22
JP2005114773A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
KR100630646B1 (ko) 디스플레이 패널을 구동하는 콘트롤러/드라이버
KR100621507B1 (ko) 표시 장치 구동 디바이스
US20070024557A1 (en) Video signal processor, display device, and method of driving the same
JP5173342B2 (ja) 表示装置
JP4501525B2 (ja) 表示装置及びその駆動制御方法
JPH04356095A (ja) カラーパネル表示制御システム及びコンピュータシステム
JP2007310234A (ja) データ線駆動回路、表示装置、及びデータ線駆動方法
US10522068B2 (en) Device and method for color reduction with dithering
JP4757193B2 (ja) コントローラドライバ及びそれを用いた表示装置
KR20040072053A (ko) 표시 장치
JPWO2008117623A1 (ja) 液晶表示装置およびその駆動方法
JP4910499B2 (ja) 表示ドライバ、電気光学装置、電子機器及び駆動方法
JP2008304763A (ja) 表示装置
JP2008268672A (ja) 表示装置
EP1564746B1 (en) Image memory architecture for achieving high speed access
WO1998002773A1 (fr) Dispositif d&#39;affichage
JP4614261B2 (ja) コントローラドライバ，及びその動作方法
US8102342B2 (en) Display apparatus including a driver using a lookup table
JP2013088745A (ja) 液晶表示装置
US20110057949A1 (en) Semiconductor integrated circuit, display device, and display control method
JP2006017797A (ja) 平面表示装置のデータ側駆動回路
KR102545589B1 (ko) 표시 시스템 및 이를 위한 감마 전압 생성 방법
KR20030000031A (ko) 고속 에러 확산 장치
JP2004163832A (ja) 画像転送装置
JP2001228826A (ja) 表示駆動装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee