JP2001092405A - 画像処理方法、画像処理装置及びマトリクス駆動型表示装置 - Google Patents
画像処理方法、画像処理装置及びマトリクス駆動型表示装置Info
- Publication number
- JP2001092405A JP2001092405A JP27210299A JP27210299A JP2001092405A JP 2001092405 A JP2001092405 A JP 2001092405A JP 27210299 A JP27210299 A JP 27210299A JP 27210299 A JP27210299 A JP 27210299A JP 2001092405 A JP2001092405 A JP 2001092405A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- initial value
- input
- synchronization signal
- image processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 静止画と動画の両方の画質向上を図ること。
【解決手段】 誤差拡散法を利用した画像処理を行う際
に、入力画像のフレームの先頭画素に対して、周期的に
変化する初期値を付加する。
に、入力画像のフレームの先頭画素に対して、周期的に
変化する初期値を付加する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
やプラズマディスプレイ等のマトリクス駆動型のディス
プレイ装置及びその制御方法に関する。更に詳しくは、
異なる複数の信号規格の映像信号をマトリクス駆動型の
ディスプレイ装置に表示可能な画像処理方法及び画像処
理装置の改良に関する。
やプラズマディスプレイ等のマトリクス駆動型のディス
プレイ装置及びその制御方法に関する。更に詳しくは、
異なる複数の信号規格の映像信号をマトリクス駆動型の
ディスプレイ装置に表示可能な画像処理方法及び画像処
理装置の改良に関する。
【０００２】
【従来の技術】近年、液晶ディスプレやプラズマディス
プレイは、そのコンパクト性、低消費電力性などのメリ
ットから、需要が急激に増大している。液晶パネルやプ
ラズマディスプレイパネル等のドットマトリックス駆動
型のフラットパネルは、ＣＲＴ等と異なり表現できる画
素値が離散的つまりディジタル値で表される。製造コス
トの面から、現在主流となっているパネルは、１色あた
リ６ビットまたは８ビットでしか表現できない。このよ
うな問題を解決するために、誤差拡散法やＦＲＣ（フレ
ーム・レート・コントロール）法という技術が用いられ
ている。
プレイは、そのコンパクト性、低消費電力性などのメリ
ットから、需要が急激に増大している。液晶パネルやプ
ラズマディスプレイパネル等のドットマトリックス駆動
型のフラットパネルは、ＣＲＴ等と異なり表現できる画
素値が離散的つまりディジタル値で表される。製造コス
トの面から、現在主流となっているパネルは、１色あた
リ６ビットまたは８ビットでしか表現できない。このよ
うな問題を解決するために、誤差拡散法やＦＲＣ（フレ
ーム・レート・コントロール）法という技術が用いられ
ている。
【０００３】仮に６ビットしか表現できない液晶ディス
プレイにパソコンからのフルカラー画像、つまり１色あ
たり８ビットのデータ系列を表示するものとする。ディ
スプレイにおいては６ビットしか表現できないため、何
の処理も行わなければ、８ビットの下位２ビットを切り
捨て、上位６ビットだけを表示することになる。この場
合、下位２ビットの階調の差異を表現できず、色がつぶ
れてしまい、平面的な画像となってしまう。
プレイにパソコンからのフルカラー画像、つまり１色あ
たり８ビットのデータ系列を表示するものとする。ディ
スプレイにおいては６ビットしか表現できないため、何
の処理も行わなければ、８ビットの下位２ビットを切り
捨て、上位６ビットだけを表示することになる。この場
合、下位２ビットの階調の差異を表現できず、色がつぶ
れてしまい、平面的な画像となってしまう。
【０００４】誤差拡散法においては、ある画素について
切り捨てた下位の２ビットを隣の画素に足しこむ処理を
施す。そして、隣の画素に切り捨て誤差を足した後、そ
の下位２ビットを切り捨て、さらに隣の画素に切り捨て
誤差を伝播させる。切り捨て誤差が大きい画素の隣の画
素には、より大きな値が足し込まれるため、上から６ビ
ット目への桁上がりが発生し易くなる。逆に、切り捨て
誤差の小さい画素の隣の画素には、より小さな値が足し
込まれるため、桁上がりは起こり難くなる。すなわち、
８ビットの一定の階調で表現されている画面上のある領
域では、その下位２ビットの値が大きい程、領域内で６
ビット目への桁上がりが起こる画素数が増える。この領
域を離れた位置から人間の目で見た場合、領域全体であ
たかも８ビットの階調値が表現されているように感じら
れる。
切り捨てた下位の２ビットを隣の画素に足しこむ処理を
施す。そして、隣の画素に切り捨て誤差を足した後、そ
の下位２ビットを切り捨て、さらに隣の画素に切り捨て
誤差を伝播させる。切り捨て誤差が大きい画素の隣の画
素には、より大きな値が足し込まれるため、上から６ビ
ット目への桁上がりが発生し易くなる。逆に、切り捨て
誤差の小さい画素の隣の画素には、より小さな値が足し
込まれるため、桁上がりは起こり難くなる。すなわち、
８ビットの一定の階調で表現されている画面上のある領
域では、その下位２ビットの値が大きい程、領域内で６
ビット目への桁上がりが起こる画素数が増える。この領
域を離れた位置から人間の目で見た場合、領域全体であ
たかも８ビットの階調値が表現されているように感じら
れる。
【０００５】ＦＲＣ法は、１フレーム毎に画素に足し込
む値を変化させる方法である。６ビットパネルに８ビッ
ト情報を表示させる場合、４フレーム周期で、例えば、
０→２→１→３と画素に加える値を変化させる。ある静
止画を表示する場合、８ビットの現画素データの下位２
ビットが大きい程、４フレームのうち６ビット目に桁上
がりが発生するフレーム数が多くなる。逆に、下位２ビ
ットが小さい程、桁上がりが発生するフレーム数が少な
くなる。一般に、人間がある１画素を一定時間見つめた
場合、人間の目で捉えられるその画素の光の量は、ある
時間における積算値を平均したものとなる。すなわち、
人間の目には、その画素があたかも８ビットの階調値を
持っているように感じられる。これがＦＲＣ法と呼ばれ
る信号処理方法である。
む値を変化させる方法である。６ビットパネルに８ビッ
ト情報を表示させる場合、４フレーム周期で、例えば、
０→２→１→３と画素に加える値を変化させる。ある静
止画を表示する場合、８ビットの現画素データの下位２
ビットが大きい程、４フレームのうち６ビット目に桁上
がりが発生するフレーム数が多くなる。逆に、下位２ビ
ットが小さい程、桁上がりが発生するフレーム数が少な
くなる。一般に、人間がある１画素を一定時間見つめた
場合、人間の目で捉えられるその画素の光の量は、ある
時間における積算値を平均したものとなる。すなわち、
人間の目には、その画素があたかも８ビットの階調値を
持っているように感じられる。これがＦＲＣ法と呼ばれ
る信号処理方法である。
【０００６】フレーム内の画素すべてに同じ値を足しこ
むと、フレーム内で同じ階調の領域がある程度の大きさ
になると、フリッカ（ちらつき）の原因となる。このた
め、フレーム内にも画素ごとに、０→２→１→３と足し
こむ値を変化させ、隣合う画素で、４フレーム周期の桁
上がりの位相をずらしている。こうすると、フリッカが
感じられなくなる。
むと、フレーム内で同じ階調の領域がある程度の大きさ
になると、フリッカ（ちらつき）の原因となる。このた
め、フレーム内にも画素ごとに、０→２→１→３と足し
こむ値を変化させ、隣合う画素で、４フレーム周期の桁
上がりの位相をずらしている。こうすると、フリッカが
感じられなくなる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、静止画と動画の両方の画質を同時に
向上させることは困難である。すなわち、誤差拡散法に
おいては、ある画素の情報を隣の画素に足し込むため、
画像の輪郭がはっきりしている個所で、その輪郭がぼや
けてしまう。従って、誤差拡散法は、輪郭があまり目立
たない自然画、特にフレーム単位でオブジェクトの位置
が変化する動画には適しているが、パソコンの画像等は
っきりとした輪郭表示が求められる静止画には適さな
い。一方、ＦＲＣ法は、誤差拡散法とは反対に、静止画
でのにじみ、ぼやけの発生を防止できるが、フレーム間
でオブジェクトが移動するような動画には適さない。
た従来の方法では、静止画と動画の両方の画質を同時に
向上させることは困難である。すなわち、誤差拡散法に
おいては、ある画素の情報を隣の画素に足し込むため、
画像の輪郭がはっきりしている個所で、その輪郭がぼや
けてしまう。従って、誤差拡散法は、輪郭があまり目立
たない自然画、特にフレーム単位でオブジェクトの位置
が変化する動画には適しているが、パソコンの画像等は
っきりとした輪郭表示が求められる静止画には適さな
い。一方、ＦＲＣ法は、誤差拡散法とは反対に、静止画
でのにじみ、ぼやけの発生を防止できるが、フレーム間
でオブジェクトが移動するような動画には適さない。
【０００８】本発明は上記のような状況に鑑みてなされ
たものであり、静止画と動画の両方の画質向上に寄与す
る画像処理方法、画像処理装置及びマトリクス駆動型表
示装置を提供することを目的とする。
たものであり、静止画と動画の両方の画質向上に寄与す
る画像処理方法、画像処理装置及びマトリクス駆動型表
示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る画像処理方法においては、入力画像の
フレームの先頭画素に対して、周期的に変化する初期値
を付与している。
に、本発明に係る画像処理方法においては、入力画像の
フレームの先頭画素に対して、周期的に変化する初期値
を付与している。
【００１０】また、本発明に係る画像処理装置は、入力
画像のフレームの先頭画素に対して、周期的に変化する
初期値を付加する初期化手段を備えている。
画像のフレームの先頭画素に対して、周期的に変化する
初期値を付加する初期化手段を備えている。
【００１１】更に、本発明に係るマトリクス駆動型表示
装置は、マトリクス駆動型の表示部と；疑似中間階調を
表現する誤差拡散回路と；入力画像のフレームの先頭画
素に対して、周期的に変化する初期値を付加する初期化
手段とを備えている。
装置は、マトリクス駆動型の表示部と；疑似中間階調を
表現する誤差拡散回路と；入力画像のフレームの先頭画
素に対して、周期的に変化する初期値を付加する初期化
手段とを備えている。
【００１２】上記のような構成の本発明（画像処理方
法、画像処理装置及びマトリクス駆動型表示装置）にお
いて、フレームごとに初期値を変化させることにより、
静止画における水平方向の誤差の伝播（にじみの原因）
が減少し、ＦＲＣ法とほぼ同等の品質の静止画像が得ら
れる。
法、画像処理装置及びマトリクス駆動型表示装置）にお
いて、フレームごとに初期値を変化させることにより、
静止画における水平方向の誤差の伝播（にじみの原因）
が減少し、ＦＲＣ法とほぼ同等の品質の静止画像が得ら
れる。
【００１３】例えば、垂直同期信号をカウントし、その
カウント値を所定の周期で並べ替え、周期的に変化する
第１の初期値を設定する。そして、垂直同期信号が入力
された時に、第１の初期値を各フレームの先頭画素に付
加する。また、水平同期信号をカウントし、そのカウン
ト値を所定の周期で並べ替え、周期的に変化する第２の
初期値を設定する。そして、水平同期信号が入力された
時に、第２の初期値を各ラインの先頭画素に付加する。
垂直同期信号又は水平同期信号が入力されない時には、
抽出された（切り捨てられた）階調誤差を次の画素に付
加するという通常の誤差拡散処理を行う。先頭画素に加
算された初期値は、誤差拡散法の切り捨て誤差の伝播に
伴って伝播することになる。
カウント値を所定の周期で並べ替え、周期的に変化する
第１の初期値を設定する。そして、垂直同期信号が入力
された時に、第１の初期値を各フレームの先頭画素に付
加する。また、水平同期信号をカウントし、そのカウン
ト値を所定の周期で並べ替え、周期的に変化する第２の
初期値を設定する。そして、水平同期信号が入力された
時に、第２の初期値を各ラインの先頭画素に付加する。
垂直同期信号又は水平同期信号が入力されない時には、
抽出された（切り捨てられた）階調誤差を次の画素に付
加するという通常の誤差拡散処理を行う。先頭画素に加
算された初期値は、誤差拡散法の切り捨て誤差の伝播に
伴って伝播することになる。
【００１４】フレームごとに初期値を変化させることに
より、静止画における水平方向の誤差の伝播（にじみの
原因）が減少し、ＦＲＣ法とほぼ同等の品質の静止画像
が得られる。なお、フレームごとに初期値を変化させた
場合に、動画オブジェクトに対してフレーム毎に０→２
→１→３という初期値が一様に伝搬されることになる
が、ある特定の速度で物体が動くのは通常一瞬でずっと
継続するものでなく、また継続したとしてもはっきりと
認識できる程のフリッカは発生しない。また、ラインご
とに初期値を変化させることにより、切り捨て誤差が水
平方向に一斉に波のように伝播するのを防ぎ、それに伴
う縦じまのようなノイズを軽減させることができる。
より、静止画における水平方向の誤差の伝播（にじみの
原因）が減少し、ＦＲＣ法とほぼ同等の品質の静止画像
が得られる。なお、フレームごとに初期値を変化させた
場合に、動画オブジェクトに対してフレーム毎に０→２
→１→３という初期値が一様に伝搬されることになる
が、ある特定の速度で物体が動くのは通常一瞬でずっと
継続するものでなく、また継続したとしてもはっきりと
認識できる程のフリッカは発生しない。また、ラインご
とに初期値を変化させることにより、切り捨て誤差が水
平方向に一斉に波のように伝播するのを防ぎ、それに伴
う縦じまのようなノイズを軽減させることができる。
【００１５】その結果、静止画においては、誤差拡散に
伴うにじみが全くなく、ＦＲＣとほぼ同等の品質が得ら
れる。また、動画においては、通常の誤差拡散に近い品
質が得られる。
伴うにじみが全くなく、ＦＲＣとほぼ同等の品質が得ら
れる。また、動画においては、通常の誤差拡散に近い品
質が得られる。
【００１６】
【発明の実施の形態】以下に示す実施形態においては、
パソコン本体から出力される８ビット階調の画像を６ビ
ット階調のマトリクス駆動型のディスプレイ（液晶ディ
スプレイやプラズマディスプレイ）に表示する場合を例
にとって説明する。
パソコン本体から出力される８ビット階調の画像を６ビ
ット階調のマトリクス駆動型のディスプレイ（液晶ディ
スプレイやプラズマディスプレイ）に表示する場合を例
にとって説明する。
【００１７】図１は、本実施例に係る画像処理装置の構
成を示す。この画像処理装置は、誤差拡散回路１０と、
初期化回路１２と、セレクタ１４とを備えている。誤差
拡散回路１０は、８ビット階調の画像を６ビット階調に
落とす際に疑似中間階調を作り出すものであり、加算回
路１６と遅延回路１８とを備えている。加算回路１６の
２つの入力端子には、入力画素（Ｎビット）及びセレク
タ１４の出力信号が供給される。加算回路１６の出力端
子は、遅延回路１８の入力端子に接続されている。遅延
回路１８の出力端子は、セレクタ１４の入力端子の１つ
に接続されている。遅延回路１８には、加算回路１６の
出力信号の下位２ビットが供給され、１ビットの遅延処
理が施される。
成を示す。この画像処理装置は、誤差拡散回路１０と、
初期化回路１２と、セレクタ１４とを備えている。誤差
拡散回路１０は、８ビット階調の画像を６ビット階調に
落とす際に疑似中間階調を作り出すものであり、加算回
路１６と遅延回路１８とを備えている。加算回路１６の
２つの入力端子には、入力画素（Ｎビット）及びセレク
タ１４の出力信号が供給される。加算回路１６の出力端
子は、遅延回路１８の入力端子に接続されている。遅延
回路１８の出力端子は、セレクタ１４の入力端子の１つ
に接続されている。遅延回路１８には、加算回路１６の
出力信号の下位２ビットが供給され、１ビットの遅延処
理が施される。
【００１８】初期化回路１２は、垂直同期信号用のカウ
ンタ２０と、デコーダ２４と、水平同期信号用のカウン
タ２６と、デコーダ２８とを備えている。カウンタ２０
には、垂直同期信号（ＶＳ）が供給される。垂直同期信
号（ＶＳ）は、また水平同期信号用のカウンタ２６にも
供給されるようになっている。カウンタ２０の出力端子
は、デコーダ２４の入力端子に接続されている。デコー
ダ２４の出力端子は、水平同期信号用のカウンタ２８の
入力端子に接続されている。カウンタ２０は、垂直同期
信号をカウントし、電源投入時にリセットされる。カウ
ンタ２０の出力は、図２に示すように、０，１，２，
３，０・・・となる。デコーダ２４は、カウンタ２０の
カウント値を一定の周期で並べ替え、０，２，１，３，
０・・・という初期値（第１の初期値）を設定する。こ
れらの初期値（第１の初期値）は、各フレームの先頭画
素に順に付加される。
ンタ２０と、デコーダ２４と、水平同期信号用のカウン
タ２６と、デコーダ２８とを備えている。カウンタ２０
には、垂直同期信号（ＶＳ）が供給される。垂直同期信
号（ＶＳ）は、また水平同期信号用のカウンタ２６にも
供給されるようになっている。カウンタ２０の出力端子
は、デコーダ２４の入力端子に接続されている。デコー
ダ２４の出力端子は、水平同期信号用のカウンタ２８の
入力端子に接続されている。カウンタ２０は、垂直同期
信号をカウントし、電源投入時にリセットされる。カウ
ンタ２０の出力は、図２に示すように、０，１，２，
３，０・・・となる。デコーダ２４は、カウンタ２０の
カウント値を一定の周期で並べ替え、０，２，１，３，
０・・・という初期値（第１の初期値）を設定する。こ
れらの初期値（第１の初期値）は、各フレームの先頭画
素に順に付加される。
【００１９】カウンタ２６には、水平同期信号（ＨＳ）
が供給される。水平同期信号は、またセレクタ１４にも
供給されるようになっている。カウンタ２６の出力端子
は、デコーダ２８の入力端子に接続されている。デコー
ダ２８の出力端子は、セレクタ１４の入力端子に接続さ
れている。カウンタ２６は、通常は垂直同期信号をカウ
ントし、リセットされる。垂直同期信号（ＶＳ）が入力
されると、カウンタ２６には、デコーダ２４の出力がロ
ードされる。カウンタ２６の出力は、図２に示すよう
に、０，１，２，３，０・・・となる。デコーダ２８
は、カウンタ２６のカウント値を一定の周期で並べ替
え、０，２，１，３，０・・・という初期値（第２の初
期値）を設定する。これらの初期値（第２の初期値）
は、各ラインの先頭画素に順に付加される
が供給される。水平同期信号は、またセレクタ１４にも
供給されるようになっている。カウンタ２６の出力端子
は、デコーダ２８の入力端子に接続されている。デコー
ダ２８の出力端子は、セレクタ１４の入力端子に接続さ
れている。カウンタ２６は、通常は垂直同期信号をカウ
ントし、リセットされる。垂直同期信号（ＶＳ）が入力
されると、カウンタ２６には、デコーダ２４の出力がロ
ードされる。カウンタ２６の出力は、図２に示すよう
に、０，１，２，３，０・・・となる。デコーダ２８
は、カウンタ２６のカウント値を一定の周期で並べ替
え、０，２，１，３，０・・・という初期値（第２の初
期値）を設定する。これらの初期値（第２の初期値）
は、各ラインの先頭画素に順に付加される
【００２０】セレクタ１４は、水平同期信号（ＨＳ）に
従って、加算回路１６に供給すべき信号を選択する。す
なわち、水平同期信号（ＨＳ）の入力がない場合には、
遅延回路１８の出力を選択して、加算回路１６に供給す
る。これにより、通常の誤差拡散処理が行われる。一
方、水平同期信号（ＨＳ）が入力された場合には、デコ
ーダ２８の出力を選択して、加算回路１６に供給する。
これにより、ラインの先頭画素に周期的に変化する初期
値（第１の初期値）が付与される。なお、上述した画像
処理装置において、水平同期信号と垂直同期信号が同時
に入力されることもあるので、水平同期信号を１クロッ
ク遅らせることが望ましい。
従って、加算回路１６に供給すべき信号を選択する。す
なわち、水平同期信号（ＨＳ）の入力がない場合には、
遅延回路１８の出力を選択して、加算回路１６に供給す
る。これにより、通常の誤差拡散処理が行われる。一
方、水平同期信号（ＨＳ）が入力された場合には、デコ
ーダ２８の出力を選択して、加算回路１６に供給する。
これにより、ラインの先頭画素に周期的に変化する初期
値（第１の初期値）が付与される。なお、上述した画像
処理装置において、水平同期信号と垂直同期信号が同時
に入力されることもあるので、水平同期信号を１クロッ
ク遅らせることが望ましい。
【００２１】図３は、上述した画像処理装置の動作を示
す。通常は、遅延回路に入力画素の下位２ビットが供給
される。垂直同期信号（ＶＳ）の入力があると、カウン
タ２０において、そのＶＳをカウントすると同時に、デ
コーダ２４の出力を水平同期信号用カウンタ２６にロー
ドする。一方、水平同期信号（ＨＳ）の入力があると、
カウンタ２６において、そのＨＳをカウントすると同時
に、デコーダ２８の出力をセレクタ１４に供給する。セ
レクタ１４において、水平同期信号（ＨＳ）の入力がな
い場合には、遅延回路１８の出力を加算回路１６に供給
する。これにより、通常の誤差拡散処理が行われる。一
方、水平同期信号（ＨＳ）が入力された場合には、デコ
ーダ２８の出力を加算回路１６に供給する。これによ
り、フレームの先頭画素及びラインの先頭画素に周期的
に変化する初期値が付加される。先頭画素に付加された
初期値は、誤差拡散法の切り捨て誤差の伝播に伴って伝
播することになる。
す。通常は、遅延回路に入力画素の下位２ビットが供給
される。垂直同期信号（ＶＳ）の入力があると、カウン
タ２０において、そのＶＳをカウントすると同時に、デ
コーダ２４の出力を水平同期信号用カウンタ２６にロー
ドする。一方、水平同期信号（ＨＳ）の入力があると、
カウンタ２６において、そのＨＳをカウントすると同時
に、デコーダ２８の出力をセレクタ１４に供給する。セ
レクタ１４において、水平同期信号（ＨＳ）の入力がな
い場合には、遅延回路１８の出力を加算回路１６に供給
する。これにより、通常の誤差拡散処理が行われる。一
方、水平同期信号（ＨＳ）が入力された場合には、デコ
ーダ２８の出力を加算回路１６に供給する。これによ
り、フレームの先頭画素及びラインの先頭画素に周期的
に変化する初期値が付加される。先頭画素に付加された
初期値は、誤差拡散法の切り捨て誤差の伝播に伴って伝
播することになる。
【００２２】図４は、各フレームの先頭画素及び各ライ
ンの先頭画素に付与される初期値（足し込まれる値）を
示す。図に示すように、各フレームの先頭画素及び各ラ
インの先頭画素に付与される初期値は、周期的（３，
０，２，１，３・・）に変化している。
ンの先頭画素に付与される初期値（足し込まれる値）を
示す。図に示すように、各フレームの先頭画素及び各ラ
インの先頭画素に付与される初期値は、周期的（３，
０，２，１，３・・）に変化している。
【００２３】上記のような実施例によれば、フレームご
とに初期値を変化させているため、静止画における水平
方向の誤差の伝播（にじみの原因）が減少し、ＦＲＣ法
とほぼ同等の品質の静止画像が得られる。なお、フレー
ムごとに初期値を変化させた場合に、動画オブジェクト
に対してフレーム毎に０→２→１→３という初期値が一
様に伝搬されることになるが、ある特定の速度で物体が
動くのは通常一瞬でずっと継続するものでなく、また継
続したとしてもはっきりと認識できる程のフリッカは発
生しない。また、ラインごとに初期値を変化させること
により、切り捨て誤差が水平方向に一斉に波のように伝
播するのを防ぎ、それに伴う縦じまのようなノイズを軽
減させることができる。
とに初期値を変化させているため、静止画における水平
方向の誤差の伝播（にじみの原因）が減少し、ＦＲＣ法
とほぼ同等の品質の静止画像が得られる。なお、フレー
ムごとに初期値を変化させた場合に、動画オブジェクト
に対してフレーム毎に０→２→１→３という初期値が一
様に伝搬されることになるが、ある特定の速度で物体が
動くのは通常一瞬でずっと継続するものでなく、また継
続したとしてもはっきりと認識できる程のフリッカは発
生しない。また、ラインごとに初期値を変化させること
により、切り捨て誤差が水平方向に一斉に波のように伝
播するのを防ぎ、それに伴う縦じまのようなノイズを軽
減させることができる。
【００２４】以上、本発明の実施例について説明した
が、本発明はこれらの実施例に何ら限定されるものでは
なく、特許請求の範囲に示された技術的思想の範疇にお
いて変更可能なものである。
が、本発明はこれらの実施例に何ら限定されるものでは
なく、特許請求の範囲に示された技術的思想の範疇にお
いて変更可能なものである。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
比較的簡素な構成でありながら、静止画においては、誤
差拡散に伴うにじみが全くなく、ＦＲＣと同等の品質が
得られる。また、動画においては、通常の誤差拡散に近
い品質が得られるとい効果がある。
比較的簡素な構成でありながら、静止画においては、誤
差拡散に伴うにじみが全くなく、ＦＲＣと同等の品質が
得られる。また、動画においては、通常の誤差拡散に近
い品質が得られるとい効果がある。
【図１】図１は、本発明の実施例に係る画像処理装置の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図２】図２は、実施例の作用を説明するための説明図
であり、各回路の出力信号の状態（初期値）を示す。
であり、各回路の出力信号の状態（初期値）を示す。
【図３】図３は、本発明の動作を示すフローチャートで
ある。
ある。
【図４】図４は、各フレームの先頭画素及び各ラインの
先頭画素に付与される初期値（足し込まれる値）を示
す。
先頭画素に付与される初期値（足し込まれる値）を示
す。
１０ 誤差拡散回路 １２ 初期化回路 １４ セレクタ １６ 加算回路 １８ 遅延回路 ２０ ＶＳ用カウンタ ２４ デコーダ ２６ ＨＳ用カウンタ ２８ デコーダ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B057 AA20 CA07 CA12 CB07 CB12 CC01 CE12 CH20 DB02 DB08 DC16 5C058 AA06 AA11 BA09 BA14 BA33 BB21 BB25 5C080 BB05 DD02 DD06 EE01 EE17 EE19 EE29 JJ01 JJ02 JJ05 JJ07
Claims (10)
- 【請求項１】入力画像の各画素に対して誤差拡散法によ
る処理を施す画像処理方法において、 前記入力画像の各フレームの先頭画素に対して、周期的
に変化する初期値を付加することを特徴とする画像処理
方法。 - 【請求項２】前記入力画像の各ラインの先頭画素に対し
て、周期的に変化する初期値を付加することを特徴とす
る請求項１に記載の画像処理方法。 - 【請求項３】入力画像の各画素に対して誤差拡散法によ
る処理を施す画像処理方法において、 垂直同期信号をカウントする工程と；前記カウントされ
た垂直同期信号のカウント値を所定の周期で並べ替え、
周期的に変化する第１の初期値を設定する工程と；前記
垂直同期信号が入力された時に、前記第１の初期値を前
記入力画像の各フレームの先頭画素に付加する工程とを
含むことを特徴とする画像処理方法。 - 【請求項４】水平同期信号をカウントする工程と；前記
カウントされた水平同期信号のカウント値を所定の周期
で並べ替え、周期的に変化する第２の初期値を設定する
工程と；前記水平同期信号が入力された時に、前記第２
の初期値を前記入力画像の各ラインの先頭画素に付加す
る工程と；前記垂直同期信号が入力された時に、前記水
平同期信号のカウント値を前記第１の初期値で置き換え
る工程とを更に含むことを特徴とする請求項３に記載の
画像処理方法。 - 【請求項５】入力画像の各画素に対して誤差拡散法によ
る処理を施す画像処理装置において、 前記入力画像の各フレームの先頭画素に対して、周期的
に変化する初期値を付加する初期化手段を備えたことを
特徴とする画像処理装置。 - 【請求項６】前記初期化手段は、更に、前記入力画像の
各ラインの先頭画素に対して、周期的に変化する初期値
を付加することを特徴とする請求項５に記載の画像処理
装置。 - 【請求項７】入力画像の各画素に対して誤差拡散法によ
る処理を施す画像処理装置において、 入力画素の階調誤差を一時的に保持する遅延回路と；垂
直同期信号をカウントする第１のカウンタと；前記第１
のカウントのカウント値を所定の周期で並べ替え、周期
的に変化する第１の初期値を設定する第１のデコーダ
と；水平同期信号をカウントする第２のカウンタと；前
記第２のカウンタのカウント値を所定の周期で並べ替
え、周期的に変化する第２の初期値を設定する第２のデ
コーダと；前記水平同期信号が入力された時には、前記
第２の初期値を選択し、前記水平同期信号が入力されな
い時には、前記遅延回路の出力を選択するセレクタと；
前記セレクタによって選択された値を、次の画素に加算
する加算回路とを備え、 前記垂直同期信号が入力された時に、前記第１のデコー
ダの出力を前記第２のカウンタにロードすることを特徴
とする画像処理装置。 - 【請求項８】マトリクス駆動型の表示部と；疑似中間階
調を表現する誤差拡散回路と；入力画像の各フレームの
先頭画素に対して、周期的に変化する初期値を付加する
初期化手段とを備えたことを特徴とするマトリクス駆動
型表示装置。 - 【請求項９】前記初期化手段は、更に、前記入力画像の
各ラインの先頭画素に対して、周期的に変化する初期値
を付加することを特徴とする請求項８に記載の表示装
置。 - 【請求項１０】マトリクス駆動型の表示部と；入力画素
の階調誤差を一時的に保持する遅延回路と；垂直同期信
号をカウントする第１のカウンタと；前記第１のカウン
トのカウント値を所定の周期で並べ替え、周期的に変化
する第１の初期値を設定する第１のデコーダと；水平同
期信号をカウントする第２のカウンタと；前記第２のカ
ウンタのカウント値を所定の周期で並べ替え、周期的に
変化する第２の初期値を設定する第２のデコーダと；前
記水平同期信号が入力された時には、前記第２の初期値
を選択し、前記水平同期信号が入力されない時には、前
記遅延回路の出力を選択するセレクタと；前記セレクタ
によって選択された値を、次の画素に加算する加算回路
とを備え、 前記垂直同期信号が入力された時に、前記第１のデコー
ダの出力を前記第２のカウンタにロードすることを特徴
とするマトリクス駆動型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27210299A JP2001092405A (ja) | 1999-09-27 | 1999-09-27 | 画像処理方法、画像処理装置及びマトリクス駆動型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27210299A JP2001092405A (ja) | 1999-09-27 | 1999-09-27 | 画像処理方法、画像処理装置及びマトリクス駆動型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001092405A true JP2001092405A (ja) | 2001-04-06 |
Family
ID=17509116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27210299A Pending JP2001092405A (ja) | 1999-09-27 | 1999-09-27 | 画像処理方法、画像処理装置及びマトリクス駆動型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001092405A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005114773A (ja) * | 2003-10-02 | 2005-04-28 | Nec Electronics Corp | コントローラドライバ，表示装置，及びそれらの動作方法 |
| WO2005093709A1 (en) * | 2004-03-08 | 2005-10-06 | Nvidia Corporation | Error accumulation dithering of image data |
| WO2012147602A1 (ja) * | 2011-04-26 | 2012-11-01 | シャープ株式会社 | 液晶表示装置 |
-
1999
- 1999-09-27 JP JP27210299A patent/JP2001092405A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005114773A (ja) * | 2003-10-02 | 2005-04-28 | Nec Electronics Corp | コントローラドライバ，表示装置，及びそれらの動作方法 |
| JP4601279B2 (ja) * | 2003-10-02 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | コントローラドライバ，及びその動作方法 |
| WO2005093709A1 (en) * | 2004-03-08 | 2005-10-06 | Nvidia Corporation | Error accumulation dithering of image data |
| US8248433B2 (en) | 2004-03-08 | 2012-08-21 | Nvidia Corporation | Error accumulation dithering of image data |
| WO2012147602A1 (ja) * | 2011-04-26 | 2012-11-01 | シャープ株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4629096B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
| US7965270B2 (en) | Display device including a data generating circuit to divide image data for one frame into a plurality of pieces of sub-field image data | |
| JP4218249B2 (ja) | 表示装置 | |
| JP5079856B2 (ja) | 画像表示装置、画像表示モニター、およびテレビジョン受像機 | |
| JP4079793B2 (ja) | 表示方法、表示装置およびそれに利用可能なデータ書込回路 | |
| KR100834567B1 (ko) | 동화상 표시 장치 및 동화상 표시 방법 | |
| US7800691B2 (en) | Video signal processing apparatus, method of processing video signal, program for processing video signal, and recording medium having the program recorded therein | |
| JP2002023707A (ja) | 表示装置 | |
| JP2003302955A (ja) | フレームレート制御方法及びそのための液晶表示装置 | |
| JP2003066918A (ja) | 表示装置 | |
| JP2006085156A (ja) | カラーシーケンシャル表示方法 | |
| CN114902325A (zh) | 使用pwm对齐的帧周期的可变刷新率控制 | |
| US10223987B2 (en) | Regional DC balancing for a variable refresh rate display panel | |
| CN115424584B (zh) | 显示驱动电路、显示屏的刷新方法、显示模组及电子设备 | |
| JP2000056738A (ja) | 液晶表示装置 | |
| JP2002132224A (ja) | 液晶表示装置および液晶駆動方法 | |
| JP2002215111A (ja) | 映像表示装置 | |
| JP2003036056A (ja) | 液晶表示装置 | |
| JP2007333770A (ja) | 電気光学装置、電気光学装置用駆動回路、及び電気光学装置の駆動方法、並びに電子機器 | |
| JP2002149132A (ja) | 液晶表示装置 | |
| JP2001092405A (ja) | 画像処理方法、画像処理装置及びマトリクス駆動型表示装置 | |
| JP2007171367A (ja) | 液晶表示装置 | |
| JP3619973B2 (ja) | カラーパネルディスプレイ装置及び画像情報の処理方法 | |
| TWI433131B (zh) | 顯示器驅動裝置及方法 | |
| CN113038235A (zh) | 一种通过反转扫描消除拼接电视墙动态画面断裂的方法及系统 |