JP4757193B2 - コントローラドライバ及びそれを用いた表示装置 - Google Patents

Description

本発明は、全体としては表示パネルを駆動するコントローラ／ドライバに関しており、特に、画像データを保存するための表示メモリを備えたコントローラ／ドライバに関する。

表示パネルを駆動するコントローラドライバは、しばしば、画像データを保存するための表示メモリを備えている。このようなコントローラドライバは、表示パネルに表示されるべきイメージを表す表示データを画像処理装置から受け取り、その受け取った表示データを表示メモリに一時的に保存する。コントローラドライバは、表示メモリに保存された表示データに応答して表示パネルのデータ線を駆動する。

高階調表示能力や向上された動画の滑らかさを実現するためには、大きなイメージデータがコントローラドライバに供給される必要がある。画像データの階調数を増加するためには、各ピクセルの画像データのビット数を必要とし、これは、画像データの量の増加につながる。加えて、動画の滑らかさの向上のためには、単位時間当たりのフレーム数を必要とし、これもまた、画像データの量の増大につながる。

しかしながら、画像データの量の増加は、コントローラドライバの電力消費につながるため好ましくない。コントローラドライバは、画像データを受け取るときに電力を消費し、従って、画像データが増加すると、電力消費が増加する。電力消費量の増加は、特に、携帯電話やＰＤＡ（personal data assistants）のような携帯電子機器には好ましくない。

日本国特開２００２−１８２６２７号号公報は、電力消費を抑制するコントローラドライバを開示している。開示さえたコントローラドライバは、画像データをラッチするラッチ回路と、センスアンプを含まない表示メモリとを備えている。コントローラドライバは、複数のデータビットを表示メモリに同時に書き込み、これにより、表示メモリにおいてワード線が活性化される回数、即ち、表示メモリへのアクセス回数を削減する。これは、コントローラドライバの電力消費を効果的に抑制する。

上述のように、電力消費の低減は、携帯電話やＰＤＡのような携帯電子機器にとって致命的に重要である。従って、コントローラドライバが更なる電力消費の低減を達成することが望ましい。電力消費を更に低減するコントローラドライバに対するニーズが存在する。

したがって、本発明の目的は、液晶表示装置への高階調画像の表示を達成すると共に、コントローラドライバへの画像データ伝送を減少させるための技術を提供することにある。データ伝送の抑制は、コントローラドライバの電力消費を効果的に減少させる。

本発明の他の目的は、画質の向上と、及び画像データの入力からその画像データの表示までのレイテンシーの減少とを達成しつつ、画像データ伝送を減少させるための技術を提供することにある。

本発明の一の観点において、あるコントローラドライバは、ワークメモリと、外部から受け取った表示データを第１ビットマップデータに変換するグラフィックエンジンと、ワークメモリに保存されたビットマップデータから生成された第２ビットマップデータを受け取って保存する表示メモリと、第２ビットマップデータを表示メモリから受け取り、表示メモリから受け取った第２ビットマップメモリに応答して表示パネルを駆動する駆動回路とを供えている。

このアーキテクチャーは、コントローラドライバに伝送される画像データの大きさを減少させるために有効である。加えて、ワークエリアとしてワークメモリを用いているこのアーキテクチャーによれば、コントローラドライバはグラフィックエンジンでの画像データの処理の進行に関らず表示パネルに完全な画像を表示することができる。

画像データは、好ましくは、ベクター形式で記述されていることが好ましい。

その代わりに、画像データは、圧縮画像データで構成されていることも好ましい。

第２ビットマップデータは、第２ビットマップデータをワークメモリから表示メモリにデータ転送することによって表示メモリに生成され得る。この場合、第１ビットマップデータのワークメモリから表示メモリへのデータ転送は、ビットマップデータの一群のデータビットが同時に転送されるように行われることが好ましい。

より好適には、第１ビットマップデータは、それぞれが、表示されるべき第２ビットマップデータによって表される画像の画素ラインに対応している複数のラインデータを含み、ワークメモリから表示メモリへの第１ビットマップデータの転送は、各ラインデータが同時に転送されるように行われる。

この場合、コントローラドライバは、ワークメモリからラインデータを受け取り、受け取ったラインデータを一時的に保存するラッチを更に含み、且つ、表示メモリがそのラッチからラインデータを受け取ることが更に好適である。

ワークメモリから表示メモリへの第１ビットマップデータのデータ転送は、第２ビットマップデータの表示メモリから駆動回路への読み出しと同期するように行われる。具体的には、第１ビットマップデータのワークメモリから表示メモリへのデータ転送は、各画像フレームの表示を開始することを指示するフレーム同期信号の活性化に応答して開始されることが好ましい。加えて、第１ビットマップデータのワークメモリから表示メモリへのデータ転送は、第２ビットマップデータの表示メモリから駆動回路への読み出しを追い越さないように制御される。

好適な実施形態では、ワークメモリのビット線の数は、表示メモリのビット線の数と同じであり、ワークメモリのビット線は表示メモリのビット線にそれぞれに接続される。ワークメモリのワード線の数は、表示メモリのワード線のすうと同じであることが更に好適である。

この場合、コントローラドライバは、ワークメモリと表示メモリと駆動回路とを制御するコントローラを備え、且つ、そのコントローラが表示メモリを非活性化して第１ビットマップデータが駆動回路に第２ビット線を通じで伝送されるように構成されていることが好ましい。更に好適な実施形態では、コントローラは、ワークメモリ及び表示メモリに保存されている第１及び第２ビットマップデータのうち駆動回路に転送される部分を順次に変更するように構成されていることが好ましい。

コントローラドライバは、ワークメモリから受け取った第１ビットマップを処理して表示されるべき第２ビットマップデータを生成し、生成したビットマップデータを表示メモリに保存する処理回路を更に備えていることが好適である。また、コントローラドライバは、表示メモリに保存されている第２ビットマップデータを処理し、処理されたビットマップデータをワークメモリに供給する他の処理回路を更に備えていることも好適である。

本発明の他の観点において、表示装置は、コントローラドライバと、第１及び第２表示パネルとを備えている。第１表示パネルは、複数の第１データ線と複数の第１ゲート線とを備えている。同様に、第２表示パネルは、第１データ線にそれぞれに接続された複数の第２データ線と、複数の第２ゲート線とを備えている。コントローラドライバは、複数の第１ビット線を備えたワークメモリと、外部から受け取った画像データを第１ビットマップデータに変換してワークメモリに保存するグラフィックエンジンと、第２ビットマップデータを保存し、第１ビット線にそれぞれに接続された第２ビット線を備えた表示メモリと、第１データ線を駆動するデータ線駆動回路と、前記第１ゲート線を駆動する第１ゲート線駆動回路と、前記第２ゲート線を駆動する第２ゲートドライバと、ワークメモリと表示メモリとデータ線駆動回路と第１及び第２ゲート線駆動回路とを制御するコントローラ回路とを備えている。コントローラ回路は、表示メモリを非活性化して、これにより、第１ビットマップデータが第２ビット線を介してデータ線駆動回路に転送され、そして、第２ビットマップデータを表示メモリからデータ線駆動回路に転送されるように構成されている。コントローラ回路は、また、データ線駆動回路が第１表示パネルの第１データ線を介して第２表示パネルの第２データ線を駆動することができるように第１及び第２ゲート線駆動回路を制御するように構成されている。

好適には、コントローラ回路は、第１及び第２ビットマップデータのうちの一方に応答して第１及び第２表示パネルに同一のイメージが表示されるように第１及び第２ゲート線駆動回路構成されている。

本発明は、コントローラドライバへの画像データ転送を有効に減少させ、これにより液晶表示装置への高階調表示を達成すると共にコントローラドライバの電力消費を低減させる。

また、本発明は、画質の向上と画像データの入力からその画像データの表示までのレイテンシーの減少とを達成しつつ、画像データ伝送を有効に減少させる。

本発明によるコントローラドライバの好適な実施形態が添付図面を参照しながら以下に詳細に説明される。

図１は、本発明の一実施形態における、コントローラドライバを備えた表示装置のブロック図である。表示装置は、コントローラドライバ１とＣＰＵ２とを備えている。コントローラドライバ１は、ベクターフォーマットで記述された画像データであるベクターデータ４を受け取り、ベクターデータ４に応答して表示パネルの一種であるＬＣＤ（液晶ディスプレイ）３を駆動する。ＬＣＤ３は、Ｈ本のデータ線３ａとＶ本のゲート線３ｂとを備えている。データ線３ａとゲート線３ｂの交点のそれぞれに画素が設けられている。即ち、ＬＣＤ３は、Ｖライン（又は行）及びＨ列に並べられた画素を備えている。

ベクターデータ４は、ベクターグラフィックコマンド（以下、単にコマンドとして記載される）で構成されており、そのそれぞれは表示されるべき画像の図形要素を記述している。典型的には、ベクターデータ４は、SVG^TM（Scalable Vector Graphic）形式、又は、Macromediaflach^TM形式で記述されている。

ＣＰＵ２からコントローラドライバ１に画像を供給するためにベクターデータ４を使用することにより、ＣＰＵ２からコントローラドライバ１へのデータ転送を有効に減少させることができる。大抵は、ビットマップデータを表現するために必要なベクターデータ４のデータ量は、ビットマップデータそれ自身のデータ量よりも小さい。

コントローラドライバ１は、ビットマップデータに応答してＬＣＤ３を駆動するようにも構成されている。もし必要であれば、ＣＰＵ２は、コントローラドライバ１にビットマップデータ５を供給し、そしてコントローラドライバは、供給されたビットマップデータ５に応答してＬＣＤ３を駆動する。

以下は、コントローラドライバ１の詳細な説明である。コントローラドライバ１は、グラフィックエンジン（画像プロセッサ）１１と、ワークメモリ１２と、表示メモリ１３と、ラッチ回路１４と、階調電圧生成回路１５と、データ線駆動回路１６と、ゲート線駆動回路１７とを備えている。グラフィックエンジン１１及びワークメモリ１２は、ＣＰＵ２から順次に受け取られるベクターデータ４からＬＣＤ３への表示画像を現すビットマップデータを生成するために使用される。ワークメモリ１２のビット線の数はＨ×ｎであり、ワード線の数は、Ｖである。ここで、ｎは、各画素の階調を示す画素データのデータビットの数であり、Ｖは画素のラインの数であり、Ｈは、画素の列の数である。典型的には、８つのデータビットが赤、緑、及び青のそれぞれの階調を示すために使用される。この場合、ｎは２４である。ワークメモリ１２は、１フレームの画像データをビットマップ形式で保存するように構成されている。

グラフィックエンジン１１は、ベクターデータ４に含まれるコマンドによって指示されたとおりにワークメモリ１２のメモリ空間上で図形要素を順次に「描画する」ように構成されている。具体的には、グラフィックエンジン１１は、ベクターデータ４に含まれているコマンドを順次に解釈して表示されるべき画像に含まれる図形要素を認識し、図形要素のビットマップデータ２１を生成する。グラフィックエンジン１１は、順次にビットマップデータ２１をワークメモリ１２に書き込む。図形要素の一が他に重なる場合、ワークメモリ１２のビットマップデータの対応する部分が書き換えられる。このようにして、ＬＣＤ３に表示されるべき所望の画像のビットマップデータが徐々にワークメモリ１２に構築される。

ワークメモリ１２は、ワークエリアとしてのみ使用される；ワークメモリ１２に保存されているビットマップデータは、ＬＣＤ３への所望の画像の表示には直接には使用されない。これは、ビットマップデータがワークメモリ１２上で完成する前にワークメモリ１２に保存されたビットマップデータが所望の画像の表示に使用されることを回避するためである。不完全なデータに応答してＬＣＤ３を駆動すると、ＬＣＤ３に不完全な画像が表示されることになる。一のフレームに対応する全コマンドがグラフィックエンジン１１によって処理されて初めて、所望の画像の「完全な」ビットマップデータがワークメモリ１２に生成される。「完全な」ビットマップデータが生成された後、その「完全な」ビットマップデータがワークメモリ１２から表示メモリ１３に転送され、そして、ＬＣＤ３への所望の画像の表示に使用される。

表示メモリ１３は、ワークメモリ１２から受け取った「完全な」ビットマップデータを保存するために使用される。ＬＣＤ３への画像の表示は、表示メモリ１３に保存された「完全な」ビットマップデータに基づいて行われる。これは、ベクターデータ４の解釈の進行に関らず所望の画像がＬＣＤ３に表示されることを可能にする。なぜなら、表示メモリ１３は、完全なビットマップデータしか保存しないからである。ワークメモリ１２と同様に、表示メモリ１３は、Ｈ×ｎ本のビット線と、Ｖ本のワード線とを備えている。表示メモリ１３は、１フレームの画像データをビットマップ形式で保存するように構成されている。

ラッチ回路１４、階調電圧生成回路１５、及びデータ線駆動回路１６は、表示メモリ１３に保存されているビットマップデータに応答してＬＣＤ３のデータ線３ａを駆動するために使用される。ラッチ回路１４は、画像のラインを単位として表示メモリ１３に保存されているビットマップデータを順次にラッチし、ラッチしたビットマップデータをデータ線駆動回路１６に転送する。階調電圧生成回路１５は、階調表示を実現するために使用される階調電圧を生成する。階調電圧は、階調にそれぞれに対応している。データ線３ａの駆動は、階調電圧を選択し、選択された電圧をデータ線３ａに供給することで行われる。ゲート線駆動回路１７は、ＬＣＤ３に含まれているゲート線３ｂを順次に駆動してゲート線３ｂを走査する。ゲート線３ｂを走査することにより、画素ラインを単位としてＬＣＤ３の画素を順次に駆動することができる。

表示メモリ１３に保存されているビットマップデータの読み出しは、所定のフレーム周波数でゲート線３ｂの走査と同期して行われる。これにより、ＬＣＤ３に表示される画像がそのフレーム周波数で更新される。

ワークメモリ１２と、表示メモリ１３と、ラッチ回路１４と、データ線駆動回路１６と、ゲート線駆動回路１７とを制御するために、コントローラドライバ１は、メモリコントローラ１８とタイミングコントローラ１９とを備えている。メモリコントローラ１８は、ＣＰＵ２から受け取った制御信号６に応答して、それぞれワークメモリ１２及び表示メモリ２３を制御するために使用される制御信号２２及び２３を生成する。タイミング制御回路１９は、ＣＰＵ２から受け取ったタイミング制御信号７に応答して、ワークメモリ１２、表示メモリ１３、ラッチ回路１４及びゲート線駆動回路１７の動作タイミングを制御する。タイミング制御信号７は、フレーム同期信号（図示されない）を含む。フレーム同期信号の活性化に応答して、タイミングコントローラ１９は、表示メモリ１３、ラッチ回路１４、及びゲート線駆動回路１７を制御して、所望の画像の対応するフレームをＬＣＤ３に表示し始める。

メモリコントローラ１８は、ＣＰＵ２から受け取ったビットマップデータ５を表示メモリ１３に書き込むように構成されている。これは、表示メモリ１３に保存されているビットマップデータを部分的に更新することにより、ＬＣＤ３に表示されている画像を部分的に変更することを可能にする。

ワークメモリ１２から表示メモリ１３への「完全な」ビットマップデータの伝送の時間を少なくすることは、ベクターデータ４のコントローラドライバ１による受信から、対応する画像のＬＣＤ３への表示の完成までのレイテンシーを短くするために有効である。短時間でビットマップデータを転送するために、ワークメモリ１２は、画素の１ラインに対応する画素データを同時に出力するためのＨ×ｎ本のデータ出力を有しており、表示メモリ１３は、画素の１ラインの画素データを同時に受け取るためのＨ×ｎ本のデータ入力を有している。

図２は、ワークメモリ１２の構成を示している。ワークメモリ１２は、典型的には、ＳＲＡＭ（static random access memory）で構成される。その代わりに、ＤＲＡＭ（dynamic random access memory）や他のメモリがワークメモリ１２として使用されてもよい。

ワークメモリ１２は、Ｖ本のライン及びＨ×ｎ列に配置されたＨ×Ｖ×ｎ個のメモリセル１２ａと、Ｈ×ｎ本のビット線１２ｂと、Ｈ×ｎ本の相補ビット線１２ｃと、Ｖ本のワード線１２ｄと、水平アドレスデコーダ１２ｅと、垂直アドレスデコーダ１２ｆと、出力回路１２ｇとを備えている。メモリセル１２ａは、ビット線１２ｂとワード線１２ｃとの交点のそれぞれに設けられている。各メモリセル１２ａは、対応するビット線１２ｂと相補ビット線１２ｃとに接続されており、更に、対応するワード線１２ｄに接続されている。水平及び水平アドレスデコーダ１２ｅ及び１２ｆは、アクセスされるメモリセルを選択するために使用される。グラフィックエンジン１１から受け取られたビットマップデータ２１は、メモリセル１２ａのうちの所望のセルに保存される。ビット線１２ｂ及び相補ビット線１２ｃは、出力回路１２ｇに接続されている。

出力回路１２ｇは、同一のワード線２ｄに接続されているＨ×ｎ個のメモリセルから画素データを同時に出力するように構成されている。あるワード線１２ｄの活性化に応答して、当該ワード線１２ｄに接続されているメモリセル１２ａが活性化され、ビット線１２ｂと相補ビット線１２ｃに接続される。活性化されたメモリセル１２ａは、それに保存しているデータを対応するビット線１２ｂに出力する。出力回路１２は、全てのビット線１２ｂに生成されているデータを同時に出力するように構成されている。これは、ワークメモリ１２が所望の画素ラインに対応する画素データを同時に出力することを可能にする。

図３は、表示メモリ１３の構成を示した。表示メモリ１３は、典型的にはＳＲＡＭで構成されている。その代わりに、ＤＲＡＭや他のメモリが表示メモリ１３として使用されてもよい。

ワークメモリ１２と同様に、表示メモリ１３は、Ｖ本のライン及びＨ×ｎ列に配置されたＨ×Ｖ×ｎ個のメモリセル１３ａと、Ｈ×ｎ本のビット線１３ｂと、Ｈ×ｎ本の相補ビット線１３ｃと、Ｖ本のワード線１３ｄと、水平アドレスデコーダ１３ｅと、垂直アドレスデコーダ１３ｆと、出力回路１３ｇとを備えている。メモリセル１３ａは、ビット線１２ｂとワード線１２ｃとの交点に設けられている。メモリセル１３のそれぞれは、対応するビット線１３ｂと相補ビット線１３ｃに接続されており、更に、対応するワード線１３ｄに接続されている。水平及び水平アドレスデコーダ１３ｅ、１３ｆは、メモリコントロール回路１８から供給された制御信号２３二応答してアクセスされるメモリセル１３ａを選択するために使用される。ビット線１３ｂ及び相補ビット線１３ｃは、出力回路１３ｇに接続されている。出力回路１３ｇは、所望の画素ラインに対応する画素データを同時に出力するように構成されている。

水平アドレスデコーダ１３ｅは、ワークメモリ１２からＨ×ｎ個のデータビットを同時に受け取るように構成されている。Ｈ×ｎ個のデータビットを受け取ると、水平アドレスデコーダ１３ｅは、受け取ったデータビットを対応するビット線１３ｂに出力し、更に、受け取ったデータビットの相補のデータビットを対応する相補ビット線１３ｃに出力する。ワード線１３ｄのうちの所望のワード線が続いて選択され、選択されたワード線１３ｄに接続されているメモリセル１３ａを活性化し、受け取ったデータビットが所望のラインに対応するメモリセル１３ｃに書き込まれる。これにより、表示メモリ１３は、画像の所望の画素ラインに対応する画素データを同時に受け取ることができる。

以上に述べられているワークメモリ１２と表示メモリ１３のアーキテクチャーによれば、ビットマップデータのワークメモリ１２から表示メモリ１３への高速転送を実現できる。

図４は、本実施形態におけるコントローラドライバ１の動作を示している。ビットマップデータは、所定のフレーム周波数で表示メモリ１３から取得され、取得されたビットマップデータに応答して画像がＬＣＤ３に表示される。詳細には、画像表示は下記のようにして行われる。ステップＳ０１においてＣＰＵ２がコントローラドライバ１にベクターデータ４を供給し始めると、ステップＳ０２において、グラフィックエンジン１１は、ベクターデータ４に含まれるコマンドに応答して図形要素をワークメモリ１２に「描画」する。言い換えれば、グラフィックエンジン１１は、ベクターデータ４に含まれるコマンドに対応する図形要素を表すビットマップデータ２１を順次に書き込む。ステップＳ０３において「描画」が完了すると、ワークメモリ１２に生成された「完全な」ビットマップデータがステップＳ０３において表示メモリ１３に転送され始める。上述のように、ビットマップデータは、Ｈ×ｎデータビット毎に、即ち、画素の１ライン毎に転送され、これにより、ワークメモリ１２と表示メモリ１３との間の高速なデータ転送が実現される。ＬＣＤ３に表示される画像は、転送されたビットマップデータに応答して更新される。

ステップＳ０５に示されているように、表示メモリ１３に保存されているビットマップデータの対応する部分を、ＣＰＵ２から受け取ったビットマップデータ５に置換することによって、ＬＣＤ３に表示されている画像を部分的に修正してもよい。ＣＰＵ２からビットマップデータ５を受け取ると、メモリコントローラ１８は、受け取ったビットマップデータ５を表示メモリ１３の所望アドレスに書き込む。これにより、ＬＣＤ３に表示される画像を部分的に修正することができる。ビットマップデータ５のデータ書き込みがワークメモリ１２から表示メモリ１３に転送されたビットマップデータのデータ書き込みと衝突する場合、ビットマップデータ５の書き込みが優先的に行われる。

ワークメモリ１２から表示メモリ１３への完全なビットマップデータの転送と、保存されたビットマップに応答してＬＣＤ３を駆動することにより、ベクター４によって表された画像がステップＳ０６においてＬＣＤ３に最終的に表示される。

図４の右に示されているように、表示メモリ１３の読み出しと独立してワークメモリ１２から表示メモリ１３へのビットマップデータの転送を始めることは、表示メモリ１３へのビットマップデータの転送の後に、不完全な画像、即ち、表示されるべき画像の一部分が不所望にＬＣＤ３に表示されることになるかもしれない。

不完全な画像がＬＣＤ３に表示されることを避けるために、図５に示されているように、ワークメモリ１２から表示メモリ１３へのビットマップデータの転送は、表示メモリ１３からのビットマップデータの読み出しに同期していることが好ましい。データ転送とデータ読み出しの動機を実現するためには、メモリコントローラ１８とタイミングコントローラ１９とが、ワークメモリ１２、表示メモリ１３、ラッチ回路１４、及びゲート線駆動回路１７を下記のように制御することが好適である。

図４と同様に、ＣＰＵ２がステップＳ０１においてコントローラドライバ１にベクターデータ４を供給し始めると、グラフィックエンジン１１は、ステップＳ０２において、ベクターデータ４に含まれているコマンドに対応する図形要素をワークメモリ１２上で「描画」し始める。ステップＳ０３において「描画」が完了すると、ステップＳ０７においてワークメモリ１２は、現画像の最終ラインのＬＣＤ３への表示が完了するまで、即ち、最後のゲート線までのゲート線３ｂの走査が完了するまで、スタンバイに設定される。最後のゲート線までの走査が完了すると、ＣＰＵ２から送られてくるフレーム同期信号の活性化に応答して、「完全な」ビットマップデータのワークメモリ１２から表示メモリ１３への転送が先頭の画素ラインの画素データから開始される。それに続くブランキング期間の後、コントローラドライバ２は、表示メモリ１３に保存されているビットマップデータに応答して画像の表示を開始する。表示メモリ１３に保存されたビットマップデータの表示は、表示される画像の先頭の画素ラインから開始される。

図６は、対応する画素データの転送が完了したラインの数と、対応する画素データの表示が完了したラインの数とを示すグラフである。グラフの水平軸は、ラインの数を表しており、垂直軸は時間を表している。ワークメモリ１２から表示メモリ１３へのビットマップデータの転送レートは、表示メモリ１３に保存されているビットマップデータの表示レートよりも速くなるように調節される。これにより、転送されている画素データのラインが、表示されている画素データのラインを追い越すことが防がれ、これにより、データ転送前後の画像が混ざって表示されることが防がれる。

要約すれば、本実施形態の表示装置は、ベクターデータ４をＣＰＵ２からコントローラ１に画像を転送するために使用し、これにより、それらの間のデータ転送を有効に減少させる。加えて、本実施形態の表示装置は、表示されるビットマップデータを保存するために使用される表示メモリ１３に加え、ベクターデータ４からビットマップデータを生成するために使用されるワークメモリ１２を備えており、これにより、ベクターデータ４の処理と独立してＬＣＤ３に完全な画像を表示することができる。最後に、本実施形態の表示装置は、ワークメモリ１２から表示メモリ１３にビットマップデータを画素ラインを単位として転送し、これにより、ベクターデータ４の入力から対応する画像のＬＣＤ３への表示までのレイテンシーを有効に減少させる。

本実施形態において、ＪＰＥＧ（joint photographic experts group）、ＭＰＥＧ（motion picture experts group）、ＰＮＧ（portable network graphics）、ＧＩＦ（graphics interchange format）、ＦＸＴ１^ＴＭ、及びＳ３ＣＴ（S3 texture compression）データのような他の圧縮画像データが、ベクターデータ４の代わりに、ＣＰＵ２からコントローラドライバ１に画像を転送するために使用されても良い。この場合、グラフィックエンジン１１の機能は、圧縮画像データフォーマットに応じて修正される。グラフィックエンジン１１は、圧縮画像データを伸張し、そして、伸張された画像データをワークメモリ１２に書き込む。圧縮画像データフォーマットの使用は、ビットマップデータフォーマットと比較して画像データの大きさを縮小し、ＣＰＵ２からコントローラドライバ１へのデータ転送を有効に減少させる。

グラフィックエンジン１１が、更に、ワークメモリ１３に保存されているビットマップデータを圧縮するように構成されていることが有利である。グラフィックエンジン１１に画像データの圧縮及び伸張の両方を行わせることは、コントローラドライバ１とＣＰＵ２との間のデータ転送を減少させるために有効である。

ワークメモリ１２から表示メモリ１３へのデータ転送の単位は画像の画素の一ラインに限定されると理解される。ビットマップデータの複数のデータビットを同時に転送することにより、ベクターデータ４の入力から対応する画像のＬＣＤ３への表示までのレイテンシーを有効に抑制することができる。しかしながら、画素ラインを単位としてビットマップデータを転送するアーキテクチャーは、転送速度を向上すると共に、ビットマップデータを転送するために使用される回路の単純さを向上するため、好適である。

ワークメモリ１２と表示メモリ１３は、異なる数のワード線とビット線を備えていても良い。たとえワークメモリ１２と表示メモリ１３とが異なる数のワード線を備えていても、ワークメモリ１２から表示メモリ１３へのデータ転送を適切に制御すれば、上述された所望のデータ転送を実現することができる。

しかしながら、ワークメモリ１２と表示メモリ１３とが同数のワード線及びビット線を備えていることが、ワークメモリ１２から表示メモリ１３へのデータ転送を容易にするために有利であることに留意されたい。このようなアーキテクチャーは、ワークメモリ１２と表示メモリ１３のビットラインの間を１対１接続することを可能にし、これにより、ビットマップデータを転送するために使用される回路を有効に簡単にする。加えて、このアーキテクチャーは、ワークメモリ１２と表示メモリ１３とを同一のアドレスでアドレッシングすることを可能にする。これは、メモリコントローラ１８がアクセス先を指定するために、ワークメモリ１２と表示メモリ１３に別々にアドレスを供給する必要をなくす。これは、メモリコントローラ１８によるアドレス生成を容易にするため好適である。

以下は、コントローラドライバ１の好適な変形例の説明である。

（第１変形例）
図７に示されているように、ワークメモリ１２と表示メモリ１３との間にラッチ回路２０が挿入されることは好適である。ラッチ回路２０は、ワークメモリ１２から画像の対象ラインに対応する画素データを受け取り、受け取った画素データを一時的に保存する。ラッチ回路２０は、ワークメモリ１２が所望のラインの画素データを出力するために必要な時間を有効に減少させる。これは、ワークメモリ１２の動作時間を有効に減少させる。加えて、ラッチ回路２０は、ワークメモリ１２から表示メモリ１３へのビットマップデータの転送の間に、ワークメモリ１２と表示メモリ１３とを同時に動作させる必要性をなくすため好適である。

（第２変形例）
図８は、本実施形態の第２変形例におけるコントローラドライバ１の構成を示している。この変形例では、コントローラドライバ１は、ワークメモリ１２と表示メモリ１３とを用いて、一対のＬＣＤを駆動するように構成されている。この例外を除いて、本変形例のコントローラドライバ１は、図７に示されているそれと同様に構成される。

ＬＣＤのうちの一方は、メインＬＣＤ３２として参照され、他方は、サブＬＣＤ３３として参照される。メインＬＣＤ３２は、Ｈ本のデータ線３２ａとＶ本のゲート線３２ｂとを備えている。データ線３２ａとゲート線３２ｂとの交点のそれぞれに画素（図示されない）が設けられる。同様に、サブＬＣＤ３３は、Ｈ本のデータ線３３ａとＶ本のゲート線３３ｂとを備えており、データ線３３ａとゲート線３３ｂとの交点のそれぞれに画素（図示されない）が設けられる。

２つのＬＣＤ：メインＬＣＤ３２及びサブＬＣＤ３３を駆動するために、コントローラドライバ１は、１対のゲート線駆動回路２４及び２５を備えている。ゲート線駆動回路２４は、メインＬＣＤ３２のゲート線３２ｂを駆動するために使用され、一方、ゲート線駆動回路２５は、サブＬＣＤ３３のゲート線３３ｂを駆動するために使用される。

２つのＬＣＤを駆動するように構成されているが、コントローラドライバ１は、単一のデータ線駆動回路１６しか有していない。これは、データ線駆動回路１６がメインＬＣＤ３２のデータ線３２ａに接続され、更に、データ線３２ａがサブＬＣＤ３３のデータ線３３ａにそれぞれに接続されているアーキテクチャーによるものである。データ線駆動回路１６は、メインＬＣＤ３３のデータ線３２ａを介してサブＬＣＤ３３のデータ線３３ａを駆動するように構成されている。

本変形例では、コントローラドライバ１は、いずれも１フレームの画素データを保存するように構成されているワークメモリ１２及び表示メモリ１３を利用して、メインＬＣＤ３２とサブＬＣＤ３３とを駆動する。ワークメモリ１２と表示メモリ１３の一方が、メインＬＣＤ３２を駆動するために使用され、他方がサブＬＣＤ３３を駆動するために使用される。

上述されているように、ワークメモリ１２のビット線は、表示メモリ１３のそれらと１対１接続されている。このアーキテクチャーは、ワークメモリ１２に保存されているビットマップデータがラッチ回路２０、表示メモリ１３のビット線及びラッチ回路１４を介してデータ線駆動回路１６に転送されることを可能にする。転送されたデータに応答して、データ線駆動回路１６は、ゲート線駆動回路２４及び２５によって選択された、メインＬＣＤ３２及びサブＬＣＤ３３のうちの一方を駆動する。表示メモリ１３のワードラインを活性化しなければ、表示メモリ１３のビット線を介してビットマップデータを転送することは、表示メモリ１３に保存されているビットデータを破壊しないことに留意されたい。

上述された実施形態と同様に、表示メモリ１３に保存されているビットマップデータはラッチ回路１４を介してデータ線駆動回路１６に転送される。

データ線駆動回路１６は、ワークメモリ１２又は表示メモリ１３から受け取ったデータに応答して、ゲート線駆動回路２４、２５によって選択されたメインＬＣＤ３２及びサブＬＣＤ３３の一方を駆動する。

ワークメモリ１２（又は表示メモリ１３）にビットマップ形式で保存されている画像は、メインＬＣＤ３２及びサブＬＣＤ３３に同時に表示されても良い。メインＬＣＤ３２とサブＬＣＤ３３とに同じ画像を表示することは、データ線駆動回路１６が、メインＬＣＤ３２のデータ線３２ａを駆動し（そして、データ線３２ａを介してサブＬＣＤ３３のデータ線３３ａを駆動する）間に、メインＬＣＤ３２及びサブＬＣＤ３３のゲート線３２ｂ、３３ｂを同時に活性化することによって達成できる。

同じ画像をメインＬＣＤ３２及びサブＬＣＤ３３に表示することは、特に、本実施形態の表示装置が、ＣＣＤカメラのような撮像装置を備えた携帯電話に使用される場合に特に有用である。この場合、メインＬＣＤ３２は、携帯電話の筐体の主面に設けられ、サブＬＣＤ３２が筐体の背面に設けられる。このアーキテクチャーによれば、撮像装置によって撮られた画像をメインＬＣＤ３２及びサブＬＣＤ３３に同時に表示することができ、これにより、一組の携帯電話ユーザが、互いに向き合いながら、ＬＣＤ３２、３３に同時に表示された、撮像された画像を楽しむことができる。

第２変形例において、ワークメモリ１２に所望のビットマップデータを用意するために、メモリコントローラ１８は、ＣＰＵ２から受け取ったビットマップデータ５をワークメモリ１８に書き込むように構成される。

図９は、ワークメモリ１２がベクターデータ４をビットマップデータに変換するためのワークエリアとして使用される場合のコントローラドライバ１の動作を示している。まず、ベクターデータ４がＣＰＵ２からコントローラドライバ１に入力される。受け取ったベクターデータ４に応答して、グラフィックエンジン１１は、ワークメモリ１２のメモリ領域に図形要素を順次に描画し、これにより、ワークメモリ１２に「完全な」ビットマップデータを生成する。続いて、「完全な」ビットマップデータがワークメモリ１２から表示メモリ１３に転送される。メインＬＣＤ３２はデータ線駆動回路１６により、表示メモリ１３に保存されている「完全な」ビットマップデータに応答して駆動される。その代わりに、「完全な」ビットマップデータに応答してサブＬＣＤ３３が駆動されても良い。この場合、データ線駆動回路１６は、サブＬＣＤ３３のデータ線３３ａを、メインＬＣＤ３２のデータ線３２ａを介して駆動する。

図１０は、ワークメモリ１２に保存されているビットマップデータに応答してサブＬＣＤ３３が駆動されるときのコントローラドライバ１の動作を示している。まず、所望のビットマップデータがワークメモリ１２に用意される。用意されたビットマップデータは、グラフィックエンジン１１から供給されてもよく、メモリコントローラ１８を介してＣＰＵ２から供給されても良い。これに続いて、ビットマップデータをワークメモリ１２からデータ線ドライバ１６に表示メモリ１３のビット線を介して順次に転送する。表示メモリ１３に保存されているビットマップデータは、表示メモリ１３の全てのワード線を非活性化することによって保護される。データ線駆動回路１６は、続いて、メインＬＣＤ３２のデータ線３２ａを介してサブＬＣＤ３３のデータ線を駆動する。データ線３３ａの駆動に同期して、ゲート線駆動回路２６は、サブＬＣＤ３３のゲート線を駆動する。メインＬＣＤ３２に表示されている画像を保護するために、全てのゲート線３２ｂは非活性化される。上述された手順によれば、ワークメモリ１２に保存されたビットマップデータをサブＬＣＤ３３に表示することができる。サブＬＣＤ３３のゲート線３３の代わりにゲート線駆動回路２４によりメインＬＣＤ３２のゲート線３２ａを駆動することによって、サブＬＣＤ３３の代わりに、メインＬＣＤ３２が駆動されることも可能であることに留意されたい。

以上に述べられているように、本実施形態のアーキテクチャーによれば、単一のコントローラドライバ１が一対のＬＣＤを駆動することができる。これは、有利な特徴である。なぜなら、１対のＬＣＤを駆動するためには、従来一対のコントローラドライバが必要であり、従って必要な回路規模の増大を被っていたからである。１対のＬＣＤを駆動することができる、本変形例のコントローラドライバ１は、１対のＬＣＤを駆動するために使用される回路の規模を縮小するために好適である。

（第３変形例）
第３及び第４変形例では、コントローラドライバ１は、ビットマップデータがワークメモリ１２から表示メモリ１３に転送される間に、様々な計算を行うように構成される。転送されるビットマップデータに計算を行うための計算手段を提供することは、ＣＰＵ２による処理を含め、ビットマップデータに対する処理を外部的に行う必要性を低下させるため好適である。

図１１に示されているように、第３変形例のコントローラドライバ１は、ワークメモリ１２と表示メモリ１３との間に介設された階調変換回路２６を備えている。階調変換回路２６は、ワークメモリ１２に保存されている画素データのデータビット数を、表示メモリ１３に保存されている画素データのそれと相違させることを可能にする。

ワークメモリ１２及び表示メモリ１３のビット線の数は、画素データのデータビット数に対応して修正される。ワークメモリ１２に保存されるビットマップデータにおいて各画素の階調がｎ_１ビットで表現される場合、ワークメモリ１２のビット線の数は、Ｈ×ｎ_１本である。同様に、表示メモリ１３に保存されているビットマップデータにおいて各画素の階調がｎ_２ビットで表現される場合、表示メモリ１３のビット線の数はＨ×ｎ_２本である。階調変換回路２６は、ワークメモリ１２に保存されているビットマップデータの各画素データの階調を、表示メモリ１３に保存されているビットマップデータによって表現可能な階調に変換する。

図１２は、階調変換回路２６の典型的な動作を示している。本変形例では、ワークメモリ１２においては各画素の赤階調、緑階調、及び青階調を表現するために４ビットが使用され、表示メモリ１３においては各画素の赤階調、緑階調、及び青階調を表現するために６ビットが使用される。階調変換回路２６は、表示メモリ１３に保存されるビットマップデータの各画素データの赤に対応する６ビットのうちの上位４ビットが、ワークメモリ１２に保存されるビットマップデータの対応する画素データの４ビットに一致するように、ワークメモリ１２のビットマップデータの階調を変換する。緑及び青に対応するデータビットについても同様である。階調変換回路２６の動作は、この変形例に開示されているものに限定されないことに留意されたい。

（第４変形例）
第４変形例では、図１３に示されているように、転送マスク回路２７がワークメモリ１２と表示メモリ１３との間に設けられる。転送マスク回路２７は、ワークメモリ１２から出力されたビットマップデータの一部をマスクし、ビットマップデータの残部を表示メモリ１３に供給する。転送マスク回路２７は、メモリコントローラ１８からマスクされるべき部分を示す転送マスク制御信号２８を受け取り、その転送マスク制御信号２８に応答して転送されたビットマップデータに演算を行う。

図１４は、第４変形例におけるコントローラドライバ１の動作を示している。まず、所望のビットマップデータがワークメモリ１２及び表示メモリ１３にそれぞれに供給される。ビットマップデータの所望の部分がワークメモリ１２から転送マスク回路２７に転送される。転送マスク回路２７は、転送されたビットマップデータの所望の部分をマスクし、残部を表示メモリ１３に供給する。図１４では、転送マスク回路２７のハッチングされていない領域が、マスクされない部分、即ち、表示メモリ１３に転送される部分を表しており、ハッチングされた領域は、マスクされる部分を表している。マスクされないデータは転送され、表示メモリ１３に保存される。これにより、ワークメモリ１２に保存されている画像の所望の部分を、表示メモリ１３に保存されている画像に合成することができる。続いて、合成された画像がＬＣＤ３に表示される。

マスク演算を適切に修正することにより、表示メモリ１３に保存されている画像に対してＯＳＤ（on-screen display）を有効に実現することができる。例えば、図１５に示されているように、ワークメモリ１２は、白の背景をした文字を含んだ画像を保存し、転送マスク回路２が、画像の白の部分をマスクするように構成され得る。この場合、ワークメモリ１２に保存されている画像を、転送マスク回路２７を介して転送することにより、表示メモリ１３において、文字に対応する画像の部分が更新され、文字が表示メモリ１３に保存されている画像に合成されることになる。続いて、文字を含む合成画像がＬＣＤ３に表示される。

代替的な実施形態では、異なる画像をワークメモリ１２の複数のエリアに保存し、これ等の保存された画像を、転送マスク回路２７を介して表示メモリ１３の同じ領域に転送することにより、アニメーションを実現することができる。

例えば図１６に示されているように、転送マスク回路２７が転送された画像の右側部分をマスクするように構成されている一方、異なる画像がワークメモリ１２のスキャンエリア１２ａ、１２ｂ、及び１２ｃに保存されてもよい。スキャンエリア１２に保存されている画像データを受け取ると、転送マスク回路１３は、受け取った画像の右側部分をマスクし、左側部分を表示メモリ１３に転送する。転送された部分は、表示メモリ１３の領域１３ａに保存され、これにより、表示メモリ１３に元々保存されている画像に合成される。続いて、表示メモリ１３に保存されている画像が、読み出されてＬＣＤ３に表示される。

これに続いて、ワークメモリ１２からスキャンエリア１２ｂに保存されている画像が読み出される。転送マスク回路２７は、スキャンエリア１２ｂに保存されている画像を受け取り、受け取った画像の右側部分をマスクする一方で、左側部分を表示メモリ１３に転送する。転送された部分は、表示メモリ１３の領域１３ａに保存され、これにより、表示メモリ１３に元々保存されていた画像と合成される。表示メモリ１３では、領域１３ａに保存されている画像が変更される。続いて、表示メモリ１３に保存されている画像が読みだされ、ＬＣＤ３に表示される。これにより、表示メモリ１３の領域１３ａに関連する部分について、ＬＣＤ３に表示される画像を部分的に変更することができる。

スキャンエリア１２ｃについても同様である。転送マスク回路２７は、スキャンエリア１２ｃに保存されている画像を受け取り、受け取った画像の右側部分をマスクする一方、左側部分を表示メモリ１３に転送する。転送された部分は、表示メモリ１３の領域１３ａに保存され、これにより、表示メモリ１３に元々保存されていた画像に合成される。表示メモリ１３では、領域１３ａに保存されていた画像データが変更される。続いて、表示メモリ１３に保存されている画像が読み出され、ＬＣＤ３に表示される。これにより、表示メモリ１３の領域１３ａに関連する部分について、ＬＣＤ３に表示される画像を部分的に変更することができる。

以上に記述されているように、本変形例のコントローラドライバ１は、異なる画像をワークメモリ１２の複数の領域に保存し、保存された画像を転送マスク回路２７を介して表示メモリ１３の同一の領域に転送することにより、アニメーションを実現することができる。本変形例のコントローラドライバは、画像の全体ではなく、ＬＣＤ３に表示される画像の変更される部分のみをワークメモリ１２に提供することにより、アニメーションを実現することができる。このアーキテクチャーは、コントローラドライバ１に送られる画像データの量を低減するために有用である。

（第５変形例）
ベクターデータ４を対応するビットマップデータに変換するためのワークエリアとして使用されるワークメモリ１２が他の目的に使用され、これにより、コントローラドライバ１に様々な機能を提供することが好適である。第５乃至第９変形例では、コントローラドライバ１が、ワークエリアのみならず他の目的でもワークメモリ１２を使用するように構成される。

第５変形例では、コントローラドライバ１は、ワークメモリ１２と表示メモリ１３とを用いて画像スクロールを実現する。図１７は、画像スクロールを行うための手順を示している。初期的に、異なる画像を現すビットマップデータが、ワークメモリ１２及び表示メモリ１３に用意されている。ワークメモリ１２に保存されているビットマップデータは、グラフィックエンジン１１によって生成されてもよいし、メモリコントローラ１８を介してＣＰＵ２から供給されてもよい。

ワークメモリ１２及び表示メモリ１３に保存されているビットマップデータの異なる部分が、順次に選択されて読み出され、ＬＣＤ３は、選択されたビットマップデータ部分に応答して駆動される。例えば、第１フレームでは、ワークメモリ１２に保存されているビットマップデータの全体がワークメモリ１２から読み出され、ＬＣＤ３を駆動するために使用される。次のフレームでは、第２乃至第Ｖラインに対応するビットマップデータ部分がワークメモリ１２から読み出され、第１ラインに対応するビットマップ部分が表示メモリ１３から読み出される。これらのビットマップデータ部分がＬＣＤ３を駆動するために使用される。ワークメモリ１２に保存されているビットマップデータ部分は、表示メモリ１３のビット線を介してデータ線駆動回路１６に転送される。第３変形例において記述されているように、表示メモリ１３のワード線が活性化されなければ、表示メモリ１３に保存されているビットマップデータは破壊されないことに留意されたい。同様に、ビットマップデータの更に他の部分が順次にワークメモリ１２及び表示メモリ１３から順次に読み出される。このような手順によれば、ＬＣＤ３における画像スクロールを有効に実現することができる。

（第６変形例）
第６変形例では、コントローラドライバ１は、フレームレートコントロール技術を用いて疑似階調表示を実現するように構成される。

図１８は、本実施形態において疑似階調表示を実現する方法を示す図である。異なる階調を有する画像が初期的に、ワークメモリ１２及び表示メモリ１３にビットマップ形式で保存される。ワークメモリ１２及び表示メモリ１３に保存される画像が交互に表示され、これにより、疑似階調表示を実現する。第３変形例に記述されているように、表示メモリ１３においてワード線が活性化されなければ、表示メモリ１３に保存されているビットマップデータは破壊されないことに留意されたい。

（第７変形例）
第７変形例では、コントローラドライバ１が、ワークメモリ１２及び表示メモリ１３を用いて、所望の画像の座標及び／又はサイズ変換を行うように構成される。座標変換には、平行移動、回転、反転、及びそれらの組み合わせが含まれる。

本変形例では、図１９に示されているように、メモリコントローラ１８は、ワークメモリ１２及び表示メモリ１３の両方にアクセス可能に構成されている。加えて、メモリコントローラ１８は、座標及び又はサイズ変換を行うように構成される。

図２０は、座標変換の手順を示す図である。メモリコントローラ１８は、表示メモリ１３に保存されているビットマップデータを取得し、取得したビットマップデータに対し、所望の座標変換を行う。メモリコントローラ１８は、続いて、変換されたビットマップデータをワークメモリ１２に保存する。ワークメモリ１２に保存されたビットマップデータは、続いて、表示メモリ１３に転送され、変換されたビットマップデータに応答してＬＣＤ３を駆動する。続いて、ＬＣＤ３は、表示メモリ１３に保存されている変換されたビットマップデータに応答して駆動される。これにより、座標変換された画像がＬＣＤ３に表示される。座標変換の代わりに、又はそれに加えて、サイズ変換が行われ、サイズ変換されたビットマップデータを表示してもよい。

その代わりに、ワークメモリ１２に保存されているビットマップデータが座標及び／又はサイズ変換の後に表示メモリ１３に転送されてもよい。この場合、メモリコントローラ１８は、ワークメモリ１２から受け取ったビットマップデータに所望の座標及び／又はサイズ変換を行い、変換されたビットマップデータを表示メモリ１３に保存する。続いて、ＬＣＤ３が表示メモリ１３に保存されているビットマップに応答して駆動される。これにより、座標及び／又はサイズ変換された画像がＬＣＤ３に表示される。

（第８変形例）
第８変形例では、コントローラドライバ１が、ワークメモリ１２及び表示メモリ１３を用いて画像ディザリングを行うように構成される。画像ディザリングを行うために、本変形例では、メモリコントローラ１８が、ワークメモリ１２及び表示メモリ１３の両方にアクセスし、画像ディザリングのための計算を行うように構成される。

図２１は、画像ディザリングを行う手順を示す図である。メモリコントローラ１８は、ワークメモリ１２からビットマップデータを受け取り、受け取ったビットマップデータの画像に対してディザリングを行う。続いて、メモリコントローラ１８は、ディザリングされた画像を、ビットマップフォーマットで、表示メモリ１３に保存する。ＬＣＤ３は、表示メモリ１３に保存されているビットマップデータに応答して駆動される。これにより、ディザリングされた画像がＬＣＤ３に表示される。好適な実施形態では、ディザリングに使用されるノイズが各フレームで変更され、これにより、フレームレートコントロール（ＦＲＣ）を実現する。これは、ＬＣＤ３に表示される画像の利用可能な階調数を有効に向上させる。

（第９変形例）
第９変形例では、ワークメモリ１２がＬＣＤオーバードライブ技術を実現するためのワークエリアとして使用される；ＬＣＤオーバードライブ技術とは、階調が変化する画素に印加される駆動電圧を修正することにより、ＬＣＤの応答速度を向上させる方法である。図２２Ａは、通常の駆動方法のタイミングチャートを示し、図２２Ｂは、典型的なオーバドライブ方法のタイミングチャートを示している。図２２Ｂに示されているように、典型的なオーバードライブ方法は、あるフレームにおいて階調が増加している画素を、階調に元々対応している電圧よりも高い増加された電圧で駆動するものである。これは、画素の応答時間を有効に低減させる。

従来のＬＣＤシステムでは、コントローラドライバは、ＣＰＵから２つの画像データを受け取る。一つは、普通の画像に対応する画像データであり、他方は、オーバードライブを実現するために生成された画像データである。このようなアーキテクチャーは、ＣＰＵからコントローラドライバに転送される画像データの量を不所望に増大させる。一方、第９実施形態のコントローラドライバ１は、それ自身でオーバードライブのための計算を行うように構成されており、これにより、ＣＰＵ２からコントローラドライバ１に転送される画像データの量を有効に低減する。

ＬＣＤオーバードライブ技術は、前フレーム及び現フレームの画像を比較して、階調が変化する画素を決定し、階調が変化した画素に対して修正された階調を計算することによって行われる。ワークメモリ１２は、修正された階調の計算を行うためのワークエリアに使用される。

具体的には、本変形例では、メモリコントローラ１８は、ワークメモリ１２及び表示メモリ１３の両方にアクセスし、ＬＣＤオーバードライブに必要な計算を行うように構成される。加えて、図２３に示されているように、ルックアップテーブル（ＬＵＴ）２９がワークメモリ１２に提供され、所望の画像のビットマップデータは、表示メモリ１３に提供される。ＬＵＴ２９は、元の階調及び階調の変化の、修正された階調との対応を記述している。

ビットマップデータが表示メモリ１３からラインを単位として順次に取得され、ＬＣＤ３は、読み出されたビットマップデータに応答して駆動される。取得されたラインが、階調が変化した画素を一つまたはそれ以上含んでいる場合、メモリコントローラ１８は、ＬＵＴ２９を参照しながら、階調が変化した画素の階調を修正するための計算を行う。加えて、メモリコントローラ１８は、この計算によって得られた階調修正画像データ３０をワークメモリ１２に保存する。

階調が変化した画素がないラインについては、それに対応するビットマップデータが表示メモリ１３から読み出され、直接にＬＣＤ３を駆動するために使用される。一方、階調が変化した画素が一つ又はそれ以上あるラインについては、ワークメモリ１２に保存されている階調修正画像データ３０がＬＣＤ３を駆動するために使用される。

以上に述べられたアーキテクチャーは、コントローラドライバ１がＬＣＤオーバードライブのための計算を内部的に行うことを可能にする。

（第１０変形例）
第１０変形例では、コントローラドライバ１が、ワークメモリ１２と表示メモリ１３とを利用して、一対の画像の高速演算を行うように構成される。図２４に示されているように、第１０変形例では、グラフィックエンジン１１がワークメモリ１２と表示メモリ１３との両方にアクセスするように構成される。加えて、グラフィックエンジン１１は、一対の画像に対する演算を行うように構成される。一対の画像の一つは、ワークメモリ１２に保存されている画像であり、他方は、表示メモリ１３に保存されている画像である。グラフィックエンジン１１によって行われる演算には、αブレンディング、及び、画像差分の演算を含む。グラフィックエンジン１１は、ワークメモリ１２及び表示メモリ１３に保存されている画像対についてαブレンディングを行い、αブレンディングされた画像をＣＰＵ２に出力する。加えて、グラフィックエンジン１１は、ワークメモリ１２及び表示メモリ１３に保存されている画像の差分を計算し、計算された画像差分をＣＰＵ２に出力するように構成される。画像差分は、ワークメモリ１２、又は表示メモリ１３に保存されている画像を、ＭＰＥＧフォーマットに変換することに使用され得る。

（第１１変形例）
図２５は、第１１実施例のコントローラドライバ１を示すブロック図である。この実施形態では、ベクターデータ４とビットマップデータ５がＣＰＵ２からコントローラドライバ１に、共通のデータバス３５に伝送される。データバス３５上を転送される画像データは、図２５では符号３４によって参照されている。本変形例のコントローラドライバ１は、ＣＰＵ２から受け取ったデータスイッチング信号に応答して、所望の行き先に画像データ３４を転送する信号コントローラ３６を含んでいる。データスイッチング信号は、イメージデータ３４がベクターデータ４とビットマップデータ５の何れであるかを示している。データスイッチング信号は、データバス３５とは別に用意された信号線、又はデータバス３５の信号線のいずれを介して受信されてもよい。同省に、メモリ制御信号６及び他の制御信号は、データバス３５を介して転送されてもよい。第１１変形例に開示されているアーキテクチャーが本実施形態に開示されている他のコントローラドライバのアーキテクチャーに適用可能であることは、当業者には自明的である。

本発明は、ある程度の具体性をもって、その好適な形態で記述されているが、この好適な形態の開示は、構成の詳細において変更され、そして、部品の配置は、以下に述べられる本発明の範囲からはなれない限りにおいて変更され得ると理解される。

特に、本発明は、例えば、ＯＬＥＤ（organic light emitting diode）ディスプレイのような他の表示装置に適用され得ると理解されるべきである。

図１は、本発明の一実施形態におけるコントローラドライバを備えた表示装置のブロック図である。 図２は、コントローラドライバのワークメモリの回路図である。 図３は、コントローラドライバの表示メモリの回路図である。 図４は、コントローラドライバの動作を示す図である。 図５は、コントローラドライバの好適な動作を示す図である。 図６は、画素ラインを単位で画像データを転送する好適な手順を示す図である。 図７は、本発明の第１変形例における表示装置のブロック図である。 図８は、本発明の第２変形例における表示装置のブロック図である。 図９は、第２変形例における好適なコントローラドライバの動作を示す図である。 図１０は、第２変形例における好適なコントローラドライバの動作を示す他の図である。 図１１は、本発明の第３変形例における表示装置のブロック図である。 図１２は、第３変形例におけるコントローラドライバの典型的な動作を示す図である。 図１３は、本発明の第４変形例の表示装置を示すブロック図である。 図１４は、第４変形例におけるコントローラドライバの典型的な動作を示す図である。 図１５は、第４変形例におけるコントローラドライバの他の典型的な動作を示す図である。 図１６は、第４変形例におけるコントローラドライバの更に他の典型的な動作を示す図である。 図１７は、本発明の第５変形例におけるコントローラドライバの典型的な動作を示す図である。 図１８は、本発明の第６変形例におけるコントローラドライバの典型的な動作を示す図である。 図１９は、本発明の第７変形例における表示装置を示すブロック図である。 図２０は、第７変形例におけるコントローラドライバの動作を示す図である。 図２１は、第８変形例におけるコントローラドライバの動作を示す図である。 図２２Ａは、通常の駆動方法の手順を示すタイミングチャートである。 図２２Ｂは、オーバドライブ方法の手順を示すタイミングチャートである。 図２３Ａは、第９実施形態においてワークメモリに保存されたデータを示す図である。 図２３Ｂは、第９実施形態において表示メモリに保存されたデータを示す図である。 図２４は、本発明の第１０変形例における表示装置を示すブロック図である。 図２５は、本発明の第１１変形例における表示装置を示すブロック図である。

Claims (14)

1. ワークメモリと、
   外部から受け取った画像データを第１ビットマップデータに変換し、前記第１ビットマップデータを前記ワークメモリに保存するグラフィックエンジンと、
   前記ワークメモリから転送された前記第１ビットマップデータを受け取り、第２ビットマップデータとして保存する表示メモリと、
   前記第２ビットマップデータを前記表示メモリから受け取り、前記表示メモリから受け取った第２ビットマップデータに応答して表示パネルを駆動する駆動回路
   とを備え、
   前記第１ビットマップデータは、それぞれが、前記第２ビットマップデータによって表される画像の画素の１ラインにそれぞれが対応する複数のラインデータを含み、
   前記第１ビットマップデータの前記ワークメモリから前記表示メモリへの転送は、前記ラインデータのそれぞれが同時に転送されるように行われる
   コントローラドライバ。
2. 請求項１に記載のコントローラドライバであって、
   前記画像データはベクター形式で記述された
   コントローラドライバ。
3. 請求項１に記載のコントローラドライバであって、
   前記画像データは、圧縮画像データを含む
   コントローラドライバ。
4. 請求項１に記載のコントローラドライバであって、
   更に、前記ワークメモリから前記ラインデータを受け取り、一時的に保存するラッチ
   を更に備え、
   前記表示メモリは、前記ラッチを介して前記ラインデータを受け取る
   コントローラドライバ。
5. 請求項４に記載のコントローラドライバであって、
   更に、
   前記第１ビットマップデータの前記ワークメモリから前記表示メモリへの転送と、前記第２ビットマップデータの前記表示メモリからの読み出しとが同期するように、前記ワークメモリと前記表示メモリと前記駆動回路とを制御するコントローラ
   を備えた
   コントローラドライバ。
6. 請求項５に記載のコントローラドライバであって、
   前記第１ビットマップデータの前記ワークメモリから前記表示メモリへの転送は、各フレームの画像の表示の開始を指示するフレーム同期信号の活性化に同期して開始される
   コントローラドライバ。
7. 請求項５に記載のコントローラドライバであって、
   前記コントローラは、前記第１ビットマップデータの前記ワークメモリから前記表示メ
   モリへの転送が、前記第２ビットマップデータの前記表示メモリからの読み出しを追い越
   さないように前記ワークメモリと前記表示メモリと前記駆動回路とを制御する
   コントローラドライバ。
8. 請求項１に記載のコントローラドライバであって、
   前記ワークメモリは、
   複数の第１ビット線と、
   複数の第１ワード線と、
   前記第１ビット線と前記第１ワード線との交点のそれぞれに設けられ、前記第１ビット
   マップデータを記憶する複数の第１メモリセル
   とを含み、
   前記表示メモリは、
   複数の第２ビット線と、
   複数の第２ワード線と、
   前記第２ビット線と前記第２ワード線との交点のそれぞれに設けられ、前記第２ビット
   マップデータを記憶する第２メモリセル
   とを含み、
   前記第１ビット線の数は、前記第２ビット線の数と同一であり、
   前記第１ビット線は、前記第２ビット線にそれぞれに接続されている
   コントローラドライバ。
9. 請求項８に記載のコントローラドライバであって、
   前記第１ワード線の数と、前記第２ワード線の数とは同一である
   コントローラドライバ。
10. 請求項８に記載のコントローラドライバであって、
    更に、前記ワークメモリと、前記表示メモリと、前記駆動回路とを制御するコントローラを備え、
    前記駆動回路は、前記第２ビット線に接続され、
    前記コントローラが、前記表示メモリを非活性化して前記第１ビットマップデータが前記第２ビット線を介して前記ワークメモリから前記駆動回路に転送されることを可能にするように構成されている
    コントローラドライバ。
11. 請求項１０に記載のコントローラドライバであって、
    前記コントローラは、前記ワークメモリ及び前記表示メモリに保存されている前記第１及び第２ビットマップデータの、前記駆動回路に転送されるべき部分を順次に変更するように構成されている
    コントローラドライバ。
12. 請求項１に記載のコントローラドライバであって、
    更に、
    前記表示メモリから受け取った前記第２ビットマップデータを処理し、前記処理された前記第２ビットマップデータを前記ワークメモリに供給する他の演算回路
    を備えた
    コントローラドライバ。
13. 請求項１０のコントローラドライバと、
    複数の第１データ線と、複数の第１ゲート線とを含む第１表示パネルと、
    前記第１データ線にそれぞれに接続された第２データ線と、複数の第２ゲート線とを含む第２表示パネル
    とを備え、
    前記コントローラドライバは、更に、
    前記複数の第１ゲート線を駆動する第１ゲート線駆動回路と、
    前記複数の第２ゲート線を駆動する第２ゲート線駆動回路と、
    前記ワークメモリと前記表示メモリと前記駆動回路と前記第１ゲート線駆動回路と前記第２ゲート線駆動回路とを制御するコントローラ回路
    とを備え、
    前記コントローラドライバの前記駆動回路は、前記第１データ線を駆動し、
    前記コントローラ回路は、前記駆動回路が前記第２表示パネルの前記第２データ線を前記第１表示パネルの前記第１データ線を介して駆動することができるように、前記第１及び第２ゲート線駆動回路を制御するように構成された
    表示装置。
14. 請求項１３に記載の表示装置において、
    前記コントローラ回路は、前記第１ビットマップデータ又は前記第２ビットマップデータの一方に応答して前記第１表示パネルと前記第２表示パネルとに同一の画像が表示されるように、前記第１及び第２ゲート線駆動回路を制御するように構成された
    表示装置。

Images