KR100532266B1 - 다이렉트 컨버전 수신기 및 ｄｃ 오프셋 저감 방법 - Google Patents

Abstract

다이렉트 컨버전 수신기의 내부 회로의 직류 성분 오프셋이, AGC 동작에 기인하여, 허용값을 초과하여 증대할 가능성이 있는 기간을 판정부(18) 및 이득 변화량 검출부(9)에서 검출하고, 이 기간, 하이 패스 필터(12a∼12d)의 컷오프 주파수를 통상 동작시보다도 높게 하여, 해당 필터를 통과한 신호의 과도 응답을 급속하게 수속시키고, 또한, 동시에 AGC 루프를 구성하는 수신 전력 측정부(16), 이득 산출부(22), 이득 제어부(23), 및 회로 전원 제어부(24)의 동작 타이밍을 섬세하고 치밀하게 제어함으로써, DC 오프셋의 증대를 방지하면서, 안정한 회로 동작을 보장한다. 이에 따라, 이 다이렉트 컨버전 수신기를 사용한 CDMA 수신기의 소형화나 저 소비 전력화를 한층 더 달성할 수 있다.

Description

다이렉트 컨버전 수신기 및 ＤＣ 오프셋 저감 방법{DIRECT CONVERSION RECEIVER AND DC OFFSET REDUCING METHOD}

본 발명은 DC(Direct Current) 오프셋 저감 방법, 다이렉트 컨버전 수신기에 있어서의 AGC(Auto Gain Control) 회로, CDMA(Code Division Multiple Access) 수신기 및 베이스 밴드 가변 이득 증폭 회로에 관한 것이다.

다이렉트 컨버전 수신기는, 안테나에서 수신된 RF 신호에, 실질적으로 동일 주파수의 캐리어(국부 신호)를 승산하고, 중간 주파수로의 변환을 생략하여 다이렉트로 베이스 밴드 신호로 변환하는 수신기이며, 무선 수신기의 소형화, 경량화 및 저소비 전력화에 공헌한다.

다이렉트 컨버전 수신기에 있어서는, 예컨대, 일본 특허 공개 평성 제 10-247953 호 공보에 기재되어 있다.

단, 다이렉트 컨버전 수신기는 회로 고유의 직류 오프셋(이하, DC 오프셋)이 발생한다고 하는 문제가 있다.

이 DC 오프셋에 대한 대책으로서는, 전술한 일본 특허 공개 평성 제 10-247953 호의 도 11에 기재되어 있는 바와 같이, 신호 경로에 하이 패스 필터를 삽입하여, 콘덴서에 의해 직류 성분을 저지한다고 하는 방법이 있다.

본원 발명의 발명자는 다이렉트 컨버전 수신기를 휴대 전화와 같은 CDMA 수신기에 탑재하는 것을 검토했다.

그 결과, CDMA 수신기에 필수적인 AGC 회로가 DC 오프셋을 발생시키는 원인으로 되고, 또한, 전술한 하이 패스 필터를 신호 경로에 삽입하는 방법에서는 이 AGC 회로에 기인하는 DC 오프셋의 문제를 해결할 수 없는 것이 명백하게 되었다.

이하, 이 문제점에 대해 설명한다.

CDMA 수신기의 경우, 약(弱) 전계, 강(强) 전계의 어느 쪽의 에어리어에 있어서도, 동일 채널 내의 자신의 단말 정보와 다른 사용자와의 데이터 식별을 항상 정확하게 실행하기 때문에, A/D 컨버터 입력으로의 신호 진폭을 소정의 범위 내에 유지하는 AGC 회로를 마련하는 것이 필수적이다.

AGC 회로의 기본적 동작은, 수신 신호 전력을 실측하여, 목표값과의 비교에 의해 제어 신호를 발생시켜, 그 제어 신호에 의해 가변 이득 증폭기의 이득을 변화시킨다고 하는 것(부귀환 제어 동작)이다.

CDMA 수신기에서는, 특히, 전원 투입시, 간헐 수신(휴대 전화가 대기 상태로 되어 있어, 기지국과의 동기를 간헐적으로 체크하고, 그 밖의 상태에서는 회로 전원을 오프하여 저소비 전력 모드로 하는 수신) 시에 있어서의 회로의 상승 직후에, 혹은, 컴프레스드 모드에 의한 다른 주파수(異周波數) 셀 간의 핸드오버를 행하는 경우, W-CDMA 방식과 GSM(Global System for Mobile communications) 방식과 같이 상이한 방식의 기지국이 혼재하고 있는 아시아 지역 등에서, 방식이 상이한 기지국 간에 핸드오버를 행하는 경우 등에 있어서, 가변 이득 증폭기의 수속 계수를, 현재의 수신 상태에 적합하도록 고속으로 조정할 필요가 있고, 이 경우에는, 부귀환 루프의 이득을 증대시킬 필요가 있다.

즉, 가변 이득 증폭기의 이득을 갱신하는 인터벌을 짧게 하고, 또한, 1회의 이득 갱신 당의 제어값의 변화 폭을 크게 하는 것이 필요하다.

이와 같이, 빈번하게 또한 큰 변화 폭으로 가변 이득 증폭기의 이득을 갱신하면, 그 이득 전환에 따른 전압 변동이, 신호 경로에 개재하는 전술한 하이 패스 필터의 콘덴서에 전달되고, 그 결과로서, 예리한 미분 파형이 순간적으로 출력된다.

이 미분 파형은, 시간 경과와 함께 수속하지만, 그 수속 이전에, 다음 미분 파형이 출력되면, 도 1에 도시하는 바와 같이, 미분 파형이 차례차례 겹쳐지고, 그 결과로서, 회로의 직류 전압이 커져서 어긋나게 되어 버린다. 즉, 큰 DC 오프셋이 발생한다.

이러한 큰 DC 오프셋이 발생하면, 복조 신호의 정밀도가 저하하고, 또한, 정확한 AGC 제어가 곤란하게 된다.

전술한 바와 같이, 다이렉트 컨버전 수신기에 있어서는, 직류 성분을 저지하기 위한 하이 패스 필터가 필요하고, 한편, CDMA 수신기에서는 AGC 회로는 필수이며, 그리고, 하이 패스 필터는 필연적으로 AGC 루프의 구성 요소이기도 하다.

그리고, 예컨대, 전원 투입 시 등의 AGC 제어의 초기에 있어서, AGC의 수속 계수를 크게(이득 변화량을 크게), 고속으로 외계의 전파 환경에 추종시키는 것도 필수적인 것이다. 이와 같이, 수속을 빠르게 하기 위해서 AGC의 추종 능력을 증대시키면, 전술한 바와 같이, 가변 이득 증폭기의 이득 전환에 동기하여 하이 패스 필터로부터 출력되는 미분 파형의 중첩에 의해서 DC 오프셋이 발생하고, 결국, 정확한 AGC 제어가 곤란하게 되어, 가변 이득 증폭기의 이득을 수속시키기까지의 시간이 길어진다고 하는 모순된 결과로 된다.

이와 같이, 다이렉트 컨버전 수신기를, AGC 회로를 탑재한 CDMA 방식 등의 수신기에 적용하고자 하면, AGC 동작에 자기 모순이 발생하고, 따라서, 다이렉트 컨버전 수신기를, CDMA 수신기로서 현실에 사용하는 것은 곤란하다.

발명의 개시

본 발명은, 본원 발명자에 의해서 발견된, 이러한 신규의 문제점을 극복하기 위해서 행해진 것으로, 그 목적은, 다이렉트 컨버전 수신기에 있어서, AGC 제어에 기인하여 발생하는 DC 오프셋을 저감하는 것, 및 DC 오프셋의 발생을 문제로 하지 않고, 정확하고 고속인 AGC 제어를 가능하게 하는 것에 있다.

본 발명에서는, DC 오프셋이 증대할 가능성이 높은 기간을 검출하고, 그 기간에 있어서, 신호 경로에 개재하는 DC 성분 저지용의 하이 패스 필터의 시정수를 통상 동작시보다도 작게 하고, 하이 패스 필터를 통과한 신호의 과도 응답(미분 파형)을 급속하게 수속시키며, 이에 따라, DC 오프셋을 회로의 실제 동작에서 무시할 수 있는 정도로 저감한다.

이에 따라, 미분 파형의 중첩이 없어져, 직류분의 변동 누적이 방지된다. 따라서, 큰 DC 오프셋이 발생하지 않는다.

하이 패스 필터의 시정수를 작게 하는 것은 하이 패스 필터의 컷오프 주파수(차단 주파수)를 높이는 것에 의해 실현된다. 단, 하이 패스 필터의 컷오프 주파수를 소정의 값보다 높게 하면, 즉 변조 신호(수신 신호) 성분의 주파수에 접근시키면, 변조 신호(수신 신호) 성분의 진폭·위상 변화가 커져, 벡터의 어긋남이 커져서 복조 정밀도가 저하한다고 하는 새로운 문제가 발생한다.

여기서 말하는 복조 정밀도란, E. V. M. (오류·벡터·매그니튜드)의 것으로, 이 복조 정밀도는, 왜곡을 갖는 실제의 수신 신호를 복조하는 타이밍이, 이상적인 파형의 수신 신호를 복조하는 타이밍(이상의 샘플링점)으로부터, 얼마만큼 어긋나 있는지에 의해 결정된다.

즉, 하이 패스 필터의 시정수를 변화시키는 것은 수신 신호의 파형에 지금까지와는 상이한 변형을 부여하는 것으로도 되어, 이것이 복조 정밀도를 저하시키는 원인으로 된다.

그래서, 본 발명에서는, 큰 DC 오프셋이 대폭 발생할 때(발생할 위험성이 높을 때)에만 하이 패스 필터의 컷오프 주파수를 높게 하여, 발생한 DC 오프셋을 신속하게 정상 상태와 동일한 레벨로 수속시키고, 이외의 기간에서는 하이 패스 필터의 컷오프 주파수를 통상대로 낮게 한다.

이와 같이, 하이 패스 필터의 시정수의 전환을 수신 상태(수신기의 동작 상태를 포함함)에 따라 적절하게 제어함으로써, 수신 정밀도의 저하를 문제로 하지 않고, DC 오프셋을 효과적으로 억제하고, 또한，고속이며 정확한 AGC 제어를 행할 수 있다.

즉, 본 발명의 AGC 회로에서는, 자신의 AGC 제어 동작에 기인하여 DC 오프셋이 증대한다고 하는 본질적인 문제에 대한 대책이 이루어지고 있고, 안정한 동작이 항상 보장된다.

도 1은 하이 패스 필터의 컷오프 주파수를 종래 대로 고정한 경우에, 과도 응답 파형끼리의 중첩이 발생하여 큰 DC 오프셋이 발생하는 형태를 나타낸 도면,

도 2는 베이스 밴드 가변 이득 증폭 회로내의 가변 이득 증폭기에 있어서의 제어값(아날로그 제어 전압)과 설정되는 이득과의 관계를 도시한 도면,

도 3은 베이스 밴드 가변 이득 증폭 회로내의 가변 이득 증폭기에 있어서의 제어값(설정 데이터)과 설정되는 이득과의 관계를 도시한 도면,

도 4는 도 10의 다이렉트 컨버전 수신기에 있어서의, 하이 패스 필터의 컷오프 주파수와 복조 정밀도(오류 특성)와의 관계를 도시한 도면,

도 5는 하이 패스 필터의 컷오프 주파수를 3 단계로 변화시킨 경우의 과도 응답 파형이 수속하는 형태를 나타내는 파형도,

도 6은 도 10의 다이렉트 컨버전 수신기에 있어서의 AGC 제어에 의해, 가변 이득 증폭기에 설정하는 이득이 변화한 경우에, 그 이득의 변동(레벨 변동)에 비례하여 DC 오프셋이 증대하는 형태를 나타낸 도면,

도 7은 DC 오프셋량과 복조 신호의 비트 오류율(BER)과의 관계를 도시한 도면,

도 8은 DC 오프셋량과 평균 전력 측정값과의 관계를 도시한 도면,

도 9는 하이 패스 필터의 컷오프 주파수를, 통상보다도 고측으로 전환한 경우에, 과도 응답 파형끼리의 중첩이 발생하지 않는 형태를 나타낸 도면,

도 10은 본 발명의 실시예 1에 따른 다이렉트 컨버전 수신기(AGC 회로를 내장한 CDMA 수신기)의 구성을 나타내는 블럭도,

도 11의 (a)는 도 10의 다이렉트 컨버전 수신기에 있어서, AGC 모드 1(고속 추종 모드 : 하이 패스 필터의 차단 주파수의 전환을 따른 모드)이 채용되어 있는 경우에, 수신 평균 전력을 측정하는 타이밍을 나타내는 타이밍도,

도 11의 (b)는 도 10의 다이렉트 컨버전 수신기에 있어서, AGC 모드 2(저속 추종 모드 : 하이 패스 필터의 차단 주파수의 전환이 없는 모드)가 채용되어 있는 경우에, 수신 평균 전력을 측정하는 타이밍을 나타내는 타이밍도,

도 12의 (a)는 도 10의 다이렉트 컨버전 수신기에 있어서, AGC 모드 1(고속 추종 모드 : 하이 패스 필터의 차단 주파수의 전환을 따른 모드)이 채용되어 있는 경우에 있어서의, 1회의 갱신당의 이득 변화량과 갱신 주기의 예를 나타내는 도면,

도 12의 (b)는 도 10의 다이렉트 컨버전 수신기에 있어서, AGC 모드 2(저속추종 모드 : 하이 패스 필터의 차단 주파수의 전환이 없는 모드)가 채용되어 있는 경우에 있어서의, 1회의 갱신당의 이득 변화량과 갱신 주기의 예를 나타내는 도면,

도 13의 (a)는 도 10의 다이렉트 컨버전 수신기에 있어서, AGC 모드 1(고속 추종 모드 : 하이 패스 필터의 차단 주파수의 전환을 따른 모드)이 채용되어 있는 경우에 있어서의, AGC 루프를 구성하는 각 부의 동작 타이밍을 나타내는 타이밍도,

도 13의 (b)는 도 10의 다이렉트 컨버전 수신기에 있어서, AGC 모드 2(저속 추종 모드 : 하이 패스 필터의 차단 주파수의 전환이 없는 모드)가 채용되어 있는 경우에 있어서의, AGC 루프를 구성하는 각 부의 동작 타이밍을 나타내는 타이밍도,

도 14는 본 발명의 AGC 회로(도 10의 다이렉트 컨버전 수신기에 탑재되어 있는 AGC 회로)의 주요한 동작 순서를 나타내는 흐름도,

도 15는 도 10의 다이렉트 컨버전 수신기의 주요한 구성은 그대로 하고, 베이스 밴드 가변 이득 증폭 회로의 전원 제어 방식만을 변경한 변형예의 구성을 나타내는 블럭도,

도 16은 본 발명의 실시예 2에 따른 다이렉트 컨버전 수신기(AGC 회로를 내장한 CDMA 수신기)의 구성을 나타내는 블럭도,

도 17은 도 16의 다이렉트 컨버전 수신기의 주요한 구성은 그대로 하여, 베이스 밴드 가변 이득 증폭 회로의 전원 제어 방식만을 변경한 변형 예의 구성을 나타내는 블럭도,

도 18은 본 발명의 실시예 3에 따른 다이렉트 컨버전 수신기의 회로 구성의 일례(가변 이득 증폭기의 이득 제어를 시리얼 데이터에 의해 실행하는 회로)를 나타내는 블럭도,

도 19는 본 발명의 실시예 3에 따른 다이렉트 컨버전 수신기의 회로 구성의 일례(전원 온을 트리거로 하여 하이 패스 필터의 시정수를 전환하는 회로)를 나타내는 블럭도,

도 20은 본 발명의 실시예 3에 따른 다이렉트 컨버전 수신기의 회로 구성의 일례(PLL 신디사이저를 이용하여, 하이 패스 필터의 시정수의 전환을 지시하는 회로)를 나타내는 블럭도이다.

발명을 실시하기 위한 최선의 형태

본 발명의 골자는, AGC 제어에 기인하여 DC 오프셋이 증대하는 상황으로 되었을 때에, 하이 패스 필터의 시정수를 작게 하여, 직류분의 변동의 누적을 방지하여 DC 오프셋을 저감하는 것이다.

여기서 DC 오프셋이 증대하는 상황인 것을 검출하는 방법으로서는, 크게 나누어 다음 3개의 방법이 생각된다.

제 1 방법은 이득 제어의 이득 변화량을 검출하여, 미리 설정한 임계값을 초과한 경우에 DC 오프셋이 증대할 위험성이 있다고 판단하는 방법이며, 제 2 방법은 사용자에 의해 전원 투입 시, 간헐 수신이 상승 시 등을 내부의 제어 신호에 근거하여 검지하고, DC 변동이 발생하기 쉬운 타이밍을 특정하는 방법이며, 제 3 방법은, 컴프레스드 모드 시 등에 있어서, 수신 신호에 포함되는 통지 정보로부터 셀 간을 이동하는 등의 정보를 입수하고, 이에 따라 DC 변동이 발생하는 타이밍을 특정하는 방법이다.

본 발명에서는, AGC 제어에 의한 가변 이득 증폭기의 이득 전환에 기인하는 DC 오프셋의 증대가 걱정되는 상황을, 상술한 방법 중 어느 한 방법으로 검출하여, 하이 패스 필터의 시정수를 아주 약간의 기간만큼 변화시켜, 직류분의 오차의 누적을 미연에 방지한다.

이하, 본 발명의 실시예에 대해 첨부 도면을 참조하여 상세하게 설명한다.

(실시예 1)

본 실시예의 특징은, 가변 이득 증폭기의 이득 변화량을 검출하여, 하이 패스 필터의 시정수를 전환하는 것이다.

본 발명의 다이렉트 컨버전 수신기의 구성이나 동작을 설명하기 전에, 우선, 하이 패스 필터의 컷오프 주파수의 전환이, 다이렉트 컨버전 수신기에 있어서의 DC 오프셋의 저감에 유효한 이유에 대해 도 1∼도 9를 이용하여 설명한다.

도 2는 아날로그 제어 전압을 이용하여 가변 이득 증폭 회로의 이득을 변화시킨 경우의 가변 이득 증폭기의 이득 특성을 나타내고, 도 3은 디지털 제어 신호(시리얼 데이터)에 의한 제어를 행한 경우의 가변 이득 증폭기의 이득 특성을 나타내고 있다.

본 실시예에 따른 발명은, 도 2 혹은 도 3에 도시하는 바와 같이, 이득이 선형으로 변화하는 특성을 갖는 가변 이득 증폭 회로에 있어서 실현 가능하다.

도 4는 하이 패스 필터의 컷오프 주파수와 수신 신호의 복조 정밀도(오차 특성)의 관계를 나타내고, 도 5는 하이 패스 필터의 컷오프 주파수에 대한 미분 파형의 수속 특성을 나타낸다. 도 5에 있어서, 특성 S1, S2, S3의 순서대로 컷오프 주파수가 높게 되어 있다.

도 4로부터 알 수 있는 바와 같이, 컷오프 주파수가 높게 되면 변조 신호 성분의 진폭·위상 변화가 커짐으로써 복조 정밀도가 저하한다.

또한, 도 5로부터 알 수 있는 바와 같이, 하이 패스 필터의 컷오프 주파수를 높게 하면, 하이 패스 필터의 과도 특성에 의해 미분 파형이 발생한 경우에, 그 미분 파형의 전압 레벨의 수속에 소요되는 시간이 줄어든다.

즉, 하이 패스 필터의 컷오프 주파수를 증대시키면, 미분 파형의 수속이 빨라지지만, 한편으로, 복조 정밀도가 열화하여 간다. 따라서, 수신 특성을 우선할 때에는 하이 패스 필터의 컷오프 주파수를 낮추지 않으면 안 되고, 또한, 이에 대하여 DC 변동의 수속을 우선할 때에는 하이 패스 필터의 컷오프 주파수를 높게 하지 않으면 안 된다.

도 6은 가변 이득 증폭기에 설정하는 이득의 변동량과, 발생하는 DC 오프셋량의 대응 관계를 도시하는 도면이다.

도 6으로부터 알 수 있는 바와 같이, 베이스 밴드 가변 이득 증폭 회로에 있어서는, 이득 변화량에 비례하여 DC 변동량이 증가하여 가는 경향이 있다. 이로부터, 가변 이득 증폭 회로에 설정하는 이득의 변화가 클 때(AGC 모드 1일 때)에만, 하이 패스 필터의 컷오프 주파수를 DC 변동이 안정하기까지의 일정 기간만큼 높게 하고, 그 이외일 때(AGC 모드 2일 때)에는, 컷오프 주파수를 낮게 함으로써, 상황에 맞춘 최적의 제어가 가능하게 되는 것이 추측된다.

한편, 도 7에 감도점 부근의 DC 오프셋값에 의한 복조 신호의 BER(Bit Error Rate) 특성을 나타내고, 도 8에 수신 전계가 일정 상태에 있어서의, DC 오프셋값에 대응한 평균 전력 측정값의 변화를 나타낸다.

도 7로부터, DC 오프셋값이 증가함에 따라서 복조 신호의 BER 특성이 열화하여 가는 것을 알 수 있고, 도 8로부터 DC 오프셋값이 증가함에 따라서 측정 전력값이 높은 값을 도시하는 바와 같이 되는 것을 알 수 있다.

즉, DC 오프셋은 소정의 값까지는 영향이 적은 것이고, 이 영향이 적은 범위의 최대의 오프셋값을 허용값(임계값)으로서 정하고, DC 오프셋이 이것을 초과하였을 때에는, 하이 패스 필터의 컷오프 주파수를 높게 하고, 그 이하에서는 하이 패스 필터의 컷오프 주파수를 낮게 하는 것이 최선이라고 할 수 있다.

도 1은, 종래와 같이, 하이 패스 필터의 컷오프 주파수를 고정한 채로, 가변 이득 증폭기의 이득 전환을 짧은 인터벌로 빈번하게 행한 경우에 있어서, DC 오프셋이 누적하여 가는 형태를 나타내고 있고, 도 9는, 본 발명을 이용하여, 하이 패스 필터의 컷오프 주파수를 적절하게 전환한 경우의, DC 오프셋의 변동의 형태를 나타내고 있다.

도 1로부터 알 수 있는 바와 같이, 1회의 이득 전환에 대응하여 발생한 미분 파형의 전압 변동이 충분히 수속되기 전에, 다음의 미분 파형이 출력되면, 직류분의 시프트가 차례차례 누적하여 가고, 결과적으로, 지극히 큰 DC 오프셋이 발생하는 것으로 된다.

이러한, 큰 DC 오프셋이 발생할 위험성이 높은 것은, 예컨대, 전원 투입 시 등에, 가변 이득 증폭기의 이득을 대폭으로 또한 고속으로 변화시킬 수 있다.

예컨대, 가령, 가변 이득 증폭기의 이득을 10 단계로 변화시킬 수 있는 것으로 하고, 현재의 이득이 레벨 1이었던 것을 레벨 10까지 변화시키는 경우에, 일거에 10 단계의 레벨을 변화시키는 것은 불가능하므로, 각 레벨마다 단계적이면서 고속으로 레벨을 변화시킬 필요가 있다.

이 때, 1회의 이득의 전환에 따라, 하이 패스 필터로부터는, 차례차례 미분 파형이 출력되고, 도 1에 도시하는 바와 같이, 직류분의 시프트가 누적하여, 전체로서 큰 DC 오프셋으로 된다.

이에 반해, 도 9에 도시하는 바와 같이, 하이 패스 필터의 시정수를 작게 하면, 미분 파형은 첨예화하여, 전압 레벨은 급속하게 수속한다. 즉, 각 미분 파형의 중첩이 없어지고, 이에 따라, 직류분의 시프트가 누적한다고 하는 사태가 확실하게 방지되는 것으로 된다.

따라서, 본 발명과 같이, DC 오프셋이 증대할 위험성이 높은 타이밍에서, 하이 패스 필터의 컷오프 주파수를 순간적으로 높게 하여 시정수를 작게 함으로써, 과도 응답에 의한 DC 변동이 발생하더라도 신속하게 수속시킴으로써 DC 변동의 누적을 방지하여, 항상, DC 변동량을 문제가 없는 레벨로 억제하는 것이 가능해진다.

이상의 고찰에 근거하여, 본 실시예에서는, 하이 패스 필터의 컷오프 주파수를 동적으로 변화시킴과 동시에, 그와 같은 컷오프 주파수의 변화를 고려하면서, AGC 루프를 구성하는 각 부의 동작 타이밍을 섬세하고 치밀하게 제어함으로써, DC 오프셋의 증대를 확실히 방지하면서, 안정한 회로 동작을 보장한다.

도 10에 도시되는 바와 같이, 본 실시예의 다이렉트 컨버전 방식의 수신기는 안테나(25), 수신용의 밴드 패스 필터(RX-BPF)(26), 로우 노이즈 증폭기(LNA)(1), 직교 믹서(2a, 2b), 국부 발진기(로컬)(3), 위상 변환기(4), 베이스 밴드 가변 이득 증폭 회로(6), 직류 커트 콘덴서 C1, C2, A/D 컨버터(13a, 13b), 디코더(17), 판정부(18), 수신 전력 측정부(16), 타이밍 제어부(20), 이득 산출부(22), 이득 제어부(23)를 갖는다.

또한, 베이스 밴드 가변 이득 증폭 회로(6)는 이득 가변 증폭기(7a, 7b, 7c, 7d, 7e, 7f), 로우 패스 필터(LPF)(8a, 8b), 컷오프 주파수 전환 하이 패스 필터(HPF)(12a, 12b, 12c, 12d), 올 패스 필터(APF)(14a, 14b), 이득 변화량 검출부(9), 필터 제어부(11)를 갖는다.

다음에, 다이렉트 컨버전 수신기의 동작에 대해 설명한다.

안테나(25)에서 수신된 신호는, RX-BPF(26)에 의해, 수신 대역 이외의 불필요한 신호 성분(송신기에 의한 노이즈를 포함함)이 제거된 후, LNA(1)에 입력된다. LNA(1)은, 변조된 수신 신호(f0±Δf)를 증폭한 후, 2개의 직교 믹서(2a, 2b)에 출력한다.

국부 발진기(3)는 LNA(1)의 출력 주파수와 동일 주파수의 신호를 발진하여(f0), 위상 변환기(4)에 출력한다. 위상 변환기(4)는 국부 발진기(3)로부터 출력된 신호를, 직교 믹서(2a)에는 위상을 그대로, 직교 믹서(2b)에는 90도 위상을 진행시켜 출력한다. 직교 믹서(2a, 2b)는, LNA(1)로부터의 출력(f0±Δf)과, 위상 변환기(4)로부터의 출력(f0)을 승산하고, 발생한 베이스 밴드 신호(Af)를 베이스 밴드 가변 이득 증폭 회로(6)에 출력한다.

베이스 밴드 가변 이득 증폭 회로(6)에 입력된 신호는, LPF(8a, 8b), HPF(12a, 12b, 12c, 12d), 및 APF(14a, 14b)에서 소정의 불필요한 주파수 성분이 제거되고, 또한, 가변 이득 증폭기(7a, 7b, 7c, 7d, 7e, 7f)에서, 소정의 이득에 따라서 증폭된다.

여기서, HPF(12a, 12b, 12c, 12d)는, 필터 제어부(11)에 의해서 미리 설정된 컷오프 주파수에 따라서, 베이스 밴드 신호의 해당 컷오프 주파수 이하의 주파수 성분을 제거한다.

또한, 가변 이득 증폭기(7a, 7b, 7c, 7d)의 이득은 이득 제어부(23)에 의해서 동적으로 조정된다.

베이스 밴드 가변 이득 증폭 회로(6)의 출력 신호는, 위상이 90도 상이한 I 성분 및 Q 성분마다, 직류 커트 콘덴서 C1, C2를 경유한 후, A/D 컨버터(13a, 13b)에서 A/D 변환이 행해져, 디코더(17)에서 디코드(역확산을 포함함)된다. A/D 컨버터(13a, 13b)의 각 출력은 수신 전력 측정부(16)에도 출력된다.

수신 전력 측정부(16)에서는, 수신 신호의 I 성분 및 Q 성분의 진폭의 2승값을 가산 후, 전력값으로 환산한다. W-CDMA 방식과 같이 피크 팩터(factor)가 상이한 수신 신호를 수신하는 장치에 있어서는, 수신 타이밍에 의해 수신 레벨이 상이하기 때문에(시스템적으로 결정됨), 전력 측정값을 소정의 일정 구간에서 평균화함으로써 전력값 환산할 필요가 있다. 이 측정 구간은 판정부(18)로부터 출력되는 수신 모드 신호에 의해 결정된다. 이 점에 대해서는 후술한다.

판정부(18)에는, 수신 신호가 포함되는 각종의 정보가 공급되고, 또한, 전원투입을 통지하는 신호 VD나, 간헐 수신시에 있어서의 타이밍 제어 신호 VX도 공급된다.

이 판정부(18)는, 수신 신호에 포함되는 각종의 정보로부터 현재의 수신 상태를 판정하거나, 혹은, 전원 투입 통지 신호 VD나, 간헐 수신시에 있어서의 타이밍 제어 신호 VX에 의해서, 현재의 다이렉트 컨버전 수신기의 동작 상태를 판정하여, 그 판정 결과를 타이밍 제어부(20)에 통지함과 아울러, AGC 모드 신호(19)를 수신 전력 측정부(16), 이득 산출부(22) 및 이득 제어부(23)에 인가한다.

또, 타이밍 제어부(20)는, 수신 전력 측정부(16), 이득 산출부(22), 이득 제어부(23), 및 베이스 밴드 가변 이득 증폭 회로(6)에 있어서의 회로 전원 제어부(24)의 각각에 제어 신호(21a∼21d)를 인가하여, 각 부의 타이밍을 통괄적으로 제어한다. 회로 전원 제어부(24)는, 베이스 밴드 가변 이득 증폭 회로(6)의 전원을 간헐적으로 온/오프시켜, 소위 간헐 수신(대기 수신 모드)을 실현한다.

여기서, 본 실시예에 있어서의 AGC 모드로서는 고속 모드(모드 1)와 저속 모드(모드 2)가 있고, 고속 모드(모드 1)는, 예컨대, 전원 투입 직후에서 동기 확립 전, 간헐 수신 상승 시, 다른 주파수 측정 상승 시 등에서, 수신 환경에 적응하여 가변 이득 증폭기(7a, 7b, 7c, 7d, 7e, 7f)의 이득을 고속으로 추종시킬 때에 채용되는 모드이다.

한편, 저속 모드(모드 2)는, 가변 이득 증폭 회로의 이득 조정이 수속하여, 안정된 데이터 수신이 행해지고 있을 때에 채용되는 모드이며, 이 모드에서는, DC 오프셋의 증대를 초래하지 않도록, 가변 이득 증폭 회로의 이득의 갱신 빈도를 적게 하고, 또한, 1회의 갱신량을 작게 하여, 이득 전환에 따른 고조파 성분의 레벨을 억제한다.

수신 전력 측정부(16), 이득 산출부(22), 이득 제어부(23) 각각의 동작 타이밍은 판정부(18)로부터 출력되는 AGC 모드 신호와, 타이밍 제어부(20)로부터 출력되는 타이밍 제어 신호(21a∼21c)에 근거하여 결정된다.

또한, 회로 전원 제어부(24)의 동작 타이밍은 타이밍 제어부(20)로부터 출력되는 타이밍 제어 신호(21d)에 의해 제어된다.

이득 제어부(23)는 이득 산출부(22)가 산출한 이득을 가변 이득 증폭기(7a, 7b, 7c, 7d, 7e, 7f)의 각각에 설정한다.

이득 변화량 검출부는, 가변 이득 증폭기의 이득 변동량(전회의 설정값과 이번의 설정값과의 차분량)이 소정의 임계값을 초과하는 경우에, 이것을 필터 제어부(11)에 통지한다.

필터 제어부(11)는, 이득 변화량 검출부(9)로부터의 통지를 수취하면, 하이 패스 필터(12a, 12b, 12c, 12d)의 컷오프 주파수를 높게 전환하여, 시정수를 작게 하여 DC 변동을 조속히 수속시키고, 일정 시간 경과 후에 다시 컷오프 주파수를 낮게 한다. 이러한 하이 패스 필터의 컷오프 주파수의 전환은, AGC 모드 1일 때에 행해진다. 즉, AGC 모드 1은 하이 패스 필터의 컷오프 주파수의 전환에 따른 모드이다.

한편, 전술한 AGC 모드 2일 때에는, 필터 제어부(11)는 하이 패스 필터의 컷오프 주파수를 낮은 채로(통상의 컷오프 주파수대로) 유지한다.

이상의 동작에 의해, AGC 회로를 탑재하는 다이렉트 컨버전 수신기에 있어서, AGC 제어에 기인하여 큰 DC 오프셋이 발생하는 것을 확실하게 방지할 수 있다.

단, AGC 회로에서는, 부귀환 제어 루프의 구성 요소인 각 부가, AGC 모드에 대응하여 협동해서 동작하는 것이 필요하다. 따라서, 하이 패스 필터의 시정수의 전환을 고려하여, 각 부의 동작 타이밍을 최적화하는 것이 중요하다.

이러한 관점에서, 본 실시예에서는, 수신 전력 측정부(16)에서는, AGC 모드에 대응하여, 전력 측정 동작의 타이밍을 적절하게 변경한다.

도 11의 (a)는 AGC 모드 1(하이 패스 필터의 전환에 따른 모드)에 있어서의 평균 전력 측정의 타이밍예를 나타내는 도면이며, 도 11의 (b)는 AGC 모드 2에 있어서의 평균 전력 측정의 타이밍예를 나타내는 도면이다.

도 11의 (a)에서, 평균 전력 측정 기간이 t1∼t3인 것으로 하여(이 기간은, 예컨대, 1 슬롯 기간에 대응함), 그 초기의 기간(t1∼t2)에서는, 하이 패스 필터의 과도 응답에 의해서 DC 오프셋이 증대할 위험성이 높고(따라서, 이 기간에 있어서 하이 패스 필터의 시정수의 전환이 행해짐), 전력 측정이 정확하게 행해지지 않을 가능성이 높기 때문에, 그 구간의 전력 측정을 제외하여, 그 이후의 측정을 행한다.

한편, AGC 모드 2(AGC가 수속하여, 안정한 수신이 행해지고 있는 상태에 대응하는 모드)에서는, 도 11의 (b)에 도시하는 바와 같이, 측정 정밀도를 높이기 위해서, 측정 구간을 넓게 취한다(기간 t1∼t3). 이에 따라, 하이 패스 필터의 동작에 관계되지 않고 전력 측정을 정확하게 실행하는 것이 가능해진다.

또, 이득 산출부(22)의 동작도, AGC 모드에 대응하여, 적절하게 제어된다. 즉, 수신 전력 측정부(16)와 마찬가지로, 판정부(18)로부터의 AGC 모드 신호(19) 및 타이밍 제어부(20)로부터의 제어 신호(21b)에 근거하여, 이득 산출 방법이나, 이득 제어부(23)로의 데이터 송출 타이밍이 결정된다.

도 12의 (a)는, AGC 모드 1일 때의, 1회의 갱신 당의 이득 변화량 및 갱신 주기의 일례를 나타내고, 도 12의 (b)는, AGC 모드 2일 때의, 1회의 갱신 당의 이득 변화량 및 갱신 주기의 일례를 나타내고 있다.

도 12의 (a)와 같이, AGC 모드 1일 때에는, 이득 변동량(가변 이득 증폭기에 설정되는 이득의 이번값과 전회값과의 차)이 커지는 것이 예상되기 때문에, 하이 패스 필터의 컷오프 주파수의 전환을 전제로 하여, 1회의 이득 변화량을 크고, 이득 갱신 타이밍을 빠르게 함으로써, 신속하게 최적의 수신 신호의 진폭에 수속시킨다.

도 12의 (a)에서, f1∼t3은, 이득 산출부(22)에서 산출되는 이득값이며, 각 이득값의 레벨은, 단계적으로 변화하고 있다. 1회의 갱신 당의 변화량이 최대인 것은, 이득값 f1이며, 이 때에는, 레벨 L0으로부터 레벨 L1로 변화하고 있고, 이것이 허용되는 최대의 변화량(이득의 최대의 변화폭) LMS1로 된다. 또한, 이득의 갱신 주기도 짧은 간격(시각 t1∼t3)으로 행해진다.

한편, 도 12의 (b)에 도시하는 바와 같이, AGC 모드 2일 때에는, 이득 변동량이 그 만큼 크지 않는 것이 예상되기 때문에, 1회 당의 이득 변화량을 작고, 이득 갱신 타이밍을 천천히 함으로써 하이 패스 필터의 특성에 맞춘 제어가 적당하다. 특히, AGC 모드 2인 때에는, 데이터 수신이 행해지고 있는 경우도 있어, 허용값을 초과한 DC 오프셋을 발생시키지 않을 정도의 이득 변동으로 되도록 설정함으로써, 안정적인 수신이 가능하게 된다.

즉, 도 12의 (b)에서는, 1회의 갱신 당의 이득 변화량의 허용 최대 폭이 LMS2로 억제되어 있다. 또한, 이득의 갱신 간격도 길게 하여(시각 t4∼t8), 큰 DC 오프셋을 발생시키지 않고 안정한 동작을 행할 수 있도록 배려하고 있다.

또, 이득 변경의 갱신 타이밍은, 실사용 상태에 있어서의 페이딩 주파수, 변조 신호의 포락선(엔벨로프)과의 겸용 때문에, 적응적으로 결정하는 것이 바람직하다.

또, 이득 산출부(22)로부터의 출력은, 이득 산출값을 그대로 시리얼 데이터로서 출력하더라도 좋고, 직류 전압을 이용하여 이득 제어를 행하는 타입의 가변 이득 증폭기의 경우에는, 이득 산출부(22)의 산출 데이타값을 D/A 변환기에 의해 아날로그 전압으로 변환하여, 가변 이득 증폭기에 공급한다. 시리얼 데이터에 의한 제어에 대해서는, 도 18∼도 20을 이용하여, 이후에 구체적으로 설명한다.

이득 제어부(23)에서도 마찬가지로, 판정부(18)로부터의 AGC 모드 신호나 타이밍 제어부(20)로부터의 제어 신호(21c)에 근거하여 동작 타이밍이 결정된다.

이득 산출부(22)로부터의 산출값을 수신한 후, 신속하게 이득 제어부(23)로부터 이득 제어 신호 S를 베이스 밴드 가변 증폭기(6)에 출력함으로써, 이득 산출부(22)에 있어서의 이득값의 산출 주기(출력 주기)에 동기한 이득의 갱신을 실현할 수 있다.

도 13의 (a)는, AGC 모드 1에 있어서의, AGC 제어 루프를 구성하는 각 부의 동작 타이밍의 일례를 나타내는 타이밍도이며, 도 13의 (b)는, AGC 모드 2에 있어서의, AGC 제어 루프를 구성하는 각 부의 동작 타이밍의 일례를 나타내는 타이밍도이다.

도 13의 (a)에 도시하는 바와 같이, AGC 모드 1일 때에는, 시각 t1∼t2에 있어서, 이득 제어부(23)에 의한 가변 이득 증폭기(7a∼7f)의 이득 제어가 행해지고, 시각 t2∼t3에 있어서, 이득 변화량 검출부(9)가 이득 변화(이번값과 전회값과의 차분)가 측정된다.

검출된 이득 변화량이 임계값을 초과하고 있는 경우에는, 시각 t3∼t4의 기간에 있어서, 필터 제어부(11)에 의해, 하이 패스 필터(12a∼12d)의 컷오프 주파수(fc)가 높은 주파수로 전환되고, 큰 DC 오프셋이 발생할 가능성이 낮게 된 시각 t4에, 하이 패스 필터의 컷오프 주파수는 본래의 낮은 주파수로 되돌아간다.

수신 전력 측정부(16)는, 시각 t3∼t4의 기간은 수신 전력의 측정을 중지하고, 시각 t4로부터 수신 평균 전력의 측정을 개시한다. 수신 전력의 측정은 시각 t5까지 행해져, 시각 t5∼t6에 있어서, 실측된 수신 전력에 근거하여, 가변 이득 증폭기에 설정해야 할 이득값이 이득 산출부(22)에 의해 산출된다. 그리고, 시각 t6 이후, 동일한 제어가 행해진다.

AGC 모드 2일 경우에는, 도 13의 (b)에 도시하는 바와 같이, 시각 t1∼t2에서 이득 제어가 행해지고, 시각 t2∼t3에서 이득 변화가 검출되며, 시각 t3∼t6에서 전력 측정이 행해지고, 시각 t8∼t9에서 이득값이 산출된다. 이후, 마찬가지의 제어가 행해진다.

도 14에, AGC 제어 동작(AGC 모드의 전환, 하이 패스 필터의 컷오프 주파수의 전환 동작을 포함함)의 주요한 순서를 나타낸다. 도 14의 흐름에서는, 다이렉트 컨버전 수신기가, 소비 전력 삭감을 위해 간헐 수신(기지국으로부터의 호출을 간헐적으로 체크하고, 그 이외의 기간은 회로의 전원을 오프하는 형태의 수신)을 행하고 있는 것을 전제로 하고 있다.

우선, 전원이 투입되거나, 혹은, 간헐 수신의 상승 타이밍으로 되어 수신부가 온되면(단계(100)), 전원 투입 직후인지, 간헐 수신 상승 시인지, 혹은, 컴프레스드 모드에 의한 다른 주파수 측정 상승 시인지를 판정부(18)가 판정한다(단계(101)).

여기서, 전원 투입 직후, 간헐 수신 상승 시, 혹은, 컴프레스드 모드에 의한 다른 주파수 측정 상승 시인 경우에는, 가변 이득 증폭기의 이득이 수속되고 있지 않고, 이득 전환에 따라 DC 오프셋이 증대할 가능성이 높기 때문에, AGC 모드 1로 이행하고(단계(102)), 그 이외의 경우에는, 수신 모드 2로 이행한다(단계(109)).

AGC 모드 1에서는, 루프를 돌린 회수를 기록하기 위한 파라미터 n을 0(zero)으로 클리어(clear)한 후(단계(103)), 전력 측정(필요한 경우에는, 이것과 병행하여, 이득 변화량 검출부(9), 필터 제어부(11)의 제어에 의해 하이 패스 필터의 컷오프 주파수의 전환)이 행해진다(단계(104)).

그리고, 이득 산출(단계(105)), 이득 제어(단계(106))가 행해져, 루프가 10회 돌려져 있지 않은 경우에는 AGC 제어를 속행하고(단계(107, 108)), 수신부가 비(非) 동작으로 되기 직전까지(단계(116)), 동일한 제어를 반복한다.

한편, AGC 모드 2일 때에는, 전력 측정을 행하여(단계(110)), 이득 산출(단계(111)), 이득 제어(단계(112)), 데이터 판정(단계(113))을 행한다.

그리고, 단계(114)에서, m회의 동기 이탈을 검출하면, 가변 이득 증폭기의 이득 설정을 처음부터 다시 할 필요가 있으므로 AGC 모드 2로 되돌아가고, 한편, 동기 이탈이 검출되지 않으면, 수신부가 비 동작으로 되기 직전까지(단계(115)), 동일한 제어를 반복한다.

이와 같이, 본 실시예의 다이렉트 컨버전 수신기(AGC 내장의 W-CDMA 방식의 수신기)에서는, AGC 제어에 의한 가변 이득 증폭기의 이득 전환에 따라 DC 오프셋이 증대한다고 하는 문제점에 대해, 하이 패스 필터의 시정수를 짧게 하여 과도 응답을 고속으로 흡수한다고 하는 대책이 자동적으로 채용됨과 아울러, 그러한 하이 패스 필터의 컷오프 주파수(차단 주파수)의 전환에 따른 모드(AGC 모드 1)와, 안정된 동작 시에 있어서의 모드(AGC 모드 2)로 나누어, AGC 제어 루프를 구성하는 각 부의 동작을, 최적으로 제어함으로써, AGC를 불안정화시킬 염려도 없고, 대단히 양호한 부귀환 제어가 실현된다.

도 15에 변형예의 구성을 나타낸다. 도 15의 다이렉트 컨버전 수신기의 구성은, 도 10의 구성과 거의 동일하지만, 베이스 밴드 가변 이득 증폭 회로(6)의 전원을 온/오프시키기 위한 구성이 상이하다.

도 10의 경우, 베이스 밴드 가변 이득 증폭 회로(6)에 내장되는 회로 전원 제어부(24)가, 타이밍 제어부(20)로부터의 타이밍 제어 신호(21d)에 근거하여, 회로 전원을 온/오프하고 있다.

이에 반해, 도 15에서는, 가변 증폭기용 전원 제어부(50)를 외부에 마련하며, 여기에서 전원 전압의 공급을 제어하도록 하고 있다. 도 15의 베이스 밴드 가변 이득 증폭 회로(6)에는, 외부로부터 공급되는 전원 전압을 입력하기 위한 회로(전원 입력부)(51)가 마련되어 있다.

(실시예 2)

도 16은, 본 발명의 실시예 2에 따른 다이렉트 컨버전 수신기(AGC 내장의 W-CDMA 방식의 수신기)의 구성을 나타내는 블럭도이다.

본 실시예에 따른 수신기의 주요한 구성은, 전술한 실시예 1(도 10)과 거의 동일하지만, 본 실시예의 경우, 하이 패스 필터의 시정수의 전환 제어를, 판정부(18)로부터 출력되는 AGC 모드 신호(19) 및 타이밍 제어부(20)로부터의 타이밍 제어 신호(21e)에 근거하여 실행하는 것으로 하여, 도 10의 이득 변화량 검출부(9)를 제거한 점에 특징이 있다.

상술한 바와 같이, 하이 패스 필터의 컷오프 주파수의 전환이 필요하게 되는 것은, 전원 투입 직후와 같이, AGC가 완전히 수속하고 있지 않고, 고속으로 루프를 돌려서, 가변 이득 증폭기의 이득을 전파 환경에 고속 추종시킬 필요가 있을 때이다.

이러한 경우의 AGC 루프의 각 부의 동작은, 판정부(18) 및 타이밍 제어부(20)에 의해, 통괄적으로 제어되어 있다. 따라서, 판정부(18)로부터 출력되는 AGC 모드 신호(19) 및 타이밍 제어부(20)로부터 출력되는 제어 신호(21e)에 의해서, 하이 패스 필터의 전환 타이밍도 제어하는 것이 가능하다.

이러한 관점으로부터, 도 16에서는, 필터 제어부(11)에, 판정부(18)로부터 출력되는 AGC 모드 신호(19) 및 타이밍 제어부(20)로부터 출력되는 제어 신호(21e)를 인가하고 있다.

이에 따라, 도 10에 있어서 마련되어 있던 이득 변화량 검출부(9)가 불필요하게 되어, 회로의 간소화를 도모할 수 있다.

단, 도 16의 구성을 채용하는 경우에는, 판정부(18)로부터 출력되는 AGC 모드 신호(19)를 필터 제어부(11)에 전달하는 신호선에 있어서의 지연과, 타이밍 제어부(20)로부터 출력되는 제어 신호(21e)를 전달하는 신호선에 있어서의 지연을 정밀하게 정렬할 필요가 있다.

도 17은, 변형예의 구성을 나타내는 블럭도이다.

도 17의 다이렉트 컨버전 수신기의 구성은, 도 16의 구성과 거의 동일하지만, 베이스 밴드 가변 이득 증폭 회로(6)의 전원을 온/오프 시키기 위한 구성이 상이하다.

도 16의 경우, 베이스 밴드 가변 이득 증폭 회로(6)에 내장되는 회로 전원 제어부(24)가, 타이밍 제어부(20)로부터의 타이밍 제어 신호(21d)에 근거하여, 회로 전원을 온/오프하고 있다.

이에 반해, 도 17에서는, 가변 증폭기용 전원 제어부(50)를 외부에 마련하며, 여기로부터 전원 전압의 공급을 제어하도록 하고 있다. 도 17의 베이스 밴드 가변 이득 증폭 회로(6)에는, 외부로부터 공급되는 전원 전압을 입력하기 위한 회로(전원 입력부)(51)가 마련되어 있다.

(실시예 3)

본 발명의 특징인 하이 패스 필터의 컷오프 주파수의 전환을 실제의 회로에서 실행하는 경우의 실현 방법으로서는 여러 가지의 것이 생각된다. 본 실시예에서는, 전술한 실시예에서는 개시되어 있지 않는, 컷오프 주파수 전환을 위한 구성의 변형예에 대해 설명한다.

도 18의 다이렉트 컨버전 수신기에서는, 가변 이득 증폭기의 이득 제어를, 아날로그 제어 신호가 아니라, 디지털 데이터(시리얼 데이터)에 의해 실행하는 예를 나타내고 있다.

이득 제어부(23)로부터는, 이득 제어 신호(시리얼 데이터)가 출력된다. 이 시리얼 데이터는, 예컨대, 16 비트의 폭을 갖고, 그 중의 10 비트를 이득 데이터로 하고, 나머지 6 비트는, 각종 제어에 자유롭게 사용할 수 있도록 해 놓는다.

그리고, 하이 패스 필터의 컷오프 주파수의 전환을 행하게 하는 경우에는 제어 데이터를 "1"로 하고, 반대로, 제어 데이터가 "0"일 때에는, 컷오프 주파수의 전환은 실행하지 않기로 한다.

이와 같이, 이득 조정을 디지털 데이터에 의해서 실행하는 경우에는, 하이 패스 필터의 컷오프 주파수의 전환 유무를 나타내는 데이터를 송신하는 것은 용이하다.

단, 베이스 밴드 가변 이득 증폭 회로(6)에 있어서, 인터페이스로서, D/A 변환기를 마련할 필요가 있다. 또한, 아날로그 제어 신호에 의한 이득 조정의 경우, AGC 모드 2로부터 AGC 모드 1로의 전환으로, 하이 패스 필터의 컷오프 주파수를 높이고, AGC 모드 1로부터 AGC 모드 2로의 전환으로, 다시, 컷오프 주파수를 본래대로 되돌린다고 하는 동작을 자동적으로 행하게 할 수 있지만, 디지털 데이터에 의한 이득 조정의 경우, 하이 패스 필터의 컷오프 주파수를 일단 높인 후, 그것을 본래대로 되돌리기 위해서는, 재차, 디지털 데이터를 입력하여 지시하거나, 혹은 타이머에 의한 시간 제어를 행할 필요가 있다.

도 18에서는, 베이스 밴드 가변 이득 증폭 회로(6) 내에, D/A 컨버터(501)를 마련함과 동시에, 타이머(502)를 마련하고, 하이 패스 필터의 컷오프 주파수를 전환하고 나서 소정 시간이 경과한 것을 검출할 수 있도록 하며, 그 소정 시간 경과의 타이밍으로, 필터 제어부(11)가, 컷오프 주파수를 본래대로 되돌리도록 하고 있다.

도 19에서는, 아날로그 제어 신호에 의한 이득 조정의 경우에 있어서, 베이스 밴드 가변 이득 증폭 회로(6)의 전원의 온을 트리거로 하여, 필터 제어부(11)가 하이 패스 필터의 컷오프 주파수를 높여 전환하도록 하고 있다.

즉, 전술한 바와 같이, DC 오프셋의 증대가 문제로 되는 상태의 하나로서, 전원 투입 직후나 간헐 수신 시의 회로 전원 온 직후의 상태가 있고, 이러한 상태에 있는 것은, 회로 전원을 제어하는 부분의 동작을 관측함으로써 파악하는 것이 가능하다.

그래서, 도 19에서는, 전원 입력부(51)로부터 전원 전압이 공급되는 타이밍으로, 필터 제어부(11)가 하이 패스 필터의 컷오프 주파수를 높여 전환한다. 그 후, 타이머(502)에서 소정 시간의 경과를 체크하여, 소정 시간 경과 후의 타이밍으로, 컷오프 주파수를 본래대로 되돌린다.

도 19의 구성의 경우, 도 10과 같이 이득 변동량을 관측할 필요는 없고, 전원의 온에만 착안하여 하이 패스 필터의 시정수의 전환을 행할 수 있기 때문에, 회로 구성을 간소화할 수 있다.

또한, 도 20에서는, 베이스 밴드 가변 이득 증폭 회로(6)가 PLL 회로(PLL을 이용한 주파수 신디사이저)를 내장하고 있는 것을 전제로 하여, 외부로부터, 이 PLL 회로의 출력 신호의 주파수를 제어함으로써, 하이 패스 필터의 컷오프 주파수의 전환 지시를 행하는 것이다.

PLL 주파수 신디사이저(PLL 회로)는, PLL의 루프에 가변 분주기를 삽입하여, 이 분주기에 설정하는 분주비를 변화시킴으로써, 소망하는 주파수의 발진 출력을 취출하는 회로이다.

도 20에서는, 이러한 PLL 회로(703)가, 베이스 밴드 가변 이득 증폭 회로(6)에 구비되어 있다. 그리고, 신디사이저 제어부(701)로부터 시리얼 제어 데이터를 출력하고, 시리얼 인터페이스(702)가 이 시리얼 제어 데이터를 해독하여, PLL 회로(703)의 발진 주파수의 전환 및 컷오프 주파수를 전환하는 제어 신호로서, 필터 제어부(11)에 인가하도록 한다(발진 주파수의 전환, 즉, 이주파(異周波) 확인에 의해, 큰 전계 레벨 변동이 예상되기 때문에, 동시에 컷오프 주파수의 전환을 행함).

이와 같이, 베이스 밴드 가변 이득 증폭 회로(6)에 구비되어 있는 기존의 회로를 이용함으로써, 효율적으로 하이 패스 필터의 컷오프 주파수의 전환을 행할 수 있다. 또, 컷오프 주파수를 바탕으로 되돌리는 제어는, 도 18, 도 19의 경우와 마찬가지로, 타이머(502)를 이용하여 실행한다.

이상 설명한 바와 같이, 본 발명의 다이렉트 컨버전 수신기에 있어서의 AGC 회로, 및 이것을 탑재한 CDMA 수신기에서는, 수신 신호의 진폭 안정화를 위해 필수인 AGC 동작을 환경에 적응시켜 고속으로, 또한 안정하게 행하게 하는 것을 보장하면서, 그 AGC 동작에 기인하여 발생하는 DC 오프셋(하이 패스 필터의 과도 응답 파형의 누적에 의한 DC 시프트의 증대)의 문제를, 하이 패스 필터의 시정수를 극히 짧은 시간만큼 작게 하여 과도적인 진동 파형을 급속하게 수속시킨다고 하는 신규의 방법을 이용하여, 확실하게 방지할 수 있다.

즉, 하이 패스 필터의 컷오프 주파수(fc)를 전환함으로써, 항상 최적의 수신 상태가 실현된다.

즉, 종래와 같이, 하이 패스 필터의 특성이 고정되어 있는 경우(하이 패스 필터의 컷오프 주파수가 낮은 상태)에서는, 가변 이득 증폭기의 이득 변화가 클 때, DC 오프셋의 발생에 의해, 복조 타이밍이, 이상적인 타이밍(샘플링점)으로부터의 어긋남이 크게 되어 복조 정밀도(비트 에러 레이트)가 저하하고, 또한, 큰 전력 측정 오차가 발생하여, 실질적으로 수신 불능 상태에 빠져 버린다.

한편, 하이 패스 필터의 컷오프 주파수를 높게 하면, 즉 변조 신호(수신 신호) 성분의 주파수에 접근시키면, 변조 신호(수신 신호)의 진폭·위상의 변화가 커져 복조 정밀도를 저하시킨다. 이 문제가 있기 때문에, 하이 패스 필터의 컷오프 주파수는 낮추어 설정해 놓는 것이 좋으며, 이렇게 해 놓으면, DC 오프셋의 변동이 발생하지 않는다고 하는 조건 하에서는, 양호한 수신 상태를 실현할 수 있는 것으로 된다.

따라서, 이들 양쪽의 경우의 장점을 얻을 수 있도록 하기 위해, 본 발명에서는, 하이 패스 필터의 컷오프 주파수를, 최적의 타이밍에서 동적으로 전환한다.

이에 따라, 과도 특성이 우수한 하이 패스 필터(컷오프 주파수가 높은 상태)와, 정 특성이 우수한 하이 패스 필터(컷오프 주파수가 낮은 상태)의 쌍방의 장점을 취입할 수 있고, 이에 따라, 항상, 양호한 수신 상태가 실현되는 것으로 된다.

또한, CDMA 수신기에 있어서 불가결한 AGC에 관해서는, 수신 정밀도의 저하를 걱정하지 않고, 최적의 제어(고속 모드나 저속 모드가 자유 자재인 전환 등)를 행할 수 있다.

이에 따라, 조밀하고 저 소비 전력성이 우수하다고 하는 특성을 갖는 다이렉트 컨버전 수신기를, CDMA 방식(W-CDMA 방식이나 IS95에 준거한 방식을 포함함)의 수신기에 현실적으로 탑재하는 것이 가능해지고, 이에 따라, 수신기의 소형화, 저 소비 전력화가 실현된다.

이상 설명한 바와 같이, 본 발명에서는, 다이렉트 컨버전 수신기의 내부 회로의 직류분 오프셋이, AGC 동작에 기인하여, 허용값을 초과하여 증대할 가능성이 있는 기간에 있어서, 하이 패스 필터의 컷오프 주파수(시정수)를 동적으로 전환하여 제어해서, 직류분의 시프트의 누적(가산)을 방지한다. 이에 따라, 다이렉트 컨버전 수신기를, AGC 회로를 내장하는 통신 기기(W-CDMA 방식의 수신기 등)에, 안심하여 탑재하는 것이 가능해진다.

또한, 본 발명의 다이렉트 컨버전 수신기에 있어서의 AGC 회로는, AGC 동작 자체에 기인하여, DC 오프셋이 증대한다고 하는 문제에 대한 대책 회로(즉, 위험 기간을 검출하여 하이 패스 필터의 시정수를 전환하는 회로)를 내장하고 있기 때문에, 종래 예와 같이, 수신 상태에 고속 추종하도록 AGC 루프의 이득을 높이면, 오히려, AGC의 수속을 늦추는 사태가 발생한다고 하는 자기 모순이 발생하지 않고, 따라서, 환경에 따라, 자유롭게 AGC 제어를 행할 수 있다.

또한, AGC 회로는, 부귀환 제어 루프를 구성하는 각 부가, 서로 협동하여 동기를 취하면서 안정하게 동작하는 것이 필요하지만, 본 발명의 AGC 회로에서는, 하이 패스 필터의 컷오프 주파수의 전환 유무를 고려하여 복수의 AGC 모드를 마련하여, 각 모드마다, 각 부가 최적의 동작을 행하도록 배려하고 있다. 즉, 가변 이득 증폭기 내의 하이 패스 필터만의 제어가 아니고, 측정부, 산출부, 이득 제어부, 가변 증폭기 내의 전원 제어부의 모두를 각각, 적절하게 제어하고 있기 때문에, AGC 회로는, 어떠한 상태에 있더라도, 항상 안정하게 동작하는 것이 보장된다.

본 발명을 이용하는 것에 의해, 우수한 특성을 가지면서, DC 오프셋의 문제가 있기 때문에, 실용화하기 어려웠던 다이렉트 컨버전 수신기를, CDMA 수신기로서, 실제로 사용하는 것이 가능해진다. 이에 따라, CDMA 수신기의 소형화나 저 소비 전력화(전지의 장기 수명화)를 한층 더 달성하는 것이 가능해진다.

본 발명의 일 형태에 의하면, DC 오프셋이 증대할 가능성이 높은 기간에 있어서, 신호 경로에 개재하는 DC 성분 저지용의 하이 패스 필터의 시정수를 통상 동작시보다도 작게 한다. 이에 따라, 하이 패스 필터를 통과한 신호의 과도 응답을 급속하게 수속시켜, 미분 파형의 중첩을 없애는 것에 의해, 직류분의 시프트가 누적되는 것을 방지한다.

본 발명의 다른 형태에 의하면, 상기의 구성에 있어서, AGC 제어 루프의 구성 요소인 가변 이득 증폭기에 설정되는 이득값의 변화량이 소정량을 초과한 것, 혹은, 현재의 다이렉트 컨버전 수신기가, 전원 투입 직후의 기간, 간헐 수신에 있어서의 수신기의 상승 직후의 기간, W-CDMA 시스템에 있어서의 다른 주파수 측정의 개시 직후의 기간 중 어느 하나에 있는 것을 검출하여, DC 오프셋이 증대할 가능성이 높은 기간이라고 판정한다.

본 발명의 다른 형태의 AGC 회로는, AGC 제어 루프의 구성 요소인 가변 이득 증폭기에 설정되는 이득값의 변화량이 소정량을 초과하였을 때, 혹은, 현재의 다이렉트 컨버전 수신기가, 전원 투입 직후의 기간, 간헐 수신에 있어서의 수신기의 상승 직후의 기간, W-CDMA 시스템에 있어서의 다른 주파수 측정의 개시 직후의 기간 중 어느 하나에 있을 때에, 상기 하이 패스 필터의 차단 주파수를 통상 동작에 있어서의 주파수보다 높은 주파수로 전환하여, 하이 패스 필터의 시정수를 작게 해서, DC 변동을 고속으로 수속시키는 필터 제어부를 갖고 있다.

본 발명의 다른 형태의 ACC 회로는, 이득 변화량 검출부에서, 가변 이득 증폭기의 이득의 변화량이 소정량 이상인 것을 검출하여, 그 검출 결과의 통지를 수취하며, 필터 제어부가, 하이 패스 필터의 차단 주파수를 고측으로 전환한다.

본 발명의 다른 형태의 AGC 회로는, 상기의 구성에 있어서, 하이 패스 필터의 차단 주파수가 고측으로 전환되고 있는 기간에서는, 이득 산출기 및 이득 제어부는, 1회의 갱신당의 이득 변화 폭을 크게 할 지, 혹은, 갱신의 주기를 짧게 할 지의 적어도 하나를 실행하여, 통상의 동작시보다도 고속인 AGC 제어를 실현한다. DC 오프셋의 위험성이 저감되어 있기 때문에, 부귀환 루프의 이득을 높게 하여, 수신 환경으로의 추종을 고속화하는 것이다.

본 발명의 다른 형태의 AGC 회로는, 상기의 구성에 있어서, 필터 제어부는, 하이 패스 필터의 차단 주파수를 고측으로 전환한 후, 다시 저측으로 되돌리고, 전력 측정부는, 소정 기간에 있어서의 평균 수신 전력을 측정할 때에, 소정 기간 내의 하이 패스 필터의 차단 주파수가 고측으로 전환되고 있는 구간에 있어서는, 수신 전력의 측정을 행하지 않는다. DC 오프셋이 증대하는 기간에 있어서의 전력의 실측값은 신뢰성이 낮기 때문에, 이것을 AGC 제어의 기초로 하고 있지 않는 것으로, 제어의 신뢰성 저하를 방지하는 것이다.

본 발명의 다른 형태의 AGC 회로는, 하이 패스 필터를 통과한 신호의 DC 오프셋이 증대할 가능성이 높은 상태인지 여부를, 복조 처리 후의 신호에 포함되는 정보에 근거하거나, 혹은, 다이렉트 컨버전 수신기 자체의 동작 상태에 근거하여 판정하고, 그 판정 결과를 필터 제어부에 통지하는 판정부를 마련하여, 판정부로부터의 통지를 수취하면, 필터 제어부는, 하이 패스 필터의 차단 주파수를, 고측으로 전환하도록 하였다. 이 구성에 의하면, 상기 기재의 이득 변화량 검출부가 불필요하게 된다.

본 발명의 다른 형태의 CDMA 수신기는, 상기 어느 한 형태에 기재된 AGC 회로를 탑재한 CDMA 수신기이며, 이 CDMA 수신기는, 다이렉트 컨버전 수신기가 갖는 소형, 경량, 저 소비 전력이라고 하는 우수한 특성을 갖고, 또한, DC 오프셋에 기인하는 복조 정밀도의 저하나 AGC 제어의 불안정화라고 하는 문제도 없고, 안정한 동작을 보장한다.

본 발명의 다른 형태의 베이스 밴드 가변 이득 증폭 회로는, 이득 변동량을 검출하여 하이 패스 필터의 차단 주파수를 전환하는 구성을 취한다.

본 발명의 다른 형태의 베이스 밴드 가변 이득 증폭 회로는, AGC 모드 신호와 타이밍 제어 신호에 근거하여 하이 패스 필터의 차단 주파수를 전환하는 구성을 취한다.

본 발명의 다른 형태의 베이스 밴드 가변 이득 증폭 회로는, 디지털 제어 데이터를 수취하여, 하이 패스 필터의 차단 주파수를 전환하는 구성을 취한다.

본 발명의 다른 형태의 베이스 밴드 가변 이득 증폭 회로는, PLL 신디사이저를 이용하여 하이 패스 필터의 차단 주파수를 전환하는 구성을 취한다.

본 발명의 다른 형태의 베이스 밴드 가변 이득 증폭 회로는, 전원 온의 타이밍을 기준으로 하여 하이 패스 필터의 차단 주파수를 전환하는 구성을 취한다.

본 명세서는, 2002년 1월 29일에 출원된 특허 출원 제 2002-020251 호에 근거한다. 이 내용을 모두 여기에 포함시켜 놓는다.

본 발명은, 다이렉트 컨버전 수신기에 있어서의 AGC(Auto Gain Control) 회로, CDMA(Code Division Multiple Access) 수신기 및 베이스 밴드 가변 이득 증폭 회로에 적용할 수 있다.

Claims (18)

1. 삭제
2. 삭제
3. 삭제
4. 수신한 고주파 신호에, 이 고주파 신호와 실질적으로 동일한 주파수의 국부 신호를 승산하여 직접, 베이스밴드 신호로 변환하고, 그 베이스 밴드 신호를, 가변 이득 증폭기, 로우 패스 필터 및 DC 성분 커트용 하이 패스 필터를 구성 요소로 포함하는 베이스 밴드 가변 이득 증폭 회로에 의해 증폭한 후, A/D 변환 및 복조 처리를 행하는 다이렉트 컨버전(direct conversion) 수신기에서의 AGC 회로로서,

   A/D 변환 후의 신호에 근거하여 수신 전력을 측정하는 전력 측정부와,

   측정된 수신 전력과 수속 목표값과의 차의 정보로부터 상기 가변 이득 증폭기의 이득을 산출하는 이득 산출기와,

   산출된 이득에 근거하여, 상기 가변 이득 증폭기의 이득을 제어하는 이득 제어부와,

   상기 하이 패스 필터의 차단 주파수를 적어도 고저 2 단계로 전환하는 기능을 갖는 필터 제어부와,

   상기 이득 제어부에 의한 제어의 결과, 상기 가변 이득 증폭기의 이득이 소정량 이상으로 변화하는 것을 검출하면, 상기 필터 제어부에 통지하는 이득 변화량 검출부

   를 갖되,

   상기 필터 제어부는, 상기 이득 변화량 검출부로부터의 통지를 수취하면, 상기 하이 패스 필터의 차단 주파수를 고측으로 전환하고,

   상기 이득 산출기 및 상기 이득 제어부는, 상기 하이 패스 필터의 차단 주파수가 고측으로 전환되어 있는 기간에서는, 1회당 이득의 갱신 폭을 크게 하거나, 혹은 갱신 주기를 짧게 하는 것 중 적어도 하나를 실행하는

   다이렉트 컨버전 수신기에서의 AGC 회로.
5. 삭제
6. 제 4 항에 있어서,

   상기 필터 제어부는, 상기 하이 패스 필터의 차단 주파수를 고측으로 전환한 후, 다시 저측으로 되돌리고,

   상기 전력 측정부는, 소정 기간에서의 평균 수신 전력을 측정할 때에, 상기 소정 기간내의, 상기 하이 패스 필터의 차단 주파수가 고측으로 전환되어 있는 구간에 대해서는, 수신 전력의 측정을 행하지 않는

   다이렉트 컨버전 수신기에서의 AGC 회로.
7. 수신한 고주파 신호에, 이 고주파 신호와 실질적으로 동일한 주파수의 국부 신호를 승산하여 직접, 베이스 밴드 신호로 변환하고, 그 베이스 밴드 신호를, 가변 이득 증폭기, 로우 패스 필터 및 DC 성분 커트용 하이 패스 필터를 구성 요소로 포함하는 베이스 밴드 가변 이득 증폭 회로에 의해 증폭한 후, A/D 변환 및 복조 처리를 행하는 다이렉트 컨버전 수신기에서의 AGC 회로로서,

   A/D 변환 후의 신호에 근거하여 수신 전력을 측정하는 전력 측정부와,

   측정된 수신 전력과 수속 목표값과의 차의 정보로부터 상기 가변 이득 증폭기의 이득을 산출하는 이득 산출기와,

   산출된 이득에 근거하여, 상기 가변 이득 증폭기의 이득을 제어하는 이득 제어부와,

   상기 하이 패스 필터의 차단 주파수를 적어도 고저 2 단계로 전환하는 기능을 갖는 필터 제어부와,

   상기 하이 패스 필터를 통과한 신호의 DC 오프셋이 증대할 가능성이 높은 상태인지 여부를, 상기 복조 처리 후의 신호에 포함되는 정보에 근거하거나, 혹은, 상기 다이렉트 컨버전 수신기 자체의 동작 상태에 근거하여 판정하고, 그 판정 결과를 상기 필터 제어부에 통지하는 판정부

   를 갖되,

   상기 필터 제어부는, 상기 판정부로부터의 통지를 수취하면, 상기 하이 패스 필터의 차단 주파수를 고측으로 전환하고,

   상기 이득 산출기 및 상기 이득 제어부는, 상기 하이 패스 필터의 차단 주파수가 고측으로 전환되어 있는 기간에서는, 1회당 이득의 갱신 폭을 크게 하거나, 혹은 갱신 주기를 짧게 하는 것 중 적어도 하나를 실행하는

   다이렉트 컨버전 수신기에서의 AGC 회로.
8. 삭제
9. 제 7 항에 있어서,

   상기 필터 제어부는, 상기 하이 패스 필터의 차단 주파수를 고측으로 전환한 후, 다시 저측으로 되돌리고,

   상기 전력 측정부는, 소정 기간에서의 평균 수신 전력을 측정할 때에, 상기 소정 기간내의, 상기 하이 패스 필터의 차단 주파수가 고측으로 전환되어 있는 구간에 대해서는, 수신 전력의 측정을 행하지 않는

   다이렉트 컨버전 수신기에서의 AGC 회로.
10. 삭제
11. 청구항 4에 기재된 다이렉트 컨버전 수신기에서의 AGC 회로를 탑재한 CDMA 수신기.
12. 청구항 7에 기재된 다이렉트 컨버전 수신기에서의 AGC 회로를 탑재한 CDMA 수신기.
13. 다이렉트 컨버전 수신기에 탑재되는, 베이스 밴드 신호를 증폭하기 위한 베이스 밴드 가변 이득 증폭 회로로서,

    상기 베이스 밴드 신호를 증폭하기 위한 가변 이득 증폭기와,

    베이스 밴드 신호의 신호 경로에 개재하는 직류 저지용의 차단 주파수를 적어도 고저 2 단계로 변화시킬 수 있는 하이 패스 필터와,

    상기 가변 이득 증폭기에 설정되는 이득의 변화량이 소정량 이상으로 변화하고 있는 것을 검출하는 이득 변화량 검출부와,

    이 이득 변화량 검출부에 의해, 상기 이득의 변화량이 소정량 이상으로 변화하고 있는 것이 검출된 경우에, 상기 하이 패스 필터의 차단 주파수를 고측으로 전환하는 필터 제어부와,

    상기 하이 패스 필터의 차단 주파수가 고측으로 전환되어 있는 기간에서, 상기 이득의 1회당 갱신 폭을 크게 하거나, 혹은 갱신 주기를 짧게 하는 것 중 적어도 하나를 실행하는 이득 제어부

    를 갖는 베이스 밴드 가변 이득 증폭 회로.
14. 삭제
15. 다이렉트 컨버전 수신기에 탑재되는, 베이스 밴드 신호를 증폭하기 위한 베이스 밴드 가변 이득 증폭 회로로서,

    상기 베이스 밴드 신호를 증폭하기 위한 가변 이득 증폭기와,

    베이스 밴드 신호의 신호 경로에 개재하는 직류 저지용의 차단 주파수를 적어도 고저 2 단계로 변화시킬 수 있는 하이 패스 필터와,

    상기 가변 이득 증폭기에 설정하는 이득 데이터, 및 상기 하이 패스 필터의 차단 주파수의 전환 지시 데이터를 포함하는 디지털 데이터를 아날로그 신호로 변환하는 D/A 컨버터와,

    이 D/A 컨버터의 변환 출력에 포함되는, 상기 차단 주파수의 전환 지시 데이터에 대응하는 신호에 근거하여, 상기 하이 패스 필터의 차단 주파수를 전환하는 필터 제어부와,

    상기 하이 패스 필터의 차단 주파수가 고측으로 전환되어 있는 기간에서, 상기 이득 데이터의 1회당 갱신 폭을 크게 하거나, 혹은 갱신 주기를 짧게 하는 것 중 적어도 하나를 실행하는 이득 제어부

    를 갖는 베이스 밴드 가변 이득 증폭 회로.
16. 다이렉트 컨버전 수신기에 탑재되는, 베이스 밴드 신호를 증폭하기 위한 베이스 밴드 가변 이득 증폭 회로로서,

    상기 베이스 밴드 신호를 증폭하기 위한 가변 이득 증폭기와,

    베이스 밴드 신호의 신호 경로에 개재하는 직류 저지용의 차단 주파수를 적어도 고저 2 단계로 변화시킬 수 있는 하이 패스 필터와,

    PLL 신디사이저 회로와,

    이 PLL 신디사이저 회로의 발진 주파수를 지정하는 지정 데이터를 포함하는 디지털 제어 신호를 수신하고, 또한, 상기 지정 데이터에 의해 지정된 바와 같이 상기 PLL 신디사이저 회로로부터 출력되는 발진 출력을, 상기 하이 패스 필터의 차단 주파수를 전환하기 위한 제어 신호로서 출력하는 인터페이스 회로와,

    상기 인터페이스 회로로부터 출력되는 상기 제어 신호에 근거하여, 상기 하이 패스 필터의 차단 주파수를 전환하는 필터 제어부

    를 갖는 베이스 밴드 가변 이득 증폭 회로.
17. 다이렉트 컨버전 수신기에 탑재되는, 베이스 밴드 신호를 증폭하기 위한 베이스 밴드 가변 이득 증폭 회로로서,

    상기 베이스 밴드 신호를 증폭하기 위한 가변 이득 증폭기와,

    베이스 밴드 신호의 신호 경로에 개재하는 직류 저지용의 차단 주파수를 적어도 고저 2 단계로 변화시킬 수 있는 하이 패스 필터와,

    상기 베이스 밴드 가변 이득 증폭 회로의 전원의 온/오프를 실행하는 회로와,

    이 전원의 온/오프를 실행하는 회로에 의해서 전원이 오프로부터 온으로 변화한 것을 트리거(trigger)로 하여, 상기 하이 패스 필터의 차단 주파수를 전환하는 필터 제어부

    를 갖는 베이스 밴드 가변 이득 증폭 회로.
18. 다이렉트 컨버젼 수신기에서 발생하는 DC 오프셋을 저감하는 방법으로서,

    상기 다이렉트 컨버젼 수신기의 AGC 이득의 변화량이 소정량 이상으로 변화하는 기간, 전원 투입 직후로부터 소정 기간, 간헐 수신으로부터 상승 직후의 소정 기간, 또는 다른 주파수 측정 개시로부터 소정 기간에 있는 것을 검출하고,

    검출된 기간에서, 신호 경로에 개재하는 DC 성분 방지용 필터의 시정수를 통상 동작시보다도 작게 하며,

    또한, 상기 검출된 기간에서, 상기 AGC 이득의 1회당 갱신 폭을 크게 하거나, 혹은 갱신 주기를 짧게 하는 것 중 적어도 하나를 실행하는

    DC 오프셋 저감 방법.