JP2005101693A - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP2005101693A
JP2005101693A JP2003329465A JP2003329465A JP2005101693A JP 2005101693 A JP2005101693 A JP 2005101693A JP 2003329465 A JP2003329465 A JP 2003329465A JP 2003329465 A JP2003329465 A JP 2003329465A JP 2005101693 A JP2005101693 A JP 2005101693A
Authority
JP
Japan
Prior art keywords
signal
input
level
agc
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003329465A
Other languages
English (en)
Other versions
JP2005101693A5 (ja
Inventor
Hiroyuki Yamamoto
裕之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2003329465A priority Critical patent/JP2005101693A/ja
Publication of JP2005101693A publication Critical patent/JP2005101693A/ja
Publication of JP2005101693A5 publication Critical patent/JP2005101693A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】 受信特性の劣化を防ぎ、受信を安定に動作させることが可能な受信機を提供する。
【解決手段】 受信した無線周波数信号を帯域制限、増幅、周波数変換するアナログ信号処理部(2,3,5)と、このアナログ信号処理部の信号をデジタル信号に変換するA/D変換部(11−1,11−2)と、入力信号のDCオフセットを検出し補正する機能(14,15,12−1,12−2,7−1,7−2)と、入力信号のレベルを検出し所定に保つために制御するAGC機能(17,18,19,10−1,10−2)と、デジタル信号を処理する信号処理部(16)を有する受信機において、前記AGC機能の入力検出にフィルタを挿入してDC成分を除去した上で入力信号の電力レベルを検出してAGC制御することを特徴とする。
【選択図】 図1

Description

本発明は、無線通信システムで使用可能な基地局、車載局、携帯局に組み込まれる受信機に係り、ダイレクトコンバージョン受信方式を用いたものでDCオフセット量を検出し補正する機能およびAGC機能を備える受信機に関するものである。
近年の無線通信システムの高度化と複雑化により、1つの受信装置において複数の無線通信システムに対応可能なハードウエアが求められている。その中でダイレクトコンバージョン受信方式は、小型化、低価格化の効果もあり注目を浴びている。例えば(財)電子情報通信学会信学技報(ED200−238、MW200−187、p21〜26)「1.9GHz帯ダイレクトコンバージョン受信機RFモジュール」で報告されているような構成で検討が行われている。
以下図2を用いてダイレクトコンバージョン受信機の構成と動作原理を説明する。
アンテナ1から入力される受信信号はバンドパスフィルタ2で帯域外信号が除去され、RF増幅器3に入力され増幅される。次に直交復調器5に入力される。ここで入力される信号が分配器4で分岐されて、ミキサ6−1、6−2に供給される。ミキサ6−1、6−2には、PLL周波数シンセサイザ30から発振される局部発振信号と90度移相器8を介した信号が供給され、I/Qのベースバンド信号に復調される。
前記ベースバンド信号はLPF9−1、9−2により高次の不要成分が除去される。続いて増幅器10−1、10−2において所望のレベルまで信号が増幅され、A/D変換器11−1、11−2においてデジタルデータに変換され、データ処理回路13に入力される。
データ処理回路13では、オフセット検出部14で入力信号のDCオフセットを算出し、オフセット分を制御する電圧をオフセット制御部15で算出し、D/A変換器12−1、12−2から出力する。またベースバンド処理部16において復調出力信号を出力する。
フェージング等により、変動する入力レベルに対し信号レベルを一定に保つため増幅器10−1、10−2をゲイン可変増幅器(AGCアンプ)として構成する。
その時、データ処理回路13ではA/D変換器11−1、11−2から出力されるベースバンド信号I/Qからレベル検出部17において入力の電力レベルを検出し、所望の入力レベルとなる様AGC制御部18において、D/A変換器19を制御し、増幅器10−1、10−2のゲインを可変し入力レベルが一定となるように制御を行う。
(財)電子情報通信学会信学技報(ED200−238、MW200−187、p21〜26)「1.9GHz帯ダイレクトコンバージョン受信機RFモジュール」
上記、ダイレクトコンバージョン方式では入力信号周波数と局部発振器信号(LO)周波数が一致しているため、LO信号のリークがミキシングによりそのままDC成分となり復調処理において性能劣化をもたらす。また上記のようにDCオフセット制御を行い影響を緩和させることができるが、AGCを動作させた場合入力レベルの検出において誤差を生ずることがある。
一般に、ベースバンド信号から入力電力を算出する場合、I/Qの電圧値の2乗和を求める場合が多い。例えば図3(a)のようにI/Qの振幅が1でDCオフセットがない場合、時間(t0)の点で電力値は(1)+(1)=2となる。しかし、(b)のように振幅は同じでも0.5のDCオフセットを生じている場合、入力電力は(0.5)+(0.5)=0.5となる。
したがって同じ入力でもDCオフセットの状態により見かけの入力レベルが異なることとなり、間違った値でAGCを動作させると受信特性を劣化させることになる。
本発明の目的は、受信特性の劣化を防ぎ、受信を安定に動作させることが可能な受信機を提供することにある。
本発明は、この目的を達成するため、受信した無線周波数信号を帯域制限、増幅、周波数変換するアナログ信号処理部と、このアナログ信号処理部の信号をデジタル信号に変換するA/D変換部と、入力信号のDCオフセットを検出し補正する機能と、入力信号のレベルを検出し所定に保つために制御するAGC機能と、デジタル信号を処理する信号処理部を有する受信機において、前記AGC機能の入力検出にフィルタを挿入してDC成分を除去した上で入力信号の電力レベルを検出してAGC制御することを特徴とする。
本発明によれば、受信特性の劣化を防ぎ、受信を安定に動作させることが可能な受信機を得ることができる。
図1を用いて本発明の実施の形態を説明する。本実施の形態において、受信信号がデータ処理部13に入力されるまでは従来の図1とほぼ同じ動作となる。
アンテナ1から入力される受信信号はバンドパスフィルタ2で帯域外信号が除去され、RF増幅器3に入力され増幅される。次に直交復調器5に入力される。ここで入力される信号が分配器4で分岐されて、ミキサ6−1、6−2に供給される。ミキサ6−1、6−2には、PLL周波数シンセサイザ30から発振される局部発振信号と90度移相器8を介した信号が供給され、I/Qのベースバンド信号に復調される。
前記ベースバンド信号はLPF9−1、9−2により高次の不要成分が除去される。続いて増幅器10−1、10−2において所望のレベルまで信号が増幅され、A/D変換器11−1、11−2においてデジタルデータに変換され、データ処理回路13に入力される。
データ処理回路13では、オフセット検出部14で入力信号のDCオフセットを算出しオフセット分を制御する電圧をオフセット制御部15で算出し、D/A変換器12−1、12−2から出力する。またベースバンド処理部16において復調出力信号を出力する。
次にAGC動作について説明する。
データ処理回路13ではA/D変換器11−1、11−2から出力されるベースバンド信号I/QからHPF(高域通過フィルタ)20−1、20−2において低域の信号(DC)が除去され、レベル検出部17に入力される。
HPF20−1、20−2は例えば図4で示すように、ベースバンド帯域F2の信号成分に対して例えばF1周波数でのカットオフ周波数となるような特性を選び構成することによりDC成分を除去できる。
しかしながらこの時、入力された信号をフィルタ処理するため、遅延時間が発生する。ここでは受信変動の変化に対応するためAGC機能を持たせているわけであるが、検出に期間がかかると、AGC処理が遅れることとなり受信特性の劣化をまねく事となる。
このHPF20−1、20−2の代わりに、IIRフィルタ(無限長インパルス応答型フィルタ)を用いることで処理時間の短縮が図れる。IIRフィルタの構成例を図5に示す。図5において、23は加算器、24は乗算器、25は遅延素子であり、IIRフィルタを構成している。
図1に戻り、レベル検出部17において入力の電力レベルを検出する。例えば、入力信号に対して2乗和を算出する事で電力レベルが算出できる。次に、所定の入力レベルとなる様AGC制御部18において、D/A変換器19を制御し、増幅器10−1、10−2のゲインを可変し入力レベルが所定となるように制御を行う。
本実施の形態によれば、AGC制御時にDCオフセット成分をHPFを用いて除去することで正確な受信レベルを検出することができ、また、IIRフィルタの構成によりほとんど遅延時間がない処理が可能となるため、安定したAGC制御が可能となり、受信特性の安定化を図ることができる。
本発明の実施の形態の構成を示す図である。 従来の構成を示す図である。 DCオフセットの影響を説明するための図である。 本発明の構成の一部であるHPFの特性例を示した図である。 本発明の構成の一部であるIIRフィルタの構成例を示した図である。
符号の説明
1:アンテナ、2:バンドパスフィルタ(BPF)、3:RF増幅器、4:分配器、5:直交復調器、6−1,6−2:ミキサ、7−1,7−2:加算器、8:90度移相器、9−,9−2:ローパスフィルタ(LPF)、10−1,10−2:AGCアンプ、11−1,11−2:A/D変換器、12−1,12−2,13:デジタル処理部、14:オフセット検出部、15:オフセット制御部、16:ベースバンド処理部、17:レベル検出部、18:AGC制御部、19:D/A変換器、20−1,20−2:高域通過フィルタ、23:加算器、24:乗算器、25:遅延素子、30:PLL周波数シンセサイザ。

Claims (1)

  1. 受信した無線周波数信号を帯域制限、増幅、周波数変換するアナログ信号処理部と、このアナログ信号処理部の信号をデジタル信号に変換するA/D変換部と、入力信号のDCオフセットを検出し補正する機能と、入力信号のレベルを検出し所定に保つために制御するAGC機能と、デジタル信号を処理する信号処理部を有する受信機において、前記AGC機能の入力検出にフィルタを挿入してDC成分を除去した上で入力信号の電力レベルを検出してAGC制御することを特徴とする受信機。
JP2003329465A 2003-09-22 2003-09-22 受信機 Pending JP2005101693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003329465A JP2005101693A (ja) 2003-09-22 2003-09-22 受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003329465A JP2005101693A (ja) 2003-09-22 2003-09-22 受信機

Publications (2)

Publication Number Publication Date
JP2005101693A true JP2005101693A (ja) 2005-04-14
JP2005101693A5 JP2005101693A5 (ja) 2005-08-11

Family

ID=34458696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003329465A Pending JP2005101693A (ja) 2003-09-22 2003-09-22 受信機

Country Status (1)

Country Link
JP (1) JP2005101693A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020845A1 (ja) * 2005-08-12 2007-02-22 Neuro Solution Corp. ダイレクトコンバージョン受信機
JP2007235209A (ja) * 2006-02-27 2007-09-13 Toshiba Tec Corp 直交復調器及び質問器
JP2009027410A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 無線通信装置
JP2017518672A (ja) * 2014-04-22 2017-07-06 クゥアルコム・インコーポレイテッドQualcomm Incorporated 利得およびオフセット制御のためのシステムおよび方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08510892A (ja) * 1994-04-28 1996-11-12 クァルコム・インコーポレーテッド 直角位相受信機における自動利得制御およびdcオフセット消去のための方法および装置
JPH10308684A (ja) * 1997-03-05 1998-11-17 Nec Corp ダイレクトコンバージョン受信機
JP2001245007A (ja) * 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2002533999A (ja) * 1998-12-22 2002-10-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 直角位相受信機、通信システム、シグナルプロセッサ、直流オフセットを計算する方法、および直角位相受信機を動作させる方法
JP2003046401A (ja) * 2001-07-27 2003-02-14 Matsushita Electric Ind Co Ltd 受信機および通信端末
JP2003224488A (ja) * 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08510892A (ja) * 1994-04-28 1996-11-12 クァルコム・インコーポレーテッド 直角位相受信機における自動利得制御およびdcオフセット消去のための方法および装置
JPH10308684A (ja) * 1997-03-05 1998-11-17 Nec Corp ダイレクトコンバージョン受信機
JP2002533999A (ja) * 1998-12-22 2002-10-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 直角位相受信機、通信システム、シグナルプロセッサ、直流オフセットを計算する方法、および直角位相受信機を動作させる方法
JP2001245007A (ja) * 2000-02-29 2001-09-07 Matsushita Electric Ind Co Ltd 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
JP2003046401A (ja) * 2001-07-27 2003-02-14 Matsushita Electric Ind Co Ltd 受信機および通信端末
JP2003224488A (ja) * 2002-01-29 2003-08-08 Matsushita Electric Ind Co Ltd ダイレクトコンバージョン受信機

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007020845A1 (ja) * 2005-08-12 2007-02-22 Neuro Solution Corp. ダイレクトコンバージョン受信機
JP2007235209A (ja) * 2006-02-27 2007-09-13 Toshiba Tec Corp 直交復調器及び質問器
JP4676358B2 (ja) * 2006-02-27 2011-04-27 東芝テック株式会社 直交復調器及び質問器
JP2009027410A (ja) * 2007-07-19 2009-02-05 Panasonic Corp 無線通信装置
JP2017518672A (ja) * 2014-04-22 2017-07-06 クゥアルコム・インコーポレイテッドQualcomm Incorporated 利得およびオフセット制御のためのシステムおよび方法

Similar Documents

Publication Publication Date Title
US20050147192A1 (en) High frequency signal receiver and semiconductor integrated circuit
WO2000051253A1 (fr) Unite de poste de radio
JPH07336283A (ja) 線形受信機
US7936850B2 (en) Method and apparatus for providing a digital automatic gain control (AGC)
JP2000049875A (ja) 直接変換受信機
JP3531571B2 (ja) 振幅偏差補正回路
JP2004147000A (ja) Agcシステム
JP2010263430A (ja) 受信装置
JP4350027B2 (ja) 自動利得制御方式(agc)を備えた受信端の受信率改善装置及び方法
JP2007124403A (ja) 無線受信装置及び無線受信装置の利得制御方法
JP2004297320A (ja) ダイバーシティ受信装置
JP2005101693A (ja) 受信機
JP4554505B2 (ja) デジタル信号受信装置
JP2004080455A (ja) 受信回路およびこれを用いた無線通信装置
JP2012191266A (ja) 受信装置、および、プログラム
JP2010177954A (ja) 受信回路
JP5438599B2 (ja) 無線通信受信機
JP2006020238A (ja) 無線受信装置
JP3833924B2 (ja) ダイレクトコンバージョン受信機
JP2007028670A (ja) 無線端末
JP2013120957A (ja) 半導体集積回路、および、受信機
JP2001244861A (ja) 無線受信装置及び方法
JPH10126310A (ja) スペクトラム拡散通信用受信装置
JP2003273947A (ja) ダイレクトコンバージョン受信機
CN114257258B (zh) 无线射频接收器及数据侦测方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401