JP2006020238A - 無線受信装置 - Google Patents
無線受信装置 Download PDFInfo
- Publication number
- JP2006020238A JP2006020238A JP2004198372A JP2004198372A JP2006020238A JP 2006020238 A JP2006020238 A JP 2006020238A JP 2004198372 A JP2004198372 A JP 2004198372A JP 2004198372 A JP2004198372 A JP 2004198372A JP 2006020238 A JP2006020238 A JP 2006020238A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- control
- frequency
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】
受信状態に応じて、希望信号と異なる信号を効率的に除去させるため希望信号と異なる信号の特性に合わせたフィルタなどの回路特性を切り換えて回路の消費電力を削減する。
【解決手段】
受信信号から希望信号を検出し第１の基準値と比較して第１の制御信号を出力する第１の測定回路１６と、受信信号から希望信号と異なる信号を検出し第２の基準値と比較して第２の制御信号を出力する第２の測定回路１７と、第１と第２の測定回路から出力された第１と第２の制御信号を用いて希望信号と希望信号と異なる信号のレベルを比較し、この比較結果に応じた第３の制御信号を出力する制御回路１８と、この制御回路から出力された第３の制御信号に応じて回路特性が可変される信号処理回路５，１０とを有し、希望信号とこれと異なる信号のレベルにより信号処理回路の特性と消費電力を制御する。
【選択図】図１
受信状態に応じて、希望信号と異なる信号を効率的に除去させるため希望信号と異なる信号の特性に合わせたフィルタなどの回路特性を切り換えて回路の消費電力を削減する。
【解決手段】
受信信号から希望信号を検出し第１の基準値と比較して第１の制御信号を出力する第１の測定回路１６と、受信信号から希望信号と異なる信号を検出し第２の基準値と比較して第２の制御信号を出力する第２の測定回路１７と、第１と第２の測定回路から出力された第１と第２の制御信号を用いて希望信号と希望信号と異なる信号のレベルを比較し、この比較結果に応じた第３の制御信号を出力する制御回路１８と、この制御回路から出力された第３の制御信号に応じて回路特性が可変される信号処理回路５，１０とを有し、希望信号とこれと異なる信号のレベルにより信号処理回路の特性と消費電力を制御する。
【選択図】図１
Description
本発明は、たとえば無線ＬＡＮ、携帯電話、ディジタルＴＶ受信機などの用途に用いられ、とくに受信状態に対応して消費電力を制御する無線受信装置に関するものである。
通信分野では、一般に、通信機器同士の距離に応じて受信信号の電界強度が変化することから受信装置内に受信信号の増幅利得（ゲイン）を調整する機能を有している。通信機器に用いられる最も典型的なゲイン調整回路は、検波器の入力レベルまたは出力レベルを測定し、その測定したレベルによってゲインをフィードバック制御し、これによって検波器の入力レベルを目標値にするように動作させるものである。しかしながら、ゲイン調整するものの、受信待機時などレベル調整を必要としない場合でもその周辺回路などの消費電力（電流）は固定されたままであった。
また、移動体通信の分野では、電波を受信しながら幾つものセル間を受信装置が移動するため、時々刻々と受信信号の電界強度が変化する。その受信電界強度の変化は、移動体（受信装置）の速度や搬送波周波数が高ければ高いほど顕著である。また自チャンネル信号のほかに隣接した多くのチャンネルがあり、そのためフィルタを用いて他チャンネルの妨害を少なくしている。
さらに、無線ＬＡＮなどの分野でも同様自チャンネル以外に、隣接チャンネル、隣々接チャンネル、電子レンジなどの近接した信号（電波）が多く存在するため、これらの電波を除去する必要がある。これらの電波を除去するためには、フィルタを用いているが、その動作は固定であり、その消費電力（電流）は固定されたままであった。
さらに、無線ＬＡＮなどの分野でも同様自チャンネル以外に、隣接チャンネル、隣々接チャンネル、電子レンジなどの近接した信号（電波）が多く存在するため、これらの電波を除去する必要がある。これらの電波を除去するためには、フィルタを用いているが、その動作は固定であり、その消費電力（電流）は固定されたままであった。
次に従来の無線受信装置１００の全体ブロック構成図の例を図７に示す。
ここでは、無線ＬＡＮたとえばＯＦＤＭ変調方式などで採用されている直交変復調を用いたダイレクトコンバージョン方式の例を示す。
ここでは、無線ＬＡＮたとえばＯＦＤＭ変調方式などで採用されている直交変復調を用いたダイレクトコンバージョン方式の例を示す。
アンテナ１０１から受信された入力信号は、入力フィルタ１０２、低雑音可変利得増幅器（ＬＮＡ）１０３で利得制御されて、直交復調（検波）器を構成する第１，第２周波数変換器１０４，１０９に供給される。一方、発振器１１４からの発振信号が位相器１１５で０度と９０度に位相シフトされてこの第１，第２周波数変換器１０４，１０９に供給される。すなわちこの第１，第２周波数変換器１０４，１０９で直交（Ｉ，Ｑ）復調されて、ベースバンド周波数に変換される。
ベースバンドに変換されたアナログ入力信号は、ＬＰＦ（ローパスフィルタ）１０５，１１０、可変利得増幅器１０６，１１１、（固定利得）増幅器１０７，１１２に供給される。所定振幅に増幅された入力信号はさらにＡＤ（アナログ−ディジタル）変換器１０８，１１３に供給されてディジタル信号変換され、以後ディジタル信号処理回路を用いてディジタル信号処理がされる。
ベースバンドに変換されたアナログ入力信号は、ＬＰＦ（ローパスフィルタ）１０５，１１０、可変利得増幅器１０６，１１１、（固定利得）増幅器１０７，１１２に供給される。所定振幅に増幅された入力信号はさらにＡＤ（アナログ−ディジタル）変換器１０８，１１３に供給されてディジタル信号変換され、以後ディジタル信号処理回路を用いてディジタル信号処理がされる。
上述したＯＦＤＭ変調方式を用いた受信機器の動作に関し、ある受信信号区間、たとえばパケット内のデータブロック内でゲインが変更されると、１パケットで２つのゲインのデータが混在することになり、後段のベースバンド処理回路に入力されるＡＤコンバータのパケットデータ出力値が途中変更される結果、ベースバンド処理回路内で高速フーリエ変換（ＦＦＴ）が正しくできなくなる。したがって、パケットのデータブロックまでにゲイン調整処理を完了しておかなくてはならない。通常、ＯＦＤＭ信号のパケットには、データブロックに先立って同期をとるための信号区間（プリアンブル）が存在し、ゲイン調整は、このプリアンブルで行う必要がある。無線ＬＡＮの場合、プリアンブルの時間は８μ秒と短く、その中で同期確立のために必要な時間を除くと、ゲイン調整に割り当て可能な時間は最大でも４μ秒程度と非常に短い。そのため、高速動作するＡＧＣ回路が用いられる。
また、ＯＦＤＭ変調方式の通信は、連続した周波数帯域の多数のサブキャリアに分散してデータを搬送するマルチキャリア変調方式の一種である。一般に、マルチキャリア受信信号は、シングルキャリア受信信号に比べると、マルチパスの影響で位相が異なる信号がより複雑に多重化されている。この影響と、さらには空間（あるいはアンテナ）ダイバーシティで複数のアンテナを頻繁に切り換えることの影響とにより、ＯＦＤＭ受信信号は、同期をとって１つの信号に復調するまでは信号レベルの変動が大きく、そのために受信信号の入力レンジを広くする必要がある。また、受信信号の大きな変動のために、それを量子化するＡＤ変換器が飽和しやすく、これがＯＦＤＭ復調で重要な信号レベルの直線性を損なうおそれがある。
そこで、受信信号レベルを複数のレンジに分けて検出し、その検出レンジに応じて受信信号をゲイン調整の前に予め減衰させ、ＡＤコンバータが飽和しないようにしている。
このように、図７に示す利得制御方法は、ＡＤコンバータの出力をモニタして最終的な受信信号レベルとするための制御量を決定するフィードバック制御であり、可変利得増幅器１０６，１１１の利得を可変し、その後段の増幅器１０７，１１２とあわせてＡＤ変換器（ＡＤＣ）１０８，１１３の入力レンジをオーバーしないようにしているだけであり、自チャンネル以外の信号を考慮したフィルタ調整の調整は行っていない。また自チャンネル信号と他チャンネル信号を比較してフィルタＬＰＦ１０５，１１０のフィルタの特性を調整するだけでなく、受信状況に応じて、アナログ回路の消費電力（電流）を制御することは全く考慮されていない。
特開２００３−０４６３５３号公報
たとえば、無線ＬＡＮ受信装置において、直交復調器以降のアナログベースバンドブロックの占める消費電力の割合は半分以上を占める。受信待機時など、信号が受信されていない状態でも常時Enable（動作）状態であるので、消費電力が大きい。
アナログベースバンドブロックの回路の中で、チャンネル選択フィルタ回路の消費電力は比較的大きいものである。チャンネル選択フィルタ回路の消費電力は、その回路に要求される遮断特性に比例する。即ち、要求される減衰量が小さければ、消費電力は小さく、要求される減衰量が大きければ、消費電力は大きい。従来方式においては、仕様などで決められた最悪条件の他チャンネルのレベルから要求された減衰量を実現するチャンネル選択フィルタを、他チャンネルの状況に拠らずに、固定で用いている。そのため、他チャンネルが存在しない場合や小さい場合には、必要以上の電力を消費することになる。
そこで、本発明の目的は、無線受信装置の受信状態に応じて、増幅器出力レベルを可変してＡＤ変換器の入力レベルを一定にするだけでなく、希望信号と異なる信号を効率的に除去させるためフィルタの特性を切り換えることによりフィルタの消費電力（電流）も制御し、さらにアナログブロックの動作・停止を制御することにより、特性を劣化させずに低消費電力化する無線受信装置を提供することである。
アナログベースバンドブロックの回路の中で、チャンネル選択フィルタ回路の消費電力は比較的大きいものである。チャンネル選択フィルタ回路の消費電力は、その回路に要求される遮断特性に比例する。即ち、要求される減衰量が小さければ、消費電力は小さく、要求される減衰量が大きければ、消費電力は大きい。従来方式においては、仕様などで決められた最悪条件の他チャンネルのレベルから要求された減衰量を実現するチャンネル選択フィルタを、他チャンネルの状況に拠らずに、固定で用いている。そのため、他チャンネルが存在しない場合や小さい場合には、必要以上の電力を消費することになる。
そこで、本発明の目的は、無線受信装置の受信状態に応じて、増幅器出力レベルを可変してＡＤ変換器の入力レベルを一定にするだけでなく、希望信号と異なる信号を効率的に除去させるためフィルタの特性を切り換えることによりフィルタの消費電力（電流）も制御し、さらにアナログブロックの動作・停止を制御することにより、特性を劣化させずに低消費電力化する無線受信装置を提供することである。
本発明の無線受信装置は、受信信号から希望信号を選択し、該希望信号のレベルを検出し第１の基準値と比較し、該比較結果に応じて第１の制御信号を出力する第１の測定回路と、前記受信信号から前記希望信号と異なる信号を選択し、前記希望信号と異なる信号のレベルを検出し第２の基準値と比較し、該比較結果に応じて第２の制御信号を出力する第２の測定回路と、前記第１と第２の測定回路から出力された第１と第２の制御信号を用いて上記希望信号と前記希望信号と異なる信号のレベルを比較し、該比較結果に応じた第３の制御信号を出力する制御回路と、前記制御回路から出力された第３の制御信号が供給され、該第３の制御信号に応じて回路特性が可変される信号処理回路とを有する。
本発明の受信装置は、入力信号と発振器からの発振信号が供給され第１の位相を有する信号に周波数変換する第１の周波数変換器と、前記入力信号と前記発振器からの発振信号が供給され第２の位相を有する信号に周波数変換する第２の周波数変換器と、前記第１と第２の周波数変換器から第１と第２の位相を有する周波数変換された信号が供給され、該周波数変換された信号から希望信号を選択し、該希望信号のレベルを検出し第１の基準値と比較し、該比較結果に応じて第１の制御信号を出力する第１の測定回路と、前記周波数変換された信号から前記希望信号と異なる信号を選択し、前記希望信号と異なる信号のレベルを検出し第２の基準値と比較し、該比較結果に応じて第２の制御信号を出力する第２の測定回路と、前記第１と第２の測定回路から出力された第１と第２の制御信号を用いて上記希望信号と前記希望信号と異なる信号のレベルを比較し、該比較結果に応じた第３の制御信号を出力する制御回路と、前記第１と第２の周波数変換器から出力された第１と第２の位相を有する周波数変換された信号が供給され、前記制御回路から出力された第３の制御信号に応じて回路特性が可変される信号処理回路とを有する。
本発明の無線受信装置は、入力信号と発振器からの発振信号が供給され前記入力信号を第１の位相を有する第１の中間周波数に変換する第１の周波数変換器と、前記入力信号と前記発振器からの発振信号が供給され前記入力信号を第２の位相を有する第２の中間周波数に変換する第２の周波数変換器と、前記第１と第２の中間周波数が供給され、該第１と第２の中間周波数から希望信号を選択し、該希望信号のレベルを検出し第１の基準値と比較し、該比較結果に応じて第１の制御信号を出力する第１の測定回路と、前記第１と第２の周波数変換された信号から前記希望信号と異なる信号を選択し、前記希望信号と異なる信号のレベルを検出し第２の基準値と比較し、該比較結果に応じて第２の制御信号を出力する第２の測定回路と、前記第１と第２の測定回路から出力された第１と第２の制御信号を用いて上記希望信号と前記希望信号と異なる信号のレベルを比較し、該比較結果に応じた第３の制御信号を出力する制御回路と、前記第１と第２の周波数変換器から出力された第１と第２の位相を有する周波数変換された信号が供給され、前記制御回路から出力された第３の制御信号に応じて回路特性と消費電力が可変される信号処理回路とを有する。
上記の無線受信装置を用いれば、受信待機時の消費電力を減少させることができる。また、受信時のチャンネル選択フィルタの消費電力も妨害特性を劣化させることなく削減することができる。
本発明は、無線受信装置に関し、無線−ＬＡＮ，携帯電話、ディジタルＴＶ受信機などに適用されるものであって、ダイレクトコンバージョン方式の受信装置だけでなく、それ以外の一般的な中間周波数に変換される受信装置にも明らかに適用できる。
本実施形態例においてはＷ（無線）−ＬＡＮのＯＦＤＭにおけるダイレクトコンバージョン方式を用いた受信装置について説明する。
本実施形態例においてはＷ（無線）−ＬＡＮのＯＦＤＭにおけるダイレクトコンバージョン方式を用いた受信装置について説明する。
ＯＦＤＭ無線装置のシステム構成例とその動作について図を用いて説明する。
図１に、本発明の無線受信装置２０の全体のシステムブロック構成図の例を示している。図１において、無線受信装置２０は、アンテナ（ＡＮＴ）１、入力フィルタ２、低雑音可変利得増幅器（ＬＮＡ）３、第１，第２周波数変換器４，９、ＬＰＦ（ローパスフィルタ）５，１０、可変利得増幅器６，１１、増幅器７，１２、ＡＤＣ（ＡＤ変換器）８，１３、発振器１４、位相器１５、自チャンネルパワー測定回路１６、他チャンネルパワー測定回路１７、制御回路１８などで構成されている。さらにＡＤ変換器８，１３からの出力ディジタル信号は、ベースバンド信号処理回路（図示せず）に供給される。ベースバンド信号処理回路は、同期検出回路、ＯＦＤＭ復調回路などで構成され、チャンネル検出するための具体回路として、ＣＣＡ判定回路、データフロント判定回路（プリアンブル判定回路）、データエンド判定回路などがある。
入力信号をベースバンドに復調した後、この復調したベースバンド信号のデータの前部の有無を判定するデータフロント判定回路と、このデータの後部を判定するデータエンド判定回路と、受信信号の信号レベルを測定する受信信号レベル測定回路（ＲＳＳＩ）と、この受信信号レベル測定回路からの出力信号の遷移状態を検出する受信信号レベル検出回路と、この受信信号検出回路の出力信号とデータエンド判定回路からの信号を用いて信号処理し、通信チャンネルを特定している。
次に各構成部分とその動作について説明する。
図１に、本発明の無線受信装置２０の全体のシステムブロック構成図の例を示している。図１において、無線受信装置２０は、アンテナ（ＡＮＴ）１、入力フィルタ２、低雑音可変利得増幅器（ＬＮＡ）３、第１，第２周波数変換器４，９、ＬＰＦ（ローパスフィルタ）５，１０、可変利得増幅器６，１１、増幅器７，１２、ＡＤＣ（ＡＤ変換器）８，１３、発振器１４、位相器１５、自チャンネルパワー測定回路１６、他チャンネルパワー測定回路１７、制御回路１８などで構成されている。さらにＡＤ変換器８，１３からの出力ディジタル信号は、ベースバンド信号処理回路（図示せず）に供給される。ベースバンド信号処理回路は、同期検出回路、ＯＦＤＭ復調回路などで構成され、チャンネル検出するための具体回路として、ＣＣＡ判定回路、データフロント判定回路（プリアンブル判定回路）、データエンド判定回路などがある。
入力信号をベースバンドに復調した後、この復調したベースバンド信号のデータの前部の有無を判定するデータフロント判定回路と、このデータの後部を判定するデータエンド判定回路と、受信信号の信号レベルを測定する受信信号レベル測定回路（ＲＳＳＩ）と、この受信信号レベル測定回路からの出力信号の遷移状態を検出する受信信号レベル検出回路と、この受信信号検出回路の出力信号とデータエンド判定回路からの信号を用いて信号処理し、通信チャンネルを特定している。
次に各構成部分とその動作について説明する。
アンテナ１は、Ｗ−ＬＡＮで使用するマイクロ波帯域において、マイクロストリップラインで形成されていて、１／４波長を用いたアンテナでＰＣカードに収納できるように小型形状にしてある。
入力フィルタ２は、マイクロストリップラインまたはＭＭＩＣでコイルとキャパシタ，誘電体素子を用いた外部素子等で構成され、たとえばＷ−ＬＡＮ（無線ラン）のＩＥＥＥ８０２１１ａ，ｂフォーマットでは５．０ＧＨｚ，２．４ＧＨｚで、それぞれ１００ＭＨｚ，８３．５ＭＨｚ帯域幅の特性を有する帯域フィルタであり、この帯域外の信号またはノイズを除去する。
入力フィルタ２は、マイクロストリップラインまたはＭＭＩＣでコイルとキャパシタ，誘電体素子を用いた外部素子等で構成され、たとえばＷ−ＬＡＮ（無線ラン）のＩＥＥＥ８０２１１ａ，ｂフォーマットでは５．０ＧＨｚ，２．４ＧＨｚで、それぞれ１００ＭＨｚ，８３．５ＭＨｚ帯域幅の特性を有する帯域フィルタであり、この帯域外の信号またはノイズを除去する。
低雑音可変利得増幅器３は受信装置の初段に構成されるものであり、入力信号レベルが小さいときでも音質、画質などを確保するため特にＳ／Ｎの良い増幅器すなわち雑音指数（ＮＦ）を小さくしたローノイズアンプであり、また入力信号のレベルが大きいとき動作が飽和しないよう利得制御している。利得制御は、自チャンネル測定回路１６の出力信号を用いることも可能である。
第１，第２周波数変換器４，９はいわゆる直交復調（検波）回路用ミキサであり、このミキサに低雑音可変利得増幅器３から増幅された入力信号が２分配（Ｉ，Ｑｃｈ信号）されてそれぞれに入力される。一方ＰＬＬ回路（図示せず）で発振周波数と位相を安定にした発振信号を発振器４に供給し、この発振器４から安定した発振信号を出力する。この発振信号は位相器１５に供給され、所定量位相シフトした発振信号、たとえば０度と９０度に位相シフトし、この位相量が互いに異なる２つの発振信号を上述の第１，第２周波数変換器（各ミキサ）４，９へ供給する。この結果各第１、第２周波数変換器４，９からは、入力信号と発振器１４からの発振信号の周波数差が導出され、この実施形態ではベースバンドのＩ，Ｑｃｈ（チャンネル）信号が取り出される。
発振器１４は、ＰＬＬ回路内に構成しているＶＣＯであっても良い。このような構成にすると発振器の周波数をより安定に動作させることができる。
ＬＰＦ（ローパスフィルタ；またはチャンネルフィルタ）５，１０は第１，第２周波数変換器４，９から出力されたＩ，Ｑｃｈのベースバンド信号の周波数のみを選択し、カットオフ周波数以上の周波数領域を減衰させて高域の周波数帯域に存在する他チャンネル（隣接、隣々接チャンネル）信号やノイズを減衰させる。
ＬＰＦ５，１０はＩＣにおいてはｇｍＣを用いたアクティブフィルタで構成され、電流を可変してｇｍを変え、周波数特性すなわちカットオフ特性を調整している。
可変利得増幅器６，１１は、ダイレクトコンバージョンされてベースバンド（周波数）に変換されたＩ，Ｑｃｈ信号をＬＰＦ５，１０を用いて帯域外の信号を減衰しかつノイズも減少させた後希望の信号のみを増幅する。さらに、この可変利得増幅器６，１１は制御回路１８からの制御信号に応じて、たとえば差動増幅器の電流源の電流を増減して増幅度を可変できるように構成されている。
増幅器７，１２は上述の可変利得増幅器６，１１で一定レベルに増幅された入力信号を後段のＡＤＣ（ＡＤ変換器）８，１３に供給するためのバッファで、インピーダンス変換して、たとえばエミッタフォロワーまたはＰＮＰとＮＰＮバイポーラトランジスタを用いたプッシュ・プル回路の低インピーダンス出力構成としている。
ＬＰＦ５，１０はＩＣにおいてはｇｍＣを用いたアクティブフィルタで構成され、電流を可変してｇｍを変え、周波数特性すなわちカットオフ特性を調整している。
可変利得増幅器６，１１は、ダイレクトコンバージョンされてベースバンド（周波数）に変換されたＩ，Ｑｃｈ信号をＬＰＦ５，１０を用いて帯域外の信号を減衰しかつノイズも減少させた後希望の信号のみを増幅する。さらに、この可変利得増幅器６，１１は制御回路１８からの制御信号に応じて、たとえば差動増幅器の電流源の電流を増減して増幅度を可変できるように構成されている。
増幅器７，１２は上述の可変利得増幅器６，１１で一定レベルに増幅された入力信号を後段のＡＤＣ（ＡＤ変換器）８，１３に供給するためのバッファで、インピーダンス変換して、たとえばエミッタフォロワーまたはＰＮＰとＮＰＮバイポーラトランジスタを用いたプッシュ・プル回路の低インピーダンス出力構成としている。
ＡＤＣ８，１３は、全並列型、直並列型、積分型、Δ−Σ型、パイプライン型などで構成され、ビット精度は後段のディジタル処理との兼ね合いで設定される。またこれらのＡＤＣ８，１３はバイポーラトランジスタやＭＯＳトランジスタを用いて製造される。
このＡＤＣ８，１３に供給される入力信号は、低雑音可変利得増幅器３,可変利得増幅器６，１１の増幅度が制御されていて、その結果増幅器７，１２からの出力信号の振幅レベルは一定値になる。この入力レベルは一般に、ＡＤＣ８，１３の入力振幅のフルスケール（レベル）になるよう設定される。ディジタル信号に変換する理由は、後段のベースバンド信号処理回路でディジタル的に信号処理するためである。
ＡＤＣ８，１３の動作は、ＣＬＫなどの同期信号に応じて入力アナログを所定のビット数のディジタル信号に変換され、Ｔ７，Ｔ８からディジタル化されたＩ，Ｑｃｈ信号が取り出される。
このＡＤＣ８，１３に供給される入力信号は、低雑音可変利得増幅器３,可変利得増幅器６，１１の増幅度が制御されていて、その結果増幅器７，１２からの出力信号の振幅レベルは一定値になる。この入力レベルは一般に、ＡＤＣ８，１３の入力振幅のフルスケール（レベル）になるよう設定される。ディジタル信号に変換する理由は、後段のベースバンド信号処理回路でディジタル的に信号処理するためである。
ＡＤＣ８，１３の動作は、ＣＬＫなどの同期信号に応じて入力アナログを所定のビット数のディジタル信号に変換され、Ｔ７，Ｔ８からディジタル化されたＩ，Ｑｃｈ信号が取り出される。
自チャンネルパワー測定回路１６は、図１，２に示すように、第１，第２周波数変換器４，９の出力に接続され、希望周波数である自チャンネルの周波数を選択するフィルタと比較論理回路などで構成されている。本実施形態例において、自チャンネル信号はベースバンド領域の周波数であるので、上述のフィルタはＬＰＦで構成される。
自チャンネルの周波数がベースバンド周波数でなく、中間周波数の場合はＢＰＦ（バンドパスフィルタ）などで構成される。
その後、ベースバンドに変換された自チャンネルのアナログＩ，Ｑｃｈ信号のみが選択され、比較器で基準値と比較され、所定レベル以上になると制御信号が発生されて、次段の制御回路１８へこの制御信号が出力される。
自チャンネルの周波数がベースバンド周波数でなく、中間周波数の場合はＢＰＦ（バンドパスフィルタ）などで構成される。
その後、ベースバンドに変換された自チャンネルのアナログＩ，Ｑｃｈ信号のみが選択され、比較器で基準値と比較され、所定レベル以上になると制御信号が発生されて、次段の制御回路１８へこの制御信号が出力される。
図２に自チャンネルパワー測定回路１６の回路構成例を示す。
第１，第２周波数変換器４，９の出力Ｔ２，Ｔ３が入力端子Ｔ３２，Ｔ３１にそれぞれ接続され、たとえばＩｃｈ（Ｉチャンネル）が入力されるＴ３１はＬＰＦ３１に接続され、ベースバンド周波数のみ選択される。ＬＰＦ３１の出力はコンパレータ３３，３４の一方の端子に接続され、このコンパレータ３３の他方の入力端子はＴ３３から基準電圧ＶＣが供給され、またコンパレータ３４の他方の入力端子は端子Ｔ３６から別の基準電圧ＶＤが供給される。
基準電圧ＶＣ，ＶＤとＩｃｈ（チャンネル）信号が比較され、その比較結果が端子Ｔ３７に供給されるＣＬＫ（クロック）や制御信号などに応じて次段のＯＲ回路３７，３８の一方の入力に供給される。
第１，第２周波数変換器４，９の出力Ｔ２，Ｔ３が入力端子Ｔ３２，Ｔ３１にそれぞれ接続され、たとえばＩｃｈ（Ｉチャンネル）が入力されるＴ３１はＬＰＦ３１に接続され、ベースバンド周波数のみ選択される。ＬＰＦ３１の出力はコンパレータ３３，３４の一方の端子に接続され、このコンパレータ３３の他方の入力端子はＴ３３から基準電圧ＶＣが供給され、またコンパレータ３４の他方の入力端子は端子Ｔ３６から別の基準電圧ＶＤが供給される。
基準電圧ＶＣ，ＶＤとＩｃｈ（チャンネル）信号が比較され、その比較結果が端子Ｔ３７に供給されるＣＬＫ（クロック）や制御信号などに応じて次段のＯＲ回路３７，３８の一方の入力に供給される。
またＱｃｈ信号についてもＩｃｈ信号と同様である。
すなわち、第１，第２周波数変換器４，９の出力Ｔ２，３が入力端子Ｔ３２，Ｔ３１に接続され、Ｑｃｈ（Ｑチャンネル）が入力されるＴ３２はＬＰＦ３２に接続され、ベースバンド周波数のみ選択される。ＬＰＦ３２の出力はコンパレータ３５，３６の一方の端子に接続され、このコンパレータ３５の他方の入力端子はＴ３３から基準電圧ＶＣが供給され、さらにコンパレータ３６の他方の端子には端子Ｔ３６から別の基準電圧ＶＤが供給される。
基準電圧ＶＣ，ＶＤとＱｃｈ（チャンネル）信号が比較され、その比較結果が端子３５、３６に供給されるＣＬＫ（クロック）や制御信号などに応じて次段のＯＲ回路３７，３８の一方の入力に供給される。
すなわち、第１，第２周波数変換器４，９の出力Ｔ２，３が入力端子Ｔ３２，Ｔ３１に接続され、Ｑｃｈ（Ｑチャンネル）が入力されるＴ３２はＬＰＦ３２に接続され、ベースバンド周波数のみ選択される。ＬＰＦ３２の出力はコンパレータ３５，３６の一方の端子に接続され、このコンパレータ３５の他方の入力端子はＴ３３から基準電圧ＶＣが供給され、さらにコンパレータ３６の他方の端子には端子Ｔ３６から別の基準電圧ＶＤが供給される。
基準電圧ＶＣ，ＶＤとＱｃｈ（チャンネル）信号が比較され、その比較結果が端子３５、３６に供給されるＣＬＫ（クロック）や制御信号などに応じて次段のＯＲ回路３７，３８の一方の入力に供給される。
ＯＲ回路３７，３８はコンパレータ３３，３４，３５，３６の出力信号が供給され論理演算、たとえばＯＲ処理されてその結果を端子Ｔ３８，Ｔ３９からＰｓ−Ｌ，Ｐｓ−Ｈとして出力し、制御回路でさらに演算処理する。
このように、自チャンネルパワー測定回路３０は、最低受信レベルＰｓ−Ｌと比較的大きいレベルＰＳ−Ｈを検知し、また受信待機時にアナログベースバンドブロックをＤｉｓａｂｌｅ（動作停止）など適用する場合は、自チャンネルパワー測定回路のＰｓ−Ｌの出力をそのままＥｎａｂｌｅ（動作可能）信号として用いることもできる。また、ノイズ対策のために、自チャンネルパワー測定回路の出力値を移動平均するなどの他の変形例の適用できる。
図１において、他チャンネルパワー測定回路１７は、第１，第２周波数変換器４，９の出力に接続され、自チャンネル以外の周波数を選択するフィルタと比較論理回路などで構成されている。他チャンネル信号として、隣接、隣々接チャンネル信号がある。隣接チャンネルのパワー測定をするときは、図４に示すように、隣々接チャンネル信号を除去する必要があり、さらに自チャンネル信号も検出してはいけないのでＢＰＦ（バンドパスフィルタ）で構成される。
図３に他チャンネルパワー測定回路５０（１７）についての回路構成例を示す。
Ｉｃｈ信号が入力される入力端子Ｔ５１がＨＰＦ（ハイパスフィルタ）５１に接続され、このＨＰＦ５１の出力がコンパレータ５３の一方に入力端子に接続されている。また、Ｑｃｈ信号が入力される入力端子Ｔ５２がＨＰＦ（ハイパスフィルタ）５２接続され、このＨＰＦ５２の出力がコンパレータ５４の一方に入力端子に接続されている。
基準電圧ＶＦが供給された端子Ｔ５５は上述の各コンパレータ５３，５４の他方の入力端子にそれぞれ接続されている。コンパレータ５３，５４はＴ５５から供給された基準電圧とＨＰＦ５１，５２から出力されたＩ，Ｑｃｈ信号が比較され、その結果が、たとえばＣＫＬ（クロック）や制御信号に応じてＯＲ回路５５に供給される。ＯＲ回路５５でＯＲ演算処理された後、端子Ｔ５３からその処理結果のＰａｄｊ−Ｌ信号が出力される。
Ｉｃｈ信号が入力される入力端子Ｔ５１がＨＰＦ（ハイパスフィルタ）５１に接続され、このＨＰＦ５１の出力がコンパレータ５３の一方に入力端子に接続されている。また、Ｑｃｈ信号が入力される入力端子Ｔ５２がＨＰＦ（ハイパスフィルタ）５２接続され、このＨＰＦ５２の出力がコンパレータ５４の一方に入力端子に接続されている。
基準電圧ＶＦが供給された端子Ｔ５５は上述の各コンパレータ５３，５４の他方の入力端子にそれぞれ接続されている。コンパレータ５３，５４はＴ５５から供給された基準電圧とＨＰＦ５１，５２から出力されたＩ，Ｑｃｈ信号が比較され、その結果が、たとえばＣＫＬ（クロック）や制御信号に応じてＯＲ回路５５に供給される。ＯＲ回路５５でＯＲ演算処理された後、端子Ｔ５３からその処理結果のＰａｄｊ−Ｌ信号が出力される。
隣接チャンネルパワーと隣々接チャンネルパワー測定をするときは、図４に示すように、ＢＰＦ６１，６３を用いて所定の隣接チャンネル周波数のみを選択する。また隣々接チャンネル信号を選択するときは、ＨＰＦ（ハイパスフィルタ）を用いて希望周波数を選択する。
図４において、Ｉｃｈ信号が供給される入力端子Ｔ６１がＢＰＦ６１とＨＰＦ６２の入力端子に接続され、このフィルタＢＰＦ６１とＨＰＦ６２の各出力端子はコンパレータ６５，６６の一方の入力端子に接続されている。コンパレータ６５の他方の入力端子は基準電圧ＶＧが供給される端子Ｔ６７に接続され、コンパレータ６６の他方の入力端子は別の基準電圧ＶＨが供給される端子Ｔ６８に接続されている。
各コンパレータ６５，６６に端子Ｔ６６からＣＬＫや制御信号が供給され、この制御信号に応じてコンパレータ６５，６６で比較された結果がＯＲ回路６９，７０の一方の入力端子に供給される。
各コンパレータ６５，６６に端子Ｔ６６からＣＬＫや制御信号が供給され、この制御信号に応じてコンパレータ６５，６６で比較された結果がＯＲ回路６９，７０の一方の入力端子に供給される。
Ｑｃｈ信号についても同様な構成となっている。
すなわち、Ｑｃｈ信号が供給される入力端子Ｔ６２がＢＰＦ６３とＨＰＦ６４の入力端子に接続され、このフィルタＢＰＦ６３とＨＰＦ６４の各出力端子はコンパレータ６７，６８の一方の入力端子に接続されている。コンパレータ６７の他方の入力端子は基準電圧ＶＧが供給される端子Ｔ６７に接続され、コンパレータ６８の他方の入力端子は別の基準電圧ＶＨが供給される端子Ｔ６８に接続されている。
各コンパレータ６７，６８に端子Ｔ６６からＣＬＫや制御信号が供給され、この制御信号に応じてコンパレータ６７，６８で比較された結果がＯＲ回路６９，７０の他方の入力端子に供給される。
すなわち、Ｑｃｈ信号が供給される入力端子Ｔ６２がＢＰＦ６３とＨＰＦ６４の入力端子に接続され、このフィルタＢＰＦ６３とＨＰＦ６４の各出力端子はコンパレータ６７，６８の一方の入力端子に接続されている。コンパレータ６７の他方の入力端子は基準電圧ＶＧが供給される端子Ｔ６７に接続され、コンパレータ６８の他方の入力端子は別の基準電圧ＶＨが供給される端子Ｔ６８に接続されている。
各コンパレータ６７，６８に端子Ｔ６６からＣＬＫや制御信号が供給され、この制御信号に応じてコンパレータ６７，６８で比較された結果がＯＲ回路６９，７０の他方の入力端子に供給される。
ＯＲ回路６９，７０でコンパレータ６５，６６，６７，６８から出力された信号を用いてＯＲ論理演算が行われ、その結果、端子Ｔ６３，Ｔ６４からＰａｄｊ−Ｌ，Ｐａｌｔ−Ｌを出力する。
制御回路１８は、自チャンネルパワー測定回路１６と他チャンネルパワー測定回路１７の出力に接続され、これらの測定回路からの出力された制御信号を用いて、上述したＬＰＦ５，１０や可変利得増幅器６，１１，増幅器７，１２、ＡＤＣ（ＡＤ変換器）８，１３などを制御する。
制御回路１８では、自チャンネルパワー測定回路１６と他チャンネルパワー測定回路１７の出力値から判定されるＥｎａｂｌｅ，Ｄｉｓａｂｌｅの制御信号（表１と表２のＦｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号に相当する）をＬＰＦ（チャンネル選択フィルタ）５，１０ に、Ｐｓ−Ｌの出力に基づくＬＰＦ以外のアナログベースバンドのＥｎａｂｌｅ，Ｄｉｓａｂｌｅの制御信号を可変利得増幅器６，１１,増幅器（バッファ）７，１２、ＡＤ変換器８，１３に送信する。
制御回路１８では、自チャンネルパワー測定回路１６と他チャンネルパワー測定回路１７の出力値から判定されるＥｎａｂｌｅ，Ｄｉｓａｂｌｅの制御信号（表１と表２のＦｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号に相当する）をＬＰＦ（チャンネル選択フィルタ）５，１０ に、Ｐｓ−Ｌの出力に基づくＬＰＦ以外のアナログベースバンドのＥｎａｂｌｅ，Ｄｉｓａｂｌｅの制御信号を可変利得増幅器６，１１,増幅器（バッファ）７，１２、ＡＤ変換器８，１３に送信する。
ＬＰＦ５，１０の構成例について図５を用いて説明する。
図５に示したＬＰＦ５，１０はアクティブフィルタとスイッチを用いた、Ａ，Ｂ，Ｃの３つのブロックから構成された５次のＬＰＦである。
Ａブロックは１次のＬＰＦで、入力端子Ｖｉｎ＋，Ｖｉｎ−がスイッチ（ＳＷ１）を介して、ｇｍアンプ８１の第１の＋入力端子（非反転入力端子）と第１の−入力端子（反転入力端子）にそれぞれ接続され、ｇｍアンプ８１の出力は次段のアンプ８２の入力と接続されている。アンプ８２の＋出力端子と入力の−入力端子（反転入力端子）間に抵抗Ｒ１ＡとキャパシタＣ１Ａが直列接続され、また−出力端子と入力の＋入力端子（非反転入力端子）間に抵抗Ｒ１ＢとキャパシタＣ１Ｂが直列接続されている。
図５に示したＬＰＦ５，１０はアクティブフィルタとスイッチを用いた、Ａ，Ｂ，Ｃの３つのブロックから構成された５次のＬＰＦである。
Ａブロックは１次のＬＰＦで、入力端子Ｖｉｎ＋，Ｖｉｎ−がスイッチ（ＳＷ１）を介して、ｇｍアンプ８１の第１の＋入力端子（非反転入力端子）と第１の−入力端子（反転入力端子）にそれぞれ接続され、ｇｍアンプ８１の出力は次段のアンプ８２の入力と接続されている。アンプ８２の＋出力端子と入力の−入力端子（反転入力端子）間に抵抗Ｒ１ＡとキャパシタＣ１Ａが直列接続され、また−出力端子と入力の＋入力端子（非反転入力端子）間に抵抗Ｒ１ＢとキャパシタＣ１Ｂが直列接続されている。
さらに、アンプ８２の＋出力端子はｇｍ１アンプ８１の第２の−入力端子（反転入力端子）に接続され出力信号を帰還している。アンプ８２の−出力端子はｇｍ１アンプ８１の第２の＋入力端子（非反転入力端子）端子に接続され、出力信号が帰還されている。
この１次のＬＰＦはＳＷ１とＳＷ２を切り換えてフィルタ８０の出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−のＴＡ端子から出力される。ｇｍ１アンプのｇｍとＣ１Ａ，Ｒ１Ａ，Ｃ１Ｂ，Ｒ１Ｂの定数を設定して、ＬＰＦのカットオフ周波数を決定する。そのフィルタ特性を図６のＴＢに示す。
１次のＬＰＦであるＡブロックが動作している時は、上述の制御回路１８からのＥｎａｂｌｅとＤｉｓａｂｌｅ信号を用いて、他のＢブロックとＣブロックは停止させるようにし、ＬＰＦ５，１０の消費電力を削減している。
この１次のＬＰＦはＳＷ１とＳＷ２を切り換えてフィルタ８０の出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−のＴＡ端子から出力される。ｇｍ１アンプのｇｍとＣ１Ａ，Ｒ１Ａ，Ｃ１Ｂ，Ｒ１Ｂの定数を設定して、ＬＰＦのカットオフ周波数を決定する。そのフィルタ特性を図６のＴＢに示す。
１次のＬＰＦであるＡブロックが動作している時は、上述の制御回路１８からのＥｎａｂｌｅとＤｉｓａｂｌｅ信号を用いて、他のＢブロックとＣブロックは停止させるようにし、ＬＰＦ５，１０の消費電力を削減している。
次に、Ａ，Ｂブロックの３次のＬＰＦについて説明する。Ａブロックは上述したとおりである。Ｂブロックは２次のＬＰＦを構成している。
ＳＷ２はｇｍ２アンプ８３の第１の＋（非反転）入力端子と第１の−（反転）入力端子に接続され、ｇｍ２アンプ８３の＋出力端子は次段のアンプ８４の＋入力端子に、−出力端子は−入力端子にそれぞれ接続されている。アンプ８４の＋出力端子と−入力端子（反転入力端子）間に抵抗Ｒ２ＡとキャパシタＣ２Ａが直列接続され、また−出力端子と入力の＋入力端子（非反転入力端子）間に抵抗Ｒ２ＢとキャパシタＣ２Ｂがそれぞれ接続されている。
ＳＷ２はｇｍ２アンプ８３の第１の＋（非反転）入力端子と第１の−（反転）入力端子に接続され、ｇｍ２アンプ８３の＋出力端子は次段のアンプ８４の＋入力端子に、−出力端子は−入力端子にそれぞれ接続されている。アンプ８４の＋出力端子と−入力端子（反転入力端子）間に抵抗Ｒ２ＡとキャパシタＣ２Ａが直列接続され、また−出力端子と入力の＋入力端子（非反転入力端子）間に抵抗Ｒ２ＢとキャパシタＣ２Ｂがそれぞれ接続されている。
アンプ８４の出力の＋出力端子はｇｍ３アンプ８５の第１の＋入力端子に、また−出力端子はｇｍ３アンプの第１の−入力端子にそれぞれ接続されている。ｇｍ３アンプ８５の＋出力端子はアンプ８６の＋入力端子に、また−出力端子はアンプ８６の−入力端子に接続されている。
アンプ８６の＋出力端子と−入力端子（反転入力端子）間に抵抗Ｒ３ＡとキャパシタＣ３Ａが直列接続され、また−出力端子と入力の＋入力端子（非反転入力端子）間に抵抗Ｒ３ＢとキャパシタＣ３Ｂがそれぞれ接続されている。
アンプ８６の＋出力端子は、ｇｍ３アンプの第２の−入力端子と、ｇｍ２アンプの第２の−入力端子に接続され、アンプ８６の−出力端子は、ｇｍ３アンプの第２の＋入力端子と、ｇｍ２アンプの第２の＋入力端子に接続されている。
さらに、アンプ８６の＋出力端子はｇｍ２アンプ８３の第１の＋入力端子にキャパシタＣ６Ａを介して接続し、−出力端子はｇｍ２アンプ８３の第１の−入力端子にキャパシタＣ６Ｂを介して接続している。
Ａ，Ｂブロックをカスケード接続して３次のＬＰＦを構成している。Ａ，Ｂブロックからの信号はＳＷ３を切り換えて出力端子ＴＣから取り出される。その結果を図６のＴＣに示し、Ｐａｌｔの周波数位置に極が存在し、１次のＬＰＦより減衰量が大きいことを示している。
また、Ｂブロックから信号を取り出すときは、次段のＣブロックの動作は停止して、消費電力を削減するようにしている。
アンプ８６の＋出力端子と−入力端子（反転入力端子）間に抵抗Ｒ３ＡとキャパシタＣ３Ａが直列接続され、また−出力端子と入力の＋入力端子（非反転入力端子）間に抵抗Ｒ３ＢとキャパシタＣ３Ｂがそれぞれ接続されている。
アンプ８６の＋出力端子は、ｇｍ３アンプの第２の−入力端子と、ｇｍ２アンプの第２の−入力端子に接続され、アンプ８６の−出力端子は、ｇｍ３アンプの第２の＋入力端子と、ｇｍ２アンプの第２の＋入力端子に接続されている。
さらに、アンプ８６の＋出力端子はｇｍ２アンプ８３の第１の＋入力端子にキャパシタＣ６Ａを介して接続し、−出力端子はｇｍ２アンプ８３の第１の−入力端子にキャパシタＣ６Ｂを介して接続している。
Ａ，Ｂブロックをカスケード接続して３次のＬＰＦを構成している。Ａ，Ｂブロックからの信号はＳＷ３を切り換えて出力端子ＴＣから取り出される。その結果を図６のＴＣに示し、Ｐａｌｔの周波数位置に極が存在し、１次のＬＰＦより減衰量が大きいことを示している。
また、Ｂブロックから信号を取り出すときは、次段のＣブロックの動作は停止して、消費電力を削減するようにしている。
次に、Ａ，Ｂ，Ｃブロックをカスケード接続した５次のＬＰＦの構成とその動作について説明する。
Ａ，Ｂブロックについては、１次、２次ＬＰＦの構成について説明したので、詳細な説明は省略する。Ｃブロックの２次ＬＰＦの回路構成はＢブロックの回路構成と同じである。しかし、フィルタの特性を決めるｇｍ、抵抗Ｒ４Ａ，Ｒ４Ｂ，Ｃ４Ａ，Ｃ４Ｂ、Ｒ５Ａ，Ｒ５Ｂ，Ｃ５Ａ，Ｃ５Ｂ、Ｃ７Ａ，Ｃ７Ｂで設定するカットオフ周波数（または減数量）、極周波数がＢブロックの定数と異なっている。
５次のＬＰＦ特性を得るには、ＳＷ１，ＳＷ２，ＳＷ３を選択してＡ，Ｂ，Ｃブロックがカスケード接続するように設定する。その出力は、ＳＷ４を選択して（端子）ＴＤから出力する。この結果えられた周波数特性を図６のＴＤに示す。曲線ＴＤにおいて、極は２個存在し３次ＬＰＦの極周波数Ｐａｌｔとこれより低い位置に極周波数が存在し、３次ＬＰＦよりもさらに減衰量が大きいことを示している。
また、図６にはＬＰＦ以外にスルーの信号経路も設けていて、ＳＷ１とＳＷ４を選択して（端子）ＴＡから、信号を取り出す。この周波数特性を図６のＴＡに示す。
このＴＤ経路の動作自において、ＬＰＦ（アクティブフィルタ）８０のＡ，Ｂ，Ｃブロックすべての動作を停止して消費電力を削減することができる。
Ａ，Ｂブロックについては、１次、２次ＬＰＦの構成について説明したので、詳細な説明は省略する。Ｃブロックの２次ＬＰＦの回路構成はＢブロックの回路構成と同じである。しかし、フィルタの特性を決めるｇｍ、抵抗Ｒ４Ａ，Ｒ４Ｂ，Ｃ４Ａ，Ｃ４Ｂ、Ｒ５Ａ，Ｒ５Ｂ，Ｃ５Ａ，Ｃ５Ｂ、Ｃ７Ａ，Ｃ７Ｂで設定するカットオフ周波数（または減数量）、極周波数がＢブロックの定数と異なっている。
５次のＬＰＦ特性を得るには、ＳＷ１，ＳＷ２，ＳＷ３を選択してＡ，Ｂ，Ｃブロックがカスケード接続するように設定する。その出力は、ＳＷ４を選択して（端子）ＴＤから出力する。この結果えられた周波数特性を図６のＴＤに示す。曲線ＴＤにおいて、極は２個存在し３次ＬＰＦの極周波数Ｐａｌｔとこれより低い位置に極周波数が存在し、３次ＬＰＦよりもさらに減衰量が大きいことを示している。
また、図６にはＬＰＦ以外にスルーの信号経路も設けていて、ＳＷ１とＳＷ４を選択して（端子）ＴＡから、信号を取り出す。この周波数特性を図６のＴＡに示す。
このＴＤ経路の動作自において、ＬＰＦ（アクティブフィルタ）８０のＡ，Ｂ，Ｃブロックすべての動作を停止して消費電力を削減することができる。
次に本発明の無線受信装置２０の動作について図１〜６を用いて説明する。
アンテナ１で受信された電波（信号）たとえば、ＩＥＥＥ８０２．１１ａで５．０ＧＨｚの周波数拡散されたマイクロ波信号は、所定のバンド幅のみ通過する入力フィルタ２でこの希望の信号のみを通過させ、帯域外の信号やノイズを除去している。入力フィルタ２からの出力信号は低雑音可変利得増幅器３へ供給される。ローノイズ特性を有する高周波アンプで増幅された信号は２分配され、次段の直交検波器を構成する第１，２周波数変換器４，９にそれぞれ供給さる。また発振器１４から位相器１５を介して０度と９０度の位相差を有する２つの発振信号も同時に供給される。すなわち、ここでマイクロ波帯域の入力信号がベースバンド周波数に１度にダウンコンバートされＩＱ復調されている。発振器１４は図示しないＰＬＬ回路で制御されているので、周波数精度と位相の安定度がよく、そのため１回でベースバンドへ周波数変換している。つぎに、ダウンコンバートされたベースバンドＩ，Ｑｃｈ信号はＬＰＦの特性を有するＬＰＦ（ローパスフィルタ；チャンネル選択フィルタ）５，１０に供給され、他チャンネル信号の隣接チャンネル信号、隣々接チャンネル信号の高周波成分やそれ以外のノイズを除去する。
ＬＰＦ５，１０, 可変利得増幅器６，１１，増幅器７，１２、ＡＤＣ（ＡＤ変換器）８，１３は、受信待機時には、ＤＩＳＡＢＬＥ状態にあり、制御回路１８もしくは自チャンネルパワー測定回路３０の出力信号に応じて、ＥＮＡＢＬＥ状態に制御される。即ち、Ｐｓ−ＬがＬのときはＤＩＳＡＢＬＥ，ＨのときはＥＮＡＢＬＥに制御される。
また、ＬＰＦ５，１０はたとえば図５に示すように、制御回路１８からの制御信号に応じて、ＳＷ１〜ＳＷ４を切り換え、フィルタの周波数特性を可変している。減衰量の少ない特性が要求されるときはフィルタの段数を少なくして、残りのフィルタの動作を停止し、消費電力を削減する。一方衰量の大きい特性が要求されるときは、フィルタの段数を増加させるようにしている。詳細な説明は後述する。
アンテナ１で受信された電波（信号）たとえば、ＩＥＥＥ８０２．１１ａで５．０ＧＨｚの周波数拡散されたマイクロ波信号は、所定のバンド幅のみ通過する入力フィルタ２でこの希望の信号のみを通過させ、帯域外の信号やノイズを除去している。入力フィルタ２からの出力信号は低雑音可変利得増幅器３へ供給される。ローノイズ特性を有する高周波アンプで増幅された信号は２分配され、次段の直交検波器を構成する第１，２周波数変換器４，９にそれぞれ供給さる。また発振器１４から位相器１５を介して０度と９０度の位相差を有する２つの発振信号も同時に供給される。すなわち、ここでマイクロ波帯域の入力信号がベースバンド周波数に１度にダウンコンバートされＩＱ復調されている。発振器１４は図示しないＰＬＬ回路で制御されているので、周波数精度と位相の安定度がよく、そのため１回でベースバンドへ周波数変換している。つぎに、ダウンコンバートされたベースバンドＩ，Ｑｃｈ信号はＬＰＦの特性を有するＬＰＦ（ローパスフィルタ；チャンネル選択フィルタ）５，１０に供給され、他チャンネル信号の隣接チャンネル信号、隣々接チャンネル信号の高周波成分やそれ以外のノイズを除去する。
ＬＰＦ５，１０, 可変利得増幅器６，１１，増幅器７，１２、ＡＤＣ（ＡＤ変換器）８，１３は、受信待機時には、ＤＩＳＡＢＬＥ状態にあり、制御回路１８もしくは自チャンネルパワー測定回路３０の出力信号に応じて、ＥＮＡＢＬＥ状態に制御される。即ち、Ｐｓ−ＬがＬのときはＤＩＳＡＢＬＥ，ＨのときはＥＮＡＢＬＥに制御される。
また、ＬＰＦ５，１０はたとえば図５に示すように、制御回路１８からの制御信号に応じて、ＳＷ１〜ＳＷ４を切り換え、フィルタの周波数特性を可変している。減衰量の少ない特性が要求されるときはフィルタの段数を少なくして、残りのフィルタの動作を停止し、消費電力を削減する。一方衰量の大きい特性が要求されるときは、フィルタの段数を増加させるようにしている。詳細な説明は後述する。
ＬＰＦ５，１０を通過したそれぞれのＩ，Ｑｃｈ信号は、可変利得増幅器６，１１に供給され、出力信号レベルが一定になるように制御される。
可変利得増幅器６，１１で信号が十分増幅されて振幅レベルが所定値になった状態で、ＡＤ変換器８，１３に供給され、アナログ信号がディジタル信号に変換された後、ディジタル信号処理される。
可変利得増幅器６，１１で信号が十分増幅されて振幅レベルが所定値になった状態で、ＡＤ変換器８，１３に供給され、アナログ信号がディジタル信号に変換された後、ディジタル信号処理される。
一方、第１，第２周波数変換器４，９でベースバンドに変換されたＩ，Ｑｃｈ信号は自チャンネルパワー測定回路１６と他チャンネルパワー測定回路１７に供給される。
図２に示すように、自チャンネルパワー測定回路１６に供給されたＩ，Ｑｃｈ信号はそれぞれＬＰＦ３１，３２に入力される。ＬＰＦ３１でＩｃｈの信号のみが選択されコンパレータ３３，３４に供給さる。コンパレータ３３に供給されたＩｃｈ信号はＴ３３から供給された基準電圧ＶＣと比較され、またコンパレータ３４に供給されたＩｃｈ信号はＴ３６から供給された基準電圧ＶＤと比較される。Ｉｃｈの信号が基準電圧ＶＣより低いとコンパレータ３３からは“Ｌ”レベルの信号が出力され、一方基準電圧ＶＣより高いとコンパレータ３３から“Ｈ”レベルの信号が出力される。
またコンパレータ３４についても同様に、コンパレータ３４に供給されたＩｃｈ信号はＴ３３から供給された基準電圧ＶＤと比較され、またコンパレータ３４に供給されたＩｃｈ信号はＴ３６から供給された基準電圧ＶＤと比較される。Ｉｃｈの信号が基準電圧ＶＤより低いとコンパレータ３４からは“Ｌ”レベルの信号が出力され、一方基準電圧ＶＤより高いとコンパレータ３４から“Ｈ”レベルの信号が出力される。
またコンパレータ３５，３６についても同様な動作をする。
図２に示すように、自チャンネルパワー測定回路１６に供給されたＩ，Ｑｃｈ信号はそれぞれＬＰＦ３１，３２に入力される。ＬＰＦ３１でＩｃｈの信号のみが選択されコンパレータ３３，３４に供給さる。コンパレータ３３に供給されたＩｃｈ信号はＴ３３から供給された基準電圧ＶＣと比較され、またコンパレータ３４に供給されたＩｃｈ信号はＴ３６から供給された基準電圧ＶＤと比較される。Ｉｃｈの信号が基準電圧ＶＣより低いとコンパレータ３３からは“Ｌ”レベルの信号が出力され、一方基準電圧ＶＣより高いとコンパレータ３３から“Ｈ”レベルの信号が出力される。
またコンパレータ３４についても同様に、コンパレータ３４に供給されたＩｃｈ信号はＴ３３から供給された基準電圧ＶＤと比較され、またコンパレータ３４に供給されたＩｃｈ信号はＴ３６から供給された基準電圧ＶＤと比較される。Ｉｃｈの信号が基準電圧ＶＤより低いとコンパレータ３４からは“Ｌ”レベルの信号が出力され、一方基準電圧ＶＤより高いとコンパレータ３４から“Ｈ”レベルの信号が出力される。
またコンパレータ３５，３６についても同様な動作をする。
次に他チャンネルパワー測定回路１７についてその動作について図１、３を用いて説明する。
直交検波器を構成する第１，第２周波数変換器４，９でベースバンドに変換されたＩ，Ｑｃｈ信号は他チャンネルパワー測定回路１７（５０）に供給される。
他チャンネルパワー測定回路５０に供給されたＩ，Ｑｃｈ信号はそれぞれＨＰＦ５１，５２に入力される。ＨＰＦ５１，５２でＩｃｈ、Ｑｃｈ信号のみが選択されてコンパレータ５３，５４に供給さる。コンパレータ５３，５４に供給されたＩｃｈ信号はＴ５５から供給された基準電圧ＶＦと比較される。Ｉｃｈ，Ｑｃｈの信号が基準電圧ＶＦより低いとコンパレータ５３，５４からは“Ｌ”レベルの信号が出力され、一方基準電圧ＶＦより高いとコンパレータ５３，５４から“Ｈ”レベルの信号がそれぞれ出力される。
コンパレータ５３，５４から出力された信号はＯＲ回路５５に供給され論理演算されて端子Ｔ５３からＰａｄｊ−Ｌ信号として出力される。
直交検波器を構成する第１，第２周波数変換器４，９でベースバンドに変換されたＩ，Ｑｃｈ信号は他チャンネルパワー測定回路１７（５０）に供給される。
他チャンネルパワー測定回路５０に供給されたＩ，Ｑｃｈ信号はそれぞれＨＰＦ５１，５２に入力される。ＨＰＦ５１，５２でＩｃｈ、Ｑｃｈ信号のみが選択されてコンパレータ５３，５４に供給さる。コンパレータ５３，５４に供給されたＩｃｈ信号はＴ５５から供給された基準電圧ＶＦと比較される。Ｉｃｈ，Ｑｃｈの信号が基準電圧ＶＦより低いとコンパレータ５３，５４からは“Ｌ”レベルの信号が出力され、一方基準電圧ＶＦより高いとコンパレータ５３，５４から“Ｈ”レベルの信号がそれぞれ出力される。
コンパレータ５３，５４から出力された信号はＯＲ回路５５に供給され論理演算されて端子Ｔ５３からＰａｄｊ−Ｌ信号として出力される。
図２と図３に示した、自チャンネルパワー測定回路３０の出力Ｐｓ−Ｈ，Ｐｓ−Ｌ信号と、他チャンネルパワー測定回路５０の出力Ｐａｄｊ−Ｌ信号を用いて制御回路１８でＬＰＦ５，１０を制御する制御信号を生成する。この結果を表１に示す。
この生成された制御信号（Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ）を用いて、ＬＰＦ５，１０としてたとえば図５に示すアクティブフィルタ８０のＳＷ１，２，３，４を制御するとともに使用しないフィルタブロックの動作を停止する。
この生成された制御信号（Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ）を用いて、ＬＰＦ５，１０としてたとえば図５に示すアクティブフィルタ８０のＳＷ１，２，３，４を制御するとともに使用しないフィルタブロックの動作を停止する。
Ｐｓ−Ｈが“Ｌ”レベルでＰｓ−Ｌが“Ｈ”レベルの場合、自チャンネルの信号が小さい可能性があり、そのためＰａｄｊ−Ｌが“Ｈ”レベルまたは“Ｌ”レベルにかかわりなく、他チャンネル信号を十分減衰する必要があり、Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ をＴＤに設定している。すなわち、他チャンネル信号を減衰するため、Ａ、Ｂ，Ｃブロックのフィルタすべてを動作させている。
Ｐｓ−Ｈが“Ｈ”レベルかつＰｓ−Ｌが“Ｈ”レベルで、Ｐａｄｊ−Ｌが“Ｌ”レベルのとき、自チャンネル信号はＩ，Ｑとも所定レベル以上であることが判別されているので、他チャンネルの検出レベルが“Ｌ”レベルで信号が所定レベル以下あるいは無いとみなされるので、この場合、システム上必要な最低限の減推量のみ実現できればよい。したがって図５において、ＳＷ１とＳＷ４を切り換えて出力端子ＴＢに接続するようにし、Ｉ，Ｑｃｈ入力信号が一次ＬＰＦを通過するように制御される。このときＢ，Ｃブロックは動作させる必要は無く、電源をオフまたは電流源を切断して回路動作を停止している。
Ｐｓ−Ｈが“Ｈ”レベルかつＰｓ−Ｌが“Ｈ”レベルで、Ｐａｄｊ−Ｌが“Ｌ”レベルのとき、自チャンネル信号はＩ，Ｑとも所定レベル以上であることが判別されているので、他チャンネルの検出レベルが“Ｌ”レベルで信号が所定レベル以下あるいは無いとみなされるので、この場合、システム上必要な最低限の減推量のみ実現できればよい。したがって図５において、ＳＷ１とＳＷ４を切り換えて出力端子ＴＢに接続するようにし、Ｉ，Ｑｃｈ入力信号が一次ＬＰＦを通過するように制御される。このときＢ，Ｃブロックは動作させる必要は無く、電源をオフまたは電流源を切断して回路動作を停止している。
つぎに、表１でＰｓ−Ｈが“Ｈ”レベルかつＰｓ−Ｌが“Ｈ”レベルで、Ｐａｄｊ−Ｌが“Ｈ”レベルのとき、自チャンネル信号はＩ，Ｑとも所定レベル以上であることが判別され、かつ他チャンネルの検出レベルも“Ｈ”レベルであるため、他チャンネル信号を減衰する必要がある。そのため、ＬＰＦの全てのブロックＡ，Ｂ，Ｃを動作させるため端子ＴＤからＩ，Ｑｃｈ信号を出力させるように、ＬＰＦの構成を設定する。
つぎに図１，２，４を用いてＬＰＦ５，１０を制御する制御回路に関する他の実施形態例を示す。図４に隣接チャンネルと隣々接チャンネルの信号のパワーを検出するパワー測定回路を示す。またこの図４に示す他チャンネルパワー測定回路にＲＳＳＩ回路を用いる場合、その測定に応じて図５に示すアクティブフィルタ８０を用いても良い。
図４において、端子Ｔ６１にＩｃｈの入力信号が供給されると、ＢＰＦ６１に入力され隣接チャンネルの信号が選択される。これと並列に、ＨＰＦ６２にも入力され隣々接チャンネルの信号を選択する。
ＢＰＦ６１から出力された隣接チャンネルのＩｃｈ信号はコンパレータ６５に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６７から基準電圧ＶＧが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路６９に出力される。Ｉｃｈ信号が基準電圧がＶＧより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路６９に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｄｊ−Ｌとして端子Ｔ６３から取り出される。
また、ＨＰＦ６２から出力された隣々接チャンネル信号のＩｃｈ信号はコンパレータ６６に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６８から基準電圧ＶＦが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路７０に出力される。Ｉｃｈ信号が基準電圧ＶＨより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路７０に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｌｔ−Ｌとして端子Ｔ６４から取り出される。
図４において、端子Ｔ６１にＩｃｈの入力信号が供給されると、ＢＰＦ６１に入力され隣接チャンネルの信号が選択される。これと並列に、ＨＰＦ６２にも入力され隣々接チャンネルの信号を選択する。
ＢＰＦ６１から出力された隣接チャンネルのＩｃｈ信号はコンパレータ６５に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６７から基準電圧ＶＧが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路６９に出力される。Ｉｃｈ信号が基準電圧がＶＧより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路６９に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｄｊ−Ｌとして端子Ｔ６３から取り出される。
また、ＨＰＦ６２から出力された隣々接チャンネル信号のＩｃｈ信号はコンパレータ６６に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６８から基準電圧ＶＦが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路７０に出力される。Ｉｃｈ信号が基準電圧ＶＨより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路７０に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｌｔ−Ｌとして端子Ｔ６４から取り出される。
つぎにＱｃｈ信号について説明する。端子Ｔ６２にＱｃｈの入力信号が供給されると、ＢＰＦ６３に入力され隣接チャンネルの信号が選択される。これと並列に、ＨＰＦ６４にも入力され隣々接チャンネルの信号を選択する。
ＢＰＦ６３から出力された隣接チャンネルのＱｃｈ信号はコンパレータ６７に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６７から基準電圧ＶＧが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路６９に出力される。Ｑｃｈ信号が基準電圧がＶＧより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路６９に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｄｊ−Ｌとして端子Ｔ６３から取り出される。
また、ＨＰＦ６４から出力された隣々接チャンネル信号のＱｃｈ信号はコンパレータ６８に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６８から基準電圧ＶＦが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路７０に出力される。Ｉｃｈ信号が基準電圧ＶＨより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路７０に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｌｔ−Ｌとして端子Ｔ６４から取り出される。
ＢＰＦ６３から出力された隣接チャンネルのＱｃｈ信号はコンパレータ６７に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６７から基準電圧ＶＧが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路６９に出力される。Ｑｃｈ信号が基準電圧がＶＧより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路６９に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｄｊ−Ｌとして端子Ｔ６３から取り出される。
また、ＨＰＦ６４から出力された隣々接チャンネル信号のＱｃｈ信号はコンパレータ６８に一方の入力端子に供給され、このコンパレータの他方に端子Ｔ６８から基準電圧ＶＦが供給される。比較された結果がＣＬＫ（クロック）信号に応じてまたは同期して、ＯＲ回路７０に出力される。Ｉｃｈ信号が基準電圧ＶＨより高いと“Ｈ”レベル、低いと“Ｌ”レベルの信号をＯＲ回路７０に出力し、そこで他の入力信号とＯＲ演算処理されてＰａｌｔ−Ｌとして端子Ｔ６４から取り出される。
図２と図４に示した、自チャンネルパワー測定回路３０と隣接、隣々接チャンネルパワー測定回路６０を組み合わせて制御回路１８で制御信号を生成する。その結果を表２に示す。
表２において、Ｐｓ−Ｈが“Ｌ”レベルでＰｓ−Ｌが“Ｈ”レベルのときはＦｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号はＴＤとなり、ＬＰＦのＡ，Ｂ，Ｃブロック全て動作し、５次ＬＰＦを構成する。このＬＰＦで減衰量を大きくして自チャンネル信号以外の隣接チャンネル、隣々接チャンネルの信号を減衰する必要がある。
表２においてＰａｄｊ−ＬとＰａｌｔ−Ｌが共に“Ｌ”レベルのとき、Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号はＴＢとなり、一次ＬＰＦ出力の信号が得られる。この場合、ＬＰＦのＢ，Ｃブロックは電源をオフにするか電流を切断して回路動作を停止している。このためＬＰＦ５，１０での消費電力は削減される。
表２において、Ｐｓ−Ｌ，Ｐｓ−Ｌが共に“Ｈ”レベル、Ｐａｄｊ−Ｌが“Ｈ”レベル，Ｐａｌｔ−Ｌが“Ｌ”レベルのとき、Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号はＴＤとなり、少なくとも隣接チャンネル信号は除去しなくてはならず、この場合Ａ，Ｂ，Ｃブロック全て動作させ希望信号と異なる信号の影響をできるだけ少なくするようにしている。
表２において、Ｐｓ−Ｌ，Ｐｓ−Ｌが共に“Ｈ”レベル、Ｐａｄｊ−Ｌが“Ｌ”レベル，Ｐａｌｔ−Ｌが“Ｈ”レベルのとき、Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号はＴＣとなり、隣接チャンネル信号存在せず、隣々接チャンネル信号が存在するので、ＬＰＦ５，１０のカットオフ周波数は高域に設定できまた減衰量はＴＤと比べて緩やかで良い。
したがって、ＬＰＦ５，１０でＡ，Ｂブロックを動作させ、Ｃブロックは電源をオフまたは電流源を切断して動作を停止させる。この結果３次のＬＰＦ構成となり、５次のＬＰＦと比較して消費電力は削減される。
したがって、ＬＰＦ５，１０でＡ，Ｂブロックを動作させ、Ｃブロックは電源をオフまたは電流源を切断して動作を停止させる。この結果３次のＬＰＦ構成となり、５次のＬＰＦと比較して消費電力は削減される。
表２において、Ｐｓ−Ｌ，Ｐｓ−Ｌが共に“Ｈ”レベル、Ｐａｄｊ−Ｌが“Ｈ”レベル，Ｐａｌｔ−Ｌｈが“Ｈ”レベルのとき、隣接チャンネル信号と隣々接チャンネル信号が存在するのでこれらの信号を減衰する必要がある。Ｆｉｌｔｅｒ Ｃｏｎｔｒｏｌ信号はＴＤとなり、ＬＰＦのＡ，Ｂ，Ｃブロック全て動作し、５次ＬＰＦを構成する。このＬＰＦで減衰量を大きくして自チャンネル信号以外の隣接チャンネル、隣々接チャンネルの信号を減衰する。
このように、従来直交復調器以降のアナログベースバンドブロックの占める消費電力の割合は半分以上を占めていた。また、たとえば受信待機時など、信号が受信されていない状態でも常時動作状態であるので、消費電力が大きかった。
しかし、上述したように、本発明の構成により、自チャンネル信号、隣接チャンネル信号、隣々接チャンネル信号の各信号レベルを測定し、これらの信号レベルに応じて制御信号を生成し、この制御信号を用いて、たとえば、チャンネルフィルタの動作モードたとえばＬＰＦの次数を切り換えることにより、消費電力を削減した。また、自チャンネル信号の有無により、アナログベースバンドブロックを停止することにより、受信待機時の消費電力を削減した。
しかし、上述したように、本発明の構成により、自チャンネル信号、隣接チャンネル信号、隣々接チャンネル信号の各信号レベルを測定し、これらの信号レベルに応じて制御信号を生成し、この制御信号を用いて、たとえば、チャンネルフィルタの動作モードたとえばＬＰＦの次数を切り換えることにより、消費電力を削減した。また、自チャンネル信号の有無により、アナログベースバンドブロックを停止することにより、受信待機時の消費電力を削減した。
１，１０１…ＡＮＴ（アンテナ）、２，１０２…入力フィルタ、３，１０３…低雑音可変利得増幅器（ＬＮＡ）、４，９，１０４，１０９…周波数変換器、５，１０，１０５，１１０…ＬＰＦ（ローパスフィルタ）、６，１１，１０６，１１１…可変利得増幅器、８，１３，１０８，１１３…ＡＤ変換器、１５，１１５…位相器、１４，１１４…発振器、１６，３０…自チャンネルパワー測定回路、１７，５０…他チャンネルパワー測定回路、１８…制御回路、８０…アクティブフィルタ。
Claims (19)
- 受信信号から希望信号を選択し、該希望信号のレベルを検出し第１の基準値と比較し、該比較結果に応じて第１の制御信号を出力する第１の測定回路と、
前記受信信号から前記希望信号と異なる信号を選択し、該希望信号と異なる信号のレベルを検出し第２の基準値と比較し、該比較結果に応じて第２の制御信号を出力する第２の測定回路と、
前記第１と第２の測定回路から出力された第１と第２の制御信号を用いて前記希望信号と前記希望信号と異なる信号のレベルを比較し、該比較結果に応じた第３の制御信号を出力する制御回路と、
前記制御回路から出力された第３の制御信号が供給され、該第３の制御信号に応じて回路特性と消費電力が可変される信号処理回路と
を有する無線受信装置。 - 前記受信信号と前記希望信号と異なる信号は直交検波した同相信号と直交信号を有し、該同相信号と直交信号を前記第１と第２の測定回路でレベルを検出するようにした
請求項１記載の無線受信装置。 - 前記信号処理回路はアクティブフィルタを有する
請求項１記載の無線受信装置。 - 前記信号処理回路はアクティブフィルタのフィルタの段数を切り換えるスイッチを有し、前記制御回路からの第３の制御信号により前記スイッチを切り変えて、前記アクティブフィルタの回路特性を可変するようにした
請求項１記載の無線受信装置。 - 前記希望信号と異なる信号が複数存在するとき、前記制御回路は、前記希望信号と異なる信号のレベルに応じて前記スイッチを切り換えて前記アクティブフィルタのフィルタ段数を設定するようにした
請求項１記載の無線受信装置。 - 前記第１の測定回路はローパスフィルタを有し、前記希望信号と異なる信号を除去するようにした
請求項１記載の無線受信装置。 - 前記第２の測定回路はバンドパスフィルタまたはハイパスフィルタを有し、前記希望信号と異なる信号を選択するようにした
請求項１記載の無線受信装置。 - 入力信号と発振器からの発振信号が供給され第１の位相を有する信号に周波数変換する第１の周波数変換器と、
前記入力信号と前記発振器からの発振信号が供給され第２の位相を有する信号に周波数変換する第２の周波数変換器と、
前記第１と第２の周波数変換器から第１と第２の位相を有する周波数変換された信号が供給され、該周波数変換された信号から希望信号を選択し、該希望信号のレベルを検出し第１の基準値と比較し、該比較結果に応じて第１の制御信号を出力する第１の測定回路と、
前記周波数変換された信号から前記希望信号と異なる信号を選択し、前記希望信号と異なる信号のレベルを検出し第２の基準値と比較し、該比較結果に応じて第２の制御信号を出力する第２の測定回路と、
前記第１と第２の測定回路から出力された第１と第２の制御信号を用いて上記希望信号と前記希望信号と異なる信号のレベルを比較し、該比較結果に応じた第３の制御信号を出力する制御回路と、
前記第１と第２の周波数変換器から出力された第１と第２の位相を有する周波数変換された信号が供給され、前記制御回路から出力された第３の制御信号に応じて回路特性が可変される信号処理回路と
を有する無線受信装置。 - 前記受信信号と前記希望信号と異なる信号は直交検波したベースバンド周波数の同相信号と直交信号を有し、該同相信号と直交信号を前記第１と第２の測定回路でレベルを検出するようにした
請求項８載の無線受信装置。 - 前記信号処理回路はアクティブフィルタを有する
請求項８記載の無線受信装置。 - 前記信号処理回路はアクティブフィルタのフィルタの段数を切り換えるスイッチを有し、前記制御回路からの第３の制御信号により前記スイッチを切り変えて、前記アクティブフィルタの回路特性を可変するようにした
請求項８記載の無線受信装置。 - 前記希望信号と異なる信号が複数存在するとき、前記制御回路は、前記希望信号と異なる信号のレベルに応じて前記スイッチを切り換えて前記アクティブフィルタのフィルタ段数を設定するようにした
請求項８記載の無線受信装置。 - 前記第１の測定回路はローパスフィルタを有し、前記希望信号と異なる信号を除去するようにした
請求項８記載の無線受信装置。 - 前記第２の測定回路はバンドパスフィルタまたはハイパスフィルタを有し、前記希望信号と異なる信号を選択するようにした
請求項８記載の無線受信装置。 - 入力信号と発振器からの発振信号が供給され前記入力信号を第１の位相を有する第１の中間周波数に変換する第１の周波数変換器と、
前記入力信号と前記発振器からの発振信号が供給され前記入力信号を第２の位相を有する第２の中間周波数に変換する第２の周波数変換器と、
前記第１と第２の中間周波数が供給され、該第１と第２の中間周波数から希望信号を選択し、該希望信号のレベルを検出し第１の基準値と比較し、該比較結果に応じて第１の制御信号を出力する第１の測定回路と、
前記第１と第２の周波数変換された信号から前記希望信号と異なる信号を選択し、前記希望信号と異なる信号のレベルを検出し第２の基準値と比較し、該比較結果に応じて第２の制御信号を出力する第２の測定回路と、
前記第１と第２の測定回路から出力された第１と第２の制御信号を用いて上記希望信号と前記希望信号と異なる信号のレベルを比較し、該比較結果に応じた第３の制御信号を出力する制御回路と、
前記第１と第２の周波数変換器から出力された第１と第２の位相を有する周波数変換された信号が供給され、前記制御回路から出力された第３の制御信号に応じて回路特性が可変される信号処理回路と
を有する無線受信装置。 - 前記受信信号と前記希望信号と異なる信号は直交復調した中間周波数の同相信号と直交信号を有し、該同相信号と直交信号を前記第１と第２の測定回路でレベルを検出するようにした
請求項１５の無線受信装置。 - 前記信号処理回路はアクティブフィルタを有する
請求項１５記載の無線受信装置。 - 前記信号処理回路はアクティブフィルタのフィルタの段数を切り換えるスイッチを有し、前記制御回路からの第３の制御信号により前記スイッチを切り変えて、前記アクティブフィルタの回路特性を可変するようにした
請求項１５記載の無線受信装置。 - 前記希望信号と異なる信号が複数存在するとき、前記制御回路は、前記希望信号と異なる信号のレベルに応じて前記スイッチを切り換えて前記アクティブフィルタのフィルタ段数を設定するようにした
請求項１５記載の無線受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004198372A JP2006020238A (ja) | 2004-07-05 | 2004-07-05 | 無線受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004198372A JP2006020238A (ja) | 2004-07-05 | 2004-07-05 | 無線受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006020238A true JP2006020238A (ja) | 2006-01-19 |
Family
ID=35794027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004198372A Pending JP2006020238A (ja) | 2004-07-05 | 2004-07-05 | 無線受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006020238A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300260A (ja) * | 2006-04-28 | 2007-11-15 | Renesas Technology Corp | 受信回路 |
| JP2009027410A (ja) * | 2007-07-19 | 2009-02-05 | Panasonic Corp | 無線通信装置 |
| WO2011033571A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社 東芝 | 受信機 |
| JP2011146946A (ja) * | 2010-01-15 | 2011-07-28 | Nec Engineering Ltd | 通信装置 |
| WO2011104804A1 (ja) * | 2010-02-25 | 2011-09-01 | 日本電気株式会社 | 信号処理回路、無線通信装置及び信号処理方法 |
| JP2012244475A (ja) * | 2011-05-20 | 2012-12-10 | Fujitsu Ltd | 受信機 |
| JP5488459B2 (ja) * | 2008-04-17 | 2014-05-14 | パナソニック株式会社 | 受信装置と、これを用いた電子機器 |
| CN106033972A (zh) * | 2015-03-16 | 2016-10-19 | 联想(北京)有限公司 | 一种电子设备 |
-
2004
- 2004-07-05 JP JP2004198372A patent/JP2006020238A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007300260A (ja) * | 2006-04-28 | 2007-11-15 | Renesas Technology Corp | 受信回路 |
| JP2009027410A (ja) * | 2007-07-19 | 2009-02-05 | Panasonic Corp | 無線通信装置 |
| JP5488459B2 (ja) * | 2008-04-17 | 2014-05-14 | パナソニック株式会社 | 受信装置と、これを用いた電子機器 |
| WO2011033571A1 (ja) * | 2009-09-18 | 2011-03-24 | 株式会社 東芝 | 受信機 |
| JPWO2011033571A1 (ja) * | 2009-09-18 | 2013-02-07 | 株式会社東芝 | 受信機 |
| JP2011146946A (ja) * | 2010-01-15 | 2011-07-28 | Nec Engineering Ltd | 通信装置 |
| WO2011104804A1 (ja) * | 2010-02-25 | 2011-09-01 | 日本電気株式会社 | 信号処理回路、無線通信装置及び信号処理方法 |
| JPWO2011104804A1 (ja) * | 2010-02-25 | 2013-06-17 | 日本電気株式会社 | 信号処理回路、無線通信装置及び信号処理方法 |
| JP2012244475A (ja) * | 2011-05-20 | 2012-12-10 | Fujitsu Ltd | 受信機 |
| CN106033972A (zh) * | 2015-03-16 | 2016-10-19 | 联想(北京)有限公司 | 一种电子设备 |
| CN106033972B (zh) * | 2015-03-16 | 2019-05-31 | 联想(北京)有限公司 | 一种电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2248257B1 (en) | Improvements in or relating to radio receivers | |
| JP4235454B2 (ja) | 高度統合通信レシーバのａｇｃ方法 | |
| US7564302B2 (en) | Method and system for gain control and power saving in broadband feedback low-noise amplifiers | |
| US7376400B2 (en) | System and method for digital radio receiver | |
| US7873342B2 (en) | Low IF receiver of rejecting image signal and image signal rejection method | |
| US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
| WO2000051253A1 (fr) | Unite de poste de radio | |
| US7003271B2 (en) | Direct conversion receiver having a gain-setting dependent filter parameter | |
| US20030027538A1 (en) | Receiving apparatus and a receiver system having the receiving apparatus | |
| US8335484B1 (en) | Systems and methods for dynamically controlling an analog-to-digital converter | |
| JP4891888B2 (ja) | 無線通信回路および無線通信システム | |
| JPH11234150A (ja) | デジタル復調装置 | |
| US7450925B2 (en) | Receiver for wireless communication systems and I/Q signal phase difference correction method therefor | |
| JP5567404B2 (ja) | アナログ及びデジタル利得制御を備える受信機及び方法 | |
| JP2006020238A (ja) | 無線受信装置 | |
| JP2007228342A (ja) | 受信装置およびそれを用いた送受信装置 | |
| JP4506343B2 (ja) | 無線受信装置 | |
| JP2004080455A (ja) | 受信回路およびこれを用いた無線通信装置 | |
| US10211845B2 (en) | Semiconductor device and method therein | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| US8611466B2 (en) | Discrete time receiver | |
| JP2011259103A (ja) | 無線通信受信機 | |
| CN114257258B (zh) | 无线射频接收器及数据侦测方法 | |
| JP2005101693A (ja) | 受信機 | |
| JP2010147975A (ja) | 高周波受信装置 |