JP2011259103A - 無線通信受信機 - Google Patents

Abstract

【課題】狭帯域無線において、高速応答性、高安定性、高線形性の自動利得制御が可能なダイレクトコンバージョン受信方式の無線通信受信機を提供する。
【解決手段】受信ベースバンド部１２０は、直交復調器１１０で直交復調されたＩｃｈ、Ｑｃｈのベースバンド信号を増幅する増幅器及びＲ−２Ｒラダー減衰器１２４、１３４を備えたＩｃｈ、Ｑｃｈの信号系と、自動利得制御部により構成される。自動利得制御部は、Ｉｃｈ及びＱｃｈ信号系から出力されるベースバンド信号をアップコンバージョン乗算器１４０によりベースバンド信号の周波数よりも高い周波数に変換した後、ＩＱ検波器１４４、誤差増幅器１４５、ラグリードフィルタ１４６、ＡＧＣ／ＡＤＣ１４７を介してラダー制御回路１４８へ出力する。ラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７の出力信号に基づいてＩｃｈ、Ｑｃｈ信号系のＲ−２Ｒラダー減衰器１２４、１３４の減衰量を制御する。
【選択図】図１

Description

本発明は、ダイレクトコンバージョン受信方式を用いた無線通信受信機に関する。

従来、変調帯域が広い（数ＭＨｚ程度）ＣＤＭＡ（Code Division Multiple Access）、Ｗ−ＣＤＭＡ（Wideband CDMA）方式を用いた携帯電話機等の移動体通信機器では、Ｑ値の高いイメージ抑圧フィルタを必要としないダイレクトコンバージョン方式の受信技術が使用されている。ダイレクトコンバージョン受信方式は、高周波受信信号を直交復調器により被変調信号である直交したベースバンドのＩ／Ｑ信号に直接周波数変換を行う受信方式であり、ＩＣ化しやすく、小型化・低価格のメリットがある。

図１１は、従来のダイレクトコンバージョン受信機の回路構成例を示すブロック図である。従来のダイレクトコンバージョン受信機は、高周波受信部１０、直交復調器２０、受信ベースバンド部３０、ソフト処理制御部５０により構成される。
高周波受信部１０は、アンテナ１１で受信した高周波信号をバンドパスフィルタ（ＢＰＦ）１２を介して取り出し、低雑音増幅器１３及び可変利得増幅器１４で増幅して直交復調器２０へ出力する。

直交復調器２０は、ミキサ２１、２２及び０／９０°位相器２３からなり、外部の局部発振器２４から送られてくる局部発振信号が０／９０°位相器２３に入力される。０／９０°位相器２３は、局部発振器２４からの局部発振信号を９０°の位相差を持たせてミキサ２１、２２に供給する。ミキサ２１、２２は、高周波受信部１０で受信された高周波信号と０／９０°位相器２３により位相制御された局部発振信号とを混合し、Ｉｃｈの直交復調ベースバンド信号及びＱｃｈの直交復調ベースバンド信号に周波数変換して受信ベースバンド部３０へ出力する。

受信ベースバンド部３０は、直交復調器２０で直交復調されたＩｃｈのベースバンド信号を増幅するＩｃｈ信号系、直交復調器２０で直交復調されたＱｃｈのベースバンド信号を増幅するＱｃｈ信号系、及び自動利得制御（ＡＧＣ）ＤＡＣ（ＤＡコンバータ）３５を備えている。上記Ｉｃｈ信号系は、Ｉｃｈのベースバンド信号を増幅する第１可変利得増幅器３１ａ、加算器３２、第１ローパスフィルタ（ＬＰＦ）３３ａ、第２可変利得増幅器３１ｂ、第２ローパスフィルタ３３ｂ、第３可変利得増幅器３１ｃ、アンチエイリアシングフィルタ３３ｃにより構成される。

また、上記Ｑｃｈ信号系は、Ｑｃｈのベースバンド信号を増幅する第４可変利得増幅器４１ａ、加算器４２、第３ローパスフィルタ（ＬＰＦ）４３ａ、第５可変利得増幅器４１ｂ、第４ローパスフィルタ４３ｂ、第６可変利得増幅器４１ｃ、アンチエイリアシングフィルタ４３ｃにより構成される。

上記自動利得制御ＤＡＣ３５は、ソフト処理制御部５０の制御命令に従って上記Ｉｃｈ信号系の可変利得増幅器３１ａ、３１ｂ、３１ｃ及び上記Ｑｃｈ信号系の可変利得増幅器４１ａ、４１ｂ、４１ｃの利得を制御すると共に、高周波受信部１０に設けられている可変利得増幅器１４の利得を制御する。

ソフト処理制御部５０は、受信ベースバンド部３０で増幅されたＩｃｈの信号をデジタル信号に変換するＲＸ ＡＤＣ５１、Ｑｃｈの信号をデジタル信号に変換するＲＸ ＡＤＣ５２及び制御部５３を備えている。
制御部５３は、ＩｃｈのＲＸ ＡＤＣ５１及びＱｃｈのＲＸ ＡＤＣ５２から出力されるデジタル信号に対する復調処理を行うと共に、受信ベースバンド部３０におけるＩｃｈ信号系の加算器３２及びＱｃｈ信号系の加算器４２に対するＤＣオフセット補正処理、自動利得制御ＤＡＣ３５に対する制御処理を行う。

上記のように構成されたダイレクトコンバージョン受信機において、高周波受信部１０のアンテナ１１で受信された高周波信号は、バンドパスフィルタ１２、低雑音増幅器１３及び可変利得増幅器１４を介して直交復調器２０へ送られ、Ｉｃｈ及びＱｃｈのベースバンド信号に直交変換される。この直交復調器２０で直交変換されたＩｃｈのベースバンド信号は、受信ベースバンド部３０のＩｃｈ信号系の可変利得増幅器３１ａ、３１ｂ、３１ｃで増幅されると共にローパスフィルタ３３ａ、３３ｂにより帯域制限され、アンチエイリアシングフィルタ３３ｃを通過後にソフト処理制御部５０のＲＸ ＡＤＣ５１に入力されてデジタル化される。

また、直交復調器２０で直交変換されたＱｃｈのベースバンド信号は、受信ベースバンド部３０のＱｃｈ信号系の可変利得増幅器４１ａ、４１ｂ、４１ｃで増幅されると共にローパスフィルタ４３ａ、４３ｂで帯域制限され、アンチエイリアシングフィルタ４３ｃを通過後にソフト処理制御部５０のＲＸ ＡＤＣ５２に入力されてデジタル化される。

上記ＩｃｈのＲＸ ＡＤＣ５１及びＱｃｈのＲＸ ＡＤＣ５２でデジタル化された信号は、ソフト処理制御部５０のソフト処理により、復調処理、ＡＧＣ処理、ＤＣオフセット補正処理等が行われる。
受信電界レベルの検出は、ソフト処理制御部５０の制御部５３がソフト処理にて行う。この際、制御部５３は、ＲＸ ＡＤＣ５１から出力されるＩｃｈ信号とＲＸ ＡＤＣ５２から出力されるＱｃｈ信号のベクトル合成値より電界レベルを検出し、受信電界レベルが最適になるよう多段に設けられた可変利得増幅器１４、３１ａ、３１ｂ、３１ｃ、４１ａ、４１ｂ、４１ｃの利得を制御する。

また、本発明に関連する公知技術として、変調された搬送波信号が一定周期でパワーコントロールされ、連続受信するＣＤＭＡ受信機において、受信した搬送波信号からパワーコントロールの周期を検出し、パワーコントロールの切替えタイミングで受信ＡＧＣのステップ制御を行うことにより連続受信途中の不連続な制御が行われず安定に受信することができる技術が知られている（例えば、特許文献１参照。）。

特開２００２−２６１６３８号公報

上記ダイレクトコンバージョン受信機では、高周波受信部１０で受信した高周波信号を直交復調器２０により、被変調波信号であるベースバンド信号に直交で周波数変換している。従って、受信機のダイナミックレンジを確保するために、受信ベースバンド部３０に複数の可変利得増幅器３１ａ、３１ｂ、３１ｃ、４１ａ、４１ｂ、４１ｃを設けるか、もしくは高周波受信部１０に可変利得増幅器１４を設けて利得を可変させることにより、受信機のダイナミック性能を上げている。

ＡＧＣ制御に使用される信号はベースバンド信号であり、ダイレクトコンバージョン受信方式の特徴となっている。また、ベースバンド信号には、ＤＣ（直流）成分があることと直交成分Ｉ／Ｑｃｈの利得を均一にＡＧＣ制御することも特徴の一つである。
携帯電話機等の移動体通信機器は常に移動しているので受信電界レベルが変動し、また、強力な妨害波、フェージング等の外的要因や、温度特性による受信利得増減のような内的要因により受信電界レベルが変動する。従って、ＡＧＣ回路は、受信機の利得を常に監視し、受信機内部利得を制御し、システム上問題がない程度に受信波の電界レベルを調整する必要がある。

従来のＡＧＣ回路は、前述の一連の制御ループを自動化した構成となっている。利得が最適化された受信信号には、Ｉ／Ｑｃｈ信号の直交確度、妨害波に対する十分な減衰、ＲＸ ＡＤＣ５１、５２のサンプリングクロックノイズに対する十分な減衰性能が要求される。また、受信帯域内での強電界受信中は、高い線形性能も要求され、受信システムによっては加えて高速な応答性能が求められる。

以上のような要求事項より、従来のＡＧＣ回路には次の構成上の特徴がある。
（１）妨害波干渉特性の要求よりローパスフィルタ３３ａ、３３ｂ、４３ａ、４３ｂを通過後のベースバンド信号を検波する構成。
（２）直交確度性能要求よりＩ／Ｑｃｈを合成する構成（ＲＸ ＡＤＣ５１、５２でデジタル変換後、ソフト処理制御部５０のソフト処理にて行う。）。
（３）ＩｃｈのＲＸ ＡＤＣ５１及びＱｃｈのＲＸ ＡＤＣ５２のサンプリングクロックノイズ抑圧の要求より、アンチエイリアシングフィルタ３３ｃ、４３ｃ通過後の信号を検波する構成。
（４）高い線形性の要求より、可変利得制御部（１４、３１ａ、３１ｂ、３１ｃ、４１ａ、４１ｂ、４１ｃ）を多段とする構成。
（５）高速応答性の要求より、ＩｃｈのＲＸ ＡＤＣ５１及びＱｃｈのＲＸ ＡＤＣ５２のサンプリングクロックと制御部５３の処理速度が高速である構成。

上記ダイレクトコンバージョン受信方式は、一般に変調帯域が数ＭＨｚ程度の広帯域無線に使用されているが、変調帯域が数ＫＨｚ程度の狭帯域無線においても、小型化、低価格化を図るためにダイレクトコンバージョン受信方式の採用が要望されている。
しかし、狭帯域無線においてダイレクトコンバージョン受信方式を採用する場合、
（１）ＡＧＣの高速応答性
（２）直交復調確度（利得制御確度）
（３）高い線形性
を満たすことが困難である。このため狭帯域無線においては、ダイレクトコンバージョン受信方式を簡易に採用することができないという問題がある。

本発明は上記の課題を解決するためになされたもので、変調帯域が数ＫＨｚ程度の狭帯域無線においてダイレクトコンバージョン受信方式を採用し、高速応答性、高安定性及び高線形性の自動利得制御が可能な無線通信受信機を提供することを目的とする。

第１の発明は、ダイレクトコンバージョン受信方式を用いた無線通信受信機において、高周波信号を受信して増幅する高周波受信部と、前記高周波受信部で受信された高周波信号を直交復調し、Ｉ成分及びＱ成分のベースバンド信号に変換する直交復調器と、前記直交復調器から出力されるＩ／Ｑ成分のベースバンド信号をそれぞれ増幅する増幅器及び可変減衰器からなるベースバンド信号増幅部と、前記ベースバンド信号増幅部から出力されるＩ／Ｑ成分のベースバンド信号を該ベースバンド信号の周波数成分よりも高い周波数に変換するアップコンバージョン乗算器と、前記アップコンバージョン乗算器の出力信号レベルに基づいて前記ベースバンド信号増幅部の各可変減衰器の減衰量を制御する自動利得制御手段とを具備することを特徴とする。

第２の発明は、前記第１の発明に係る無線通信受信機において、前記ベースバンド信号増幅部の各可変減衰器としてＲ−２Ｒラダー減衰器を使用し、前記ベースバンド信号増幅部から出力されるＩ／Ｑ成分のベースバンド信号の利得相対偏差が最小となるように前記自動利得制御手段により前記各Ｒ−２Ｒラダー減衰器を制御することを特徴とする。

第３の発明は、前記第２の発明に係る無線通信受信機において、前記自動利得制御手段は、受信電界レベルの変化に応じて前記Ｒ−２Ｒラダー減衰器へのデジタル制御信号を出力するＡＤコンバータ及び該ＡＤコンバータから出力されるデジタル制御信号に基づいて前記各Ｒ−２Ｒラダー減衰器を制御するラダー制御回路を備え、前記ラダー制御回路は、前記ＡＤコンバータの出力値が予め設定した規定ビット以下の場合は一定レベルのデジタル制御信号を出力して前記各Ｒ−２Ｒラダー減衰器を制御し、前記ＡＤコンバータの出力値が前記規定ビット以上の場合は受信電界レベルの変化に応じて前記ＡＤコンバータから出力される前記規定ビットから最大ビットまでのデジタル制御信号により前記各Ｒ−２Ｒラダー減衰器を制御することを特徴とする。

本発明によれば、狭帯域無線においてダイレクトコンバージョン受信方式を採用でき、簡易な構成でＬＳＩ化が容易であり、部品点数を削減して小型化、低価格化を図ることができ、且つ高速性、高安定性、高線形性の自動利得制御が可能で、高い受信機性能を確保することができる。

本発明の実施例１に係るダイレクトコンバージョン受信機の回路構成例を示すブロック図である。 同実施例１における第１自動利得制御ループの構成を示すブロック図である。 同実施例１における第２自動利得制御ループの構成を示すブロック図である。 同実施例１におけるガードタイム付き減衰器切替制御回路の制御状態を示す図である。 本発明の実施例２に係るダイレクトコンバージョン受信機の自動利得制御ループ部分の構成を示すブロック図である。 同実施例２におけるＡＧＣ／ＡＤＣの入力電圧に応じた可変利得制御部の利得の変化を示す図である。 同実施例２におけるＡＧＣ／ＡＤＣ入力電圧に応じた可変利得制御部の利得切替制限あり／なしの場合の利得の変化を示す図である。 同実施例２において、設定値を用いて可変利得制御部の利得を制御する場合の例を示す図である。 同実施例２において、可変利得制御部における有効ビット数可変時のＡＧＣ／ＡＤＣ入力電圧対利得の関係を示す図である。 同実施例２において、可変利得制御部におけるＡＧＣ／ＡＤＣ入力電圧対利得の関係を示す図である。 従来のダイレクトコンバージョン受信機の回路構成例を示すブロック図である。

以下、本発明の実施の形態について、詳細に説明する。

図１は本発明の実施例１に係るダイレクトコンバージョン受信方式を用いた無線通信受信機の回路構成例を示すブロック図である。この無線通信受信機は、高周波受信部１００、直交復調器１１０、受信ベースバンド部１２０、ソフト処理制御部１５０により構成される。

高周波受信部１００は、アンテナ１０１で受信した高周波信号をバンドパスフィルタ（ＢＰＦ）１０２により取り出し、低雑音増幅器１０３及び２段切替高周波減衰器（ＲＦ−ＡＴＴ）１０４を介して直交復調器１１０へ出力する。上記２段切替高周波減衰器１０４は、受信ベースバンド部１２０から与えられる制御信号により減衰量が例えば０ｄＢと３０ｄＢの２段階に切替えられるようになっている。

直交復調器１１０は、ミキサ１１１、１１２及び０／９０°位相器１１３からなり、外部の局部発振器１１４から送られてくる局部発振信号が０／９０°位相器１１３に入力される。０／９０°位相器１１３は、局部発振器１１４からの局部発振信号を９０°の位相差を持つ２つの信号に分岐してミキサ１１１、１１２に供給する。ミキサ１１１、１１２は、高周波受信部１００で受信された高周波信号と０／９０°位相器１１３により位相制御された局部発振信号とを混合し、Ｉｃｈ（Ｉ成分）の直交復調ベースバンド信号及びＱｃｈ（Ｑ成分）の直交復調ベースバンド信号に周波数変換して受信ベースバンド部１２０へ出力する。

受信ベースバンド部１２０は、直交復調器１１０で直交復調されたＩｃｈのベースバンド信号を処理するＩｃｈ信号系、直交復調器１１０で直交復調されたＱｃｈのベースバンド信号を処理するＱｃｈ信号系、及び自動利得制御部（ＡＧＣ）を備えている。
上記Ｉｃｈ信号系は、直交復調器１１０から出力されるＩｃｈのベースバンド信号を増幅する直流増幅器１２１ａ、加算器１２２、ローパスフィルタ（ＬＰＦ）１２３ａ、直流増幅器１２１ｂ、ローパスフィルタ１２３ｂ、Ｒ−２Ｒラダー減衰器１２４、電流（Ｉ）の信号を電圧（Ｖ）の信号に変換するＩ／Ｖ変換器１２５、直流増幅器１２１ｃ、バイアス補正回路１２６、ローパスフィルタ１２３ｃ、上記直流増幅器１２１ｃの出力信号に基づき上記加算器１２２に対してＤＣオフセット補正処理を行うＤＣオフセット回路１２７により構成される。上記Ｒ−２Ｒラダー減衰器１２４は、例えば０〜４０ｄＢの範囲で減衰量を可変することができる。

また、上記Ｑｃｈ信号系は、直交復調器１１０から出力されるＱｃｈのベースバンド信号を増幅する直流増幅器１３１ａ、加算器１３２、ローパスフィルタ（ＬＰＦ）１３３ａ、直流増幅器１３１ｂ、ローパスフィルタ１３３ｂ、Ｒ−２Ｒラダー減衰器１３４、電流（Ｉ）の信号を電圧（Ｖ）の信号に変換するＩ／Ｖ変換器１３５、直流増幅器１３１ｃ、バイアス補正回路１３６、ローパスフィルタ１３３ｃ、上記直流増幅器１３１ｃの出力信号に基づき上記加算器１３２に対してＤＣオフセット補正処理を行うＤＣオフセット回路１３７により構成される。上記Ｒ−２Ｒラダー減衰器１３４は、Ｉｃｈ信号系のＲ−２Ｒラダー減衰器１２４と同様に０〜４０ｄＢの範囲で減衰量を可変することができる。

また、上記バイアス補正回路１２６、１３６の出力信号は、自動利得制御部を構成するアップコンバージョン乗算器１４０に入力される。このアップコンバージョン乗算器１４０は、ミキサ１４１ａ、１４１ｂ及び０／９０°位相器１４２からなり、パルス発振器１４３から出力されるアップバージョンクロックが０／９０°位相器１４２に入力される。０／９０°位相器１４２は、パルス発振器１４３から出力されるアップバージョンクロックを９０°の位相差を持つ２つの信号に分岐してミキサ１４１ａ、１４１ｂに供給する。ミキサ１４１ａ、１４１ｂは、バイアス補正回路１２６、１２７から出力される信号と０／９０°位相器１４２により位相制御されたアップバージョンクロックとを混合し、Ｉ／Ｑｃｈ信号の周波数成分より高い周波数に変換する。上記ミキサ１４１ａ、１４１ｂから出力されるＩ／Ｑｃｈの信号は、合成されてＩＱ検波器１４４へ送られる。

ＩＱ検波器１４４は、ミキサ１４１ａ、１４１ｂから出力されるＩ／Ｑｃｈの合成信号の包絡線を検波し、直流電圧として誤差増幅器１４５の一方の入力端子に入力する。この誤差増幅器１４５の他方の入力端子には、ＡＧＣ動作のスレッシュ点を決める基準電圧ＶＲＥＦが供給される。上記誤差増幅器１４５の出力信号は、ラグリードフィルタ１４６を介してＡＧＣ／ＡＤＣ１４７に入力され、デジタル信号に変換されてラダー制御回路１４８へ送られる。このラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７から出力されるデジタル信号に基づいてＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４、及びＱｃｈ信号系のＲ−２Ｒラダー減衰器１３４を制御する。また、ＡＧＣ／ＡＤＣ１４７から出力されるデジタル信号は、ガードタイム付き減衰器切替制御回路（RF-ATT）１４９へ送られる。このガードタイム付き減衰器切替制御回路（RF-ATT）１４９は、ＡＧＣ／ＡＤＣ１４７の出力信号に基づいて高周波受信部１００に設けられている２段切替高周波減衰器１０４の減衰量を切替え制御する。

そして、上記受信ベースバンド部１２０のローパスフィルタ１２３ｃ、１３３ｃから出力される信号がソフト処理制御部１５０へ送られる。このソフト処理制御部１５０は、受信ベースバンド部１２０で処理されたＩｃｈの信号をデジタル信号に変換するＲＸ ＡＤＣ１５１及びＱｃｈの信号をデジタル信号に変換するＲＸ ＡＤＣ１５２を備えると共に制御部１５３を備えている。この制御部１５３は、ＲＸ ＡＤＣ１５１で変換されたＩｃｈのデジタル信号及びＲＸ ＡＤＣ１５２で変換されたＱｃｈのデジタル信号を復調処理する。

上記ダイレクトコンバージョン受信機は、受信信号に対する可変利得部と、該可変利得部の利得を制御する利得制御部との組み合わせにより、図２に示す第１自動利得制御（ＡＧＣ）ループ１６１と、図３に示す第２自動利得制御ループ１６２を構成している。

図２に示す第１自動利得制御ループ１６１は、受信ベースバンド部１２０において、Ｒ−２Ｒラダー減衰器１２４、直流増幅器１２１ｃ、バイアス補正回路１２６からなるＩｃｈ可変利得部と、Ｒ−２Ｒラダー減衰器１３４、Ｉ／Ｖ変換器１３５、直流増幅器１３１ｃ、バイアス補正回路１３６からなるＱｃｈ可変利得部と、上記Ｉｃｈ可変利得部及びＱｃｈ可変利得部の利得を制御するアップコンバージョン乗算器１４０、ＩＱ検波器１４４、誤差増幅器１４５、ラグリードフィルタ１４６、ＡＧＣ／ＡＤＣ１４７、ラダー制御回路１４８からなる利得制御部により構成している。

図３に示す第２自動利得制御ループ１６２は、高周波受信部１００の２段切替高周波減衰器１０４、直交復調器１１０、受信ベースバンド部１２０における直流増幅器１３１ａ、ローパスフィルタ１３３ａ、直流増幅器１３１ｂ、ローパスフィルタ１３３ｂ、Ｒ−２Ｒラダー減衰器１３４、Ｉ／Ｖ変換器１３５、直流増幅器１３１ｃバイアス補正回路１３６からなるＱｃｈ可変利得部と、このＱｃｈ可変利得部における２段切替高周波減衰器１０４を切替制御するアップコンバージョン乗算器１４０、ＩＱ検波器１４４、誤差増幅器１４５、ラグリードフィルタ１４６、ＡＧＣ／ＡＤＣ１４７、ガードタイム付き減衰器切替制御回路（RF-ATT）１４９からなる利得制御部により構成している。なお、図３はＱｃｈ側の第２自動利得制御ループ１６２について示したが、Ｉｃｈ側においても同様にしてＱｃｈ可変利得部と利得制御部との組み合わせにより構成される。

次に上記のように構成されたダイレクトコンバージョン受信機の全体の動作を説明する。
高周波受信部１００のアンテナ１０１により受信された高周波信号は、バンドパスフィルタ１０２を介して取り出され、低雑音増幅器１０３にて増幅された後、２段切替高周波減衰器１０４で信号レベルが調整されて直交復調器１１０へ送られる。

直交復調器１１０は、高周波受信部１００で受信された高周波信号をベースバンド周波数帯の同相成分（Ｉｃｈ）の信号と９０度の位相差がある成分（Ｑｃｈ）の信号に変換して受信ベースバンド部１２０へ出力する。
受信ベースバンド部１２０に入力されたＩｃｈのベースバンド信号は、直流増幅器１２１ａ、１２１ｂで増幅されると共にローパスフィルタ１２３ａ、１２３ｂにより帯域制限された後、Ｒ−２Ｒラダー減衰器１２４でレベル調整される。このＲ−２Ｒラダー減衰器１２４からは、Ｉｃｈの信号が電流Ｉの形態で出力され、Ｉ／Ｖ変換器１２５により電圧Ｖに変換されて直流増幅器１２１ｃで増幅される。この直流増幅器１２１ｃの出力信号は、ＤＣオフセット回路１２７へ送られる共に、バイアス補正回路１２６を介してアップコンバージョン乗算器１４０に入力される。上記ＤＣオフセット回路１２７は、直流増幅器１２１ｃの出力信号に基づいて加算器１２２にオフセット信号を供給し、直流増幅器１２１ａの出力信号に対してＤＣオフセット補正処理を行う。また、バイアス補正回路１２６の出力信号は、ローパスフィルタ１２３ｃを介してソフト処理制御部１５０のＲＸ ＡＤＣ１５１へ送られ、デジタル信号に変換されて復調処理される。

一方、直交復調器１１０から受信ベースバンド部１２０に入力されたＱｃｈのベースバンド信号は、直流増幅器１３１ａ、１３１ｂで増幅されると共にローパスフィルタ１３３ａ、１３３ｂにより帯域制限された後、Ｒ−２Ｒラダー減衰器１３４でレベル調整される。このＲ−２Ｒラダー減衰器１３４からは、Ｑｃｈの信号が電流Ｉの形態で出力され、Ｉ／Ｖ変換器１３５により電圧Ｖに変換されて直流増幅器１３１ｃで増幅される。この直流増幅器１３１ｃの出力信号は、ＤＣオフセット回路１３７へ送られる共に、バイアス補正回路１３６を介してアップコンバージョン乗算器１４０に入力される。上記ＤＣオフセット回路１３７は、直流増幅器１３１ｃの出力信号に基づいて加算器１３２にオフセット信号を供給し、直流増幅器１３１ａの出力信号に対してＤＣオフセット補正処理を行う。また、バイアス補正回路１３６の出力信号は、ローパスフィルタ１３３ｃを介してソフト処理制御部１５０のＲＸ ＡＤＣ１５２へ送られ、デジタル信号に変換されて復調処理される。

そして、上記アップコンバージョン乗算器１４０は、バイアス補正回路１２６、１２７から出力されるＩ／Ｑｃｈのベースバンド信号を、ベースバンド信号の周波数成分より高い周波数に変換すると同時に、ハード回路にて合成する。このアップコンバージョン乗算器１４０から出力されるＩ／Ｑｃｈの合成信号は、ＩＱ検波器１４４により包絡線検波されて直流電圧となる。この直流電圧は誤差増幅器１４５に入力されて基準電圧ＶＲＥＦによりＡＧＣ動作スレッシュ点が決められ、ラグリードフィルタ１４６にて安定化される。このラグリードフィルタ１４６から出力される信号は、ＡＧＣ／ＡＤＣ１４７によりデジタルデータに変換されてラダー制御回路１４８へ送られる。このラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７から出力されるデジタルデータに基づいてＲ−２Ｒラダー減衰器１２４、１３４の減衰量を制御すると共に、高周波受信部１００の２段切替高周波減衰器１０４の減衰量を切替制御する。

上記ラダー制御回路１４８によるＲ−２Ｒラダー減衰器１２４、１３４及び２段切替高周波減衰器１０４の制御動作を更に詳細に説明する。
（１）まず、高速応答のＡＧＣ回路について説明する。
従来技術の広帯域無線では、ベースバンド信号の帯域幅が数ＭＨｚ程度と狭帯域無線より１０００倍程度広い。このことは、狭帯域無線のＡＧＣ応答性では遅延する方向に作用する。

ＡＧＣ収束時間に変調帯域幅が関連するのは、受信ベースバンド部１２０におけるＩｃｈ信号系のローパスフィルタ１２３ａ、１２３ｂ、Ｑｃｈ信号系のローパスフィルタ１３３ａ、１３３ｂの帯域制限での遅延量増大、ローパスフィルタ１２３ｃ、１３３ｃの折り返しノイズ制限での遅延量増大、ＲＸ ＡＤＣ１５１、１５２でデジタル変換時のサンプリングクロック時間での遅延量増大であるが、フィルタの帯域を広帯域にする変更や、ＲＸ ＡＤＣ１５１、１５２のサンプリングクロック周波数を高速に変更することは、受信性能上できない。

また、ＩＱ検波器１４４の検波時間も狭帯域無線では、ベースバンド信号の１波長周期が数百μｓ〜数十ｍｓ程度となり、検波時間が数百ｍｓ程度になる。これはＴＤＭＡ（Time Division Multiple Access：時分割多元接続）等の高速ＡＧＣ応答性（数百μｓ程度）が要求されるシステムでは問題となる。

本発明の実施例１では、上記の問題を図２に示す第１自動利得制御ループ１６１及び図３に示す第２自動利得制御ループ１６２により解決している。
図２に示すように第１自動利得制御ループ１６１にローパスフィルタ１２３ａ、１２３ｂ、１３３ａ、１３３ｂの帯域制限フィルタを入れないことにより、フィルタによる遅延を避けることができる。また、バイアス補正回路１２６、１２７の出力側に設けられているローパスフィルタ１２３ｃ、１３３ｃ及びソフト処理制御部１５０のＲＸ ＡＤＣ１５１、１５２も制御ループに入れないことによりフィルタ遅延及びサンプリング時間遅延の問題を解決できる。

また、ＩＱ検波器１４４の検波時間と検波信号の合成（Ｉ／Ｑｃｈ）の問題は、アップコンバージョン乗算器１４０を用いて解決する。バイアス補正回路１２６から出力されるベースバンド信号をアップコンバージョン乗算器１４０により、より高い周波数に変換すると同時に、そのＩ／Ｑｃｈの出力信号のハード回路にて合成する。その後、ＩＱ検波器１４４により包絡線検波して直流電圧とし、誤差増幅器１４５における基準電圧ＶＲＥＦによりＡＧＣ動作スレッシュ点を決め、ラグリードフィルタ１４６にて安定化する。その後、ＡＧＣ／ＡＤＣ１４７によりデジタルデータに変換してラダー制御回路１４８に供給し、このラダー制御回路１４８によりＲ−２Ｒラダー減衰器１２４、１３４を制御する。

第１自動利得制御ループ１６１の収束時間は、仮にパルス発振器１４３から出力されるアップコンバージョンクロックを１ＭＨｚとすると、１波が１μｓとなり、ＩＱ検波器１４４で包絡線検波を安定に行う時定数τを１０波長分とし、
τ＝１μｓ×１０＝１０μｓ
とすると、目標検波電圧の９５％に到達する時間ｔは
ｔ＝１−ｅ（−ｔ／τ）≒９５％
より、
ｔ＝３τ＝３０μｓ
となる。収束時間としては、ループの安定性を保つためにラグリードフィルタ１４６を挿入するので、その分の遅延と、ＡＧＣ／ＡＤＣ１４７、ラダー制御回路１４８の遅延分が加えられるが、この遅延分はアップコンバージョンクロックの周波数や制御ループの最適化にて解決でき、ＴＤＭＡの収束要求（数百μｓ程度）を満たすことができる。また、変調帯域及び変調波周波数成分に応答性能の依存がなくなり、高速化が可能となる。

（２）次に直交復調確度（利得制御偏差）について説明をする。
受信ベースバンド部１２０における可変利得部の構成としては、Ｒ−２Ｒラダー減衰器１２４、１３４を設けている。これはベースバンド周波数（直流〜数ｋＨｚ）領域での周波数に対する利得偏差を最小にする場合、可変利得増幅器では複雑な回路が必要とされるが、Ｒ−２Ｒラダー減衰器１２４、１３４は抵抗値周波数特性に依存しないので、ベースバンド周波数が直流〜数ｋＨｚ程度と低い領域では、抵抗値の周波数特性が系に与える影響は少なく、可変利得増幅器よりも優位性があり、簡単な回路となる。

また、Ｉ／Ｑｃｈの各信号系において、単一の可変利得部とすることにより、Ｉ／Ｑｃｈの利得制御偏差を多段の可変利得増幅器よりも少なくできる。単一可変部としてのダイナミック性能は、可変利得増幅器よりも線形性が良く、仮に１４ｂｉｔ制御とすると、８４ｄＢもの高ダイナミックレンジがとれる。当然、単一の可変利得増幅器で８４ｄＢのダイナミックレンジを確保し、かつ線形性能も確保するとなると、本実施例１の方がより簡単な構成で実現でき、ＬＳＩ化もしやすい。また、直交復調確度はＩ／Ｑｃｈの相対利得偏差に依存するので、ＬＳＩ化する場合、ラダー減衰器のような回路性質は特に優位になる。ラダー減衰器の回路性質は、相対抵抗値偏差に減衰量偏差が依存し、絶対抵抗値偏差に依存しない性質であり、ＬＳＩ上の抵抗偏差特性と整合がとれる。

実際の回路では、Ｉ／Ｖ変換器１２５、１２６と直流増幅器１２１ｃ、１３１ｃの利得分が主ＡＧＣループ利得となるため、Ｒ−２Ｒラダー減衰器１２４、１３４を０〜４０ｄＢ程度可変することになる。直交復調器１１０からローパスフィルタ１２３ｂ、１３３ｂまでの線形性の確保について、次項にて説明する。

（３）高い線形性能のＡＧＣ回路について説明する。
前述で述べたとおり、高い線形性を確保するには、第１自動利得制御ループ１６１より前の回路のダイナミックレンジを確保する必要がある。
図３に示す第２自動利得制御ループ１６２（Ｑｃｈの信号系）において、直交復調器１１０〜ローパスフィルタ１３３ｂまでの系にて、飽和もしくは、各ブロックにて歪が発生しないレベルに受信電界レベルを制御する必要がある。このため高周波受信部１００の２段切替高周波減衰器１０４の減衰量を受信電界レベルに応じて２段階（例えば０ｄＢｏｒ３０ｄＢ）に切替える構成とする。これにより、図１における低雑音増幅器１０３の出力〜制御部１５３間のダイナミックレンジを略１１０ｄＢ（実回路値）とすることができ、高い線形性を確保できる。

次に、上記２段切替高周波減衰器１０４の切替制御部である、ガードタイム付き減衰器切替制御回路（RF-ATT）１４９について、図３に示す第２自動利得制御ループ１６２と図４を参照して説明する。図４はガードタイム付き減衰器切替制御回路（RF-ATT）１４９の制御状態を示している。

ガードタイム付き減衰器切替制御回路（RF-ATT）１４９には、２段切替高周波減衰器１０４を切替制御するためにハード回路にて、図４に示す制御値、すなわち「上限値」、「下限値」、「ガードタイム１」、「ガードタイム２」、「ガードタイム３」が設定されている。なお、図４では２段切替高周波減衰器１０４をＲＦ−ＡＴＴとして示している。ガードタイム付き減衰器切替制御回路（RF-ATT）１４９において、上限値と下限値を設定し判定レベルにヒステリシスを設定している理由は、微弱な電界強度変化に対して、２段切替高周波減衰器１０４が頻繁に切り替わることを避けるためである。具体的には、２段切替高周波減衰器１０４の最大減衰量「３０ｄＢ＋１０ｄＢ」とし、上限値と下限値の差異を４０ｄＢとしている。

・上限値は、ＡＧＣ／ＡＤＣ１４７の出力データが第１自動利得制御ループ１６１の制御範囲の上限と判断し、２段切替高周波減衰器１０４をＯＮ（３０ｄＢ）に切替える判定値である。
・下限値は、ＡＧＣ／ＡＤＣ１４７の出力データが第１自動利得制御ループ１６１の制御範囲の下限と判断し、２段切替高周波減衰器１０４をＯＦＦ（０ｄＢ）に切替える判定値である。
・ガードタイム１は、２段切替高周波減衰器１０４がＯＦＦ（減衰器：０ｄＢ）の際、上限値を一定時間連続で上回った場合、２段切替高周波減衰器１０４をＯＮ（減衰器：３０ｄＢ）に切替える。
・ガードタイム２は、２段切替高周波減衰器１０４がＯＮ（減衰器：３０ｄＢ）の際、下限値を一定時間連続で下回った場合、２段切替高周波減衰器１０４をＯＦＦ（減衰器：０ｄＢ）に切替える。
・ガードタイム３は、２段切替高周波減衰器１０４がＯＮからＯＦＦ、ＯＦＦからＯＮへと切替わった際、２段切替高周波減衰器１０４の切替えを一定時間禁止する。

上記ＡＧＣ／ＡＤＣ１４７の出力データは、第１自動利得制御ループ１６１と第２自動利得制御ループ１６２にほぼ遅延なく同時に受け渡しされるため、双方同時制御すると第２自動利得制御ループ１６２のローパスフィルタ１３３ａ、１３３ｂによる遅延時間のため、制御ループが不安定になる。このため上記のように３つのガードタイム１、２、３（時間的な判断）を設定し、第２自動利得制御ループ１６２を制御することにより、ＡＧＣ応答性を時間的に安定させている。具体的には、第１自動利得制御ループ１６１の１００μｓ程度の遅れにて第２自動利得制御ループ１６２が追従するように設定する。この際、双方の自動利得制御ループ１６１、１６２を合わせたＡＧＣ応答性が、ＴＤＭＡ等の高速応答性が要求されるシステムにおいても問題ないようにガードタイム１、２、３を設定する。

上記実施例１によれば、変調帯域が数ＫＨｚ程度の狭帯域無線においてダイレクトコンバージョン受信方式を採用でき、イメージ抑圧フィルタを不要としてＬＳＩ化が容易であり、部品点数を削減して小型化、低価格化を図ることができ、且つ高速応答性、高安定性、高線形性の自動利得制御が可能で、高い受信機性能を確保することができる。

次に、本発明の実施例２について説明する。
この実施例２は、図１に示した実施例１に係るダイレクトコンバージョン受信機において、受信ベースバンド部１２０におけるＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４、Ｉ／Ｖ変換器１２５、Ｑｃｈ信号系のＲ−２Ｒラダー減衰器１３４、Ｉ／Ｖ変換器１３５、利得制御系のＡＧＣ／ＡＤＣ１４７、及び論理回路からなるラダー制御回路１４８を図５に示すように可変利得制御部１７０として構成したものである。

上記可変利得制御部１７０におけるＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４は、複数の抵抗Ｒ及び２Ｒを用いたラダー網にそれぞれ切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａが接続された構成となっている。切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａは、可動接点及び該可動接点により切替接続される固定接点Ｈ、Ｌを備え、ラダー制御回路１４８により切替制御される。上記切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａは、可動接点がラダー網を構成している各ラダー抵抗２Ｒと接続され、固定接点Ｈが共通接続ライン１７１により共通に接続されて接地される。また、各固定接点Ｌは共通接続ライン１７２により共通に接続され、更にラダー網の最終段のラダー抵抗２Ｒと共にＩ／Ｖ変換器１２５に接続される。

上記Ｒ−２Ｒラダー減衰器１２４には、前段のローパスフィルタ１２３ｂ（図１参照）から電流Ｉ_ＲｉｎＩが供給され、ラダー網を介して切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａに電流Ｉ１、Ｉ２、Ｉ３、…、Ｉａ−１、Ｉａが流れる。また、ラダー網の最終段のラダー抵抗２Ｒには、電流Ｉａが流れる。上記切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａの固定接点Ｈの共通接続ライン１７１には接地電流Ｉ_Ｇが流れ、各固定接点Ｌとラダー網の最終段のラダー抵抗２Ｒの共通接続ライン１７２には出力電流Ｉ_{ＲｏｕｔＩ}が流れ、Ｉ／Ｖ変換器１２５に入力される。

上記Ｉ／Ｖ変換器１２５は、差動増幅器１２５ａ及びこの差動増幅器１２５ａの出力端子と（−）入力端子間に接続される抵抗Ｒ_ＩＶからなり、（−）入力端子にＲ−２Ｒラダー減衰器１２４の出力電流が入力され、（＋）入力端子に基準電圧１（ＶＲＥＦ１）が供給される。
上記Ｉ／Ｖ変換器１２５から出力される信号は、可変利得制御部１７０のＩｃｈ側の出力信号Ｖ_ｏｕｔＩとして出力端子１７３ａから図１に示す直流増幅器１２１ｃへ送られる。

また、Ｑｃｈ側のＲ−２Ｒラダー減衰器１３４は、Ｉｃｈ側のＩ／Ｖ変換器１２５と同様の構成であるので、詳細な説明は省略する。
上記Ｑｃｈ側のＲ−２Ｒラダー減衰器１３４には、前段のローパスフィルタ１３３ｂ（図１参照）から電流Ｉ_ＲｉｎＱが供給され、出力端から電流Ｉ_{ＲｏｕｔＱ}が出力される。この出力電流Ｉ_{ＲｏｕｔＱ}は、Ｉ／Ｖ変換器１３５に入力される。このＩ／Ｖ変換器１３５は、差動増幅器１３５ａ及びこの差動増幅器１３５ａの出力端子と（−）入力端子間に接続される抵抗Ｒ_ＩＶからなり、（−）入力端子にＲ−２Ｒラダー減衰器１３４の出力電流が入力され、（＋）入力端子に基準電圧１（ＶＲＥＦ１）が供給される。

上記Ｉ／Ｖ変換器１３５から出力される信号は、可変利得制御部１７０のＱｃｈ側の出力信号Ｖ_ｏｕｔＱとして出力端子１７３ｂから図１に示す直流増幅器１３１ｃへ送られる。
そして、上記出力端子１７３ａ、１７３ｂ間にＩＱ検波器１４４が接続される。このＩＱ検波器１４４は、可変利得制御部１７０のＩ／Ｖ変換器１２５、１３５の出力信号Ｖ_ｏｕｔＩ、Ｖ_ｏｕｔＱの包絡線を検波し、直流電圧として誤差増幅器１４５の一方の入力端子に入力する。この誤差増幅器１４５の他方の入力端子には、ＡＧＣ動作のスレッシュ点を決める基準電圧２Ｖ_ＲＥＦ２が供給される。上記誤差増幅器１４５の出力信号は、ＡＧＣ／ＡＤＣ１４７にＶ_ＡＤｉｎとして入力され、デジタル信号に変換されてラダー制御回路１４８へ送られる。このラダー制御回路１４８は、ＡＧＣ／ＡＤＣ１４７から出力されるデジタル信号に基づいてＩｃｈ信号系のＲ−２Ｒラダー減衰器１２４、及びＱｃｈ信号系のＲ−２Ｒラダー減衰器１３４の切替スイッチＳＷ１、ＳＷ２、…、ＳＷ（ａ−１）、ＳＷａを切替制御する。

上記のように構成された可変利得制御部１７０では、ラダー制御回路１４８によりＡＧＣ／ＡＤＣ１４７の出力信号を常に監視し、Ｒ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールしている。携帯電話機等の移動体通信機器では受信電界レベルが常に変動しており、それに伴ってＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが変動するので、この変動をラダー制御回路１４８により常に監視し、Ｒ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールすることでスイッチングノイズの発生を抑え、受信品質の劣化を抑えている。

図６はＡＧＣ／ＡＤＣ１４７の入力電圧値に応じた可変利得制御部１７０の利得の変化を示している。ＡＧＣ／ＡＤＣ１４７のある入力電圧値を設定値Ａとし、この設定値Ａ以下の入力電圧の場合はＲ−２Ｒラダー減衰器１２４、１３４への制御信号を一定値として固定の利得とする。設定値Ａ以上の入力電圧の場合は、入力電圧に応じて利得を可変するように制御する。これにより、受信電界レベルが低い場合にはＲ−２Ｒラダー減衰器１２４、１３４への制御信号の更新を停止させるため、スイッチングノイズの発生を抑え、受信品質の低下を防ぐことができる。

図７はＡＧＣ／ＡＤＣ入力電圧値に応じた可変利得制御部１７０の利得の変化（利得切替制限あり／なし）を示している。図７において、実線ａは利得切替制限なしの場合の特性を示し、破線ｂは利得切替制限ありの場合の特性を示している。
利得の切替制限がない場合、ある電位差Ｖａにおける利得の変化量はＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎによって変化し、α＜βの関係のように入力電圧Ｖ_ＡＤｉｎが小さくなる程、利得の変化量が小さくなる。そのため、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが小さくなるに従い利得の切替頻度を下げても、本来得られる利得の変化と同等となる。

また、利得の切替頻度を下げることは、Ｒ−２Ｒラダー減衰器１２４、１３４の制御信号の下位ビットを制御しないことになるため、スイッチングノイズの発生頻度を下げることができる。そこで、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎに応じＲ−２Ｒラダー減衰器１２４、１３４への制御信号の有効ビットを可変（上位ビットから有効）にし、有効ビット以外のビットは制御を行わないようにする。これにより、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが高いときに比べて入力電圧Ｖ_ＡＤｉｎが低いときは有効ビット数が少なくなるため、スイッチングノイズの発生頻度が低下する。

また、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが小さいときは、受信電界レベルが低いことを示しているため、受信電界レベルが低くなるほどスイッチングノイズの発生頻度を抑えることができ、受信品質の低下を防ぐことになる。
次に、受信電界レベルに応じてＲ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールする方法の詳細について説明する。

（１）設定値を使用してＲ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールする方法
システム上、ＡＧＣ回路を用いてベースバンド信号のレベルを４０ｄＢ減衰させるには８ビット以上のＡＧＣ／ＡＤＣ１４７を用いる必要があり、図１０に８ビットのＡＧＣ／ＡＤＣ１４７を使用した際の可変利得制御部１７０における「ＡＧＣ／ＡＤＣ入力電圧Ｖ_ＡＤｉｎ対利得」の関係を示す。なお、ＡＧＣ／ＡＤＣ１４７の分解能が高くデータ量が多いため、図１０では一部の入力電圧のみ抜粋して示している。

受信システムの構成によりダイナミック性能を確保するためのベースバンド信号レベルが決まるが、ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎの増加に対し、その入力電圧に応じた利得が必要とされる。
ＡＧＣ／ＡＤＣ１４７に対し、
入力電圧値Ｖ_ＡＤｉｎ＝３．０３Ｖ
を設定値Ａとした場合、設定値Ａ以下の入力電圧において一定の利得が確保できていればダイナミック性能に影響がない。

そこで、図８に示すようにＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが設定値Ａより低い場合は、ラダー制御回路１４８から固定の制御信号をＲ−２Ｒラダー減衰器１２４、１３４へ送り、例えば「−８．０８ｄＢ」の一定の利得とする。ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎが設定値Ａより高い場合は、ラダー制御回路１４８からＡＧＣ／ＡＤＣ出力値をそのまま制御信号としてＲ−２Ｒラダー減衰器１２４、１３４へ送り、ＡＧＣ／ＡＤＣ１４７の入力電圧に応じた利得とする。これにより、設定値Ａ以下のＡＧＣ／ＡＤＣ入力電圧のときは制御信号の更新がなく、Ｒ−２Ｒラダー減衰器１２４、１３４のスイッチ切替が発生しないため、スイッチングノイズの発生を抑えることができる。また、設定値Ａは使用する環境やシステムに応じて自由に設定を変更することができる。

（２）ＡＧＣ／ＡＤＣ１４７の入力電圧Ｖ_ＡＤｉｎに応じてＲ−２Ｒラダー減衰器１２４、１３４への制御信号の有効ビットを可変する方法
図９は８ビットのＡＧＣ／ＡＤＣ１４７を使用した場合の可変利得制御部１７０における「有効ビット数可変時のＡＧＣ／ＡＤＣ入力電圧対利得」の関係を示している。

図９において、ａは有効ビット数「８（全ビット使用）」、ｂは有効ビット数「７」、ｃは有効ビット数「６」、ｄは有効ビット数「５」、ｅは有効ビット数「４」、ｆは有効ビット数「３」、ｇは有効ビット数「２」、ｈは有効ビット数「１」の特性を示している。
全ビット有効時の利得と有効ビット数を制限したときの利得を比較すると、有効ビット数が少なくなるにつれ、利得の差が大きくなる。

ここで、２種類の電圧範囲のテーブルＡ（３．１３Ｖ以上、３．４４Ｖ未満）、テーブルＢ（３．４４Ｖ以上、３．７５Ｖ未満）を用意し、システム上必要となる減衰量を
テーブルＡ：−９．０ｄＢ以上
テーブルＢ：−１０．０ｄＢ以上
とする。必要な減衰量が得られ、有効ビット数が少ない程スイッチングノイズ低減に効果があるため、例えば
テーブルＡの有効ビット数：５ビット
テーブルＢの有効ビット数：６ビット
というように設定する。

また、テーブル数、テーブル範囲、各テーブルにおける有効ビット数の設定は、使用する環境やシステムに応じて自由に設定変更することができる。
上記実施例２に示したように、Ｒ−２Ｒラダー減衰器１２４、１３４を用いた自動利得制御部において、受信電界レベルに応じてＲ−２Ｒラダー減衰器１２４、１３４への制御信号をコントロールすることで、スイッチングノイズの発生頻度を抑えることができ、受信品質の劣化を抑えることができる。

なお、上記実施例２では、Ｉ／Ｖ変換器１２５、１３５の出力信号をＩＱ検波器１４４に入力して検波する場合について示したが、図１に示した実施例１と同様にアップコンバージョン乗算器１４０により高い周波数に変換したベースバンド信号をＩＱ検波器１４４に入力して検波するようにしてもよい。

また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できるものである。

１００…高周波受信部、１０１…アンテナ、１０２…バンドパスフィルタ、１０３…低雑音増幅器、１０４…２段切替高周波減衰器、１１０…直交復調器、１１１、１１２…ミキサ、１１３…０／９０°位相器、１１４…局部発振器、１２０…受信ベースバンド部、１２１ａ、１２１ｂ、１２１ｃ…直流増幅器、１２２…加算器、１２３ａ、１２３ｂ、１２３ｃ…ローパスフィルタ、１２４…Ｒ−２Ｒラダー減衰器（Ｉ）、１２５…Ｉ／Ｖ変換器、１２５ａ…差動増幅器、１２６…バイアス補正回路、１２７…ＤＣオフセット回路、１３１ａ、１３１ｂ、１３１ｃ、…直流増幅器、１３２…加算器、１３３ａ、１３３ｂ、１３３ｃ…ローパスフィルタ、１３４…Ｒ−２Ｒラダー減衰器（Ｑ）、１３５…Ｉ／Ｖ変換器、１３５ａ…差動増幅器、１３６…バイアス補正回路、１３７…ＤＣオフセット回路、１４０…アップコンバージョン乗算器、１４１ａ、１４１ｂ…ミキサ、１４２…０／９０°位相器、１４３…パルス発振器、１４４…ＩＱ検波器、１４５…誤差増幅器、１４６…ラグリードフィルタ、１４７…ＡＧＣ／ＡＤＣ、１４８…ラダー制御回路、１４９…ガードタイム付き減衰器切替制御回路、１５０…ソフト処理制御部、１５３…制御部、１６１…第１自動利得制御ループ、１６２…第２自動利得制御ループ、１７０…可変利得制御部、１７１、１７２…共通接続ライン、１７３ａ、１７３ｂ…出力端子。

Claims (3)

1. 高周波信号を受信して増幅する高周波受信部と、前記高周波受信部で受信された高周波信号を直交復調し、Ｉ成分及びＱ成分のベースバンド信号に変換する直交復調器と、前記直交復調器から出力されるＩ／Ｑ成分のベースバンド信号をそれぞれ増幅する増幅器及び可変減衰器からなるベースバンド信号増幅部と、前記ベースバンド信号増幅部から出力されるＩ／Ｑ成分のベースバンド信号を該ベースバンド信号の周波数成分よりも高い周波数に変換するアップコンバージョン乗算器と、前記アップコンバージョン乗算器の出力信号レベルに基づいて前記ベースバンド信号増幅部の各可変減衰器の減衰量を制御する自動利得制御手段とを具備することを特徴とするダイレクトコンバージョン受信方式を用いた無線通信受信機。
2. 前記ベースバンド信号増幅部の各可変減衰器としてＲ−２Ｒラダー減衰器を使用し、前記ベースバンド信号増幅部から出力されるＩ／Ｑ成分のベースバンド信号の利得相対偏差が最小となるように前記自動利得制御手段により前記各Ｒ−２Ｒラダー減衰器を制御することを特徴とする請求項１に記載の無線通信受信機。
3. 前記自動利得制御手段は、受信電界レベルの変化に応じて前記Ｒ−２Ｒラダー減衰器へのデジタル制御信号を出力するＡＤコンバータ及び該ＡＤコンバータから出力されるデジタル制御信号に基づいて前記各Ｒ−２Ｒラダー減衰器を制御するラダー制御回路を備え、
   前記ラダー制御回路は、前記ＡＤコンバータの出力値が予め設定した規定ビット以下の場合は一定レベルのデジタル制御信号を出力して前記各Ｒ−２Ｒラダー減衰器を制御し、前記ＡＤコンバータの出力値が前記規定ビット以上の場合は受信電界レベルの変化に応じて前記ＡＤコンバータから出力される前記規定ビットから最大ビットまでのデジタル制御信号により前記各Ｒ−２Ｒラダー減衰器を制御することを特徴とする請求項２に記載の無線通信受信機。

Images