KR100524390B1 - 가열로와 반도체기판홀딩 지그의 조립체, 및 반도체장치의제조방법 - Google Patents

가열로와 반도체기판홀딩 지그의 조립체, 및 반도체장치의제조방법 Download PDF

Info

Publication number
KR100524390B1
KR100524390B1 KR10-2002-0043399A KR20020043399A KR100524390B1 KR 100524390 B1 KR100524390 B1 KR 100524390B1 KR 20020043399 A KR20020043399 A KR 20020043399A KR 100524390 B1 KR100524390 B1 KR 100524390B1
Authority
KR
South Korea
Prior art keywords
furnace
wafer
semiconductor substrate
holding jig
heating furnace
Prior art date
Application number
KR10-2002-0043399A
Other languages
English (en)
Other versions
KR20030011617A (ko
Inventor
다카기미키오
Original Assignee
에프.티.엘.주식회사
탑코 과학 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프.티.엘.주식회사, 탑코 과학 주식회사 filed Critical 에프.티.엘.주식회사
Publication of KR20030011617A publication Critical patent/KR20030011617A/ko
Application granted granted Critical
Publication of KR100524390B1 publication Critical patent/KR100524390B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4587—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially vertically
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/08—Reaction chambers; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67346—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders characterized by being specially adapted for supporting a single substrate or by comprising a stack of such individual supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance

Abstract

RTP(Rapid Thermal Process)를 실시하는 가열로의 점유상면적(占有床面積;
footprint)을 작게 할 수 있다.
내화·단열재로 이루어지는 로체, 및 로체의 내측면에 배치된 히터를 포함하는 세로형 혹은 가로형 로와, 그 반응관의 균열(均熱) 영역내에 1장 또는 2장의 반도체기판을 그 면이 로의 길이방향으로 일치하도록 왕복이 자유롭게 유지하는 기판 홀딩 지그와의 조립체에 있어서, 히터면과 반도체기판의 면을 실질적으로 평행하게 한다.

Description

가열로와 반도체기판홀딩 지그의 조립체, 및 반도체장치의 제조방법{Heating Furanace and Semiconductor Wafer-Holding Jig Assembly and Process of Manufacturing Semiconductor Device}
본 발명은 CVD, 확산 등의 각종 반도체 제조공정에서 사용되는 hot wall형 가열로와 반도체기판홀딩 지그와의 조립체, 및 반도체장치의 제조방법에 관한 것이다.
hot wall형 가열로를 사용하는 반도체 제조장치는 널리 알려져 있으며, 예를 들면, 다음과 같은 학술강연이 있었다.
세로형 hot wall가열로의 상하 2개소에 저온 및 고온영역을 설치하여 웨이퍼를 이들의 영역사이에서 이동시키는 것에 의하여, RTA(Rapid Thermal Annealing)를 실시하면, 웨이퍼면내에서의 시트저항분포는 통상의 RTA보다 양호하게 된다(제 55회 응용물리학회(1994년9월19-22일 일본국 나고야), 발표번호 21a-ZE-6).
상기한 형식의 세로형 가열로를 사용하는 RTP(Rapid Thermal Processing)에 있어서, 5장의 웨이퍼를 1000℃에서 10초간 유지하는 처리를 실시하여 CMOS를 제조한 보고가 있다(3rd International Rapid Thermal Processing Conference. RTP'95, August 30-September 1, 1995, Amsterdam Netherlands, THE EFFECTS OF RAPID THERMAL PROCESSIGN ON QUARTER MICRON CMOS DEVICES, pp 102-103). 동일한 형식의 로를 리플로우(reflow)에 적용한 보고(4th Int. Conf. On Advanced Thermal Processign of Semiconductor-RTP'96, pp 30-33)나, 기가비트DRAM의 어닐링에 적용한 보고(4th Int. Conf. On Advanced Thermal Processing of Semiconductor. RTP'96)가 있다.
도 1은, 온도분포가 가장 뛰어난 세로형 싱글 웨이퍼를 처리하는 가열로구조의 주요부를 나타내고 있으며, 도면 중에서 1은 내화·단열재로 이루어지는 로 본체, 2는 히터, 3은 석영제 반응관, 4는 로의 하부로부터 반응가스를 공급하여 반응관(3)의 정상부에 개구하는 가스도입관, 5는 로의 바닥판, 6은 열처리과정에서 로내를 승강·회전시키는 지지봉, 7은 지지봉(6)으로부터 상방으로 경사지게 분기한 웨이퍼홀딩부, 8은 웨이퍼, 9는 웨이퍼의 이면을 지지하는 웨이퍼홀딩부로부터 수평하게 연재하는 발톱부품, 10은 O링, 11은 반응관 하부에 개구한 배기관이다. 상기와 같은 구조의 가열로에서 가열되는 웨이퍼(8)의 온도분포는 히터(2)로부터의 거리에 의해 영향을 받으며, 주위가 높고 중심은 낮아진다.
이와 같은 웨이퍼면내의 온도분포를 균일하게 하기 위해서, 웨이퍼와 거의 동일한 형상을 갖는 축열판을 가열로내에 배치하고, 사전에 반응온도로 가열하여 웨이퍼를 축열판의 근방으로 이동시킴으로써, 히터와 축열판의 양쪽을 열원으로 하여 웨이퍼의 급속승온과 온도분포의 균일화를 도모할 수 있다는 것은, 본 출원인의 미국특허 제6,159,873호에 의해 이미 공지되어 있다. 본 발명자들은 1998년 춘계 응용물리학회 강연회에서의 발표논문에서 축열판의 상기와 같은 효과를 시뮬레이션에 의해 연구·고찰한 바 있다.
또한, 상기한 미국특허에서는 히터를 축열판적으로 사용하는 착상도 구체적으로 설명하고 있으며, 평탄한 모양의 로의 천정부에 배치된 히터에 웨이퍼면을 가능한 한 근접시키는 방법도 도시되어 있다(도 12). 이 방법에 의하면, 웨이퍼와 히터의 면끼리 서로 근접거리에서 대면하기 때문에, 웨이퍼면내의 온도분포는 현저하게 개선된다.
상기한 미국특허로 개시된 웨이퍼와 로의 천정히터를 면끼리 근접시키는 방법에서는, 온도분포는 개선되었지만 가열로의 단면이 원형이기 때문에, 로의 점유상면적(footprint)이 크다. 반도체 제조용 가열로는 단위체적 및 단위용적당 고액의 건설비용을 필요로 하는 크린룸에 설치되기 때문에, 점유상면적 또는 실의용적을 감축한다는 것은 그 의의가 크다.
본 발명은 가열로의 크린룸에서의 점유상면적을 줄일 수 있는 가열로와, 웨이퍼홀딩 지그의 조립체를 제공하는 것을 목적으로 한다.
또한 본 발명은 본 발명의 조립체에 사용하는 반도체 제조장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 있어서의 가열로와 반도체기판 홀딩지그의 조립체는 내화·단열재로 이루어지는 로의 본체(로체) 및, 로체의 내측면에 배치된 히터를 포함하여 이루어지는 세로형 또는 가로형로와, 그 반응관의 균열(均熱) 영역내에, 1장 또는 2장의 반도체기판을 그 면이 로의 길이축방향으로 일치하도록, 그리고 왕복이 자유롭게 유지되어 이루어지는 기판홀딩 지그와의 조립체에 있어서, 히터의 면과 반도체기판의 면을 실질적으로 평행하게 한 것을 특징으로 한다.
또한, 본 발명에 있어서는, 상기 가열로와 반도체기판 홀딩지그의 조립체를 사용하여 RTP(Rapid Thermal Processig)를 실시하는 것을 특징으로 한다. RTP로서는 다음의 방법을 예시한다.
(1) RTA(Rapid Thermal Annealing); 10∼150℃/초의 속도로 승·강온하며, 처리온도를 0∼20초이내로 유지한다.
(2) RTO(Rapid Thermal Oxidation); (1)과 동일한 조건으로 실리콘표면에 얇은 산화막을 형성한다.
(3) RTN(Rapid Thermal Nitriding); (1)과 동일한 조건으로 실리콘표면에 얇은 질화막을 형성한다.
(4) RTCVD(Rapid Thermal Chemical Vapor Deposition); (1)과 동일한 조건으로 CVD가스의 분위기중에서 CVD막을 성장시킨다.
(5) RT-Wet Reflowing; (1)과 동일한 조건으로 고온 수증기중에서 BPSG를 리플로우한다.
본 발명에 있어서는 8∼12인치 CVD에 상기 RTP를 실시할 수가 있다.
세로형 가열로내에서 웨이퍼가 수평으로 지지되면 점유상면적은 반도체기판(이하 "웨이퍼"라 한다)의 면적보다 크게 된다. 또 가로형 가열로내에서 웨이퍼면이 수직으로 유지되면, 동일하게 점유상면적은 웨이퍼보다 크게 된다. 이들 어느 경우라도 가열로는 대형이 되기 때문에 웨이퍼면이 로의 길이축, 즉 세로형 가열로의 종축 또는 가로형 가열로의 수평방향축과 일치하도록 가열로와 웨이퍼홀딩 지그의 조립체를 구성한다.
이와 같은 구조자체는 공지되어 있으나, 본 발명에 있어서는, 로의 내측면과 웨이퍼면을 실질적으로 수평이 되도록 가열로의 단면윤곽을 변경함으로써 소기의 목적을 달성할 수가 있다.
이하, 도면을 참조하여 본 발명을 보다 구체적으로 설명한다.
(실시예)
종래기술을 도시하는 도 1과의 공통부분은, 공통의 참조부호를 붙인 도 2 및 도 3에 있어서는, 웨이퍼(8)는 세로형 가열로내에 수직으로 유지된다. 이 가열로의 히터(2)는 로체(1)의 측면에 있어서 종래의 가열로와 같은 원형이 아니고, 직선과 원호를 연결한 형상으로 되어 있으며(도 2), 그 결과 웨이퍼면내의 온도분포의 균일성이 높아지며, 또한 가열로의 점유상면적(footprint)도 작아진다. 도면 중, w는 웨이퍼 지름이며, w=12인치의 경우, L0(반응관의 길이)=400mm, L1(히터(2)의 최대내경)=410mm, L2(히터(2)의 최소내경)=70mm, t(반응관의 최소내경)=50mm, T(로벽의 두께)=70mm이다. 또한, 도 2에서는 1장의 웨이퍼가 도시되어 있는 바, 2장의 웨이퍼를 병렬로 하여도 좋다. 도 2에 있어서, d ×D 및 D ×D( D2)가 각각 본 발명 및 종래의 가열로의 점유상면적을 근사적으로 나타낸다. 따라서, 본 발명에 의한 점유상면적의 감소율은 d/D가 되며, 30∼50%이다.
도 4 및 도 5는, 도 2, 3의 구조에, 상기한 미국특허에서 공지의 축열판(12)을 부가하고, 2장의 웨이퍼를 동시에 처리하도록 개조한 것이다. 즉, 축열판(12)은 웨이퍼(8)의 출입과는 관계없이 가열로의 균열영역내에 정치되어 있으며, 또한 서로 대향하여 세로배열된 2장의 웨이퍼(8)의 중간에 축열판(12)이 배치되는 것은 상기 미국특허와 동일하다. 축열판(12)은 웨이퍼(8)와 동일한 형상을 가지고 있다. 축열판(12)이 웨이퍼(8)보다 크면, 축열판의 온도분포가 일정치 않아 웨이퍼의 온도분포 균일화를 도모할 수 없다. 축열판(12)은 반응관(3)의 상부를 오목형상으로 함몰시킨 부분(3a)에 유지되어 있다. 도4, 5의 구조에 의하면, 2장의 웨이퍼를 도 1과 동일한 온도분포로 처리할 수가 있으며, 또한 웨이퍼의 매수에 따른 상면적 (床面積)점유비율은 도 2의 2배가 된다.
도 6, 7에 있어서는, 웨이퍼(8)는 가로형로내에 세로로 배열되어 있다. 로 체(1) 및 히터(2)는 반응을 실시하는 고온균열부(a)와, 반응전에 저온으로 웨이퍼(8)를 유지하는 저온균열부(b)로 나누어져 있다. 도 7에 도시하는 바와 같이, 13은 배기관, 14는 로의 입구측을 폐쇄하는 뚜껑이며, 20은 다수의 구멍을 벌집모양으로 열어, 반응공간내의 가스흐름을를 균일하게 하는 정류판이다.
도 6, 7의 가로형로에서는, 로체(1a, 1b)사이의 폭이 종래의 로보다도 1/2이하로 대폭 작아지며, 점유상면적이 삭감된다.
도 7에 도시된 웨이퍼 홀딩지그(16)는, 웨이퍼(8)를 유지하여 저온균열부(b)와 고온균열부(a)와의 사이에서 진퇴가 가능한 중공봉(中空捧; 17)의 선단에 만곡한 아암부(arm: 19)를 고착한 것이다. 15는 스페이서이다. 상기 중공봉(17)은 웨이퍼 이동지그와 가스안내관을 겸하고 있는 것이다. 중공봉(17)에 고착된 만곡한 암부(19)는 웨이퍼(8)의 하부를 유지하도록 약 120°전개된 기초부이며, 여기서부터 웨이퍼중심을 향하여 3개의 발톱부품(19a, 19b)을 뻗어나오게 하고 있다. 2개의 발톱부품(19a)은 연직선에 대해 약 60°전개된 위치에 배치되어, 주로 웨이퍼(8)가 쓰러지는 것을 방지하는 것이다. 즉, 발톱부품(19a)은 웨이퍼(8)의 가장자리부를 양측에서 파지하여 웨이퍼(8)가 쓰러지지 않도록, 선단내부를 포크형상으로 분기시켜 웨이퍼(8)를 끼고 있다. 발톱부품(19b)은 연직선상에서 아래로부터 웨이퍼(8)를 지지하는 것이다. 중공봉(17)내를 관통하는 중심구멍에는 가스를 흐르게 하여 웨이퍼(8)와 발톱부품(19)과의 부착을 후술하는 바와 같이 방지할 수가 있다.
도 8은 발톱부품(19a)에 상술한 가스를 흐르게 하는 기구의 일례를 도시하고 있다. 우측으로 넘어져서 발톱부품(19a)에 지지되어 있다. 발톱부품(19a)은 중공봉(17)의 선단에 고착되어, 웨이퍼(8)를 파지하여 가스를 분출하는 기구를 갖는다. 도 8에 도시하는 바와 같이, 발톱부품(19a)의 외각체(outer shell; 21)내부에는 중공봉(17)의 가스유통공간과 연통하고 있는 공간(23)이 형성된다. 상기 외각체(21)의 상부의 양측은 역U자형상으로 절곡하여 오목부(27)로 형성된다. 한편, 외각체(21)의 내부에는, U자형상 내측부재(22)를 배치하여 그 일부에 고착하고 있다. U자형상 내측부재(22)는 오목부(27)의 일부로 형성된다. 웨이퍼(8)의 실리콘과 발톱부품(19a)의 석영은 1000℃정도에서 소결반응을 일으켜 부착한다. 부착하고 있는 8과 21, 22의 사이에서는 마찰력이 커져서, 입자(particle)가 발생할 위험이 있다. 다시 완전하게 부착한 8과 20을 분리할 때에, 입자가 발생한다. 본 발명에 있어서는, U자형상 내측부재(22)와 외각체(21)의 사이에는 갭(24)이 형성되기 때문에, 공간(23)으로부터 가스가 U자형상의 내측부재(22)를 둘러싼 공간에 흐르며, 웨이퍼(8)와 석영의 접촉부에 존재하는 미소한 갭을 통과한다. 이 결과, 웨이퍼(8)와 발톱부품사이에 마찰의 발생을 방지할 수가 있으며, 입자가 발생하는 것도 방지할 수가 있다. 가스는 비열이 작기 때문에, 로 내에서 충분히 고온으로 예비가열되어 갭(24)으로부터 분출되기 때문에, 웨이퍼(8)의 온도분포는 영향을 받지 않는다.
도 9에 있어서는, 연직방향의 발톱부품(19b)에 가스분출기구를 형성한 것이다. 25는 중공봉(16)의 가스유통공간과 연이어 통한 발톱부품(19a)의 내부공간, 26은 불활성가스 또는 N2등, 웨이퍼와 반응하기 어려운 가스를 흐르게 하는 가스분출구멍이다.
본 발명은 웨이퍼를 가로로 배치한 가로형로에서도 실시할 수 있다. 이 구체적인 예는 도시하지 않으나, 도 6의 로체(1)의 측면(1a, 1b)이 상 하면이 된다. 도 10은, 이 구체적인 예에 있어서 사용하는 웨이퍼 홀딩지그를 나타낸다. 도 10에는, 도 7에 도시된 것과는 다른 웨이퍼 홀딩지그를 도시한다.
즉, 로 내를 진퇴하는 봉(32)의 선단에 가로 U자형상의 지지부(30)를 고착하고, 여기에 8개의 핀(33)을 돌출시키고 있다. 핀(33)가운데 내측의 4개로 웨이퍼(8)를 하측으로부터 지지하고 있다. 로 내의 고온부에는 지지틀(31)이 정치되어 있으며, 동일하게 지지틀(31)로부터 8개의 핀(34)이 돌출하고 있다. 지지부(30)는 지지틀(31)의 상방까지 이동한 후, 웨이퍼(8)가 핀(34)에 접속할 때까지 하강하고, 그 후 후퇴한다.
도 11에 도시하는 2장의 웨이퍼가 가로로 배치된 가로형로에 있어서는, 웨이퍼를 1단으로 유지하는 경우에, 점유체적이 작고, 또한 다단으로 쌓아올림으로써 실질적으로 점유면적도 작게할 수 있다. 이 방식에서 채용되는 웨이퍼홀딩지그(미도시)는, 상하로 분기한 포크의 각각에 1장의 웨이퍼를 유지하고, 또 상하로 나누어진 선반에 웨이퍼(8)를 지지시킨다.
도 11에 있어서는, 또한 웨이퍼와 석영의 소결을 방지하는 다른 방법을 도시하고 있다. 2장의 웨이퍼는 도시하지 않는 웨이퍼홀딩지그에 의해 웨이퍼선반(41)에 유지되고 있다. 웨이퍼(8)는 중심에 대하여 90°의 각도로 전개한 4개의 발톱부품(19a; 도 12)에 의해 저면에 지지되어 있다. 발톱부품(19c)은 평면윤각이 직사각형의 틀(42)에 고착되어 있다. 틀(42)은 석영반응관(3)의 평탄면(3a)에 도시되지 않는 베이스를 통해 유지되고 있다.
가스안내관(40)은 석영제 반응관(3)의 입구측으로부터 로내를 틀(42)의 영역까지 연장되어 있으며, 소결방지를 위해 가스를 발톱부품(19)의 선단의 가스분출구멍(19c)에 의해 분출한다. 틀을 구성하는 관(41; 도 13)은, 분출구멍(19c)으로부터 가스가 분출하여 웨이퍼(8)를 약간 들어올림으로써 소결을 방지한다.
도 10c에 있어서, 실리콘 웨이퍼를 본 발명의 로를 사용하여 고온부의 온도를 700℃ 이하로 가열할 경우에는, 실리콘웨이퍼가 가열되는 고온부에 직접 배치될 수 있다. 그러나, 고온부의 온도가 800℃보다 높으면, 웨이퍼는 먼저 균열영역내에 위치하는 것이 바람직하며, 예비가열한 후, 웨이퍼내에서 발생할 수 있는 스트레스를 줄이기 위해 고온부로 신속히 이동하여 빠르게 가열한다.
도 7 및 도 11에 도시하는 가로형로를 사용할 때에, 또한 도 10c에 도시한 바와 같은 가열과정을 따를 수 있다. 즉, 웨이퍼는 균열을 위해 저온부에 먼저 위치할 수 있으며, 그 후에 신속한 가열을 위해 고온부로 이동할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 웨이퍼의 온도분포를 양호하게 함과 동시에, 반도체 제조설비의 설비투자의 비용을 절감할 수가 있다.
도 1은 종래의 세로형 싱글웨이퍼 hot wall 가열로의 일례를 나타내는 단면도.
도 2는 본 발명에 있어서의 세로형 로와 수직배치한 웨이퍼 홀딩지그와의 조립체의 일례를 나타내는, 도 3의 A-A의 화살표방향에서 본 단면도(단, 가스도입관(4), 배기관(11)의 도시는 생략)이다.
도 3은 도2에 있어서의 로의 종단면도.
도 4는 본 발명에 있어서의 세로형로와, 수직배치한 웨이퍼 홀딩지그 및 축열판과의 조립체의 일례를 나타내는 횡단면도.
도 5는 도 4의 A-A 화살표 방향에서 본 단면도.
도 6은 본 발명에 있어서의 가로형로와 수직배치한 웨이퍼 홀딩지그와의 조립체의 일례를 나타내며, 도 7의 A-A 화살표 방향에서 본 단면도.
도 7은 도 6의 B-B 화살표 방향에서 본 단면도.
도 8은 웨이퍼 홀딩지그의 발톱부(claw) 부품부분의 구조의 일례를 나타내는 도 7의 C-C 화살표 방향에서 본 부분도.
도 9는 웨이퍼 홀딩지그의 발톱부 구조의 다른 일례를 나타내는 도 7의 B-B화살표 방향에서 본 부분도.
도 10A는 가로형로내에 수평배치되는 웨이퍼 홀딩지그의 도면.
도 10B는 가로형로내에 수평배치되는 웨이퍼 홀딩지그의 도면.
도 10C는 웨이퍼의 가열과정을 나타내는 개략도.
도 11은 본 발명에 있어서의 가로형로와 수평배치되는 웨이퍼 홀딩지그와의 조립체를 나타내는 측면도.
도 12는 도 11의 평면도.
도 13은 도 11, 12의 틀(frame)의 단면을 나타내는 구성도면.

Claims (9)

  1. 적어도 하나 이상의 평면을 갖는 내화·단열재로 이루어지는 로의 본체와,
    상기 로 본체의 내측면 주위에 설치되는 히터와,
    균열영역을 형성하는 반응관, 및 반도체기판을 지지할 수 있고, 상기 로 본체의 길이방향축을 따라 균열영역을 로내에서 왕복할 수 있는 웨이퍼 홀딩지그로 이루어지며, 상기 히터의 평면과 반도체의 면이 실질적으로 평행하도록 배열되는 것을 특징으로 하는 가열로와 반도체기판 홀딩지그와의 조립체.
  2. 제1항에 있어서, 상기 가열로는 세로형 가열로인 것을 특징으로 하는 가열로와 반도체기판 홀딩지그와의 조립체.
  3. 제1항에 있어서, 상기 가열로는 가로형 가열로인 것을 특징으로 하는 가열로와 반도체기판 홀딩지그와의 조립체.
  4. 제1항에 있어서, 또한 균열영역내에 설치되는 다수의 축열판으로 이루어지며, 상기 축열판은 반도체기판보다 작거나 동일한 크기이고, 반도체기판과 실질적으로 평행하거나 2장의 반도체기판사이에 설치되는 것을 특징으로 하는 가열로와 반도체기판 홀딩지그와의 조립체.
  5. 제1항에 기재된 조립체를 사용하여 RTP에 의해 반도체기판을 열처리하는 단계를 포함하는 반도체 장치의 제조방법.
  6. 제4항에 기재된 조립체를 사용하여 RTP에 의해 반도체기판을 열처리하는 단계를 포함하는 반도체 장치의 제조방법.
  7. 가열로의 길이 방향을 따라 설치되는 가스안내관, 및
    상기 가스안내관으로부터 반도체기판으로 가스를 분출하기 위한 분출구를 포함하는 웨이퍼홀딩부로 이루어진 상기 가스안내관의 선단부에 배치된 웨이퍼 홀딩지그로 구성되는 가열로에서 사용되는 반도체기판 홀딩지그.
  8. 제7항에 있어서, 상기 반도체기판 홀딩지그는 세로형 가열로에 사용되는 반도체기판 홀딩지그.
  9. 제7항에 있어서, 상기 반도체기판 홀딩지그는 가로형 가열로에 사용되는 반도체기판 홀딩지그.
KR10-2002-0043399A 2001-07-26 2002-07-23 가열로와 반도체기판홀딩 지그의 조립체, 및 반도체장치의제조방법 KR100524390B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00225713 2001-07-26
JP2001225713A JP3554297B2 (ja) 2001-07-26 2001-07-26 半導体基板熱処理装置及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
KR20030011617A KR20030011617A (ko) 2003-02-11
KR100524390B1 true KR100524390B1 (ko) 2005-10-28

Family

ID=19058657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0043399A KR100524390B1 (ko) 2001-07-26 2002-07-23 가열로와 반도체기판홀딩 지그의 조립체, 및 반도체장치의제조방법

Country Status (5)

Country Link
US (2) US6793734B2 (ko)
JP (1) JP3554297B2 (ko)
KR (1) KR100524390B1 (ko)
CN (1) CN1196177C (ko)
TW (1) TW554419B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864117B1 (ko) * 2001-03-05 2008-10-16 도쿄엘렉트론가부시키가이샤 열처리방법 및 열처리장치
JP3554297B2 (ja) * 2001-07-26 2004-08-18 株式会社エフティーエル 半導体基板熱処理装置及び半導体素子の製造方法
JP2004260174A (ja) * 2003-02-25 2004-09-16 Samsung Electronics Co Ltd 半導体素子製造装置
JP4560660B2 (ja) * 2003-03-14 2010-10-13 三井造船株式会社 半導体熱処理装置および方法
US7727588B2 (en) * 2003-09-05 2010-06-01 Yield Engineering Systems, Inc. Apparatus for the efficient coating of substrates
JP4534619B2 (ja) * 2004-06-21 2010-09-01 株式会社Ｓｕｍｃｏ 半導体シリコン基板用熱処理治具
US20070281086A1 (en) * 2006-06-05 2007-12-06 Hon Hai Precision Industry Co., Ltd. Apparatus and method for producing carbon nanotubes
JP5205737B2 (ja) * 2006-10-13 2013-06-05 株式会社Ｓｕｍｃｏ シリコンウェーハの保持方法および保持治具
JP5173225B2 (ja) * 2007-03-30 2013-04-03 三井造船株式会社 加熱システム
US7977258B2 (en) * 2007-04-06 2011-07-12 Mattson Technology, Inc. Method and system for thermally processing a plurality of wafer-shaped objects
US8007275B2 (en) * 2008-01-25 2011-08-30 Micron Technology, Inc. Methods and apparatuses for heating semiconductor wafers
US8603246B2 (en) 2008-01-30 2013-12-10 Palo Alto Research Center Incorporated Growth reactor systems and methods for low-temperature synthesis of nanowires
US8754381B2 (en) * 2011-11-09 2014-06-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for inspecting UV illuminance in multi-level bake furnace for TFT-LCD manufacturing process and pickup assembly device for performing the method
DE102011056211B3 (de) * 2011-12-09 2013-02-07 Degudent Gmbh Verfahren und Vorrichtung zum Sintern von Sintergut
CN104233460B (zh) * 2013-06-09 2017-03-22 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及设置有该反应腔室的mocvd设备
US9808891B2 (en) 2014-01-16 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method of reflow
DE102018204107A1 (de) * 2018-03-17 2019-09-19 centrotherm international AG Heizeinheit für Horizontalofen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135230A (ja) * 1996-10-31 1998-05-22 Tokyo Electron Ltd 熱処理装置およびその熱処理炉のメンテナンス方法
JP2000286200A (ja) * 1999-03-31 2000-10-13 Kokusai Electric Co Ltd 熱処理方法および熱処理装置
US6159873A (en) * 1995-03-30 2000-12-12 F.T.L. Co., Ltd. Method for producing semiconductor device and production apparatus of semiconductor device
KR20010058712A (ko) * 1999-12-30 2001-07-06 강웅식 반도체 웨이퍼의 고속 열처리 시스템

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5242075A (en) * 1975-09-29 1977-04-01 Nippon Denso Co Ltd Device for controlling gas atmosphere in semiconductor producing equip ment
CA1158109A (en) * 1981-01-14 1983-12-06 George M. Jenkins Coating of semiconductor wafers and apparatus therefor
US4819579A (en) * 1981-01-14 1989-04-11 Northern Telecom Limited Coating of semiconductor wafers and apparatus therefor
JPS58116724A (ja) * 1981-12-29 1983-07-12 Pioneer Electronic Corp 半導体製造装置
JPS58158914A (ja) * 1982-03-16 1983-09-21 Semiconductor Res Found 半導体製造装置
JPS62299017A (ja) * 1986-06-18 1987-12-26 Matsushita Electric Ind Co Ltd 熱処理装置
JPH088220B2 (ja) * 1988-09-05 1996-01-29 株式会社日立製作所 半導体ウェハの熱処理装置、及び熱処理方法
JPH0744159B2 (ja) * 1987-09-11 1995-05-15 株式会社日立製作所 半導体ウエハの熱処理装置および熱処理方法
JPS6471118A (en) * 1987-09-11 1989-03-16 Hitachi Ltd Thermal treatment equipment for semiconductor wafer
JP2728488B2 (ja) * 1989-02-17 1998-03-18 株式会社日立製作所 半導体ウエハの熱処理装置
US4911638A (en) * 1989-05-18 1990-03-27 Direction Incorporated Controlled diffusion environment capsule and system
US5536918A (en) * 1991-08-16 1996-07-16 Tokyo Electron Sagami Kabushiki Kaisha Heat treatment apparatus utilizing flat heating elements for treating semiconductor wafers
US5662469A (en) * 1991-12-13 1997-09-02 Tokyo Electron Tohoku Kabushiki Kaisha Heat treatment method
US5429498A (en) * 1991-12-13 1995-07-04 Tokyo Electron Sagami Kabushiki Kaisha Heat treatment method and apparatus thereof
JP3292540B2 (ja) * 1993-03-03 2002-06-17 東京エレクトロン株式会社 熱処理装置
JP3190165B2 (ja) * 1993-04-13 2001-07-23 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
JP3249240B2 (ja) * 1993-06-15 2002-01-21 三洋電機株式会社 電子レンジ
KR100297282B1 (ko) * 1993-08-11 2001-10-24 마쓰바 구니유키 열처리장치 및 열처리방법
JP3824675B2 (ja) * 1995-03-03 2006-09-20 有限会社デジタル・ウェーブ 結晶製造装置
US5743967A (en) * 1995-07-13 1998-04-28 Semiconductor Energy Laboratory Co. Low pressure CVD apparatus
JPH09260364A (ja) * 1996-03-26 1997-10-03 Tokyo Electron Ltd 熱処理方法および熱処理装置
JP4071315B2 (ja) * 1996-12-18 2008-04-02 株式会社山形信越石英 ウエーハ熱処理装置
JPH11176822A (ja) * 1997-12-05 1999-07-02 Hitachi Ltd 半導体処理装置
JP3554297B2 (ja) * 2001-07-26 2004-08-18 株式会社エフティーエル 半導体基板熱処理装置及び半導体素子の製造方法
US6753506B2 (en) * 2001-08-23 2004-06-22 Axcelis Technologies System and method of fast ambient switching for rapid thermal processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159873A (en) * 1995-03-30 2000-12-12 F.T.L. Co., Ltd. Method for producing semiconductor device and production apparatus of semiconductor device
JPH10135230A (ja) * 1996-10-31 1998-05-22 Tokyo Electron Ltd 熱処理装置およびその熱処理炉のメンテナンス方法
JP2000286200A (ja) * 1999-03-31 2000-10-13 Kokusai Electric Co Ltd 熱処理方法および熱処理装置
KR20010058712A (ko) * 1999-12-30 2001-07-06 강웅식 반도체 웨이퍼의 고속 열처리 시스템

Also Published As

Publication number Publication date
TW554419B (en) 2003-09-21
US6793734B2 (en) 2004-09-21
JP2002110686A (ja) 2002-04-12
US20030031974A1 (en) 2003-02-13
JP3554297B2 (ja) 2004-08-18
CN1196177C (zh) 2005-04-06
CN1416153A (zh) 2003-05-07
KR20030011617A (ko) 2003-02-11
US20040175878A1 (en) 2004-09-09

Similar Documents

Publication Publication Date Title
KR100524390B1 (ko) 가열로와 반도체기판홀딩 지그의 조립체, 및 반도체장치의제조방법
JP5029435B2 (ja) 載置台構造及び熱処理装置
US6183565B1 (en) Method and apparatus for supporting a semiconductor wafer during processing
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
TWI517252B (zh) 使用微環境之熱處理加工裝置
JP2662722B2 (ja) バッチ式熱処理装置
KR100399167B1 (ko) 클램프가없는진공열전달스테이션
CN101903980A (zh) 载置台构造以及热处理装置
JP2000208439A (ja) 成膜装置
JP2015122503A (ja) 基板処理装置
JPS63289813A (ja) 半導体ウエハ熱処理法
US20190115231A1 (en) Method and apparatus for treating substrate
KR100937753B1 (ko) 반도체의 표면 처리법
JP3501768B2 (ja) 基板熱処理装置およびフラットパネルデバイスの製造方法
KR102058034B1 (ko) 리프트 핀 유닛 및 이를 구비하는 기판 지지 유닛
KR100584191B1 (ko) 샤워 헤드 구조를 이용한 처리 장치 및 처리 방법
JP2005223142A (ja) 基板保持具、成膜処理装置及び処理装置
JP2971818B2 (ja) ウエハー熱処理装置
JPH0917739A (ja) 半導体装置の製造方法
JPH08330245A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US20220413397A1 (en) Support unit, bake apparatus and substrate treating apparatus including the same
JPH10223722A (ja) 半導体処理装置
KR100620187B1 (ko) Ｒｔｐ 장치의 공정 챔버로 로딩된 웨이퍼의 지지방법 및이에 사용되는 공정 챔버
JPH07331325A (ja) 焼き入れのための加熱処理方法
JPH03194924A (ja) 縦型処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee