KR100498970B1 - 반도체 장치 검사 장치 및 반도체 장치 검사 방법 - Google Patents

반도체 장치 검사 장치 및 반도체 장치 검사 방법 Download PDF

Info

Publication number
KR100498970B1
KR100498970B1 KR10-2000-0024827A KR20000024827A KR100498970B1 KR 100498970 B1 KR100498970 B1 KR 100498970B1 KR 20000024827 A KR20000024827 A KR 20000024827A KR 100498970 B1 KR100498970 B1 KR 100498970B1
Authority
KR
South Korea
Prior art keywords
dut
value
units
semiconductor device
measurement
Prior art date
Application number
KR10-2000-0024827A
Other languages
English (en)
Other versions
KR20000077202A (ko
Inventor
나까노마사히또
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20000077202A publication Critical patent/KR20000077202A/ko
Application granted granted Critical
Publication of KR100498970B1 publication Critical patent/KR100498970B1/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31718Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

핸들러부(handler section)와 측정부를 포함하는 반도체 장치 핸들러는 기준 샘플을 측정부에 제공된 복수의 DUT(device under test)부에 탑재하기 위한 기준 샘플 순차 탑재 수단, 상기 기준 샘플의 규정된 검사 항목을 저장하기 위한 제1 저장 수단, 상기 기준 샘플과 관련하여 검사 항목을 측정하고 측정 결과를 저장하기 위한 제2 저장 수단, DUT부의 각각에서의 기준 샘플의 측정값과 상기 제1 저장 수단에 저장된 기준 샘플의 규정된 검사 항목의 값간의 차분값을 연산하고, DUT부의 각각에 대한 보정값을 결정하기 위한 차분값 연산 수단, 각 DUT부에서 각 피검사 반도체 장치 유닛에 대한 규정된 검사 처리를 실행할 때에 각 DUT에 대하여 설정된 보정값을 사용하여 반도체 장치 각각에 대해 규정된 특성값을 결정하기 위한 검사 수단, 및 검사 결과에 따라 피검사 장치를 규정된 카테고리로 분류하기 위한 저장 수단을 갖는다.

Description

반도체 장치 검사 장치 및 반도체 장치 검사 방법{SEMICONDUCTOR DEVICE INSPECTION APPARATUS AND SEMICONDUCTOR DEVICE INSPECTION METHOD}
본 발명은 반도체 장치의 검사 장치 및 반도체 장치를 검사하기 위한 방법에 관한 것으로, 보다 구체적으로 장치 핸들러(device handler)의 측정부에서 복수의 피검사 반도체 장치(DUT)의 소정의 검사 및 측정을 행하고, 품질에 의해서 반도체 장치를 분류하는 장치 및 이러한 반도체 장치 검사 및 분류를 행하기 위한 방법에 관한 것이다.
과거에, 복수의 반도체 장치에 대한 검사를 동시에 행하고 등급에 따라서 피검사 장치를 카테고리로 분류하고, 장치 핸들러 내로 트레이를 이동시키는 기능과 소정의 특성값을 검사하는 측정부를 가진 반도체 장치의 검사 장치가 예를 들면 일본 미심사 특허 공개 공보 제8-262102호의 개시로부터 알려져 있다.
그러나, 종래의 기술에서, 기준 샘플(상관으로서 알려짐)에 대한 검사 장치의 각 측정부로부터의 데이터의 수집은 개시시에, 정규 검사시에 그리고 비정상이 발생되었을 때에만 행해졌다.
위와 같은 경우에 있어서는 인간의 개입없이는 데이터의 수집이 불가능하였기 때문에, 요구되는 노동력, 셋업, 보정값의 연산 및 프로그램 수정에 많은 시간과 노동력이 요하므로 상관 처리는 기술자에게 부담을 주었다.
특히, 상관이 주의깊게 행해지지 않으면 측정부 내에 제공된 각 DUT의 규정된 특성에 대한 검사 능력 및 검사 정확도에 변동이 있을 수 있을 수 있으므로 측정 결과에 따른 반도체 장치의 분류 및 카테고리화에 있어서 정확도의 오류 및 결함이 있을 수 있다.
상술한 일본 미심사 특허 공개 공보 제8-262102호에는 특히 1차 측정에 있어서 불량으로 판정된 장치를 다시 한번 측정하는 기술적인 개시가 있다. 그러나, 복수의 DUT중 개별 DUT간의 측정 정확도의 변동을 고려하여 상관을 행하는 자동적인 방법에 대해서는 개시하는 바가 없다.
일본 미심사 특허 공개 공보 제63-64335호에는 검사 커넥터로 핸들러에 공급된 IC 패키지의 효과적인 위치 설정을 행하도록 이미지 처리 기술을 사용하는 구성이 개시되어 있다. 그러나, DUT부에서의 측정 정확도의 변동에 관하여 개선하고자 하는 기술적인 개시는 없다.
일본 미심사 특허 공개 공보 제8-147369 및 5-11020호에는, 소정의 롯트(lot)에 대한 측정값이 미리 저장되고, 동일한 롯트의 반도체 장치에 관한 측정값에 대한 기준값이 이러한 저장된 측정 정보에 따라서 통계적으로 결정되며, 기준값과 측정된 값간에 비교가 행해지는 반도체 장치 검사 방법에 대한 개시가 있다. 그러나, 개개의 DUT에 대한 측정 정확도의 변동에 따른 개선에 관해서는 기술적인 어떤 개시도 되어 있지 않다.
또한, 일본 미심사 특허 공개 공보 제8-262102의 경우와 유사한 일본 미심사 특허 공개 공보 제8-184643에는 1차 측정에서 불량으로 판정되었던 반도체 장치를 재측정하기 위한 기술적인 개시가 있다. 그러나, 복수의 DUT간의 측정 정확도의 변동을 고려한 측정 방법에 관해서는 어떤 개시도 되어 있지 않다.
따라서, 본 발명은 종래 기술에서의 상술한 문제점을 고려하여 이루어진 것으로, 본 발명의 목적은, 측정부에 제공된 개개의 DUT 간의 측정 능력 및 측정 정확도의 변동을 고려하는 한편, 측정 결과를 평가하기 위한 방법에서 규정된 보정값을 고려하여, 피검사 반도체 소자 및 장치에 대하여 검사의 정확도를 개선하고, 정확한 분류를 개선하며, 기술적인 공정 단계를 감소시킬 수 있는 반도체 장치 검사 장치 및 반도체 장치 검사 방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명은 다음의 기술적 구성을 갖는다.
특히, 본 발명의 제1 특징은 상기 목적에 적합하며 규정된 특성값을 가진 기준 샘플을 측정부에 제공된 복수의 DUT부에 순차적으로 탑재하기 위한 탑재 수단과, 상기 기준 샘플의 규정된 특성값을 저장하기 위한 제1 저장 수단과, 상기 DUT부 각각에서의 기준 샘플의 규정된 특성값을 측정하여 측정 결과를 저장하기 위한 제2 저장 수단과, 상기 제2 저장 수단에 저장된 상기 DUT부 각각에서의 기준 샘플의 측정값과 상기 제1 저장 수단에 저장된 기준값의 규정된 특성값 간의 차분값을 연산하고, 상기 DUT부 각각에 대한 보정값을 결정하기 위한 차분값 연산 수단, 및 각 DUT부에 대하여 설정된 보정값을 사용하여 DUT부 각각에서 피검사 반도체 장치 유닛의 각각에 대한 규정된 검사 처리를 동시에 행하고, 반도체 장치 각각에 대한 규정된 특성값을 판단하기 위한 검사 수단을 갖는 반도체 장치 핸들러를 사용하여, 복수의 피검사 반도체 장치의 검사를 동시에 행하고, 검사 결과에 응답하여 상기 반도체 장치를 규정된 카테고리로 분류하는 반도체 장치의 검사 장치이다.
본 발명의 제2 특징은 측정부에 제공되어 있는 DUT부 각각이 갖는 규정된 특성값의 측정값에 대한 고유의 검사 능력의 변동을, 상기 DUT부 간에서 보정하기 위해서, 복수의 DUT부의 각각에 규정된 특성값을 가진 기준 샘플을 그 위에 순차적으로 탑재하고, 소정의 측정을 행한 후에, 기준 샘플의 규정된 특성값의 규정된 기준값과 특성값의 측정값의 차분으로부터 각 DUT부마다의 규정된 특성값에 대한 측정값의 보정값을 결정하도록 구성된 반도체 장치 핸들러를 사용하여, 복수의 피검사 반도체 장치를 동시에 검사하고 검사 결과에 응답하여 상기 반도체 장치를 규정된 카테고리로 분류하는 방법이다.
상술한 기술 구성을 사용함으로써, 반도체 장치 검사 장치, 및 반도체 장치 검사 장치, 특히 반도체 장치 검사에 적합한 반도체 장치 핸들러에 사용된 본 발명에 따른 반도체 장치를 검사하는 방법은, 기준 데이터를 가진 반도체 장치를 핸들러에 사전에 저장하고 DUT부 간에 기준 샘플을 주기적으로 이동시키고, 데이터의 수집을 행하고 기준 샘플을 DUT의 보정으로서 사용한다.
결국, 본 발명에 있어서, 보정값은 미리 입력된 빈도로 주기적으로 자동적으로 측정됨으로써 조작자의 부담이 경감된다. 또한, 빈도를 조정함으로써 측정이 자동적으로 행해짐으로 보정 빈도의 조정을 용이하게 하는 것이 가능하며, 부적절한 보정에 의한 불량품의 유출 및 수율 저하와 같은 위험성을 저감하는 것이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 장치 검사 장치 및 검사 방법의 상세한 실시예들을 설명한다.
구체적으로, 피검사 장치 탑재 장치(50), 측정부(60), 및 언로딩 장치(90)를 갖는 반도체 장치 핸들러(100)의 예의 주요부의 블럭도인 도 1을 참조하면, 트레이(2)는 복수의 피검사 반도체 장치(3)가 하우징되는 포켓(1)을 포함하며, 피검사 반도체 장치(3)를 트레이(2)의 각 포켓(1) 내에 탑재한 후, 규정된 루트를 통해 트레이(2)를 측정부의 입구로 이동하고 나서, 복수의 피검사 반도체 장치를 복수의 DUT부로 이동함으로써, 복수의 피검사 반도체 장치(3)를 동시에 검사한다.
그리고, 검사 결과에 응답하여, 반도체 장치(3)는 불량품 카테고리와 양품 카테고리로 분류된다. 반도체 장치 검사 장치의 핸들러(100)에는, 트레이(2) 내에 제공된 복수의 포켓(1)마다 설정된 규정된 특성값에 대한 측정 결과의 정확도 또는 감도를 측정하고, 검사 결과를 보정하기 위해 정확도 또는 감도에 대한 보정값을 결정하는 보정값 설정 수단(70)이 설치되어 있다.
반도체 장치 핸들러(100)의 보정값 설정 수단(70)은, 규정된 특성값을 갖는 기준 샘플(4)을 복수의 DUT부 각각에 탑재시키는 측정부(60)가 제공된 기준 샘플 순차 탑재 수단(5)과 함께, 기준 샘플(4)의 규정된 특성값을 측정하고 측정 결과를 저장하기 위한 제1 저장 수단(60), 각 DUT부(12) 내의 기준 샘플(4)의 규정된 특성값을 측정하고 측정 결과를 저장하기 위한 제2 저장 수단(7), 제2 저장 수단(7) 내에 저장된 DUT부(12) 내의 기준 샘플(4)의 측정값과 제1 저장 수단(6) 내에 저장된 기준 샘플(4)의 규정된 특성값을 비교하고 그들간의 차분값을 저장하기 위한 차분값 연산 수단(8), 및 각 DUT부마다 설정된 보정값을 저장하기 위한 제3 저장 수단(9)을 갖는다.
반도체 장치 핸들러(100)는, 복수의 DUT부(12) 각각에 탑재된 피검사 반도체 장치(3) 각각에 대하여, 도 3에 도시된 측정 리미트 연산 모드에 설정된 측정 리미트값을 캡쳐링하는 측정부(60) 내의 검사 처리 프로그램을 실행하고, 연산 결과에 따라 피검사 반도체 장치(3)를 분류하는 분류 수단(90)을 더 갖는다.
상기한 실시예에서는, DUT부(12) 각각에 대하여 DUT부(12)의 측정 정확도에 대한 보정값을 연산하고, DUT부(12) 각각에서 측정된 규정된 특성값에 관한 출력에 대하여 보정값을 적용하여 정정된 측정값을 출력 특성값으로서 사용한다.
그러나, 본 발명의 다른 실시예에서는, 예를 들면, 측정부(60) 내의 각 DUT부(12)마다 설정된 보정값으로부터, 측정부(60) 내의 모든 DUT부(12)에 대한 공통 보정값을 결정하는 공통 보정값 연산 수단(1)이 또한 제공되며, 공통 보정값을 사용하여, 측정부(60) 내의 복수의 DUT부(12) 각각에 탑재된 피검사 반도체 장치(3) 각각에 관하여 규정된 검사를 행할 때, 도 3에 도시된 측정 리미트 연산 모드에서 결정된 측정 리미트값은 측정부(60) 내의 복수의 DUT부(60)에 대하여 공통의 보정값을 이용하여 구할 수 있고, 상술한 측정 리미트를 갭쳐링함으로써 규정된 검사가 이루어지도록 측정 프로그램이 수행된다.
상기 공통 보정값은 적절한 제4 저장 수단(11)에 미리 저장되는 것이 바람직하다.
제3 저장 수단(9) 내에 저장된 보정값 정보 또는 제4 저장 수단(11) 내에 저장된 공통 보정값은 반도체 장치 각각에 대하여 검사 장치의 핸들러(100)의 전체 동작을 제어하는 중앙 처리 수단(110)으로 전송된다.
또한, 공통 보정값이 상기 실시예에서 결정되는 경우의 기본적인 기술 사상은, 예를 들면, 측정부(60)에 제공된 복수의 DUT부(12)에 대한 공통 보정값이 결정된 때, 모든 DUT부(12)에서의 특정 특성들 중의 측정 결과와 기준 데이터 간의 차분값으로부터 구해진 보정값 중 가장 작은 보정값을 공통 보정값으로서 선택하는 것이다.
상기 실시예에서는, 측정부(60) 내의 복수의 DUT부(12)에 관한 보정값을 연산하는 동작을 규정된 빈도로 반복하는 것이 바람직하다.
즉, 측정부(60)에 관하여, 이 실시예에서, 시계열적으로 본 DUT부(12) 각각의 규정된 특성에 대한 검출 정확도는, 측정을 반복함으로써, 예를 들면, 측정부(60)의 측정 DUT부(12)의 소켓과 피검사 반도체 장치 간을 전기 접속하는 소켓의 금속부의 산화 때문에 저항 성분이 생기는 경우, 또는 보정값으로서 오래된 데이터가 사용된 경우, 측정 오차로서 검사 결과에 악영향을 미치는 것이 공지되어 있다.
따라서, 보정값은 시간 경과에 따라 조정되는 것이 바람직하다.
따라서, 본 발명에서는, 예를 들면 측정부(60)에 관하여, 예를 들어 1주 간격, 10일 간격, 또는 한달 간격을 두고 선택함으로써 보정값이 항상 최적으로 되는 것이 바람직하다.
보정값의 조정을 행할 때에는, 빈도 설정 제어 수단(15)을 설치하여, 적절히 미리 설정된 빈도 정보를 빈도 설정 제어 수단(15)에 입력하여 실행한다.
본 발명의 또 다른 실시예에서는, 제1 보정값을 연산하는 동작 후에, 빈도 설정 제어 수단(15)에 의해 새로운 보정값을 설정할 때에는, 기준 샘플 순차 탑재 수단(5)이 측정부(60)의 복수의 DUT부(12) 내의 미리 정해진 위치에서의 DUT부(12')에만 기준 샘플(4)을 순차적으로 탑재하고, 기준 샘플(4)이 탑재되어 있는 DUT부(12)에 대한 보정값을 결정하는 것이 바람직하다.
직전에 설명된 본 발명의 다른 실시예에서는, 기준 샘플 순차 탑재 수단(5)이 규정된 특성값을 갖는 복수의 기준 샘플(4, 4')을 측정부(60)의 복수의 DUT부(60)의 모든 부분이나 미리 정해진 부분에, 또는 복수의 DUT부(12) 내의 미리 정해진 위치에서의 DUT부(12)에만 순차적으로 탑재하는 것이 바람직하고, DUT부(12)의 각각에 대한 보정값이 복수의 기준 샘플(4, 4')을 사용하여 결정된다.
상기 동작을 실행함에 있어, 기준 샘플 순차 탑재 수단(5)에 의해 미리 정해진 위치에서의 DUT부(12)에만 기준 샘플(4)을 순차 탑재하는 경우에, DUT부(12) 중 미리 정해진 위치에서의 DUT부(12')는 규정된 특성값에 관한 과거의 측정 동작에서 측정된 측정 데이터와, DUT부의 규정된 특성에 관한 수집된 측정 데이터가 미리 정해진 기준값을 초과하는 DUT부(12)로서 지정되는 것이 바람직하다.
예를 들면, 측정부(60)의 단부에 대응하는 DUT부로서 DUT부(12')가 선택되는 것이 바람직하다.
즉, 본 발명의 반도체 장치 검사 장치의 반도체 장치 핸들러(100)에서, 특히 복수의 DUT부(12)를 갖는 측정부(60)를 갖는 반도체 장치 검사 장치의 반도체 장치 핸들러(100)에서, 기준 데이터를 갖는 기준 샘플(4)로서의 반도체 장치를 반도체 장치 검사 장치의 핸들러(100)에 프리-하우징하고, 이들 기준 샘플(4)을 DUT부(12)로 주기적으로 이동시키고, 데이터를 수집하여, 이를 DUT부의 보정값으로서 사용한다.
도 2에 도시된 바와 같이, 반도체 장치 검사 장치의 핸들러(100)에서, 기준 테스터로 미리 측정된 전기적 특성 데이터(기준 데이터)를 갖는 기준 샘플(4)을 저장하기 위한 저장 공간이 제공되며, 상기 기준 샘플의 초기 설정시에 입력된 회수에 따라, 주기적으로 도 2에 도시된 바와 같이 핸들러(100) 내의 측정부(60)의 각 DUT부(12)를 이동시키는 기능을 가지며, 각 DUT부(12) 내의 기준 샘플의 전기적 특성 데이터를 자동적으로 수집하는 기능을 가지며, 자동 수집된 기준 샘플의 전기적 특성 데이터와 기준 테스터로 측정하고 초기에 입력된 전기적 특성 데이터(기준 데이터) 간의 비교를 연산하는 기능을 가지며, 연산 후 보정값 파일을 생성 및 저장하는 기능을 가지며, 저장된 보정값 데이터를 통상의 측정 모드에서 재호출하고, 실제 측정된 데이터에 대하여 보정값을 사용하여 보정된 특성값 데이터를 사용하여 피검사 반도체 장치(3)의 검사를 수행하는 기능을 갖는다.
또한, 초기 설정시에 입력된 회수에 도달한 경우, 재차 기준 샘플(4)에 의한 측정 리미트값의 연산 모드로 들어가는 기능을 또한 갖는다.
즉, 본 발명에 따른 반도체 장치 검사 장치의 핸들러(100)의 기본 구성은, 기준 샘플(4)을 저장하는 기능과, 저장된 기준 샘플(4)을 측정부(60)의 DUT부(12) 각각으로 순환시키고, 각 DUT부마다 규정된 특성값에 관한 측정 동작을 실행하여, 각 DUT부마다의 측정 결과를 데이터로서 수집하는 기능을 가지며, 수집된 데이터와 기준 샘플 데이터를 비교하여, 그들간의 차분값을 보정값으로서 산출하고, 각 DUT부(12) 내에 피검사 반도체 장치(3)를 탑재한 후, 상술한 바와 같이 특성값의 검사를 행하고, 보정값을 이용하여 측정 결과의 수정을 행하도록 하는 구성을 갖는다.
이하, 본 발명에 따른 반도체 장치 검사 장치의 핸들러(100)의 동작 절차의 일례를 도 3의 흐름도를 참조하여 설명한다.
우선, 단계 51에서, 적절한 기준 테스터(도시하지 않음)를 사용하여 기준 샘플(4)의 미리 정해진 전기적 특성 데이터에 관한 측정을 실행하고, 측정된 데이터를 기준 데이터로서 제1 저장 수단(6)에 저장한다.
그 후, 1주간, 10일, 또는 한달의 기간을 표시하는 데이터와 같은 측정 데이터 수집의 실행을 위한 주기를 빈도 설정 제어 수단(15)에 입력하거나, 또는 10회 조작, 20회 조작, 또는 30회 조작 등과 같은 빈도 정보를 입력한다.
다음에, 단계 52에서, 측정부(60)의 제1 DUT부(12-1)에 기준 샘플(4)을 탑재하고, 규정된 특성값에 관하여 측정부(60)에 의해 측정 동작을 수행한 후, 그 결과를 제2 저장 수단(7)에 저장한다. 그 후, 측정부(60)의 제2 DUT부(12-2)에 기준 샘플(4)을 탑재하고, 동일한 측정 동작을 수행하여, 그 결과를 제2 저장 수단(7)에 저장하고, 기준 샘플(4)을 제3 내지 제8 DUT부(12-3 내지 12-8)에 순차적으로 탑재한 후, 이들 DUT부 각각에 대하여 측정 동작을 수행하여, 그 결과를 제2 저장 수단(7)에 저장한다.
그 후, 단계 53으로 진행하여, 제1 저장 수단(6)에 저장된 기준 샘플(4)에 대한 규정된 특성값에 관한 기준 데이터 및 제2 저장 수단(7)에 저장된 DUT부(12) 각각에서 측정된 규정된 특성값 데이터로부터, 개개의 DUT부(12) 각각에 관하여, 이들 DUT부(12) 각각에 대한 측정 감도 또는 측정 정확도의 차분값을 예를 들면 차분값 연산 수단(8)에 의해 각각 연산하고, 이들 값들을 DUT부(12) 각각에 대한 보정값으로서 제3 저장 수단(9)에 저장한다.
본 발명의 상기한 실시예에서는, 보정값의 연산이 2개의 값들 사이의 차분값으로 행하고 있다.
다음에, 단계 55에서, 적절한 저장 수단에 보정값을 저장한 후, 단계 56으로 진행하여, 저장 수단으로부터 보정값을 판독하고 나서, 단계 57로 진행한다.
단계 57에서, 측정부(60)의 DUT부(12) 각각에 피검사 반도체 장치(3)를 동시에 탑재하고, DUT부(12) 각각에 피검사 반도체 장치(3)에 대한 단계 53에서 연산된 보정값을 캡쳐링하는 검사 프로그램을 실행하여 검사를 행한다.
이 실시예에서, 상기 단계 53 후에, 필요에 따라 단계 54로 진행하여, 단계 53에서 결정된 측정부(60)의 DUT부(12) 각각에 대하여 결정된 보정값으로부터, 측정부(60)의 복수의 DUT부(12)에 대한 공통 보정값인 측정 리미트값을 결정한다.
이 실시예에서 공통 보정값으로서 사용한 측정 리미트값은, 예를 들면 측정부(60)에 설치된 복수의 DUT부에 대한 공통 보정값을 구할 때, 우선 개개의 DUT부에서 구한 각 항목에 관한 각 DUT마다의 보정값을 입력하기 전에 실제의 모든 측정 결과에 관하여 모든 DUT부의 모든 보정값 중에서 가장 작게 보이는 보정값을 공통 보정값으로서 선택함으로써, 불량품의 유출을 방지하고자 하는 기술적 사상에 따라 결정된다.
따라서, 환언하면, 각 검사 항목마다 모든 DUT부에 대하여 사용된 측정 데이터의 리미트값은 이 실시예에서 공통 보정값으로서 처리될 수 있다.
상술한 리미트값(공통 보정값)을 단계 55에서 적절한 저장 수단에 저장한 후, 단계 56으로 진행하여, 저장 수단으로부터 측정 리미트 값을 판독한 다음, 단계 57로 진행한다.
상기 경우에서, 이전에 설명한 경우와 마찬가지로, 단계 57에서, 복수의 피검사 반도체 장치(3)를 측정부(60)의 DUT부(12)에 동시에 탑재하고, 측정 영역(60)으로 이동하여, 단계 54에서 연산된 측정 리미트값을 캡쳐링하는 검사 프로그램에 의해 피검사 반도체 장치(3)를 검사한다.
다음에, 단계 58로 진행하여, 모든 피검사 반도체 장치가 검사되었는지의 판정이 이루어진다. "예"이면, 단계 60으로 진행하고, 단계 58에서 "아니오"이면, 피검사 반도체 장치의 측정을 위해 단계 57로 되돌아가 상기 동작을 반복한다.
단계 60에서, 단일 롯트의 피검사 반도체 장치의 측정이 종료된 것으로 판정이 이루어진 후, 단계 61로 진행하여, 단계 1에서 설정된 기준 샘플 데이터의 수집을 위한 반복 빈도(주기)에 도달되었는지의 판정이 이루어진다. "아니오"이면, 단계 57로 되돌아가 상기 동작을 반복한다. 그러나, "예"이면, 단계 52로 되돌아가 상기한 단계를 반복하여 각 DUT의 보정값 또는 측정 리미트의 새로운 측정을 수행한다.
본 발명의 이 실시예에서는, 상술한 바와 같이, 보정값 또는 공통 보정값이 미리 입력된 빈도로 주기적으로 자동 측정되기 때문에, 조작자의 부담이 경감될 수 있고, 자동 측정이 수행되기 때문에, 종래 방법에 비해 빈도 조정이 용이하며, 부적절한 보정에 의해 야기되는 불량품의 유출 및 수율의 감소 등과 같은 위험을 감소시킬 수 있다.
본 발명의 상기한 실시예에서의 보정값 및 공통 보정값을 결정하는 구체예는 다음과 같다.
구체적으로, 본 발명의 상기한 실시예에 따른 반도체 장치 검사 장치의 핸들러(100)를 이용하여, 규정된 피검사 반도체 장치(3)의 검사 항목, 예를 들면 스탠바이 전류, 전압 마진(MAX), 전압 마진(MIN), 액세스 타임, 및 주파수에 관하여, 측정부(60)의 4개의 DUT부(12-1 내지 12-4)를 사용하여 규정된 온도 조건하에서 측정을 수행하고, 미리 정해진 기준 샘플 데이터와 비교하여 구한 보정값 및 공통 보정값 결정 결과를 이하의 표 1에 나타낸다.
이하에 나타낸 표 1에서는, "참값"이 라벨링된 컬럼이 사용된 기준 샘플의 기준 데이터를 표시한다.
검사 항목 데이터 DUT-1 DUT-2 DUT-3 DUT-4 참값 공통보정값
스탠바이 전류 측정값 보정값 1.3mA 0.0mA 1.4mA 0.1mA 1.5mA -0.2mA 1.0mA +0.3mA 1.3mA ― ― +0.3mA
전압 마진 (MAX) 측정값 보정값 5.12V -0.02V 5.10V 0.00V 5.08V +0.02V 5.14V -0.04V 5.10V ― ― -0.04V
전압 마진 (MIN) 측정값 보정값 2.62V -0.02V 2.58V +0.02V 2.56V +0.04V 2.64V -0.04V 2.60V ― ― +0.04V
액세스 타임 측정값 보정값 2.98n +0.02n 3.02n -0.02n 3.04n -0.04n 2.96n +0.04n 3.00n ― ― +0.04n
주파수 측정값 보정값 295MHz +2MHz 305MHz -5MHz 296MHz +4MHz 307MHz -7MHz 300MHz ― ― +7MHz
상기 표 1로부터 분명한 바와 같이, 본 발명에서는, 각 DUT에서 산출된 보정값을 그대로 각 DUT마다 사용할 수 있고, 또한 트레이 내의 각 DUT마다 공통 보정값을 사용할 수 있다.
본 발명의 이 실시예에서는, 불량품이 오류로 인해 양품으로 통과되지 않도록, 각 DUT부마다 개개의 검사 항목에 대하여, 기준 샘플의 측정 데이터 중에서 측정 결과가 가장 좋게 나타난 DUT부의 보정값, 즉 외관상 각종의 측정 결과 중에서 가장 엄밀하지 않게 보이는 참값을 엄밀하게 하는 방향에 있는 보정값이 그의 특성값에 대한 공통 보정값으로서 선택된다.
이하, 본 발명에 따른 반도체 장치 검사 장치 및 검사 방법의 다른 실시예를 도 4를 참조하여 설명한다.
즉, 도 4는 반도체 장치 검사 장치의 핸들러(100)에서, 기준 샘플(4)을 측정부(60)의 DUT부(12) 각각에 순차 탑재하여, 보정값을 결정하는 예를 설명하는 구성도를 나타낸다. 구체적으로, 보정값 또는 공통 보정값을 수집하기 위한 연산 모드에서, 기준 샘플(4)을 이용하여 각 DUT부(12)로부터 데이터 수집을 수행할 때, 기준 샘플(4)은 미리 정해진 DUT부(12')에만 탑재되고, 보정값 데이터가 이들 DUT부(12')로부터만 수집된다.
즉, 이 실시예에서는, DUT부(12')만의 보정값이 갱신되고, 다른 DUT부(12)에 대한 보정값들은 갱신되지 않고 그대로 남기 때문에, 공통 보정값을 결정할 때 갱신된 보정값과 갱신되지 않은 보정값 양쪽이 사용된다.
이 예에서는, 예를 들면, 변동되기 쉬운 보정값을 갖는 DUT부가 미리 공지되어 있는 경우, 특정 DUT부(12')만을 체킹하여 보정을 행할 수 있다.
이 실시예에 따르면, 보정값 또는 공통 보정값을 결정할 때 연산 모드에서 요구되는 시간을 단축할 수 있다.
상기한 실시예에서는, 특정 DUT부(12')을 선택하는 방법에 특히 한정되는 것이 아니라, 예를 들면, 측정부(60)의 단부에서 존재하는 DUT부(12)를 주로 선택할 수도 있다. 또한, DUT부(12) 각각의 보정값 또는 공통 보정값의 보정값 또는 이력을 데이터로서 적절한 저장 매체, 예를 들면 핸들러(또는 테스터) 내의 메모리 또는 파일에 저장하고, 과거의 보정값에 대하여 일정 이상의 차가 생긴 경우, 그 DUT부(12')만이, 보정값 또는 공통 보정값 데이터인 측정 리미트값 데이터를 수집하기 위한 연산 모드에서 보정값을 설정하기 위한 데이터를 수집하기 위해 사용될 수 있다.
도 5는 본 발명의 또 다른 실시예를 도시하는 도면으로, 적어도 2종류의 기준 샘플(4 및 4')이 사용된다.
즉, 이 실시예의 특징은 복수의 기준 샘플(4)을 사용하는 것으로, 복수의 기준 샘플을 위한 저장 공간이 있고, 이들 기준 샘플(4 및 4') 각각은 기준 샘플 데이터를 가지며, 기준 샘플 순차 탑재 수단(5)은 복수의 기준 샘플(4 및 4')을 DUT부(12-1 내지 12-8) 각각에 대해 동일한 순서로 순차적으로 순환시키는 기능을 갖는다.
본 발명의 이 실시예는, 복수의 기준 샘플(4 및 4')의 DUT부(12-1 내지 12-8) 각각의 데이터를 수집하는 기능을 갖는 반도체 장치 검사 장치 및 검사 방법으로서, 이 복수의 기준 샘플(4, 4')에 대하여 DUT부(12-1 내지 12-8) 각각으로부터 보정값을 결정하고, 복수의 기준 샘플(4 및 4')로 결정된 DUT부(12-1 내지 12-8) 각각의 복수의 보정값의 평균과 같은 연산 처리를 행한 후, DUT부에 대한 보정값을 결정하여 각 DUT부에서 사용한다.
본 발명에서는, 규정된 특성값에 관하여 다른 온도 조건 하에서 개별적으로 측정 동작을 실행하여, 그 측정값을 결정할 수 있다.
예를 들면, 상기한 실시예에서는, 복수의 온도에서 규정된 특성값에 관하여 피검사 반도체 장치(3)를 측정하고 보정값을 결정한다. 이 때, 복수의 온도, 예를 들면 -5도, 25도, 및 90도에서 핸들러 내에 기준 샘플을 저장한 상태로, DUT부를 순환시키면서 DUT부(12-1 내지 12-8) 각각에 대해 데이터로서 규정된 특성값 데이터를 측정하는 한편, 기준 샘플(4)의 특성값의 측정에서 사용된 동일한 복수의 온도, 예를 들면 -5도, 25도, 및 90도에서, 피검사 반도체 장치(3)를 핸들러 내의 측정부(60)의 DUT부(12-1 내지 12-8) 내에 탑재하고, 동일한 조건 하에서 특성값의 측정을 수행한다.
본 발명의 이 실시예에서는, 복수의 온도 조건에서 측정 데이터로서 수집된 데이터를 동일한 대응 온도에서의 기준 샘플 데이터와 비교하고, 각 온도에서 보정값을 연산한 후, 이들을 복수의 온도에서의 측정 리미트값에 대한 보정값으로서 프로그램에 반영하고, 각 측정 온도에서 측정할 때 각 측정 온도에서 보정값을 연산하는 기능을 갖는 반도체 장치 검사 장치이다.
상술한 본 발명의 실시예로부터 분명한 바와 같이, 본 발명에 따른 반도체 장치의 검사 방법은 다음과 같은 단계를 갖는다.
구체적으로, 본 발명에 따른 반도체 장치의 검사 방법은, 복수의 반도체 장치를 동시에 검사하여 얻어진 검사 결과에 응답하여, 피검사 반도체 장치를 규정된 카테고리로 분류하도록 구성되며, 언로딩부, 피검사 장치 탑재부, 및 측정부를 포함하는 반도체 장치 검사 장치에 있어서, 측정부에 설치된 복수의 DUT부가 갖는 규정된 검사 항목에 관한 측정에 대하여 특성 검출 변동을 보정하기 위해, 규정된 특성값을 갖는 기준 샘플을 복수의 DUT부에 순차적으로 탑재하고 규정된 측정을 수행한 후, 기준 샘플의 규정된 특성값에 관한 미리 정해진 기준값과 측정값 간의 차분으로부터, 각 DUT부의 규정된 특성값의 측정값에 대한 보정값을 결정하는 것이다.
본 발명에 따른 반도체 장치의 검사 방법에서는, 측정부에 설치된 복수의 DUT부 각각에 피검사 반도체 장치를 개별적으로 탑재한 후, 규정된 조건하에서 미리 정해진 검사 항목의 측정을 행하고, 각 DUT부마다 얻어진 보정값을 이용하여 검사 항목의 측정값에 대한 보정된 측정 리미트값을 이용하여, 개개의 DUT부마다 피검사 반도체 장치의 특정 검사 항목을 검사하는 것이 바람직하다.
또한, 본 발명에 따른 반도체 장치의 검사 방법에 있어서, 반도체 장치 검사 장치는, 측정부의 모든 DUT부마다의 공통 보정값을 개개의 DUT부마다의 보정값으로부터 결정하고, 측정부에서의 복수의 DUT부의 각 피검사 반도체 장치에 대하여, 공통 보정값을 사용하여 보정되는 리미트값을 이용하여, 동시에 규정된 검사 처리를 실행하고, 이에 따라 각각의 반도체 장치에 대한 규정된 검사 항목을 결정하는 검사 수단을 갖는 것이 바람직하다.
또한, 본 발명에 따른 반도체 장치의 검사 방법은, 측정부에 설치된 복수의 DUT부에 대한 공통 보정값을 결정할 때, 모든 DUT부의 특성값들 중 가장 측정 결과가 가장 작은 DUT부의 보정값을 공통 보정값으로서 선택하도록 구성되는 것이 바람직하다.
또한, 본 발명에 따른 반도체 장치의 검사 방법은, 측정부에 설치된 복수의 DUT부에 관한 보정값을 연산하는 동작을 규정된 빈도로 반복하도록 구성되는 것이 바람직하다.
또한, 반도체 장치의 검사 방법에 있어서, 제1 보정값의 연산 동작을 완료한 후에, 측정부의 각 DUT부에 관하여 보정값들을 새로이 연산하는 경우, 기준 샘플 순차 탑재 수단은 측정부의 다수의 DUT부의 미리 설정된 위치에 단일의 DUT부의 기준 샘플을 순차적으로 탑재하며, 여기서 보정값은 기준 샘플이 탑재된 DUT부에 대하여 결정되도록 구성하는 것이 바람직하다.
또한, 본 발명에 따른 반도체 장치의 검사 방법에 있어서, 기준 샘플들이 샘플 순차 탑재 수단에 의해 미리 설정된 위치에 DUT부들에만 순차적으로 탑재되는 경우에, 과거의 특성값 측정 동작에서 측정된 데이터가 소정의 기준값을 초과하는 변동을 나타내는 DUT부들이 선택된다.
상술한 경우에 있어서, 미리 설정된 기준값을 초과하는 변동을 나타내는 DUT부는 측정부의 단부에 위치하는 DUT부인 것이 바람직하다.
본 발명에 따른 반도체 장치의 검사 방법에 있어서, 소정의 특성값을 갖는 다수의 준비된 기준 샘플을 측정부의 다수의 DUT부의 미리 설정된 부분에 순차적으로 탑재하는 것이 가능하며, 복수의 기준 샘플들은 각 DUT부에 관한 보정값들을 결정하는 데 사용된다.
또한, 본 발명에 따른 반도체 장치의 검사 방법에 있어서, 미리 설정된 DUT부에 관한 보정값의 갱신 회수가 또 다른 DUT부에 관한 보정값의 갱신 회수와 다른 구성을 사용하는 것이 가능하다.
본 발명의 반도체 장치의 검사 방법에 있어서, 측정부의 다수의 DUT부에 탑재된 피검사 장치들에 관하여 소정의 특성값들을 측정하는 경우, 온도 조건들이 공정들에 따라 다르고, 각 조건에서 측정이 수행되는 것이 바람직하다.
상술한 기술적 구성을 채용하면, 본 발명에 따른 반도체 장치 검사 장치 및 반도체 장치 검사 방법에 의하여, 미리 설정된 주파수에서 보정값 또는 공통 보정값을 자동적으로 주기적으로 측정할 수 있게 되어, 기술자의 부담을 경감시키는 효과가 기대될 수 있다. 또한, 자동 측정에 의하여, 주파수에 대한 주파수 최적화를 조정하는 것이 용이하게 되고, 보정값이 최적이 아닌 경우에 발생할 수 있는 불량품이 유출될 위험성 및 수율의 저하를 저감시키는 것이 가능하다.
도 1은 본 발명에 따른 반도체 장치 검사 장치의 일례의 구성을 나타내는 블럭도.
도 2는 본 발명에 따른 반도체 장치 검사 장치에서 기준 샘플이 DUT부에서 순환되고 탑재되는 경우의 일례를 나타내는 도면.
도 3은 본 발명에 따른 반도체 장치 검사 방법의 일례에서 동작 과정을 나타내는 흐름도.
도 4는 본 발명에 따른 반도체 장치 검사 장치에서 기준 샘플이 DUT부에서 순환되고 탑재되는 경우의 다른 예를 나타내는 도면.
도 5는 본 발명에 따른 반도체 장치 검사 장치에서 기준 샘플이 DUT부에서 순환되고 탑재되는 경우의 또 다른 예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 포켓
2 : 트레이
3 : 피검사 반도체 장치
5 : 기준 샘플 순차 탑재 수단
6 : 제1 저장 수단
7 : 제2 저장 수단
8 : 차분값 연산 수단
9 : 제3 저장 수단
10 : 공통 보정값 연산 수단
11 : 제4 저장 수단
12 : 측정 DUT부

Claims (17)

  1. 반도체 장치 핸들러(semiconductor device handler)를 사용하여 복수의 피검사 반도체 장치를 동시에 검사하고, 상기 검사 결과에 응답하여 상기 반도체 장치를 규정된 카테고리로 분류하기 위한 반도체 장치 검사 장치에 있어서,
    규정된 특성 항목에 대한 데이터를 가진 기준 샘플을, 측정부에 제공된 복수의 피검사 반도체 장치(DUT: device under test)부에 탑재하기 위한 순차 탑재 수단과,
    상기 기준 샘플의 상기 규정된 특성 항목을 저장하기 위한 제1 저장 수단과,
    상기 DUT부의 각각에서의 상기 기준 샘플의 규정된 특성 항목의 상기 데이터를 측정하여 측정 결과를 저장하기 위한 제2 저장 수단과,
    상기 제2 저장 수단에 저장된, 상기 DUT부의 각각에서의 상기 기준 샘플의 상기 측정된 값과, 상기 제1 저장 수단에 저장된 상기 기준값의 규정된 특성 항목의 상기 데이터 간의 차분값(difference value)을 연산하여 상기 DUT부의 각각에 대한 보정값(compensation value)을 결정하기 위한 연산 수단과,
    상기 DUT 각각에 대하여 상기 기준 샘플에 의해서 설정된 상기 보정값으로 프로그램을 운용하여, 상기 DUT부 각각에서 피검사 반도체 장치 유닛 각각에 대한 규정된 검사 처리를 동시에 실행하고 상기 반도체 장치 각각에 대한 샘플 특성을 판단하기 위한 검사 수단
    을 포함하는 것을 특징으로 하는 반도체 장치 검사 장치.
  2. 제1항에 있어서,
    상기 측정부의 DUT부의 각각으로부터 결정되고, 모든 DUT부에 대하여 공통인 값인 공통 보정값(common compensation value)을 결정하기 위한 결정 수단과, 상기 공통 보정값을 사용하여, 상기 측정부의 복수의 DUT부에 탑재된 피검사 반도체 장치에 대하여 규정된 검사를 동시에 실행하고, 그것에 의해서 상기 반도체 장치 각각에 대한 특성을 판단하기 위한 검사 수단을 더 포함하는 것을 특징으로 하는 반도체 장치 검사 장치.
  3. 제1항에 있어서,
    상기 측정부의 복수의 DUT부에 대한 상기 보정값을 규정된 빈도로 결정하기 위한 연산 동작을 반복하기 위한 빈도 설정 제어 수단을 더 포함하는 것을 특징으로 하는 반도체 장치 검사 장치.
  4. 제1항에 있어서,
    초기 보정값의 연산을 완료한 후에, 새로운 보정값이 결정되는 경우에, 상기 기준 샘플 순차 탑재 수단이 상기 측정부의 상기 복수의 DUT부의 미리 설정된 DUT부에만 기준 샘플을 순차적으로 탑재하고, 기준 샘플이 탑재되어 있던 상기 DUT부의 보정값을 결정하는 것을 특징으로 하는 반도체 장치 검사 장치.
  5. 제1항에 있어서,
    상기 기준 샘플 순차 탑재 수단은 기준 샘플들을 상기 측정부의 상기 복수의 DUT부의 전체 또는 미리 설정된 부분으로 순차적으로 이동시키고, 상기 복수의 기준 샘플들은 상기 기준 샘플이 탑재되는 상기 DUT부의 각각에 대한 상기 보정값을 결정하는데 사용되는 것을 특징으로 하는 반도체 장치 검사 장치.
  6. 제4항에 있어서,
    상기 기준 샘플 순차 탑재 수단은 상기 기준 샘플을 미리 설정된 위치의 DUT부에만 순차적으로 탑재시키며, 상기 미리 설정된 위치의 상기 DUT부는 상기 특성값에 대한 과거의 측정 동작에서 수집된 규정된 특성값에 관한 측정 데이터가 미리 설정된 기준값을 초과하는 변동을 나타내는 위치에의 DUT부인 것을 특징으로 하는 반도체 장치 검사 장치.
  7. 반도체 장치 핸들러를 사용하여 복수의 피검사 반도체 장치를 동시에 검사하고, 상기 검사 결과에 응답하여 상기 반도체 장치를 규정된 카테고리로 분류하는 방법에 있어서,
    측정부에 제공되어 있는 DUT부 각각이 본질적으로 갖는 규정된 특성값의 측정값에 대한 고유의 특성 검사 능력 변동(unique characteristic inspection capacity variation)을 보정하기 위해서, 규정된 특성값을 가진 기준 샘플을 상기 복수의 DUT부 각각에 순차적으로 탑재하는 단계와,
    규정된 측정을 수행하는 단계와,
    상기 기준 샘플의 규정된 특성값의 규정된 기준값과 상기 특성값의 측정값 사이의 차분값을 연산하는 단계와,
    상기 차분값으로부터 상기 DUT부 각각의 상기 규정된 특성값에 대한 상기 측정값의 보정값을 결정하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    상기 피검사 반도체 장치를 상기 측정부의 복수의 DUT부의 각각에 탑재한 후에, 각각의 피검사 반도체 장치에 대하여 규정된 조건 하에서 미리 설정된 특성 항목에 대한 측정을 행하고, 각 DUT부에 대한 상기 보정값을 사용하여 상기 특성 항목에 대하여 얻어진 측정값에 대한 보정을 행하고, 상기 규정된 DUT부에서의 상기 피검사 반도체 장치에 대한 상기 규정된 특성 항목의 보정값을 실제의 특정 데이터로서 간주하는 것을 특징으로 하는 방법.
  9. 제7항에 있어서,
    상기 측정부의 모든 DUT부에 공통인 보정값은 상기 측정부의 각 DUT부에 대하여 결정된 보정값으로부터 결정되고, 상기 공통 보정값은 상기 측정부의 상기 복수의 DUT부의 각각에 탑재된 각 피검사 반도체 장치를 동시에 검사하기 위한 검사 수단에 의하여 사용되어, 상기 피검사 반도체 장치 각각의 상기 규정된 특성값을 결정하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서,
    상기 측정부에 제공된 상기 복수의 DUT부에 공통인 보정값을 결정할 경우에, 상기 측정 결과가 상기 복수의 DUT부의 모든 규정된 특성값 중 가장 우수한(lenient) 값을 나타내는 보정값을 상기 공통 보정값으로서 간주하는 것을 특징으로 하는 방법.
  11. 제7항에 있어서,
    상기 측정부의 복수의 DUT부에 관한 보정값을 결정하는 동작은 규정된 빈도로 반복적으로 행해지는 것을 특징으로 하는 방법.
  12. 제7항에 있어서,
    초기 보정값을 결정하는 동작을 완료한 후에, 상기 측정부의 상기 각 DUT부에 대한 보정값을 더 결정하는 경우에, 상기 DUT부에서 상기 기준 샘플을 순차적으로 측정하는 공정에서, 상기 측정부의 상기 복수의 DUT부의 미리 설정된 위치의 DUT부에만 기준 샘플이 순차적으로 탑재되고, 상기 보정값은 상기 기준 샘플이 탑재되어 있는 상기 DUT부에 대하여 결정되는 것을 특징으로 하는 방법.
  13. 제12항에 있어서,
    상기 기준 샘플들이 샘플 순차 탑재 수단에 의해서 미리 설정된 위치의 DUT부에만 순차적으로 탑재될 경우에, 과거의 특성값 측정 동작에서 측정된 데이터가 상기 DUT부의 DUT의 상기 규정된 부분으로서 규정된 기준값을 초과하는 변동을 나타내는 DUT부가 선택되는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    미리 설정된 기준값을 초과하는 변동을 나타내는 상기 DUT부는 상기 측정부의 단부(edge)에 있는 DUT부인 것을 특징으로 하는 방법.
  15. 제7항에 있어서,
    규정된 특성값을 갖는 복수의 준비된 기준 샘플을 상기 측정부의 상기 복수의 DUT부의 전부 또는 미리 설정된 부분에 탑재하고, 복수의 기준 샘플을 사용하여 상기 DUT부 각각에 관한 보정값을 결정하는 것을 특징으로 하는 방법.
  16. 제11항에 있어서,
    상기 미리 설정된 DUT부에 대한 보정값의 갱신 회수는 다른 DUT부에 관한 상기 보정값의 갱신 회수와 다른 것을 특징으로 하는 방법.
  17. 제7항에 있어서,
    상기 측정부의 복수의 DUT부에 탑재되는 피검사 장치에 관한 규정된 특성값을 각각 측정할 경우에, 상기 온도 조건이 변화되고, 각 조건에서 측정이 행해지는 것을 특징으로 하는 방법.
KR10-2000-0024827A 1999-05-10 2000-05-10 반도체 장치 검사 장치 및 반도체 장치 검사 방법 KR100498970B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-129281 1999-05-10
JP12928199A JP3235594B2 (ja) 1999-05-10 1999-05-10 半導体装置の検査装置及び半導体装置の検査方法

Publications (2)

Publication Number Publication Date
KR20000077202A KR20000077202A (ko) 2000-12-26
KR100498970B1 true KR100498970B1 (ko) 2005-07-04

Family

ID=15005714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0024827A KR100498970B1 (ko) 1999-05-10 2000-05-10 반도체 장치 검사 장치 및 반도체 장치 검사 방법

Country Status (4)

Country Link
US (1) US6681361B1 (ko)
JP (1) JP3235594B2 (ko)
KR (1) KR100498970B1 (ko)
TW (1) TW462949B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10115280C2 (de) * 2001-03-28 2003-12-24 Infineon Technologies Ag Verfahren zum Klassifizieren von Bauelementen
JP2007085933A (ja) * 2005-09-22 2007-04-05 Agilent Technol Inc 周波数測定方法および周波数測定装置
KR100926254B1 (ko) * 2008-08-18 2009-11-12 주식회사 이스텍 전자부품의 평가 선별장치 및 그 방법
KR101646985B1 (ko) * 2011-02-22 2016-08-10 한화테크윈 주식회사 결함 판정 검증 시스템 및 방법
US10551439B2 (en) * 2017-07-24 2020-02-04 Allegro Microsystems, Llc Systems for diagnostic circuit testing
KR102148773B1 (ko) * 2019-11-28 2020-08-27 (주)유니테스트 챔버의 부하 온도 개선을 위한 오토 바이어스 제어 방법 및 시스템
US11901739B2 (en) * 2022-11-28 2024-02-13 Zhejiang University Backup voltage and frequency support method for 100%-renewable energy sending-end grid

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987377A (ja) 1982-11-11 1984-05-19 Toshiba Corp 半導体テスタ
JPS6364335A (ja) 1986-09-04 1988-03-22 Tokyo Electron Ltd Ic製品検査用ハンドラ装置
JP3048597B2 (ja) 1990-05-02 2000-06-05 宮城沖電気株式会社 テスタの波形観測方法及びデバイステスタシステム
JPH0511020A (ja) 1991-06-28 1993-01-19 Matsushita Electric Ind Co Ltd 半導体装置の検査装置
JPH05188119A (ja) 1992-01-17 1993-07-30 Fujitsu Ltd 試験データ管理装置及び試験データ管理方法
JP3263475B2 (ja) 1993-03-29 2002-03-04 株式会社アドバンテスト 半導体試験装置の自動試験装置及び方法
US5438599A (en) * 1993-09-30 1995-08-01 Lsi Logic Corporation Self-calibration timing circuit
JP2600594B2 (ja) * 1993-12-01 1997-04-16 日本電気株式会社 半導体集積回路の検査方法及び外形検査装置
JP3376082B2 (ja) * 1994-03-31 2003-02-10 株式会社東芝 パターン欠陥検査装置
JPH08262102A (ja) 1995-03-23 1996-10-11 Advantest Corp Icテスタ用ハンドラにおけるデバイス再検査方法
JP3492793B2 (ja) 1994-12-28 2004-02-03 株式会社アドバンテスト Icテスタ用ハンドラにおける再検査方法
JP3708570B2 (ja) 1994-11-22 2005-10-19 シャープ株式会社 半導体素子の良品判別方法
WO1996028721A1 (fr) * 1995-03-10 1996-09-19 Hitachi, Ltd. Procede d'inspection, appareil d'inspection et production d'un dispositif semi-conducteur faisant appel a ce procede et a cet appareil
JPH08334548A (ja) 1995-06-07 1996-12-17 Tokyo Electron Ltd 検査装置
JP2985056B2 (ja) * 1995-09-29 1999-11-29 日本プレシジョン・サーキッツ株式会社 Ic試験装置
US6243841B1 (en) * 1997-05-30 2001-06-05 Texas Instruments Incorporated Automated test and evaluation sampling system and method
JP3204204B2 (ja) * 1997-11-21 2001-09-04 日本電気株式会社 論理lsiの製造プロセス診断システム、方法及び記録媒体
US6421457B1 (en) * 1999-02-12 2002-07-16 Applied Materials, Inc. Process inspection using full and segment waveform matching

Also Published As

Publication number Publication date
TW462949B (en) 2001-11-11
KR20000077202A (ko) 2000-12-26
US6681361B1 (en) 2004-01-20
JP2000321327A (ja) 2000-11-24
JP3235594B2 (ja) 2001-12-04

Similar Documents

Publication Publication Date Title
US7663382B2 (en) High-speed capacitor leakage measurement systems and methods
CN112967942B (zh) 晶圆测试方法和装置、计算机存储介质及计算机设备
KR100498970B1 (ko) 반도체 장치 검사 장치 및 반도체 장치 검사 방법
US4945302A (en) Process and a circuit board for performing tests during burn-in of integrated semi-conductor circuits
JPH1123676A (ja) 二次電池の充電特性測定方法及び装置
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
US6872582B2 (en) Selective trim and wafer testing of integrated circuits
US5654632A (en) Method for inspecting semiconductor devices on a wafer
JP4707309B2 (ja) 二次電池検査方法および検査装置
KR100498496B1 (ko) 자투리 반도체 소자의 검사 방법
US6442499B1 (en) Methods and apparatus for statistical process control of test
US5869977A (en) Defect insertion testability mode for IDDQ testing methods
CN113608105A (zh) 芯片cp测试中探针台驱动配置方法及系统
JP2519064B2 (ja) 半導体デバイスのパラメトリック検査方法
CN109856129B (zh) 颜色校准方法及装置
JP3040233B2 (ja) 半導体装置の検査方法
JP4409687B2 (ja) 電子部品試験装置および電子部品の試験方法
JP2521165B2 (ja) インサ―キットテスタによる不良デ―タの出力表示方法
KR20040069908A (ko) 웨이퍼 에지 불량 검사방법
JPS59228729A (ja) 半導体測定装置
JP2000258496A (ja) 半導体装置の検査方法及び装置
JPH0794559A (ja) プローバ
JP2002156404A (ja) 半導体測定方法及び半導体測定装置
JPH0574899A (ja) Icオートハンドラー
JPH03214081A (ja) 半導体集積回路のテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030329

Effective date: 20050222

Free format text: TRIAL NUMBER: 2003101001242; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030329

Effective date: 20050222

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee