JPH05188119A

JPH05188119A - 試験データ管理装置及び試験データ管理方法

Info

Publication number: JPH05188119A
Application number: JP4006401A
Authority: JP
Inventors: Yoshiyuki Tsuda; 喜行津田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-01-17
Filing date: 1992-01-17
Publication date: 1993-07-30

Abstract

(57)【要約】【目的】本発明は試験データ管理装置に関し、半導体
集積回路装置の型格マスタデータを製品又は製品ファミ
リー単位に一義的に管理をすることなく、該装置が多品
種化した場合であっても、該データの分割記憶処理をし
て、データベース容量の圧縮化を図り、その品種登録の
自由度を拡張することを目的とする。【構成】複数の半導体集積回路装置の各種試験に係る
試験工程管理データＤＴの自動管理をする装置であっ
て、前記試験工程管理データＤＴに係る各種データＤ
１，Ｄ２…を記憶する記憶手段１１と、少なくとも、前
記試験工程管理データＤＴの型格マスタデータＤｍを品
種データＤ１，工程データＤ２及び型格データＤ３に分
割するデータ分割手段１２と、前記品種データＤ１，工
程データＤ２及び型格データＤ３を識別するデータ識別
手段１３と、前記記憶手段１１，データ分割手段１２及
びデータ識別手段１３の入出力を制御する制御手段１４
と、前記制御手段１４の入出力を補助するデータ入出力
手段１５とを具備することを含み構成する。

Description

【発明の詳細な説明】

【０００１】〔目次〕産業上の利用分野従来の技術（図７）発明が解決しようとする課題課題を解決するための手段（図１）作用実施例（１）第１の実施例の説明（図２，３）（２）第２の実施例の説明（図４）（３）第３の実施例の説明（図５，６）発明の効果

【０００２】

【産業上の利用分野】本発明は、試験データ管理装置及
び試験データ管理方法に関するものであり、更に詳しく
言えば、半導体試験工程を管理する計算機システムにお
いて、試験マスターデータを管理する装置及びその方法
の改善に関するものである。

【０００３】近年、半導体集積回路装置（以下ＩＣ装置
という）の多品種化に伴う半導体試験工程に係わり試験
情報量の膨大化に対し、その試験の自動化，高効率化及
び高信頼性の要求から計算機システムが導入されてい
る。

【０００４】これによれば、ＩＣ試験工程管理におい
て、計算機システム内部の型格マスタメモリに当該ＩＣ
装置の製品又は製品ファミリー単位に型格マスタデータ
を格納している。

【０００５】このため、ユーザの使用態様から被設計Ｉ
Ｃ装置が多品種化してくると、当該被設計ＩＣ装置を試
験する試験工程管理データ（試験マスターデータ）に含
まれる型格マスタデータが膨大な量となる。

【０００６】そこで、被設計ＩＣ装置が多品種化した場
合であっても、該型格マスタデータの分割記憶処理をし
て、データベース容量の圧縮化を図り、その品種登録の
自由度を拡張することができる装置及び方法が望まれて
いる。

【０００７】

【従来の技術】図７（ａ），（ｂ）は、従来例に係る試
験データ管理方法の説明図であり、図７（ａ）は試験デ
ータ管理システムの構成図を示している。

【０００８】例えば、半導体試験工程を管理する計算機
システムは、図７（ａ）において、型格共通マスタメモ
リ１，設備機器マスタメモリ２，型格マスタメモリ３，
制御計算機４，キーボード５及びディスプレイ装置６等
から成る。

【０００９】当該システムの機能は、ＩＣ装置の試験工
程管理において、キーボード５を介して入力された外部
入力データＤ４に基づき、複数の被設計ＩＣ装置の試験
工程管理データＤＴが入力されると、制御計算機４によ
りその共通データＤ５が型格共通マスタメモリ１に入力
され、設備選択データＤ６が設備機器マスタメモリ２に
入力され、型格マスターデータＤｍが型格マスタメモリ
３に入力される。

【００１０】なお、図７（ｂ）は、従来例に係る型格マ
スタメモリ３のメモリテーブル内容を説明する図であ
る。例えば、ＩＣ装置の製品又は製品ファミリー単位に
試験工程管理データＤＴを管理する場合、その製品を示
す型格Ａに係る型格マスターデータＤｍは、図７（ｂ）
において、型格Ａに対して試験工程１〜ｎが格納され、
該型格Ａ，工程１のメモリテーブルには、型格，パッケ
ージ名，ユーザ名，ユーザ型格，包装表示，仕様書No，
仕様書版数，シリーズ名，工程名，担当者，試験設備等
が格納される。

【００１１】これにより、型格共通マスタメモリ１，設
備機器マスタメモリ２，型格マスタメモリ３から成る試
験工程管理マスター群に、試験工程管理データＤＴを記
憶保存する半導体試験工程管理体系を採ることができ
る。

【００１２】

【発明が解決しようとする課題】ところで、従来例によ
ればＩＣ試験工程管理において、計算機システム内部の
型格マスタメモリ３に当該ＩＣ装置の製品又は製品ファ
ミリー単位に型格マスタデータＤｍを格納している。

【００１３】このため、ユーザの使用態様から被設計Ｉ
Ｃ装置が多品種化してくると、当該被設計ＩＣ装置を試
験する試験工程管理データＤＴに含まれる型格マスタデ
ータＤｍが膨大な量となる。このことで、型格マスタメ
モリ３に格納すべき、型格マスタデータ量の膨大化から
当該メモリ容量の増加が余儀無くされる。

【００１４】これにより、今後追加される被設計ＩＣ装
置に対する品種登録の制限をしなければならい。なお、
ハードウエアの増設により、メモリ容量を増加すること
は可能である。しかし、そのデータ量の増大に伴いデー
タ検索やその読出し処理に係わり、スピードダウンが著
しくなるという問題がある。

【００１５】本発明は、かかる従来例の問題点に鑑み創
作されたものであり、被設計ＩＣ装置の型格マスタデー
タを製品又は製品ファミリー単位に一義的に管理をする
ことなく、該装置が多品種化した場合であっても、該型
格マスタデータの分割記憶処理をして、データベース容
量の圧縮化を図り、その品種登録の自由度を拡張するこ
とが可能となる試験データ管理装置及び試験データ管理
方法の提供を目的とする。

【００１６】

【課題を解決するための手段】図１（ａ），（ｂ）は、
本発明に係る試験データ管理装置及び試験データ管理方
法の原理図を示している。

【００１７】本発明の試験データ管理装置は図１（ａ）
に示すように、複数の半導体集積回路装置の各種試験に
係る試験工程管理データＤＴの自動管理をする装置であ
って、前記試験工程管理データＤＴに係る各種データＤ
１，Ｄ２…を記憶する記憶手段１１と、少なくとも、前
記試験工程管理データＤＴに係る型格マスタデータＤｍ
を品種データＤ１，工程データＤ２及び型格データＤ３
に分割するデータ分割手段１２と、前記品種データＤ
１，工程データＤ２及び型格データＤ３を識別するデー
タ識別手段１３と、前記記憶手段１１，データ分割手段
１２及びデータ識別手段１３の入出力を制御する制御手
段１４と、前記制御手段１４の入出力を補助するデータ
入出力手段１５とを具備することを特徴とする。

【００１８】また、本発明の試験データ管理方法は外部
入力データＤ４に基づいて複数の半導体集積回路装置の
試験工程管理データＤＴの自動管理をする方法であっ
て、図１（ｂ）のフローチャートに示すように、まず、
ステップＰ１で前記外部入力データＤ４に基づいて試験
工程管理データＤＴの型格マスタデータＤｍを当該半導
体集積回路装置の種類に係る品種データＤ１，試験工程
に係る工程データＤ２及び品種と工程とにより決まる型
格データＤ３の３分割処理をし、次に、ステップＰ２で
前記３分割処理された品種データＤ１，工程データＤ２
及び型格データＤ３の識別処理をし、その後、ステップ
Ｐ３で前記識別処理に基づいて指定されたメモリ領域に
品種データＤ１，工程データＤ２及び型格データＤ３の
格納処理をすることを特徴とし、上記目的を達成する。

【００１９】

【作用】本発明の試験データ管理装置によれば、図１
（ａ）に示すように、記憶手段１１，データ分割手段１
２，データ識別手段１３，制御手段１４及びデータ入出
力手段１５が具備される。

【００２０】例えば、データ入出力手段１５を介して入
力された外部入力データＤ４に基づいて、複数の半導体
集積回路装置の試験工程管理データＤＴがデータ分割手
段１２により品種データＤ１，工程データＤ２及び型格
データＤ３に分割され、該品種データＤ１，工程データ
Ｄ２及び型格データＤ３がデータ識別手段１３により識
別され、これに基づいて、制御手段１４を介し、複数の
被設計ＬＳＩの試験工程管理データＤＴに係る各種デー
タＤ１，Ｄ２…が記憶手段１１に記憶される。

【００２１】このため、従来例のように被設計ＩＣ装置
の型格マスタデータを製品又は製品ファミリー単位に一
義的に管理をすることなく、ユーザの使用態様から該装
置が多品種化した場合であっても、外部入力データＤ４
に基づいて複数の半導体集積回路装置の試験工程管理デ
ータＤＴの自動管理をすることが可能となる。

【００２２】これにより、データベース容量の圧縮化が
図られ、その品種登録の自由度が拡張された試験データ
管理装置を提供することが可能となる。また、本発明の
試験データ管理方法によれば、図１（ｂ）のフローチャ
ートに示すように、ステップＰ１で外部入力データＤ４
に基づいて試験工程管理データＤＴの型格マスタデータ
Ｄｍを品種データＤ１，工程データＤ２及び型格データ
Ｄ３の３分割処理をしている。

【００２３】このため、ステップＰ３で３分割処理され
た品種データＤ１，工程データＤ２及び型格データＤ３
の識別処理に基づいて指定されたメモリ領域に品種デー
タＤ１，工程データＤ２及び型格データＤ３の格納処理
をすることにより、例えば、試験工程を意識しない品種
データＤ１を統一して格納することで、該工程データＤ
２や型格データＤ３を共用したり、試験工程に係る工程
データＤ２をシリーズ管理することで、記憶手段１１に
格納すべき、型格マスタデータ量の圧縮化が図られ、当
該メモリ容量の有効利用をすることが可能となる。

【００２４】これにより、今後追加される半導体集積回
路装置に対する品種登録に制限を加えることなく、自由
に試験工程管理データＤＴの品種登録を実行すること、
及びそのデータ検索やその読出し処理に係わり高速化を
図ることが可能となる。

【００２５】

【実施例】次に、図を参照しながら本発明の実施例につ
いて説明をする。図２〜６は、本発明の実施例に係る試
験データ管理装置及び試験データ管理方法の説明図であ
る。

【００２６】（１）第１の実施例の説明図２は、本発明の第１の実施例に係る試験データ管理装
置の構成図を示している。

【００２７】例えば、半導体試験工程を管理する試験デ
ータ管理システムは、図２において、型格共通マスタメ
モリ21Ａ，設備機器マスタメモリ21Ｂ，品種データメモ
リ21Ｃ，工程データメモリ21Ｄ，型格データメモリ21
Ｅ，データ分割エディタ２２，データ認識エディタ２
３，ＣＰＵ（中央演算処理装置）２４，キーボード25Ａ
及びディスプレイ装置25Ｂ等から成る。

【００２８】すなわち、型格共通マスタメモリ21Ａは記
憶手段１１の一部を構成し、被設計ＩＣ装置の試験工程
に係る試験工程管理データＤＴに含まれる共通データＤ
５を記憶するものである。設備機器マスタメモリ21Ｂは
記憶手段１１の一部を構成し、試験工程管理データＤＴ
に含まれる設備選択データＤ６を記憶するものである。

【００２９】品種データメモリ21Ｃは記憶手段１１の一
部を構成し、試験工程管理データＤＴに含まれる型格マ
スタデータＤｍの中の品種データＤ１を格納するもので
ある。品種データＤ１には、被設計ＩＣ装置の型格，パ
ッケージ名，ユーザ名，ユーザ型格，シリーズ名，包装
表示，仕様書Ｎｏ，仕様書版数……等が含まれる。

【００３０】工程データメモリ21Ｄは記憶手段１１の一
部を構成し、試験工程管理データＤＴに含まれる型格マ
スタデータＤｍの中の工程データＤ２を格納するもので
ある。工程データＤ２には、被設計ＩＣ装置の工程名
（１，２，３），担当者，設備，測定時間，測定温度，
基準歩留……等が含まれる。

【００３１】型格データメモリ21Ｅは記憶手段１１の一
部を構成し、試験工程管理データＤＴに含まれる型格マ
スタデータＤｍの中の型格データＤ３を格納するもので
ある。型格データＤ３には、被設計ＩＣ装置の試験プロ
グラムNo等が含まれる。なお、１つの型格データＤ３は
１レコード×工程数により表される。

【００３２】データ分割エディタ２２はデータ分割手段
１２の一実施例であり、少なくとも、試験工程管理デー
タＤＴに係る型格マスタデータＤｍを品種データＤ１，
工程データＤ２及び型格データＤ３に分割するものであ
る。例えば、当該エディタ２２は、予め、型格マスタデ
ータＤｍを構成する品種データＤ１，工程データＤ２及
び型格データＤ３のフォーマット最終ビット等に識別フ
ラグが設けられ、該識別フラグに基づいてデータ分割を
する。

【００３３】データ認識エディタ２３はデータ識別手段
１３の一実施例であり、品種データＤ１，工程データＤ
２及び型格データＤ３を識別するものである。例えば、
当該エディタ２３は、予め、品種データＤ１，工程デー
タＤ２及び型格データＤ３のフォーマット最終ビット等
に設けられた識別フラグとＣＰＵ２４が管理をする識別
基準フラグとの比較処理に基づいてデータ識別をする。

【００３４】ＣＰＵ２４は制御手段１４の一実施例であ
り、型格共通マスタメモリ21Ａ，設備機器マスタメモリ
21Ｂ，品種データメモリ21Ｃ，工程データメモリ21Ｄ，
型格データメモリ21Ｅ，データ分割エディタ２２，デー
タ認識エディタ２３，キーボード25Ａ及びディスプレイ
装置25Ｂ等の入出力を制御するものである。

【００３５】キーボード25Ａはデータ入出力手段１５の
一部を構成するものであり、オペレータが試験工程管理
データＤＴの管理保存をする場合に、制御文などの外部
入力データＤ４を入力するものである。

【００３６】ディスプレイ装置25Ｂはデータ入出力手段
１５の一部を構成するものであり、表示データＤ７に基
づいて被設計ＩＣ装置に係る型格，パッケージ名，ユー
ザ名，ユーザ型格，包装表示，仕様書No，仕様書版数，
シリーズ名，工程名，担当者，試験設備等の情報表示を
するものである。

【００３７】システムバス２６は、型格共通マスタメモ
リ21Ａ，設備機器マスタメモリ21Ｂ，品種データメモリ
21Ｃ，工程データメモリ21Ｄ，型格データメモリ21Ｅ，
データ分割エディタ２２，データ認識エディタ２３，Ｃ
ＰＵ２４，キーボード25Ａ及びディスプレイ装置25Ｂ等
を接続し、試験工程管理データＤＴ及び各種データＤ１
〜Ｄ７を伝送するものである。

【００３８】なお、システムバス２６は当該試験データ
管理システムと他のシステム，例えば、半導体試験シス
テム等と接続される。これにより、複数の被設計ＩＣ装
置の各種試験に係る試験工程管理データＤＴが自動管理
される。

【００３９】このようにして、本発明の第１の実施例に
係る試験データ管理装置によれば、図２に示すように、
型格共通マスタメモリ21Ａ，設備機器マスタメモリ21
Ｂ，品種データメモリ21Ｃ，工程データメモリ21Ｄ，型
格データメモリ21Ｅ，データ分割エディタ２２，データ
認識エディタ２３，ＣＰＵ２４，キーボード25Ａ及びデ
ィスプレイ装置25Ｂが具備されている。

【００４０】例えば、キーボード25Ａを介して入力され
た外部入力データＤ４に基づいて、複数の被設計ＩＣ装
置の試験工程管理データＤＴがデータ分割エディタ２２
により品種データＤ１，工程データＤ２及び型格データ
Ｄ３に３分割され、該品種データＤ１，工程データＤ２
及び型格データＤ３がデータ認識エディタ２３により識
別される。これに基づいて、ＣＰＵ２４を介し、複数の
被設計ＩＣ装置の試験工程管理データＤＴに係る各種デ
ータＤ１，Ｄ２…が品種データメモリ21Ｃ，工程データ
メモリ21Ｄ，型格データメモリ21Ｅにそれぞれ記憶され
る。

【００４１】このため、従来例のように被設計ＩＣ装置
の型格マスタデータＤｍを製品又は製品ファミリー単位
に一義的に管理をすることなく、ユーザの使用態様から
該装置が多品種化した場合であっても、外部入力データ
Ｄ４に基づいて複数の被設計ＩＣ装置の試験工程管理デ
ータＤＴの自動管理をすることが可能となる。

【００４２】これにより、データベース容量の圧縮化が
図られ、その品種登録の自由度が拡張された試験データ
管理装置を提供することが可能となる。次に、本発明の
第１の実施例に係る試験データ管理方法について、当該
装置の動作を補足しながら説明をする。

【００４３】図３（ａ），（ｂ）は、本発明の第１の実
施例に係る試験データ管理方法の説明図であり、図３
（ａ）は、その処理フローチャートであり、図３（ｂ）
は、その型格マスタデータの階層構造を示している。

【００４４】例えば、品種データＤ１を統一基準にして
複数の被設計ＩＣ装置の試験工程管理データＤＴの自動
管理をする場合、図３（ａ）において、まず、ステップ
Ｐ１で外部入力データＤ１に基づいて試験工程管理デー
タＤＴの入力処理をする。

【００４５】この際に、複数の被設計ＩＣ装置の試験工
程管理データＤＴの管理保存をする場合に、オペレータ
がキーボード25Ａを介して制御文などの外部入力データ
Ｄ４を入力すると，例えば、システムバス２６を介して
試験工程管理データＤＴが他のシステムから転送されて
くる。なお、試験工程管理データＤＴは、オペレータを
介してキー入力しても良い。

【００４６】これにより、被設計ＩＣ装置の試験工程に
係る試験工程管理データＤＴに含まれる共通データＤ５
がＣＰＵ２４を介して、型格共通マスタメモリ21Ａに記
憶され、また、試験工程管理データＤＴに含まれる設備
選択データＤ６が設備機器マスタメモリ21Ｂに記憶され
る。

【００４７】次いで、ステップＰ２で外部入力データＤ
１に基づいて試験工程管理データＤＴの型格マスタデー
タＤｍを当該被設計ＩＣ装置の種類に係る品種データＤ
１，試験工程に係る工程データＤ２及び品種と工程とに
より決まる型格データＤ３の３分割処理をする。

【００４８】この際に、データ分割エディタ２２により
試験工程管理データＤＴに係る型格マスタデータＤｍが
品種データＤ１，工程データＤ２及び型格データＤ３の
３つに分割される。例えば、当該エディタ２２は、予
め、型格マスタデータＤｍを構成する各種データＤ１〜
Ｄ３の最終ビット等に設けられた該識別フラグに基づい
て型格マスタデータＤｍを３分割する。

【００４９】次に、ステップＰ３で３分割処理された品
種データＤ１，工程データＤ２及び型格データＤ３の識
別処理をする。この際に、データ認識エディタ２３によ
り品種データＤ１，工程データＤ２及び型格データＤ３
が識別される。例えば、当該エディタ２３は、各種デー
タＤ１〜Ｄ３の最終ビット等に設けられた識別フラグと
ＣＰＵ２４が管理をする識別基準フラグとの比較処理に
基づいてデータ識別をする。

【００５０】その後、ステップＰ４で品種データＤ１を
統一基準にして指定されたメモリ領域に品種データＤ
１，工程データＤ２及び型格データＤ３の格納処理をす
る。この際に、被設計ＩＣ装置の型格Ａ，パッケージ
名，ユーザ名，ユーザ型格，シリーズ名，包装表示，仕
様書Ｎｏ，仕様書版数……等の品種データＤ１が品種デ
ータメモリ21Ｃに格納される。また、被設計ＩＣ装置の
工程名（１，２，３），担当者，設備，測定時間，測定
温度，基準歩留……等の工程データＤ２が工程データメ
モリ21Ｄに格納され、被設計ＩＣ装置の試験プログラム
No等の型格データＤ３が型格データメモリ21Ｅに格納さ
れる。

【００５１】なお、データ処理途中に必要に応じて表示
データＤ７に基づき、被設計ＩＣ装置に係る型格，パッ
ケージ名，ユーザ名，ユーザ型格，包装表示，仕様書N
o，仕様書版数，シリーズ名，工程名，担当者，試験設
備等の情報がディスプレイ装置25Ｂに表示される。

【００５２】これにより、図３（ｂ）に示すように，例
えば、被設計ＩＣ装置の型格Ａの品種データＤ１を統一
基準にして、試験工程を意識しない被設計ＩＣ装置の試
験工程管理データＤＴが自動管理される。なお、図３
（ｂ）において、破線部分は従来例に比べて不要となる
品種データであり、従来重複してデータ管理をしていた
部分が削減される。

【００５３】このようにして、本発明の第１の実施例に
係る試験データ管理方法によれば、図３（ａ）のフロー
チャートに示すように、ステップＰ２で外部入力データ
Ｄ１に基づいて試験工程管理データＤＴの型格マスタデ
ータＤｍを品種データＤ１，工程データＤ２及び型格デ
ータＤ３の３分割処理をしている。

【００５４】このため、ステップＰ４で３分割処理され
た品種データＤ１，工程データＤ２及び型格データＤ３
の識別処理に基づいて指定されたメモリ領域に品種デー
タＤ１，工程データＤ２及び型格データＤ３の格納処理
をすることにより、試験工程を意識しない品種データＤ
１を統一して格納することで、従来，試験工程毎に持っ
ていた品種データＤ１を削減することが可能となる。

【００５５】また、品種データメモリ21Ｃに格納すべ
き、品種データ量の圧縮化が図られ、当該メモリ容量の
有効利用をすることが可能となる。これにより、今後追
加される被設計ＩＣ装置に対する品種登録に制限を加え
ることなく、自由に試験工程管理データＤＴの品種登録
を実行すること、及びそのデータ検索やその読出し処理
に係わり高速化を図ることが可能となる。

【００５６】（２）第２の実施例の説明図４（ａ），（ｂ）は、本発明の第２の実施例に係る試
験データ管理方法の説明図であり、図４（ａ）は、その
処理フローチャートであり、図４（ｂ）は、その型格マ
スタデータの階層構造を示している。

【００５７】なお、第１の実施例と異なるのは第２の実
施例では、図４（ａ）の処理フローチャートのステップ
Ｐ４で工程データＤ２を統一基準にして複数の被設計Ｉ
Ｃ装置の試験工程管理データＤＴの自動管理をするもの
である。また、当該試験データ管理システムの機能は第
１の実施例と同様であるため、その説明を省略する。

【００５８】すなわち、図４（ａ）において、まず、ス
テップＰ１で外部入力データＤ１に基づいて試験工程管
理データＤＴの入力処理をする。次いで、ステップＰ２
で外部入力データＤ１に基づいて試験工程管理データＤ
Ｔの型格マスタデータＤｍを当該被設計ＩＣ装置の種類
に係る品種データＤ１，試験工程に係る工程データＤ２
及び品種と工程とにより決まる型格データＤ３の３分割
処理をする。

【００５９】次に、ステップＰ３で３分割処理された品
種データＤ１，工程データＤ２及び型格データＤ３の識
別処理をする。その後、ステップＰ４で工程データＤ２
を統一基準にして指定されたメモリ領域に品種データＤ
１，工程データＤ２及び型格データＤ３の格納処理をす
る。

【００６０】この際に、被設計ＩＣ装置の型格Ａ，Ｂ，
Ｃ，パッケージ名，ユーザ名，ユーザ型格，シリーズ
名，包装表示，仕様書Ｎｏ，仕様書版数……等の品種デ
ータＤ１が品種データメモリ21Ｃに格納される。また、
被設計ＩＣ装置の工程名１，担当者，設備，測定時間，
測定温度，基準歩留……等の工程データＤ２が工程デー
タメモリ21Ｄに格納され、被設計ＩＣ装置の試験プログ
ラムNo等の型格データＤ３が型格データメモリ21Ｅに格
納される。

【００６１】これにより、図４（ｂ）に示すように，例
えば、被設計ＩＣ装置の工程データＤ２（シリーズ
「イ」，工程名１）を統一基準にして、試験工程管理デ
ータＤＴが自動管理される。なお、図４（ｂ）におい
て、破線部分は従来例に比べて不要となる工程データで
あり、従来重複してデータ管理をしていた部分が削減さ
れる。

【００６２】このようにして、本発明の第２の実施例に
係る試験データ管理方法によれば、図４（ａ）のフロー
チャートに示すように、ステップＰ２で外部入力データ
Ｄ１に基づいて試験工程管理データＤＴの型格マスタデ
ータＤｍを品種データＤ１，工程データＤ２及び型格デ
ータＤ３の３分割処理をしている。

【００６３】このため、ステップＰ４で３分割処理され
た品種データＤ１，工程データＤ２及び型格データＤ３
の識別処理に基づいて指定されたメモリ領域に品種デー
タＤ１，工程データＤ２及び型格データＤ３の格納処理
をすることにより、異なった型格Ａ，Ｂ，Ｃでも工程情
報が同一であれば、該工程データＤ２を統一してそのシ
リーズ管理をすることで、工程データＤ２を共用するこ
とが可能になる。

【００６４】また、従来，試験工程毎に持っていた工程
データＤ２を削減することが可能となり、工程データメ
モリ21Ｄに格納すべき、工程データ量の圧縮化が図ら
れ、当該メモリ容量の有効利用をすることが可能とな
る。

【００６５】これにより、第１の実施例と同様に今後追
加される被設計ＩＣ装置に対する品種登録に制限を加え
ることなく、自由に試験工程管理データＤＴの品種登録
を実行すること、及びそのデータ検索やその読出し処理
に係わり高速化を図ることが可能となる。

【００６６】（３）第３の実施例の説明図５は、本発明の第３の実施例に係る試験工程管理デー
タの処理フローチャートであり、図６は、その型格マス
タデータの階層構造を示している。

【００６７】なお、第１，２の実施例と異なるのは第３
の実施例では、図５の処理フローチャートのステップＰ
４で品種データＤ１と工程データＤ２とを統一基準にし
て複数の被設計ＩＣ装置の試験工程管理データＤＴの自
動管理をするものである。また、当該試験データ管理シ
ステムの機能は第１の実施例と同様であるため、その説
明を省略する。

【００６８】すなわち、図５において、まず、ステップ
Ｐ１で外部入力データＤ１に基づいて試験工程管理デー
タＤＴの入力処理をする。次いで、ステップＰ２で外部
入力データＤ１に基づいて試験工程管理データＤＴの型
格マスタデータＤｍを当該被設計ＩＣ装置の種類に係る
品種データＤ１，試験工程に係る工程データＤ２及び品
種と工程とにより決まる型格データＤ３の３分割処理を
する。

【００６９】次に、ステップＰ３で３分割処理された品
種データＤ１，工程データＤ２及び型格データＤ３の識
別処理をする。その後、ステップＰ４で品種データＤ１
及び工程データＤ２を統一基準にして指定されたメモリ
領域に品種データＤ１，工程データＤ２及び型格データ
Ｄ３の格納処理をする。

【００７０】この際に、被設計ＩＣ装置の型格Ａ，Ｂ，
パッケージ名，ユーザ名，ユーザ型格，シリーズ名
「イ」，包装表示，仕様書Ｎｏ，仕様書版数……等の品
種データＤ１が品種データメモリ21Ｃに格納される。ま
た、被設計ＩＣ装置の工程名１〜３，担当者，設備，測
定時間，測定温度，基準歩留……等の工程データＤ２が
工程データメモリ21Ｄに格納され、被設計ＩＣ装置の試
験プログラムNo等の型格データＤ３が型格データメモリ
21Ｅに格納される。

【００７１】これにより、図６に示すように，例えば、
被設計ＩＣ装置の工程データＤ２（シリーズ「イ」，工
程名１）を統一基準にして、試験工程管理データＤＴが
自動管理される。なお、図６において、破線部分は従来
例に比べて不要となる工程データであり、従来重複して
データ管理をしていた部分が削減される。

【００７２】このようにして、本発明の第３の実施例に
係る試験データ管理方法によれば、図５のフローチャー
トに示すように、ステップＰ２で外部入力データＤ１に
基づいて試験工程管理データＤＴの型格マスタデータＤ
ｍを品種データＤ１，工程データＤ２及び型格データＤ
３の３分割処理をしている。

【００７３】このため、第１，第２の実施例を組み合わ
せることにより、品種データの統一と工程のシリーズ管
理とが可能になる。例えば、ステップＰ４で３分割処理
された品種データＤ１，工程データＤ２及び型格データ
Ｄ３の識別処理に基づいて指定されたメモリ領域に品種
データＤ１，工程データＤ２及び型格データＤ３の格納
処理をすることにより、型格Ａ，Ｂの試験工程を意識し
ない２つの品種データＤ１を統一し、かつ、異なった型
格Ａ，Ｂでも工程情報が同一な工程データＤ２を統一し
てそのシリーズ管理をすることで、従来，試験工程毎に
持っていた品種データＤ１を削減すること，及び、工程
データＤ２を共用することが可能となる。

【００７４】また、品種データメモリ21Ｃや工程データ
メモリ21Ｄに格納すべき、品種データＤ１や工程データ
量の圧縮化が図られ、当該メモリ容量の有効利用をする
ことが可能となる。

【００７５】これにより、第１，２の実施例と同様に今
後追加される被設計ＩＣ装置に対する品種登録に制限を
加えることなく、自由に試験工程管理データＤＴの品種
登録を実行すること、及びそのデータ検索やその読出し
処理に係わり高速化を図ることが可能となる。

【００７６】ここで、本発明の各実施例間のデータ量の
比較について表１を参照しながら説明をする。表１は、
本発明の各実施例間の型格マスタデータ量や、それと従
来例の型格マスタデータ量との比較表であり、それらを
従来例との比率（以下従来比という）で示したものであ
る。

【００７７】また、表１において、各実施例間や、それ
と従来例との比較判断基準は、従来例に係る型格マスタ
データ量を100 とした場合に対する各実施例の型格マス
タデータ量を算出し、それらを比較したものである。

【００７８】

【表１】これによれば、第１の実施例に係る型格マスタ
データ量では従来例の型格マスタデータ量に比べて従来
比で−１２に改善され、第２の実施例に係る型格マスタ
データ量では従来例の型格マスタデータ量に比べて従来
比で−130 に改善され、第３の実施例に係る型格マスタ
データ量では従来例の型格マスタデータ量に比べて従来
比で−246 に改善される。

【００７９】

【発明の効果】以上説明したように、本発明の試験デー
タ管理装置によれば記憶手段，データ分割手段，データ
識別手段，制御手段及びデータ入出力手段が具備され
る。

【００８０】このため、従来例のように半導体集積回路
装置の型格マスタデータを製品又は製品ファミリー単位
に一義的に管理をすることなく、ユーザの使用態様から
該装置が多品種化した場合であっても、外部入力データ
に基づいてデータ分割手段やデータ識別手段により複数
の半導体集積回路装置の試験工程管理データの自動管理
をすることが可能となる。

【００８１】また、本発明の試験データ管理方法によれ
ば、外部入力データに基づいて試験工程管理データの型
格マスタデータを品種データ，工程データ及び型格デー
タの３分割処理をしている。

【００８２】このため、３分割処理された品種データ，
工程データ及び型格データの識別処理に基づいて指定さ
れたメモリ領域に、試験工程を意識しない品種データを
統一して格納することで、該工程データや型格データを
共用したり、また、試験工程に係る工程データをシリー
ズ管理することで、記憶手段に格納すべき、型格マスタ
データ量の圧縮化が図られ、当該メモリ容量の有効利用
をすることが可能となる。

【００８３】これにより、今後追加される半導体集積回
路装置に対する品種登録に制限を加えることなく、自由
に試験工程管理データの品種登録を実行すること、及び
そのデータ検索やその読出し処理に係わり高速化を図る
ことが可能となる。

【図面の簡単な説明】

【図１】本発明に係る試験データ管理装置及び試験デー
タ管理方法の原理図である。

【図２】本発明の各実施例に係る試験データ管理システ
ムの構成図である。

【図３】本発明の第１の実施例に係る試験データ管理方
法の説明図である。

【図４】本発明の第２の実施例に係る試験データ管理方
法の説明図である。

【図５】本発明の第３の実施例に係る試験工程管理デー
タの処理フローチャートである。

【図６】本発明の第３の実施例に係るデータ階層構造の
説明図である。

【図７】従来例に係る試験データ管理方法の説明図であ
る。

【符号の説明】

１１…記憶手段、１２…データ分割手段、１３…データ識別手段、１４…制御手段、１５…データ入出力手段、ＤＴ…試験工程管理データ、Ｄ１…品種データ、Ｄ２…工程データ、Ｄ３…型格データ、Ｄ４…外部入力データ。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１月１７日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００７８

【補正方法】変更

【補正内容】

【００７８】

【表１】これによれば、第１の実施例に係る型格マスタデータ量
では従来例の型格マスタデータ量に比べて従来比で−１
２に改善され、第２の実施例に係る型格マスタデータ量
では従来例の型格マスタデータ量に比べて従来比で−１
３０に改善され、第３の実施例に係る型格マスタデータ
量では従来例の型格マスタデータ量に比べて従来比で−
２４６に改善される。

Claims

【特許請求の範囲】

【請求項１】半導体集積回路装置の各種試験に係る試
験工程管理データ（ＤＴ）の自動管理をする装置であっ
て、前記試験工程管理データ（ＤＴ）に係る各種データ
（Ｄ１，Ｄ２…）を記憶する記憶手段（１１）と、少な
くとも、前記試験工程管理データ（ＤＴ）に係る型格マ
スタデータ（Ｄｍ）を品種データ（Ｄ１），工程データ
（Ｄ２）及び型格データ（Ｄ３）に分割するデータ分割
手段（１２）と、前記品種データ（Ｄ１），工程データ
（Ｄ２）及び型格データ（Ｄ３）を識別するデータ識別
手段（１３）と、前記記憶手段（１１），データ分割手
段（１２）及びデータ識別手段（１３）の入出力を制御
する制御手段（１４）と、前記制御手段（１４）の入出
力を補助するデータ入出力手段（１５）とを具備するこ
とを特徴とする試験データ管理装置。
【請求項２】外部入力データ（Ｄ４）に基づいて複数
の半導体集積回路装置の試験工程管理データ（ＤＴ）の
自動管理をする方法であって、前記外部入力データ（Ｄ
４）に基づいて試験工程管理データ（ＤＴ）に係る型格
マスタデータ（Ｄｍ）を当該半導体集積回路装置の種類
に係る品種データ（Ｄ１），試験工程に係る工程データ
（Ｄ２）及び品種と工程とにより決まる型格データ（Ｄ
３）の３分割処理をし、前記３分割処理された品種デー
タ（Ｄ１），工程データ（Ｄ２）及び型格データ（Ｄ
３）の識別処理をし、前記識別処理に基づいて指定され
たメモリ領域に品種データ（Ｄ１），工程データ（Ｄ
２）及び型格データ（Ｄ３）の格納処理をすることを特
徴とする試験データ管理方法。