JPH0511020A - 半導体装置の検査装置 - Google Patents
半導体装置の検査装置Info
- Publication number
- JPH0511020A JPH0511020A JP3158265A JP15826591A JPH0511020A JP H0511020 A JPH0511020 A JP H0511020A JP 3158265 A JP3158265 A JP 3158265A JP 15826591 A JP15826591 A JP 15826591A JP H0511020 A JPH0511020 A JP H0511020A
- Authority
- JP
- Japan
- Prior art keywords
- input
- standard
- lsi
- signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置を検査する際の装置の操作ミスや
動作チェックの確認ミスなどの発生を防止する。 【構成】 メモリ部５には、標準用ＬＳＩ３ａに対する
入出力信号をデジタル変換して生成した標準入出力パタ
ーンを記憶させる。ＬＳＩの検査を行う際、ドライバ部
６により、メモリ部５に記憶させた標準入力パターンを
標準用ＬＳＩ３ａに入力すべき信号と同様の信号に変換
し、この変換した入力信号を被検査ＬＳＩ３ｂに入力す
る。これにより、被検査ＬＳＩ３ｂは動作し信号を出力
する。この被検査ＬＳＩ３ｂの出力信号をデジタル変換
部４によりデジタル変換して出力パターンを生成する。
そして、判定回路８により、メモリ部５に記憶した標準
出力パターンと、被検査ＬＳＩ３ｂの出力パターンとを
比較し、被検査ＬＳＩ３ｂの良否を判定する。
動作チェックの確認ミスなどの発生を防止する。 【構成】 メモリ部５には、標準用ＬＳＩ３ａに対する
入出力信号をデジタル変換して生成した標準入出力パタ
ーンを記憶させる。ＬＳＩの検査を行う際、ドライバ部
６により、メモリ部５に記憶させた標準入力パターンを
標準用ＬＳＩ３ａに入力すべき信号と同様の信号に変換
し、この変換した入力信号を被検査ＬＳＩ３ｂに入力す
る。これにより、被検査ＬＳＩ３ｂは動作し信号を出力
する。この被検査ＬＳＩ３ｂの出力信号をデジタル変換
部４によりデジタル変換して出力パターンを生成する。
そして、判定回路８により、メモリ部５に記憶した標準
出力パターンと、被検査ＬＳＩ３ｂの出力パターンとを
比較し、被検査ＬＳＩ３ｂの良否を判定する。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の検査装
置に関するものである。
置に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩの動作が複雑化してきてお
り、ＤＣ検査のみでは不良品を１００％スクリーニング
することがむずかしくなってきた。そこで、人手を使い
実セットを動作させ実セット検査を行うことによって、
不良品をスクリーニングするようになってきた。このよ
うな従来の実セット検査について説明する。
り、ＤＣ検査のみでは不良品を１００％スクリーニング
することがむずかしくなってきた。そこで、人手を使い
実セットを動作させ実セット検査を行うことによって、
不良品をスクリーニングするようになってきた。このよ
うな従来の実セット検査について説明する。
【０００３】実セット検査とは、複数のＬＳＩを実装し
た実セット上において、検査したいＬＳＩを実装した部
分をソケット化し、このソケット部に、人手により測定
パレットから取り出した被検査対象となるＬＳＩ（以下
「被検査ＬＳＩ」という。）を挿入する。そして、不良
が再現する手順で実セットを動作させ、この動作を人間
の目などで正しく動作しているか確認することで、被検
査ＬＳＩの良否を判断することである。また、検査後、
被検査ＬＳＩは良品・不良品パレットに分けられる。
た実セット上において、検査したいＬＳＩを実装した部
分をソケット化し、このソケット部に、人手により測定
パレットから取り出した被検査対象となるＬＳＩ（以下
「被検査ＬＳＩ」という。）を挿入する。そして、不良
が再現する手順で実セットを動作させ、この動作を人間
の目などで正しく動作しているか確認することで、被検
査ＬＳＩの良否を判断することである。また、検査後、
被検査ＬＳＩは良品・不良品パレットに分けられる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の実セット検査では、人手が非常にかかる。ま
た、人間の力で行っているために、実セット検査におけ
る装置の操作ミスや動作チェックの確認ミスなどが発生
し、不良品を良品として市場に出荷する恐れがあるとい
う問題があった。
うな従来の実セット検査では、人手が非常にかかる。ま
た、人間の力で行っているために、実セット検査におけ
る装置の操作ミスや動作チェックの確認ミスなどが発生
し、不良品を良品として市場に出荷する恐れがあるとい
う問題があった。
【０００５】この発明の目的は、上記問題点に鑑み、装
置の操作ミスや動作チェックの確認ミスなどの発生を防
止した半導体装置の検査装置を提供することである。
置の操作ミスや動作チェックの確認ミスなどの発生を防
止した半導体装置の検査装置を提供することである。
【０００６】
【課題を解決するための手段】この発明の半導体装置の
検査装置は、標準用半導体装置に入力すべき入力信号
と、この標準用半導体装置の出力信号とをデジタル変換
して生成された標準入出力パターンを記憶するためのメ
モリ部と、このメモリ部に記憶した標準入力パターンを
標準用半導体装置に入力すべき入力信号と同様の信号に
変換するドライバ部と、このドライバ部の出力を入力と
し、電気的に接続した被検査対象となる半導体装置を動
作させる測定部と、この測定部の出力信号をデジタル変
換し被検査対象となる半導体装置の出力パターンを生成
するデジタル変換部と、この出力パターンと、メモリ部
に記憶した標準出力パターンとを比較し、被検査対象と
なる半導体装置の良否を判定する判定回路とを備えたも
のである。
検査装置は、標準用半導体装置に入力すべき入力信号
と、この標準用半導体装置の出力信号とをデジタル変換
して生成された標準入出力パターンを記憶するためのメ
モリ部と、このメモリ部に記憶した標準入力パターンを
標準用半導体装置に入力すべき入力信号と同様の信号に
変換するドライバ部と、このドライバ部の出力を入力と
し、電気的に接続した被検査対象となる半導体装置を動
作させる測定部と、この測定部の出力信号をデジタル変
換し被検査対象となる半導体装置の出力パターンを生成
するデジタル変換部と、この出力パターンと、メモリ部
に記憶した標準出力パターンとを比較し、被検査対象と
なる半導体装置の良否を判定する判定回路とを備えたも
のである。
【０００７】
【作用】この発明の構成によれば、メモリ部には、標準
用半導体装置に対する入出力信号をデジタル変換して生
成した標準入出力パターンを記憶させる。半導体装置の
検査を行う際、ドライバ部により、メモリ部に記憶させ
た標準入力パターンを標準用半導体装置に入力すべき信
号と同様の信号に変換し、この変換した入力信号を被検
査対象である半導体装置に入力する。これにより、被検
査対象である半導体装置は動作し信号を出力する。この
被検査対象である半導体装置の出力信号をデジタル変換
部によりデジタル変換して出力パターンを生成する。そ
して、判定回路により、メモリ部に記憶した標準出力パ
ターンと、被検査対象である半導体装置の出力パターン
とを比較し、被検査対象である半導体装置の良否を判定
する。これにより、半導体装置の検査を自動化すること
ができる。
用半導体装置に対する入出力信号をデジタル変換して生
成した標準入出力パターンを記憶させる。半導体装置の
検査を行う際、ドライバ部により、メモリ部に記憶させ
た標準入力パターンを標準用半導体装置に入力すべき信
号と同様の信号に変換し、この変換した入力信号を被検
査対象である半導体装置に入力する。これにより、被検
査対象である半導体装置は動作し信号を出力する。この
被検査対象である半導体装置の出力信号をデジタル変換
部によりデジタル変換して出力パターンを生成する。そ
して、判定回路により、メモリ部に記憶した標準出力パ
ターンと、被検査対象である半導体装置の出力パターン
とを比較し、被検査対象である半導体装置の良否を判定
する。これにより、半導体装置の検査を自動化すること
ができる。
【０００８】
【実施例】以下、この発明の一実施例の半導体装置の検
査装置について、図面を参照しながら説明する。図１は
この発明の一実施例の半導体装置の検査装置の構成を示
すブロック図である。
査装置について、図面を参照しながら説明する。図１は
この発明の一実施例の半導体装置の検査装置の構成を示
すブロック図である。
【０００９】図１に示すように、半導体装置の検査装置
２は、標準用半導体装置（以下「標準ＬＳＩ」とい
う。）に入力すべき入力信号Ｉ１と、この標準ＬＳＩ３
ａの出力信号０１とをデジタル変換して生成された標準
入出力パターンを記憶するためのメモリ部５と、このメ
モリ部５に記憶した標準入力パターンＰ３を標準ＬＳＩ
３ａに入力すべき入力信号Ｉ１と同様の信号に変換する
ドライバ部６と、このドライバ部６の出力を入力とし、
電気的に接続した被検査対象となる標準ＬＳＩ３ａを動
作させる測定部３と、この測定部３の出力信号をデジタ
ル変換し被検査対象となる半導体装置（以下「被対象Ｌ
ＳＩ」という。）の出力パターンを生成するデジタル変
換部４と、この出力パターンと、メモリ部５の記憶した
標準出力パターンＰ４とを比較し、被検査ＬＳＩ３ｂの
良否を判定する判定回路８とを備えたものである。ま
た、１は複数のＬＳＩを実装した実セットであり、メモ
リ部５に記憶させるべき標準入出力パターンを生成する
際に用いるものである。また、７は入力比較回路であ
り、標準ＬＳＩの動作チェックを実行する際に用いるも
のである。
２は、標準用半導体装置（以下「標準ＬＳＩ」とい
う。）に入力すべき入力信号Ｉ１と、この標準ＬＳＩ３
ａの出力信号０１とをデジタル変換して生成された標準
入出力パターンを記憶するためのメモリ部５と、このメ
モリ部５に記憶した標準入力パターンＰ３を標準ＬＳＩ
３ａに入力すべき入力信号Ｉ１と同様の信号に変換する
ドライバ部６と、このドライバ部６の出力を入力とし、
電気的に接続した被検査対象となる標準ＬＳＩ３ａを動
作させる測定部３と、この測定部３の出力信号をデジタ
ル変換し被検査対象となる半導体装置（以下「被対象Ｌ
ＳＩ」という。）の出力パターンを生成するデジタル変
換部４と、この出力パターンと、メモリ部５の記憶した
標準出力パターンＰ４とを比較し、被検査ＬＳＩ３ｂの
良否を判定する判定回路８とを備えたものである。ま
た、１は複数のＬＳＩを実装した実セットであり、メモ
リ部５に記憶させるべき標準入出力パターンを生成する
際に用いるものである。また、７は入力比較回路であ
り、標準ＬＳＩの動作チェックを実行する際に用いるも
のである。
【００１０】以上のように構成した半導体装置の検査装
置の動作を説明する。先ず、図２を参照しながら標準入
出力パターンの生成について説明する。実セット１上に
実装されている検査を行うべきＬＳＩのソケット部の入
出力ＰｉＮと、半導体装置の検査装置２の測定部３にセ
ットした標準ＬＳＩ３ａの入出力ＰｉＮとをケーブルに
より互いのＰｉＮナンバーを同一にしてダイレクトに接
続する。次に、実セット１を不良が再現する手順で動作
させる。そして、実セット１が正しく動作していること
を確認し、実セット１からの出力信号すなわち入力信号
Ｉ１と、測定部３にセットとした標準ＬＳＩの出力信号
０１とをデジタル変換部４に入力しデジタル変換するこ
とにより標準入出力パターンＰ１，Ｐ２を生成し、この
標準入出力パターンＰ１，Ｐ２をメモリ部５に記憶させ
る。
置の動作を説明する。先ず、図２を参照しながら標準入
出力パターンの生成について説明する。実セット１上に
実装されている検査を行うべきＬＳＩのソケット部の入
出力ＰｉＮと、半導体装置の検査装置２の測定部３にセ
ットした標準ＬＳＩ３ａの入出力ＰｉＮとをケーブルに
より互いのＰｉＮナンバーを同一にしてダイレクトに接
続する。次に、実セット１を不良が再現する手順で動作
させる。そして、実セット１が正しく動作していること
を確認し、実セット１からの出力信号すなわち入力信号
Ｉ１と、測定部３にセットとした標準ＬＳＩの出力信号
０１とをデジタル変換部４に入力しデジタル変換するこ
とにより標準入出力パターンＰ１，Ｐ２を生成し、この
標準入出力パターンＰ１，Ｐ２をメモリ部５に記憶させ
る。
【００１１】ここで、デジタル変換部４における入力信
号Ｉ１と出力信号０１とのデジタル変換を図３を参照し
ながら説明する。先ず、デジタル変換部４に初期の電圧
値を記憶させておき、標準ＬＳＩの動作中、電圧値Ｖ0
→Ｖ1 →Ｖ2 および電圧値が変化した時間ｔ0 →ｔ1 →
ｔ2 をＡ／Ｄコンバータを用いて変換することにより、
標準入力パターンＰ１および標準出力パターンＰ２を生
成する（例えば、ｔ1 ＝１００〔ｍｓ〕であれば６４
Ｈ、Ｖ1 ＝５．０〔Ｖ〕であれば３２Ｈとなる。但し、
Ａ／Ｄコンバータ分解能を時間１〔ｍｓ〕および電圧
０．１〔Ｖ〕とする。）。
号Ｉ１と出力信号０１とのデジタル変換を図３を参照し
ながら説明する。先ず、デジタル変換部４に初期の電圧
値を記憶させておき、標準ＬＳＩの動作中、電圧値Ｖ0
→Ｖ1 →Ｖ2 および電圧値が変化した時間ｔ0 →ｔ1 →
ｔ2 をＡ／Ｄコンバータを用いて変換することにより、
標準入力パターンＰ１および標準出力パターンＰ２を生
成する（例えば、ｔ1 ＝１００〔ｍｓ〕であれば６４
Ｈ、Ｖ1 ＝５．０〔Ｖ〕であれば３２Ｈとなる。但し、
Ａ／Ｄコンバータ分解能を時間１〔ｍｓ〕および電圧
０．１〔Ｖ〕とする。）。
【００１２】次に、図４を参照しながらメモリ部５に記
憶させた標準入力パターンを用いた標準ＬＳＩ３ａの動
作チェックについて説明する。先ず、メモリ部５から出
力した標準入力パターンＰ３をドライバ部６に入力す
る。ドライバ部６では入力された標準入力パターンＰ３
を実セット１から出力される入力信号Ｉ１と同様の信号
に変換し、測定部３への入力信号Ｉ２を出力する。すな
わち、ドライバ部６では、メモリ部５から出力した標準
入力パターンＰ３をＤ／Ａコンバータにて変換し、さら
に、この変換した入力信号を専用変換回路により電源，
クロック，ポート入力，シリアル入力およびアナログ入
力などの信号に変換する。そして、ドライバ部６からの
入力信号Ｉ２を測定部３に入力し、測定部３にセットし
た標準ＬＳＩ３ａを動作させる。そして、測定部３の出
力信号０１を実セット１に入力することにより標準ＬＳ
Ｉ３ａの動作を確認する。
憶させた標準入力パターンを用いた標準ＬＳＩ３ａの動
作チェックについて説明する。先ず、メモリ部５から出
力した標準入力パターンＰ３をドライバ部６に入力す
る。ドライバ部６では入力された標準入力パターンＰ３
を実セット１から出力される入力信号Ｉ１と同様の信号
に変換し、測定部３への入力信号Ｉ２を出力する。すな
わち、ドライバ部６では、メモリ部５から出力した標準
入力パターンＰ３をＤ／Ａコンバータにて変換し、さら
に、この変換した入力信号を専用変換回路により電源，
クロック，ポート入力，シリアル入力およびアナログ入
力などの信号に変換する。そして、ドライバ部６からの
入力信号Ｉ２を測定部３に入力し、測定部３にセットし
た標準ＬＳＩ３ａを動作させる。そして、測定部３の出
力信号０１を実セット１に入力することにより標準ＬＳ
Ｉ３ａの動作を確認する。
【００１３】この際、標準ＬＳＩ３ａが動作していれば
入力比較回路７を使用する必要ないが、標準ＬＳＩ３ａ
が動作していなければ、入力比較回路７により入力信号
Ｉ１と入力信号Ｉ２とを比較し、どの入力信号が原因で
動作しないのか検出する。すなわち、入力比較回路７に
より、実セット１から出力された入力信号Ｉ１と、この
入力信号Ｉ１をデジタル変換部４によりデジタル変換し
た標準入力パターンＰ１をドライバ部６により実セット
１から出力される入力信号Ｉ１と同様の信号に変換した
入力信号Ｉ２とを比較し、どの入力ＰｉＮが異常がある
かを検出し、入力信号Ｉ２が入力信号Ｉ１と同様の信号
になるように調整する。これにより、デバッグ期間の短
縮を図ることができる。
入力比較回路７を使用する必要ないが、標準ＬＳＩ３ａ
が動作していなければ、入力比較回路７により入力信号
Ｉ１と入力信号Ｉ２とを比較し、どの入力信号が原因で
動作しないのか検出する。すなわち、入力比較回路７に
より、実セット１から出力された入力信号Ｉ１と、この
入力信号Ｉ１をデジタル変換部４によりデジタル変換し
た標準入力パターンＰ１をドライバ部６により実セット
１から出力される入力信号Ｉ１と同様の信号に変換した
入力信号Ｉ２とを比較し、どの入力ＰｉＮが異常がある
かを検出し、入力信号Ｉ２が入力信号Ｉ１と同様の信号
になるように調整する。これにより、デバッグ期間の短
縮を図ることができる。
【００１４】以上のようにデジタル変換部４により生成
した標準入出力パターンをメモリ部５に記憶させ、標準
入力パターンを用いて標準ＬＳＩ３ａの動作チェックを
行った後、被検査ＬＳＩの検査を行う。以下、図５を参
照しながら被検査ＬＳＩの検査方法を説明する。測定部
３に被測定ＬＳＩ３ｂをセットする。
した標準入出力パターンをメモリ部５に記憶させ、標準
入力パターンを用いて標準ＬＳＩ３ａの動作チェックを
行った後、被検査ＬＳＩの検査を行う。以下、図５を参
照しながら被検査ＬＳＩの検査方法を説明する。測定部
３に被測定ＬＳＩ３ｂをセットする。
【００１５】次に、メモリ部５に記憶させた標準入力パ
ターンＰ３をドライバ部６を介して測定部３にセットし
た被検査ＬＳＩ３ｂに入力する。ドライバ部６では、Ｄ
／Ａコンバータにより入力された標準入力パターンＰ３
をアナログ変換し、さらに専用変換回路により電源，ク
ロック，ポート入力，シリアル入力およびアナログ入力
などの信号に変換する。これにより、ドライバ部６は実
セット１から出力される入力信号Ｉ１すなわち標準用半
導体装置に入力されるべき入力信号と同様の信号である
入力信号Ｉ２を出力する。この入力信号Ｉ２を入力され
た測定部３の被測定ＬＳＩ３ｂは、出力信号２１をデジ
タル変換部４に出力する。デジタル変換部４では、出力
信号２１をＡ／Ｄコンバータによりデジタル変換し出力
パターンＰ２０を出力する。この出力パターンＰ２０と
メモリ部５に記憶された標準出力パターンＰ４とを比較
回路８に入力する。これにより、比較回路８では出力パ
ターンＰ２０と標準出力パターンＰ４とを比較し、自動
的に被検査ＬＳＩ３ｂの良否を判定する。
ターンＰ３をドライバ部６を介して測定部３にセットし
た被検査ＬＳＩ３ｂに入力する。ドライバ部６では、Ｄ
／Ａコンバータにより入力された標準入力パターンＰ３
をアナログ変換し、さらに専用変換回路により電源，ク
ロック，ポート入力，シリアル入力およびアナログ入力
などの信号に変換する。これにより、ドライバ部６は実
セット１から出力される入力信号Ｉ１すなわち標準用半
導体装置に入力されるべき入力信号と同様の信号である
入力信号Ｉ２を出力する。この入力信号Ｉ２を入力され
た測定部３の被測定ＬＳＩ３ｂは、出力信号２１をデジ
タル変換部４に出力する。デジタル変換部４では、出力
信号２１をＡ／Ｄコンバータによりデジタル変換し出力
パターンＰ２０を出力する。この出力パターンＰ２０と
メモリ部５に記憶された標準出力パターンＰ４とを比較
回路８に入力する。これにより、比較回路８では出力パ
ターンＰ２０と標準出力パターンＰ４とを比較し、自動
的に被検査ＬＳＩ３ｂの良否を判定する。
【００１６】このように実施例によれば、実セット１か
ら出力された入力信号Ｉ１により測定部３にセットした
標準ＬＳＩ３ａを動作させ、この標準ＬＳＩ３ａの出力
信号０１および入力信号Ｉ１をデジタル変換部４により
デジタル変換することにより標準出力パターンＰ２およ
び標準入力パターンＰ１を生成し、メモリ部５に記憶さ
せる。そして、被検査ＬＳＩ３ｂの検査を行う際、測定
部３に被検査ＬＳＩ３ｂをセットし、メモリ部５から出
力した標準入力パターンＰ３をドライバ部６により標準
ＬＳＩ３ａに入力すべき信号と同様の信号に変換した入
力信号Ｉ２を被検査ＬＳＩ３ｂに入力する。そして、被
検査ＬＳＩ３ｂから出力される出力信号１１をデジタル
変換部４に入力することにより生成した出力パターンＰ
２０と、メモリ部５に記憶させた標準出力パターンＰ４
とを比較回路８に入力することにより、被検査ＬＳＩ３
ｂの良否を判定する。これにより、自動的に被検査ＬＳ
Ｉ３ｂの良否を判定することができる。その結果、人手
による作業が減り、これにより操作ミスや動作チェック
時の確認ミスなどがなくなる。また、自動化されている
ため、ハンドラーインターフェイスを取り付けることで
ハンドラーでの測定も可能となる。
ら出力された入力信号Ｉ１により測定部３にセットした
標準ＬＳＩ３ａを動作させ、この標準ＬＳＩ３ａの出力
信号０１および入力信号Ｉ１をデジタル変換部４により
デジタル変換することにより標準出力パターンＰ２およ
び標準入力パターンＰ１を生成し、メモリ部５に記憶さ
せる。そして、被検査ＬＳＩ３ｂの検査を行う際、測定
部３に被検査ＬＳＩ３ｂをセットし、メモリ部５から出
力した標準入力パターンＰ３をドライバ部６により標準
ＬＳＩ３ａに入力すべき信号と同様の信号に変換した入
力信号Ｉ２を被検査ＬＳＩ３ｂに入力する。そして、被
検査ＬＳＩ３ｂから出力される出力信号１１をデジタル
変換部４に入力することにより生成した出力パターンＰ
２０と、メモリ部５に記憶させた標準出力パターンＰ４
とを比較回路８に入力することにより、被検査ＬＳＩ３
ｂの良否を判定する。これにより、自動的に被検査ＬＳ
Ｉ３ｂの良否を判定することができる。その結果、人手
による作業が減り、これにより操作ミスや動作チェック
時の確認ミスなどがなくなる。また、自動化されている
ため、ハンドラーインターフェイスを取り付けることで
ハンドラーでの測定も可能となる。
【００１７】
【発明の効果】この発明の半導体装置の検査装置によれ
ば、メモリ部に、標準用半導体装置に対する入出力信号
をデジタル変換して生成した標準入出力パターンを記憶
させる。半導体装置の検査を行う際、ドライバ部によ
り、メモリ部に記憶させた標準入力パターンを標準用半
導体装置に入力すべき信号と同様の信号に変換し、この
変換した入力信号を被検査対象である半導体装置に入力
する。これにより、被検査対象である半導体装置は動作
し信号を出力する。この被検査対象である半導体装置の
出力信号をデジタル変換部によりデジタル変換して出力
パターンを生成する。そして、判定回路により、メモリ
部に記憶した標準出力パターンと、被検査対象である半
導体装置の出力パターンとを比較し、被検査対象である
半導体装置の良否を判定する。
ば、メモリ部に、標準用半導体装置に対する入出力信号
をデジタル変換して生成した標準入出力パターンを記憶
させる。半導体装置の検査を行う際、ドライバ部によ
り、メモリ部に記憶させた標準入力パターンを標準用半
導体装置に入力すべき信号と同様の信号に変換し、この
変換した入力信号を被検査対象である半導体装置に入力
する。これにより、被検査対象である半導体装置は動作
し信号を出力する。この被検査対象である半導体装置の
出力信号をデジタル変換部によりデジタル変換して出力
パターンを生成する。そして、判定回路により、メモリ
部に記憶した標準出力パターンと、被検査対象である半
導体装置の出力パターンとを比較し、被検査対象である
半導体装置の良否を判定する。
【００１８】これにより、検査を自動化することができ
る。したがって、人手による作業が減り、装置の操作ミ
スや動作チェック時の確認ミスなどがなくなり、正確な
検査を行うことができる。
る。したがって、人手による作業が減り、装置の操作ミ
スや動作チェック時の確認ミスなどがなくなり、正確な
検査を行うことができる。
【図１】この発明の一実施例の半導体装置の検査装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】標準入出力パターンの生成について説明するた
めの半導体装置の検査装置の要部を示すブロック図であ
る。
めの半導体装置の検査装置の要部を示すブロック図であ
る。
【図３】デジタル変換部４におけるデジタル変換を説明
するための図である。
するための図である。
【図４】標準入力パターンを用いた標準ＬＳＩ３ａの動
作チェックを説明するための半導体装置の検査装置の要
部を示すブロック図である。
作チェックを説明するための半導体装置の検査装置の要
部を示すブロック図である。
【図５】被検査ＬＳＩ３ｂを検査する際の半導体装置の
検査装置の動作を説明するための図である。
検査装置の動作を説明するための図である。
２ 半導体装置の検査装置 ３ 測定部 ４ デジタル変換部 ５ メモリ部 ６ ドライバ部 ８ 判定回路 Ｐ１，Ｐ３ 標準入力パターン Ｐ２，Ｐ４ 標準出力パターン Ｐ２０ 出力パターン ３ａ 標準ＬＳＩ（標準用半導体装置） ３ｂ 被検査ＬＳＩ（被検査対象となる半導体装置）
Claims (1)
- 【特許請求の範囲】 【請求項１】 標準用半導体装置に入力すべき入力信号
と、この標準用半導体装置の出力信号とをデジタル変換
して生成された標準入出力パターンを記憶するためのメ
モリ部と、 このメモリ部に記憶した標準入力パターンを前記標準用
半導体装置に入力すべき入力信号と同様の信号に変換す
るドライバ部と、 このドライバ部の出力を入力とし、電気的に接続した被
検査対象となる半導体装置を動作させる測定部と、 この測定部の出力信号をデジタル変換し前記被検査対象
となる半導体装置の出力パターンを生成するデジタル変
換部と、 この出力パターンと、前記メモリ部に記憶した標準出力
パターンとを比較し、前記被検査対象となる半導体装置
の良否を判定する判定回路とを備えた半導体装置の検査
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158265A JPH0511020A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3158265A JPH0511020A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511020A true JPH0511020A (ja) | 1993-01-19 |
Family
ID=15667840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3158265A Pending JPH0511020A (ja) | 1991-06-28 | 1991-06-28 | 半導体装置の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511020A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6681361B1 (en) | 1999-05-10 | 2004-01-20 | Nec Electronics Corporation | Semiconductor device inspection apparatus and semiconductor device inspection method |
-
1991
- 1991-06-28 JP JP3158265A patent/JPH0511020A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6681361B1 (en) | 1999-05-10 | 2004-01-20 | Nec Electronics Corporation | Semiconductor device inspection apparatus and semiconductor device inspection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577495B2 (ja) | 半導体評価回路 | |
| US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
| JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
| JPH0511020A (ja) | 半導体装置の検査装置 | |
| JP2002074986A (ja) | Ｄｃ試験装置及び半導体試験装置 | |
| US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
| JPH0212075A (ja) | インサーキット試験装置および方法 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JPH04221780A (ja) | 回路基板検査装置における測定用ピンの接触不良検出方法 | |
| JP2000266822A (ja) | 半導体試験装置 | |
| JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
| JP2002243811A (ja) | Ｉｃテスタ | |
| JPH0296672A (ja) | 集積回路の検査方法 | |
| JP2002006004A (ja) | 波形解析装置 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP2003090866A (ja) | Ａｄ変換器の検査方法 | |
| JP2001083212A (ja) | 信号検査方法 | |
| JPS58115700A (ja) | 画像処理装置の自己診断方法 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JPH01195381A (ja) | 測定プログラム作成装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPH10239402A (ja) | 回路基板検査装置の計測部自己診断装置 | |
| JPS62202211A (ja) | 電源試験装置 | |
| KR19980072237A (ko) | 개인용 휴대 정보 단말기의 시스템 보드 검사 장치 및 방법 |