JP2003090866A - Ａｄ変換器の検査方法 - Google Patents
Ａｄ変換器の検査方法Info
- Publication number
- JP2003090866A JP2003090866A JP2001283283A JP2001283283A JP2003090866A JP 2003090866 A JP2003090866 A JP 2003090866A JP 2001283283 A JP2001283283 A JP 2001283283A JP 2001283283 A JP2001283283 A JP 2001283283A JP 2003090866 A JP2003090866 A JP 2003090866A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- integrated circuit
- inspection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 従来、デジタル回路（３）とＡＤ変換器
（２）を混載した集積回路（４）を検査する場合、デジ
タル回路（３）とＡＤ変換器（２）を個別に検査してお
り、ＡＤ変換器の検査に時間がかかる。原因はＡＤ変換
器（２）のアナログ入力信号（２１）を集積回路（４）
外部から取り込むのに時間が掛かる為である。 【解決手段】 デジタル回路（３）とＡＤ変換器（２）
を個別に検査するのではなく、デジタル回路（３）とＡ
Ｄ変換器（２）を１つの検査パターンで検査することで
アナログ入力信号（２１）を外部から取り込む必要がな
くなり、ＡＤ変換器（２）の検査時間を短縮でき、か
つ、検査コストを削減できる。
（２）を混載した集積回路（４）を検査する場合、デジ
タル回路（３）とＡＤ変換器（２）を個別に検査してお
り、ＡＤ変換器の検査に時間がかかる。原因はＡＤ変換
器（２）のアナログ入力信号（２１）を集積回路（４）
外部から取り込むのに時間が掛かる為である。 【解決手段】 デジタル回路（３）とＡＤ変換器（２）
を個別に検査するのではなく、デジタル回路（３）とＡ
Ｄ変換器（２）を１つの検査パターンで検査することで
アナログ入力信号（２１）を外部から取り込む必要がな
くなり、ＡＤ変換器（２）の検査時間を短縮でき、か
つ、検査コストを削減できる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル回路
（３）とＡＤ変換器（２）を混載した集積回路（４）を
効率良く、かつ、短時間で検査する方法に関する技術で
ある。
（３）とＡＤ変換器（２）を混載した集積回路（４）を
効率良く、かつ、短時間で検査する方法に関する技術で
ある。
【０００２】
【従来の技術】従来の検査方法を図３に示す。デジタル
回路（３）とＡＤ変換器（２）を混載した集積回路
（４）を検査する場合、設計段階でデジタル回路（３）
とＡＤ変換器（２）を各電源配線も分離して設計し、Ａ
Ｄ変換器（２）はデジタル回路（３）から切り離して検
査できるようにしていた。すなわち、ＡＤ変換器（２）
の全端子が外部から直接入出力できるようにし、ＡＤ変
換器（２）はＡＤ変換器（２）単独で検査し、デジタル
回路（３）はデジタル回路（３）単独で検査していた。
回路（３）とＡＤ変換器（２）を混載した集積回路
（４）を検査する場合、設計段階でデジタル回路（３）
とＡＤ変換器（２）を各電源配線も分離して設計し、Ａ
Ｄ変換器（２）はデジタル回路（３）から切り離して検
査できるようにしていた。すなわち、ＡＤ変換器（２）
の全端子が外部から直接入出力できるようにし、ＡＤ変
換器（２）はＡＤ変換器（２）単独で検査し、デジタル
回路（３）はデジタル回路（３）単独で検査していた。
【０００３】
【発明が解決しようとする課題】従来、デジタル回路
（３）とＡＤ変換器（２）を混載した集積回路（４）を
検査する場合、デジタル回路（３）とＡＤ変換器（２）
を個別に検査している。実際にＡＤ変換器（２）を混載
した集積回路（４）の検査時間の一例として、合計１
０．４秒に対してＡＤ変換器（２）の検査に２．８秒掛
かっている。このようにＡＤ変換器（２）の検査に２，
３割要している原因はＡＤ変換器（２）のアナログ入力
信号（２１）を集積回路（４）外部から取り込むのに時
間が掛かる為である。
（３）とＡＤ変換器（２）を混載した集積回路（４）を
検査する場合、デジタル回路（３）とＡＤ変換器（２）
を個別に検査している。実際にＡＤ変換器（２）を混載
した集積回路（４）の検査時間の一例として、合計１
０．４秒に対してＡＤ変換器（２）の検査に２．８秒掛
かっている。このようにＡＤ変換器（２）の検査に２，
３割要している原因はＡＤ変換器（２）のアナログ入力
信号（２１）を集積回路（４）外部から取り込むのに時
間が掛かる為である。
【０００４】この為、ＡＤ変換器（２）の入力信号を与
える為に外部にアナログ信号源を用意する必要があり、
信頼性試験時にはアナログ信号源を備えた専用試験ボー
ドを設計する。従来では、ＡＤ変換器（２）の検査のた
めに、この検査コストが掛かっていた。
える為に外部にアナログ信号源を用意する必要があり、
信頼性試験時にはアナログ信号源を備えた専用試験ボー
ドを設計する。従来では、ＡＤ変換器（２）の検査のた
めに、この検査コストが掛かっていた。
【０００５】そこで、デジタル回路（３）とＡＤ変換器
（２）を個別に検査するのではなく、デジタル回路
（３）とＡＤ変換器（２）を１つの検査パターンで検査
することでアナログ入力信号（２１）を外部から取り込
む必要がなくなり、ＡＤ変換器（２）の検査時間を短縮
でき、かつ、検査コストを削減できる。
（２）を個別に検査するのではなく、デジタル回路
（３）とＡＤ変換器（２）を１つの検査パターンで検査
することでアナログ入力信号（２１）を外部から取り込
む必要がなくなり、ＡＤ変換器（２）の検査時間を短縮
でき、かつ、検査コストを削減できる。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の手段として、第1に、集積回路（４）内部にアナログ
信号発生回路（１）を備えたことである。これにより、
ＡＤ変換器（２）を混載した集積回路（４）を１つの検
査パターンで検査できる。
の手段として、第1に、集積回路（４）内部にアナログ
信号発生回路（１）を備えたことである。これにより、
ＡＤ変換器（２）を混載した集積回路（４）を１つの検
査パターンで検査できる。
【０００７】第２に、アナログ信号発生回路（１）は、
デジタル回路（３）からの制御信号１（１１）及び、制
御信号２（１２）により任意のアナログ出力（１０）を
生成することができる。この任意のアナログ出力（１
０）をＡＤ変換器（２）に入力してＡＤ変換器（２）を
検査できる。
デジタル回路（３）からの制御信号１（１１）及び、制
御信号２（１２）により任意のアナログ出力（１０）を
生成することができる。この任意のアナログ出力（１
０）をＡＤ変換器（２）に入力してＡＤ変換器（２）を
検査できる。
【０００８】本発明の利点は、集積回路（４）外部にＡ
Ｄ変換器（２）検査用のアナログ入力信号源を用意する
必要がなくなるので、アナログ入力信号（２１）取り込
み時間が不要になり、ＡＤ変換器（２）を混載した集積
回路（４）の検査時間を短縮できることである。
Ｄ変換器（２）検査用のアナログ入力信号源を用意する
必要がなくなるので、アナログ入力信号（２１）取り込
み時間が不要になり、ＡＤ変換器（２）を混載した集積
回路（４）の検査時間を短縮できることである。
【０００９】本発明によれば、従来より検査時間を短縮
できた分、高額なテスターの使用時間を短縮できること
になり、検査コストを下げることができる。
できた分、高額なテスターの使用時間を短縮できること
になり、検査コストを下げることができる。
【００１０】
【発明の実施の形態】アナログ信号発生回路（１）をデ
ジタル回路（３）とＡＤ変換器（２）の間に配置するこ
とで、デジタル回路（３）とＡＤ変換器（２）が１つの
検査パターンで検査可能となる。
ジタル回路（３）とＡＤ変換器（２）の間に配置するこ
とで、デジタル回路（３）とＡＤ変換器（２）が１つの
検査パターンで検査可能となる。
【００１１】図１は、本発明の第１のＡＤ変換器（２）
の検査実施例である。
の検査実施例である。
【００１２】アナログ信号発生回路（１）は、デジタル
回路（３）の制御信号生成回路（３００）の出力を使っ
て任意のアナログ出力（１０）を生成することができ
る。
回路（３）の制御信号生成回路（３００）の出力を使っ
て任意のアナログ出力（１０）を生成することができ
る。
【００１３】先ず、デジタル入力（３１）によりデジタ
ル回路（３）が動作しデジタル出力（３０）が得られ
る。同時に、デジタル回路（３）内の制御信号生成回路
（３００）が動作することで制御信号１（１１）及び制
御信号２（１２）が決まる。これら制御信号１（１１）
及び制御信号２（１２）がアナログ信号発生回路（１）
に入力されることで、アナログ出力（１０）が得られＡ
Ｄ変換器（２）に入力される。よって、このＡＤ変換器
（２）の出力（２０）でＰＡＳＳ／ＦＡＩＬの判定をす
ることが可能となり１つの検査パターンで集積回路
（４）全体の検査ができる。
ル回路（３）が動作しデジタル出力（３０）が得られ
る。同時に、デジタル回路（３）内の制御信号生成回路
（３００）が動作することで制御信号１（１１）及び制
御信号２（１２）が決まる。これら制御信号１（１１）
及び制御信号２（１２）がアナログ信号発生回路（１）
に入力されることで、アナログ出力（１０）が得られＡ
Ｄ変換器（２）に入力される。よって、このＡＤ変換器
（２）の出力（２０）でＰＡＳＳ／ＦＡＩＬの判定をす
ることが可能となり１つの検査パターンで集積回路
（４）全体の検査ができる。
【００１４】図２は、アナログ信号発生回路（１）の動
作例である。制御回路（１００）に入力される制御信号
１（１１）及び制御信号２（１２）により選択信号（１
０１）が出力されて、選択信号（１０１）に応じてアナ
ログ信号出力回路（１０２）から任意のアナログ出力
（１０）が生成される。例えば、制御信号１（１１）
が”Ｈ”レベル、制御信号２（１２）が”Ｌ”レベルの
時、アナログ出力（１０）は正弦波を生成し、制御信号
１（１１）が”Ｌ”レベル、制御信号２（１２）が”
Ｈ”レベルの時、アナログ出力（１０）は三角波を生成
することも可能となる。
作例である。制御回路（１００）に入力される制御信号
１（１１）及び制御信号２（１２）により選択信号（１
０１）が出力されて、選択信号（１０１）に応じてアナ
ログ信号出力回路（１０２）から任意のアナログ出力
（１０）が生成される。例えば、制御信号１（１１）
が”Ｈ”レベル、制御信号２（１２）が”Ｌ”レベルの
時、アナログ出力（１０）は正弦波を生成し、制御信号
１（１１）が”Ｌ”レベル、制御信号２（１２）が”
Ｈ”レベルの時、アナログ出力（１０）は三角波を生成
することも可能となる。
【００１５】前者の正弦波を使う場合は、ＡＤ変換器
（２）の変換値からコンピュータ上で波形を再生し、こ
の波形から入力された正弦波との変換誤差を求めるサイ
ンフィット法に適用できる。
（２）の変換値からコンピュータ上で波形を再生し、こ
の波形から入力された正弦波との変換誤差を求めるサイ
ンフィット法に適用できる。
【００１６】後者の三角波を使う場合は、ＡＤ変換器
（２）の変換結果から積分非直線性誤差や微分非直線性
誤差の判定に適用できる。
（２）の変換結果から積分非直線性誤差や微分非直線性
誤差の判定に適用できる。
【００１７】図５は、本発明の第２のＡＤ変換器（２）
の検査実施例である。
の検査実施例である。
【００１８】ＡＤ変換器（２）の第１の検査実施例と同
様に動作している状態で、デジタル回路（３）からＡＤ
変換器スキャン入力信号（２３）をＡＤ変換器（２）に
入力する。
様に動作している状態で、デジタル回路（３）からＡＤ
変換器スキャン入力信号（２３）をＡＤ変換器（２）に
入力する。
【００１９】このＡＤ変換器スキャン入力信号（２３）
がＡＤ変換器（２）内部のデコード回路（２００）に入
力され、ＡＤ変換器入力信号処理回路（２０１）からの
ＡＤ変換器入力信号処理回路出力信号（２２）と演算
後、ＡＤ変換器スキャン出力信号（２４）が出力され
る。
がＡＤ変換器（２）内部のデコード回路（２００）に入
力され、ＡＤ変換器入力信号処理回路（２０１）からの
ＡＤ変換器入力信号処理回路出力信号（２２）と演算
後、ＡＤ変換器スキャン出力信号（２４）が出力され
る。
【００２０】この検査方法によって、多ビットのＡＤ変
換器（２）においても、１ビットのＡＤ変換器スキャン
出力信号（２４）で集積回路（４）内部の故障個所がＡ
Ｄ変換器（２）であるかデジタル回路（３）であるかが
容易に特定できる。
換器（２）においても、１ビットのＡＤ変換器スキャン
出力信号（２４）で集積回路（４）内部の故障個所がＡ
Ｄ変換器（２）であるかデジタル回路（３）であるかが
容易に特定できる。
【００２１】
【発明の効果】デジタル回路（３）とＡＤ変換器（２）
が１つの検査パターンで検査可能となる。本発明の利点
は、集積回路（４）外部のＡＤ変換器（２）検査用のア
ナログ入力信号源を用意する必要がなくなるので、アナ
ログ入力信号取り込み時間が不要になり、ＡＤ変換器
（２）を混載した集積回路（４）の検査時間を短縮でき
る。本発明によれば、従来の検査コストより検査コスト
を下げることができる。
が１つの検査パターンで検査可能となる。本発明の利点
は、集積回路（４）外部のＡＤ変換器（２）検査用のア
ナログ入力信号源を用意する必要がなくなるので、アナ
ログ入力信号取り込み時間が不要になり、ＡＤ変換器
（２）を混載した集積回路（４）の検査時間を短縮でき
る。本発明によれば、従来の検査コストより検査コスト
を下げることができる。
【００２２】また、ＡＤ変換器（２）にスキャンパス法
を適用することで集積回路（４）内部の故障個所がＡＤ
変換器（２）であるかデジタル回路（３）であるかが容
易に特定できる。本発明によれば、従来の故障検出個所
がデジタル回路（３）に限定されていた時に比べて、集
積回路（４）の故障検出率を上げることができ信頼性を
向上させることができる。
を適用することで集積回路（４）内部の故障個所がＡＤ
変換器（２）であるかデジタル回路（３）であるかが容
易に特定できる。本発明によれば、従来の故障検出個所
がデジタル回路（３）に限定されていた時に比べて、集
積回路（４）の故障検出率を上げることができ信頼性を
向上させることができる。
【図１】本発明のＡＤ変換器の第１の実施の形態を示す
図
図
【図２】アナログ信号発生回路の動作を示す図
【図３】従来のＡＤ変換器のブロック図
【図４】ＡＤ変換器にスキャンパス法を適用した例を示
す図
す図
【図５】本発明のＡＤ変換器の第２の実施の形態を示す
図
図
１ アナログ信号発生回路
２ ＡＤ変換器
３ デジタル回路
４ 集積回路
１０ アナログ出力信号
１１ 制御信号１
１２ 制御信号２
２１ ＡＤ変換器の入力信号
２０ ＡＤ変換器の出力信号
２２ ＡＤ変換器入力信号処理回路出力信号
２３ ＡＤ変換器スキャン入力信号
２４ ＡＤ変換器スキャン出力信号
３０ デジタル出力
３１ デジタル入力
１００ 制御回路
１０１ 選択信号
１０２ アナログ出力
２００ デコード回路
２０１ ＡＤ変換器入力信号処理回路
３００ 制御信号生成回路
Claims (5)
- 【請求項１】 ＡＤ変換器を混載した集積回路におい
て、１つの検査パターンでデジタル回路とＡＤ変換器を
検査できる方法を備えたことを特徴とする集積回路。 - 【請求項２】 ＡＤ変換器を混載した集積回路におい
て、前記請求項１記載の検査方法として、デジタル回路
の出力とＡＤ変換器の入力間の信号経路にアナログ信号
発生回路を配置することで検査できることを特徴とする
集積回路。 - 【請求項３】 ＡＤ変換器を混載した集積回路におい
て、前記請求項２記載のアナログ信号発生回路が、制御
回路と、アナログ出力回路から構成されることで検査で
きることを特徴とする集積回路。 - 【請求項４】 ＡＤ変換器を混載した集積回路におい
て、前記請求項３記載の制御回路の複数の制御信号が制
御信号生成回路より生成され、前記複数の制御信号によ
り前記アナログ出力回路の任意の出力信号をＡＤ変換器
に入力することで検査できることを特徴とする集積回
路。 - 【請求項５】 ＡＤ変換器を混載した集積回路におい
て、前記請求項４記載のＡＤ変換器内部のデコード回路
にスキャンパス法を適用することで多ビットのＡＤ変換
器でも１ビットの出力信号で検査できることを特徴とす
る集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283283A JP2003090866A (ja) | 2001-09-18 | 2001-09-18 | Ａｄ変換器の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283283A JP2003090866A (ja) | 2001-09-18 | 2001-09-18 | Ａｄ変換器の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003090866A true JP2003090866A (ja) | 2003-03-28 |
Family
ID=19106793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001283283A Pending JP2003090866A (ja) | 2001-09-18 | 2001-09-18 | Ａｄ変換器の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003090866A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259488A (ja) * | 2007-05-25 | 2007-10-04 | Denso Corp | Ａ／ｄ変換回路の試験方法、及びａ／ｄ変換回路 |
| JP2008277850A (ja) * | 2008-06-13 | 2008-11-13 | Ricoh Co Ltd | ディジタルアナログ混載型半導体集積回路 |
| JP2014107632A (ja) * | 2012-11-26 | 2014-06-09 | Denso Corp | Ａ／ｄ変換器の異常検出装置 |
-
2001
- 2001-09-18 JP JP2001283283A patent/JP2003090866A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259488A (ja) * | 2007-05-25 | 2007-10-04 | Denso Corp | Ａ／ｄ変換回路の試験方法、及びａ／ｄ変換回路 |
| JP4525706B2 (ja) * | 2007-05-25 | 2010-08-18 | 株式会社デンソー | Ａ／ｄ変換回路の試験方法 |
| JP2008277850A (ja) * | 2008-06-13 | 2008-11-13 | Ricoh Co Ltd | ディジタルアナログ混載型半導体集積回路 |
| JP2014107632A (ja) * | 2012-11-26 | 2014-06-09 | Denso Corp | Ａ／ｄ変換器の異常検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006242638A (ja) | 半導体検査装置 | |
| JP4516110B2 (ja) | システムｌｓｉ | |
| US6556037B2 (en) | Semiconductor integrated circuit and test board | |
| US7263640B2 (en) | LSI, test pattern generating method for scan path test, LSI inspecting method, and multichip module | |
| US6427217B1 (en) | System and method for scan assisted self-test of integrated circuits | |
| US6058255A (en) | JTAG instruction decode test register and method | |
| JP2007500356A (ja) | シグナルインテグリティ自己テストアーキテクチャ | |
| JP2003090866A (ja) | Ａｄ変換器の検査方法 | |
| JP2008102045A (ja) | 半導体集積回路および半導体集積回路の検査方法 | |
| JP2009059875A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4275104B2 (ja) | Ｉｄｄｑ検査方法 | |
| JP2008102081A (ja) | 半導体検査システム、検査装置、半導体集積回路 | |
| JP2006201005A (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
| JP2001165996A (ja) | 半導体集積回路並びにその設計方法及び検査方法 | |
| KR20040001334A (ko) | 스캔 플립플롭을 구비한 반도체 집적 회로 | |
| JP2005257290A (ja) | 半導体集積回路のテスト方法およびテスト回路 | |
| JP2006349464A (ja) | 半導体集積回路 | |
| JP2006030079A (ja) | Ｌｓｉテスト装置およびｌｓｉテスト方法 | |
| JP4885163B2 (ja) | 半導体装置およびバーンインテスト装置 | |
| JPH1090360A (ja) | Ｌｓｉ端子のショート／オープン検査装置 | |
| JPH0278980A (ja) | 半導体集積回路、塔載基板および検査方法 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| JP2003338755A (ja) | 半導体集積回路 | |
| JP2008089340A (ja) | 回路試験装置 | |
| JP2000284024A (ja) | 半導体装置及び集積回路 |