KR100458415B1 - 붕괴 충전된 비아홀의 제조방법 - Google Patents

붕괴 충전된 비아홀의 제조방법 Download PDF

Info

Publication number
KR100458415B1
KR100458415B1 KR10-2001-7001034A KR20017001034A KR100458415B1 KR 100458415 B1 KR100458415 B1 KR 100458415B1 KR 20017001034 A KR20017001034 A KR 20017001034A KR 100458415 B1 KR100458415 B1 KR 100458415B1
Authority
KR
South Korea
Prior art keywords
delete delete
sheet
hole
resin sheet
punching
Prior art date
Application number
KR10-2001-7001034A
Other languages
English (en)
Other versions
KR20010083143A (ko
Inventor
나카무라도시유키
다나카히데토
이치류아키라
다카하시모토노부
아라이다이스케
이시이마사토
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
가부시키가이샤 스즈키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤, 가부시키가이샤 스즈키 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20010083143A publication Critical patent/KR20010083143A/ko
Application granted granted Critical
Publication of KR100458415B1 publication Critical patent/KR100458415B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0385Displaced conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49158Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916Simultaneous circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 두께방향으로 관통공을 갖는 수지제 시트(18), 및 그 관통공에 삽입된 금속편(46)으로 만들어지는 인쇄배선판 형성용 시트 및 이 시트의 제조방법을 제공하는 것으로서, 이 시트는 다이 홀(14)이 형성된 금형 베이스(16)에 수지제 시트(18) 및 도전성 금속 시트(44)를 이 순서로 배치하고, 도전성 금속 시트(44) 측에서 펀치(10)로 도전성 금속 시트(44)에 펀칭 홀을 형성함과 동시에 수지성 시트에도 펀칭 홀(20)을 형성하며, 이 수지제 시트(18)에 펀칭되어 형성된 관통공에 도전성 금속 시트(44)로부터 펀칭된 도전성 금속편(46)을 삽입하여 제조한다. 이 도전성 금속편(46)을 관통공에 삽입하여 시트의 표면과 이면을 도통시킬 수 있는 동시에, 이 도전성 금속편(46)을 돌출시켜 삽입하여 다수의 기판을 적층함으로써 이 돌출된 도전성 금속편(46)에 의해 두께 방향으로 도통시킬 수 있고 다층 적층판을 용이하게 제조할 수 있다.

Description

인쇄배선판용 시트, 비아 형성방법, 충전된 비아를 갖는 수지 시트, 인쇄배선판 및 그 제조방법 {SHEET FOR PRINTED WIRING BOARD, METHOD OF FORMING VIA, RESIN SHEET HAVING FILLED VIA, PRINTED WIRING BOARD AND METHOD OF MANUFACTURING THE SAME}
종래의 충전된 비아를 갖는 수지 시트의 제조방법을 도 25를 이용하여 설명한다.
먼저, 펀치(110)가 형성된 상형(112), 펀치(110)에 대응하는 위치에 다이 홀(114)이 형성된 하형(베이스라고도 함)(116)을 가지는 금형을 사용하고, 상형(112)과 하형(116)의 사이에 관통공을 형성하는 수지제 시트(폴리이미드 수지 시트, 글라스 에폭시 수지 시트 등의 수지제 박판체)(118)를 배치한다(도 25(a)).
다음에, 상형(112)을 하강시키고, 수지제 시트(118)에 펀치(110)를 관통시켜 시트를 펀칭한다. 이로써 펀칭 홀(120)이 수지제 시트(118)에 형성된다(도 25(b)).
마지막으로, 펀칭 홀(120)에 대응하는 개구부를 갖는 메탈 마스크(도시되지 않음)와 스퀴즈(도시되지 않음)를 사용하는 스크린 인쇄방법을 사용하여, 도체 페이스트(122)를 수지제 시트(118)의 펀칭 홀(120)에 밀어 넣는다. 이렇게 하여 수지제 시트(118)에 관통공에 도체가 충전된 비아(124)를 형성할 수 있다.
이 수지제 시트(118)를 사용한 반도체 장치의 제조방법에 관하여 설명한다.
먼저, 도 26(a)에 나타낸 바와 같이, 비아(124)가 형성된 수지제 시트(118)의 양면에 무전해동 도금, 이어서 전해동 도금을 실시하고, 도체층(126)을 형성한다. 또한, 동박을 접착하는 방법으로 도체층을 형성하는 것도 가능하다.
다음에, 도체층(126)을 포토리소그래피 법에 의해 패터닝한다. 이로써, 수지제 시트(118)의 상면에는 반도체 칩의 전극 단자가 접촉하는 제1 패드(128)와 이 제1 패드(128)와 비아(124)의 상단을 접속하는 제1 배선 패턴(130)을 형성한다. 또, 동일한 방법으로, 상면에는 외부 접속단자(솔더볼 등)을 위치시키기 위한 제2 패드(132)와 이 제2 패드(132)와 비아(124)의 간단(簡單)을 접속하는 제2 배선 패턴(134)을 형성한다(도 26(b)).
마지막으로, 반도체 칩(136)을 수지제 시트(118)의 상면(반도체 칩의 탑재면)에 탑재하고, 반도체 칩(136)으 전극 패드(138)를 제1 패드(128)에 전기적으로 접속하는 동시에, 수지제 시트(118)의 하면의 제2 패드(132)에 실장기판(도시되지않음)으로 실장하기 위한 외부 접속단자(140)를 부착한다. 외부 접속단자는 일례로서 범프이며 핀이라도 된다.
이로써 수지제 시트(118)를 사용한 반도체 장치(142)가 완성된다(도 26(c)).
또, 전술한 비아(124)가 형성된 수지제 시트(118)는 다층으로 적층되어 다층기판으로 형성되는 경우도 있다.
이와 같이 절연 필름(절연성 기판)을 사용하여 이 절연성 기판의 양면에 배선 패턴을 형성한 인쇄배선판을 형성할 수 있다. 이와 같은 양면에 배선 패턴이 형성된 인쇄배선판의 예로서는 전술한 바와 같이 기판에 가요성 폴리이미드 등을 사용한 TAB(Tape Automated Bonding) 테이프, CSP(Chip Size Package) 테이프, BGA(Ball Grid Array) 테이프, FPC(Flexible Printed Circuit) 테이프 등이 있고, 또한 글라스에폭시 등의 강직한 기판을 사용한 소위 다층기판 등이 있다.
이와 같은 표면(表面)과 이면(裏面)에 도체층을 갖는 기판의 제조방법으로서, 기판의 원하는 위치에 미리 펀칭 프레스, 드릴 또는 레이저광 등으로 스루홀 또는 블라인드 비아홀 등의 구멍을 뚫어 놓을 필요가 있다. 또, 레이저광을 사용한 경우는 레이저광의 열에 의해 발생한 소위 스미어(smear)의 제거(디스미어; desmear)를 행할 필요가 있다.
그 후, 스크린 인쇄기를 이용하여 도전성 페이스트 등으로 이 구멍을 충전하여 표면과 이면의 도체층을 전기적으로 접속하는 방법(이하, 도전성 페이스트 인쇄법이라 함)에서는 스루홀(관통공)의 경우는 (이면 돌기)를 피하기 위해 구멍 형성공정 후 이면에 첨부 시트 등을 첨부하고, 그 후 도전성 페이스트를 인쇄, 경화,이면 첨부 시트의 박리라는 긴 공정을 거칠 필요가 있다. 또, 블라인드 비아홀에 있어서는 구멍으로의 충전을 완벽히 행하기 위해 마스크의 개구 직경의 설정을 엄격히 행할 필요에서 인쇄기에는 화상인식장치 등의 정확한 위치 정밀도가 요구되고, 이 때문에 인쇄기의 규격이 고가로 되어 결과적으로 제품 코스트가 상승한다.
비아홀의 내주벽을 도금 처리함으로써 절연기판의 표면과 이면을 도통시킬 수 있으나 이 경우에는 관통공에 무전해동 도금 또는 카본 등을 부착시키고, 그 후 전해동 도금(이하, 도금법이라 함)을 행할 필요가 있다. 이 방법은 습식법이므로 폐액의 처리에 문제가 있다.
이러한 방법은 전기적 접속의 신뢰성은 어떻하든 코스트면에 더욱 개량된 새로운 방법의 개발이 당업계에서는 기다려지고 있다.
예를 들면, 일본국 특개소 59-61992호 공보 또는 특개소 62-81789호 공보에는 이 문제점을 해결하는 제안이 되어 있다.
상기 특개소 59-61992호 공보에는, 절연기판의 양면에 관통공(스루홀)을 덮는 도전부를 가지는 배선 패턴을 형성하고, 다시 그 도전부 중앙에 관통공의 직경보다 작은 직경의 구명을 뚫고, 양면의 도전부끼리를 접촉시키고, 이어서 도전부끼리를 도전부재로 고정하고, 양면의 동박을 도통시키는 스루홀 인쇄배선판의 제조방법이 개시되어 있다.
그러나, 이 방법에 있어서는 관통공의 형성, 작은 구멍의 형성, 도전부재에 의한 고정이라는 공정이 번잡해지는 문제가 있다. 또, 도전부의 다래에 의해 다른 쪽의 도전부와 접촉시키기 위해 앞면의 평활성이 나쁘고 전기적 접속의 신뢰성도부족하다.
또, 상기 특개소 62-81789호 공보에는 미소성 세라믹(그린 시트)에 펀치로 스루홀(도통공)을 형성하고, 그 후 도통공에 도통 핀을 삽입한 후, 스크린 인쇄법에 의해 기판의 앞면에 도체층을 인쇄하고, 다시 그린 시트를 소성함으로써 배선기판을 제조하는 것이다.
이 방법은 상기와 같이 기판으로서 그린 시트를 사용하는 것으로, 폴리이미드 등의 절연성 기판을 사용하는 것은 아니다.
그런데 상기와 같은 표면과 이면 또는 한 쪽면에 배선 패턴이 형성된 인쇄배선판은 복수 적층하여 다층 적층판으로서 사용되고 있다.
예를 들면 일본국 특개평 8-125344호 공보에는 이와 같은 인쇄배선판을 사용한 빌드업 방법이 개시되어 있다. 이 방법을 도 27(a)∼도 27(d)를 기초로 설명한다.
먼저, 절연기판의 한 쪽 면에 제1 동 접합층이 피복된 절연기판(401) 표면을 마스킹 및 에칭하여 그 표면 상에 원하는 제1 배선패턴(402)을 형성하고, 그 배선 패턴(402) 상에 원추형 제1 도전성 범프(403)를 인쇄한다. 이와 같은 절연기판(401)의 위쪽에 절연기판과 동일한 형상으로 윗면에 제2 동 접합층(402a)이 피복된 제1 절연 접착제층(404)을 위치시키고(도 27(a)), 이 절연 접착제층(402a)에 이동시켜 상기 절연기판(401)에 압착시키면 상기 제1 도전성 범프(403)의 원수 선단부가 찌그러져 평탄화되는 동시에 절연 접착제층(404)을 관통하여 제2 동 접합층(402a)에 접촉하여(도 27b) 제1 적층체(405)가 구성된다.
계속해서 도 27(b)의 제1 적층체(405)의 제2 동 접합층(402a) 표면을 마스킹 및 에칭하여 그 표면 상에 원하는 제2 배선 패턴(402b)을 형성하고, 그 배선 패턴(402b) 상에 상기 제1 도전성 범프와 동일 형상의 제2 도전성 범프(403a)를 인쇄한다. 이어서, 제3 동 접합층(420c)을 상면에 갖는 제2 절연 접착제층(404a)을 제1 적층체(405)의 위쪽에 위치시킨다(도 27c).
이 제2 절연 접착제층(404a)을 아래 쪽으로 이동시켜 상기 제1 절연 접착제층(404)에 압착시키면 상기 제2 전도성 범프(403a)의 원츠 선단부가 찌그러져 평탄화되는 동시에 제2 절연 접착제층(402a)을 관통하여 제3 동 접합층(402c)에 접촉하고, 제3 동 접합층(402c)을 마스킹 및 에칭하여 원하는 제3 배선 패턴(402d)으로 변환하여 제2 적층체(405a)가 구성된다(도 27d).
이와 같이 도 27에 나타낸 종래예인 빌드업 방법에서는 절연기판(401) 상에 절연 접착제층(404, 404a)을 거쳐 복수층의 배선 패턴(402, 402b, 402d)을 형성할 때, 그 배선 패턴의 층의 수와 동일한 회수의 도전성 범프의 인쇄 및 절연 접착제층의 압착이, 즉, 1층마다 배선 패턴의 형성과 도전체 범프의 인쇄가 필요하게 된다.
또한 형성할 배선 패턴은 최근의 미세화 요구에 따라 파인화의 길로 가고 있어, 이와 같은 미세한 배선 팬턴에 대응하는 범프 형성을 인쇄법으로 행하는 것은 용이한 것이 아니다. 그래서 인쇄법을 배선 패턴의 층수와 동일한 회수로 행하는 것은 매우 큰 부단이며, 다수의 제품을 제조하지 않으면 안되는 경우에는 그 시간적 및 경제적 손실이 무시할 수 없게 된다.
이와 같은 미세한 배선 패턴 인쇄의 요청에 부응하기 위해서는 인쇄성능이 높을 뿐 아니라 화상 인식기능도 우수하고 높은 위치 정밀도를 확보할 수 있는 화상인식장치가 바착된 인쇄기가 필요하게 된다. 그러나 이와 같은 장치는 일반적으로 고가이며 설비투자액이 막대하게 된다.
또한 도 27에 나타낸 종래기술에서는 절연기판(4010의 하측에는 동일한 방법으로 배선 패턴층을 형성할 수 있으나 이 경우에는 절연기판(1)의 상측의 배선 패턴과 하측의 배선 패턴을 전기적으로 접속하기 위해서 상기 절연기판(401)을 관통하는 스루홀을 뚫지 않으면 안되고, 그 스루홀 형성의 수고뿐 아니가 그 스루홀의 도금 등이 필요하게 되어 제조공정이 대폭적으로 복잡해진다.
본 발명은 수지제 시트의 표면과 이면에서 확실히 전기적 접속을 확보할 수 있는 비아를 형성하는 방법을 제공하는 것을 목적으로 한다.
또, 본 발명은 수지제 시트의 표면과 이면에서 확실히 전기적 접속을 확보할 수 있는 인쇄배선판 형성용 시트를 제공하는 것을 목적으로 한다.
또한, 본 발명은 이와 같은 비아, 또는 충전된 비아를 형성하기 위한 장치를 제공하는 것을 목적으로 한다.
본 발명은 제조공정을 간략화하면서 확실히 도체가 충전가능한 충전된 비아를 갖는 수지제 시트의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 표면과 이면 도체층의 전기적 접속의 신뢰성이 있을 뿐 아니가 그 제조 코스트가 저감될 수 있는 인쇄배선판, 및 그 제조방법을 제공하는 것을 목적으로 한다.
또, 본 발명은 상기와 같은 표면과 이면에 배선 패턴이 형성되어 있는 복수의 인쇄배선판을 적층하고, 두께 방향으로 양호한 전기적 접속을 확보할 수 있는 다층 적층판의 제조방법 및 이와 같은 다층 적층판을 제공하는 것을 목적으로 한다.
본 발명은 인쇄배선판 형성용 시트, 비아 형성방법, 충전된 비아를 갖는 수지 시트의 제조방법, 상기와 같은 비아를 형성하기 위한 장치, TAB(Tape Automated Bonding) 테이프, CSP(Chip Size Package), BGA(Ball Grid Array), FPC(Flexible Printed Circuit), 글라스에폭시 등의 강직한 기판을 사용한 소위 다층기판, 펀칭 프레스를 이용하여 제조할 수 있는 다층 인쇄배선판 및 그 제조방법에 관한 것이다.
도 1은 제1 실시형태의 공정을 나타내는 설명도.
도 2는 제조된 충전된 비아를 구비한 수지제 시트의 개략 평면도.
도 3은 금형 이외의 실시예를 나타내는 단면 설명도.
도 4는 금형의 누름 돌기와 조각(chip)의 위치관계를 나타내는 설명도.
도 5는 제2 실시형태의 공정을 나타내는 설명도.
도 6은 제3 실시형태의 공정을 나타내는 설명도.
도 7은 제4 실시형태의 공정을 나타내는 설명도.
도 8은 제5 실시형태의 공정을 나타내는 설명도.
도 9는 제6 실시형태의 공정을 나타내는 설명도.
도 10은 제7 실시형태의 공정을 나타내는 설명도.
도 11은 충전된 비아의 돌출부를 외부 접속단자로서 이용한 반도체장치의 설명도.
도 12는 제8 실시형태의 공정을 나타내는 설명도.
도 13은 제9 실시형태의 공정을 나타내는 설명도.
도 14는 제10 실시형태의 공정을 나타내는 설명도.
도 15는 충전된 비아의 헤드부가 붕괴된 상태의 설명도.
도 23(a) 내지 도 23(e)는 본 발명의 인쇄회로판의 일련의 제조공정을 나타내는 횡단면도.
도 24는 도 23의 유닛 기판을 일괄 적층하여 다층 적층 인쇄배선판을 제조하는 요령을 나타내는 횡단면도로서, 도 24(a)는 적층 전 상태, 도 24(b)는 적층 후의 상태를 각각 나타낸다.
도 25는 종래의 충전된 비아 형성방법을 나타내는 설명도.
도 26은 반도체장치의 구성을 나타내는 설명도.
도 27은 종래의 빌드업 방법에 의해 다층 적층 인쇄배선판을 제조하는 일련의 공정을 나타내는 횡단면도.
본 발명의 인쇄배선판 형성용 시트는 두께방향으로 관통공을 갖는 수지제 시트, 및 그 관통공 내에 삽입된 관통공에 대략 대칭인 형태를 갖는 도전성 금속편으로 이루어진다.
이 인쇄배선판 형성용 시트는 관통공을 갖는 수지제 시트의 관통공에 도전성으로 금속편이 도입된 것인데, 이 금속편은 수지제 시트에 의해 형성되는 표면 또는 이면과 하나의 면으로 되어 있을 수 있고, 수시제 시트의 표면과 이면의 한 쪽 또는 양쪽 면에서 이 도전성 금속편이 돌출하도록 관통공에 삽입되어 있어도 된다.
이와 같은 본 발명의 인쇄배선판 형성용 시트의 비아는
펀치와 다이 홀이 형성된 베이스를 갖는 금형을 이용하여 그 베이스 상에 수지제 시트와 도전성 금속 시트를 상기 수지 시트를 베이스 측으로 하여 중첩하여 배치하고 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 도전성 금속 시트의 조각(chip)에 의해 수지제 시트를 펀칭하는 동시에 펀칭된 도전성 금속 시트의 조각을 수지제 시트에 형성된 구멍 내에 위치시키는 것을 특징으로 하는 비아 형성방법에 의해 형성하거나,
또는
펀치와 다이 홀이 형성된 베이스를 갖는 금형을 사용하여, 그 베이스 상에 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속을 그 수지시트를 베이스 측으로 하여 중첩하여 배치하고, 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 그 펀칭된 도전성 금속 시트의 조각에 의해 그 수지제 시트를 펀칭하는 동시에 펀칭된 도전성 금속 시트의 조각을 수지제 시트에 형성된 구명 내에 펀칭된 도전성 금속 시트의 조각이 적어도 그 조각 중의 어느 한 쪽의 선단부가 수지성 시트의 표면에서 돌출하도록 삽입되어 있는 것을 특징으로 하는 비아 형성방법에 의해 제조할 수 있다.
이와 같은 충전된 비아를 갖는 본 발명의 수지 시트에는 여러 가지 양태가 있고, 이와 같은 충전된 비아를 갖는 수지 시트는 예를 들면 이하와 같이 제조할 수 있다.
제1의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조 방법에 있어서,
펀치와 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 구멍에 상기 금속 시트의 조각을 위치시키는 펀칭공정을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제1 태양은 개략적으로 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와 다이 홀을 갖는 베이스를 가지는 금형을 사용하여 그 베이스 상에 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제1 태양의 제조방법에 의하면, 1회의 프레스 가공으로 홀 형성과 충전된 비아의 충전이 동시에 행해지고, 제조공정이 간략화될 수 있어 코스트의 삭감을 도모할 수 있다.
상기 얻어진 수지제 시트의 한 쪽 면 또는 양면에 상기 펀칭 홀에 위치하는 조각에 전기적으로 접속하는 배선 패턴을 형성하는 공정을 행할 수 있다.
제2의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와 다이 홀을 갖는 베이스를 가지는 금형을 사용하여 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정,
상기 베이스 상에 상기 펀칭 홀을 형성한 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀내에 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉 본 발명의 제2 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정, 상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀 내에 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제2 태양에 의하면, 미리 수지 시트에 펀칭 홀을 형성하므로, 제2 프레스 조작으로 용이하고도 확실하게 조각을 펀칭 홀 내에 위치시킬 수 있다.
제3의 방법은, 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 한 쪽 면에 도체층이 형성된 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 상기 도체층에 접촉시켜 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제3의 태양은, 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 한 쪽 면에 도체층이 형성된 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 상기 도체층에 접촉시켜 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제3의 태양에 의하면, 한 쪽 면에 도체층을 가지며 충전된 비아가 형성된 수지 시트를 용이하게 제조할 수 있다.
제4의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 한 쪽 면에 도체층이 형성된 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정,
상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에서 상기 도체층과 접촉하도록 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제4의 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 한 쪽 면에 도체층이 형성된 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정, 상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에서 상기 도체층과 접촉하도록 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제4의 태양에 의하면, 한 쪽 면에 도체층을 가지며 충전된 비아가 형성된 수지 시트를 용이하고도 확실하게 제조할 수 있다.
제5의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 양면에 도체층이 형성된 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 상기 양 도체층에 접촉시켜 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제5 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 양면에 도체층이 형성된 수지제 시트와 도전성 금속 시트를 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 상기 양 도체층에 접촉시켜 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제5의 태양에 의하면, 양면에 도체층을 가지며 충전된 비아가 형성된 수지 시트를 용이하게 제조할 수 있다.
제6의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 양면에 도체층이 형성된 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정,
상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에서 상기 양 도체층과 접촉하도록 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제6의 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 양면으로 도체층이 형성된 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정, 상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에서 상기 양 도체층과 접촉하도록 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제6의 태양에 의하면, 양면에 도체층을 가지며 충전된 비아가 형성된 수지 시트를 용이하고도 확실하게 제조할 수 있다.
제7의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제7 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에 상기 금속 시트의 조각을 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제7의 태양에 의하면 충전된 비아가 시트 바깥 쪽으로 돌출하므로, 이 돌출한 충전 비아 부분을 외부 접속단자로서 이용할 수 있는 수지 시트를 용이하게 제조할 수 있다.
제8의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정,
상기 베이스 상에 펀칭 홀이 형성된 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제8 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정, 상기 베이스 상에 펀칭 홀이 형성된 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제8의 태양에 의하면, 시트 바깥 쪽으로 돌출한 충전된 비아를 갖는 수지 시트를 용이하고도 확실하게 제조할 수 있다.
제9의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 한 쪽 면에 도체층이 형성된 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에서 상기 금속 시트의 조각이 상기 도체층에 접촉하도록 하고, 또한 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제9의 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 그 베이스 상에 한 쪽 면에 도체층이 형성된 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각에 의해 상기 수지제 시트를 펀칭하고, 그 수지제 시트의 펀칭 홀에서 상기 금속 시트의 조각이 상기 도체층에 접촉하도록 하고, 또한 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
또한, 상기 제9의 태양에 의하면 시트 바깥 쪽으로 돌출하는 충전된 비아를 갖는 수지 시트를 더욱 용이하고도 확실하게 제조할 수 있다.
제10의 방법은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서,
펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 한 쪽 면에 도체층이 형성된 수지제 시트에 소요 패턴으로 펀칭 홀을 형성하는 공정,
상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및
상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에서 상기 도체층과 접촉하도록 하고, 또한 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정
을 포함하는 것을 특징으로 하는 충전된 비아를 갖는 수지 시트의 제조방법이다.
즉, 본 발명의 제10의 태양은 비아 내부에 금속이 채워진 충전된 비아를 갖는 수지 시트의 제조방법에 있어서, 펀치와, 다이 홀을 갖는 베이스를 가지는 금형을 사용하여, 한 쪽 면에 도체층이 형성된 수지제 시트에 소요 패턴으로 펀칭 홀을형성하는 공정, 상기 베이스 상에 상기 펀칭 홀이 형성된 수지제 시트와 그 수지제 시트보다 두꺼운 도전성 금속 시트를, 수지제 시트를 베이스 측으로 하여 중첩시켜 공급하는 공급공정, 및 상기 펀치를 상기 베이스에 대해 상대적으로 왕복운동시켜 도전성 금속 시트를 펀칭하고, 펀칭된 금속 시트의 조각을 상기 수지제 시트에 미리 형성된 펀칭 홀에서 상기 도체층과 접촉하도록 하고, 또한 선단이 그 펀칭 홀 바깥 쪽으로 돌출하도록 위치시키는 펀칭공정을 포함하는 것을 특징으로 한다.
상기 제10의 태양에 의하면, 한 쪽 면에 도체층이 형성되고 또한 충전된 비아를 갖는 수지 시트를 더욱 용이하게 제조할 수 있다.
또한, 본 발명에 있어서, 수지제 필름에는 미리 관통공이 형성되어 있을 수도 있고, 도체 조각으로 관통공을 펀칭하여 형성할 수도 있다. 또, 수지제 필름의 한 쪽 면 또는 양면에 도체층이 배치되어 있어도 된다. 또, 수지제 필름의 적어도 한 쪽 면, 필요에 따라 양면에 도체층이 형성되어 있는 경우에, 도전체 금속 시트가 상기 도체층이 한 쪽 면 또는 양면에 형성된 수지제 시트에 대해 동일한 두께 또는 이보다 두꺼울 수도 있다.
본 발명의 충전된 비아를 갖는 수지 시트는 두께 방향으로 관통공을 가지고, 적어도 한 쪽 표면에 도전체층이 형성된 수지제 시트 및 상기 관통공 내에 삽입되고 그 관통공에 대체로 대응한 형태를 갖는 도전성 금속편(metal chip)으로 이루어지는 것을 특징으로 한다.
본 발명의 비아 형성장치는, 다이 홀이 형성된 베이스를 갖는 금형과, 그 다이 홀에 대응한 위치에 설치되고, 베이스에 대해 상대적으로 수직방향 운동을 하는펀치를 가지고, 그 베이스에 수지제 시트와 도전성 금속 시트를 이 순서로 배치하고, 펀치를 베이스에 대해 상대적으로 근접시킴으로써 상기 도전성 금속 시트에 펀칭 홀을 형성할 수 있도록 배치되어 있는 동시에 상기 펀칭된 도전성 금속편이 수지제 시트에 형성된 펀칭 홀에 삽입될 수 있는 위치에, 상기 펀치가 정지할 수 있도록 이동위치가 제어되어 있는 것을 특징으로 하는 도전성 금속편 삽입 비아 형성장치이다.
이 장치에 있어서, 다이 홀이 형성된 베이스는 금형의 하형(下型)이고, 펀치는 상기 금형 하형에 대해 상대적으로 왕복운동할 수 있게 형성된 금형 상형에 형성되어 있는 것이 바람직하다.
상기 편치의 이동 위치는 펀치의 선단부(하단부)가 베이스 표면에 배치된 수지제 시트의 상면과 거의 동일 평면이 되는 위치에서 펀치가 정지할 수 있도록 제어된다.
이 장치에서는, 상기 펀치가 베이스 상에 배치된 수지제 시트에 형성된 펀칭 홀에 그 수지 시트 상에 배치된 도전성 금속 시트를 펀칭하는 동시에, 펀칭된 도전성 금속편을 수지성 시트에 미리 펀칭된 펀칭 홀에 삽입할 수 있는 위치에서 정지시키는 제1 정지위치 제어수단, 및 도전성 금속편을 삽입하기에 앞서, 그 수지제 시트에 펀칭된 관통공을 형성하기 위한 제2 정지위치 제어수단를 구비하는 것이 바람직하다.
본 발명에 있어서, 상기 도전성 금속 시트는 땜납(solder) 시트, 구리 시트, 구리 합금 시트 및 금속의 표면에 땜납 도금층이 형성된 시트로 이루어지는 군에서선택되는 적어도 1종류의 금속 시트인 것이 바람직하다.
또한, 본 발명에 있어서, 수지제 시트는 절연성 수지로 형성된 시트인 것이 바람직하고, 본 발명에서 사용되는 수지제 시트로서는 폴리이미드, 폴리에스테르, 폴리프로필렌, 폴리페닐설파이드, 폴리비닐리덴클로라이드, 에발(Eval), 글라스에폭시 및 BT 수지로 이루어지는 군에서 선택되는 적어도 한 종류의 절연 수지로 형성되어 있는 것이 더욱 바람직하다.
본 발명의 인쇄배선판은 절연성 기판과 그 기판의 적어도 양면에 도전체층을 가지고, 상기 기판은 펀칭 프레스로 형성된 관통공을 가지며, 상기 관통공에는 펀칭 프레스에 의해 도체가 충전되어 있고, 상기 도체와 도전체층이 전기적으로 접속되어 있는 것을 특징으로 한다.
상기 인쇄배선판에서, 두께 방향으로 관통공이 형성되고, 표면과 이면(表裏面) 중 적어도 한 쪽 면에 도전체층을 갖는 절연성 기판의 관통공에 펀칭 프레스에 의한 도체가 충전되어 있고, 그 도체와 절연성 기판의 표면과 이면 중 적어도 한 쪽 면에 형성되어 있는 도전체층의 적어도 일부가 전기적으로 접속되어 있는 것이 바람직하다.
또한, 이 인쇄배선판은 상기 표면과 이면의 적어도 한 쪽 면에 도전체층을 갖는 절연성 기재와 도체 시트를 절연성 기재를 다이 홀이 형성되어 있는 베이스 측으로 하여 중첩시키고, 그 베이스에 대해 왕복운동하는 펀치에 의해 도체 시트를 펀칭하는 동시에, 상기 펀칭된 도체 시트의 조각에 의해 절연성 기재를 펀칭하여 관통공을 형성하고, 상기 조각을 관통공에 삽입하여 표면과 이면 중 하나에 형성된도전체층의 적어도 일부를 전기적으로 접속하는 것이 바람직하다.
본 발명의 인쇄배선판은 통상 도전체층을 포함하여 3층 이상의 다층 구성을 가진다. 이 도전체층은 통상 납, 주석, 구리 및 이것들을 주성분으로 하는 합금 등으로 형성되어 있다.
본 발명의 인쇄배선판의 제조방법에서는, 두께 방향으로 관통공이 형성된 절연성 기판을 사용하여, 펀칭 프레스에 의해 관통공에 도체를 충전하는 것이 바람직하고, 또한, 절연성 기판의 두께 방향으로 그 기판을 펀칭에 의해 관통공을 형성하는 동시에, 그 관통공에 펀칭 프레스에 의해 도체를 충전하여 그 도체와 도전체층의 적어도 일부를 전기적으로 접속하는 것이 바람직하다.
이 인쇄배선판은 도전체층을 포함하여 3층 이상의 다층으로 이루어지고, 이 도전체층이 납, 주석, 구리 및 이들을 주성분으로 하는 합금 등의 금속 또는 합금으로 형성되어 있는 것이 바람직하다.
PAGE J23/E34
본 발명의 인쇄배선판은 양면 또는 편면에 배선 패턴이 형성된 절연 시트, 그 배선 패턴 및 절연 시트를 관통하는 관통공에 충전된 도체를 포함하고, 그 도체의 적어도 일단면이 상기 절연 시트 및/또는 배선 패턴의 정합면(整合面)으로부터 돌출해 있는 것을 특징으로 한다.
본 발명의 다층 인쇄배선판은 양면 또는 편면에 배선 패턴이 형성된 절연 시트, 그 배선 패턴 및 절연 시트를 관통하는 관통공에 충전된 도체를 포함하여 이루어지고, 상기 도전체의 적어도 일단면이 상기 절연 시트 및/또는 배선 패턴의 정합면으로부터 돌출하는 돌출부를 가지는 복수의 인쇄회로판을 절연 접착제층을 거쳐 적층하고, 상기 복수의 인쇄회로판을 압착하여 일괄 적층한 것을 특징으로 한다.
이와 같은 다층 인쇄배선판은, 양면 또는 편면에 배선 패턴이 형성되고 도체가 충전된 관통공을 가지는 절연 시트를 포함하고, 상기 도체의 양단 중 적어도 한 쪽이 상기 배선 패턴 및/또는 절연 시트의 표면에서 돌출하도록 형성된 복수의 인쇄회로판을 제조하는 단계, 복수의 인쇄회로판을 절연 접착제층을 거쳐 적층하는 단계, 및 적층한 상기 복수의 인쇄회로판을 압착(press-bonding)하여 상기 도체의 돌출부가 상기 접착제층을 관통하여 인접한 인쇄회로판의 배선 패턴 및/또는 도전성 물질에 접촉하여 서로 인접하는 배선 패턴 사이의 전기적 접속을 형성하는 단계를 포함하는 공정에 의해 제조할 수 있다.
상기 다층 인쇄배선판의 제조방법에 있어서, 상기 관통공이 펀칭에 의해 형성된다.
또한, 상기 다층 인쇄배선판의 제조방법에서는 관통공을 펀칭에 의해 형성하는 동시에 이 관통공에 도체를 펀칭 프레스에 의해 삽입하는 것이 바람직하다.
즉, 본 발명의 인쇄회로판은 양면 또는 편면에 배선 패턴이 형성된 절연 시트, 및 그 배선 패턴과 절연 시트를 관통하는 관통공(스루홀)에 충전된 도전체를 포함하여 이루어지고, 상기 도전체의 적어도 일단면이 상기 절연 시트 및/또는 배선 패턴의 정합면으로부터 돌출하는 것을 특징으로 하는 인쇄회로판이다.
상기 돌출부를 갖는 복수의 인쇄회로판을 절연 접착제층을 거쳐 적층하여 압착시키면, 상기 돌출부가 상기 절연 접착제층을 관통하여 인접한 인쇄회로판에 전기적으로 접속함으로써 다층 인쇄배선판을 일괄적으로 제조할 수 있게 된다.
본 발명은 종래의 빌드업(build-up) 방법에서의 도전성 범프를 인쇄하는 방법 대신에, 종래의 도전성 범프에 상당하는 도전성 물질이 형성되는 절연 시트의 위치에 펀칭 등에 의해 관통공을 형성하고, 이 관통공을 상기 도전성 물질로 충전하며, 스루홀 내의 도전성 물질의 양단부 중 적어도 한 쪽이 배선 패턴이나 절연 시트 면에서 돌출하도록 하는 인쇄회로판(유닛 기판)을 사용하는 것을 특징으로 한다.
최근 배선 패턴의 미세화가 진행됨에 따라 인쇄에 의해 도전성 범프를 형성하는 것보다 펀칭 등에 의해 관통공을 형성하는 편이 간단하고도 정확하게 행해질 수 있다.
또한, 상기 돌출부를 갖는 유닛 기판을 복수매, 절연 접착제층을 거쳐 적층하고 각 유닛 기판을 압착하면, 돌출부가 상기 절연 접착제층을 관통하여 인접한 유닛 기판 사이의 배선 패턴 및 도전성 물질을 전기적으로 접속한다. 따라서, 유닛 기판의 매수에 관계없이 각 유닛 기판을 압착하는 단일 조작으로 유닛 기판을 전기적으로 일괄 접속하여 다층 인쇄배선판을 간단히 제조할 수 있다.
상기 유닛 기판의 관통공에 충전되는 도전성 물질은 인접한 유닛 기판의 배선 패턴을 접속할 뿐 아니라 충전된 유닛 기판의 상하 배선 패턴 사이를 전기적으로 접속하는 역할도 한다. 상기 도전성 물질로서는 납, 주석, 구리, 니켈 또는 이들을 주성분으로 하는 합금, 예를 들면 땜납이 적합하고, 그 밖에 인듐, 금 및 은 등의 귀금속도 사용할 수 있다.
이하, 본 발명에 따른 인쇄배선판용 시트, 비아 형성방법, 충전된 비아를 갖는 수지 시트, 인쇄배선판, 그 제조방법 및 그 제조장치에 관하여 바람직한 실시형태를 첨부 도면에 따라 상세히 설명한다.
(제1 실시형태)
도 1은 충전된 비아를 갖는 수지 시트의 제조공정인 제1 실시형태를 나타낸다.
펀치(10)가 형성된 상형(12), 및 펀치(10)에 대응하는 위치에 다이 홀(14)이 형성된 하형(베이스)(16)를 가지는 금형을 사용한다. 도 1(a)에 나타낸 바와 같이, 베이스(16) 상에 수지제 시트(18)와 두께가 같거나 수지제 시트(18)보다 약간 두꺼운 도전성 금속 시트(44)를 수지제 시트(18)가 하형(16) 측이 되도록 중첩시켜 하형(16) 상에 공급한다.
수지제 시트(18)는 폴리이미드, 폴리에스테르, 폴리프로필렌, 폴리페닐렌 설파이드, 폴리비닐리덴 클로라이드, 에발, 글라스 에폭시 또는 BT 수지 등을 사용할수 있다.
도전성 금속 시트(44)는 땜납 시트, 구리 시트, 그리 합금 시트 또는 금속 시트에 땜납 도금층을 형성한 시트 등을 사용할 수 있다.
다음에, 상형(12)을 하강시켜 도 1(b)에 나타낸 바와 같이 도전성 금속 시트(44)와 수지제 시트(18)를 펀치(10)로 천공한다.
이 때, 상형(12)의 스트로크는 펀치(100의 하단이 도전성 금속 시트(44)의 아래 면과 대략 일치하는 위치까지 하강하고, 그 이상은 하강하지 않도록 제어된다.
즉, 펀치(10)는 도전성 금속 시트(44)를 관통하지만 수지제 시트(18)에는 도달하지 않는다.
그러나, 수지제 시트(18)는 펀치(10)로 천공되어 펀치(10)에 의해 아래 쪽으로 눌러 내려진(밀어 내려진) 도전성 금속 시트(44)의 조각(46)에 의해 천공되고, 펀칭 홀(비아)(20)이 형성되는 동시에, 상기 조각(46)이 펀칭 홀(20) 내에 잔류한다(위치한다). 이로써 펀칭 홀(20)이 조각(46)으로 채워진 충전형 비아(filled via hole)(24)가 형성된다.
다음에, 도 1(c)에 나타낸 바와 같이 상형(12)을 상승시킨다.
또한, 도전성 금속 시트(44)를 떼어 냄으로써 도 1(d)에 나타낸 바와 같은 도체 조각(46)이 채워진 충전된 비아(24)를 갖는 수지제 시트(18)가 얻어진다.
즉, 상기와 같이 하여 수지제 시트와 도전성 금속 시트를 중첩하여 펀칭함으로써 두께 방향으로 관통공을 갖는 수지제 시트 및 이 수지제 시트에 형성된 관통공 내부에 이 관통공에 대략 대응한 형태를 갖는 도전성 금속 조각이 삽입된 인쇄배선판 형성용 시트가 얻어진다.
또한, 상형(12)과 하형(16)은 상대적으로 왕복운동시키면 된다. 즉, 하형(16)을 구동하도록 해도 되고, 상형(12)과 하형(16) 모두를 구동하도록 해도 된다.
여기서 도전성 금속 시트(44)의 두께와 수지제 시트(18)의 두께가 대체로 동일하므로, 수지제 시트(18)에 도전성 금속 시트(44)의 조각(46)에 의해 형성되는 충전된 비아(24)의 상단과 하단은 수지제 시트(18)의 상면과 하면에 대체로 동일 평면을 이룬다.
실제로는 충전된 비아(24)는 조각(46)이 수지제 시트(18)을 펀칭할 때 가하는 저항에 의해 선단(하단)이 약간 둥근 형상으로 된다.
도전성 금속 시트(44)가 땜납과 같은 무른 금속 시트일 경우는 프레스 가공 시 약간 붕괴되는 경향이 있다. 따라서 도전성 금속 시트(44) 쪽이 수지제 시트(18)보다 약간 두꺼운 것을 사용하여 붕괴되었을 때 충전된 비아(24)가 수지제 시트(18)의 상면과 하면에 대략 동일 평면을 이루도록 조정하면 된다.
상기와 같이 이 실시형태에 의하면, 종래의 도체 페이스트를 인쇄하여 충전된 비아(24)를 형성하는 방법에 비해 펀칭 홀(20)의 형성과 동시에 강제적으로 펀치(10)로 조각(46)을 펀칭 홀(20) 내에 위치시키므로 용이하고도 확실하에 펀칭 홀(20) 내에 도체인 조각(46)을 충전(채움)시키는 것이 가능하게 된다.
또한, 도 1에서는 설명을 위해 상형(12) 및 하형(16)에 각각 한 개씩의펀치(10)와 다이 홀(14)이 형성된 태양이 제시되어 있으나, 실제로는 수지제 시트(18)에 형성할 충전된 비아의 수만큼 펀치와 다이 홀을 형성하는 것도 가능하며, 이 구성으로 하면 1회의 금형 프레스 동작에 의해 수지제 시트(18)에 충전된 비아를 형성할 수 있어 충전된 비아 형성시간을 단축할 수 있다.
도 2는 제조된 충전된 비아(24)를 갖는 수지제 시트(18)의 일례를 나타내는 평면도이다.
수지제 시트(18), 도전성 금속 시트(44)에 긴 막대를 사용하고, 순송 금형을 사용함으로써 소요 패턴의 충전된 비아(24)가 형성된 수지제 시트(18)를 연속적으로 제조할 수 있다. 도면번호 (19)는 위치결정용 및 이송용 홀이다.
이 제조방법에 의해 제조된 충전된 비아(24)를 갖는 수지제 시트(18)는 여러 가지 전기재료로서 사용될 수 있다.
예를 들면 수지제 시트(18)의 편면에 도체층을 형성하고, 이 도체층을 에칭하여 충전된 비아(24)에 전기적으로 접속한 배선 패턴을 형성한다(도시되지 않음). 이 배선 패턴이 형성된 수지제 시트(18)는 그 대로 예를 들면 플렉시블 인쇄배선기판(FPC)으로서 사용될 수 있다.
이 배선 패턴이 형성된 수지제 시트(18)를 충전된 비아에 의해 배선 패턴간을 도통시키면서 복수매 적층하면 다층 배선기판으로 제조할 수 있다(도시되지 않음).
물론 도 17(a)에 나타낸 종래예와 같은 방법에 의해 수지제 시트(18)의 양면에 도금 방법으로 또는 금속박을 부착함으로써 도체층(26)을 형성하고, 이도체층(26)을 에칭하여 양면에 제1 패드(28), 제2 패드(32), 제1 배선 패턴(30), 제2 배선 패턴(34)을 형성하고, 반도체칩(36)을 탑재하는 동시에 외부 접속단자(40)를 부착하여 반도체장치(42)로 만들 수 있다.
도 3은 제조용 금형의 다른 예를 나타내는 개략적 단면도이다.
이 금형에서는 상형(12)에 누름판(15)이 설치된다. 누름판(15)은 가동판(11)에 스프링(13)에 의해 지지되고 가이드폴(17)에 가이드되어 가동판(11)에 대해 왕복운동할 수 있게 되어 있다. 누름판(15)에는 펀치(10)가 통과할 수 있는 구멍(21)이 형성되고, 이 구멍(21)의 주위에 4개의 누름돌기(23)가 형성되어 있다.
상형(12)이 하강하면 펀치(10)보다 먼저 누름돌기(23)에 의해 도전성 금속 시트(44)가 눌려지고, 계속해서 상형(120이 하강하면 펀치(10)에 의해 금속 시트(44)가 펀칭된다.
이와 같이 금속 시트(44)의 펀칭되는 부분의 주위를 미리 누름돌기(23)에 의해 누른 상태에서 펀치(10)로 금속 시트(44)를 펀칭함으로써 펀칭 시의 금속 시트(44)의 늘어남을 억제할 수 있고, 조각(46)의 체적을 필요량으로 확보할 수 있는 이점이 있다.
즉, 금속 시트(44)가 땜납과 같은 무른 금속일 때는 펀칭 시에 늘어남이 일어나고, 조각(46)이 얇아질 가능성이 있으나, 주위를 누름돌기(23)로 누름으로써 늘어남을 방지할 수 있다.
도 4는 누름돌기(23)와 조각(46)의 위치관계를 모식적으로 나타내며,조각(46)의 주위를 4개소 누름돌기(23)로 누르도록 하고 있으나 물론 이것에 한정되는 것은 아니다.
상기 예시한 금형은 베이스와 펀치가 상대적으로 이동가능하게 일체화되어 금형을 형성하는 예이지만, 본 발명에서는 펀치와 베이스는 예를 들면 상형, 하형과 같이 한 쌍의 금형으로서 형성하는 것이 반드시 필요한 것은 아니며, 다이 홀이 형성된 베이스를 갖는 금형 및 이 금형과는 독립적으로 설치된 판치(도는 펀치)로 이루어지는 도전성 금속편이 삽입된 비아 형성장치를 사용할 수도 있다. 이 장치에 있어서, 펀치는 베이스에 형성된 다이 홀과 공동으로 도전성 금속 시트에 펀칭 홀을 형성하는 동시에 이 펀칭된 도전성 금속 시트의 조각을 더욱 눌러 내림으로써 수지제 시트에도 관통공을 형성한다. 그러나, 이 펀치의 하단부는 수지제 시트의 표면에서 정지하도록 제어되어 있고, 다라서 펀칭된 도전성 금속 시트의 조각은 수지제 시트에 형성된 관통공 속으로 프레스된 상태에서 수지제 시트 내에 유지된다. 이 금속편은 도전성을 가지고 있으므로 수지제 시트의 앞면 및 뒷면에 배선 패턴을 형성하면 이 관통공에 도입된 도전성 금속편에 의해 수지제 시트의 앞면 및 뒷면에 형성된 회로를 전기적으로 접속할 수 있다.
(제2 실시형태)
도 5는 제2 실시형태를 나타낸다.
이 실시형태에서도 도 1 또는 도 3에 예시하는 금형을 사용하며, 금형의 도시는 생략한다.
사용하는 수지제 시트(18) 및 도전성 금속 시트(44)는 제1 실시형태와 동일한 재질의 것을 사용할 수 있다. 또한 뒤에 기재하는 제3 실시형태 이하에서도 금형 및 수지제 시트(18), 도전성 금속 시트(44)는 동일한 것을 사용할 수 있다.
이 실시형태에서는 도 5(a)에 나타낸 바와 같이, 먼저 수지제 시트(18)만을 금형 속으로 공급하고, 수지제 시트(18)에 펀칭 홀(20)을 형성한다.
이어서, 도 5(b)에 나타낸 바와 같이, 펀칭 홀(20)이 형성된 수지제 시트(18)를 동일한 위치에 정지시킨채 수지제 시트(18) 상에 도전성 금속 시트(44)를 공급하고, 다시 상형(12)을 하강시켜 금속 시트(44)를 펀칭하고, 펀칭된 조각(46)을 펀칭 홀(20) 속으로 밀어 넣도록 한다.
이와 같은 방법으로 도 5(c)에 나타낸 바와 같이, 충전된 비아(24)가 형성된 수지제 시트(18)를 얻을 수 있다.
이 수지제 시트(18)도 상기와 같은 용도에 사용할 수 있음은 물론이다.
이 실시형태에서는 미리 수지제 시트(18)에 펀칭 홀(20)을 형성하므로, 금속 시트(44)를 펀칭하여 두 번째 프레스 시 금속 시트(44)에 무리한 힘이 가해지지 않고, 늘어남이나 붕괴됨이 거의 없는 도체편(46)(충전된 비아(24))로 펀칭할 수 있고, 펀칭 홀(20)에 치밀하게 금속을 충전할 수 있다. 특히 금속 시트(44)가 땜납과 같은 무른 금속 시트인 경우에 효과적이다.
(제3 실시형태)
도 6은 제3 실시형태를 나타낸다.
이 실시형태에서는 편면에 동박 등의 도전층(26)을 형성한 수지제 시트(18)를 사용한다. 도 6(a)에 나타낸 바와 같이 이 수지제 시트(18)의 도전층(26) 상에금속 시트(44)를 중첩시킨 상태에서 수지제 시트(18)를 하형(16) 측이 되게 하여 금형 내부로 공급한다.
그리고 상형(12)을 하강시켜 금속 시트(44)를 펀칭하고, 펀칭된 도체편(46)에 의해 도전층(26), 수지제 시트(18)가 펀칭되고, 펀칭 홀(20) 속으로 조각(46)이 정지해 있음으로써 도 6(b)에 나타낸 바와 같이 충전된 비아(24)(조각(46))를 갖는 수지제 시트(18)를 얻을 수 있다. 도전층(26)은 얇기 때문에 조각(46)이 땜납과 같은 무른 금속일 경우에도 도전층(26), 수지제 시트(18)를 펀칭할 수 있다.
도전층(26)은 충전된 비아(24)와 접촉하여 전기적으로 도통한다.
도전층(26)을 소요 패턴으로 에칭 가공하여 충전된 비아(24)에 전기적으로 접속하는 배선 패턴을 갖는 수지제 시트(18)로 형성할 수 있다(도시되지 않음). 이 수지제 시트(18)는 단체(單體)이고 FPC 등의 회로기판으로서 사용할 수 있을 뿐 아니라 복수매 적층하여 다층 회로기판으로서 사용할 수도 있다.
(제4 실시형태)
도 7은 제4 실시형태를 나타낸다.
이 실시형태는 도 7(a)에 나타낸 바와 같이, 제2 실시형태와 동일한 방법으로 우선 도전층(26)이 편면 측으로 형성된 수지제 시트(18)를 금형 내부로 공급하고, 수지제 시트(18)에 펀칭 홀(20)을 형성한다.
이어서 도 7(b)에 나타낸 바와 같이, 수지제 시트(18) 상에 금속 시트(44)를 공급하고 프레스 가공하여 금속 시트(44)를 펀칭하고, 펀칭된 조각(46)을 수지제 시트(18)의 펀칭 홀(20) 속으로 밀어 넣도록 하는 것이다.
이로써, 도 7(c)에 나타낸 바와 같이, 제3 실시형태와 동일한 충전된 비아(24)(도체편(46))을 갖는 수지제 시트(18)를 용이하게 제조할 수 있다.
이 실시형태에서도 미리 수지제 시트(18)에 펀칭 홀(20)을 형성하고, 이 펀칭 홀(20) 속으로 제2 프레스 가공에 의해 펀칭된 금속 시트(44)의 조각(46)을 밀어 넣도록 하므로, 조각(46)을 거의 변형시키지 않고 펀칭 홀(20) 속으로 위치시킬 수 있다. 따라서 충전된 비아(24)와 도전층(26)의 접속을 양호하게 확보할 수 있다.
(제5 실시형태)
도 8은 제5 실시형태를 나타낸다.
이 실시형태는 양면에 도전층(26)이 형성된 수지제 시트(18)를 사용한다.
도 8(a)에 나타낸 바와 같이, 이 수지제 시트(18)에 금속 시트(44)를 중첩시킨 상내에서 수지제 시트(18)를 하형(16) 측이 되게 하여 금형 내부로 공급한다.
이어서, 앞에서와 같이 프레스 가공하여 금속 시트(44)를 펀칭한다. 펀칭된 조각(46)이 두 도전층(26) 및 수지제 시트(18)를 펀칭하고 도체편(46)이 펀칭 홀(20) 내에 정지해 있음으로써 도 8(b)에 나타낸 바와 같이 충전된 비아(24)(조각(46))을 갖는 수지제 시트(18)를 얻을 수 있다.
두 도전층(26)을 소요 배선 패턴으로 에칭 가공함으로써 회로기판 또는 반도체장치로서 사용할 수 있다.
또한, 이 경우 상기와 같이 충전된 비아(도체편)(24)의 선단(하단) 측이 약간 둥근 형태를 이루고, 도 8(c)에 나타낸 바와 같이 도전층(26)과 접속이 불완전하게 될 우려가 있다. 이 경우에는 도 8(d)에 나타낸 바와 같이 쐐기형 펀치(도시되지 않음)을 둥근 형태의 헤드부로 박아 넣고, 그 헤드부를 바깥 쪽으로 넓혀서 도전층(26)과의 접속을 확실하게 하는 것이 바람직하다.
(제6 실시형태)
도 9는 제6 실시형태를 나타낸다.
이 실시형태에서도 양면에 도전층(26)이 형성된 수지제 시트(18)를 사용한다.
도 9(a)에 나타낸 바와 같이, 먼저 이 수지제 시트(18)를 금형 내부로 공급하고, 수지제 시트(18)에 펀칭 홀(20)을 형성한다.
이어서 도 9(b)에 나타낸 바와 같이, 수지제 시트(18) 상에 금속 시트(44)를 공급하고, 프레스 가공하여 금속 시트(44)를 펀칭하고, 펀칭된 조각(46)을 수지제 시트(18)의 펀칭 홀(20) 속으로 밀려 들어가도록 한다.
이로써, 도 8(b)의 제5 실시형태와 같은 충전된 비아(24)(도체편(46))를 갖는 수지제 시트(18)가 용이하게 제조될 수 있다.
이 실시형태에서도 미리 수지제 시트(18)에 펀칭 홀(20)을 형성하고, 이 펀칭 홀(20) 속으로 제2 프레스 가공에 의해 펀칭된 금속 시트(44)의 도체편(46)을 밀어 넣도록 하므로, 도체편(46)을 거의 변형시키지 않고 펀칭 홀(20) 속으로 위치시킬 수 있다. 따라서 충전된 비아(24)와 양 도전층(26)의 접속을 양호하게 확보할 수 있다.
(제7 실시형태)
도 10은 제7 실시형태를 나타낸다.
이 실시형태의 특징점은 베이스(16) 상에 배치하는 도전성 금속 시트의 두께 D2를 수지제 시트의 두께 D1보다 두껍게 하는 점에 있다.
베이스(16) 상에 수지제 시트(18)와 도전성 금속 시트(44)를 겹쳐 놓고, 상형(12)을 하강시켜 도전성 금속 시트(44) 및 수지제 시트(18)를 펀치(10)로 펀칭한다.
펀치(10)의 하단이 도전성 금속 시트(44)의 하면과 거의 일치하는 위치까지 하강하고 그 이상은 하강하지 않도록 제어한다.
금속 시트(44)로부터 펀칭된 도체편(46)이 수지제 시트(18)를 밀어 내려 수지제 시트(180를 펀칭한다.
이 실시형태에서는 금속 시트(44)가 수지제 시트(18)보다 충분히 두껍기 때문에, 도 10(a)에 나타낸 바와 같이, 수지제 시트(18)의 펀칭 홀(20) 속으로 펀칭된 금속 시트(44)의 도체편(46)이 그 하단이 펀칭 홀(20)로부터 돌출한 상태(수지제 시트(18)의 하면으로부터 돌출한 상태)로 위치한다.
따라서, 도 10(b)에 나타낸 바와 같이, 하단이 수지제 시트(18)의 하면에서 돌출하는 동시에 상단이 수지제 시트(18)의 상면과 대체로 동일 면을 이루는 조각(46)으로 이루어지는 충전된 비아(24)를 갖는 수지제 시트(18)가 얻어진다.
이 제조방법에 의해 충전된 비아(24)가 형성된 수지제 시트(18)를 사용하여 반도체장치를 제조하는 경우에 관하여 도 11에 따라 설명한다.
미리 펀칭 홀(20)의 형성위치를 외부 접속단자(40)의 형성위치에 일치시킴으로써 수지제 시트(18)의 펀칭 홀(20)로부터 돌출하는 도전성 금속 시트의 도체편(46)의 하단을 외부 접속단자(40)로서 사용할 수 있다.
수지제 시트(18)의 상면측에 충전된 비아(24)의 상단과 접속하는 패드(28)를 포함하는 배선 패턴(30)을 형성하고, 패드(28)에 반도체 칩(36)을 탑재하여 반도체장치로서 사용할 수 있다.
수지제 시트(18)의 하면측에 배선 패턴 및 범프를 형성할 필요가 없으므로 제조공정을 간략화할 수 있다.
또, 수지제 시트(18)의 펀칭 홀(20)로부터 돌출하는 도전성 금속 시트의 도체편(46)의 하단은 수지제 시트(18)에 펀칭 홀(20)을 형성할 때, 하단면에서 중앙이 둘레 부분보다 돌출하는 곡면형으로 형성된다. 따라서 이 실시형태와 같이 외부 접속단자로서 사용하고 실장 기판 상에 납땜하여 탑재할 때 땜납에 의한 자동 정렬(self alignment)이 작용하기 쉬워지고, 정확한 위치에 탑재할 수 있는 장점도 있다.
이와 같이 이 실시형태에서의 충전된 비아(24)를 갖는 수지제 시트(18)는 회로기판에서 실장 기판에서의 실장측 가장 표면층 기판 재료로서 사용할 수 있다.
(제8 실시형태)
도 12는 제8 실시형태를 나타낸다.
이 실시형태에서는 상기 제7 실시형태에 있어서 도 12(a)에 나타낸 바와 같이 먼저 수지제 시트(18)를 금형 내부로 공급하고, 수지제 시트(18)에 펀칭 홀(20)을 형성한다.
이어서 도 12(b)에 나타낸 바와 같이 수지제 시트(18) 상에 수지제 시트(18)보다 충분한 두께로 두꺼운 금속 시트(44)를 공급하고, 프레스 가공하여 금속 시트(44)를 펀칭하고, 펀칭된 도체편(46)을 수지제 시트(18)의 펀칭 홀(20) 내부로 밀려 들어가도록 한다.
이 경우에도 도 10(b)에 나타낸 바와 같이, 선단이 펀칭 홀(20)의 아래 쪽으로 돌출하는 충전된 비아(24)를 갖는 수지제 시트(18)를 제조할 수 있다.
이 실시형태에서는 수지제 시트(18)에 미리 펀칭 홀(20)을 형성하므로 충전된 비아(24)(도체편(46)를 용이하고도 확실하게 펀칭 홀(20) 내에 위치시킬 수 있다.
(제9 실시형태)
도 13은 제9 실시형태를 나타낸다.
이 실시형태는 편면에 동박 등의 도전층(26)이 형성된 수지제 시트(18)를 사용한다.
도 13(a)에 나타낸 바와 같이, 이 수지제 시트(18)의 도전층(26) 상에 수지제 시트(18)보다 충분한 두께의 두꺼운 금속 시트(44)를 중첩한 상태에서 수지제 시트(18)를 하형(16) 측이 되게 하여 금형 내부로 공급한다.
그리고 상형(12)을 하강시켜 금속 시트(44)를 펀칭하고, 이 펀칭된 도체편(46)에 의해 도전층(26), 수지제 시트(18)가 펀칭되어 이 펀칭 홀(20) 내에 조각(46)이 정지해 있음으로써 도 13(b)에 나타낸 바와 같이, 충전된 비아(24)(도체편(46))을 갖는 수지제 시트(18)를 얻을 수 있다. 도전층(26)은 얇기 때문에 도체편(46)이 땜납과 같은 무른 금속일 경우에도 도전층(26), 수지제 시트(18)를 펀칭할 수 있다.
도전층(26)은 충전된 비아(24)와 접촉하여 전기적으로 도통한다.
충전된 비아(24)의 선단(하단)은 시트 아래 쪽으로 돌출한다.
도전층(26)을 소요 패턴으로 에칭 가공하여 충전된 비아(24)에 전기적으로 접속하는 배선 패턴을 갖는 수지제 시트(18)로 형성할 수 있다(도시되지 않음).
이 수지제 시트(18)도 회로기판에서 실장 기판으로의 실장측 가장 표면층의 기판재료로서 사용할 수 있다.
(제10 실시형태)
도 14는 제10 실시형태를 나타낸다.
이 실시형태에서는 도 14(a)에 나타낸 바와 같이, 먼저 도전층(26)이 편면 측에 형성된 수지제 시트(18)를 금형 내부로 공급하고, 수지제 시트에 펀칭 홀(20)을 형성한다.
이어서 도 14(b)에 나타낸 바와 같이, 이 수지제 시트(18) 상에 수지제 시트(18)보다 두께가 충분히 두꺼운 금속 시트(44)를 공급하고, 프레스 가공하여 금속 시트(44)를 펀칭하고, 펀칭된 조각(46)을 수지제 시트(18)의 펀칭 홀(20) 내에 밀려 들어가도록 한다.
이로써, 도 13(b)와 같이 선단이 시트 아래 쪽으로 돌출하는 충전된 비아(24)(도체편(46))를 갖는 수지제 시트(18)가 용이하게 제조될 수 있다.
이 실시형태에서도 미리 수지제 시트(18)에 펀칭 홀(20)을 형성하고, 이 펀칭 홀(20) 속으로 제2 프레스 가공에 의해 펀칭된 금속 시트(44)의 도체편(46)을 밀어 넣도록 하므로, 도체편(46)을 거의 변형시키지 않고 펀칭 홀(20) 속으로 위치시킬 수 있다. 따라서 충전된 비아(24)와 도전층(26)의 접속을 양호하게 확보할 수 있다.
또한, 도 10, 도 12, 도 13에 나타낸 것에 있어서, 도 15에 나타낸 바와 같이 충전된 비아(24)의 양 헤드부를 붕괴시켜 헤드부를 우산형으로 바깥 쪽으로 넓힘으로써 펀칭 홀(20)로부터 빠지지 않게 하거나 도전층과의 접속을 더욱 확실한 것으로 하는 것도 양호하다.
이상, 본 발명의 바람직한 실시형태에 관하여 여러 가지로 설명하였으나 본 발명으로 제조되는 수지제 시트는 서멀 비어와 같이 열을 즌달하는 충전된 비아를 갖는 수지제 시트로서도 사용할 수 있다.
본 발명의 방법에서는 다이 홀이 형성된 베이스 상에 수지제 시트 및 도전성 금속 시트를 이 순서로 배치하고, 그 두 시트를 일괄하여 펀치로 천공하고, 펀칭 처리된 도전성 금속 시트로 만들어지는 도체편을 동시에 펀칭하여 수지제 시트에 형성된 관통공에 삽입하는 방법이며, 따라서 이 경우에는 수지제 시트는 펀칭된 도전성 금속 시트의 조각을 눌러 내림으로써 펀칭할 수 있으므로, 펀치의 하단부는 도전성 금속 시트를 관통하여 수지제 시트의 표면에서 정지하면 된다. 한편, 미리 수지제 시트에 관통공을 형성해 놓으면, 도전성 금속 시트에 펀치를 맞대어 가압함으로써 도전성 금속 시트로 펀칭된 도체편은 미리 형성된 수지제 시트의 관통공에 그대로 침입하기 때문에 조각이 붕괴되거나 하기 어렵다. 이 때, 수지제 시트에미리 관통공을 형성할 경우, 상기 장치를 사용할 수 있으면 유리하다. 따라서, 상기 장치에서의 펀치 정지위치가 수지제 시트의 표면(제1 정지위치)로 제어하기 위한 정지위치 제어수단, 및 수지제 시트를 펀칭하여 관통공을 형성하기 위한 정지위치(제2 정지위치)로 제어하기 위한 정지위치 제어수단을 가지는 것이 바람직하다.
또한, 본 발명의 방법으로 제조된 인쇄배선판 형성용 시트가 수지제 시트에 그 표면에서 돌출하여 도전성 금속편이 형성되어 있는 경우에는 절연층을 거쳐 이와 같은 돌출 도전성 금속편이 형성된 인쇄배선판을 압착함으로써, 이 돌출 도전성 금속편이 절연층을 관통하여 적층된 인쇄배선판을 전기적으로 접속할 수 있다. 즉, 이와 같은 본 발명의 인쇄배선판을 사용함으로써 다층 인쇄배선판을 용이하게 제조할 수 있다.
본 발명의 인쇄배선판은 절연성 기판의 편면, 또는 양면에 배선 패턴이 형성된 2 메탈 TAB, 편면 CSP 또는 양면 CSP, 편면 BGA 또는 양면 BGA 테이프 등이다. 본 발명의 인쇄배선판은 절연성 기판에 관통공을 가지고, 이 관통공에 도체가 삽입되어 있으므로, 절연성 기판의 표면과 이면을 전기적으로 접속할 수 있기 때문에 양면에 배선층을 갖는 인쇄배선판으로서 적합하다. 따라서 이와 같은 본 발명의 인쇄배선판은 절연성 기판과 적어도 그 한 쪽 면에, 필요에 따라서는 양면에 배선층을 가진다. 절연성 기판으로서는 폴리이미드 필름이 일반적으로 사용되고, 배선층은 절연성 기판의 표면에 동박 등의 도전성 금속을 적층하여, 예를 들면 포토레지스트를 도포하고, 이 포토레지스트를 노광, 현상하여 포토레지스트에 의해 소정의 패턴을 형성하고, 이 포토레지스트를 마스킹재로 하여 에칭 등에 의해 형성할수 있다.
이와 같은 배선층이 형성된 절연성 기판에는 바람직하게는 전술한 방법에 의해 관통공이 형성되어 있다. 그리고, 본 발명의 인쇄배선판에 있어서는 이와 같이 형성된 관통공에 도체가 충전되어 있다. 이 도체의 충전에는 전술한 바와 같은 펀치, 및 다이 홀을 갖는 베이스를 가지는 금형을 사용하여 베이스 상에 절연성 기판을 배치하고, 이 절연성 기재의 표면에 도체 시트를 배치하여 도체 시트를 펀칭에 의해 청공하는 동시에 이 천공된 도체편에 의해 절연성 기판을 펀칭하고, 이 펀칭 처리로 형성된 관통공에 펀칭에 사용한 도체편을 밀어 넣는 방법을 이용할 수 있다. 단, 절연성 기재에 미리 관통공을 형성해 놓고, 이 관통공에 상기와 같은 방법으로 도체 시트를 펀칭한 도체편을 충전할 수도 있다.
여기서 사용하는 도체로서는 납, 주석, 구리, 구리 합금 또는 이들을 주성분으로 하는 합금의 박, 시트가 적합하다.
다음에, 본 발명의 인쇄배선판의 제조방법에 관하여 설명한다. 본 발명은 앞에서 설명한 바와 같이 플렉시블한 폴리이미드 등을 사용한 TAB 테이프, CSP, BGA, FPC 또는 글라스 에폭시 등의 단단한 기판을 사용한 소위 다층기판 등에 광범위하게 응용될 수 있다. 여기서는 TAB 테이프로의 응용, 특히 양면에 배선층을 갖는 소위 2 메탈 TAB 테이프의 제조방법에 관하여 설명한다.
도 17은 2 메탈 TAB 테이프의 일반적인 제조방법을 나타내는 공정도이다. 도 17에 나타난 바와 같이, 양면 동적층 폴리이미드 테이프에 프레스로 스프로켓 홀을 형성한다. 미리 관통공을 형성할 경우에는 이 스프로켓 홀 등을 형성할 때에병행하여 관통공(스루홀) 등을 형성할 수 있다.
그 후, 절연성 기판의 앞면을 표면처리하고, 포토레지스트를 도포하여 원하는 패턴이 형성될 수 있도록 이 포토레지스트를 노광, 현상하고, 현상된 포토레지스트를 마스킹재로 하여 금속박을 에칭함으로써 절연성 기재의 앞면에 배선층(배선 패턴)을 형성할 수 있다.
다음에, 동일하게 절연성 기판의 뒷면을 표면처리하고 포토레지스트를 도포하여 이 포토레지스트를 노광, 현상하고, 현상된 포토레지스트를 마스킹재로 하여 금속박을 에칭함으로써 절연성 기재의 뒷면에 배선층(배선 패턴)을 형성할 수 있다.
이어서, 스크린 인쇄에 의해 솔더 래지스트를 도포한 후, 도통 신뢰성을 향상하기 위해 금 도금 등의 마무리 도금을 행한다.
본 발명에서는 이 공정에 있어서, 펀칭프레스에 의해 관통공(스루홀)을 형성하고, 이어서 관통공에 동일하게 펀칭프레스에 의해 도체를 충전하여 이 도체와 배선층 또는 금속박을 전기적으로 접속시킨다.
상기 공정에 있어서, 펀칭프레스에 의한 관통공의 형성, 도체의 충전시기는 임의이다. 예를 들면 표리 양면에 배선층을 형성한 후, 관통공을 형성하고, 이어서 이 관통공에 도체를 충전하면 된다. 도, 양면 동접합 테이프에 우선 관통공을 형성하고, 스프로켓 홀 형성과 동시에 형성된 관통공에 도체를 충전해도 된다.
본 발명에 있어서, 관통공의 형성에는 상기 설명한 바와 같이 펀치, 및 다이 홀을 갖는 베이스가 형성된 금형을 사용하여 형성하는 것이 바람직하다. 이 방법에 의해 관통공의 형성은 디스미어가 불필요한 펀칭에 의한 것으로, 또한 전기적인 접속을 이루는 방법도 펀칭과 같이 지극히 보통의 펀칭프레스기를 사용한다. 즉, 펀칭에 의해 구멍을 뚫은 기판 상에 땜납 판이나 동박 등의 도체를 포개고, 다시 펀칭하여 구멍에 도체를 매립하는 매우 간략화된 제조공정이며 코스트 저감으로 이어진다.
그러나 공정을 실시할 때에는 기판 두께와 매립하는(충전하는) 도체(판)의 두께의 설정, 도체(판)의 재질(경도), 펀칭 스트로크, 마감질 등의 후처리의 선택 및 조건 설정을 행한다.
예를 들면 도체의 두께(t1)와 기판의 두께(t2)에는 최적 범위가 존재한다. 바람직하게는 1.4 x t2 ≥ t1 ≥ 0.7 x t2, 더욱 바람직하게는 1.3 x t2 ≥ t1 ≥ 0.8 x t2, 보다 더 바람직하게는 1.2 x t2 ≥ t1 ≥ 0.9 x t2이다. 상기와 같이 두께를 설정하면, 기판 표면에 요철이 생기기 어려워지는 동시에 절연성 기판의 표면과 이면의 전기적 접속을 확보하기 쉽다.
도체의 재질에 관해서는 전술한 바와 같이, 땜납나 동박이 적합하나, 요철이 생기기 어렵게 하기에 적당한 경도를 가지는 금속을 선택하는 것이 바람직하다. 예를 들면 도체의 경도가 너무 높으면 기판 자체에 요철이 생기기 쉬운 경향이 있다. 땜납은 물러서 그대로 사용할 수 있으나, 동박의 경우는 어닐링 등에 의해 부드럽게 하여 관통공에 동박편을 양호하게 삽입할 수 있다. 관통공에 삽입하는 금속은 전기적인 접속을 형성할 수 있는 금속이면 되지만 예를 들면 비용면에서 논하자면 땜납이 재생이 용이하므로 비용면에서는 유리하다.
펀칭의 스트로크는 실제로 펀칭하여 결과적으로 도체가 기판에 대해 소위 꼬챙이에 꿴 것과 같은 상태로 되어 그 후 실시하는 마감처리에 편리하도록 스트로크를 정하는 것이 바람직하다.
도체를 충전한(매립한) 후의 마감질은 도통의 신뢰성을 좌우하는 공정이다. 즉, 이 공정은 도체를 매립한 후, 그 후의 공정에서의 반송이나 작업을 원활히 행하기 위해, 또는 예를 들면 테이프형 기판에 관해서는 그 후의 공정에 있어서 릴 등에 감는 것이 많은데 이와 같은 굽힘에 대응하는 내구성도 발현한다.
이와 같이 얻어진 본 발명에 따른 인쇄배선판의 관통공 부분의 개략적 단면도를 도 17에 나타낸다. 상기 도면에서 도면번호 (201)은 절연성 기판, (202)는 배선층, (203)은 도체를 각각 나타낸다. 도 17에 나타낸 바와 같이, 표리 양면의 배선층(202)과 도체가 양호한 전기적 접속을 나타내고 있다. 또한, 만일 스루홀의 형성과 스루홀로 들어가는 도체의 매립을 동시에 실시할 수 있으면 공정이 더욱 간략화되어 코스트 다운으로 연결되지만, 도 18에 나타낸 바와 같이, 도체(203) 하단이 둥글게 되는 경향이 있고, 그 후 마감질하였어도 도통 신뢰성이 떨어질 수 있다. 땜납 등의 저융점 금속을 사용할 경우에는 리플로(reflow) 등에 의해 충전 금속을 재용융함으로써 접촉을 확실하게 할 수 있다.
본 발명은 이상 설명한 바와 같이, 플렉시블한 폴리이미드 등을 사용한 TAB 테이프, CSP, BGA, FPC 또는 글라스 에폭시 등의 단단한 기판을 사용한 소위 다층 기판 등에 광범위하게 응용될 수 있다.
즉, 본 발명은 종래의 빌드업 방법에서의 도전성 범프를 인쇄에 의해 행하는수법 대신에 종래의 도전성 범프에 상당하는 도전성 물질(도체)가 형성되는 절연 시트의 지점에 펀칭 등에 의해 관통공(스루홀)을 형성하고, 이 관통공에 상기 도체(도전성 물질)을 충전하고, 또한 관통공 내의 도체(도전성 물질)의 양단부 중 적어도 한 쪽을 배선 패턴 또는 절연 시트면에서 돌출시켜 인쇄회로판(유닛 기판)을 형성할 수 있다.
이 유닛 기판은 유닛 기판에서 돌출한 도체에 의해 두께 방향으로 도통을 취하는 것이 가능하다. 따라서 이 유닛 기판을 사용함으로써 다수의 유닛 기판이 다수 적층되고 또한 이 유닛 기판이 전기적으로 접속된 다층 적층 인쇄배선판을 형성할 수 있다.
배선 패턴의 미세화가 진행되고 있는 현재에는 인쇄에 의해 도전성 범프를 형성하는 것보다 펀칭 등에 의해 스루홀을 형성하는 편이 간단하고도 정확히 조작할 수 있다.
상기 돌출부를 갖는 유닛 기판 복수매를 절연 접착제층을 거쳐 적층하여 각 유닛 기판을 압착하면 돌출부가 상기 절연 접착제층을 관통하여 인접한 유닛 기판간의 배선 패턴이나 도전성 물질을 전기적으로 접속한다. 따라서, 유닛 기판의 매수에 관계없이 각 유닛 기판을 압착하는 단일 조작으로 유닛 기판을 전기적으로 일괄 접속하여 다층 인쇄배선판을 간단히 제조할 수 있다.
유닛 기판의 스루홀에 충전되는 도체편은 인접한 유닛 기판의 배선 패턴을 접속할 뿐 아니라 충전된 유닛 기판의 상하 배선 패턴 사이를 전기적으로 접속하는 역할도 한다. 이 도체편(도전성 물질)로서는 납, 주석, 구리, 니켈, 구리합금 또는 이들을 주성분으로 하는 합금, 에를 들면 땜납이 적합하고, 그 밖에 인듐, 금 및 은 등의 귀금속도 사용할 수 있다.
본 발명에서 사용하는 유닛 기판은 통상의 인쇄회로판이며 기판으로 사용되는 물질을 제한 없이 사용할 수 있고, 예를 들면 폴리이미드 수지의 사용이 바람직하다. 또, 배선 패턴의 재질이나 형성방법은 특히 제한되지 않으며, 동 접합층을 표면처리하여 포토레지스트의 도포에 의한 마스킹, 노광, 현상 및 에칭에 의해 원하는 배선 패턴을 만들면 된다. 필요에 따라 유닛 기판의 다른 면에도 동일한 방법으로 배선 패턴을 형성하여 양면에 배선 패턴을 갖는 유닛 기판으로 만들 수도 있다.
생성되는 스루홀의 수는 전기적 접속을 필요로 하는 배선 패턴의 수나 위치관계에 의존하고, 그 직경은 충분한 전기적 접속이 확보되는 범위에서 가능한 한 작게 하는 것이 바람직하다.
유닛 기판에 대한 관통공의 형성과 이 관통공 속으로의 도체편(도전성 물질)의 충전은 일단 금형 등을 사용하여 관통공을 형성한 후, 이 관통공에 도체편(도전성 물질)을 충전하는 것이 바람직하며, 금형 등을 사용하여 관통공을 뚫는 동시에 그 금형과 유닛 기판 사이에 배치된 도전성 금속 시트(도전성 물질과 동일한 재질)를 펀칭 프레스에 의해 그 관통공 속으로 진입시켜 충전하도록 해도 된다. 그러나, 관통공의 형성과 도체편(도전성 밀질의 조각)의 충전을 단일 조작으로 행하면, 형성되는 돌출부의 선단이 둥글게 되는 경향이 있어 도전 신뢰성이 떨어지기 쉬우므로, 일단 관통공을 형성한 후, 이 관통공에 도체편을 충전하는 것이 바람직하다.
관통공의 형성 및 도네편의 충전에 사용하는 것이 바람직한 펀칭은 종래와 동일하게 행하면 되고, 조작 자체는 간단하지만 돌출부의 두께를 제외한 도전성 물질의 두께(t1)와 유닛 기판의 절연시트의 두께(t2) 사이의 관계, 마감질 등의 후처리의 선택이나 설정에는 상기 t1 및 t2와 동일한 관계를 갖는 것이 바람직하다.
즉, 도체 시트의 두께(t1)와 절연 시트의 두께(t2)의 관계는 바람직하게는 1.4 x t2 ≤t1 ≤0.7 x t2, 더욱 바람직하게는 1.2 x t2 ≤t1 ≤0.9 x t2이다. 도체 시트와 절연 시트의 두께를 상기와 같이 설정하면, 요철이 생기기 어렵다. 또한 충분한 전기적 접속을 확보할 수 있다.
상기와 같이 하여 관통공에 도체를 삽입한 후, 마감질하여 절연성 기판의 표면과의 사이에 양호한 전기적 접속을 확보할 수 있다. 즉, 도통의 신뢰성이 향상되는 동시에 관통공 내에서의 도체편의 고정이 확실해지므로, 도체편의 위치 변동 또는 빠지는 것을 효과적으로 방지할 수 있다.
도체편(도전성 물질) 상하의 적어도 한 쪽에 형성되는 돌출부의 돌출 길이는 사용하는 절연 접착제층의 두께에 의존하며, 통상은 10∼500㎛ 정도가 적절하다. 필요로 하는 전기적 접속에 따라 돌출부는 도전성 물질의 상측에 형성해도 되고 하측에 형성해도 되며, 복수의 도체편을 형성하는 경우에는 그 중 일부에는 돌출부가 형성되지 않도록 해도 된다.
상기 절연 접착제층은 완전히 경화되지는 않는 열경화성 수지, 소위 프리플레그를 사용하는 것이 바람직하고, 이 외에 핫멜트 타입 즉 열가소성 수지도 사용할 수 있다.
관통공 중의 도체편과 배선 패턴은 반드시 충분히 전기적으로 접속되어 있다고는 할 수 없으므로, 도체와 배선 패턴 사이에 걸쳐지는 형의도금층을 형성하거나, 그 둘 또는 한 쪽을 리플로 처리하여 그 둘의 접촉 계면 부분을 합금화하여 전기적 접속을 더욱 확실한 것으로 할 수도 있다.
본 발명에서 제조되는 다층 인쇄배선판은 TAB 테이프, CSP, BGA, FPC 외에 글라스 에폭시 등의 단단한 회로판을 사용하는 각종 인쇄회로판에 응용할 수 있다.
다음에, 첨부 도면에 의거하여 본 발명에 따른 인쇄회로판 제조의 실시형태를 설명한다.
도 23(a)∼23(e)는 단일 인쇄회로판(유닛 기판)의 일련의 제조공정을 예시하는 종단면도이다.
폴리이미드제 등의 절연 시트(211)의 상하 양면에 동 접합층(212)을 피복한 2층형이라 칭하는 적층체(CCL; Copper Clad Laminate)를 사용한다(도 23(a)). 이 2층형 대신에 절연 시트(211)와 동 접합층(212) 사이에 접착제층을 위치시킨 3층형 적층체를 사용할 수도 있으나, 이러한 접착제층을 갖는 적층체는 사용하는 펀치에 접착제가 부착하여 조작성이 저하될 수 있다.
상기 동 접합층(212)을 마스킹하고 또한 적절한 시약으로 에칭하여 절연성 기판의 앞면에 배선 패턴(213)을 형성한다(도 23(b)).
이 조작 이후는 별개의 두 방법(도 23(c) 또는 도 23(d)) 중 어느 하나에 의해 스루홀을 형성하고, 또한 그 스루홀을 도전체로 충전하도록 한다.
도 23(c)에 나타낸 방법에서는 상기 배선 패턴(213)을 형성한 절연시트(211)의 위쪽으로 거리를 두고 도전체와 동일한 재질의 금속 등으로 이루어지는 도전성 금속 시트(214)를 위치시키고, 그 위에 뚫고자 하는 관통공과 동일한 직경의 펀칭 금형(215)을 위치시켜, 프레스기에 의해 그 금형(215)으로 상기 도전성 금속 시트(214), 배선 패턴(213) 및 절연 시트(211)에 관통공(216)을 뚫는 동시에 이 관통공(216)에 상기 도전성 금속 시트(214)를 진입시켜 관통공(216)을 도전성 금속 시트의 일부인 도전성 물질(217)로 충전하고, 또한 그 도전성 물질(217)의 선단부가 아래 쪽의 배선 패턴(213)으로부터 돌출한 돌출부(218)를 형성하여 유닛 기판(219)를 구성한다(도 23(e)).
한편, 도 23(d)에 나타낸 방법에서는, 도 23(b)의 배선 패턴(213)을 갖는 절연 시트(211)에 도 23(c)와 동일한 금형을 사용하여 관통공(216)을 뚫은 후, 절연 시트(211)의 위 쪽에 도전성 금속 시트(214)를 위치시키고, 관통공(216)의 형성에 사용한 금형(215)을 위치시켜 프레스기에 의해 금형(215)으로 상기 도전성 금속 시트(214)를 펀칭하여 도전성 금속 시트(214)의 일부로 상기 관통공(216)을 충전하는 동시에, 도전성 물질(217)의 선단부가 아래 쪽 배선 패턴(213)으로부터 돌출한 돌출부(218)를 형성하여 유닛 기판(219)을 구성한다(도 23(e)).
도 24는 도 23에서 제조한 유닛 기판을 일괄 적층하여 다측 적층 인쇄배선판을 제조하는 요령을 나타내는 종단면도로서, 도 24(a)는 적층 전, 도 24(b)는 적층 후의 각각의 상태를 나타낸다.
도 24(a)에는 모두 4개의 유닛 기판이 거리를 두고 위치하고, 가장 위의 유닛 기판(19)은 도 23(e)의 유닛 기판(219)와 동일하다. 다른 3개의 유닛기판(219a, 219b, 219c) 각각의 부재에는 가장 위의 유닛 기판(219)에 부착된 부재의 각 부호에 각각 첨자 a, b, c를 붙여 설명을 생략한다. 또한 도면에서는 가장 위의 유닛 기판(219)으로서 이미 배선 패턴(213)이 형성된 것을 예시하고 있으나, 가장 위 유닛 기판(219)만 배선 패턴(213)을 형성하지 않고 일괄 적층한 후에 가장 위 유닛 기판(219)에 배선 패턴(213)을 형성하도록 해도 된다.
거리를 두고 차례로 적측된 4개의 유닛 기판(219, 219a, 219b, 219c) 사이에는 3매의 절연 접착제층(220, 220a, 220b)이 위치하고, 또한 가장 위 유닛 기판(219)의 좌측의 관통공(216)과 두 번째 유닛 기판(219a)의 좌측 관통공(216a)은 동일한 위치에 있고, 두 번째 유닛 기판(219a)의 다른 관통공(216a)이 세 번째 유닛 기판(219b)의 좌측 관통공(216b)과 동일한 위치에 있고, 또한 세 번째 유닛 기판(219b)의 다른 관통공(216b)이 가장 밑의 유닛 기판(219c)의 우측 관통공(216c)와 동일한 위치에 있다.
이 4매의 유닛 기판과 3매의 절연 접착제층을 가열, 가압, 및 냉각 기구를 갖는 프레스기에 장착하여, 가열 및 가압하여 압착하고, 일괄 적층한 후, 가압한 상태로 냉각하고, 그 후 프레스기에서 꺼내면 다층 인쇄배선판(221)이 도 24(b)에 나타낸 바와 같이 얻어진다.
얻어진 다층 인쇄배선판(221)에서는 다음과 같은 전기적 접속이 형성되어 있다. 즉, 도 24(a)에서의 가장 위 유닛 기판(219)의 도면 좌측의 관통공(216) 중의 도체(217)의 하단 돌출부(218)가 가장 위 절연 접착제층(220)을 관통하여 두 번째 유닛 기판(219a)의 좌측 스루홀(216a) 내의 도체(217a)와 일체화하여 새로운도체(217+217a)를 구성하고, 가장 위 유닛 기판(219)의 배선 패턴(213)이 두 번째 및 세 번째 유닛 기판(219a, 219b)의 배선 패턴(213a, 213b)과 전기적으로 접속한다. 동일한 방법으로 도 24(a)의 두 번째 유닛 기판(219a)의 우측 관통공(216a) 내의 도체(217a)의 돌출부(218a)는 이 세 번째 유닛 기판(219b)의 좌측 관통공(216b)의 도체(217b)와 일체화되어 새로운 도체(217a+217b)를 구성하고, 두 번째 유닛 기판(219a)의 배선 패턴(213a)이 세 번째 및 최하위 유닛 기판(219b, 219c)의 배선 패턴(213b, 213c)과 전기적으로 접속한다. 동일한 방법으로 새로운 도체(217b+217c)가 세 번째와 가장 아래 유닛 기판(213b, 213c) 사이에 형성된다.
또, 예를 들면 도 24(a)의 가장 위 유닛 기판(219)의 우측 관통공(216) 내의 도체(217)와 같이 다른 도체와 일체화되지 않은 것도 그 밑에 위치하는 절연 접착제층(220)을 관통하여 두 번째 유닛 기판(219a)의 배선 패턴(213a)에 접촉하고, 가장 위 및 두 번째 유닛 기판(219, 219a) 사이에 전기적 접속이 형성된다.
이와 같이 각 유닛 기판에 관통 형성하는 관통공의 위치를 조정함으로써 복수의 유닛 기판의 각종 형상을 갖는 배선 패턴의 임의의 지점을 전기적으로 접속할 수 있고, 또한 종래의 빌드업 방법에 의해 각층(각 유닛 기판)마다 도전성 범프를 인쇄하는 등의 수고를 하지 않아도 되고, 복수의 유닛 기판을 일괄하여 적층할 수 있으므로 조작성이 비약적으로 향상된다.
[실시예]
이하, 실시예 등에 따라 본 발명을 구체적으로 설명한다.
[실시예 1]
(2 메탈 TAB 테이프의 제조예)
폭 36mm인 양면 동 접합 폴리이미드 필름(폴리이미드층의 두께 50㎛, 동박 두께 표리 각 18㎛; 상품명 에스파넥스, 新日本化學社 제조)을 사용하고, 도 16에 나타낸 2 메탈 TAB 테이프의 제조공정에 따라 도 19 및 도 20에 나타낸 바와 같은 표면과 이면에 배선층을 갖는 소위 2 메탈 TAB 테이프를 제조하였다. 단, 표면과 이면의 전기적 접속은 되어 있지 않다.
도 19는 2 메탈 TAB 테이프의 표면도이고, 도 20은 그것의 랜드 근방 확대도이다. 도 21은 2 메탈 TAB 테이프의 뒷면에서 본 투시도이고, 도 22는 그것의 랜드 근방 확대도이다. 도 19∼22에 있어서, 도면번호 (204)는 2 메탈 TAB 테이프, (205)는 스프로켓 홀, (206)은 랜드를 각각 나타낸다. 단, 도 21은 투시도로서 뒷면의 배선층은 기재되어 있지 않다. 또한 여기서 말하는 랜드는 스루홀(관통공)을 형성하고 도체를 충전하는 지점을 말한다.
에칭 등에 의해 표면과 이면에 배선층이 형성된 이 테이프를 펀칭 프레스기를 사용하여 도 19 및 도 21에 나타낸 위치에 스루홀(관통공)을 형성하였다. 계속해서 두께 95㎛의 솔더플레이트를 테이프에 포개고, 다시 펀칭 프레스함으로써 땜납을 매립(충전)하고, 그 후 동일한 프레스기에 의해 마감질함으로써 표면과 이면 배선층의 전기적 접속을 이루었다. 예를 들면 직경 200㎛인 홀의 개략 단면도인 도 17에 나타낸 바와 같이, 배선층과 도체의 이상적인 접촉이 관찰되고, 어느 하나의 스루홀에 있어서도 2 메탈 TAB 테이프로서 충분한 도통(<10mΩ/홀)이 얻어졌다.
[실시예 2]
(2 메탈 TAB 테이프의 제조예)
도체의 스루홀에 대한 매립(충전)을 에칭 등에 의한 배선을 형성한 후가 아니고 미리 스루홀(관통공)을 형성한 후, 스프로켓 홀을 형성함과 동시에 도체에 매립한 것 이외에는 실시예 1과 동일한 공정에 의해 2 메탈 TAB 테이프를 얻었다. 실시예 1과 같이 어느 하나의 홀에 있어서도 2 메탈 TAB 테이프로서 충분한 도통(<10mΩ/홀)이 얻어졌다.
[실시예 3]
(2 메탈 TAB 테이프의 제조예)
미리 스루홀을 형성하지 않고, 펀칭 프레스에 의한 스루홀의 형성과 땜납의 매립(충전)을 동시에 실시하고, 그 후 마감질한 것 이외에는 실시예 1과 완전히 동일한 공정에 따라 2 메탈 TAB 테이프를 만들었다. 즉, 펀칭 프레스에 의해 스루홀을 형성함과 동시에 병행하여 땜납의 매립을 행하였다. 그 결과, 예를 들면 직경 200㎛인 홀의 개략 단면도인 도 18에 나타낸 바와 같은 배선층과 도체의 일부 단선이 관찰되었으나 리플로에 의해 도통을 회복시킬 수 있었다.
[실시예 4]
(2 메탈 TAB 테이프의 제조예)
미리 스루홀을 형성하지 않고, 펀칭 프레스에 의한 스루홀의 형성과 땜납의 매립(충전)을 동시에 실시하고, 그 후 마감질한 것 이외에는 실시예 2와 완전히 동일한 공정에 따라 2 메탈 TAB 테이프를 만들었다. 즉, 펀칭 프레스에 의해 스루홀을 형성함과 동시에 병행하여 땜납의 매립을 행하였다. 그 결과, 예를 들면 직경 200㎛인 홀의 개략 단면도인 도 18에 나타낸 바와 같은 배선층과 도체의 일부 단선이 관찰되었으나 리플로에 의해 도통을 회복시킬 수 있었다.
[실시예 5]
도 23 및 도 24에 나타낸 요령으로 다층 인쇄배선판을 제조하는 실시예를 제시한다.
두께 25㎛인 폴리이미드 수지의 양면에 동 접합층을 땜납화하고 배선 패턴을 형성한 2층형 CCL에 금형 및 프레스기를 사용하여 직경 0.1mm인 총 400개의 관통공을 형성하였다. 이 CCL에 고온 땜납으로 만든 도전성 금속 시트를 배치하고, 상기 금형을 사용하여 상기 시트를 펀칭하고, 전술한 구리를 CCL의 상면측은 CCL과 정합하도록 하고, 하면측은 약 100㎛만 CCL로부터 돌출하도록 상기 스루홀 내에 매립하여 유닛 기판으로 하였다.
이와 같은 유닛 기판 4매를 3매의 두께 약 40㎛의 유리섬유를 포함하지 않는 열경화성 접착제층(프리플레그)를 거쳐 적층하고, 가열, 가압, 및 냉각 기구를 구비한 프레스에 장착하고, 150℃ 및 2기압에서 10분간 가열 및 가압하여 일괄 적층하고, 가압을 유지한 상태로 10분간에 걸쳐 실온까지 냉각하였다.
얻어진 일괄 적층 다층 인쇄배선판의 유닛 기판의 상하면 배선 패턴간의 전기저항 및 접착제층을 거쳐 인접한 유닛 기판간의 배선 패턴 사이의 전기저항은 모두 평균 2mΩ인 낮은 저항이었다.
전기적 접속의 신뢰성을 테스트하기 위해 얻어진 다층 인쇄배선판을 260℃의오일 중에 10초간 침지하고, 이어서 20℃의 오일 중에 20초간 침지하는 사이클을 100사이클 반복하였다. 테스트 종료 후에도 다층 인쇄배선판에는 불량이 발생되지 않고 신뢰성이 확인되었다.
이상과 같이 본 발명에 의하면 1회의프레스 가공으로 홀 형성과 충전된 비아의 충전이 동시에 행해지므로 제조공정이 간략화될 수 있고 비용 절감을 도모할 수 있다.
또는 미리 수지제 시트에 펀칭 홀을 형성하면, 제2 프레스로 용이하고도 확실하게 조각을 펀칭 홀 내에 위치시킬 수 있다.
또, 본 발명의 인쇄배선판은 표면과 이면 도체층의 전기적 접속의 높은 신뢰성을 갖는다. 본 발명의 제조방법에 의해 종래의 방법인 도금법이나 도전성 페이스트 인쇄법에 비교하여 공정이 매우 간단하고 비용 절감이 가능해진다. 또, 건식으로 제조할 수 있으므로, 폐액이 나오지 않으며 사용재료의 재생이 가능해지고 환경보전의 관점에서도 우수한 공법이다.
본 발명의 인쇄회로판은 양면 또는 편면에 배선 패턴이 형성된 절연 시트 및 그 배선 패턴 및 절연 시트를 관통하는 스루홀에 충전된 도전체를 포함하여 이루어지고, 그 도전체 중 적어도 한 단면이 상기 절연 시트 및/또는 배선 패턴의 정합면으로부터 돌출하는 것을 특징으로 하는 인쇄회로판이다.
이 인쇄회로판은 복수개 적층하여 다층 인쇄배선판을 제조하는 중간체로서 특히 유용하다.
이 인쇄회로판 복수매를 절연 접착제층을 거쳐 적층하고, 이것들을 압착하면 일괄 적층된 다층 인쇄배선판이 얻어진다.
이 때 상기 도전성 물질의 돌출부가 절연 접착제층을 관통하여 인접한 유닛 기판의 배선 패턴, 및 도전성 물질에 전기적으로 접촉하여 인접한 유닛 기판간, 즉 다층 적층의 모든 인쇄회로판 사이가 원하는 전기적 관계로 접속되고, 또한 필요에 따라 각 유닛 기판 상하의 배선 패턴간의 접속도 동시에 확보할 수 있다.
각 유닛 기판의 스루홀 속에 충전되는 도전성 물질의 수 및 위치를 적절히 설정해 놓으면 원하는 배선 패턴 및 전기적 접속을 갖는 다층 인쇄배선판을 단일 압착조작으로 일괄 적층할 수 있다.본 발명의 방법은 양면 또는 편면에 배선 패턴이 형성된 절연 시트에 도전체가 충전된 스루홀을 그 도전체 양단의 적어도 한 쪽이 상기 배선 패턴 및/또는 절연 시트의 표면에서 돌출하도록 형성하여 인쇄회로판을 구성하고, 복수의 인쇄회로판을 절연 접착제층을 거쳐 적층하고, 적층된 상기 복수의 인쇄회로판을 압착하여 상기 도전체의 돌출부가 상기 접착제층을 관통하여 인접한 인쇄회로판의 배선 패턴 및/또는 도전성 물질에 접촉하여 서로 인접한 배선 패턴간의 전기적 접속을 형성하는 것을 특징으로 하는 다층 인쇄배선판의 제조방법이다.
본 발명의 방법은 전술한 바와 같이 다층 인쇄배선판이 단일 압착조작으로 일괄 적층될 수 있어 종래의 빌드업 방법과 비교하여 공정이 매우 간단하고, 비용 절감이 가능해진다. 또한, 건식으로 제조할 수 있으므로 폐액이 생기지 않고, 사용 재료의 재생을 가능하게 하여 환경보전의 관점에서도 우수한 방법이다.
본 발명의 방법에서 스루홀 형성 및 도전성 물질 충전은 펀칭에 의해 행하는 것이 바람직하며, 펀칭방법은 인쇄방법보다 고정밀도로 위치를 결정할 수 있으므로, 최근의 인쇄배선판에서 요구되는 미세화를 달성하기 위해 적합하다.

Claims (124)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
  95. 삭제
  96. 삭제
  97. 삭제
  98. 삭제
  99. 삭제
  100. 삭제
  101. 삭제
  102. 삭제
  103. 삭제
  104. 삭제
  105. 삭제
  106. 삭제
  107. 삭제
  108. 삭제
  109. 삭제
  110. 삭제
  111. 삭제
  112. 삭제
  113. 삭제
  114. 삭제
  115. 삭제
  116. 삭제
  117. 삭제
  118. 삭제
  119. 삭제
  120. 삭제
  121. 삭제
  122. 삭제
  123. 삭제
  124. 양면 상의 배선 패턴 및 도전성 금속편이 삽입되어 충전된 관통공을 가지고 폴리이미드로 형성되는 절연성 수지제 시트를 포함하며, 상기 도전성 금속편은 상기 관통공과 대체로 동일한 형상을 가지고 땜납 시트, 땜납이 도금된 금속 시트, 구리 시트, 및 구리 합금시트로 이루어지는 군에서 선택되는 적어도 하나의 도전성 금속 시트로 이루어지며, 상기 절연성 수지제 시트의 상기 관통공에 삽입된 상기 도전성 금속편이 상기 절연성 수지제 시트 상의 상기 배선 패턴의 양면으로부터 10 내지 500 ㎛ 돌출되는, 붕괴 충전된 비아홀(collapsed filled via hole)의 제조 방법으로서,
    관통공을 가지는 상기 절연성 수지제 시트와, 상기 절연성 수지제 시트의 두께보다 큰 두께를 갖는 도전성 금속 시트를 금속 주형에 형성된 다이 홀 위에 차례로 배치하는 단계,
    상기 관통공과 대체로 동일한 크기이며 상기 홀에 대응하는 위치 상에 놓인 펀치를 사용하여 상기 펀치에 의해 형성되는 도전성 금속의 조각이 상기 관통공으로 삽입되어 상기 관통공 안에 잔류하여 충전된 비아홀을 형성하도록 상기 시트들을 펀칭하는 단계, 및
    상기 충전된 비아홀의 양 단부가 우산처럼 밖으로 퍼지도록 붕괴시키는 단계
    를 포함하는 붕괴 충전된 비아홀의 제조 방법.
KR10-2001-7001034A 1999-05-25 2000-05-01 붕괴 충전된 비아홀의 제조방법 KR100458415B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-144275 1999-05-25
JP11144275A JP2000332369A (ja) 1999-05-25 1999-05-25 プリント回路板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010083143A KR20010083143A (ko) 2001-08-31
KR100458415B1 true KR100458415B1 (ko) 2004-11-26

Family

ID=15358310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7001034A KR100458415B1 (ko) 1999-05-25 2000-05-01 붕괴 충전된 비아홀의 제조방법

Country Status (6)

Country Link
US (1) US7178233B2 (ko)
EP (1) EP1107654A4 (ko)
JP (1) JP2000332369A (ko)
KR (1) KR100458415B1 (ko)
AU (1) AU4316700A (ko)
WO (1) WO2000072644A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850356B2 (ja) * 2000-10-23 2012-01-11 イビデン株式会社 層間接続構造および製造方法
JP4635331B2 (ja) * 2000-12-08 2011-02-23 イビデン株式会社 プリント配線板
JP2002185097A (ja) * 2000-12-12 2002-06-28 Hitachi Chem Co Ltd 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法
JP3560334B2 (ja) * 2001-03-15 2004-09-02 三井金属鉱業株式会社 プリント回路板及びその製造方法
TW536926B (en) * 2001-03-23 2003-06-11 Fujikura Ltd Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP3897278B2 (ja) * 2001-04-05 2007-03-22 カシオマイクロニクス株式会社 フレキシブル配線基板の製造方法
EP1385363B1 (en) * 2001-04-06 2008-05-21 Mitsui Mining & Smelting Co., Ltd Printed circuit board and production method therefor, and laminated printed circuit board
JP2002324957A (ja) * 2001-04-24 2002-11-08 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
WO2002089540A1 (fr) * 2001-04-24 2002-11-07 Mitsui Mining & Smelting Co., Ltd. Carte de circuits imprimes
JP2002343901A (ja) * 2001-05-17 2002-11-29 Mitsui Mining & Smelting Co Ltd Cspの製造方法
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
WO2004027866A2 (fr) * 2002-09-23 2004-04-01 Johnson Controls Technology Company Procede d'etablissement d'une liaison dans un substrat metallique integre
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7375288B1 (en) * 2004-07-30 2008-05-20 Intel Corp. Apparatuses and methods for improving ball-grid-array solder joint reliability
KR100594299B1 (ko) * 2004-10-29 2006-06-30 삼성전자주식회사 유연성 인쇄 회로 및 이것이 구비된 하드 디스크 드라이브
JP4508859B2 (ja) * 2004-12-24 2010-07-21 新光電気工業株式会社 半導体基板の製造方法
JP4628154B2 (ja) * 2005-03-22 2011-02-09 三井金属鉱業株式会社 フレキシブルプリント配線基板、および半導体装置
US7510619B2 (en) * 2005-07-08 2009-03-31 International Business Machines Corporation Greensheet via repair/fill tool
KR100692977B1 (ko) * 2005-09-15 2007-03-12 삼성전자주식회사 이미지 센서 및 그 제조방법
JP4662474B2 (ja) * 2006-02-10 2011-03-30 ルネサスエレクトロニクス株式会社 データ処理デバイス
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP2009064908A (ja) * 2007-09-05 2009-03-26 Ibiden Co Ltd 配線基板およびその製造方法
JP5161617B2 (ja) * 2008-03-03 2013-03-13 日本メクトロン株式会社 フレキシブル回路基板、及びその製造方法
JP5375537B2 (ja) * 2009-11-13 2013-12-25 日本電気株式会社 プリント配線基板及びその製造方法
KR101109389B1 (ko) * 2010-04-30 2012-01-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
JP6626258B2 (ja) * 2014-04-07 2019-12-25 昭和電工パッケージング株式会社 ラミネート外装材の製造方法
CN104159419B (zh) * 2014-08-21 2017-07-18 江苏迪飞达电子有限公司 多层pcb板填盲孔方法
JP6198804B2 (ja) * 2015-12-01 2017-09-20 日本写真印刷株式会社 多点計測用のひずみセンサとその製造方法
US10039185B2 (en) 2016-04-15 2018-07-31 Kinsus Interconnect Technology Corp. Manufacturing method of landless multilayer circuit board
WO2018020640A1 (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置
JP7295373B2 (ja) * 2018-09-28 2023-06-21 日亜化学工業株式会社 プリント回路板及びその製造方法
TWI672711B (zh) * 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
JP2020136625A (ja) * 2019-02-26 2020-08-31 日本発條株式会社 回路基板の製造方法
US20230307320A1 (en) * 2022-03-25 2023-09-28 Applied Materials, Inc. Single side via fill process for through-vias
CN114980498B (zh) * 2022-05-09 2024-04-02 江西福昌发电路科技有限公司 一种高密度互连印制板及其加工方法
CN116437578B (zh) * 2023-06-13 2023-09-15 江油星联电子科技有限公司 一种印刷电路板生产用贯孔装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3037265A (en) * 1957-12-30 1962-06-05 Ibm Method for making printed circuits
US3256589A (en) * 1959-12-22 1966-06-21 Hughes Aircraft Co Method of forming an electrical circuit assembly
US3354543A (en) * 1965-06-09 1967-11-28 Bunker Ramo Method of forming holes through circuit boards
GB1177831A (en) * 1967-01-23 1970-01-14 J & S Engineers Ltd Methods and Apparatus for Providing Connections Between Printed Circuits
JPS4631566B1 (ko) * 1968-04-10 1971-09-13
US3750278A (en) * 1970-07-17 1973-08-07 Sylvania Electric Prod Printed circuit board with through connection and method and machine for making the through connection
US3990142A (en) * 1973-10-02 1976-11-09 Jerobee Industries, Inc. Circuit board, method of making the circuit board and improved die for making said board
US3977074A (en) * 1975-02-06 1976-08-31 General Motors Corporation Double sided printed circuit board and method for making same
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers
DE2734461A1 (de) * 1977-07-30 1979-02-08 Grundig Emv Verfahren zur gleichzeitigen herstellung einer vielzahl elektrischer kontaktstellen
US4394709A (en) * 1980-03-19 1983-07-19 Gte Products Corporation Die-stamped circuit board assembly having relief means to prevent total switch deformation
US4320572A (en) * 1980-03-19 1982-03-23 Gte Products Corporation Die-stamped circuit board assembly having relief means-method of making
US4627565A (en) * 1982-03-18 1986-12-09 Lomerson Robert B Mechanical bonding of surface conductive layers
JPS5961992A (ja) 1982-09-30 1984-04-09 新藤電子工業株式会社 スルホ−ルプリント配線板の製造方法
JPS60134495A (ja) * 1983-11-28 1985-07-17 タム・セラミツクス・インコーポレーテツド 電気回路素子の製造方法
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
US4501638A (en) * 1983-12-05 1985-02-26 E. I. Du Pont De Nemours And Company Liquid chemical process for forming conductive through-holes through a dielectric layer
US4472238A (en) * 1983-12-05 1984-09-18 E. I. Du Pont De Nemours And Company Process using plasma for forming conductive through-holes through a dielectric layer
US4584767A (en) * 1984-07-16 1986-04-29 Gregory Vernon C In-mold process for fabrication of molded plastic printed circuit boards
JPS6252999A (ja) * 1985-09-02 1987-03-07 株式会社ノリタケカンパニーリミテド セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法
JPS6281789A (ja) 1985-10-07 1987-04-15 株式会社日立製作所 配線基板およびその製造方法ならびにその配線基板を組み込んだ電子部品
EP0360971A3 (en) * 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5127570A (en) * 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
US5528001A (en) * 1992-02-14 1996-06-18 Research Organization For Circuit Knowledge Circuit of electrically conductive paths on a dielectric with a grid of isolated conductive features that are electrically insulated from the paths
US6092282A (en) * 1992-02-14 2000-07-25 Research Organization For Circuit Knowledge Method of manufacturing printed circuits
US5584120A (en) * 1992-02-14 1996-12-17 Research Organization For Circuit Knowledge Method of manufacturing printed circuits
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5305523A (en) * 1992-12-24 1994-04-26 International Business Machines Corporation Method of direct transferring of electrically conductive elements into a substrate
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH06318785A (ja) * 1993-05-07 1994-11-15 Hitachi Chem Co Ltd 多層配線板の製造方法
JPH06326438A (ja) 1993-05-13 1994-11-25 Nitto Denko Corp 単層配線ユニットおよび多層回路配線板ならびにその製法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
EP0647090B1 (en) * 1993-09-03 1999-06-23 Kabushiki Kaisha Toshiba Printed wiring board and a method of manufacturing such printed wiring boards
JP3087152B2 (ja) * 1993-09-08 2000-09-11 富士通株式会社 樹脂フィルム多層回路基板の製造方法
JPH08125344A (ja) 1994-10-26 1996-05-17 Toshiba Corp 印刷配線板の製造方法
US5718789A (en) * 1995-06-07 1998-02-17 The Dexter Corporation Method for making a debossed conductive film composite
JP3624512B2 (ja) * 1996-01-12 2005-03-02 イビデン株式会社 電子部品搭載用基板の製造方法
JPH1140943A (ja) * 1997-07-17 1999-02-12 Ngk Spark Plug Co Ltd セラミック成形体の製造方法
US6308406B1 (en) * 1998-08-12 2001-10-30 Thermotrax Corporation Method for forming an electrical conductive circuit on a substrate
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
US6288905B1 (en) * 1999-04-15 2001-09-11 Amerasia International Technology Inc. Contact module, as for a smart card, and method for making same

Also Published As

Publication number Publication date
JP2000332369A (ja) 2000-11-30
US20040111882A1 (en) 2004-06-17
US7178233B2 (en) 2007-02-20
EP1107654A1 (en) 2001-06-13
WO2000072644A1 (fr) 2000-11-30
AU4316700A (en) 2000-12-12
KR20010083143A (ko) 2001-08-31
EP1107654A4 (en) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100458415B1 (ko) 붕괴 충전된 비아홀의 제조방법
US6570098B2 (en) Printed wiring board and method for producing the same
JP2736042B2 (ja) 回路基板
US7543376B2 (en) Manufacturing method of flexible printed wiring board
US5055637A (en) Circuit boards with recessed traces
EP0751561A1 (en) Semiconductor package manufacturing method and semiconductor package
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
KR20070057990A (ko) 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
JP3250988B2 (ja) フィルド・ビアを有する樹脂シートの製造方法
KR100619512B1 (ko) 배선층을 갖는 기판 및 그 제조방법
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
TW573452B (en) Printed circuit board, its manufacturing method and the manufacturing method of CSP (chip size package)
JP3530170B2 (ja) プリント回路板の製造方法
JP2666784B2 (ja) 印刷配線板及びその製造方法
JP3358946B2 (ja) 配線板に導電バンプを形成する方法
JP3374777B2 (ja) 2メタルtab及び両面csp、bgaテープ、並びにその製造方法
JP4094286B2 (ja) アライメント方法
CN115348725A (zh) 电路板结构及其制作方法
JP4635329B2 (ja) 配線回路基板の製造方法
CN116156786A (zh) 嵌入式芯片基板及其制作方法
CN113424665A (zh) 用于超细线衬底形成的翻转导体贴片层压
JP2004296980A (ja) フィルムキャリア及びその製造方法
JP2006278991A (ja) 多層配線板の製造方法
JP2003092473A (ja) 多層配線板、多層配線用基材及びその製造方法
JP2002343901A (ja) Cspの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101112

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee