JPS6252999A - セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 - Google Patents
セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法Info
- Publication number
- JPS6252999A JPS6252999A JP19209185A JP19209185A JPS6252999A JP S6252999 A JPS6252999 A JP S6252999A JP 19209185 A JP19209185 A JP 19209185A JP 19209185 A JP19209185 A JP 19209185A JP S6252999 A JPS6252999 A JP S6252999A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- conductive
- insulating
- conductor
- sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、セラミック製回路基板の貫通導体路の形成法
に関し、詳しくは一層以上の絶縁基板に二層以上の導体
回路層を形成したセラミック製印刷回路基板、特にセラ
ミック製多層印刷回路基板を製造するにあたり所望の導
体回路層間を導通させる貫通導体路を形成する方法に関
する。
に関し、詳しくは一層以上の絶縁基板に二層以上の導体
回路層を形成したセラミック製印刷回路基板、特にセラ
ミック製多層印刷回路基板を製造するにあたり所望の導
体回路層間を導通させる貫通導体路を形成する方法に関
する。
［従来の技術］
近年、ＬＳＩ％ＶＬＳ Ｉ等において回路の高密度化を
図るためセラミック基板の多層化が進んでいる。この場
合多層基板に設けられた複数の導体回路層のうち所望の
導体回路層間を電気的に連結するために絶縁基板の所望
位置に貫通孔を設は導体路を形成することが必要である
。
図るためセラミック基板の多層化が進んでいる。この場
合多層基板に設けられた複数の導体回路層のうち所望の
導体回路層間を電気的に連結するために絶縁基板の所望
位置に貫通孔を設は導体路を形成することが必要である
。
従来からセラミック製回路基板において貫通導体路を形
成するには、概ね以下のような方法が採られていた。
成するには、概ね以下のような方法が採られていた。
■ グリーンシートの所定部分を打抜いて貫通孔を設け
る。
る。
■ スクリーン印刷によってグリーンシートに設けられ
た貫通孔に導体ペーストを埋める。
た貫通孔に導体ペーストを埋める。
■ このグリーンシートの片面もしくは両面にスクリー
ン印刷によって導体回路を印刷する。
ン印刷によって導体回路を印刷する。
■ 必要に応じて、導体回路が形成されたグリーンシー
トを複数積層した後、焼成してセラミック製回路基板を
得る。
トを複数積層した後、焼成してセラミック製回路基板を
得る。
なお、■の導体回路印刷工程は■の工程の前でも■の工
程の前でも良い。
程の前でも良い。
しかしこのような方法には、多くの印刷回数を必要とし
、導体ペーストを貫通孔に埋める際に導体ペーストの充
１ｔｌｆｆｌを適当にコントロールするための精巧な技
術を必要とする、という問題点がある。また孔埋め印刷
のためには、グリーンシートに開けた貫通孔に対応する
位置に孔を開けた印刷用セッターを用いる必要があるが
、このようなセッターの準備には、数値制御のドリルや
レーザー加工、エツチング加工等を必要とし、セッター
作成に要する費用や時間が大きく問題である。
、導体ペーストを貫通孔に埋める際に導体ペーストの充
１ｔｌｆｆｌを適当にコントロールするための精巧な技
術を必要とする、という問題点がある。また孔埋め印刷
のためには、グリーンシートに開けた貫通孔に対応する
位置に孔を開けた印刷用セッターを用いる必要があるが
、このようなセッターの準備には、数値制御のドリルや
レーザー加工、エツチング加工等を必要とし、セッター
作成に要する費用や時間が大きく問題である。
このような問題点を解決する種々の方法が提案されてお
り、例えば特公昭４６−３１５６６号、特公昭５８−１
２７５８号、特開昭５８−４８９９２号等に開示されて
いる。
り、例えば特公昭４６−３１５６６号、特公昭５８−１
２７５８号、特開昭５８−４８９９２号等に開示されて
いる。
［発明が解決しようとする問題点］
特公昭４６−３１５６６号には、絶縁基板上に金属板を
載せ、金属板をポンチで打抜くことにより絶縁基板に貫
通孔を形成すると共に、ポンチで打抜かれて（ｑられる
金属柱体を導電ビンとして貫通孔に挿入する方法が開示
されている。しかしこの方法では、導体路を形成する導
体材料として金属板を用いているため絶縁基板中に打込
まれた金属柱体は通常、熱膨張することはあっても、焼
成収縮しにくい。従って絶縁基板としてセラミックグリ
ーンシートを用いると、熱膨張係数の大きな金属柱体と
セラミックグリーンシートの焼成収縮率との差が大きい
ため焼成時にセラミックグリーンシートに応力がかかつ
て歪んでしまい高精度なセラミック製回路基板を得るこ
とができない。
載せ、金属板をポンチで打抜くことにより絶縁基板に貫
通孔を形成すると共に、ポンチで打抜かれて（ｑられる
金属柱体を導電ビンとして貫通孔に挿入する方法が開示
されている。しかしこの方法では、導体路を形成する導
体材料として金属板を用いているため絶縁基板中に打込
まれた金属柱体は通常、熱膨張することはあっても、焼
成収縮しにくい。従って絶縁基板としてセラミックグリ
ーンシートを用いると、熱膨張係数の大きな金属柱体と
セラミックグリーンシートの焼成収縮率との差が大きい
ため焼成時にセラミックグリーンシートに応力がかかつ
て歪んでしまい高精度なセラミック製回路基板を得るこ
とができない。
特公昭５８−１２７５８号には、グリーンシート上の所
要部分に熱硬化性導体ペーストを配置し、次いで該導体
ペーストを熱硬化させ、熱硬化した導体ペーストを型押
ししてグリーンシートに埋め込むと同時にバイアホール
を形成する方法が開示されている。しかしこの方法では
、予め貫通孔を開けずに導体ペーストをグリーンシート
に押込み加圧するため、導体ペーストが押込まれた部分
が歪んでしまう。また導体ペーストを部分的に配置し、
グリーンシート上で熱硬化させるため、グリーンシート
毎にマスクおよび型が必要となり費用と時間がかかる。
要部分に熱硬化性導体ペーストを配置し、次いで該導体
ペーストを熱硬化させ、熱硬化した導体ペーストを型押
ししてグリーンシートに埋め込むと同時にバイアホール
を形成する方法が開示されている。しかしこの方法では
、予め貫通孔を開けずに導体ペーストをグリーンシート
に押込み加圧するため、導体ペーストが押込まれた部分
が歪んでしまう。また導体ペーストを部分的に配置し、
グリーンシート上で熱硬化させるため、グリーンシート
毎にマスクおよび型が必要となり費用と時間がかかる。
さらに実際上は、１枚のシート中の複数個の孔を順次穿
孔するステップアンドリピートタイプの孔開けには適用
できず、製造上のイニシャルコストが高くなる。
孔するステップアンドリピートタイプの孔開けには適用
できず、製造上のイニシャルコストが高くなる。
特開昭５８−４８９９２号には、導体ボールをグリーン
シートに載せ、これを加圧してグリーンシートにガイド
孔を穿孔するとともに、導体ボールを充填する方法が開
示されている。しかしこの方法では、導体ボールは上述
の金属板を用いる場合よりは歪みが少ないと思われるが
、１工程で穿孔・ボール充填を行なうためやはり開孔さ
れる部分のグリーンシートが剪断によい穿孔、排除され
ずグリーンシートに歪みが入る。また導体ボールは金属
の微小ボールを用いるためその熱膨張とグリーンシート
との焼成収縮との差が著しく、焼成後に応力が残るとい
う問題がある。
シートに載せ、これを加圧してグリーンシートにガイド
孔を穿孔するとともに、導体ボールを充填する方法が開
示されている。しかしこの方法では、導体ボールは上述
の金属板を用いる場合よりは歪みが少ないと思われるが
、１工程で穿孔・ボール充填を行なうためやはり開孔さ
れる部分のグリーンシートが剪断によい穿孔、排除され
ずグリーンシートに歪みが入る。また導体ボールは金属
の微小ボールを用いるためその熱膨張とグリーンシート
との焼成収縮との差が著しく、焼成後に応力が残るとい
う問題がある。
［発明の目的］
本発明は、上述従来技術の欠点を除去するためになされ
たもので、簡易かつ安価に、しかもグリーンシートに歪
みを与えることなく高精度なセラミック製回路基板を製
造し得る、セラミック製回路基板、特にセラミック製多
層回路基板のｖ１通導体路の形成法を提供することを目
的とする。
たもので、簡易かつ安価に、しかもグリーンシートに歪
みを与えることなく高精度なセラミック製回路基板を製
造し得る、セラミック製回路基板、特にセラミック製多
層回路基板のｖ１通導体路の形成法を提供することを目
的とする。
［問題点を解決する手段および作用１
上記目的を達成するために本発明は、複数の導体回路層
を有するセラミック製回路基板を製造する際に、該複数
の導体回路層のうち所望の導体回路層間を電気的に接続
するための貫通導体路３形成する方法であって、導電性
材料を主原料とする導電性グリーンシートと絶縁性グリ
ーンシートを重ね、該絶縁性グリーンシートの所望位冒
に１１通孔を設ける打抜きメス型と打扱きオス型の間に
該絶縁性グリーンシートが該打抜きメス型に対面するよ
うに配置し、次いで該打抜きメス型および／または該打
扱きオス型を加圧進行させて、該絶縁性グリーンシート
に貫通孔を穿けると共に該導電性グリーンシートから打
扱かれた導電性グリーンシート片を該貫通孔に挿入せし
めることを特徴とする。
を有するセラミック製回路基板を製造する際に、該複数
の導体回路層のうち所望の導体回路層間を電気的に接続
するための貫通導体路３形成する方法であって、導電性
材料を主原料とする導電性グリーンシートと絶縁性グリ
ーンシートを重ね、該絶縁性グリーンシートの所望位冒
に１１通孔を設ける打抜きメス型と打扱きオス型の間に
該絶縁性グリーンシートが該打抜きメス型に対面するよ
うに配置し、次いで該打抜きメス型および／または該打
扱きオス型を加圧進行させて、該絶縁性グリーンシート
に貫通孔を穿けると共に該導電性グリーンシートから打
扱かれた導電性グリーンシート片を該貫通孔に挿入せし
めることを特徴とする。
本発明で用いられる導電性グリーンシート（以下、導体
シートという）は、金属等の導電性材料を主原料とし、
これを有機バインダーと混合し、さらに有機溶剤、水等
を添加して混練しスリップ（スラリー）とし、これを成
形、乾燥してグリーンシートとしたものである。さらに
必要に応じて混練時に公知の可塑剤、分散助剤、可塑助
剤等が適宜添加される。ここで導電性材料としては、例
えばＭｏ 、Ｍｏ −Ｍｎ 、 Ｗ、 Ａｏ 、 ＡＩ
Ｊ −Ｐｄ 。
シートという）は、金属等の導電性材料を主原料とし、
これを有機バインダーと混合し、さらに有機溶剤、水等
を添加して混練しスリップ（スラリー）とし、これを成
形、乾燥してグリーンシートとしたものである。さらに
必要に応じて混練時に公知の可塑剤、分散助剤、可塑助
剤等が適宜添加される。ここで導電性材料としては、例
えばＭｏ 、Ｍｏ −Ｍｎ 、 Ｗ、 Ａｏ 、 ＡＩ
Ｊ −Ｐｄ 。
Ａｇ−Ｐｔ 、Ｐｔ 、Ａｕ 、Ｃｕ 、Ｎｉ 、Ｓｉ
Ｃ。
Ｃ。
３ａ Ｔｉ ０３等の粉体が挙げられる。有機バインダ
ーとしては公知のものが用いられ、例えばＰＶＡ、ポリ
ビニルブチラール、ポリアクリル等の樹脂が挙げられる
。グリーンシートは公知の手段で作成され、例えばグリ
ーンシートの成形法としては、ドクターブレード法、ロ
ールコータ法、圧延ロール法、押出し法等が適宜採用さ
れる。
ーとしては公知のものが用いられ、例えばＰＶＡ、ポリ
ビニルブチラール、ポリアクリル等の樹脂が挙げられる
。グリーンシートは公知の手段で作成され、例えばグリ
ーンシートの成形法としては、ドクターブレード法、ロ
ールコータ法、圧延ロール法、押出し法等が適宜採用さ
れる。
本発明で用いられる絶縁性グリーンシート（以下、絶縁
シートという）は、焼成後に絶縁基板となるもので、種
々の公知のセラミック材料を原料として公知のグリーン
シート製造法によって作成される。
シートという）は、焼成後に絶縁基板となるもので、種
々の公知のセラミック材料を原料として公知のグリーン
シート製造法によって作成される。
次に、導体シートと絶縁シートの関係について述べる。
本発明においては、導体シートは、絶縁シートに対して
多少厚めに作成する方が好ましい。これは、打込み時の
加圧により導体シートが少し圧縮され、絶縁シートの貫
通穿孔が不完全になるのを防ぐためである。例えば０．
３ｍｍ厚の絶縁シートに対しては約０．４〜０．５ｍｍ
厚の導体シートを用いるのが好ましい。このようにすれ
ば、第９図に示すように導体シート１から打扱かれた導
体シート片１ａが絶縁シート２の裏面から少し突出する
ように貫通導体路を形成することができ、導体回路間の
電気的接続をより確実なものどすることができる効果も
ある。しかし本発明は、導体シート片１ａを絶縁シート
２の面から突出するように打込むことを必須とするもの
ではなく、導体回路を印刷する側の面については、第１
０図に示すように貞通導係路が多少凹んでいても、印刷
回路形成用導体ペースト７が流れ込むので確実な接続を
行なうことが可能である。両面が凹んでいても同様に差
支えない。
多少厚めに作成する方が好ましい。これは、打込み時の
加圧により導体シートが少し圧縮され、絶縁シートの貫
通穿孔が不完全になるのを防ぐためである。例えば０．
３ｍｍ厚の絶縁シートに対しては約０．４〜０．５ｍｍ
厚の導体シートを用いるのが好ましい。このようにすれ
ば、第９図に示すように導体シート１から打扱かれた導
体シート片１ａが絶縁シート２の裏面から少し突出する
ように貫通導体路を形成することができ、導体回路間の
電気的接続をより確実なものどすることができる効果も
ある。しかし本発明は、導体シート片１ａを絶縁シート
２の面から突出するように打込むことを必須とするもの
ではなく、導体回路を印刷する側の面については、第１
０図に示すように貞通導係路が多少凹んでいても、印刷
回路形成用導体ペースト７が流れ込むので確実な接続を
行なうことが可能である。両面が凹んでいても同様に差
支えない。
絶縁シートの焼成収縮率は、通常の配合によれば約１０
〜２０％となるが、導体シートはその焼成収縮率が絶縁
シートより１〜５％小さくなるように配合を選択するの
が好ましい。これは、焼成後に貫通孔に挿入された導体
が絶縁基板から脱落するのを防ぐためである。また導体
シートの焼成収縮率を上記値より小さく選び過ぎると、
焼成後に絶縁基板に加わる応力が大きくなり、貫通孔周
辺に歪みまたは亀裂が生じるので好ましくない。
〜２０％となるが、導体シートはその焼成収縮率が絶縁
シートより１〜５％小さくなるように配合を選択するの
が好ましい。これは、焼成後に貫通孔に挿入された導体
が絶縁基板から脱落するのを防ぐためである。また導体
シートの焼成収縮率を上記値より小さく選び過ぎると、
焼成後に絶縁基板に加わる応力が大きくなり、貫通孔周
辺に歪みまたは亀裂が生じるので好ましくない。
以下、第１〜４図に基づいて本発明の詳細な説明する。
第１〜４図は、本発明に係る貫通導体路の形成法の一連
の工程を説明する図である。これらの図において、１は
導体シート、２は絶縁シート、３は打抜きオス型、４は
打抜きメス型である。なお、これらの図においてはグリ
ーンシートに１つの孔のみを形成する場合を示している
。
の工程を説明する図である。これらの図において、１は
導体シート、２は絶縁シート、３は打抜きオス型、４は
打抜きメス型である。なお、これらの図においてはグリ
ーンシートに１つの孔のみを形成する場合を示している
。
第１図において、打抜きメス型４上に絶縁シート２が載
置され、その上に導体シート１が重ねられ、さらに導体
シート１上には打抜きメス型４と対応する位置に打抜き
オス型３が配置されている。
置され、その上に導体シート１が重ねられ、さらに導体
シート１上には打抜きメス型４と対応する位置に打抜き
オス型３が配置されている。
本発明においては、このような状態で打抜きメス型４お
よび／または打抜きオス型３を加圧して導体シート１を
打抜き、打抜かれた導体シート片１ａが絶縁シート２を
打抜いて貫通孔を設ける。
よび／または打抜きオス型３を加圧して導体シート１を
打抜き、打抜かれた導体シート片１ａが絶縁シート２を
打抜いて貫通孔を設ける。
打抜かれた導体シート片１ａは絶縁シート２に貫通孔を
設けると共にそのままその貫通孔に挿入されて導体路を
形成する。ゆえに本発明においては、絶縁シート２が打
抜きメス型４に対面し、導体シート１が打抜きオス型３
に対面することが必須である。
設けると共にそのままその貫通孔に挿入されて導体路を
形成する。ゆえに本発明においては、絶縁シート２が打
抜きメス型４に対面し、導体シート１が打抜きオス型３
に対面することが必須である。
打抜きオス型３を加圧進行させて、第２図に示す状態と
なった時、すなわち導体シート１から打抜かれた導体シ
ート片１ａの下面が、おおよそ絶縁シート２と打抜きメ
ス型４の境界面にまで打込まれた時に加圧をやめ、打抜
きオス型３および打抜きメス型４を取り除くと、第３図
に示す状態となる。そして孔の間けられた導体シート１
を引き離せば、第４図に示すように絶縁シート２に設け
られた貫通孔に導体シート片１ａが挿入された状態とな
る。
なった時、すなわち導体シート１から打抜かれた導体シ
ート片１ａの下面が、おおよそ絶縁シート２と打抜きメ
ス型４の境界面にまで打込まれた時に加圧をやめ、打抜
きオス型３および打抜きメス型４を取り除くと、第３図
に示す状態となる。そして孔の間けられた導体シート１
を引き離せば、第４図に示すように絶縁シート２に設け
られた貫通孔に導体シート片１ａが挿入された状態とな
る。
なお孔の開けられた導体シート２は、順次打抜き場所を
ずらせて再使用しても良い。また再使用できない場合は
溶剤のみを用いて再び成形用のスリップ〈スラリー）に
し、再成形して回収再生して、用いることもできる。こ
のようにすれば、Ａａ−Ｐｄ等の高価な金属原料粉末を
用いた場合でも無駄なく用いることができる。
ずらせて再使用しても良い。また再使用できない場合は
溶剤のみを用いて再び成形用のスリップ〈スラリー）に
し、再成形して回収再生して、用いることもできる。こ
のようにすれば、Ａａ−Ｐｄ等の高価な金属原料粉末を
用いた場合でも無駄なく用いることができる。
本発明においては、絶縁シート２に複数の貫通孔を穿孔
する場合は、複数の凸部を有する打抜きオス型およびそ
れに対応する凹部を有する打抜きメス型１組を用いても
よいし、また第１図に示した打抜ぎ型のように１組の凸
部または凹部を有する打抜き型で順次位置を変えて繰返
し貫通導体路を形成してもよい。このようにすれば、第
５図に示すように所望の複数部位に貫通導体路を形成し
たセラミック絶縁シート２が得られる。
する場合は、複数の凸部を有する打抜きオス型およびそ
れに対応する凹部を有する打抜きメス型１組を用いても
よいし、また第１図に示した打抜ぎ型のように１組の凸
部または凹部を有する打抜き型で順次位置を変えて繰返
し貫通導体路を形成してもよい。このようにすれば、第
５図に示すように所望の複数部位に貫通導体路を形成し
たセラミック絶縁シート２が得られる。
貫通導体路が形成された絶縁シート２は、公知のスクリ
ーン印刷法等を用いてその表面に導体ペーストを印刷し
、第６図に示すように所望の導体回路を形成する。この
導体回路は表裏両面に形成される場合もある。
ーン印刷法等を用いてその表面に導体ペーストを印刷し
、第６図に示すように所望の導体回路を形成する。この
導体回路は表裏両面に形成される場合もある。
次に、このようにして貫通導体路および導体回路を形成
した絶縁シート２を公知の方法で焼成して第７図に示す
ような単層のセラミック製回路基板５を得る。また、必
要に応じて熱圧着等の公知の方法により、このような絶
縁シート２を複数毎積層した侵焼成すれば、第８図に示
すような多層セラミック製回路基板６を得ることができ
る。なお、第８図は貫通導体路の形成状態を示すために
多層セラミック製回路基板６の貫通導体路での切断面を
示している。
した絶縁シート２を公知の方法で焼成して第７図に示す
ような単層のセラミック製回路基板５を得る。また、必
要に応じて熱圧着等の公知の方法により、このような絶
縁シート２を複数毎積層した侵焼成すれば、第８図に示
すような多層セラミック製回路基板６を得ることができ
る。なお、第８図は貫通導体路の形成状態を示すために
多層セラミック製回路基板６の貫通導体路での切断面を
示している。
本発明の応用例として、第１１図に示すように、導体シ
ートを供給する供給リール８と、孔の開けられた導体シ
ートを巻取る巻取りリール９を用意し、打抜きメス型４
および打抜きオス型３によって貫通導体路を形成する毎
に、供給リール８および巻取りリール９を回転させ、連
続的に新しい導体シートを供給できるようにしても良い
。こｑ場合打抜き型は複数の凸部または凹部を有してい
ても良い。
ートを供給する供給リール８と、孔の開けられた導体シ
ートを巻取る巻取りリール９を用意し、打抜きメス型４
および打抜きオス型３によって貫通導体路を形成する毎
に、供給リール８および巻取りリール９を回転させ、連
続的に新しい導体シートを供給できるようにしても良い
。こｑ場合打抜き型は複数の凸部または凹部を有してい
ても良い。
［実施例の説明］
以下、本発明を実施例に基づいて具体的に説明する。
実 施 例 １
ＡＪ２０３粉末（粒径：２．０〜３．０μｍ）９４ｗｔ
０％およびＳｉＯ２、ＭＯＯ，ＣａＯの混合粉末６．Ｏ
ｗｔ、％からなるセラミック原料１００重量部に、エチ
ルアルコール１３．０重看部、トリクロルエヂレン３２
．０重吊部からなる混合有機溶剤と分散剤としてソルビ
タントリオレート １，０重量部を加え、ボールミルで
２４時時間式分散を行なって均一な混合物とした。この
混合物に有機バインダーとしてポリビニルブチラール８
．０重量部と可塑剤としてジオクチルフタレート ４．
０重量部を加え、ボールミルで２４時間混合してよく分
散したスラリーとし、ドクターブレード法で０．３ｍｍ
厚のアルミナグリーンシートを作成した。
０％およびＳｉＯ２、ＭＯＯ，ＣａＯの混合粉末６．Ｏ
ｗｔ、％からなるセラミック原料１００重量部に、エチ
ルアルコール１３．０重看部、トリクロルエヂレン３２
．０重吊部からなる混合有機溶剤と分散剤としてソルビ
タントリオレート １，０重量部を加え、ボールミルで
２４時時間式分散を行なって均一な混合物とした。この
混合物に有機バインダーとしてポリビニルブチラール８
．０重量部と可塑剤としてジオクチルフタレート ４．
０重量部を加え、ボールミルで２４時間混合してよく分
散したスラリーとし、ドクターブレード法で０．３ｍｍ
厚のアルミナグリーンシートを作成した。
次に、第１表に示す配合で上記アルミナグリーンシート
を作成したと同様の方法で０．５ｉｌＩ１１厚のタング
ステングリーンシートを作成した。
を作成したと同様の方法で０．５ｉｌＩ１１厚のタング
ステングリーンシートを作成した。
第 １ 表
このようにして作成したアルミナグリーンシートとタン
グステングリーンシートを重ね、直径０．７１１１１の
ダイス（打抜きメス型）、パンチ（打抜きオス型）セッ
トを使い、アルミナグリーンシートに貫通孔を設けると
同時にタングステンシートから打抜かれた導体を打込ん
だ。次いでスクリーン印刷法によってタングステン導体
ペーストのパターン印刷を両面に行なった。次いで還元
雰囲気焼成炉を用いて約１６００℃で焼成し、第１２図
のような単層セラミック製回路基板を得た。
グステングリーンシートを重ね、直径０．７１１１１の
ダイス（打抜きメス型）、パンチ（打抜きオス型）セッ
トを使い、アルミナグリーンシートに貫通孔を設けると
同時にタングステンシートから打抜かれた導体を打込ん
だ。次いでスクリーン印刷法によってタングステン導体
ペーストのパターン印刷を両面に行なった。次いで還元
雰囲気焼成炉を用いて約１６００℃で焼成し、第１２図
のような単層セラミック製回路基板を得た。
この結果、本発明によれば歪や亀裂がなく高精度の単層
セラミック製回路基板が得られることが判った。
セラミック製回路基板が得られることが判った。
実 施 例 ２
まず、第２表に示す配合で実施例１のグリーンシート作
成法と同様にして０，２１Ｉｉ厚のガラス−アルミナグ
リーンシートを作成した。
成法と同様にして０，２１Ｉｉ厚のガラス−アルミナグ
リーンシートを作成した。
第 ２ 表
次に、第３表に示す配合で実施例１のグリーンシート作
成法と同様にして０．３ＩｌｌＩ１１厚のＡｇ−Ｐｄグ
リーンシートを作成した。
成法と同様にして０．３ＩｌｌＩ１１厚のＡｇ−Ｐｄグ
リーンシートを作成した。
第 ３ 表
このようにして作成したガラス−アルミナグリーンシー
トとＡｇ−Ｐｄグリーンシートを重ね合わせ、直径０．
５■のバンチ、ダイスセットを用い、ガラス−アルミナ
グリーンシートに貫通孔を設けすると同時にＡｏ−Ｐｄ
グリーンシートから打抜かれた導体を打込んだ。次いで
スクリーン印刷法によって、Ａｇ−Ｐｄ導体ペーストを
スクリーン印刷した後、３枚のグリーンシートを積層し
１２０℃、１１００ｋ／ｍで熱圧着した。次いで得られ
た３層からなるグリーンシートＷｉｍ体を９００℃で焼
成し、第１３図のような回路基板を得た。
トとＡｇ−Ｐｄグリーンシートを重ね合わせ、直径０．
５■のバンチ、ダイスセットを用い、ガラス−アルミナ
グリーンシートに貫通孔を設けすると同時にＡｏ−Ｐｄ
グリーンシートから打抜かれた導体を打込んだ。次いで
スクリーン印刷法によって、Ａｇ−Ｐｄ導体ペーストを
スクリーン印刷した後、３枚のグリーンシートを積層し
１２０℃、１１００ｋ／ｍで熱圧着した。次いで得られ
た３層からなるグリーンシートＷｉｍ体を９００℃で焼
成し、第１３図のような回路基板を得た。
この結采、本発明によれば歪や亀裂のない高精度な多層
セラミック製回路基板が得られることが判った。
セラミック製回路基板が得られることが判った。
［発明の効果］
以上説明したように本発明によれば、以下のごとき効果
を奏する。
を奏する。
■ 絶縁シートに貫通孔を形成する際同時にその貫通孔
に導体シート片を打込むことができるので、製造工程を
簡略化し時間およびコストの節減が図れる。
に導体シート片を打込むことができるので、製造工程を
簡略化し時間およびコストの節減が図れる。
■ 導体シートをその焼成収縮率が絶縁シートと近似す
るように作成すれば、焼成時に同様の寸法収縮を起こす
ので焼成時に貫通孔の周辺に収縮むらや応力の発生がな
く、より高精度なセラミック製回路基板が得られる。
るように作成すれば、焼成時に同様の寸法収縮を起こす
ので焼成時に貫通孔の周辺に収縮むらや応力の発生がな
く、より高精度なセラミック製回路基板が得られる。
■ 従来の印刷による孔埋め法と違い、貫通孔に対応す
るランドの径を貫通孔より大きくする必要がなく、導体
回路パターンの高密度化が図れる。
るランドの径を貫通孔より大きくする必要がなく、導体
回路パターンの高密度化が図れる。
■ 各層の導体回路パターンの印刷時においては、特別
な手法を用いることなく公知のスクリーン印刷等を適用
できる。
な手法を用いることなく公知のスクリーン印刷等を適用
できる。
■ 印刷法では完全充填の難しい大口径の穴も充填出来
る。
る。
従って本発明は、生産の効率化に寄与するところが大で
あり、工業的価値が高い。
あり、工業的価値が高い。
第１〜４図は、本発明に係る貫通導体路の形成法の一連
の工程を説明する図、 第５図は複数の貫通孔を形成した例を示す図、第６図は
貫通孔を形成したグリーンシートに導体回路を印刷した
状態を示す図、 第７図および第８図はそれぞれ単層または多層のセラミ
ック製回路基板に貫通導体路を形成した例を示す図、 第９図および第１０図は導体シートと絶縁シートの関係
を説明する図、 第１１図は本発明の応用例を示す図、 第１２図および第１３図はそれぞれ実施例１および２に
よって得られたセラミック製回路基板を示す図である。 １・・・導体シート、２・・・絶縁シート、３・・・打
扱きオス型、４・・・打抜きメス型、５・・・単層セラ
ミック製回路基板、 ６・・・多層セラミック製回路基板、 ７・・・導体ペースト、８・・・供給リール、９・・・
巻取りリール。 特許出願人 ノリタケカンパニー リミテド株式会社
の工程を説明する図、 第５図は複数の貫通孔を形成した例を示す図、第６図は
貫通孔を形成したグリーンシートに導体回路を印刷した
状態を示す図、 第７図および第８図はそれぞれ単層または多層のセラミ
ック製回路基板に貫通導体路を形成した例を示す図、 第９図および第１０図は導体シートと絶縁シートの関係
を説明する図、 第１１図は本発明の応用例を示す図、 第１２図および第１３図はそれぞれ実施例１および２に
よって得られたセラミック製回路基板を示す図である。 １・・・導体シート、２・・・絶縁シート、３・・・打
扱きオス型、４・・・打抜きメス型、５・・・単層セラ
ミック製回路基板、 ６・・・多層セラミック製回路基板、 ７・・・導体ペースト、８・・・供給リール、９・・・
巻取りリール。 特許出願人 ノリタケカンパニー リミテド株式会社
Claims (1)
- 【特許請求の範囲】 １、複数の導体回路層を有するセラミック製回路基板を
製造する際に、該複数の導体回路層のうち所望の導体回
路層間を電気的に接続するための貫通導体路を形成する
方法であって、 導電性材料を主原料とする導電性グリーンシートと絶縁
性グリーンシートを重ね、該絶縁性グリーンシートの所
望位置に貫通孔を設ける打抜きメス型と打抜きオス型の
間に該絶縁性グリーンシートが該打抜きメス型に対面す
るように配置し、次いで該打抜きメス型および／または
該打抜きオス型を加圧進行させて、該絶縁性グリーンシ
ートに貫通孔を穿けると共に該導電性グリーンシートか
ら打抜かれた導電性グリーンシート片を該貫通孔に挿入
せしめ、その状態で該絶縁性グリーンシートを焼成する
ことを特徴とするセラミック製回路基板の貫通導体路の
形成法。 ２、前記導電性グリーンシートが、前記絶縁性グリーン
シートの焼成収縮率より１〜５％小さい焼成収縮率を有
する前記特許請求の範囲第１項記載の方法。 ３、前記導電性グリーンシートの厚さが、前記絶縁性グ
リーンシートと同じかあるいは大きい前記特許請求の範
囲第１または２項記載の方法。 ４、複数の導体回路層を有するセラミック製回路基板を
製造する際に、該複数の導体回路層のうち所望の導体回
路層間を電気的に接続するための貫通導体路を形成する
方法であつて、 導電性材料を主原料とする導電性グリーンシートと絶縁
性グリーンシートを重ね、該絶縁性グリーンシートの所
望位置に貫通孔を設ける打抜きメス型と打抜きオス型の
間に該絶縁性グリーンシートが該打抜きメス型に対面す
るように配置し、次いで該打抜きメス型および／または
該打抜きオス型を加圧進行させて、該絶縁性グリーンシ
ートに貫通孔を穿けると共に該導電性グリーンシートか
ら打抜かれた導電性グリーンシート片を該貫通孔に挿入
せしめ、該絶縁性グリーンシートの片面または両面に導
体ペーストにより、回路パターンをスクリーン印刷した
絶縁性グリーンシートを所望の枚数積層したのち、熱圧
着をし、焼成することを特徴とするセラミック製多層回
路基板の製造方法。 ５、前記導電性グリーンシートが、前記絶縁性グリーン
シートの焼成収縮率より１〜５％小さい焼成収縮率を有
する前記特許請求の範囲第４項記載の方法。 ６、前記導電性グリーンシートの厚さが、前記絶縁性グ
リーンシートと同じかあるいは大きい前記特許請求の範
囲第４または５項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19209185A JPS6252999A (ja) | 1985-09-02 | 1985-09-02 | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19209185A JPS6252999A (ja) | 1985-09-02 | 1985-09-02 | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252999A true JPS6252999A (ja) | 1987-03-07 |
Family
ID=16285498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19209185A Pending JPS6252999A (ja) | 1985-09-02 | 1985-09-02 | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252999A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072644A1 (fr) * | 1999-05-25 | 2000-11-30 | Mitsui Mining & Smelting Co., Ltd. | Feuille pour carte de circuits imprimes, procede de formation de trou d'interconnexion, feuille de resine a trou d'interconnexion charge, carte de circuits imprimes et procede de fabrication associe |
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| JP2004201135A (ja) * | 2002-12-19 | 2004-07-15 | Kyocera Corp | 高周波用配線基板およびその製造方法 |
| JP2016170926A (ja) * | 2015-03-12 | 2016-09-23 | トヨタ自動車株式会社 | 拡散層配設フレームアッセンブリーの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147770A (en) * | 1976-06-03 | 1977-12-08 | Ngk Insulators Ltd | Method of filling hole of metalized layer |
| JPS60132391A (ja) * | 1983-12-21 | 1985-07-15 | 松下電器産業株式会社 | セラミツク生シ−トの貫通孔内部を金属化する方法 |
-
1985
- 1985-09-02 JP JP19209185A patent/JPS6252999A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147770A (en) * | 1976-06-03 | 1977-12-08 | Ngk Insulators Ltd | Method of filling hole of metalized layer |
| JPS60132391A (ja) * | 1983-12-21 | 1985-07-15 | 松下電器産業株式会社 | セラミツク生シ−トの貫通孔内部を金属化する方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072644A1 (fr) * | 1999-05-25 | 2000-11-30 | Mitsui Mining & Smelting Co., Ltd. | Feuille pour carte de circuits imprimes, procede de formation de trou d'interconnexion, feuille de resine a trou d'interconnexion charge, carte de circuits imprimes et procede de fabrication associe |
| JP2001035968A (ja) * | 1999-07-01 | 2001-02-09 | Intersil Corp | ボールグリッドアレイを具えるパワー半導体実装パッケージ |
| JP2004201135A (ja) * | 2002-12-19 | 2004-07-15 | Kyocera Corp | 高周波用配線基板およびその製造方法 |
| JP2016170926A (ja) * | 2015-03-12 | 2016-09-23 | トヨタ自動車株式会社 | 拡散層配設フレームアッセンブリーの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799983A (en) | Multilayer ceramic substrate and process for forming therefor | |
| KR100521941B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| US5876536A (en) | Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate | |
| JPH05102342A (ja) | セラミツクシート中にバイアパターンを得る方法およびそれにより製造されたデバイス | |
| JPS6252999A (ja) | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 | |
| JPH09260844A (ja) | セラミック多層基板の製造方法 | |
| JP2004106540A (ja) | 複合体およびその製造方法、並びにセラミック基板の製造方法 | |
| EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
| JP2003068562A (ja) | 積層型セラミック電子部品の製造方法 | |
| US6709749B1 (en) | Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate | |
| JP4329253B2 (ja) | フリップチップ用セラミック多層基板の製造方法 | |
| JP2757657B2 (ja) | 多層配線セラミック基板の製造方法 | |
| JPS61124197A (ja) | セラミツク多層基板の製造方法 | |
| JP4517549B2 (ja) | 低温焼成セラミック基板の製造方法 | |
| JPH0250494A (ja) | 積層セラミック基板の製造方法 | |
| JPH0766554A (ja) | セラミックス基板の製造方法 | |
| JPS58197796A (ja) | セラミツク基板の製造方法 | |
| JP2583532B2 (ja) | 導体部を有するセラミック | |
| JPS59232489A (ja) | 多層セラミツク回路基板の製造方法 | |
| JPS61204920A (ja) | 積層セラミツク素子の成形方法 | |
| JP2002160978A (ja) | ガラスセラミック基板の製造方法 | |
| JP2007053293A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH0738258A (ja) | 多層セラミック焼結体の製造方法 | |
| JPH03114291A (ja) | 多層セラミック基板の製造方法 | |
| JPS6239558B2 (ja) |