JP2003068562A - 積層型セラミック電子部品の製造方法 - Google Patents

積層型セラミック電子部品の製造方法

Info

Publication number
JP2003068562A
JP2003068562A JP2001261096A JP2001261096A JP2003068562A JP 2003068562 A JP2003068562 A JP 2003068562A JP 2001261096 A JP2001261096 A JP 2001261096A JP 2001261096 A JP2001261096 A JP 2001261096A JP 2003068562 A JP2003068562 A JP 2003068562A
Authority
JP
Japan
Prior art keywords
laminated
preliminary
blocks
preliminary laminated
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001261096A
Other languages
English (en)
Other versions
JP3741007B2 (ja
Inventor
Shinichi Yukikawa
進一 幸川
Katsuhiko Ishida
勝彦 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001261096A priority Critical patent/JP3741007B2/ja
Publication of JP2003068562A publication Critical patent/JP2003068562A/ja
Application granted granted Critical
Publication of JP3741007B2 publication Critical patent/JP3741007B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 積層型セラミック電子部品を製造するにあた
って、複数のセラミックグリーンシートを積層し、プレ
スすることによって得られた生の積層体における導体膜
やビアホール導体等の位置ずれや歪みを生じにくくす
る。 【解決手段】 積み重ねられるべき複数のセラミックグ
リーンシートを複数のグループに分け、各グループ毎
に、複数のグリーンシートを積層して複数の予備積層ブ
ロック3,4を作製し、次いで、予備積層ブロック3,
4を仮プレスするにあたって、予備積層ブロック3,4
を、互いの間に付着防止用シート6,7を介在させなが
ら積み重ねた状態として、複数の予備積層ブロック3,
4を同一金型9内で同時に仮プレスする。次いで、複数
の予備積層ブロック3,4を積層し、本プレスすること
によって、生の積層体を得、この生の積層体を焼成し、
目的とする積層型セラミック電子部品を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品の製造方法に関するもので、特に、複数のセ
ラミックグリーンシートの積層工程およびプレス工程に
おける改良に関するものである。
【0002】
【従来の技術】この発明にとって興味ある従来技術とし
て、たとえば特開平4−282812号公報に記載され
たものがある。
【0003】この従来技術では、積層型セラミック電子
部品のための生の積層体を作製するにあたって、積層さ
れるべき複数のセラミックグリーンシートを複数のグル
ープに分け、各グループ毎に複数のセラミックグリーン
シートを積層し仮プレスすることによって、複数の予備
積層ブロックを作製し、次いで、複数の予備積層ブロッ
クを積層し本プレスすることによって、積層型セラミッ
ク電子部品のための最終的な生の積層体を得るようにし
ている。
【0004】この従来技術によれば、最終的な生の積層
体を得るため、複数のセラミックグリーンシートのすべ
てを一挙に積層しプレスする方法を採用する場合に比べ
て、積層における位置精度が向上し、また、セラミック
グリーンシート上に形成されていた導体膜の歪みを低減
できるという利点が奏される。
【0005】また、上述した従来技術に類似するものと
して、たとえば特開平3−283595号公報には、生
の積層体の一部となる複数のセラミックグリーンシート
を予め積層し仮プレスすることによって、予備積層ブロ
ックを得た後、ビアホール導体またはスルーホール導体
を設けるための穴を、この予備積層ブロックを貫通する
ように設け、この穴に導電性ペーストを充填することが
記載されている。
【0006】上述の特開平3−283595号公報に記
載の技術によれば、生の積層体の一部については、セラ
ミックグリーンシートの1枚毎に、穴を形成し、穴に導
電性ペーストを充填し、その後、積層する、というよう
な工程を経る必要がないので、穴形成工程および導電性
ペースト充填工程の数を少なくすることができるととも
に、前述した特開平4−282812号公報に記載の技
術の場合と同様、積層における位置精度が向上し、ま
た、歪みを低減できるため、導体膜およびビアホール導
体またはスルーホール導体の各々に関して、積層におけ
る位置ずれの問題を低減でき、また、ビアホール導体ま
たはスルーホール導体の導通不良の問題を低減できる。
【0007】
【発明が解決しようとする課題】上述した従来技術、特
に特開平4−282812号公報に記載された技術で
は、複数の予備積層ブロックが作製され、複数の予備積
層ブロックの各々に対して、別々に仮プレスが実施され
る。このとき、複数の予備積層ブロックの仮プレスを能
率的に済ませるためには、仮プレスのための金型を複数
用意し、各金型内に、別々に各予備積層ブロックを装填
して仮プレスを実施するようにしたり、さらなる能率化
のために、これら複数の予備積層ブロックの仮プレスを
同時に実施したりすることが行なわれることになる。
【0008】しかしながら、上述のような方法を採用す
ると、複数の予備積層ブロック間で互いに異なるプレス
歪みがもたらされることがある。その原因としては、ま
ず、複数の予備積層ブロック間での導体膜の配置状態の
相違、あるいはビアホール導体および/またはスルーホ
ール導体の配置状態の相違が考えられるが、そればかり
でなく、用いた金型またはプレス装置のいわゆる「く
せ」による場合も少なくない。
【0009】上述のように、複数の予備積層ブロック間
で互いに異なるプレス歪みが生じていると、これらを積
層して得られた最終的な生の積層体において、導体膜あ
るいはビアホール導体および/またはスルーホール導体
の位置ずれや歪みが異なる態様で生じる可能性が高い。
その結果、生の積層体から得られる積層型セラミック電
子部品が積層セラミックコンデンサの場合には、静電容
量のばらつきが生じたり、ビアホール導体またはスルー
ホール導体が設けられている多層セラミック基板の場合
には、ビアホール導体またはスルーホール導体における
導通不良が生じたりすることがある。
【0010】そこで、この発明の目的は、上述した問題
を解決し得る積層型セラミック電子部品の製造方法を提
供しようとすることである。
【0011】
【課題を解決するための手段】この発明は、複数のセラ
ミックグリーンシートを作製する、グリーンシート作製
工程と、特定のセラミックグリーンシート上に導体膜を
形成する、導体膜形成工程と、複数のセラミックグリー
ンシートが積層された生の積層体を作製する、積層体作
製工程と、生の積層体を焼成する、焼成工程とを備え
る、積層型セラミック電子部品の製造方法に向けられ
る。
【0012】上述した積層体作製工程は、複数のセラミ
ックグリーンシートを複数のグループに分け、各グルー
プ毎に複数のセラミックグリーンシートを積層して複数
の予備積層ブロックを作製する工程と、複数の予備積層
ブロックを積層方向に仮プレスする工程と、生の積層体
を得るため、仮プレスされた複数の予備積層ブロックを
積層する工程と、生の積層体を仮プレスでのプレス条件
以上のプレス条件で積層方向に本プレスする工程とを備
える。
【0013】そして、この発明は、前述した技術的課題
を解決するため、予備積層ブロックを仮プレスする工程
において、各予備積層ブロックを生の積層体においてと
る面方向と一致する面方向に配向させ、かつ互いの間に
付着防止用シートを介在させながら積み重ねた状態とし
て、複数の予備積層ブロックを同一金型内で同時に仮プ
レスするようにすることを特徴としている。
【0014】この発明において、予備積層ブロックを積
層する工程において、予備積層ブロック間に付着防止用
シートが位置する場合には、この付着防止用シートを除
去するようにされる。
【0015】また、予備積層ブロックを仮プレスする工
程は、各予備積層ブロックの積層方向における両端面上
に付着防止用シートを配置した状態で実施されることが
好ましい。
【0016】また、予備積層ブロックを仮プレスする工
程において、複数の予備積層ブロックは、生の積層体に
おいてとる積層順序と一致する積層順序をもって積み重
ねられることが好ましい。
【0017】また、付着防止用シートとしては、容易に
変形可能な樹脂フィルムが用いられることが好ましい。
【0018】この発明が、たとえばビアホール導体およ
び/またはスルーホール導体を備える多層セラミック基
板の製造方法に適用される場合には、予備積層ブロック
を仮プレスする工程の後、特定の予備積層ブロックに対
して、ビアホール導体またはスルーホール導体を設ける
ための穴を形成する工程と、穴に導電性ペーストを充填
する工程とをさらに実施することが好ましい。
【0019】
【発明の実施の形態】図1ないし図4は、この発明の一
実施形態による積層型セラミック電子部品の製造方法に
含まれる典型的な工程を順次示す断面図である。ここで
は、等価直列インダクタンスの低減化を可能とする、特
開2001−118746号公報に記載のような貫通導
体すなわちビアホール導体およびスルーホール導体を有
する、積層型セラミックコンデンサの製造方法が示され
ている。
【0020】まず、図1(1)に示すように、複数のセ
ラミックグリーンシート1が作製される。セラミックグ
リーンシート1の作製にあたっては、周知のように、た
とえば、ポリエチレンテレフタレートなどからなるキャ
リアフィルム上で、ドクターブレード法を適用して、セ
ラミックスラリーをシート状に成形することが行なわれ
る。
【0021】次に、特定のセラミックグリーンシート1
上に、所望のパターンをもって導体膜2が形成される。
導体膜2は、たとえば銀、銅またはニッケルのような導
電性金属粉末を含む導電性ペーストをスクリーン印刷法
等により対応のセラミックグリーンシート1上に付与す
ることによって形成される。
【0022】次に、同じく図1(1)に示すように、複
数のセラミックグリーンシート1が、複数のグループ、
たとえば2つのグループに分けられ、各グループ毎に複
数のセラミックグリーンシート1を積層して2つの予備
積層ブロック3および4が作製される。
【0023】次に、図1(2)に示すように、付着防止
用シート5、6、7および8が用意される。付着防止用
シート5〜8は、以後の工程において、予備積層ブロッ
ク3および4が互いに付着したり、予備積層ブロック3
および4の各々がプレスの金型等に付着したりすること
を防止するためのものである。
【0024】付着防止用シート5〜8は、好ましくは、
容易に変形可能な樹脂フィルムから構成され、より好ま
しくは、付着防止の機能を高めるため、この樹脂フィル
ムの少なくとも予備積層ブロック3または4に接触する
面には、離型剤が塗布される。
【0025】付着防止用シート5〜8を構成する樹脂フ
ィルムとしては、たとえば、ポリエチレンテレフタレー
ト、ポリエチレンナフタレート、ポリプロピレンまたは
ポリエチレン等からなるものが有利に用いられる。ま
た、付着防止用シート5〜8は、たとえばステンレス鋼
などからなる金属薄板から構成されてもよい。
【0026】図1(2)に示すように、付着防止用シー
ト5〜8は、予備積層ブロック3および4の各々の積層
方向における両端面上に位置するように配置されなが
ら、後述する図2(1)に示す金型9内に装填される。
予備積層ブロック3および4の間に位置する2枚の付着
防止用シート6および7については、その一方を省略し
てもよい。
【0027】なお、前述したように、セラミックグリー
ンシート1を成形する際に用いたキャリアフィルムを、
そのまま、付着防止用シート5〜8として用いるように
してもよい。この場合には、予備積層ブロック3および
4の各々の積層方向における端部に位置するセラミック
グリーンシート1についてのみ、キャリアフィルムが剥
離されずに残されることになる。
【0028】次に、図1(2)に示した積層順序をもっ
て、図2(1)に示すように、予備積層ブロック3およ
び4が、付着防止用シート5〜8とともに、金型9内に
装填される。金型9は、予備積層ブロック3および4を
受ける底板10と予備積層ブロック3および4を取り囲
む枠11とを備えている。
【0029】図2(1)および後述する図2(2)にお
いて、予備積層ブロック3および4は、省略的に図示さ
れているが、付着防止用シート5〜8との位置関係につ
いては、明確に理解され得るように図示されている。
【0030】金型9内において、予備積層ブロック3お
よび4の各々は、得ようとする最終的な生の積層体12
(図4(2)参照)においてとる面方向と一致する面方
向に配向されている。すなわち、予備積層ブロック3お
よび4の各々は、得ようとする最終的な生の積層体12
においてとる姿勢から、面方向に、たとえば180度や
90度といった回転をしていない方向に配向されてい
る。また、好ましくは、予備積層ブロック3および4
は、最終的な生の積層体12においてとる積層順序と一
致する積層順序をもって積み重ねられている。
【0031】次に、図2(2)に示すように、予備積層
ブロック3および4を積層方向に仮プレスする工程が実
施される。
【0032】より詳細には、金型9に向かって、ポンチ
13が矢印14で示すように作動し、たとえば100〜
200kgf/cm2 のプレス圧力が及ぼされ、それに
よって、2つの予備積層ブロック3および4が、同一の
金型9内で同時に仮プレスされる。
【0033】このように、2つの予備積層ブロック3お
よび4を、同一の金型9内で同時に仮プレスすることに
よって、予備積層ブロック3および4の間でのプレス歪
みの差を少なくすることができる。
【0034】次に、図2(3)に示すように、仮プレス
後の予備積層ブロック3および4が、付着防止用シート
5〜8とともに、金型9から取り出される。
【0035】次に、図3(1)に示すように、予備積層
ブロック3および4の各々に対して、ビアホール導体ま
たはスルーホール導体を設けるための穴15を形成する
工程が実施される。
【0036】上述した穴15を形成するため、たとえ
ば、パンチング、レーザまたはドリリング等が適用され
る。なお、図示の実施形態では、穴15は、すべて、両
端が開口とされた貫通する穴であったが、一方端のみが
開口とされた穴である場合には、これを形成するにあた
っては、レーザ光を照射する方法を適用することが好ま
しい。
【0037】また、図示の実施形態では、穴15は、付
着防止用シート5〜8をも貫通するように設けられてい
る。したがって、付着防止用シート5〜8の厚みや材質
は、このような穴あけに適したものとされることが好ま
しい。なお、図3(1)に示した穴15を形成する工程
に先立って、付着防止用シート5〜8を、予備積層ブロ
ック3および4から剥離しておいてもよい。
【0038】次に、図3(2)に示すように、穴15に
導電性ペースト16が充填される。この導電性ペースト
16としては、前述した導体膜2を形成するために用い
た導電性ペーストと実質的に同様のものを用いることが
できる。
【0039】導電性ペースト16の充填にあたっては、
たとえば、付着防止用シート5または6および7または
8上に導電性ペースト16を付与し、スキージ(図示せ
ず。)を作動させることによって、この導電性ペースト
16を穴15内に埋め込む方法、または、ディスペンサ
(図示せず。)を用いて、導電性ペースト16を穴15
内に注入する方法等を適用することができる。
【0040】また、穴15に導電性ペースト16を充填
しようとするとき、穴15の一方開口側から真空吸引を
実施しながら、他方開口側から導電性ペースト16を埋
め込みまたは注入するようにすれば、穴15への導電性
ペースト16の充填を能率的に行なうことができる。
【0041】また、この実施形態のように、付着防止用
シート5〜8を残したままで導電性ペースト16の充填
工程を実施すれば、付着防止用シート5〜8は、予備積
層ブロック3および4の各々の表面が導電性ペースト1
6によって汚されることを防止するように作用する。
【0042】次に、図4(1)に示すように、2つの予
備積層ブロック3および4を積層し、次いで、これらを
積層方向に本プレスする工程が実施される。
【0043】より詳細には、仮プレスされた後の予備積
層ブロック3および4は、これらの互いに対向する面上
に位置されていた付着防止用シート6および7のみが剥
がされ除去された後、金型17内に装填される。金型1
7は、前述の仮プレスにおいて用いた金型9の場合と同
様、底板18および枠19を備えている。
【0044】なお、図4(1)においても、前述の図2
(1)および(2)の場合と同様、予備積層ブロック3
および4が省略的に図示されている。
【0045】次に、同じく図4(1)に示すように、ポ
ンチ20を、金型17に向かって矢印21で示すように
作動させることにより、予備積層ブロック3および4を
積層方向に本プレスする工程が実施される。この本プレ
ス工程では、前述した仮プレス工程でのプレス条件以上
のプレス条件が適用され、たとえば、650〜750k
gf/cm2 のプレス圧力が適用される。
【0046】なお、図4(1)に示した本プレス工程に
おいて、付着防止用シート5および8をそのまま用いた
が、前述したように、付着防止用シート5〜8が仮プレ
ス工程後において剥がされる場合には、別の付着防止用
シートを用いるようにしてもよい。
【0047】上述の本プレス工程を実施した後に金型1
7から取り出された生の積層体12が、図4(2)に示
されている。
【0048】この生の積層体12は、必要に応じてカッ
トされ、その後、焼成され、それによって、目的とする
積層型セラミックコンデンサのような積層型セラミック
電子部品が得られる。この積層型セラミック電子部品
は、セラミックグリーンシート1によって与えられたセ
ラミック層、導体膜2ならびに穴15に充填された導電
性ペースト16によって与えられたビアホール導体およ
びスルーホール導体を備えている。
【0049】このような積層型セラミック電子部品にお
いて、前述したように、仮プレス工程の後に生じる予備
積層ブロック3および4の間でのプレス歪みの差を小さ
くすることができるので、導体膜2の位置ずれやビアホ
ール導体およびスルーホール導体の導通不良を生じにく
くすることができる。
【0050】以上、この発明を、図示した実施形態に関
連して説明したが、この発明の範囲内において、その
他、種々の変形例が可能である。
【0051】たとえば、図示の実施形態は、ビアホール
導体およびスルーホール導体を備える積層型セラミック
コンデンサの製造方法を例示したものであったが、この
発明は、ビアホール導体またはスルーホール導体を備え
ない積層型セラミックコンデンサの製造方法にも、ある
いは、積層インダクタまたは多層セラミック基板等の製
造方法にも適用することができる。
【0052】なお、ビアホール導体およびスルーホール
導体のいずれをも備えない積層型セラミック電子部品の
製造方法の場合には、前述した図3(1)および(2)
に示した工程を省略すればよい。
【0053】また、図示の実施形態では、積層されるべ
き複数のセラミックグリーンシート1を2つのグループ
に分けたが、このグループの数は任意に変更することが
できる。
【0054】
【発明の効果】以上のように、この発明によれば、積層
されるべき複数のセラミックグリーンシートを複数のグ
ループに分け、各グループ毎に複数のセラミックグリー
ンシートを積層して複数の予備積層ブロックを得てか
ら、これら複数の予備積層ブロックを積層して、最終の
生の積層体を得るようにしている。したがって、予備積
層ブロックを得る段階では、比較的少ない数のセラミッ
クグリーンシートを取り扱うに過ぎないので、セラミッ
クグリーンシートの積層の位置ずれや導体膜あるいはビ
アホール導体またはスルーホール導体の歪みや位置ずれ
を生じにくくすることができる。
【0055】また、予備積層ブロックを仮プレスする工
程において、各予備積層ブロックを生の積層体において
とる面方向と一致する面方向に配向させ、かつ互いの間
に付着防止用シートを介在させながら積み重ねた状態と
して、複数の予備積層ブロックを同一金型内で同時に仮
プレスするようにしているので、仮プレス工程後におい
て、予備積層ブロックの間でのプレス歪みの差を小さく
することができる。
【0056】したがって、複数の予備積層ブロックを積
層して生の積層体を得たとき、上述のプレス歪みの差に
起因する導体膜またはビアホール導体もしくはスルーホ
ール導体の位置ずれや歪みの差を生じにくくすることが
でき、前述したように、複数のセラミックグリーンシー
トを複数のグループに分け、各グループ毎に複数のセラ
ミックグリーンシートを積層して複数の予備積層ブロッ
クを作製する工程を採用したことによる効果が、阻害さ
れることなく、最大限に発揮されることができる。
【0057】その結果、この発明が、ビアホール導体お
よび/またはスルーホール導体を備える積層型セラミッ
ク電子部品の製造方法に適用された場合には、ビアホー
ル導体および/またはスルーホール導体での導通不良を
生じにくくすることができ、多層セラミック基板の製造
方法に適用された場合には、多層セラミック基板の小型
化を図りながらも配線の高密度化を有利に図ることがで
き、また、積層セラミックコンデンサの製造方法に適用
された場合には、積層セラミックコンデンサの小型化を
図りながらも大容量化を有利に図ることができる。
【0058】この発明において、予備積層ブロックを仮
プレスするにあたって、複数の予備積層ブロックが、生
の積層体においてとる積層順序と一致する積層順序をも
って積み重ねられると、仮プレス工程において隣り合う
予備積層ブロックの各々の界面近傍で歪みを同様の態様
で生じさせることができ、この同様の態様で歪みが生じ
た各部分が、本プレス工程で互いに接することになるの
で、仮プレス工程で生じたプレス歪みが、前述したよう
な位置ずれをもたらす可能性を低減することができる。
【0059】また、この発明において、付着防止用シー
トとして、容易に変形可能な樹脂フィルムを用いると、
複数の予備積層ブロックの仮プレス工程後のプレス歪み
をより一致させることが可能となり、複数の予備積層ブ
ロック間のプレス歪みの差をより小さくすることが可能
となる。
【0060】また、この発明において、予備積層ブロッ
クを仮プレスする工程の後、特定の予備積層ブロックに
対して、ビアホール導体またはスルーホール導体を設け
るための穴を形成し、穴に導電性ペーストを充填するよ
うにすれば、ビアホール導体またはスルーホール導体を
設けるための穴を形成する工程および導電性ペーストを
充填する工程の数を低減でき、また、個々のセラミック
グリーンシートに穴を設ける場合に比べて、穴の位置合
わせ不良によるビアホール導体またはスルーホール導体
の導通不良の問題をより生じにくくすることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態による積層型セラミック
電子部品の製造方法に含まれる典型的な工程を順次示す
断面図である。
【図2】図1に示した工程に続く典型的な工程を順次示
す断面図である。
【図3】図2に示した工程に続く典型的な工程を順次示
す断面図である。
【図4】図3に示した工程に続く典型的な工程を順次示
す断面図である。
【符号の説明】
1 セラミックグリーンシート 2 導体膜 3,4 予備積層ブロック 5〜8 付着防止用シート 9,17 金型 12 生の積層体 13,20 ポンチ 15 穴 16 導電性ペースト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 B28B 11/00 Z Fターム(参考) 4G055 AA08 AC01 AC09 BA14 5E001 AB03 AE02 AH01 AH09 AJ01 AJ02 5E062 DD04 FF01 5E317 AA24 BB04 BB11 CC22 CC25 CD31 CD32 GG14 5E346 AA12 AA15 AA38 AA42 AA43 BB01 CC17 CC60 DD02 EE24 EE30 FF18 GG08 HH07 HH11

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数のセラミックグリーンシートを作製
    する、グリーンシート作製工程と、 特定の前記セラミックグリーンシート上に導体膜を形成
    する、導体膜形成工程と、 複数の前記セラミックグリーンシートが積層された生の
    積層体を作製する、積層体作製工程と、 前記生の積層体を焼成する、焼成工程とを備える、積層
    型セラミック電子部品の製造方法であって、 前記積層体作製工程は、 複数の前記セラミックグリーンシートを複数のグループ
    に分け、各グループ毎に複数の前記セラミックグリーン
    シートを積層して複数の予備積層ブロックを作製する工
    程と、 複数の前記予備積層ブロックを積層方向に仮プレスする
    工程と、 前記生の積層体を得るため、仮プレスされた複数の前記
    予備積層ブロックを積層する工程と、 前記生の積層体を前記仮プレスでのプレス条件以上のプ
    レス条件で積層方向に本プレスする工程とを備え、 前記予備積層ブロックを仮プレスする工程は、各前記予
    備積層ブロックを前記生の積層体においてとる面方向と
    一致する面方向に配向させ、かつ互いの間に付着防止用
    シートを介在させながら積み重ねた状態として、複数の
    前記予備積層ブロックを同一金型内で同時に仮プレスす
    る工程を備えることを特徴とする、積層型セラミック電
    子部品の製造方法。
  2. 【請求項2】 前記予備積層ブロックを積層する工程
    は、前記予備積層ブロック間に位置する前記付着防止用
    シートを除去する工程を含む、請求項1に記載の積層型
    セラミック電子部品の製造方法。
  3. 【請求項3】 前記予備積層ブロックを仮プレスする工
    程は、各前記予備積層ブロックの積層方向における両端
    面上に前記付着防止用シートを配置した状態で実施され
    る、請求項1または2に記載の積層型セラミック電子部
    品の製造方法。
  4. 【請求項4】 前記予備積層ブロックを仮プレスする工
    程において、複数の前記予備積層ブロックは、前記生の
    積層体においてとる積層順序と一致する積層順序をもっ
    て積み重ねられる、請求項1ないし3のいずれかに記載
    の積層型セラミック電子部品の製造方法。
  5. 【請求項5】 前記付着防止用シートは、容易に変形可
    能な樹脂フィルムからなる、請求項1ないし4のいずれ
    かに記載の積層型セラミック電子部品の製造方法。
  6. 【請求項6】 前記予備積層ブロックを仮プレスする工
    程の後、特定の前記予備積層ブロックに対して、ビアホ
    ール導体またはスルーホール導体を設けるための穴を形
    成する工程と、前記穴に導電性ペーストを充填する工程
    とをさらに備える、請求項1ないし5のいずれかに記載
    の積層型セラミック電子部品の製造方法。
JP2001261096A 2001-08-30 2001-08-30 積層型セラミック電子部品の製造方法 Expired - Fee Related JP3741007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001261096A JP3741007B2 (ja) 2001-08-30 2001-08-30 積層型セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001261096A JP3741007B2 (ja) 2001-08-30 2001-08-30 積層型セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2003068562A true JP2003068562A (ja) 2003-03-07
JP3741007B2 JP3741007B2 (ja) 2006-02-01

Family

ID=19088192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261096A Expired - Fee Related JP3741007B2 (ja) 2001-08-30 2001-08-30 積層型セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP3741007B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012205A (ja) * 2003-05-28 2005-01-13 Kyocera Corp 積層セラミック電子部品の製造方法
JP2005044921A (ja) * 2003-07-25 2005-02-17 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および積層型セラミック電子部品
JP2006179956A (ja) * 2002-10-30 2006-07-06 Kyocera Corp コンデンサの製造方法
JP2006222442A (ja) * 2002-10-30 2006-08-24 Kyocera Corp コンデンサ、及び配線基板
KR101410895B1 (ko) * 2012-07-04 2014-06-23 박승남 고다층 pcb 제조방법
KR101452190B1 (ko) 2013-02-20 2014-10-22 주식회사 스마트코리아피씨비 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 pcb 제조방법
JP2015201477A (ja) * 2014-04-04 2015-11-12 日本特殊陶業株式会社 多層セラミック基板の製造方法
CN114220644A (zh) * 2021-12-14 2022-03-22 苏州长风航空电子有限公司 用于旋转变压器扭转转子的叠压装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179956A (ja) * 2002-10-30 2006-07-06 Kyocera Corp コンデンサの製造方法
JP2006222442A (ja) * 2002-10-30 2006-08-24 Kyocera Corp コンデンサ、及び配線基板
JP2005012205A (ja) * 2003-05-28 2005-01-13 Kyocera Corp 積層セラミック電子部品の製造方法
JP4544909B2 (ja) * 2003-05-28 2010-09-15 京セラ株式会社 積層セラミック電子部品の製造方法
JP2005044921A (ja) * 2003-07-25 2005-02-17 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および積層型セラミック電子部品
JP4547876B2 (ja) * 2003-07-25 2010-09-22 株式会社村田製作所 積層型セラミック電子部品の製造方法
KR101410895B1 (ko) * 2012-07-04 2014-06-23 박승남 고다층 pcb 제조방법
KR101452190B1 (ko) 2013-02-20 2014-10-22 주식회사 스마트코리아피씨비 이미지패턴 구현방법 및 이미지패턴 구현방법이 포함된 고다층 pcb 제조방법
JP2015201477A (ja) * 2014-04-04 2015-11-12 日本特殊陶業株式会社 多層セラミック基板の製造方法
CN114220644A (zh) * 2021-12-14 2022-03-22 苏州长风航空电子有限公司 用于旋转变压器扭转转子的叠压装置
CN114220644B (zh) * 2021-12-14 2023-09-22 苏州长风航空电子有限公司 用于旋转变压器扭转转子的叠压装置

Also Published As

Publication number Publication date
JP3741007B2 (ja) 2006-02-01

Similar Documents

Publication Publication Date Title
US5972140A (en) Method of fabricating multilayer structures with nonplanar surfaces
KR100475345B1 (ko) 적층 세라믹 기판 제작 방법
JP5971447B2 (ja) セラミック基板およびモジュール部品の製造方法
KR100449227B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP2003068562A (ja) 積層型セラミック電子部品の製造方法
EP1821588A1 (en) Process for producing multilayer wiring board
JP2003077756A (ja) 積層型セラミック電子部品の製造方法
JPH06283375A (ja) 積層電子部品の製造方法
JPH11354379A (ja) 積層体の製造方法及び積層体の製造装置
JPH11277518A (ja) セラミックグリーンシート積層装置及び積層方法
JP2004034448A (ja) 多層セラミック基板の製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP4352795B2 (ja) 積層セラミック電子部品の製造方法
JP4275428B2 (ja) 多層セラミック基板およびその製造方法
JPH06224557A (ja) キャビティ付きセラミック多層ブロックの製造方法
JP2001077505A (ja) スルーホール形成方法
JPS6252999A (ja) セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法
JP3266986B2 (ja) セラミック多層基板の製造方法
JPH06124848A (ja) 積層セラミックコンデンサの製造方法
JPH07307240A (ja) 積層セラミック電子部品の製造方法
JP2001079819A (ja) キャビティ付き多層基板
JPH10214747A (ja) 積層セラミック電子部品の製造方法及びそれに用いる積層体圧着装置
JP2002160211A (ja) 積層セラミック電子部品の製造方法
JP2003224360A (ja) キャビティ付き多層セラミック基板の製造方法
JPH08191033A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051031

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees