KR100433039B1 - 에피택셜웨이퍼및그제조방법 - Google Patents

에피택셜웨이퍼및그제조방법 Download PDF

Info

Publication number
KR100433039B1
KR100433039B1 KR1019960020001A KR19960020001A KR100433039B1 KR 100433039 B1 KR100433039 B1 KR 100433039B1 KR 1019960020001 A KR1019960020001 A KR 1019960020001A KR 19960020001 A KR19960020001 A KR 19960020001A KR 100433039 B1 KR100433039 B1 KR 100433039B1
Authority
KR
South Korea
Prior art keywords
layer
type layer
epitaxial
type
junction
Prior art date
Application number
KR1019960020001A
Other languages
English (en)
Other versions
KR970003445A (ko
Inventor
타다시게 사토
메구미 이마이
히토라 다카하시
Original Assignee
미쓰비시 가가꾸 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 가가꾸 가부시키가이샤 filed Critical 미쓰비시 가가꾸 가부시키가이샤
Publication of KR970003445A publication Critical patent/KR970003445A/ko
Application granted granted Critical
Publication of KR100433039B1 publication Critical patent/KR100433039B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

PN접합을 가지는 에피택셜 웨이퍼에 있어서, 광출력의 향상과 양호한 오믹(Ohmic)전극의 형성을 가능하게 한다. PN접합을 가지는 에피택셜 웨이퍼의 제1P형층을 기상성장법으로 성장시킨 후, 열확산법에 의해 제1P형에 제1P형층보다 높은 캐리어(Carrier)농도의 제2P형층을 형성한 것을 특징으로 한다.

Description

에피택셜 웨이퍼 및 그 제조방법
본 발명은 발광 다이오드(Diode : 이하, LED라고 함)용의 반도체 에피택셜 웨이퍼(Epitaxial Wafer) 및 그 제조방법에 관한 것이다.
근래에 화합물 반도체가 광반도체소자 재료로서 많이 사용되고 있다. 그리고, 상기 반도체 재료로서는 단결정기판상에 소망의 반도체 결정층을 에피택셜 성장(Epitaxial grouth)한 것을 사용하고 있다. 이는 현재 입수가능한 것 중에 기판으로서 사용되는 결정은 결함도 많고 순도도 낮으므로 그대로 발광소자로서 사용하는 것이 곤란하여, 이로 인해, 기판상에 소망의 발광파장을 얻기 위한 조성층을 에피택셜 성장시키고 있다. 주로 상기 에피택셜 성장층은 3원혼성결정층(Ternary compound mixed)이 사용되고 있다. 그리고, 에피택셜 성장층은 통상적으로 기상(氣相)성장 내지 액상(液相)성장법이 사용되고 있다. 기상(氣相)성장법은 석영제의 원자로내에 흑연제, 또는 석영제의 홀더를 배치하고 원료가스를 흘려 넣어 가열하는 방법에 의해 에피택셜 성장을 행하고 있다.
III-V족 화합물반도체는 가시광, 적외의 파장에 상당하는 밴드 갭(Band Gap:허용대)을 가지므로 발광소자로의 응용이 이루어지고 있다. 그중에서도 갈륨비소인(Gallium Arsenide Phosphide : 이하, GaAsP), 갈륨인(Gallium Phosphide : 이하, GaP)은 특히 LED재료로서 널리 이용되고 있다.
GaAs1-xPx을 예로 들어 설명하면, GaAs1-xPx(0.5 < x < 1)은 전도전자를 포획하는 이소 일렉트로닉 트랩(Iso Electronic Trap)으로 질소(N)를 도핑하므로써 발광 다이오드로서의 광출력을 10배정도 향상시킬 수 있다. 그래서, 통상적으로 GaP기판상에 성장한 GaAs1-xPx(0.45 < x ≤ 1.0)에는 질소를 도핑한다.
도 2에 GaAsP 에피택셜 웨이퍼의 종래의 구성을 나타낸다.
기상성장법은, 반응용기중에 원료가스를 흘려 넣고 N형의 GaP기판(1)상에 N형의 에피택셜층을 성장시킨다. 이 경우, 기판과 에피택셜층의 격자정수의 차이에 의한 격자편차가 발생하지 않도록 조성을 단계적으로 변화시킨 조성변화GaAsP층(2)을 중간층으로서 설치하여 일정 조성GaAsP층(3)(4)을 형성하고, 층(4)에는 이소 일렉트로닉 트랩(Iso Electronic Trap)으로 질소(N)를 도핑한다. 그 후의 가공공정에서 열확산에 의해 고농도의 아연을 확산시켜 에피택셜 표면에 4 ∼ 10㎛정도가 되는 P형의 층(5)을 형성한다. 이로 인해, 양호한 오믹(Ohmic)접촉을 안정되게 얻을 수 있다. 열확산법은 한번에 수십 ∼ 백장 정도의 에피택셜 웨이퍼를 처리할 수 있고, 코스트면에서 유리하므로, 일반적으로는 기상성장법에 의해 N형의 층만을 성장시킨 후에, 열확산법에 의해 P층을 형성하고 있다.
이들로 인해, 안정적인 LED를 얻을 수 있으나, PN접합부의 P층(5)의 캐리어(Carrier)농도가 너무 높아져서 광흡수가 증가하고, LED의 광출력의 저하를 초래하게 되고, 또 PN접합부가 열손상을 입어서 에피택셜층 결정의 품질이 저하되고 만다. 현저하게 확산온도를 낮추면 이들의 문제는 해결되나, P층의 두께가 너무 얇아져서 표면의 캐리어(Carrier)농도의 저하로 인해 양호한 오믹(Ohmic)접촉을 얻기가 힘들다.
상기한 바와 같이, 기상성장한 에피택셜 웨이퍼는 에피택셜, GaP기판 양방에 N형의 전도형을 가진다. 일반적으로, GaAsP의 에피택셜 성장에서는 아연을 도펀트(Dopant : 불순물)로서 사용하여 기상성장중에 P층을 성장시킬 수 있다. 기상성장으로 탄산 아연 가스를 사용하여 P형 도펀트(Dopant)인 아연을 도핑하면, 가장 보급화되어 있는 하이드라이드 수송법을 이용하였을 때에 성장온도가 높기 때문에 5 x 1018cm-3정도가 상한(上限)으로서, 그 이상의 농도로 도핑하는 것은 어렵다. 그래도 PN접합 부근의 P층의 캐리어(Carrier)농도가 PN접합부의 이하이므로, P층에 의한 광의 흡수를 억제할 수 있고 PN접합을 기상성장에 의해 한번에 할 수 있으므로 양질의 결정성을 갖게 할 수 있다. 또, 광출력은 열확산으로 P층을 형성한 것보다 통상적으로 20 ∼ 30%정도 향상시킬 수 있다. 또, 아무리 기상성장으로 아연을 고농도로 도핑하고자 성장조건을 조정하여도 에피택셜층의 결정성의 악화를 초래하고 만다.
통상적으로 Ⅲ-V족 화합물 반도체는 P층에 양호한 오믹(Ohmic)접촉의 전극을 형성하기 위해서 P형층의 캐리어(Carrier)농도를 1 x 1019cm-3이상으로 할 필요가 있다. 양호한 오믹(Ohmic)접촉을 얻기 위하여, 전극의 재료를 AuZn, AuNiZn등의 재료를 여러가지 연구해서 사용하거나, 다층 구조로 하거나, 전극의 재료조성을 바꾸는 등의 수법이 취해져왔다. 그래도, 가장 유효한 수법으로는 P층의 캐리어(Carrier)농도를 향상시키는 것으로, GaAs의 경우는 5 x 1018cm-3이상의 고농도로 아연을 도핑하는 것이었다. 그러나, 아연의 확산온도를 높여서 아연의 도핑량, 즉 캐리어(Carrier)농도를 높이면 반대로 발광한 광을 P층에서 흡수하는 것이 되고, 또한 열편차에 의한 결정결함을 발생시켜 LED의 발광출력의 저하를 초래한다. 또, LED의 광출력은 아연의 확산온도를 내려서 아연의 농도를 낮게, 즉 약 5 x 1018cm-3이하정도로 하면 향상되나, 한편으로는 캐리어(Carrier)농도가 내려가므로 P층의 오믹(Ohmic)전극의 형성이 곤란해지고, LED로 하였을 때의 순방향전압의 편차나 증가를 일으키고 만다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, PN접합을 가지는 에피택셜 웨이퍼에 있어서, P층중에서 PN접합부분과 오믹(Ohmic)접합부분은 각각 가장 적절한 캐리어(Carrier)농도에 차이가 있음을 발견하여 광출력의 향상과 양호한 오믹(Ohmic)전극의 형성을 가능하게 하는 최적의 P층의 구조를 제공하는 것과 상기 에피택셜 웨이퍼의 유효한 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 에피택셜 웨이퍼의 구성을 나타내는 도면,
도 2는 종래로부터의 에피택셜 웨이퍼의 구성을 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : GaP기판 2 : 조성변화 GaAsP층
3 : 일정조성 GaAsP층 4 : 일정조성 N도핑GaAsP층
6 : 제1P층 7 : 제2P층
그래서, 본 발명은 이러한 과제를 해결하기 위하여 예리하게 검토한 결과, P층을 2개의 층으로 이루어지는 구조로하고 또, LED의 특성을 결정하는 가장 큰 요인인 캐리어(Carrier)농도를 최적화 함으로써, 양호한 오믹(Ohmic)접촉을 안정되게 실현할 수 있고, 또한 종래보다도 LED의 광출력이 20 ∼ 30%향상되는 것을 발견한 것이다.
도 1에 본 발명의 에피택셜 웨이퍼의 구성을 나타낸다.
도 1에 있어서, GaP기판(1), 조성변화층(2), 일정조성층(3)(4)은 도 2에 나타낸 것과 동일한 것이다. 일반적으로, LED용으로서 GaP기판상에 성장한 GaAs1-xPx(0.45 < x ≤ 1.0)은 발광층이 되는 N형 층의 캐리어(Carrier)농도가 0.1 ∼ 2 x 1016cm-3으로, 바람직하게는 0.1 ∼ 0.9 x 1016cm-3이고 일정조성층(4)에는 발광센터로서 질소를 도핑하고 있다.
제1P층(6)은 기상성장법으로 제2P층(7)은 기상성장 후의 열확산으로 형성되고, PN접합면측의 제1P층(6)의 캐리어(Carrier)농도는 0.5 ∼ 5 x 1018cm-3, 바람직하게는 0.8 ∼ 3 x 1018cm-3가 가장 적당하다. 또, 제1P층(6) 및 제2P층(7)에는 질소를 도핑하거나, 혹은 일부분 또는 전부를 도핑하지 않아도 효과는 동일하다.
오믹(Ohmic)접촉용이 되는 P층은 캐리어(Carrier)농도가 5 x 1018cm-3이상, 바람직하게는 8 × 1018cm-3이상이 되도록 형성하므로써, LED용으로서 가장 적절한 구조로 할 수 있다. 또, 제1P층(6)과 제2P층(7)의 두께의 합계가 5㎛이하가 되면, 통상 약 280㎛각도의 LED구조로는 전류의 퍼짐이 불충분하므로 적절하지 않다. 전류의 퍼짐을 충분하게 하기 위해서는, 제1P층(6)과 제2P층(7)의 두께의 합계가 8㎛이상, 바람직하게는 20㎛이상으로 되는 것이 요구되고 있다. 기상성장법을 이용하면, 확산법보다도 두꺼운 P층을 용이하게 형성할 수 있고 20㎛이상의 층두께를 얻을 수 있다.
이와 같은 2단계의 캐리어(Carrier)농도를 가지는 P층의 구조는 확산법만으로도 실현할 수 있으나, 낮은 캐리어(Carrier)농도와 깊은 확산층두께를 얻는 것은 원리적으로 어렵다. 특히 8㎛이상, 바람직하게는 20㎛이상의 층두께를 얻기 위해서는 미리 바닥 캐리어(Carrier)의 제1P층(6)을 기상성장중에 형성하고, 그 뒤에 확산에 의해 제1P(6)의 표면에 높은 캐리어(Carrier)농도인 제2P층(7)을 형성하는 것이 바람직하다.
기상성장법은 유기금속기상법(MO-CVD), 분자선 에피택셜법(MBE), 할로겐(Halogen)수송법등도 유효한데, 할로겐(Halogen)수송법중의 특히 하이드라이드법이 양산성면에서 풍부하고, 고순도의 결정을 얻을 수 있는 점에서 바람직하다.P형 도펀트(Dopant)로서는 아연, 마그네슘등으로써, 예를 들면 탄산 아연((C2H5)2Zn), 시클로펜타 디에닐 마그네슘(Cyclopentadienyl Magnesium)(Cp2Mg)등의 유기금속화합물로서 반응로(Reaction Furnace)내에 공급하는 것이 바람직하다. 마그네슘을 도펀트(Dopant)로 하면 고농도의 캐리어(Carrier)농도를 얻을 수 있고, 기상성장만으로 본 발명의 캐리어(Carrier)농도와 층두께의 구성을 실현할 수 있다.
본 발명은 PN접합을 가지는 에피택셜 웨이퍼의 P형층을 2단계의 캐리어(Carrier)농도를 가지는 구조로 하고, PN접합측의 캐리어(Carrier)농도를 억제하므로써 높은 광출력을 얻을 수 있고, P형층 표면측의 캐리어(Carrier)농도를 높임으로써 양호한 오믹(Ohmic)접촉을 얻을 수 있다. 또, 기상성장법을 이용하여 P형층을 형성함으로써 PN접합을 형성할 때에 확산에 의한 열손상을 받는 일이 없고, LED를 제작했을 때에 충분한 전류확산을 얻을 수 있을 정도로 충분히 두꺼운 P층두께를 용이하게 얻을 수 있게 된다.
이하, 본 발명의 실시예를 설명한다.
Gap기판 및 고순도 갈륨(Ga)을, Ga저장용 석영보드부의 에피택셜 원자로내의 소정의 장소에 각각 설치했다. Gap기판은 유황(S)이 3 ∼ 10 x 1017원자개/㎤첨가되고, 직경이 50mm인 원형이고, (100)면으로부터 [001]방향으로 6° 편심해서 위치한 면을 가지는 Gap기판을 사용해서, 이들을 동시에 홀더상에 배치하고 홀더는 매분 3 회전시켰다. 다음으로, 질소(N2)가스를 상기 원자로내에 15분간 도입하고, 공기를충분히 치환제거한 후 캐리어(Carrier)가스로서 고순도수소(H2)를 매분 9600cc도입하여, 질소(N2)의 흐름을 정지시켜 승온공정으로 들어갔다. 상기 갈륨(Ga)이 도입된 석영보드설치부분 및 Gap단결정기판설치부분의 온도가 각각 800℃ 및 930℃로 일정하게 유지되어 있는 것을 확인한 후, 첨단부 발광파장 630 ± 10nm의 GaAs1-xPx에피택셜막의 기상성장을 개시했다.
먼저, 농도50ppm의 수소가스로 희석된 n형 불순물인 디에틸텔루르((C2H5)2Te)를 매분 25cc도입하고, 주기율표 제Ⅲ족 원소성분원료로서의 GaCl을 매분 369cc생성시키기 위하여, 고순도염화수소가스(HCl)를 상기 석영보드중의 갈륨(Ga)저장로에 매분 369cc불어넣어, 갈륨(Ga)저장로 상부표면으로부터 불어나오게 했다. 한편, 주기율표 제V족 원소성분으로서, H2로써 농도10%로 희석시킨 인화수소(PH3)를 매분 910cc도입하면서, 20분간에 걸쳐 제 1 층인 GaP층을 GaP단결정기판상에 성장시켰다.
다음으로, (C2H5)2Te, HCl, PH3의 각 가스의 도입량을 바꾸지 않고 H2로써 농도를 10%로 희석시킨 희화(稀化)수소(AsH3)의 도입량을 매분 Occ로부터 매분 431cc까지 서서히 증가시키고, 동시에 GaP기판의 온도를 930℃로부터 870℃까지 서서히 온도를 하강시켜 90분간에 걸쳐 제 2 의 GaAs1-xPx에피택셜층을 제 1 의 GaP에피택셜층상에 성장시켰다(조성변화층).
다음으로, 30분간은 (C2H5)2Te, HCl, PH3, AsH3의 도입량을 바꾸지 않고, 즉 매분 각각 15cc, 369cc, 910cc, 431cc로 유지하면서, 제 3 의 GaAs1-xPx에피택셜층을 제 2 의 GaAs1-xPx에피택셜층상에 성장시켰다(일정조성층).
다음으로, 10분간은 (C2H5)2Te의 도입량을 매분 1cc로 감소시켜, HCl, PH3, AsH3의 양을 바꾸지 않고 도입하면서, 여기에 질소 이소 일렉트로닉 트랩(Iso Electronic Trap)첨가용으로서 매분 214cc의 고순도 암모니아가스(NH3)를 첨가하여 제 4 의 GaAs1-xPx에피택셜층을 제 3 의 GaAs1-xPx에피택셜층상에 성장시켰다(일정조성N도핑층).
마지막 40분간은 (C2H5)2Te, HCl, PH3, AsH3, NH3의 양을 바꾸지 않고 P형 도펀트(Dopant)가스를 공급하기 위하여 25℃로 일정하게 보온된 (C2H5)2Zn첨부의 봄베(Bombe)에 H2가스를 매분50cc도입해서 (C2H5)2Zn증기를 함유시키고, 그 H2가스를 도입하여 제 5 의 P형 GaAs1-xPx에피택셜층을 제 4 의 GaAs1-xPx에피택셜층상에 성장시켜 기상성장을 완료했다.
제1, 제 2, 제 3 제 4, 제 5의 에피택셜층의 막두께는 각각 5㎛, 40㎛, 16㎛, 8㎛, 21㎛이었다.
다음으로, 성장한 에피택셜 웨이퍼의 반을 ZnAs2를 확산원으로하여 P형 불순물인 Zn과 함께 아무것도 코팅하지 않고 석영앰플(Ampul)내에 진공봉입시켜, 760℃의 온도로 표면으로부터 4㎛의 두께까지 Zn을 확산시켰다. P층의 캐리어(Carrier)농도는 영국 폴라론사 제작의 반도체 프로필 플로터(Semiconductor profile plotter)장치에 의해 측정했다. 나머지 반의 확산시키지 않는 에피택셜 웨이퍼의 P층의 캐리어(Carrier)농도는 2 x 1018cm-3이었다. 확산된 것은 표면측은 1.2 x 1019cm-3으로 PN접합측은 2 x 1018cm-3이었다. 제 4 층은 확산한 것과 확산하지 않은 것은 동일하게 N형이고, 캐리어(Carrier)농도는 8 x 1015cm-3이었다. 이어서, 진공증착에 의한 전극형성 등을 행하여 500㎛ x 500㎛ x 180㎛(두께)의 각주형 발광 다이오드를 형성하고 휘도치는 10A/㎠ 에폭시 코팅없이 측정했다. 확산하지 않은 칩은 100칩으로 순방향전압이 2.3 ± 0.5V로 편차가 생기고, P층의 전극접촉부분의 발열을 위하여 광출력이 저하되어서 평균은 2400Ft · L이고 첨단부 파장은 632 ± 4nm이었다. 이에 비해, 확산시킨 것은 15칩으로 순방향전압 1.8 ± 0.1V이고 광출력은 6100Ft · L, 첨단부 파장은 631 ± 3nm이었다.
상기 제 4 층을 50분간 성장시키고 제 5 층을 성장하지 않는 조건 이외에는 모두 실시예와 동일하게 기상성장을 완료했다. 에피택셜막의 제 1, 제 2, 제 3, 제 4 의 에피택셜층의 막두께는 각각 5㎛, 39㎛, 15㎛, 27㎛이었다.
제 4 층의 캐리어(Carrier)농도는 표면에 숏키 배리어 다이오드(Schottky barrier diode)를 제작하여 C-V법으로 측정한 바에 의하면 7 x 1016cm-3이었다. 다음으로 ZnAs2를 확산원으로 하여 P형불순물인 Zn과 아무것도 코팅하지 않은 에피택셜 웨이퍼를 석영앰플내에 봉입하고, 760℃의 온도로 확산시켜서 표면으로부터 4㎛의 깊이까지 PN접합을 형성했다. P층의 캐리어(Carrier)농도는 영국 폴라론사 제작의 반도체 프로필 플로터(Semiconductor profile plotter)장치에 의해 측정했다. 확산한 것은 표면측이 1.5 x 1019cm-3이었다. 제 4 층은 N형으로 캐리어(Carrier)농도는 8 x 1015cm-3이었다. 이어서, 진공증착에 의한 전극형성 등을 행하여 500㎛ x 500㎛ x 180㎛(두께)의 각주형상 발광 다이오드를 형성하고 휘도치는 10A/㎠ 에폭시 코팅없이 측정했다. 15칩인 순방향전압 1.8 ± 0.1V로 광출력은 3400Ft · L, 첨단부 파장은 631 ± 3nm였다.
이상과 같이 본 발명에 의하면, 표시용의 소자로서 LED의 광출력이 높은 에피택셜 웨이퍼를 안정되게 제공할 수 있다. LED는 옥외에서 사용되므로 광출력의 향상은 절실히 요구되고 있으나, 광출력에 가장 중요한 PN접합부분의 캐리어(Carrier)농도를 억제할 수 있으므로, 높은 광출력을 얻을 수 있다. 그리고, 기상성장법을 이용하면 PN접합부분의 P층의 캐리어(Carrier)농도를 안정되게 억제할 수 있고, LED를 제작했을 때에 충분한 전류퍼짐을 얻을 수 있을 정도의, 충분히 두꺼운 P층을 용이하게 얻을 수 있다. 또, 기상성장은 PN접합을 형성할 때에 확산의 열손상을 받는 일이 없이 보다 고품질의 PN접합을 얻을 수 있고, 높은 광출력을 얻을 수 있다. 또한, 확산에 의해 P층표면측을 고캐리어(Carrier)농도로 하므로써양호한 오믹(Ohmic)접합을 실현할 수 있다. 또, 본 실시예에서는 기상성장의 P형 도펀트를 아연으로 했으나, 마그네슘을 사용하여 기상성장한 것에 아연등으로 열확산하여도 같은 효과를 얻을 수 있다.

Claims (11)

  1. PN접합을 가지는 에피택셜 웨이퍼에 있어서, 에피택셜층이 GaAsP 또는 GaP이고, P형층은 제1P형층과 제2P형층으로 이루어지고, P형층의 캐리어 농도는,
    제1P형층 : 0.5 ∼ 5 × 1018cm-3,
    제2P형층 : 5 x 1018cm-3이상
    이고, 제1P형층과 제2P형층은 인접하고, 또한 제1P형층은 PN접합에, 제2P형층은 에피택셜층 표면에 접하고 있는 것을 특징으로 하는 에피택셜 웨이퍼.
  2. PN접합을 가지는 에피택셜 웨이퍼에 있어서, 에피택셜층이 GaAsP 또는 GaP이고, P형층은 제1P형층과 제2P형층으로 이루어지고, P형층의 캐리어 농도는,
    제1P형층 : 0.8 ∼ 3 x 1018cm-3,
    제2P형층 : 8 x 1018cm-3이상
    이고, 제1P형층과 제2P형층은 인접하고, 또한 제1P형층은 PN접합에, 제2P형층은 에피택셜층 표면에 접하고 있는 것을 특징으로 하는 에피택셜 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    에피택셜층은 GaAs1-xPx(0.45 < x < 1)이고, 기판은 GaP인 것을 특징으로 하는 에피택셜 웨이퍼.
  4. 제1항 또는 제2항에 있어서,
    적어도 PN접합면을 구성하는 N층측에, 또는 N층과 P층의 양측에 질소가 도핑되어 있는 것을 특징으로 하는 에피택셜 웨이퍼.
  5. 제1항 또는 제2항에 있어서,
    제1P형층과 제2P형층의 두께의 합계가 8㎛ 이상인 것을 특징으로 하는 에피택셜 웨이퍼.
  6. 제1항 또는 제2항에 있어서,
    제1P형층과 제2P형층의 두께의 합계가 20㎛ 이상인 것을 특징으로 하는 에피택셜 웨이퍼.
  7. 제1항 또는 제2항에 있어서,
    P형 도펀트가 아연 또는 마그네슘 또는 둘 다인 것을 특징으로 하는 에피택셜 웨이퍼.
  8. 제1항 또는 제2항에 기재된 에피택셜 웨이퍼의 제조방법에 있어서,
    제1P형층을 기상성장법으로 성장시킨 후, 열확산법에 의해 제1P형층에 제1P형층보다 높은 캐리어 농도의 제2P형층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  9. 제8항에 있어서,
    성장법은 할로겐(Halogen)수송법 또는 하이드라이드법인 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  10. 제8항에 있어서 ,
    성장법은 하이드라이드법인 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
  11. 제8항에 있어서,
    기상성장에 사용하는 P형 도펀트(Dopant)가스는 아연 혹은 마그네슘의 유기금속화합물인 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.
KR1019960020001A 1995-06-06 1996-06-05 에피택셜웨이퍼및그제조방법 KR100433039B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13962395A JP3143040B2 (ja) 1995-06-06 1995-06-06 エピタキシャルウエハおよびその製造方法
JP95-139623 1995-06-06

Publications (2)

Publication Number Publication Date
KR970003445A KR970003445A (ko) 1997-01-28
KR100433039B1 true KR100433039B1 (ko) 2004-08-18

Family

ID=15249599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020001A KR100433039B1 (ko) 1995-06-06 1996-06-05 에피택셜웨이퍼및그제조방법

Country Status (5)

Country Link
US (1) US5856208A (ko)
JP (1) JP3143040B2 (ko)
KR (1) KR100433039B1 (ko)
DE (1) DE19622704A1 (ko)
TW (1) TW395064B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854693B2 (ja) * 1996-09-30 2006-12-06 キヤノン株式会社 半導体レーザの製造方法
JP3332785B2 (ja) * 1997-02-28 2002-10-07 シャープ株式会社 半導体発光素子およびその製造方法
JP3301371B2 (ja) * 1997-05-27 2002-07-15 信越半導体株式会社 化合物半導体エピタキシャルウェーハの製造方法
JP3181262B2 (ja) * 1998-06-04 2001-07-03 スタンレー電気株式会社 平面実装型led素子およびその製造方法
DE102004060624B4 (de) * 2004-12-16 2010-12-02 Siltronic Ag Halbleiterscheibe mit epitaktisch abgeschiedener Schicht und Verfahren zur Herstellung der Halbleiterscheibe
JP5310369B2 (ja) * 2009-08-06 2013-10-09 信越半導体株式会社 エピタキシャルウェーハおよび発光ダイオード
JP2010206220A (ja) * 2010-06-09 2010-09-16 Shin Etsu Handotai Co Ltd エピタキシャルウェーハ
JP5862472B2 (ja) * 2012-06-15 2016-02-16 信越半導体株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP6943114B2 (ja) * 2017-09-26 2021-09-29 沖電気工業株式会社 発光サイリスタ、光プリントヘッド、及び画像形成装置
CN112154535B (zh) * 2018-05-24 2024-04-30 三菱电机株式会社 Iii-v族化合物半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513811A (ja) * 1991-07-08 1993-01-22 Omron Corp 半導体発光素子及びその製造方法
JPH06268256A (ja) * 1993-03-13 1994-09-22 Epitetsukusu:Kk 発光ダイオ−ド用エピタキシャルウエハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1112411A (en) * 1965-01-21 1968-05-08 Mullard Ltd Improvements in and relating to semiconductor devices
US3654497A (en) * 1969-12-01 1972-04-04 Bell Telephone Labor Inc Semiconductor lasers utilizing internal saturable absorbers
US3964940A (en) * 1971-09-10 1976-06-22 Plessey Handel Und Investments A.G. Methods of producing gallium phosphide yellow light emitting diodes
JPS581539B2 (ja) * 1978-07-07 1983-01-11 三菱化成ポリテック株式会社 エピタキシヤルウエハ−
JPH0294577A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 発光素子用気相エピタキシャルウェハ
JPH06105796B2 (ja) * 1989-05-30 1994-12-21 信越半導体株式会社 発光ダイオードおよびその製造方法
JPH04328878A (ja) * 1991-04-29 1992-11-17 Epitetsukusu:Kk 発光ダイオ−ド用エピタキシャルウエハの製造方法
JPH04328823A (ja) * 1991-04-29 1992-11-17 Epitetsukusu:Kk 発光ダイオ−ド用エピタキシャルウエハの製造方法
JPH07153700A (ja) * 1993-11-26 1995-06-16 Sony Corp 有機金属気相成長法及び発光素子作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513811A (ja) * 1991-07-08 1993-01-22 Omron Corp 半導体発光素子及びその製造方法
JPH06268256A (ja) * 1993-03-13 1994-09-22 Epitetsukusu:Kk 発光ダイオ−ド用エピタキシャルウエハの製造方法

Also Published As

Publication number Publication date
DE19622704A1 (de) 1996-12-19
TW395064B (en) 2000-06-21
JPH08335715A (ja) 1996-12-17
US5856208A (en) 1999-01-05
JP3143040B2 (ja) 2001-03-07
KR970003445A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
KR100433039B1 (ko) 에피택셜웨이퍼및그제조방법
US7928447B2 (en) GaN crystal substrate, fabricating method of GaN crystal substrate, and light-emitting device
US4216484A (en) Method of manufacturing electroluminescent compound semiconductor wafer
US5442201A (en) Semiconductor light emitting device with nitrogen doping
US4218270A (en) Method of fabricating electroluminescent element utilizing multi-stage epitaxial deposition and substrate removal techniques
JP3625686B2 (ja) 化合物半導体エピタキシャルウエハとその製造方法及び、これを用いて製造される発光ダイオード
JP3146874B2 (ja) 発光ダイオード
JPH05243613A (ja) 発光素子およびその製造方法
JP3633806B2 (ja) エピタキシャルウエハ及び、これを用いて製造される発光ダイオード
JP4024965B2 (ja) エピタキシャルウエハおよび発光ダイオード
JP3762575B2 (ja) 発光ダイオード
JPH1065211A (ja) 発光ダイオード
JPH08335555A (ja) エピタキシャルウエハの製造方法
US6218681B1 (en) Gallium arsenide phosphide epitaxial wafer and light emitting diode
JP2001036133A (ja) エピタキシャルウエハおよび発光ダイオード
JP3625677B2 (ja) エピタキシャルウエハと発光ダイオード及び、その製造方法
JP2001036138A (ja) エピタキシャルウエハの製造方法
JPH05343740A (ja) りん化ひ化ガリウムエピタキシャルウエハ
JP3140037B2 (ja) 半導体発光素子
JP2000164923A (ja) エピタキシャルウエハおよび発光ダイオード
JP3525704B2 (ja) りん化ひ化ガリウムエピタキシャルウエハ及び発光ダイオード
JP3156514B2 (ja) 半導体エピタキシャルウェハの製造方法
JP3785705B2 (ja) りん化ひ化ガリウム混晶エピタキシャルウエハおよび発光ダイオード
JP3698081B2 (ja) 化合物半導体素子、その製造方法、発光素子及びランプ
JP2001031500A (ja) エピタキシャルウエハの製造方法および発光ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 12

EXPY Expiration of term