KR100382951B1

KR100382951B1 - 압전트랜스의 구동회로

Info

Publication number: KR100382951B1
Application number: KR10-2000-7006851A
Authority: KR
Inventors: 나카니시히데유키; 고바야시다카히로
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 1998-10-21
Filing date: 1999-10-19
Publication date: 2003-05-09
Also published as: EP1050954A1; DE69922634D1; US6407480B1; CN1171376C; WO2000024115A1; DE69922634T2; CN1287707A; EP1575155A1; EP1050954A4; EP1050954B1; KR20010033383A; CN1571261A

Abstract

저주파의 클록으로 주파수 분해능력이 높은 구동펄스를 얻을 수 있고, 또한 저비용의 구성으로 전압검출을 행하며, 디지털처리 가능한 압전트랜스의 구동회로를 제공하기 위하여, 본 발명에 관한 압전트랜스의 구동회로는, 오차전압연산회로가 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하고, 주파수설정회로가 오차데이터에서 압전트랜스의 구동펄스의 주파수를 M 비트데이터로서 설정하고, 분주비분산분주회로가 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하도록 구성되어 있으며, 분주비분산분주회로의 분주비가 압전트랜스의 구동펄스의 N주기(N은 정수)의 기간으로 분산되고, N주기의 기간의 평균 분주비가 상기 주파수 설정회로에서 출력되는 M비트 데이터를 N으로 제산한 값과 실질적으로 동등해지도록 구성되어 있다.

Description

압전트랜스의 구동회로{CIRCUIT FOR DRIVING PIEZOELECTRIC TRANSFORMER}

근년, 액정디스플레이모니터가 카메라일체형 VTR이나 디지털카메라 등의 휴대용 소형영상기기에 부착되어 있다. 이와 같은 소형영상기기의 액정디스플레이모니터의 백라이트 등에 다용되는 냉음극관을 구동하기 위한 승압트랜스로서, 종래로부터 이용되고 있는 전자트랜스 대신에, 박형으로 하는 거, 고효율로 하는 것, 자력선이 생기지 않도록 하는 것이 가능한 압전트랜스가 이용되고 있다. 압전트랜스는 압전소자의 일차전극에 입력교번전압을 부여하여 피에조효과를 이용하여 기계진동을 발생시키고, 이차측전극에서 압전트랜스의 형상으로 정해지는 승압비로 전압 증폭된 전압을 꺼내는 전압변환소자이다. 압전트랜스는 권선을 이용하여 자기에너지를 개재시켜 변압하는 방법은 아니므로, 누출 자속이 생길 일은 없다. 이 때문에, 인버터의 외부에 잡음을 내지 않는다는 장점이 있다. 이 외에, 압전트랜스는외형치수로 정해지는 공진주파수만을 선택하여 출력하기 때문에, 출력파형이 정현파에 가깝고, 고주파잡음의 발생이 적다고 하는 이점도 있다. 또한, 압전트랜스는 세라믹재료를 소결한 무기질이기 때문에, 발연이나 발화의 위험이 없다는 이점을 갖고 있다.

도 61은 압전트랜스가 일반적인 특성을 나타내는 그래프이며, 가로축은 입력전압의 주파수 [Hz]를 나타내고, 세로축은 출력값 [dB]를 나타내고 있다.

도 61에 나타낸 바와 같이, 압전트랜스는 공진 특성을 갖고 있고, 일차측 전극에 입력되는 교류전압의 주파수에 따라서 2차측 전극으로부터 얻어지는 출력값은 다르다. 따라서, 압전트랜스에 있어서는, 백라이트의 휘도를 일정하게 제어하기 위해서, 압전트랜스에 입력되는 교류전압의 주파수를 제어함에 의해, 이차측전극으로부터 출력되는 전압을 원하는 레벨로 조정하는 것이 가능하다. 이와 같이, 압전트랜스의 2차측전극으로부터 원하는 레벨의 전압이 출력될 수 있음으로써, 냉음극관에 안정된 전압이 인가된다. 이러한 압전트랜스의 구동회로가 전형적인 기술이 일본의 월간지의 닛께이 엘렉트로닉스, 1994년 11월 7일호(No. 621)147페이지∼157페이지에 개시되어 있다.

이하, 상기 선행기술의 압전트랜스의 구동회로의 구성에 관해서 도 62를 사용하여 간단히 설명한다. 도 62는 상기 종래의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다.

도 62에 있어서, 압전트랜스(101)는 증폭된 전압을 얻기 위한 변압소자이다. 압전트랜스(101)의 전단에 배치되어 있는 프리 트랜스인 코일트랜스(102)는, 전자트랜스이며, 압전트랜스(101)의 승압부족을 보충하기 위해서 설치된다. 냉음극관 (103)에는 압전트랜스(101)부터의 전압이 인가된다. 전류검출기(104)는 냉음극관 (103)에 흐르는 전류를 검출하여, 전압신호로 변환한다. 정류회로(105)는 전류검출기(104)로부터 출력된 정현파형의 교류전압을 정류하여, 거의 직류전압의 검출신호로 변환한다. 제 1 가산기(107)는 정류회로(105)로부터 출력된 검출신호와 외부에서 입력된 기준데이터(기준전압)인 휘도설정전압의 차전압을 연산한다. 필터회로인 적분기(150)는 제 1 가산기(107)로부터 출력된 차전압을 적분하여, 직류전압으로 변환한다.

제 2 가산기(180)는, 적분기(150)의 출력인 직류전압과 전원투입시의 압전트랜스(101)의 발진주파수를 정하는 초기값을 덧붙여, 주파수설정전압을 출력한다. V-F 변환기(190)는 상기 주파수설정전압에 따른 주파수로 발진한다. V-F 변환기 (190)에 있어서, 주파수설정전압이 음인 경우는 발진주파수가 높아지도록 설정되어 있고, 양인 경우는 발진주파수가 낮게 되도록 설정되어 있다. 또한, V-F 변환기 (190)는, 전원투입시에 압전트랜스(101)의 공진주파수보다 충분히 높은 주파수로 발진하도록 설정되어 있다. 파워트랜지스터인 구동회로(110)는 V-F 변환기 (190)에서 출력된 신호를 증폭하여, 코일트랜스(102)를 구동한다.

이상과 같이 구성된 압전트랜스(101)의 구동회로에 있어서, 전원투입시에 있어서, V-F 변환기(190)가 압전트랜스(101)의 공진주파수보다 높은 주파수로 발진하고, 압전트랜스(101)로부터는 그 공진주파수의 전압레벨보다도 낮은 전압이 2차측전극에서 출력된다. 이 압전트랜스(101)의 2차측전극으로부터 출력된 전압은 냉음극관(103)에 인가된다.

냉음극관(103)에는 인가된 전압에 비례한 전류가 흐르고, 그 냉음극관(103)에 흐른 전류가 전류검출기(104)에 있어서 전압으로 변환되어, 또한 정류회로(105)에 있어서 거의 직류의 전압으로 변환된다.

상기와 같은 구성에 있어서, 외부로부터 부여되는 기준전압이 도 61에 나타낸 특성곡선의 A점에 나타내는 전압레벨이며, 정류회로(105)로부터 얻어진 전압이 도 61의 특성곡선의 B점의 전압인 경우, 제 1 가산기(107)에 있어서의 차전압이 양이 된다. 이 때문에, V-F 변압기(190)의 입력전압은 서서히 올라가고, V-F 변압기 (190)로부터 출력되는 발진주파수는 저하되기 시작한다. 이 동작은 압전트랜스 (101)로부터 출력되는 전압레벨을 크게 하고, 냉음극관(103)에 흐르는 전류를 증대시킨다.

한편, 정류회로(105)에서 얻어진 전압이 도 61에 있어서의 특성곡선의 C점의 전압인 경우, 제 1 가산기(l07)에 있어서의 차전압은 음이 되기 때문에, V-F 변환기(190)로부터 출력되는 발진주파수는 상승한다. 이 동작은, 압전트랜스(101)에서 출력되는 전압레벨을 작게 하고, 냉음극관(103)에 흐르는 전류를 저하시킨다.

상기와 같이, 종래의 압전트랜스의 구동회로는, 냉음극관(103)에 흐르는 전류를 피드백하여, 그 전류치가 외부로부터 부여되는 기준데이터의 레벨과 동등하게 되도록 발진주파수를 제어하고, 백라이트의 휘도를 안정화시키고 있었다.

또한, 백라이트의 휘도를 안정화하는 다른 방법으로서는, 일본의 실용공개평 4-58085호 공보 및 실용공개평 5-4779호 공보에 개시된 방법이다. 이들 방법은 어느 것이나 압전소자가 가장 고효율이 되는 공진주파수로 제어를 행하고 있는 것이다. 그 원리는 공진주파수에서는, 압전소자의 이차측에서 얻어지는 전압위상과, 전류위상의 위상차가 제로가 되는 것을 이용한 것으로, 양자의 위상차를 검출하여, 그 차가 제로가 되도록 주파수제어를 행하는 것이다. 이 경우, 출력전압은 공진점에서 얻어지는 출력전압으로 고정되기 때문에, 백라이트의 휘도조정방법은 전원전압을 조정하여 행하는 것이 일반적이다.

이와 같은 종래의 압전트랜스의 구동회로를 카메라 일체형 VTR이나 디지털카메라 등의 소형영상기기에 탑재할 때에는, 소형영상기기의 가반성향상을 위해 기기의 소형화가 요구되고 있으며, 부품점수의 삭감, 공간절약화가 필요하였다. 그러나, 종래의 압전트랜스의 구동회로는 아날로그회로에 의하여 구성되어 있기 때문에, 부품점수를 삭감하는 것이 곤란하였다.

따라서, 압전트랜스의 구동회로는 부품점수삭감의 점에서 디지털화하는 것이 바람직하다. 그런데, 아날로그방식으로 구성되어 있는 종래의 압전트랜스의 구동회로를 디지털화하기 위해서는, 다음과 같은 요건이 필요하였다.

(1) 압전트랜스를 제어하기 위하여 필요한 주파수정밀도를 얻기 위해서는 높은 주파수의 클록을 필요로 한다.

(2) 아날로그방식과 동등한 전압검출성능을 얻기 위해서는 다비트의 A/D 컨버터를 필요로 하고, 고가인 LSI가 필요하다.

상기 (1)과 (2)의 요건에 대하여, 구체적으로 설명한다.

(1)의 요건에 대하여: 압전트랜스의 구동펄스를 디지털처리에 의하여 생성하는 방법으로서, 클록을 분주(分周)하여 소망의 주파수의 구동펄스를 얻는 방법이 있었다. 이 클록을 분주하는 방법에 있어서, 냉음극관의 전류를 소정의 범위(예컨대 ±1%)로 제어하기 위하여 필요한 클록의 주파수는, 간략적으로는, 도 61에 나타낸 압전트랜스의 2차측전극의 출력(dB)과 구동주파수(Hz)와의 관계를 나타내는 주파수특성곡선으로부터 유도된다.

대표전인 압전트랜스에 있어서, 그 공진주파수는 약 100 KHz이며, 제어하는 주파수범위(공진주파수보다 고주파측)에 있어서의 평균적인 주파수감도는 주파수 1KHz의 변화에 대하여 전압치의 변화가 대략 +100%로부터 -50%정도이다. 냉음극관으로 흐르는 전류는 압전트랜스의 2차측전극의 전압에 비례하기 때문에, 냉음극관으로 흐르는 전류치를 ±1%정도로 억제하기 위해서는, 압전트랜스의 2차측전극의 전압을 ±1%정도로 억제할 필요가 있다.

이와 같이 압전트랜스의 2차측전극의 전압을 ±1%정도로 억제하기 위해서는, 구동펄스의 주파수분해능력은 적어도 10∼20Hz정도가 필요하게 된다. 약 100 KHz부근에 있어서, 10∼20 Hz의 주파수분해능력을 얻기 위해서 필요한 클록주파수는 500 MHz∼1 GHz가 된다. 이와 같은 높은 클록주파수는 폭사방해나, 공급전력 등을 고려하면 실용적인 클록주파수는 아니었다.

상기의 (2)의 요건에 대하여: 냉음극관의 전류를 소정의 범위(예컨대 상기와 동일 ±1%)로 제어하기 위해서는 검출정밀도가 ±1%이하의 전류검출기가 필요하게 된다. 또한 전류검출기나 정류회로에 있어서의 불균일성을 고려하면, 더욱 고정밀도검출이 필요하였다. 따라서, 냉음극관의 전류를 소정의 범위로 제어하기 위해서는, 최종적으로 8∼9비트의 A/D컨버터가 필요하게 된다. 그와 같은 컨버터를 LSI에 내장하면 칩의 면적이 커지고, 또한 비용면에서 불리하게 되어 있었다.

본 발명은 상기 과제를 토대로 이루어진 것이며, 저주파의 클록으로 주파수분해능력이 높은 구동펄스를 형성하고, 또한 간단하며 저비용의 구성으로 디지털처리에 적합한 전압을 검출하는 것이 가능한 압전트랜스의 구동회로를 제안하는 것이다.

본 발명은 액정디스플레이모니터의 백라이트 등을 구동하기 위한 승압트랜스로서 많이 이용되는 압전트랜스를 위한 구동회로에 관한 것이다.

도 1은 본 발명의 실시예1에 있어서의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 2는 본 발명의 실시예1의 동작을 설명하는 타이밍파형도,

도 3은 본 발명의 실시예1의 분주비분산의 동작을 설명하는 타이밍파형도,

도 4는 본 발명의 실시예1의 분주비분산의 동작을 설명하는 타이밍파형도,

도 5는 본 발명의 실시예2에 있어서의 압전트랜스의 구동회로를 나타내는 블록도,

도 6은 본 발명의 실시예2의 동작을 설명하는 타이밍파형도,

도 7은 본 발명의 실시예2의 분산회로의 동작을 설명하는 타이밍파형도,

도 8은 본 발명의 실시예2의 분주비분산의 동작을 설명하는 타이밍파형도,

도 9는 본 발명의 실시예3에 있어서의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 10은 본 발명의 실시예3의 동작을 설명하는 타이밍파형도,

도 11은 본 발명의 실시예3의 원리를 설명하는 타이밍파형도,

도 12는 본 발명의 실시예3의 원리를 설명하는 타이밍파형도,

도 13은 본 발명의 실시예3의 다른 예에 있어서의 압전트랜스의 구동회로의구성을 나타내는 블록도,

도 14는 도 13의 본 발명의 실시예3의 다른 예의 동작을 설명하는 타이밍파형도,

도 15는 본 발명의 실시예4에 있어서의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 16은 본 발명의 실시예4의 동작을 설명하는 타이밍파형도,

도 17은 본 발명의 실시예4의 동작을 설명하는 타이밍파형도,

도 18은 본 발명의 실시예4의 다른 예에 있어서의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 19는 본 발명의 실시예5에 있어서의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 20은 본 발명의 실시예5의 동작을 설명하는 타이밍파형도,

도 21은 압전트랜스의 주파수특성의 변화를 나타내는 파형도,

도 22는 종래의 압전트랜스의 구동부의 동작을 설명하는 도면,

도 23은 종래의 압전트랜스의 구동부의 동작을 설명하는 도면,

도 24는 본 발명의 실시예6의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 25는 실시예6의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 26은 실시예6의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 27은 실시예6의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 28은 실시예6의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 29는 실시예6의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 30은 실시예6의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 31은 실시예6의 구동회로에서의 역에지래치회로를 나타내는 회로도,

도 32는 본 발명의 실시예7의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 33은 실시예7의 압전트랜스의 구동회로에서의 펄스폭설정회로를 나타내는 회로도,

도 34는 실시예7의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 35는 본 발명의 실시예8의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 36은 실시예8의 압전트랜스의 구동회로에서의 피크검출회로를 나타내는 회로도,

도 37은 실시예8의 구동회로에서의 동작을 설명하는 파형도,

도 38은 실시예8의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 39는 본 발명의 실시예9의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 40은 실시예9의 압전트랜스의 구동회로에서의 제 2 피크검출회로를 나타내는 회로도,

도 41은 실시예9의 압전트랜스의 구동회로에서의 동작을 설명하는 파형도,

도 42는 실시예9의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 43은 실시예9의 압전트랜스의 구동회로에서의 동작을 설명하는 파형도,

도 44는 본 발명의 실시예10의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 45는 실시예10에 있어서의 주요한 구성을 나타내는 블록도,

도 46은 실시예10에 있어서의 주요한 구성의 동작을 나타내는 파형도,

도 47은 실시예10의 구동회로에서의 동작타이밍을 나타내는 파형도,

도 48은 실시예10의 구동회로에 있어서의 동작타이밍을 나타내는 파형도,

도 49는 본 발명의 실시예11의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 50은 실시예11의 압전트랜스의 구동회로에 있어서의 재기동처리회로를 나타내는 회로도,

도 51은 실시예11의 구동회로에 있어서의 동작타이밍을 나타내는 파형도,

도 52는 본 발명의 실시예12의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 53은 실시예12의 압전트랜스의 구동회로에 있어서의 이상검출회로를 나타내는 회로도,

도 54는 실시예12의 압전트랜스의 구동회로에 있어서의 구동타이밍을 나타내는 파형도,

도 55는 실시예12의 압전트랜스의 구동회로에 있어서의 동작타이밍을 나타내는 파형도,

도 56은 본 발명의 실시예13의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 57은 실시예13의 압전트랜스의 구동회로에 있어서의 스테이터스검출회로 및 클립처리회로를 나타내는 회로도,

도 58은 실시예13의 압전트랜스의 구동회로에 있어서의 치환회로를 나타내는 회로도,

도 59는 실시예13의 압전트랜스의 구동회로에 있어서의 동작을 설명하는 파형도,

도 60은 실시예13의 압전트랜스의 구동회로에 있어서의 동작을 설명하는 파형도,

도 61은 종래의 압전트랜스의 구동회로의 구성을 나타내는 블록도,

도 62는 종래의 압전트랜스에 있어서의 주파수특성도이다.

도면의 일부 또는 전부는, 도시를 목적으로 한 개요적인 표현에 의하여 그려진 것이며, 반드시 거기에 나타낸 요소의 실제의 상대적 크기나 위치에 충실하게 묘사하였다고는 단정할 수 없다는 것을 고려 부탁드린다.

상기 목적을 달성하기 위해서, 본 발명에 관한 압전트랜스의 구동회로는,

냉음극관에 공급하기 위한 제어된 전류가 공급되고, 구동펄스의 주파수로 구동되는 압전트랜스와,

상기 전류검출기로부터 얻어지는 정현파형의 교류전압을 실질적으로 직류전압으로 변환하는 정류회로와,

상기 정류회로에 있어서 정류된 전압신호를 디지털신호로 변환하는 A/D컨버터와,

상기 A/D컨버터의 출력데이터와 외부로부터 부여되는 기준데이터와의 차의 데이터를 정수배로 하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터에서 압전트랜스의 구동펄스 주파수를 M비트데이터(M은 정수)로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 소정의 분주비로 분주하여 전압트랜스의 구동펄스를 생성하고, 상기 분주비가 상기 전압트랜스의 구동펄스의 N주기(N은 정수)의 기간에서 분산되며, N주기의 기간의 평균 분주비가 상기 주파수설정회로에서 출력되는 M비트데이터를 N으로 제산(除算)한 값과 실질적으로 동등하게 되도록 제어하는 분주비분산분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비한다.

상기와 같이 구성된 본 발명에 의하면, 구동펄스의 분주비를 분산시킴으로써, 평균주파수의 분해능력이 향상하고, 냉음극관의 휘도를 소망의 값으로 하기 위한 주파수를 얻을 수 있는 압전트랜스의 구동회로를 얻을 수 있다.

다른 관점의 발명에 의한 압전트랜스의 구동회로는,

상기 냉음극관에 흐르는 부하전류를 검출하는 전류검출기와,

상기 A/D컨버터의 출력데이터와 외부에서 부여되는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M비트데이터(M은 정수)로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 소정의 분주비로 분주하여 압전트랜스의 구동펄스를 생성하고, 상기 분주비가 상기 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간으로 분산되어, N 주기의 기간의 평균의 분주비가 상기 주파수설정회로로부터 출력된 M 비트데이터를 N으로 제산(除算)한 값과 실질적으로 동일하게 되도록 제어하는 분주비분산분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하고,

상기 분주비분산분주회로의 분주비가 소정의 주기 기간에서 분산되어, A0·2⁰+ A1·2¹+‥·+ An-1·2^n-1(단지, 상기식에 있어서, A0, A1,‥, An-1로 나타낸 Ax는 0 혹은 1의 수치) 주기째의 분주비가 상기 주파수설정회로에서 출력되는 M비트데이터 내의 하위 n비트 데이터(B0·2⁰+B1·2¹+‥·+Bn-1·2^n-1; 단지, 상기 식에 있어서, B0, B1,‥, Bn-1로 나타낸 Bx는 0 혹은 1의 수치) 및 상위 m 비트 데이터C(C는 10진수)로부터, 다음식 (5),

, 에 의하여 부여된다.

그리고, 식(5)에 있어서,는 "Ax"를 반전(1은 0으로, 0은 1이 되는 것)한 의미이며, 이후의 설명에 있어서의 상선(上線)은 이 의미로 사용한다.

상기와 같이 구성된 본 발명에 의하면, 낮은 주파수성분의 레벨이 작아지기 때문에, 저주파일수록, 또한 휘도변화의 레벨이 클수록 보기 쉬운 플리커현상을 억제하는 압전트랜스의 구동회로를 얻을 수 있다.

다른 관점의 발명에 의한 압전트랜스의 구동회로는,

상기 전류검출기에서 얻어지는 정현파형의 교류전압을 피크홀드에 의하여 정류처리를 행하여 실질적으로 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 소정의 샘프클록으로 디지털신호로 변환하는 5 내지 6 비트의 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터를 소정의 주기의 평균처리로 평활화하는 평활회로와,

상기 평활회로의 출력데이터와 외부에서 부여되는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M비트데이터로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 전압트랜스를 구동하기 위한 파워트랜지스터를 구비하고 있다.

상기와 같이 구성된 본 발명에 의하면, 저비트인 A/D컨버터에서도 높은 전압검출분해능력을 얻을 수 있고, 비용삭감에 큰 효과를 가짐과 동시에, 대용량의 콘덴서를 설치할 필요가 없기 때문에, 부품스페이스가 삭감되고, 소형화영상기기의 한층더 소형화하는 데에 큰 효과가 있다.

다른 관점의 발명에 의한 압전트랜스의 구동회로는,

냉음극관에 공급하기 위한 제어된 전류가 공급되어, 구동펄스의 주파수로 구동되는 압전트랜스와,

상기 전류검출기로부터 얻어지는 정현파형의 교류전압의 반파정류를 하는 반파정류회로와,

반파정류된 전압신호를 소정의 기준전압과 비교하여 "H"레벨 혹은 "L"레벨의 데이터를 출력하는 컴퍼레이터와,

상기 컴퍼레이터의 출력데이터의 펄스폭을 검출하는 펄스폭검출회로와,

상기 펄스폭검출회로에서 출력되는 펄스폭데이터를 소정의 주기로 평활화하는 평활회로와,

상기 평활회로의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 평활회로의 출력데이터를 정수배하여 압전트랜스의 구동펄스의 주파수를 M비트데이터(M은 정수)로서 설정하는 주파수설정회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하고 있다.

상기한 바와 같이 구성된 본 발명에 의하면, 반파정류회로와 컴퍼레이터에 의해서 전압검출을 하고 있기 때문에, 간단하며 저비용의 구성으로 높은 정밀도로 전압검출이 가능하게 되고, 압전트랜스의 구동회로의 디지털화에 있어서 그 효과는크다.

다른 관점의 발명에 의한 압전트랜스의 구동회로는,

상기 전류검출기에서 얻어지는 정현파형의 교류전압을 실질적으로 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 소정의 기준전압과 교류전압과 비교하여 "H" 레벨 혹은 "L" 레벨의 데이터를 출력하는 컴퍼레이터와,

상기 컴퍼레이터 출력데이터를 소정의 기간 카운트하는 카운터회로와,

상기 카운터회로에서 출력되는 카운트데이터를 소정의 주기로 평활화하는 평활회로와,

상기 평활회로의 출력데이터와 상기 카운터회로의 출력데이터를 전환하여 출력하는 전환회로와,

상기 전환회로의 출력데이터와 외부에서 부여되는 기준데이터와 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기한 바와 같이 구성된 본 발명에 의하면, 컴퍼레이터를 사용한 간단한 구성에 의해, 고정밀도인 전압검출치의 디지털화가 가능해짐과 동시에, 압전트랜스의 구동회로의 디지털화에 대하여 큰 효과를 갖고 있다.

다른 관점의 발명은, 구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로에서 얻어지는 정현파형의 전압을 직류전압에 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

소정의 주파수의 클록의 정에지로 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 분주회로의 출력펄스를 상기 클록의 역에지로 래치출력하는 역에지처리회로와,

상기 분주회로로부터 출력되는 구동펄스와 상기 역에지처리회로에서 출력되는 구동펄스를 전환하여 출력하는 셀렉터와,

압전트랜스를 구동하기 위한 파워트랜지스터를 구비하고,

상기 분주회로의 분주비가 상기 압전트랜스의 구동펄스 N주기의 기간에서 분산시켜, N주기기간의 평균 분주비가 상기 주파수설정회로에서 출력되는 M비트데이터를 N으로 제산한 값과 실질적으로 동등하며, 또한 N주기기간내에서 분주비의 변동이 1이하가 되도록 구성하였다.

다른 관점의 발명은, 구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 전압트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로로부터 얻어지는 정현파형의 전압을 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부로부터 부여되는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터에서 압전트랜스의 구동펄스의 주파수를 M비트데이터로서 설정하는 주파수설정회로와,

소정의 주파수의 클록으로 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

외부의 마이크로컴퓨터시스템에서의 전원전압정보를 받아 상기 분주회로로부터 출력되는 구동펄스의 듀티비를 설정하는 펄스폭설정회로와,

압전트랜스를 구동하기 위한 파워트랜지스터를 구비한다.

다른 관점의 발명은 구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관으로 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 부여되는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 A/D 컨버터의 출력데이터를 소정의 기간유지하고 과거의 데이터와의 비교에서 압전트랜스의 공진점검출을 행하는 피크검출회로와,

상기 피크검출회로의 출력데이터에 따라 상기 오차데이터의 극성을 반전시키는 극성반전회로와,

압전트랜스의 구동펄스의 주파수를 전회의 주파수설정치로 상기 극성반전회로의 출력데이터가 가해져 설정하는 주파수설정회로와,

상기 주파수설정회로의 출력데이터에 따른 분주비로 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

다른 관점의 발명은, 구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로에서 얻어지는 정현파형의 전압을 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력을 정수배하여 오차데이터로서 출력하는 오차데이터로서 출력하는 오차전압연산회로와,

상기 A/D 컨버터의 출력데이터를 소정의 기간유지하고, 과거의 데이터와의 비교에서, 압전트랜스의 공진점검출을 행하는 피크검출회로와,

전회의 주파수 설정데이터에 상기 오차데이터가 가해져 출력하는 주파수설정회로와,

상기 주파수설정회로의 출력과 N회 전의 주파수설정데이터를 전환하여 압전트랜스구동펄스의 주파수설정데이터로서 출력하는 셀렉터와,

상기 셀렉터의 출력데이터에 따른 분주비로 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

부하전류를 검출하는 전류검출회로와,

압전트랜스의 출력전압을 검출하는 전압검출회로와,

상기 전류검출회로와 상기 전압검출회로에서 얻어지는 정현파형의 전압치가 큰 쪽을 검출하여 직류전압으로 변환하는 정류회로와,

주기적으로 소정의 기간 상기 전압검출회로의 출력을 차단하는 차단회로와,

정류된 전압신호를 디지털신호에 변환하는 A/D 컨버터와,

상기 차단회로가 ON일 때의 A/D 컨버터의 출력전압을 검출하여 냉음극관의 점등을 판정하는 점등검출회로와,

상기 기준데이터를 점등상태의 기준데이터와 기동시의 기준데이터를 전환하여 출력하는 셀렉터와,

기동시는 초기주파수가 설정되어 다음번부터는 전회의 주파수설정데이터에 상기 오차데이터가 가해져 출력하는 주파수설정회로와,

상기 압전트랜스를 구동하기 위한 파워트랜스를 구비하고,

상기 차단회로가 ON일 때는 상기 압전트랜스의 구동펄스의 주파수를 일정하게 유지하도록 구성하였다.

다른 관점의 발명은, 구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜서 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로로부터 얻어지는 정현파형의 전압을 검출하여 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

A/D 컨버터의 출력전압을 검출하여 냉음극관의 점등을 판정하는 점등검출회로와,

상기 분주회로에서 출력되는 구동펄스의 출력제어하는 출력이네이블회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터와,

소정기간 경과하여도 상기 점등검출회로가 점등과 판정을 하지 않으면 상기 출력이네이블회로를 디스에이블로 하고, 상기 주파수설정회로에서 출력되는 주파수설정데이터를 초기주파수로 설정하여 다시 기동처리를 행하는 재기동처리회로를 구비한다.

부하전류를 검출하는 전류검출회로와,

압전트랜스의 출력전압을 검출하는 전압검출회로와,

상기 전류검출회로와 상기 전압검출회로로부터 얻어지는 정현파형의 전압중전압치가 큰 쪽을 검출하여 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 부여되는 기준데이터와의 차데이터를 정수배하고 오차데이터로 하여 출력하는 오차전압연산회로와,

소정의 주파수의 클록을 소정의 분주비로 분주하여 압전트랜스의 구동펄스를 생성하고, 상기 분주비가 상기 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간으로 분산되어, N 주기의 기간의 평균의 분주비가 상기 주파수설정회로에서 출력된 M 비트 데이터를 N으로 제산(除算)한 값과 실질적으로 동일하게 되도록 제어하는 분주비분산분주회로와,

상기 분주회로로부터 출력되는 구동펄스의 출력제어하는 출력이네이블회로와,

상기 차단회로가 ON일 때의 상기 A/D 컨버터의 출력전압 A와 상기 차단회로가 OFF일 때의 상기 A/D 컨버터의 출력전압 B를 검출하는 이상검출회로와,

상기 출력전압 B가 소정의 레벨보다도 작을 때는 상기 주파수설정회로의 주파수데이터를 소정기간초기주파수로 전환하고, 또한 상기 출력이네이블회로를 소정기간 디스에이블로 전환하는 리셋신호를 출력하고, 한편 출력전압 A가 소정의 레벨보다 작게 출력전압 B가 소정의 레벨이상이면 출력이네이블회로를 디스에이블로 하여 출력을 정지하는 기능을 구비한 보호회로와,

부하전류를 검출하는 전류검출회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 오차데이터값을 소정의 범위에 클립하여 출력하는 클립회로와,

전회의 주파수설정데이터에 상기 클립회로의 출력데이터가 가해지고 압전트랜스 구동펄스의 주파수설정데이터로서 출력하는 주파수설정회로와,

상기 주파수설정데이터에 따른 분주비로 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,점등시의 제어의 상태를 검출하는 스테이터스 검출회로와,점등전의 기동제어시에는 상기 주파수설정회로로부터 출력된 주파수데이너내, 분주비분산데이터만을 0으로 치환하는 치환회로와,

이상과 같이 구성된 본 발명에 의하면, 정밀도가 높은 제어성능을 확보하면서, 간단하고 저비용인 구성으로 아날로그의 검출전압을 고정밀도인 디지털신호로 변환할 수 있고, 구동회로의 LSI화에 있어서 코스메리트향상에 크게 기여하는 압전트랜스의 구동회로를 얻는 효과가 있고, 소형영상기기의 한층더 소형화, 비용삭감에 대하여 막대한 효과를 나타낸다.

발명의 신규인 특징은 첨부의 청구의 범위에 특히 기재한 것이 분명하지만, 구성 및 내용의 쌍방에 관해서 본 발명은 다른 목적이나 특징과 같이, 도면과 공동하여 이해되는 바의 이하의 상세한 설명으로부터, 보다 잘 이해되어 평가될 것이다.

이하, 본 발명의 압전트랜스의 구동회로의 알맞은 실시형태를 첨부의 도면을 참조하면서 설명한다.

<실시예1>

도 1은 본 발명의 일 실시형태인 실시예1의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 도 2, 도 3 및 도 4는 압전트랜스의 구동회로의 동작을 나타내는 타이밍파형도이다.

도 1에 있어서, 압전트랜스(1)는 증폭된 전압을 나타내기 위한 변압소자이며, 발광용 냉음극관(3)에는 압전트랜스(1)에 있어서 제어된 전압이 인가된다. 전류검출기(4)는 냉음극관(3)에 흐르는 전류를 검출하고, 전압신호로 변환한다. 정류회로(5)는 전류검출기(4)에서 꺼낸 정현파형의 전압신호를 정류하여 직류전압으로 변환한다.

A/D 컨버터(6)는 정류회로(5)에서 출력된 직류전압을 디지털신호로 변환한다. A/D 컨버터(6)는 높은 전압검출정밀도를 얻기 위하여 충분한 비트수, 예컨대 8∼9 비트를 가지며, 또한 그 A/D 컨버터(6)에 입력되는 샘플 클록은 제어에 요구되는 응답속도를 충분히 확보할 수 있는 주파수이다. A/D 컨버터(6)는 검출신호인 디지털신호 Vad를 출력한다.

오차전압연산회로(7)는 A/D 컨버터(6)로부터 출력된 디지털신호 Vad와 외부에서 설정되는 기준데이터 Vref를 비교하여 양자의 차의 데이터를 연산한다. 그리고 오차전압연산회로(7)는 산출된 차의 데이터에 소정의 계수 K를 곱하여 오차데이터 Verr를 출력한다. 따라서, 오차전압연산회로(7)는 기준데이터 Vref와 디지털신호 Vad와의 차를 연산하는 가산기(7a)와, 가산기(7a)의 출력데이터에 계수 K를 곱하여 출력하는 승산기(7b)를 구비하고 있다.

주파수설정회로(8)는 압전트랜스(1)의 구동펄스의 주파수를 설정하기 위해서 설치된다. 주파수설정회로(8)는 전회의 주파수설정치 Sprev 에 대하여 오차데이터 Verr에 대응하는 주파수분만 가감연산하여, M비트(M은 정수)의 데이터 S freq를 출력한다. 전원투입시에 있어, 주파수설정회로(8)는 미리 설정된 초기값을 출력하도록 구성되어 있다. 또한, 주파수설정치의 출력타이밍은 전회의 주파수설정치 Sprev에 의해 주어진 주기가 되도록 설정되어 있다.

분주비분산분주회로(9)는 주파수설정회로(8)로부터 출력된 데이터 Sfreq에 근거하여, N 주기(N은 정수)의 구동펄스에 있어서의 평균의 분주비 Div가, Div= S freq/N 가 되도록 분주비 Div를 분산하여 마스터 클록의 분주를 한다. 이것은 예컨대, S freq=15, N=4로 하였을 때, 4주기분의 구동펄스의 분주비를 그 평균이 15/4=3.75가 되도록, "3,5,4,3"으로 분산시키는 것이다. 이것을 본 발명에 있어서는 분주비분산으로 정의한다. 분주비분산분주회로(9)는 입력주파수인 마스터 클록을 정수분의 하나의 주파수에 변환하여 출력하는 주파수변환기이다. 이 분주비분산분주회로(9)의 출력이 압전트랜스(1)를 구동하는 구동펄스가 된다.

파워트랜지스터(10)는 분주비분산분주회로(9)로부터 출력된 구동펄스를 증폭하여 압전트랜스(1)를 구동하고 있다.

그리고, 오차전압연산회로(7), 주파수설정회로(8) 및 분주비분산분주회로(9)는 디지털 LSI로서 다른 LSI영역을 포함하여 1칩화가 가능하며, 시스템클록과 실시예1의 압전트랜스의 구동회로의 클록을 공유할 수 있다. 예컨대, 액정컨트롤러와 실시예1의 클록을 공유하여, 마스터클록으로 할 수 있다.

이상과 같이 구성된 실시예1의 압전트랜스의 구동회로에 있어서, 주파수설정회로(8)로부터 출력된 주파설정치의 초기값은, 예컨대 도 21에 나타낸 압전트랜스 (1)의 주파수특성에 있어서 공진점보다 충분히 고주파측에 설정되고, 주파수특성곡선에 있어서의 고주파측의 경사를 이용하여 제어가 행하여진다.

도 62에 나타낸 종래의 압전트랜스의 구동회로의 예로는, 압전트랜스(101)의 승압비부족을 보충하기 위해서 전자트랜스(102)를 설치한 예로 나타내었는데, 본 발명의 실시예1에는 전자트랜스가 직접 관계하지 않기 때문에, 전자트랜스를 생략하고 있다. 그러나, 압전트랜스(1)의 승압비가 발생하는 경우에는, 필요에 따라서 전자트랜스를 설치할 수 있다는 것은 말할 필요도 없다.

다음에, 도 1에 나타낸 바와 같이 구성된 실시예1의 압전트랜스의 구동회로의 동작에 관해서, 도 2로부터 도 4에 나타내는 타이밍파형도에 근거하여 설명한다.

도 2의 (a)에 있어서 점선으로 나타내는 정현파의 파형은 전류검출기(4)에 의해 얻어지는 전압파형이다. 압전트랜스(1)의 구동은 일반적으로 사각형파로 행하여지지만, 전술한 도 21에 나타낸 바와 같이 압전트랜스(1)의 주파수특성은 공진의 날카로움 정도 Q치가 높기 때문에, 압전트랜스(1)의 2차측전극으로부터는 기본파성분만이 집어내어지고 실질적으로 정현파가 된다. 이 정현파의 신호를 제어 가능한 직류전압신호에 변환하기 위해, 정류회로(5)로써 정류를 행하고, 직류전압신호에 변환한다. 도 2의 (a)에 있어서, 실선으로 나타낸 파형이 정류회로(5)에서 출력되는 직류전압신호이다.

다음에, 정류된 직류전압신호는 A/D 컨버터(6)에 있어서, 도 2의 (b)에 나타내는 샘플 클록의 타이밍으로 디지털신호 Vad에 변환된다. 디지털신호 Vad로 변환된다. 디지털신호 Vad가 입력된 오차전압연산회로(7)의 출력인 오차데이터 V err는,

V err = K ×(V ref - V ad)

의 연산에 구해진다.

실시예1에 있어서, 도 2의 (d)에 나타낸 바와 같이, 기준데이터 V ref는 56이다. 기준데이터 V ref가 56 일 때의 A/D 컨버터(6)의 출력을 도 2의 (c)에 나타내며, 오차전압연산회로(7)에 있어서의 차데이터를 도 2의 (e)에 나타낸다.

오차전압연산회로(7)로부터 출력된 오차데이터 Verr는 주파수설정회로(8)에 주어진다. 주파수설정회로(8)에 있어서, 오차데이터 V err는 전회의 설정치 S prev에 가해지고, 데이터 S freq가 출력된다. 분주비분산분주회로(9)에 설명한 바와 같이, N 주기의 구동펄스의 평균의 Div가 S freq/N 가 되도록 분주된다.

N=4의 조건에 있어서의 분주비분산분주회로(9)부터의 출력신호의 일예를 도 3의 (e) 및 도 4의 (f)와 (g)의 타이밍파형도에 나타내었다. 도 3의 (a)는 마스터 클록을 나타내며, 이 클록에 동기하여, 오차전압연산회로(7)로부터 도 3의 (b)에 나타내는 오차데이터 V err가 출력된다. 도 3 의 (b)에 있어서는, 주파수설정회로 (8)의 출력펄스「도 3의 (c)」가 "H" 레벨일 때의 데이터만이 오차전압연산회로(7)의 오차데이터 V err에 있어서 효과적이다. 그 때문에, 오차데이터에 있어서 필요없는 데이터에는 X로 기재하고 구체적인 수치는 명시하고 있지 않다.

주파수설정회로(8)로서는 도 3의 (c)에 나타내는 주파수설정회로(8)의 출력펄스에 동기하여, 오차데이터 V err와 현재의 주파수설정치 S prev를 가산하여, 시간 t1에 있어서 데이터 S freq를 출력한다. 도 3에 나타낸 예로서는, 도 3의 (c)의 최초의 출력펄스가 "H" 레벨일 때의 오차데이터 V err는 2이며, 그 때의 주파수설정치 V pref의 값은 23이기 때문에, 양자의 합 25가 다음 클록(시각 t1)에서 데이터 S freq로서 출력된다. 이 데이터 S freq는 분주비분산분주회로(9)에 입력되어, 분주분산된다.

도 3의 (e) 및 도 4의 (f)와 (g)에 각종 분주비에 의한 분산예를 나타내는데, 어느 쪽의 경우도 분주하여 얻어지는 구동펄스의 4주기기간의 클록주기가 주파수설정회로(8)부터의 출력데이터 S freq의 값과 동등하게 되도록 동작하여, 평균의 주파수분해능을 상승시키고 있다. 이렇게 하여 분주비분산분주회로(9)에 있어서 얻어진 구동펄스는 파워트랜지스터(10)에 있어서 전력증폭되어, 압전트랜스(1)를 구동한다.

상기 동작에 있어서, 전류검출기(4)로 검출된 전류치가 원하는 값보다도 낮은 경우, 요컨대 A/D 컨버터(6)에서 출력되는 디지털신호 V ad가 기준레벨 V ref보다도 낮은 경우는, 오차전압연산회로(7)에서 출력되는 오차데이터 V err은 양의 값이 되고, 분주비분산분주회로(9)는 분주비를 크게 하는 방향으로 동작한다. 즉, 상기의 실시예1의 압전트랜스의 구동회로는, 구동 펄스의 주파수가 낮게 되는 방향으로 동작하며, 압전트랜스(1)의 승압비가 상승한다. 이 동작에 의해 냉음극관(3)에 흐르는 전류는 증가한다.

한편, 전류검출기(4)로 검출한 전류치가 원하는 값보다 높은 경우, 요컨대 A/D 컨버터(6)로부터 출력되는 디지털신호 V ad가 기준데이터 Vref보다도 높은 경우는 전술한 경우의 역동작을 하고, 압전트랜스(1)의 승압비가 하강하고, 냉음극관(3)에 흐르는 전류는 감소한다.

상기의 조정동작을 되풀이함으로써, 전류검출기(4)로 검출한 전류치가 원하는 값이 되면, 요컨대 A/D 컨버터(6)로부터 출력된 디지털신호 V ad가 기준데이터 V ref와 동일하게 되고, 오차전압연산회로(7)로부터 출력되는 오차데이터 V err은 0이 되고, 구동펄스의 주파수는 안정된다.

이상과 같이, 실시예1의 압전트랜스의 구동회로의 동작에 있어서, 각 구동펄스의 N 주기마다 평균분주비를 증감시키고, 구동펄스의 분주비를 분산시킴으로써, 평균주파수의 분해능력이 상승하고, 냉음극관(3)의 휘도를 소망의 값으로 하기 위한 주파수를 얻을 수 있다.

이상 설명한 바와 같이, 상기 실시예1에 의하면, 마스터 클록을 분주하여 구동펄스를 생성할 때에, 분주비를 소정의 주기로 분산하고, 평균주파수의 주파수분해능력을 상승시키고 있다.

앞에서 설명한 바와 같이, 압전트랜스(1)의 구동펄스의 주파수가 100 KHz이며, 10 Hz의 주파수분해능력을 얻는 경우에는, 클록을 단순히 분주하는 방법으로는 1 GHz의 클록을 필요로 한다.

이에 대하여, 상기 실시예1로서는, 예컨대 분산주기 N=100으로 하면, 통상 액정컨트롤러 등으로 사용되는 10 MHz 정도의 클록으로 10 Hz의 평균주파수분해능력을 얻을 수 있다.

실시예1에서는, 검출한 전압을 디지털신호에 변환하는 수단으로서 다비트의 A/D 컨버터(6)를 사용하고 LSI에의 내장이 가능하다. 그 때문에, 오차전압연산회로 (7), 주파수설정회로(8), 분주비분산분주회로(9)를 포함하여 LSI화를 할 수 있고, 대폭적인 부품점수의 삭감이 도모되며, 소형영상기기의 한층더 소형화로의 효과는 크다.

본 발명에 관한 실시예1에 의하면, 마스터클록을 분주하여 구동펄스를 생성할 때에, 분주비를 소정의 주기로 분산하고, 평균주파수의 분해능력을 올릴 수 있다. 그 때문에, 통상 액정컨트롤러 등으로 사용되고 있는 10 MHz 정도의 클록으로 높은 분해능력을 얻을 수 있다. 이에 따라, 압전트랜스의 구동회로의 LSI화가 실용레벨로 가능하게 되고, 대폭적인 부품점수의 삭감을 도모할 수 있고, 소형영상기기 등의 더욱 소형화가 가능한 장치가 된다.

그리고, 본 발명에 관한 실시예1의 압전트랜스의 구동회로는, 이 구동회로가 구동하는 냉음극선관(3)의 사용환경(예컨대 밝기, 온도 등)에 따라 냉음극선관(3)에 대하여 고정밀도로 구동제어를 할 수 있다. 이 경우, 사용환경을 나타내는 계측데이터에 따라 연산하고, 그 연산결과에 따라 주파수제어를 행하고 냉음극관(3)의 휘도를 소정치로 제어할 수 있다.

<실시예2>

도 5는 본 발명의 1실시형태인 실시예2의 압전트랜스의 구동회로에서의 분주비분산분주회로의 구성을 나타내는 블록도이다. 또, 압전트랜스의 구동회로에서의다른 구성은 전술의 실시예1과 동일하며, 동일한 구성에 있어서는, 동일한 번호를 부가하여 전술의 실시예1의 설명을 원용하고, 중복된 설명은 생략한다. 도 6, 도 7 및 도 8은, 분주비분산분주회로의 동작을 나타내는 타이밍파형도이다.

도 5에 있어서, 분주회로(9a)는 주파수를 분주하는 것이며, 카운터회로(9b)는 분주회로(9a)에서 출력된 구동펄스를 카운트하는 것이다. 카운터회로(9b)는 구동펄스의 분주비분산주기 N에 동기하여 리셋되도록 구성되어 있다.

분주비연산회로(9c)에서는, 주파수설정회로(8)로부터 출력되는 M비트의 주파수설정치 S freq의 하위 n+1비트 데이터B(=B0·2⁰+ B1·2¹+‥·+ Bn-1·2^n-1+ Bn·2ⁿ+; 단지, 상기 식에 있어서, B0, B1,‥, Bn-1, Bn으로 나타낸 Bx는 0 혹은 1의 수치이다)와 상기 카운터 회로(9b)에서 출력되는 카운터치 A(=A0·2⁰+ A1·2¹+‥·+ An-1·2^n-1+An·2ⁿ; 단지, 상기식에 있어서, A0, A1,‥, An-1, An으로 나타낸 Ax는 0 혹은 1의 수치이다)가 입력되어, 다음식(6)의 연산을 행한다. 그리고 식 (6)에 있어서,는 "Ax"를 반전(1은 0으로, 0은 1이 되는 것)한 의미이며, 이후의 설명에 있어서의 상선은 이 의미로 사용된다.

도 5에 있어서, 가산기(9d)는 M비트의 주파수설정치 S freq의 상위 m비트데이터(C)와, 상기 분주비연산회로(9c)의 출력치를 가산한다.

도 5에 구성을 나타낸 분주비분산분주회로는 디지털 LSI에 의하여 구성되고, 다른 LSI영역과 1칩화가 가능하며, 시스템클록과 분주비분산분주회로의 클록을 공유할 수 있다. 예컨대 분주비분산분주회로의 클록은 액정컨트롤러의 클록과 공유하고, 마스터클록으로 할 수 있다.

다음으로, 도 5에 나타낸 구성의 분주비분산분주회로에 있어서의 동작에 대하여, 도 6과 도 7에 나타내는 타이밍파형도를 참조하여 설명한다.

도 6과 도 7에 나타낸 예는, 구동펄스의 분주비의 분산주기 N이 16인 경우의 타이밍파형도이다.

도 6의 (a)는 분주비분산주기 N(=16)의 펄스파형이며, 이 펄스파형이 카운터회로(9b)의 리셋신호가 된다. 도 6의 (b)는 카운터회로(9b)의 카운트치 A(=0∼15)이다. 도 6의 (c), (d), (e), (f)는 카운터회로(9b)에서 출력된 카운트치 A0∼A3의 파형을 나타내고 있다. 요컨대 카운트치 A0∼A3은, 카운터치를 2진법으로 나타내었을 때의, 각 자리수의 수치(0 이나 1)를 나타내는 것이다.

또한 분주비연산회로(9c)에서의 연산에 있어서, 주파수설정치 S freq의 하위 n 비트 데이터B(이 예로서는 4비트)의 각 비트B0∼B3과 승산을 하는 승산계수의 파형을 도 6의 (g), (h), (i)로 나타내었다.

도 6의 (g), (h), (i)의 파형으로부터 명백하듯이, 이 승산계수의 파형은 구동펄스의 분주비분산주기 N(=16)의 사이에서 균등하게 배치되어 있다. 주파수설정회로(8)로부터 출력된 M비트의 주파수설정치 S freq의 하위 n 비트 데이터B의 각 비트치에 대응하여, 다음식 (7)을 얻기 위해서, 하기식 (8)의 논리화로부터 N 주기의 사이에서 개략균등인 펄스를 얻을 수 있다.

A0·B3, 또는또는

또는,

예로서, 도 7의 (j)에는 주파수설정회로(8)부터의 데이터 S freq의 하위 4비트데이터가 "l000"인 경우에 있어서의 분주비연산회로(9c)의 출력파형을 나타내었다. 또한, 도 7의 (k)에는 하위4비트 데이터가 "1010"인 경우에 있어서의 분주비연산회로(9c)의 출력파형을 나타내었다. 분주회로(9a)의 분주비는 가산기(9d)에서 데이터 S freq의 상위 m 비트 데이터(C)와 상기 분주비연산회로(9c)의 출력치가 가산되고 결정되어, 도 8의 (c)에 나타내는 구동펄스가 출력된다.

이상의 동작에 의해, 주파수설정회로(8)로부터 출력되는 주파수설정치인 데이터 S freq의 값이 커지면, N주기의 평균의 분주비가 늘고, 구동펄스의 주파수가 낮아진다. 반대로, 주파수설정회로(8)로부터 출력되는 데이터 S freq의 값이 작아지면, N 주기의 평균의 분주비가 감소하여 구동펄스의 주파수가 상승한다.

이상 설명한 바와 같이, 상기 실시예2로서는 분주비를 소정의 주기로 분산할 때에, 특정한 저주파성분의 레벨이 크게 되는 분산방법은 피하고, 특정한 주파수로 기울지 않도록 개략 균등하게 되도록 구성되어 있다. 따라서, 실시예2의 압전트랜스의 구동회로에서는, 낮은 주파수성분의 레벨이 작아지기 때문에, 분산주기 N을크게 하여도 화상이 깜빡거리는 플리커현상 등에 의한 영향이 쉽게 나타나지 않는다.

이상과 같이, 실시예2에 있어서는 낮은 주파수성분의 레벨이 작아지기 때문에, 저주파일수록 또한 휘도변화의 레벨이 클수록 나타나기 쉬운 플리커현상을 억제할 수 있다. 따라서 실시예2의 압전트랜스의 구동회로는, 마스터클록의 주파수가 낮아도, 분산주기 N을 크게 하여 필요한 주파수분해능력을 얻을 수 있다.

이상과 같이, 실시예2의 압전트랜스의 구동회로는, 전술한 실시예1과 같이 주기 N으로 분주비를 분산하고 주파수분해능력을 올리는 방법에 의하여 발생하기 쉬운, 특히 분산주기 N의 값을 크게 할 필요가 있는 경우에 발생하기 쉬운 플리커현상을 회피할 수 있다는 효과를 발휘한다.

이와 같이, 본 발명에 관한 실시예2에 의하면, 분주비가 균등하게 분산됨으로써, 플리커의 문제를 회피하면서, 평균주파수의 분해능력을 올릴 수 있는 효과를 가진다. 플리커는 압전트랜스를 액정패널의 백라이트구동 등에 이용한 경우에 화상의 깜빡거림이 문제가 되기 때문에, 본 발명은 화상표시품위의 개선에 크게 공헌하는 장치가 된다.

<실시예3>

이하, 본 발명의 일 실시형태인 실시예3의 압전트랜스의 구동회로에 관해서 첨부의 도면을 참조하여 설명한다.

도 9는 본 발명의 실시예3의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 그리고, 전술한 실시예1과 동일한 구성에 대해서는, 동일한 번호를 부가하여 실시예1의 설명을 원용하고, 중복한 설명은 생략한다.

도 10은 정류회로, A/D 컨버터 및 평활회로의 동작을 나타내는 타이밍파형도이다. 도 11 및 도 12는 A/D 컨버터에 의한 전압검출분해능력을 나타낸 도면이다.

도 9에 있어서, 정류회로(51)는 전류검출기(4)로부터의 전압신호를 피크홀드에 의하여 정류처리를 행하는 피크홀드회로이다. 정류회로(51)로부터의 출력신호는 A/D 컨버터(61)에 입력된다. A/D 컨버터(61)는 5∼6 비트의 저비트인 A/D 컨버터 (61)이다. 샘플클록생성회로(62)는 A/D 컨버터(61)에 있어서 아날로그신호를 디지털신호로 변환할 때, 및 평활회로(52)는 샘플클록의 4주마다, A/D 컨버터(61)에서 출력되는 디지털신호를 평균처리로 평활화한다.

실시예3은 상기와 같이 저렴한 저비트의 A/D 컨버터(61)에 의하여 압전트랜스의 구동회로를 실현한 것과, 실시예1에 있어서 이용된 대용량의 콘덴서를 삭제한 것을 특징으로 하는 것이다. 이하, 그 특징에 대하여 설명한다.

실시예3의 압전트랜스의 구동회로는, 복수의 샘플점의 평균치에서 검출신호의 전압을 검출하고, 그 전압을 디지털신호로 변환하는 것이며, A/D 컨버터(61)의 저비트화를 행하고 있다. 이 때, A/D 컨버터(61)의 입력전압이 직류전압이면, 샘플점수에 관계없이 거의 비트수로 정해지는 낮은 전압검출정밀도밖에 얻을 수 없다. 그러나, 실시예3에 있어서는, 정류회로(51)에 있어서 피크홀드회로의 방전현상을 이용하여 다른 전압을 샘플링하고, 평활화에 의한 높은 검출정밀도를 얻을 수 있도록 구성한 것이다.

실시예3에 있어서 대용량콘덴서의 삭제에 대하여 보족(補足)설명하면, 전술한 도 62에 나타낸 종래의 압전트랜스의 구동회로에 있어서는, 정현파형의 검출전류를 직류전압으로 변환하기 위해서는 정류회로(5)만으로서는 불충분하며, 필터회로(50)를 필요로 하였다. 이 필터회로(50)의 시정수는, 100 KHz 정도의 구동주파수성분을 제거하기 위해서 수 Hz∼수십 Hz 이하가 필요하게 된다.

이러한 종래의 압전트랜스의 구동회로에서의 필터회로(50)를 구성하기 위해서는, 대용량의 콘덴서가 필요하였다. 그러나, 콘덴서는 대용량이 될수록 부피가 증대하기 때문에, 콘덴서의 설치공간을 고려하면 큰 콘덴서를 사용하는 것은 장치의 대형화에 이어져 바람직하지 못하였다. 그 때문에, 실시예3에 있어서는, 대용량의 콘덴서를 사용하지 않고서 평활회로(52)를 사용하여 디지털처리로 행하도록 구성되어 있다.

다음에 도 10을 참조하면서 실시예3에 있어서의 특징적인 동작에 관해서 설명한다.

도 1O의 (a)에 있어서 점선으로 나타내는 정현파형의 전압신호가 전류검출기 (4)로부터 출력할 수 있고, 정류회로(51)에 입력되면, 정류회로(51)는 피크홀드동작에 의해, 도 1O의 (a)에 있어서 실선의 파형으로 나타내는 전압신호를 출력한다. 이 정류된 전압신호는, 저비트인 A/D 컨버터(61)에 있어서, 샘플클록생성회로(62)로부터 출력된 도 10의 (b)의 샘플클록에 의해 A/D 변환되고, 도 10의 (c)에 나타내는 디지털신호를 출력한다.

다음에, 평활회로(52)는 도 10의 (d)에 나타내는 평활주기펄스의 주기로 A/D 컨버터(61)부터의 출력데이터의 평균처리를 하고, 그 처리된 데이터가 출력된다.실시예3에 있어서는, 평활주기펄스의 주기를 8로서 설명하고 있지만, 이 주기를 길게 잡으면, 그 만큼 샘플점수가 증가하여, 등가적으로 A/D 컨버터(61)의 비트수가 증대하게 된다.

상기 평균처리의 원리에 관해서 도 11 및 도 12를 사용하여 설명한다.

도 11에 나타낸 경우는, 정류회로(51)에 있어서 검출전류가 직류전압에 충분히 정류되어 A/D 컨버터(61)에 입력된 경우를 나타내고 있다. 또한, 도 12에 나타낸 경우는, 정류회로(51)에 있어서 검출전류가 충분히 정류되지 않고, 검출전류가 교류성분을 갖고 있는 경우를 나타내고 있다. 또, 도 11 및 도 12에 있어서, 화살표의 선단은 A/D 컨버터(61)의 샘플점을 나타내고 있다. 도 11에 나타낸 경우에는 샘플점을 늘리더라도 얻어지는 전압검출분해능력은 변화하지 않고, A/D 컨버터(61)의 비트수로 정해진 분해능력밖에 얻어지지 않는다. 그러나, 도 12에 나타낸 경우에는, 교류성분을 A/D 컨버터(61)의 하위 1∼2 비트인 1∼2 레벨로 함으로써, 비트수에 가하여, 샘플점수에 대응한 분해능력을 얻을 수 있다.

이상, 실시예3에 있어서의 정류회로(51)와 평활회로(52)와 A/D 컨버터(61)의 특징과 동작에 관해서 설명하였지만, 그 밖의 오차전압연산회로(7)나 주파수설정회로(8) 등의 동작에 있어서는 전술의 실시예1 및 실시예2로 설명한 바와 같다.

또, 실시예3에 있어서의 분주회로(9a)는 전술한 실시예2의 분주회로(9a)와 같은 구성이어도 좋지만, 일반적인 분주회로이더라도 실시예3의 전압검출동작에 대하여 영향을 주는 것이 아니다.

이상, 설명한 바와 같이, 실시예3에 있어서는, 피크홀드에 의한 정류처리의정류회로(51) 및 평활회로(52)에 의해, 저비트의 A/D 컨버터에서도 높은 전압검출분해능력을 얻을 수 있고, 비용삭감에 큰 효과를 갖는다.

또한, 실시예3의 압전트랜스의 구동회로는 대용량의 콘덴서를 설치할 필요가 없기 때문에, 부품 공간을 삭감할 수 있고, 소형영상기기의 한층더 소형화에 큰 효과가 있다.

또한, 실시예3에 있어서는, 평활회로(52)가 평균처리를 하는 것으로 하여 구성하였지만, 이 평균처리는 기본적에 필터처리이며, 예를 들면 IIR 디지털필터에서도 평활회로로서 대용가능하다.

또한, 정류회로(51)로서 실시예3에 있어서는, 피크홀드회로를 사용하였지만, 이 정류회로에서는 실질적으로 직류신호에 변환할 수 있는 방식 그러면 특히 피크홀드방식일 필요는 없고, 예를 들면 전파정류방식과 비교적 시정수가 작은 필터회로를 병용하여 실질적으로 직류신호에 변환하는 방식이라도 좋고, 기타 여러가지가 일반적인 정류회로의 구성이라도 가능하다.

도 13은 실시예3의 다른 예인 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 실시예3에 있어서, 평활회로(52)의 평활주기를 크게 하면, 그 만큼 검출분해능력은 향상하지만, 제어의 응답속도가 늦게 되는 것이 예상된다. 도 13에 나타낸 압전트랜스의 구동회로는 이 응답속도지연의 문제를 회피하는 회로이다.

도 13의 압전트랜스의 구동회로는, 도 9에 나타낸 평활회로(52) 대신에 2개의 평활회로(52a,52b)와, 전환회로(14)로 이루어지는 평활부(520)를 구비하고 있다. 제 1 평활회로(52a)와 제 2 평활회로(52b)는, 동일한 평활주기를 가지며, 평활위상이 어긋나 있다. 전환회로(14)는 항상 최신의 평활데이터가 출력되도록 제 1 평활회로(52a)와 제 2 평활회로(52b)의 양자의 출력을 전환하도록 구성되어 있다. 그리고, 도 13의 압전트랜스의 구동회로에 있어서, 전술한 도 9에 나타낸 것과 동일한 구성요소에 대해서는, 동일한 번호를 부가하여 그 설명을 원용하고, 중복한 설명은 생략한다. 도 13에 나타낸 압전트랜스의 구동회로의 동작타이밍을 도 14에 나타낸다. 도 14는 저비트의 A/D 컨버터로(61), 제 1 평활회로(52a) 및 제 2 평활회로(52b)에 있어서의 타이밍도이다.

도 14에 있어서, (a)는 샘플클록생성회로(62)에서 출력되는 샘플클록에 의한 샘플점에 있어서 A/D 변환되어 출력된 디지털 데이터이다. 이 디지털데이터는 제 1 평활회로(52a)와 제 2 평활회로(52b)에 각각 입력되고, 제 1 평활주기펄스(도 14의 (b))와 제 2 평활주기펄스(도 14의 (d))의 주기에서 각각 평균화된다. 도 14(b) 와 (d)에 나타낸 바와 같이, 제 1 평활주기펄스(b)와 제 2 평활주기펄스(d)는 모두 동일주기로 위상이 달라지고, 교대로 평활데이터를 출력하도록 구성되어 있다. 제 1 평활주기펄스(b)와 제 2 평활주기펄스(d)로부터의 출력은, 전환회로(14)에 의해 전환되고, 평활부(520)에서 출력된다. 이에 따라, 도 14의 (g)에 나타낸 바와 같이, 평활주기의 반의 주기로, 평활된 디지털신호를 얻을 수 있다. 그리고 도 14의 타이밍도에 있어서의 X는 임의의 데이터를 나타낸다.

전술한 도 13에 나타낸 압전트랜스의 구동회로에서는, 2개의 평활회로 (52a,52b)를 이용한 예로 나타내었는데, 또한 평활회로를 추가하여 설치하는 것도 가능하다.

실시예3에 있어서의 분주회로(9a)를 전술한 실시예2와 같이 구성하면, 10 MHz정도의 낮은 클록주파수로 구동펄스의 주파수분해능력을 얻을 수 있고, LSI화의 효과는 더욱 커진다.

상기와 같이, 본 발명에 관한 실시예3에 의하면, A/D 컨버터의 저비트화에 의하여, 저비용의 구성으로 아날로그의 검출전압을 디지털신호로 변환할 수 있고, 구동회로의 LSI화에 있어서 코스트메리트의 향상에 큰 효과가 있다. 또한 종래의 아날로그회로로는 실장공간면에서 불리한 대용량 콘덴서를 필요로 하는데, 본 발명에 의하면, 평활처리의 디지털화에 의하여, 실장공간면에서도 큰 효과를 볼 수 있다.

<실시예4>

이하, 본 발명의 1실시형태인 실시예4의 압전트랜스의 구동회로에 대하여 첨부의 도면을 참조하여 설명한다.

도 15는 본 발명의 일 실시형태인 실시예4의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 그리고, 실시예4에 있어서, 전술한 실시예1과 동일한 구성에 대해서는, 동일한 번호를 부가하여 실시예1의 설명을 원용하고, 중복한 설명은 생략한다. 도 16 및 도 17은 실시예4의 압전 트랜스의 구동회로에서의 동작을 나타내는 타이밍파형도이다.

도 15에 있어서, 전류검출기(4)에 접속된 반파정류회로(53)는 검출전압의 반파정류를 한다. 반파정류회로(53)에 접속된 컴퍼레이터(11)는, 반파정류된 전압신호와 외부에서 입력된 기준레벨신호를 비교한다. 컴퍼레이터(11)는 반파정류된 전압신호의 전압이 기준레벨보다 작은 경우에는 "L" 레벨의 펄스신호를 펄스폭검출회로(12)로 출력하고, 기준레벨보다 큰 경우에는 "H" 레벨의 펄스신호를 펄스폭검출회로(12)에 출력한다.

펄스폭검출회로(12)는 컴퍼레이터(11)로부터 출력된 펄스신호의 펄스폭을 검출한다. 펄스폭검출회로(12)에는 분주회로(9a)로부터의 구동펄스가 입력되어, 그 구동펄스에 동기하여 펄스폭을 검출하도록 구성되어 있다.

상기와 같이, 실시예4의 압전트랜스의 구동회로는, 컴퍼레이터(11)와 반파정류회로(53)를 전압검출수단으로서 이용하고, 전압검출수단에서 출력된 펄스신호의 펄스폭을 검출함으로써 전압레벨을 검출하도록 구성하였다. 이와 같이 실시예4의 압전트랜스의 구동회로는 구성되어 있기 때문에, 저비용화가 도모된 구성으로 아날로그전압을 디지털신호로 변환할 수 있게 된다.

또한, 실시예4의 압전트랜스의 구동회로는, 전술의 실시예3과 같이, 대용량의 콘덴서를 설치할 필요가 없기 때문에, 부품 공간을 삭감할 수 있고, 소형영상기기의 한층더 소형화에 큰 효과가 있다.

이하, 실시예4의 압전트랜스의 구동회로에서의 동작에 관해서 도 16 및 도 17을 참조하면서 설명한다.

도 16에 있어서, (a)에 나타내는 정현파는 전류검출기(4)로부터 출력된 신호파형이며, 전압신호이다. 이 전압신호가 반파정류회로(53)에 있어서 반파정류되고, 도 16의 (b)의 실선으로 나타내는 전압신호가 반파정류회로(53)로부터 출력된다. 컴퍼레이터(11)에 있어서, 반피정류회로(53)부터의 반파정류신호와 도 16의 (b)에있어서 점선으로 나타내는 기준레벨과가 비교되고, 도 16의 (c)에 나타내는 펄스파형이 출력된다.

도 16에 있어서의 (b)와 (c)의 파형으로부터 이해되도록, 컴퍼레이터(11)로부터 출력된 펄스신호의 펄스폭은, 기준레벨에 있어서의 반파정류신호의 진폭과 대응하여 변화한다.

이와 같은 진폭의 변화를 이용하고, 실시예4의 압전트랜스의 구동회로는 컴퍼레이터(11)로부터 출력되는 펄스신호의 펄스폭으로부터 전류검출기(4)에서 얻어진 전압을 검출한다. 펄스폭검출회로(12)에 있어서, 펄스폭의 검출은 전류검출기 (4)에서 출력된 실질적인 정현파의 신호의 주기단위로 행할 필요가 있다. 따라서 펄스폭검출회로(12)는 구동펄스를 생성하는 분주회로(9a)로부터의 신호와 동기한 펄스로 행하도록 구성되어 있다.

도 16의 (d)는 분주회로(9a)에서 펄스폭검출회로(12)로 입력되는 검출주기펄스이다. 펄스폭검출회로(12)는 검출주기펄스의 주기로 펄스폭을 카운트하여, 도 16의 (e)에 나타내는 펄스폭데이터를 출력한다. 이 펄스폭 데이터는 평활회로(52)에 있어서 평활화된다. 평활회로(52)에 있어서의 평활동작 및 그 효과는 전술의 실시예3으로 설명한 바와 같다.

도 17의 (f)는 평활회로(52)에 있어서의 평활주기펄스를 나타낸 바와 같이, 도 17의 (g)는 평활회로(52)의 출력데이터인 평균데이터의 출력타이밍을 나타내고 있다.

그리고, 실시예4에 있어서의 오차전압연산회로(7), 주파수설정회로(8) 및 분주회로(9a)의 동작이나 전체의 제어동작에 있어서는, 전술한 실시예1∼3으로 설명한 바와 같다.

이상 설명한 바와 같이, 실시예4의 압전트랜스의 구동회로에서는, 반파정류회로(53)와 컴퍼레이터(11)에 의해서 전압검출을 하고 있기 때문에, 간단하며 비용이 저렴한 구성으로 고정밀도로 전압검출이 가능해지고, 압전트랜스의 구동회로의 디지털화에 있어서 그 효과는 크다.

실시예4에 있어서의 전압검출방식의 검출분해능력에 대하여 설명하면, 컴퍼레이터(11)를 이상특성으로 하였을 때, 컴퍼레이터(11)에 의한 전압검출의 분해능력은 펄스폭을 카운트하는 마스터 클록의 주파수와 평활회로(52)의 주기에 의존한다. 예컨대, 압전트랜스(1)의 구동주파수를 100 KHz, 마스터클록을 10 MHz으로 하면, 펄스폭검출만으로 10 MHz/100 KHz= 100(분해능력)을 얻을 수 있고, 거의 7비트의 A/D 컨버터의 분해능력성능과 동등하다.

또한 실시예4에 있어서는, 평활회로(52)에 의하여 분해능력의 향상이 도모되고 있기 때문에, 충분한 검출성능을 얻을 수 있다.

그리고, 실시예4에 있어서, 전술의 실시예3과 같이, 평활회로(52)가 평균처리가 아니라 디지털필터처리를 행하는 구성으로 하여도 상기 실시예4와 같은 효과를 발휘한다.

도 18은 도 15에 나타낸 상기 실시예4의 다른 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 도 18의 압전트랜스의 구동회로는, 실시예4의 평활회로 (52)대신에 복수의 평활회로(52a,52b)와 전환회로(14)에 의하여 구성된 평활부(520)를 사용한 것이다. 도 18에 나타낸 바와 같이, 평활부(520)에는 제 1 평활회로(52a)와 제 2 평활회로(52b)를 설치하고, 이들을 전환하여 응답속도의 향상을 도모하고 있다. 도 18에 있어서, 다른 구성은 전술한 도 15에 나타낸 압전트랜스의 구동회로와 동일하며, 동일한 번호를 부가하여 그 설명을 생략한다.

도 18에 있어서의 평활부(520)의 제 1 평활회로(52a)와 제 2 평활회로(52b)의 동작 및 그 효과에 대해서는 전술한 도 13에 나타낸 실시예3에 있어서의 평활부(52)와 같기 때문에, 실시예3에 있어서의 설명을 원용한다.

또한, 실시예4의 압전트랜스의 구동회로에 있어서, 구동펄스를 생성하는 분주회로(9a)를 전술한 제 2 실시예 및 제 3 실시예의 분주회로(9a)의 구성을 이용하면, 10 MHz정도의 낮은 클록주파수에서 구동펄스의 주파수분해능력을 얻을 수 있고, LSI화의 효과는 더욱 커진다.

이상과 같이, 본 발명에 관한 실시예4에 의하면, 컴퍼레이터에 의한 펄스폭검출의 방법보다, 간단하고 저비용인 구성으로 아날로그의 검출전압을 디지털신호로 변환할 수 있고, 구동회로의 LSI화에 있어서 코스트메리트향상에 큰 효과가 있다.

<실시예5>

이하, 본 발명의 일 실시형태인 실시예5의 압전트랜스의 구동회로에 대해서 첨부의 도면을 참조하여 설명한다.

도 19는 본 발명의 일 실시형태인 실시예5의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 그리고 실시예5에 있어서, 전술한 실시예1과 동일한 구성에 대해서는, 동일한 번호를 부가하여 실시예1의 설명을 원용하고, 중복한 설명을 생략한다. 도 20은 실시예5의 압전트랜스의 구동회로에 있어서의 동작을 나타내는 타이밍파형도이다.

도 19에 있어서, 정류회로(51)는 전술의 도 9에 나타낸 실시예3과 동일한 구성이며, 피크홀드에 의한 정류를 행하고, 완전히 직류전압으로 전환하지 않고, 아주 소량의 교류성분을 포함한 전압신호를 출력한다. 컴퍼레이터(11)는 피크홀드된 전압신호와, 외부에서 입력된 기준레벨을 비교한다. 컴퍼레이터(11)는 피크홀드된 전압신호가 기준레벨보다 작은 경우에 "L" 레벨의 펄스신호를 카운터회로(13)로 출력하고, 기준레벨보다 큰 경우에 "H" 레벨의 펄스신호를 카운터회로(13)로 출력한다.

카운터회로(13)는 컴퍼레이터(11)에서 출력되는 "H" 레벨의 신호를 카운트하는 것이며, 분주회로(9a)에서 출력된 구동펄스에 동기하여 펄스폭을 검출하도록 구성되어 있다. 평활회로(52)는, 전술한 실시예4의 평활회로(52)로부터 출력되는 평활데이터와, 카운터회로(13)로부터 출력되는 카운트데이터를 전환하여 출력한다.

전환회로(14)는 카운트데이터가 사전에 설정된 최소치(MIN) 이하의 경우나, 혹은 사전에 설정된 최대치(MAX) 이상의 경우에, 카운트데이터를 출력하고, 그 이외의 경우는 평활데이터를 출력하도록 설정되어 있다.

실시예5의 압전트랜스의 구동회로에 있어서의 특징은, 전압검출수단으로서, 피크홀드에 의한 정류회로(51)와 컴퍼레이터(11)를 이용하고, 정류회로(51)에서 출력되는 진폭이 작은 신호에서 전압검출을 행하도록 한 것이다.

실시예5의 압전트랜스의 구동회로는, 목표의 전압부근에서의 전압검출분해능력이 전술한 실시예4와 비교하여 뛰어나지만, 정류회로(51)에서 출력되는 신호진폭이 작기 때문에, 검출전압이 기준레벨에서 떨어지면, "H" 레벨이나 "L" 레벨의 2값밖에 판별할 수 없을 가능성이 있다. 이 때문에, 실시예5에 있어서는, 목표의 전압치에 빨리 근접해야할 필요가 있기 때문에, 현재의 검출전압에 따라 주파수의 변화량을 바꾸는 등의 고속제어가 행해지지 않고, 응답속도가 늦어진다는 문제가 있을 수 있다.

통상 이와 같은 경우에는, 1회의 제어루프에서의 주파수변화량이 정류회로 (51)에서 출력되는 신호진폭의 레벨에 상당하는 주파수의 범위내에 한정하고, 검출전압을 서서히 목표에 가까워지게 제어하게 된다.

이것을 회피하기 위하여 실시예5의 압전트랜스의 구동회로는, 안정동작의 필요가 없는 과도시에, 카운터회로(13)의 출력을 평활회로(52)를 지나지 않고, 직접 오차전압연산회로(7)에 출력하고 제어의 응답속도를 빨리하도록 구성하고, 안정된 동작이 요구되는 목표전압 부근에 있어서는, 평활회로(52)에 의하여 카운트데이터를 평활화하도록 구성한 것이다.

이하에 실시예5의 압전트랜스의 구동회로에 있어서의 동작에 대하여 도 20을 참조하면서 설명한다.

도 20은 실시예5의 전류검출기(4), 정류회로(51), 컴퍼레이터(11), 카운터회로(13), 평활회로(52), 및 전환회로(14)의 각 출력신호에 있어서의 타이밍파형도이다. 도 20에 있어서, 카운터회로(13)의 카운트데이터의 최소 치(MIN)로서 "0"이 설정되어 있는 경우의 파형도이다.

도 20의 (a)에 있어서의 점선의 정현파는 전류검출기(4)에서 얻어지는 전압신호를 나타내고 있으며, 도 20의 (a)에 있어서의 실선의 파형은 정류회로(51)에 있어서 피크홀드된 전압파형이다. 도 20의 (b)는 컴퍼레이터(11)의 출력파형이다. 도 20의 (b)에 나타낸 바와 같이, 시각 t1까지는 컴퍼레이터(11)의 출력이 "L" 레벨이기 때문에, 도 20의 (d)에 나타내는 카운터회로(13)의 출력은 최소설정치의 "0"으로 되어있다. 이 동안에는, 카운터회로(13)의 출력인 카운트데이터(도 20의 (d))가 오차전압연산회로(7)에 직접 출력되고 있다. 이 때, 오차전압연산회로(7)는 구동펄스(1)주기마다 오차전압을 계산하여, 그 오차전압은 다음 구동펄스의 분주비에 반영된다. 이 결과, 주파수설정회로(8)에 있어서의 주파수설정치는 신속히 목표하는 주파수에 가까이 간다.

다음에, 시간 t1에 있어서 목표부근의 주파수에 근접하고, 전압검출이 가능한 범위가 되면, 요컨대, 카운터최소설정치보다 커지면, 오차전압연산회로(7)에의 출력은 평활회로(52)의 출력(도 20의 (e))에 바뀌어, 안정한 동작이 된다.

이상의 설명은, 검출전압이 기준레벨보다 낮은 곳에서 목표치에 가까이 가는 동작의 경우에 관해서 설명하였지만, 역의 동작 요컨대 기준레벨보다 높은 곳에서 목표치에 가까이 가는 경우도 같다.

다음에, 실시예5에 있어서의 전압검출분해능력에 관해서 설명한다. 컴퍼레이터(11)가 이상특성을 갖고 있다고 가정하였을 때, 그 분해능력은, 카운트주기기간의 클록수와 정류회로(51)로부터 출력된 검출전압의 진폭으로 결정된다. 즉, 클록수가 많을수록, 또한 검출전압의 진폭이 작을수록 향상한다. 카운트주기기간=구동펄스=100 KHz로 하고, 마스터 클록을 10 MHz로 한 경우, 피크홀드의 정류회로(51)로부터 출력된 전압진폭의 범위내에서, 10 MHz/100 KHz=100분해를 얻을 수 있다.

이상 설명한 바와 같이, 실시예5에 의하면, 컴퍼레이터(11)를 사용한 간단한 구성에 의해, 고정밀도인 전압검출치의 디지털화가 가능해진다.

또한, 실시예5에 있어서는, 제어의 응답성의 결점을 없애기 때문에, 평활처리된 데이터라고 되어 있지 않은 데이터를 전환하여 오차전압연산회로(7)에 입력하도록 구성하고 있다. 이에 따라, 실시예5는 압전트랜스의 구동회로의 디지탈화에 대하여 큰 효과를 가지고 있다.

또한, 실시예5로서는, 평활처리의 유무로 전환하는 구성으로 하였지만, 평활처리의 시정수를 전환하도록 구성하더라도 응답속도의 향상에 크게 공헌하는 것이 가능하다.

또한, 본 발명에 있어서는, 실시예5의 정류회로(51)로서 다른 일반적인 정류수단을 쓰는 것이나, 분주회로(9a)로서 전술의 실시예1의 분주비분산분주회로나 실시예2의 분주방식을 쓰는 것등 여러가지 응용전개가 있어, 이들에 있어서도, 실시예5와 동일한 효과를 얻을 수 있다. 이상과 같이, 본 발명에 관한 실시예5에 의하면, 컴퍼레이터와 피크홀드수단과 응답속도대책으로 실용적인 제어성능을 확보하면서, 간단하고 저비용인 구성으로 아날로그의 검출전압을 고정밀도로 디지털신호에 변환할 수 있고, 구동회로의 LSI화에 있어서 코스트메리트의 향상에 크게 효과가 있다. 이 때문에, 본 발명은 소형영상기기의 한층더 소형화, 비용삭감에 대하여 막대한 효과를 갖고 있다.

<실시예6∼실시예13>

이하, 본 발명에 관한 압전트랜스의 구동회로의 실시예6∼실시예13에 관해서 설명한다.

실시예6∼실시예13의 압전트랜스의 구동회로는, 전술한 실시예1∼실시예5와 같이, 본 발명의 목적인 저주파의 클록로 주파수분해능력이 높은 구동펄스를 형성하고, 또한 간단하고 저비용의 구성으로 디지털처리에 적합한 전압을 검출하는 것이 가능한 압전트랜스의 구동회로를 제안하는 것이다.

또한, 실시예6∼실시예13의 압전트랜스의 구동회로는, 하기과제를 해결하는 것이다.

액정디스플레이모니터를 카메라 일체형 VTR이나 디지털카메라 등의 소형영상기기에 부착하기 때문에, 액정디스플레이모니터의 백라이트 등을 구동하는 압전트랜스를 설치하고 있다. 압전트랜스를 이들 소형영상기기에 도입하는 경우에는 이하의 과제를 달성하는 것이 중요하다.

(A) 부품점수의 삭감, 공간절약화

(B) 전원전압저하에 대한 안정동작

(C) 전원전압변동에 대한 고효율구동대응

(D) 냉음극관의 불점등대응

우선, 과제 (A)에 관해서 설명한다. 상기 소형영상기기의 휴대성향상을 위해, 압전트랜스의 구동회로에서도 부품점수의 삭감에 의한 공간절약화가 요구되고있다. 압전트랜스의 구동회로는 현재아날로그회로에서 구성하는 것이 주류로, 부품점수도 많다. 압전트랜스의 구동회로의 부품점수의 삭감 및 공간절약화를 하기 위한 방법으로서, IC화하고, 구동회로를 1칩으로 구성하는 방법이 있지만, IC화하였을 때의 핀수의 제약으로부터, 작은 패키지는 사용할 수 없고 큰 효과는 얻을 수 없다.

따라서, 구동회로를 액정컨트롤러등의 디지털 LSI와 1칩화하는 방법을 들 수 있다. 이 방법은 공간절약화의 효과는 큰 방법이지만, 압전트랜스의 구동회로가 아날로그회로의 구성으로서는, 디지털아날로그혼재회로가 된다. 그 때문에, 이 방법은 LSI비용의 면에서 불리하여 지기 때문에, 압전트랜스의 구동회로를 디지털화하는 것이 바람직하다.

그렇지만, 압전트랜스의 구동회로를 디지털화하기 위해서는, 압전트랜스의 제어에 필요한 고정밀도의 주파수를 얻을 수 있는 높은 주파수의 클록이 필요하게 된다.

전술의 배경기술의 란에서 설명한 바와 같이, 압전트랜스의 구동펄스를 디지털처리로 생성하기 위해서는, 클록을 분주하여 소망의 주파수의 구동펄스를 얻는 방법이 있었다. 이 클록을 분주하는 방법에 있어서, 냉음극관의 전류를 소정의 범위(예컨대 ±1%)에 제어하기 위하여 필요한 클록의 주파수는 매우 높은 클록주파수가 필요하였다.

구체적으로는, 대표적인 압전트랜스에 있어서, 그 공진주파수는 약100 KHz이며, 제어하는 주파수범위(공진주파수보다 고주파수측)에 있어서의 평균적인 주파수감도는 주파수 1 KHz의 변화에 대하여 전압치의 변화가 약 +100%부터 -50%정도이다. 냉음극관에 흐르는 전류는, 압전트랜스의 냉음극관에 흐르는 전류압전트랜스의 2차측 전극의 전압에 비례하기 때문에, 냉음극관에 흐르는 전류치를 ±1% 정도로 억제하기 위해서는, 압전트랜스의 2차측전극의 전압을 ±1%정도로 억제할 필요가 있다.

이와 같이 압전트랜스의 2차측전극의 전압을 ±1%정도로 억제하기 위해서는, 구동펄스의 주파수분해능력은 적어도 10∼20 Hz의 주파수분해능력을 얻기 위해서 필요한 클록주파수는 500 MHz∼1 GHz가 된다. 이와 같은 높은 클록주파수는 폭사방해나 공급전력 등을 고려하면 실용적인 클록주파수는 아니었다.

다음으로, 압전트랜스를 소형영상기기에 도입하는 경우의 과제(B)에 대하여 설명한다.

상기와 같은 휴대용 소형영상기기의 전원장치는, 기본적으로 배터리이다. 이 때문에 배터리 잔량의 저하와 함께 출력전압은 서서히 저하한다. 그러나, 압전트랜스의 구동회로로서는 전원전압이 저하하더라도 안정적으로 동작하는 것이 요구된다. 도 21은 전술한 도 61에 나타낸 종래의 구동회로에서의 전원전압과 압전트랜스출력전압의 관계를 나타낸 것이다. 전원전압이 저하하면, 프리 트랜스인 전자트랜스(102)에 있어서의 승압비가 줄기 때문에, 압전트랜스(101)로부터 출력된 전압은 저하한다.

전술의 월간지의 닛께이 엘렉트로닉스, 1994년11월7일호(No.621) 147페이지∼157페이지(이하, 문헌1이라 약칭한다)에 개시되어 있는 제어방식을 사용하면, 전원전압저하와 동시에 제어주파수가 저주파측에 시프트하여, 압전트랜스(101)의 출력전압을 일정히 유지하고자 한다. 그렇지만, 전원전압이 더욱 저하하여, 압전트랜스(101)에 있어서 목표의 출력전압을 얻을 수 없게 되면, 제어불가능해지고, 냉음극관(103)의 점등을 유지하는 데 필요한 전압을 얻을 수 없게 된다.

이 결과, 냉음극관(103)의 소등, 혹은 최악의 경우, 불규칙한 주파수의 구동펄스가 인가되어 버려, 압전트랜스(1)가 파괴되는 등의 문제를 일으킨다. 이 때문에, 전술의 문헌1의 구성에 있어서는 문제점을 회피하기 때문에, 전원전압저하에 대하여 대응할 수 있는 여유있는 큰 출력을 갖는 압전트랜스프리 트랜스를 사용해야 하였다.

또한, 전원공급이 배터리가 아니라 가정용 AC 100V 전원으로부터 AC 어댑터를 통해 공급되는 경우가 있다. 이 경우, 전원사정에 의해 순간 정지가 발생하는 경우가 있다. 통상 압전트랜스의 전원은 전력 낭비를 최소한으로 하기 위하여 전원회로를 사이에 끼지 않고 AC 어댑터의 출력이 직접 입력되는 구성으로 되어 있기 때문에 순간 정지의 영향을 직접 받는다. 즉 순간 정지를 위해, 원하는 출력전압을 얻을 수 없고, 압전트랜스의 공진주파수를 넘어 구동주파수가 추이하고, 상기 경우와 마찬가지 제어불가능의 상태에 빠질 가능성이 있다. 그러나, 상기 문헌1에는 이것에 관해서 언급되어 있지 않다.

한편, 일본의 일본 실용공개평4-58085호 공보 및 실시예 평5-4779호 공보에 개시된 제어방법으로는, 전원전압의 변동이 있더라도, 끊임없이 공진주파수에 의한 제어가 되기 때문에, 상기 문제는 회피할 수 있다. 그러나, 이들의 제어방법에서는원리상, 냉음극관에 흐르는 부하전류의 검출에 가하여, 압전트랜스부터의 출력전압의 위상검출을 위해, 별도 컴퍼레이터 등의 검출수단을 필요로 한다. 따라서, 이러한 검출수단을 탑재하는 LSI를 설치한 압전트랜스의 구동회로는, 비용이 높아진다는 문제가 있었다. 또한, 이들의 제어방법으로는, 출력전압이 공진주파수에서의 승압비로 고정되기 때문에, 조광을 행하기 위해서는 전원전압을 시분할로 스위칭하는 등의 제어를 필요로 하고, 스위칭소자에서의 전력손실에 의한 효율저하를 피할 수 없었다.

다음에, 압전트랜스를 소형영상기기에 도입하는 경우의 과제(C)에 대해서 설명한다.

일반적으로 냉음극관에 부여되는 전압을 압전트랜스의 승압비만으로는 불충분하며, 전술한 도 63에 나타낸 바와 같이 전자트랜스(102)를 전단에 배치하고, 승압비부족을 보충하고 있다. 이 전자트랜스(102)를 구동하는 파워트랜지스터(110)에 부여되는 구동펄스의 듀티치는, 전원전압에 대하여 적절한 값이 존재한다.

이 이유를 이하에 설명한다. 전자트랜스(102)에서 얻어지는 반파정형파형의 전압은, 전원전압에 비례하여 변화하기 때문에, 압전트랜스(101)를 포함한 전체의 승압비가 변화한다.

도 22는 종래의 압전트랜스의 구동회로에 있어서의, 파워트랜지스터(110)의 출력에서 압전트랜스(101)의 출력에 이를 때까지의 각부 파형도이다. 이 때, 구동펄스의 주파수를 변화시킴으로써, 전원전압이 변화하여도 냉음극관(103)에 흐르는 전류를 일정하게 유지하도록 구동제어하고 있다.

도 23은 도 22에 있어서의 구동제어의 모양을 나타낸 파형도이며, 도 23의 (a)는 전원전압이 낮을 때이며, (b)는 전원전압이 높을 때의 파워트랜지스터(110)의 출력신호를 나타내고 있다. 이와 같이, 구동펄스주파수는 변화하지만, 압전트랜스(101)에 입력되는 반파정현파형의 전압의 주파수는, 전자트랜스의 인덕턴스(L)와 압전트랜스의 입력용량(C)의 공진주파부에 정해지는 고정의 주파수가 된다. 이 때문에, 특히 전원전압이 높을 때에는, 도 39의 (b)에 나타낸 바와 같이, 파워트랜지스터(110)의 출력신호에 있어서의 반파형상의 폭이 넓어지고, 파워트랜지스터(110)의 출력신호가 제로가 되기 전에, 즉 압전트랜스(101)의 입력전압이 제로가 되기 전에 파워트랜지스터는 ON 상태가 된다.

파워트랜지스터(110)가 ON 상태가 됨으로써, 압전트랜스(101)의 입력용량에 대비되고 있었지만 파워트랜지스터(110)를 통하여 지락(地絡)되어 서지전류가 흐른다. 이 결과, 파워트랜지스터(110) 및 압전트랜스(101)의 손실이 증대하고, 효율의 열화, 그리고 최악의 경우에는 압전트랜스(101)의 파괴에 연결된다.

한편, 구동펄스의 듀티치를 낮게 설정한다면, 반대로 전자트랜스(102)에 대비되는 에너지가 감소하여, 효율이 열화한다. 이 때문에, 구동펄스의 듀티치는 전원전압에 따라서 최적의 듀티치가 되도록, 폭넓은 전원전압의 범위에 있어서 제어해야 하였다. 그러나, 종래의 구동회로를 아날로그회로에 의하여 구성한 경우에는, 폭넓은 전원전압범위에 있어서 최적화하기에는 한도가 있었다.

다음에, 압전트랜스를 소형영상기기에 도입하는 경우의 과제(D)에 관해서 설명한다.

일반적으로, 냉음극관을 점등시키기 위해서는, 점등상태의 전압보다도 수배 높은 전압을 필요로 한다. 예컨대 4 인치 클래스의 액정디스플레이용 백라이트의 경우라면, 점등상태를 유지하기 위해서 필요한 전압은 약 300 Vrms 인데 대하여, 점등시키기 위해서는 500∼700 Vrms의 전압을 줄 필요가 있다. 특히, 주위온도가 낮은 경우나 어두운 곳에 장시간 방치되어 있던 경우에는, 점등성능이 열화하여, 상기의 전압을 장시간 부여하거나, 또는 높은 전압을 주지 않으면 점등하지 않은 경우가 있었다.

그러나, 압전트랜스의 출력전압을 높게 하면 반대로 압전트랜스에 이러한 걸리는 스트레스가 증대하여, 파괴의 원인이 된다. 이 때문에, 점등개시시에는 압전트랜스에 과대한 전압이 발생하는 것을 억제하면서, 점등성능을 향상시키기 위한 제어가 필요하였다.

이러한 과제를 해결하는 공지문헌으로서, 일본의 특개평10-52068호 공보가 있다. 이 특개평10-52068호 공보에는, 압전트랜스의 출력전압을 검출하고, 그 검출된 출력전압에 근거하여 구동주파수를 제어하는 방식이 개시되어 있다. 구동주파수를 저하시켜 출력전압을 상승시키고, 검출된 출력전압이 소정치 이상의 전압이면, 구동주파수를 고주파측에 이행시켜 출력전압을 저하시킨다. 그리고, 다시 구동주파수를 저하시켜 출력전압을 상승시키면, 출력전압이 소정치 이상이면 구동주파수를 고주파측으로 이행시킨다. 이와 같이, 특개평10-52068호 공보에는, 구동주파수를 상하시켜 출력전압의 대폭적인 상승을 방지하는 제어방법이 개시되고 있다.

그렇지만, 특개평10-52068호 공보의 제어방법에서는, 냉음극관이 점등하지않는 한, 상기 제어동작을 반복하기 때문에, 출력전압의 상한을 설정해놓았다고 하더라도, 압전트랜스에는 장시간 스트레스가 걸리는 상태가 되고, 반드시 최선의 제어방법은 아니다.

또한, 상기의 과제(A)를 감안하여, 구동회로의 디지털화에 의한 액정컨트롤러와의 1칩화를 생각하는 경우에는, 압전트랜스의 출력전압을 검출하기 위한 A/D 컨버터가 별도로 필요하게 된다. 이 때문에, LSI코스트가 증가한다는 문제가 발생한다.

실시예6 내지 실시예13에 기재된 본 발명에 관한 압전트랜스의 구동회로는, 상기의 과제(A),(B),(C) 및 (D)를 감안하여 이루어진 것이며, 하기 사항 (1),(2), (3),(4) 및 (5)를 실현하는 것이다.

(1)저주파의 클록으로 주파수분해능력이 높은 구동펄스를 얻을 수 있고, 디지털화에 적합한 구동방식.

(2)전원전압변동에 대해서도 안정동작가능한 구동방식.

(3)넓은 전원전압범위로 고효율화가 가능한 구동펄스의 듀티제어방식.

(4)압전트랜스에 과대한 스트레스를 부여하는 일없이 냉음극관의 점등성능을 유지하는 시동제어방식.

(5)순간정지나 단선 등에 의한 이상시의 보호기능.

이하, 본 발명에 관한 실시예6에서 실시예13의 압전트랜스의 구동회로에 대해서는 첨부의 도면을 참조하면서 설명한다.

<실시예6>

도 24는 본 발명에 관한 실시예6의 압전트랜스의 구동방식을 나타내는 블록도이다. 도 24에 있어서, 압전트랜스(201)는 증폭된 전압을 형성하는 변압소자이며, 냉음극관(201)에는 압전트랜스(201)에서의 전압이 인가된다. 프리트랜스(202)는 전자트랜스이며, 압전트랜스(201)의 승압비의 부족을 보충하기 위하여 압전트랜스(201)의 전단에 배치되어 있다. 전류검출회로(204)는 냉음극관(203)에 흐르는 전류를 검출하고 전압신호로 변환한다. 정류회로(205)는 전류검출회로(204)에서 꺼내지는 정현파형의 전압신호를 피크홀드하고, 실질적인 직류전압으로 변환한다. A/D 컨버터(206)는 정류회로(205)에서 출력된 전압을 디지털신호로 변환한다. 평활회로 (207)는 A/D 컨버터(206)에서 출력된 디지털신호 V ad를 소정의 주기로 평활한다. 실시예6에 있어서의 평활회로(207)에서는, 평균처리에 의하여 평활화를 실시하고 있다.

오차전압연산회로(208)는 평활회로(207)에서 출력된 평활신호 V lpf와 외부에서 설정된 기준데이터 V ref를 비교하여 양자의 오차를 연산하고, 소정의 계수 K를 곱하여 오차데이터 V err로서 출력한다. 오차전압연산회로(208)는 기준데이터 V ref와 평활신호 V lpf의 차를 연산하는 가산기(208A)와, 가산기(208A)의 출력데이터에 계수 K를 곱하여 출력하는 승산기(208B)를 구비하고 있다.

주파수설정회로(9)는 압전트랜스(1)의 구동펄스의 주파수를 설정한다. 주파수설정회로(209)는 가산기(209A)와 지연회로(209B)를 가지고 있다. 주파수설정회로 (209)는 지연회로(209B)에서 출력된 전회의 주파수설정치 F prev에 대하여 오차전압 Verr에 대응하는 주파수만 가감연산하고, M비트의 데이터 F freq를 출력한다. 그리고, 주파수설정회로(209)에 있어서, 전원투입시는 사전에 설정된 초기치가 출력되도록 구성되어 있다. 또한, 주파수설정회로(209)에서의 주파수설정치의 출력타이밍은, 데이터 F prev에서 주어진 주기가 되도록 설정되어 있다.

분주비분산회로(210)는 주파수설정회로(209)에서 출력된 M 비트데이터 freq에 따라, 구동펄스 N 주기의 평균 분주비 Div가 F freq/N이 되도록 분주비를 분산하여 마스터클록의 분주를 행한다. 분주비분산분주회로(210)는, 분산회로(210A), 가산기(210B) 및 분주회로(210C)를 가진다. 분주회로(210A)는 데이터 F freq의 하위 M1비트의 데이터 A를 구동펄스 N주기간에 분산하는 회로이다. 비트수 M1은 분산주기 N과의 관계가 N = 2M1이 되도록 설정되어 있고, 구동펄스 N 주기의 사이에 A회, H(high) 레벨의 데이터를 출력한다.

가산기(210B)에서는 상기 M 비트 데이터 F freq의 상위 Mu 비트(= M - M1) 데이터에 분산회로(210A)의 출력데이터(0 또는 1의 데이터)가 가해진다. 이 가산기 (210B)로부터의 출력데이터가 분주회로(210C)에 입력되고, 그 분주비로 분주된 분주펄스를 출력할 수 있다.

역에지처리회로(211)는 분주비분산분주회로(209)로부터 출력된 분주펄스를 마스터 클록의 역에지처리(클록의 하강에지처리)를 하는 회로이다. 역에지처리회로 (211)는 상기 분주펄스를 역에지로 래치하는 역에지회로(211A)(후술의 도 31)와 셀렉터(211B)를 갖고 있다. 셀렉터(211B)는 분산회로(210A)의 출력이 H(high) 레벨일 때는 역에지회로(211A)로부터의 데이터를 출력하고, 반대로 L(low)레벨일 때는 분주회로(210C)로부터의 데이터를 출력한다. 파워트랜지스터(220)는 역에지처리회로 (211)에서 출력된 구동펄스에 의해, 압전트랜스(201)을 구동한다.

이상과 같이 구성된 실시예6에 있어서, 주파수설정회로(209)로부터 출력된 주파수설정치의 초기값은, 압전트랜스(201)의 공진점보다 충분히 고주파측에 설정하고, 고주파측의 경사를 이용하여 제어를 한다. 상기 구성에 있어서 평활회로 (207)의 평활주기는 분주비분산분주회로(210)의 분산주기 N과 동등하게 설정되고 있다.

다음에, 도 24에 나타낸 실시예6의 압전트랜스의 구동회로의 동작에 관해서 설명한다. 도 25 및 도 26은 실시예6의 압전트랜스의 구동회로에서의 동작타이밍을 나타내는 파형도이다.

도 25의 (a)에 있어서, 점선으로 나타내는 파형은 전류검출회로(204)로 얻어지는 전압파형이다. 압전트랜스(201)의 구동은 일반적으로 사각형파로 행하지만, 압전트랜스(201)는 공진이 날카로움 정도 Q치가 높기 때문에, 2차측전극에서는 기본파성분만이 집어내어지고 실질적으로 정현파가 된다. 이 정현파를 A/D 컨버터 (206)로 검출 가능한 전압으로 하기 때문에, 정류회로(205)로써 정류를 한다. 도 25의(a)에 있어서 실선으로 나타내는 파형이 정류된 신호를 나타낸다.

다음에, 정류회로(205)로써 정류된 정류전압은, A/D 컨버터(206)로써 도 25의 (b)에 나타내는 샘플 클록의 타이밍으로 디지털신호 Vad으로 변환된다. 디지털신호 Vad는 또한, 소정의 주기로 평활회로(207)로써 평균화되고, 도 25의 (e)에 나타내는 디지털 데이터인 평균 출력데이터를 얻는다. 도 25에 나타내는 예로서는,평활주기를 구동펄스 4주기분로서 하고 있다. 오차전압연산회로(208)에 있어서, V err = K ×(V ref - V lpf)의 연산이 행하여져, 도 2의 (g)에 나타내는 차데이터 V err를 출력할 수 있다. 이 차데이터 V err가 주파수설정회로(209)에 입력되고, 전회의 설정치 F prev에 가해진다. 그리고, 주파수설정회로(209)는 구동펄스의 N 주기의 클록수의 데이터 F freq를 출력한다. 분주비분산분주회로(210)로서는, 먼저 설명한 바와 같이, 구동펄스의 N 주기의 평균의 분주비 Div가 F freq/N 가 되도록 분주된다. N=4의 조건으로 이 동작의 일례를 도 26에 나타내었다.

도 26의 (a)는 마스터 클록을 나타내고, 이 마스터클록에 동기하며, 오차전압연산회로(208)로부터는 평활주기펄스에 동기하여 도 26의 (b)에 나타내는 오차전압 V err를 출력할 수 있다. 주파수설정회로(209)로서는 평활주기펄스와 같은 주기로, 지연타이밍만 다른 도 26의 (c)에 나타내는 펄스에 동기하고, 오차전압 V err와 현재의 주파수설정치 F prev를 가산하여, 시간 t1에 있어서 출력한다. 도 26에 나타내는 예로서는, (c)의 주파수설정회로(209)의 데이터출력펄스가 H(high) 레벨일 때의 Verr 치는 2, 그 때의 주파수설정치의 값은 23(2진법으로서는 10111)이기 때문에, 양자의 합 25(동 11001)가 다음 클록(시간 t1)으로 출력된다.

도 26의 (e) 및 (f)에는 각각 주파수설정회로(209)로부터 출력된 데이터 F freq(5 비트)의 상위 3 비트 데이터(분주비), 하위 2 비트 데이터(분산)를 나타낸다. 실시예6으로서는 분산수 N=4이기 때문에, 주파수설정회로(209)로부터 출력된 5 비트 데이터내, 하위 2비트에서 분산수를 설정하고 있다. 도 26의 (g) 및 (i)에 분산회로(210A)에서의 분산예를 나타내며, 도 26의 (h) 및 (j)에 분주회로(210C)의출력예를 나타낸다. 어느 쪽의 경우도 분주하여 얻어지는 구동펄스 4주기 기간의 클록주기가 F freq의 값과 동등하게 되도록 동작하고, 평균의 주파수분해능력을 상승시키고 있다.

역에지처리회로(211)로서는 상기 분주비가 분산된 구동펄스의 주파수변동을 최소한으로 억제하도록 동작한다. 구동펄스의 주파수변동은, 직접 휘도변동에 영향하기 때문에, 특히 주파수변동의 주기가 길면 플리커(깜빡거림)로도 된다. 또한 급격한 주파수변동은, 주파수의 변화점에서 압전트랜스(201)의 전류리플이 되고, 압전트랜스(201)에의 스트레스(파괴의 요인)가 된다. 이 때문에 주파수변동은 적은 쪽이 바람직하다.

도 27은 역에지처리회로(211)의 동작을 나타내는 타이밍파형도이다. 도 27에 있어서, (a)는 마스터 클록, (b)는 분산회로(210A)의 출력데이터, (c)는 분주회로 (210C)가 출력데이터이다. 이 예로서는, 분산회로(210A)에서는, 구동펄스주기로 0,1,0,1로 출력되며, 분주회로(210C)에서 출력된 구동펄스의 분주비(클록수)가 6,7,6,7이 된다.

도 31에 구성을 나타내는 역에지회로(211A)는 분주회로(210C)의 출력펄스를 마스터 클록의 하강에지로 래치하여 신호를 전환하여, 도 27의 (d)에 나타내는 펄스를 얻을 수 있다. 셀렉터(211B)에서는, 분산회로(210A)의 출력이 H(high) 레벨일 때 역에지회로(211A)의 출력펄스를 출력하고, L(low) 레벨일 때는 분주회로(10C)의 출력펄스를 출력하도록 구성되어 있다. 이 때문에, 셀렉터(211B)에서는 도 27의 (e)에 나타낸 바와 같이 6.5분주의 펄스가 되어 출력된다. 이와 같이, 역에지처리회로(211)로서는, 구동펄스의 주파수변동을 억제하는 역할을 하고 있다.

역에지처리회로(211)의 효과는 분산회로(210A)에서의 분산 방식에 따라 다르다. 도 28에서 도 30을 참조하여, 다른 2개의 분산방식의 경우에 있어서의 주파수변동억제의 효과의 차이에 관해서 설명한다. 도 28 내지 도 30에 나타내는 파형도는, 분산의 주기를 8로 하여, 구동펄스 8주기 중에서 분주비를 분산시키는 것으로서 설명한 도면이다. 도 28에 나타내는 분산방법은, 주파수설정회로(209)로부터 출력된 데이터 F freq 중 분주비의 분산을 설정하는 하위 M1 비트의 데이터 B를 최초인 0주기째로부터 B 주기째까지 배당하는 방법이다. 이 방법은, 분산회로(210C)에서는 1주기째∼B 주기째까지 H(high) 레벨의 신호를 출력하고, B+1주기째∼8주기째까지 L(1ow) 레벨의 신호를 출력하는 방법이다.

도 29 및 도 30에 나타내는 분산방법에 있어서, 데이터 B가 4이하의 경우는, 짝수주기째에 H(high) 레벨을 배당, 5이상의 경우에, 나머지 홀수주기째에 H(high) 레벨을 배당하도록 한 것이다.

도 28에 나타내는 방법에서는, 역에지처리회로(211)에 의한 작용으로, 8분주→9분주로의 이행시, 또는 9분주→8분주로의 이행시에는, 반드시 그 사이에 8.5분주가 존재하며, 급격한 주파수변화가 일어나지 않게 되고 있다. 그러나, 8주기의 분산주기기간에는, 8분주의 펄스와 9분주의 펄스가 동시에 존재하여, 최대 1분주의 주파수변동이 있다. 즉, 도 28에 나타내는 분산방법에 있어서는, 급격한 주파수변동에 의한 압전트랜스(201)에의 스트레스는 경감되어 있지만 플리커의 발생에 대해서는 큰 효과를 얻을 수 없었다. 이에 대하여, 도 29 및 도 30의 방법에서는, 분산주기기간에서의 최대의 주파수변동은 0.5분주이기 때문에, 압전트랜스(201)에의 스트레스 및 플리커의 발생의 양쪽이 개선되어 있다.

상기한 바와 같이 하여 얻어진 구동펄스는, 파워트랜지스터(210)에 의해 전력증폭되어 압전트랜스(201)를 구동한다.

실시예6의 압전트랜스(201)의 구동회로는, 상기의 동작에 의해, 전류검출회로(204)에 있어서 검출한 전류치가 원하는 값보다도 낮은 경우, 요컨대 평활회로(207)로부터 출력된 디지털신호 V lpf가 기준데이터 V ref보다도 낮은 경우에는, 오차전압연산회로(207)로부터 출력된 데이터 V err는 정의 값이 된다. 이 결과, 분주비분산분주회로(210)는 분주비를 크게 한다. 즉, 이 때, 구동펄스의 주파수가 낮게 되는 방향으로 동작하여, 압전트랜스(201)의 승압비가 상승한다. 이 동작에 의해, 냉음극관(203)에 흐르는 전류는 증가한다.

한편, 전류검출회로(204)로 검출한 전류치가 원하는 값보다 높을 경우, 요컨대 평활회로(207)로부터 출력되는 디지털신호 V lpf가 기준데이터 V ref보다도 높은 경우에는, 상기와 역으로 동작하고, 압전트랜스(201)의 승압비가 하강하고, 냉음극관(203)에 흐르는 전류가 감소한다.

상기의 동작을 되풀이하고, 전류검출회로(4)에 있어서 검출한 전류치가 원하는 값이 되면, 요컨대 평활회로(207) 등 출력된 디지털신호 V lpf가 기준데이터 V ref와 동일하게 되면, 오차전압연산회로(208)로부터 출력되는 데이터 V err은 0 이 되고, 구동펄스의 주파수는 안정된다.

이상 설명한 바와 같이, 본 발명에 관한 실시예6의 압전트랜스의 구동회로에있어서는, 마스터클록의 분주에 의하여 구동펄스를 생성할 때, 분주비를 소정의 주기로 분산하고, 평균주파수로 분해능력을 올리고, 또한 마스터클록의 역에지를 사용하는 처리를 행하고 있다. 이 때문에, 실시예6의 압전트랜스의 구동회로는, 등가적으로 클록의 2배인 주파수정도를 얻을 수 있고, 평균주파수의 분해능력이 상승하고, 냉음극관(203)의 휘도를 소망의 값으로 하기 위한 주파수를 얻을 수 있다.

먼저 설명한 바와 같이, 압전트랜스(2021)의 구동펄스주파수가 100 KHz이고, 10 Hz의 주파수분해능력을 얻기 위해서는, 클록을 단순하게 분주하는 방법으로는, 1 GHz인 클록을 필요로 한다. 예컨대 분산주기 N=100으로 하면, 통상 액정컨트롤러 등에서 사용되고 있는 10 MHz 정도의 클록으로 10 Hz의 평균분해능력을 얻을 수 있고, 또한, 역에지처리에 의해 주파수분산에 의한 압전트랜스(1)의 스트레스를 경감할 수가 있으며, 또한 플리커의 억제에도 효과가 있다.

실시예6의 압전트랜스의 구동회로에서, 오차전압연산회로(208), 주파수설정회로(209), 분주비분산분주회로(210), 및 역에지처리회로(211)를 LSI화함으로써, 대폭적인 부품점수의 삭감을 도모할 수 있기 때문에, 실시예6은 소형영상기기의 한층더 소형화에의 효과는 크다.

이상과 같이, 본 발명에 관한 실시예6에 의하면, 마스터 클록의 역에지를 사용함으로써, 예를 들면 분산주기 N=100 정도로 통상 액정컨트롤러 등으로 쓰이고 있는 10 MHz 정도의 클록으로 10 Hz의 평균분해능력을 얻을 수 있고, 압전트랜스의 구동회로의 디지털화에 큰 효과를 가진다. 또한, 실시예6은, 역에지처리에 의해 주파수분산에 의한 압전트랜스의 스트레스를 경감할 수가 있고, 또한 플리커의 억제에도 큰 효과가 있다.

<실시예7>

다음으로, 본 발명에 관한 실시예7의 압전트랜스의 구동회로에 대하여 설명한다. 실시예7은 넓은 전원전압범위에 있어서 고효율화가 가능한 구동펄스의 듀티제어방식을 가지는 구동회로의 제안이다.

도 32는 실시예7의 압전트랜스의 구동회로를 나타내는 블록도이다. 도 32에 있어서, 전술한 실시예6과 같은 기능, 구성을 갖는 것에는 같은 부호를 붙이고, 그 설명은 생략한다.

도 32에 있어서, 마이크로컴퓨터시스템(200)은 시스템 전체의 제어를 행하고 있다. 이 마이크로컴퓨터시스템(200)은 독자적으로 전원전압을 검출하는 수단과, 전원전압치에 따른 펄스폭데이터를 받아들이는 ROM을 가지고 있으며, 실시예7의 구동회로에 대하여 펄스폭데이터를 통지하도록 구성되어 있다.

통상, DVC 무비 등의 소형영상기기에는, 배터리의 잔량을 검출하기 위하여 전원전압의 검출수단을 가지고 있다. 실시예7에서는, 이 전원전압정보를 이용하고 있다. 펄스폭 설정회로(212)는 마이크로컴퓨터시스템(200)에서의 전원전압정보를 바탕으로 분주비분산분주회로(210)가 출력된 펄스의 펄스폭을 설정한다.

실시예7의 압전트랜스의 구동회로에 있어서의 펄스폭설정회로(212)를 구체적으로 설명한다. 도 33은 펄스폭설정회로(212)의 구성을 나타내는 블록도이다. 도 33에 나타낸 바와 같이, 펄스폭설정회로(212)는, 카운터회로(212A), 승산기(212B), 디코드회로(212C) 및 플립플롭회로(212D)를 가지고 있다.

카운터회로(212A)는 분주회로(210C)에서 출력된 펄스에 의하여 리셋된다. 승산기(212B)는 가산기(210B)에서 출력된 분주데이터와 마이크로컴퓨터시스템(200)으로부터 출력된 펄스폭데이터를 승산한다. 디코드회로(212C)는 카운터회로(212A)의 카운터치가 승산기(212B)에서 출력된 데이터와 같을 때에 H(high) 레벨의 신호를 출력한다. 플립플롭회로(212D)는 분주회로(210C)의 출력펄스가 H(high) 레벨일 때에 마스터클록에 동기하여 세트되고, 디코드회로(212C)의 출력펄스가 H(high) 레벨일 때에 마스터 클록에 동기하여 리셋된다.

실시예7의 구동회로에서의 그 밖의 구성은 전술한 도 24에 나타낸 실시예6의 구성과 실질적으로 동일하다. 실시예7에 있어서, 실시예6과 다른 점은, 실시예6에서는 분주비분산분주회로(210)로부터 출력된 구동펄스의 펄스폭에 있어서는 특별히 한정하지 않았지만, 실시예7에서는 후술하는 도 34의 (c)에 나타낸 바와 같이 마스터 클록의 1주기폭의 펄스가 출력되도록 구성되어 있는 점이다.

상기한 바와 같이 구성된 실시예7의 압전트랜스의 구동회로에서의 동작에 관해서 도 34의 타이밍파형도를 사용하여 설명한다.

도 34의 (a)는 마스터 클록이며, 도 33에 나타낸 펄스폭설정회로(212)는 이 마스터 클록에 동기하여 동작한다. 도 34의 (b)는 구동펄스의 분주비를 나타내는 가산기(210B)가 출력데이터이다. 이 출력데이터에 따른 분주비에 의해 분주회로 (210C)에서 도 34의 (c)에 나타내는 구동펄스가 출력된다. 카운터회로 (212A)에서는, 도 34의 (d)에 나타낸 바와 같이 분주회로(210C)의 출력펄스가 H(high) 레벨일 때에 "1"에 세트되고, 마스터 클록에 클리먼트된다.

승산기(212B)에서는, 가산기(210B)의 출력데이터에 마이크로컴퓨터시스템 (200)으로부터 송신되는 데이터「도 34의 (e)」가 승산되고, 도 34의 (f)에 나타내는 데이터가 출력된다. 디코드회로(212C)에서는, 카운터회로(212A)의 출력데이터가 승산기(212B)의 출력데이터와 같은 때에 H 레벨의 신호가 출력된다「도 34의 (g)」. 플립플롭회로(212D)에 있어서는, 분주회로(210C)의 출력펄스디코드회로(212D)의 출력펄스에서 리셋되고, 구동펄스로서 출력된다.

이와 같이 펄스폭설정회로(212)의 출력펄스에 있어서의 펄스폭은, 구동펄스의 분주비를 나타내는 가산기(210B)의 출력데이터「도 34의 (b)」에 마이크로컴퓨터시스템(200)에서 송신된 데이터[도 34의 (e)]가 승산됨으로써 결정된다. 이와 같이, 실시예7에 있어서는, 마이크로컴퓨터시스템(200)의 데이터에서, 구동펄스의 듀티치가 가변가능하게 구성되어 있다. 이 때문에 마이크로컴퓨터시스템(200)이 가지고 있는 전원전압검출수단에 의하여, 검출된 전원전압에 따라 상기 듀티치를 설정함으로써, 구동펄스의 듀티치는 전원전압에 따라서 임의의 값으로 설정가능하다. 이 때문에, 실시예7의 구동회로에서는, 전원전압의 변동에 대하여 최적의 펄스폭을 얻을 수 있다. 즉, 실시예7의 구동회로는 광범위한 전원전압에 대하여 효율이 높은 압전트랜스의 구동이 가능해진다.

이상과 같이, 본 발명에 관한 실시예7에 의하면, 마이크로컴퓨터시스템의 전원전압검출수단에 의해, 전원전압에 따라서 구동펄스의 듀티치를 임의로 설정가능하고, 전원전압의 변동에 대하여 최적의 펄스폭을 얻을 수 있다. 즉, 실시예7에 의하면, 광범위한 전원전압에 대하여 효율이 높은 압전트랜스의 구동이 가능해진다.

또, 본 발명에 관한 실시예7의 압전트랜스의 구동회로는, 이 구동회로가 구동하는 냉음극선관(203)의 사용환경(예컨대, 밝기, 온도 등)에 따라서 냉음극선관 (3)에 대하여 고정밀도로 구동제어를 하는 것이 가능하다. 이 경우, 사용환경을 나타내는 계측데이터를 마이크로컴퓨터시스템(200)에 있어서 연산하여, 그 연산결과에 따라서 주파수제어를 하여 냉음극관(203)의 휘도를 원하는 값으로 제어할 수가 있다.

<실시예8>

다음에, 본 발명에 관한 실시예8의 압전트랜스의 구동회로에 관해서 설명한다. 실시예8은 전원전압의 저하에 대해서도 안정적으로 동작하는 압전트랜스의 구동방식을 제안하는 것이다. 도 35는 실시예8의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 도 35에 있어서, 전술의 실시예6,7과 같은 기능, 구성을 갖는 것에는 같은 부호를 붙이고, 그 설명은 생략한다.

도 35에 나타낸 바와 같이, 실시예8의 압전트랜스의 구동회로는, 피크검출회로(213)를 갖고 있다. 이 피크검출회로(213)는 평활회로(207)의 출력전압을 소정기간 유지하는 기능을 가지며, 평활회로(207)의 그 때의 출력전압과 유지되어 있던 전압을 비교하여 압전트랜스(201)의 공진점을 검출한다. 도 36은 피크검출회로 (213)의 구체예를 나타내는 블록도이다. 지연회로(213A)는 평활회로(207)의 출력전압 V lpf를 평활주기펄스의 1주기기간 지연시켜 출력한다. 이하, 지연회로(213A)의 출력전압을 V dly로 약기한다. 비교회로(213B)는 평활회로(207)의 출력전압 V lpf와 지연회로(213A)의 출력전압 V dly와의 크기를 비교한다.

실시예8에 있어서, 지연회로(213A)의 출력전압 V dly가 평활회로(207)의 출력전압 V lpf보다 큰 때에 H(high) 레벨의 신호를 출력하고, 반대로 작을 때는 L(low) 레벨의 신호를 출력하도록 구성되어 있다. 이하, 비교회로(213B)의 출력전압을 V cmp로 약기한다.

T 플립플롭회로(213C)는 리셋기능이 부착된 것이며, 전원투입시, 또는 평활회로(207)의 출력전압 V lpf가 기준전압 V ref보다 큰 경우에는 리셋되어 L(low) 레벨의 신호를 출력한다. 한편, 상기 이외의 경우에 있어서, 평활회로(207)의 출력전압 V lpf가 지연회로(213A)의 출력전압 V dly보다 작을 때, 즉, V cmp의 값이 H(high) 레벨일 때에는 비교회로(213B)의 출력전압 V cmp이 L(low) 레벨로부터 H(high) 레벨로의 기동에지로 출력을 반전시킨다. 이하, T 플립플롭회로(213C)의 출력신호「=피크검출회로(213)의 출력신호)를 V pkdet으로 약기한다.

도 35에 있어서, 극성반전회로(214)는 피크검출회로(213)의 출력신호 V pkdet에 따라서 오차전압연산회로(208)의 출력데이터 V err의 부호를 바꾸는 회로이다. T 플립플롭회로(213C)의 출력신호 V pkdet이 H(high) 레벨일 때는 오차전압연산회로(208)의 출력데이터 V err의 부호를 반전시켜 출력하고, 반대로 L(low) 레벨일 때는 오차전압연산회로(208)의 출력데이터 V err를 그대로 출력한다.

실시예8의 구동회로에서, 그 밖의 구성 및 동작은 전술한 도 24에 나타낸 실시예6의 구동회로와 실질적으로 동일이기 때문에, 여기서는 생략한다. 이하, 실시예8에 있어서의 피크검출회로(213)와 극성반전회로(214)의 동작에 관해서 설명함과 동시에, 압전트랜스제어에 있어서의 전체에의 작용 및 효과에 관해서 설명한다.

도 37은 전원전압의 저하에 의해 압전트랜스(1)의 공진점에서의 전압이 목표전압보다도 작아지고 있는 경우의 피크검출회로(213) 및 극성반전회로(214)의 동작에 관해서 설명하는 도면이다. 도 38은 실시예8에 있어서의 구동회로전체의 동작에 관해서 설명하는 타이밍파형도이다.

배경기술의 란에서 설명한 일본의 월간지의 닛께이 엘렉트로닉스, 1994년11월7일호(No. 621) 147페이지∼157페이지에 개시되어 있는 종래의 압전트랜스의 구동회로는, 목표전압에 가까이 하기 위해서 구동주파수를 회로의 다이나믹 레인지가 허용하는 한 내려가는 구동방식이다. 따라서, 이 구동방식에서는, 피크를 넘어 구동주파수가 이동하고, 냉음극관을 점등시키기 위해서 필요한 전압을 얻을 수 없게 되어 소등에 달한다.

실시예8의 구동회로의 구동방식에서는, 목표전압에 가까이 하기 위해서 구동주파수를 내리는 구동방식이지만, 공진점부근에서 구동주파수가 멈추기 때문에 소등에 이르는 일이 없다.

이하, 실시예8의 구동회로의 동작에 관해서 도 37 및 도 38을 사용하여 설명한다.

시각 t0∼t1에 있어서, 분주비분산에 의해 평균주파수 fA에서 구동펄스가 출력되고, 도 37의 A점의 평균출력전압를 얻을 수 있는 경우, 평활회로(207)의 출력신호 V lpf는 대강 시각 t0∼t1의 전압이 평활화되어 도 38의 (c)에 나타내는 타이밍으로 A 점의 전압을 얻을 수 있다. 도 38에서는 평활회로(207)에서의 출력신호 V lpf의 디지털 수치예로서 A점의 전압을 40으로 하고 있다. 이상적으로는 평활회로(207)에서의 평균처리는 시각 t0∼t1의 사이에서 행하는 것이 최선이지만, 시각 t1에 있어서 다음 구동주파수를 결정하기 위한 회로지연이 생기기 때문에, 구동펄스의 분주비분산주기와 평활주기는 약간 어긋나게 해둔다.

오차전압연산회로(208)에 주는 기준데이터 V ref를 100으로 하고, 승산기 (208B)의 계수를 1로 하면, 오차전압 V err은 도 38의 (d)에 나타낸 바와 같이 60(=100-40)이 된다. 이 때문에, 주파수설정회로(209)에 있어서 구동펄스의 평균분주비가 60/N(N=분산주기)만 가해지고, 시각 t1∼t2에서는 전회보다도 낮은 구동주파수 fB가 되고, 도 37의 B점의 평균출력전압을 얻을 수 있다. 도 37의 B점의 전압은 목표전압「오차전압연산회로(208)에 주는 기준데이터 V ref와 동의미]보다도 낮은 전압이기 때문에, 오차전압연산회로(208)로부터는 구동주파수를 낮추기 위해서 분주비를 크게 하는 방향의 데이터(양의 데이터)가 출력된다. 이 동작은, 평활회로 (207)의 출력전압 V lpf가 지연회로(213A)의 출력전압 V dly보다도 작아질 때까지 계속된다. 시각 t3∼t4에 있어서 구동주파수가 fD에 이동한 경우, 이 사이의 평활회로(207)의 출력전압 V lpf(65)가 지연회로(213A)의 출력전압 V dly(75)보다도 작아지고, 비교회로(213B)의 출력전압 V cmp가 H(high) 레벨에 이행한다.

비교회로(213B)의 출력전압 Vcmp의 L(low) 레벨로부터 H(high) 레벨로의 기동에지로 T 플립플롭회로(213C)의 출력이 반전하고, T 플립플롭회로(213C)의 출력신호 V pkdet가 L(low) 레벨로부터 H(high) 레벨로 바뀐다. 이 전환을 받아, 극성반전회로(214)는 오차전압 V err의 극성을 반전시켜 주파수설정회로(209)로 출력한다. 이 때문에, 시각 t4∼ t5에서는 구동주파수가 고주파측에 이동하고, fE의 평균구동주파수가 되고, 도 37의 E점의 평균출력전압을 얻을 수 있다. E점의 전압은 D점의 전압보다 높기 때문에, 비교회로(213B)의 출력전압 V cmp은 H(high) 레벨로부터 L(low) 레벨에 되돌아가지만, T플립플롭회로(13C)의 출력은 그대로이다. 이 결과, 계속해서 부호가 반전된 오차전압 V err이 주파수설정회로(209)에 입력되고, 구동주파수는 또한, 고주파측에 이동하여 F점의 평균출력전압이 된다. 이 동작은 평활회로(207)의 출력전압 V lpf이 지연회로(213A)의 출력전압 V dly보다도 작아지고 비교회로(213B)의 출력전압 V cmp가 L(low) 레벨로부터 H(high) 레벨에 전환될 때까지 계속된다. 도 37에 나타낸 예로서는, 구동주파수가 fF에 이동한 때에, 전회의 E점이 전압보다도 작아지기 때문에, 다시 제어방향을 전환하여, 저주파측에 구동주파수가 이동한다.

상기한 바와 같이, 실시예8의 구동회로는, 압전트랜스(201)의 공진점을 넘어 구동주파수가 이동한 경우, 피크검출회로(213) 및 극성반전회로(214)에 의해 주파수제어의 방향을 전환하도록 구성되어 있다. 이 때문에, 실시예8의 구동회로에서는, 전원전압의 저하 등에 의해 압전트랜스의 공진점에서 목표전압에 달하지 않은 경우라도, 제어불능이 되지 않고, 공진점부근의 평균출력전압을 얻을 수 있다. 이와 같이, 실시예8의 구동회로는 전원전압저하시에 있어서도 소등에는 달하지 않고 안정된 점등상태를 얻을 수 있기 때문에, 종래와 같이 전원전압에 대하여 여유 있는 프리 트랜스나 압전트랜스를 사용할 필요가 없어 비용의 삭감이나 부품 공간의 공간절약화가 가능하게 된다.

또한, 본 발명에 관한 실시예8에 의하면, 전원전압의 저하 등에 의하여 압전트랜스의 공진점에 있어서도 목료전압에 이르지 못한 경우에도, 제어불능에 이르지 못하고 공진점부근의 평균출력전압을 얻고 안정된 점등상태를 얻을 수 있다. 이 때문에 종래와 같이 전원전압에 대하여 여유가 있는 큰 프리트랜스나 압전트랜스를 이용할 필요가 없어 비용의 삭감이나 부품의 공간을 절약할 수 있게 된다.

<실시예9>

다음에 본 발명에 관한 실시예9의 압전트랜스의 구동회로에 대하여 설명한다. 실시예9의 구동회로는, 전원전압의 저하에 대해서도 안정적으로 동작하는 압전트랜스의 구동방식을 제안하는 것이다. 도 39는 실시예9의 압전트랜스의 구성을 나타내는 블록도이다. 도 39에 있어서, 전술한 실시예와 같은 기능, 구성을 갖는 것에는 같은 부호를 붙여, 그 설명은 생략한다.

도 39에 있어서, 제 2 피크검출회로(215)는 평활력전압 V lpf를 소정기간 유지하는 기능을 가지고, 평활회로(207)의 그 때의 출력전압과 유지되어 있던 전압을 비교하여 압전트랜스(201)의 공진점을 검출한다. 이 제 2 피크검출회로(215)가 구체적인 회로예를 도 40에 나타낸다. 도 40에 나타낸 바와 같이, 피크검출회로(215)는, 지연회로(215A)와 비교회로(215B)를 갖고 있다. 이 피크검출회로(215)는 전술의 도 36에 나타낸 실시예8에 있어서의 피크검출회로(213)로부터 T 플립플롭회로 (213C)를 삭제한 구성과 동등하다.

실시예9의 피크검출회로(215)는 지연회로(215A)에서 평활전압 V lpf를 평활주기펄스의 1주기 기간 지연시켜 전압 V dly를 출력하여, 평활회로(207)의 출력전압 V lpf가 지연회로(215A)의 출력전압 V dly보다도 작을 때에 비교회로(215B)에서는 H(high) 레벨의 신호를 출력한다. 반대로, 평활회로(207)의 출력전압 V lpf가 지연회로(215A)의 출력전압 V dly보다 클 때는, 비교회로(215B)는 L(low) 레벨의 신호를 출력한다. 단지, 실시예9의 비교회로(215B)는 평활회로(207)의 출력전압 V lpf가 기준데이터 V ref보다도 클 때, 및 전원투입시는 리셋되어 L(low) 레벨이 출력되도록 구성되어 있고, 이 점이 전술의 실시예8의 피크검출회로(213)와는 다르다.

실시예9에 있어서, 제 2 지연회로(216)는 2주기 전의 주파수설정데이터 F freq를 유지한다. 셀렉터(217)는 제 2 피크검출회로(215)의 출력신호 V pkdet에 대응하여 주파수설정회로(209)의 출력데이터와 제 2 지연회로(215)의 출력데이터를 전환하여 출력한다. 셀렉터(217)는, 제 2 피크검출회로(215)의 출력신호 Vpkdet가 H(high) 레벨일 때는 제 2 지연회로(216)의 데이터를 출력하고, 반대로 L(low) 레벨일 때는 주파수설정회로(209)의 출력데이터 F freq를 출력하도록 구성되어 있다.

실시예9에 있어서, 그 밖의 구성 및 동작은 전술의 도 24에 나타낸 실시예6과 실질적으로 동일하다. 실시예9의 압전트랜스의 구동회로는, 전술한 실시예8의 압전트랜스의 구동회로와 동일한 효과를 갖는다. 단지, 실시예8의 압전트랜스의 구동회로는, 압전트랜스(201)의 공진점을 넘어 구동주파수가 이동한 때에 제어방향을 저주파측에서 고주파측에 전환하는데 대하여, 실시예9의 구동회로에서는, 구동주파수가 공진점을 넘어 이동하였을 때, 2회 전의 구동주파수로 되돌리는 조작을 하도록 제어하고 있다. 이와 같이 제어함으로써, 실시예9에 있어서는 공진점을 넘어 구동주파수가 이동하여 제어 불능하게 되는 것을 회피하고 있다.

이하, 실시예9에 있어서의 제 2 피크검출회로(215), 제 2 지연회로(216), 및 셀렉터(217)의 각 동작과, 압전 트랜스제어전체에의 작용, 효과에 관해서 설명한다.

도 41은 전원전압의 저하에 의해 압전트랜스(201)의 공진점에서의 전압이 목표전압보다도 작아지고 있는 경우의 제 2 피크제어회로(215), 제 2 지연회로(216), 및 셀렉터(216)의 동작을 설명하는 도면이다. 도 42는 실시예9에 있어서의 구동회로전체의 동작을 설명하는 타이밍파형도이다.

도 42에 나타낸 바와 같이, 시각 t0∼t1의 사이, 구동주파수는 fA에서 발진하고, 도 41의 A점의 평균출력전압를 얻을 수 있었다. 이 경우, 평활회로(207)로부터는, 이 사이의 전압이 평활화되어 도 42의 (c)에 나타내는 타이밍으로 평활전압 V lpf를 얻을 수 있다.

도 42의 (c)로서는 평활전압의 수치예로서 A 점의 전압을 40으로 하고 있다. 이 전압 V lpf가 오차전압연산회로(208)에 주는 기준데이터 V ref보다 작으면 오차전압 V err는 양의 값이 되어 구동펄스의 분주비를 크게 하는 방향으로 동작한다. 이 결과, 시각 t1∼t2에서는 전회보다도 낮은 구동주파수 fB가 되고, 도 41의 B 점의 평균출력전압을 얻을 수 있다. 이후, 평활회로(207)의 출력전압 V lpf가 전회의 전압 V dly보다도 큰 경우의 동작은, 전술의 도 37 에 나타낸 실시예8과 동일하다.

시각 t3∼t4에 있어서 구동주파수가 fD에 이동한 경우, 시각 t4의 직전에서 평활회로(207)의 출력전압 V lpf가 지연회로(216A)의 출력전압 V dly보다도 작아진다. 제 2 피크검출회로(215)의 출력이 H(high) 레벨이 되면, 셀렉터(217)는 제 2지연회로(216)에 유지되어 있던 2주기 전의 주파수데이터 fC를 출력하여, 시각 t3∼t4에서는 C점의 전압을 얻을 수 있다.

C점의 전압은 전회의 D점의 전압보다 크기 때문에 제 2 피크검출회로(215)의 출력은 L(low) 레벨에 이행하고 다시 저주파측에 구동주파수가 이동한다. 이와 같이 시각 t3∼t4 이후, 구동주파수는, fC,fD를 반복하여 동작하고, 압전트랜스 (201)의 공진점부근에서 동작한다. 그 후, 전원전압이 어떤 원인으로 복귀하여 커진 경우는, 전자트랜스(202)에서의 상승비가 상승한다. 이 때문에, 전자트랜스 (202)의 주파수특성의 전체의 상승비가 상승한다.

도 43은 전자트랜스(202)의 전체의 상승비가 상승한 예를 나타내는 주파수특성곡선이다. 도 43에 나타낸 예인 경우, C점 혹은 D점의 전압은 목표전압보다도 크기 때문에, 비교회로(215B)의 출력은 리셋되고, 끊임없이 주파수설정회로(209)의 데이터 F freq가 효과적이 된다. 이 때문에, 전술의 실시예6에서 설명한 바와 같이, 구동주파수는 고주파측에 이동하여 목표전압으로 수납한다.

이와 같이, 실시예9의 구동회로에 있어서는, 제 2 피크검출회로(215), 제 2 지연회로(216), 및 셀렉터(217)에 의하여, 압전트랜스(201)의 공진점을 넘어 구동주파수가 이동한 경우에, 구동주파수를 2주기 전의 주파수로 되돌리는 처리가 행해진다. 이에 따라, 전원전압의 저하 등에 의하여 압전트랜스(201)의 공진점에 있어서도 목표전압에 이르지 않은 경우에서도, 제어불능이 되지 않고 공진점부근의 평균출력전압을 얻을 수 있다. 이 결과, 실시예9의 압전트랜스의 구동회로에서는, 전원전압저하시에 있어서도 소등에는 이르지 않고 안정된 점등상태를 얻을 수 있고,종래와 같이 전원전압에 대하여 여유있는 큰 전자트랜스나 압전트랜스를 이용할 필요가 없이 비용의 삭감이나 부품공간의 절약이 가능하게 된다.

실시예9의 구동회로에 있어서는, 제 2 지연회로(216)의 지연량을 분주비분산의 1주기로 하고, 공진점을 넘어 구동주파수가 이동한 경우에는 제 2 지연회로 (216)의 데이터를 출력하는 처리를 행하였다. 그러나, 실시예9의 제 2 지연회로 (216)의 지연량은 분주비분산의 2주기 이상으로서 설정하여도 좋다. 예컨대 제 2 지연회로(216)의 지연량을 분주비분산의 2주기로 하면, 공진점을 넘어 구동주파수가 이동한 경우에는 3주기 전의 구동주파수에 되돌리게 되고, 도 41에 나타낸 예에서는 D점의 뒤에, B점의 주파수로 되돌아간다. 이 경우에서도 도 39에 나타낸 실시예9와 같은 효과를 얻을 수 있다.

또한, 본 발명에 관한 실시예9에 의하면, 전원전압의 저하 등에 의하여 압전트랜스의 공진점에 있어서도 목표전압에 이르지 않은 경우에도, 제어불능이 되지 않고 공진점부근의 평균출력전압이 얻어지며 안정된 점등상태를 얻을 수 있다. 이 때문에, 종래와 같이 전원전압에 대하여 여유가 있는 큰 프리트랜스나 압전트랜스를 이용할 필요가 없이 비용의 삭감이나 부품공간의 절약이 가능해진다.

<실시예10>

다음에, 본 발명에 관한 실시예10의 압전트랜스의 구동회로에 대하여 설명한다. 도 44는 본 발명의 실시예10을 나타내는 블록도이다. 실시예10은 구동회로의 디지털화에 적합한 시동제어방식을 제안하는 것이다. 실시예10의 구동회로는, A/D 컨버터 1개로 냉음극관(203)에 흐르는 전류와 압전트랜스(201)의 출력전압을 검출하고, 기동제어와 점등제어를 간단한 회로에서 양립시키는 것이다. 그리고, 기동제어와는 냉음극관(203)을 최초로 여기하여 점등시킬 때까지의 제어이다. 또한, 점등제어와는 냉음극관(203)이 한번 점등한 후의 제어이다. 도 44에 있어서, 전술한 실시예와 같은 기능, 구성을 가지는 것에는 같은 부호를 붙이고, 그 설명은 생략한다.

우선 처음에, 일반적인 기동제어와 점등제어의 차이에 대하여 간단하게 설명한다.

점등제어에 있어서, 점등시의 냉음극관(203)에서 발생되는 빛의 양(즉 밝기)을 검출하고 제어하는 방법이 있다. 그러나, 직접 밝기를 검출하는 방법은 고가인 센서를 필요로 하기 때문에, 통상은 냉음극관(203)에 흐르는 관전류를 검출하여 제어한다. 이것은 관전류의 크기와 밝기가 거의 비례관계에 있기 때문이다. 이와 같이, 점등제어에 있어서는 냉음극관(203)에 흐르는 관전류를 검출하고, 이 관전류가 소망의 전류치가 되도록 피드백제어에 의하여 점등제어를 행하는 것이 일반적이다.

다른 한편, 기동제어에 있어서, 기동시에 점등에 필요한 전압을 냉음극관 (203)에 인가하도록 제어한다. 이 기동시에 있어서 냉음극관(203)은 점등하고 있지 않기 때문에, 냉음극관(203)에 관전류는 흐르지 않는다. 이 때문에 압전트랜스 (201)의 출력전압을 검출하고 기동제어를 행한다. 냉음극관(203)을 점등시키기 위해서는, 점등중의 전압보다도 수배 큰 전압을 필요로 하고, 이 전압이 크면 클수록 점등성능이 양호하게 된다. 점등성능이란, 점등에 요하는 시간으로, 저온, 어두운 곳일수록 점등성능은 열화한다. 그러나, 점등성능을 올리기 위해서, 큰 전압을 인가하면, 반대로 압전트랜스(201)의 스트레스가 커져, 파괴되기 쉽게 된다. 이러한 것부터, 기동시에 냉음극관(203)에 인가하는 전압은 냉음극관(203)의 점등성능과, 압전트랜스(201)에의 스트레스를 감안하여, 최적의 전압으로 제어할 필요가 있다. 이 때문에 기동제어에 있어서는, 압전트랜스(201)의 출력전압을 검출하고, 이 전압값이 소정의 값이 되도록 피드백 제어하는 것이 일반적이다.

상기한 바와 같이, 기동제어와 점등제어를 행하기 위해서는, 냉음극관(203)의 전류와 압전트랜스(201)의 출력전압을 검출하는 2개의 검출수단과, 점등 후는 신속하게 기동제어로부터 점등제어에 이행시키기 위한 점등검출수단이 필요하게 된다.

도 45는 본 발명의 실시예10의 구동회로의 원리를 설명하는 블록도이다. 도 45에 나타낸 바와 같이, 실시예10의 구동회로는, 1개의 A/D 컨버터(206)로 냉음극관(203)의 전류와 압전트랜스(201)의 출력전압를 시분할검출하고, 또한, 기본적으로 동일한 회로에서, 기동제어와 점등제어를 양립시키는 방식을 갖는다.

이하, 도 45를 사용하여 실시예10의 구동회로의 특징을 상세하게 설명한다.

도 45에 있어서, 전류검출회로(204)는 냉음극관(203)에 흐르는 전류를 검출한다. 전압검출회로(219)는 압전트랜스(201)의 출력전압을 검출하고, A/D 컨버터 (206)에 입력가능한 전압에 변환한다. 전압검출회로(219)는, 후술하는 전류검출펄스 Tt 신호에 의해, 전압검출의 ON/OFF가 전환가능하게 구성되어 있다. 피크홀드회로(251)는 전압검출회로(219)와 전류검출회로(204)의 출력전압의 큰 쪽을 출력하는 최대치검출회로이며, 정류기능을 갖고 있다. 점등검출회로(221)는 A/D 컨버터(206)의 출력전압과 전류검출펄스 Tt 로부터 점등검출을 행한다.

다음으로 도 45에 나타낸 각 블록의 동작원리를 도 46을 이용하여 설명한다. 도 46은 실시예 10에 있어서의 구동회로의 동작타이밍을 나타내는 파형도이다. 도 46은 기동에서 점등에 이르기까지의 타이밍파형도를 나타낸 것이다.

도 46에 있어서, (a)는 구동펄스를 나타내고, 시각 t0 에서 t2까지는 주파수 A에서 구동하고, 시각 t2 에서 t4는 주파수 B에서 구동하고, 시각 t4에서 t6은 주파수 C에서 구동하고 시각 t6에서 t 8은 주파수 D에서 구동되고 있다. 도 46의 (b)는 압전트랜스(201)의 출력전압파형을 나타낸 것이며, 구동주파수에 따라 서서히 출력전압이 증가하고 있는 모양을 나타내고 있다. 도 46의 (c)는 전류검출펄스 Tt신호로, "L(low)" 레벨일 때에는 압전트랜스(201)의 출력전압을 출력하고, "H(high)" 레벨일 때에는, 디스에이블 상태로 한다. 이에 따라, 도 46의 (d)에 나타내는 신호가 전압검출회로(219)로부터 출력된다.

도 46의 (e)는 전류검출회로(204)의 출력전압이며, 기동시는 점등하고 있지 않기 때문에 냉음극관(203)에는 전류가 흐르고 있지 않은 모양을 나타내고 있다. 도 46의 (f)는 피크홀드회로(251)인 최대치검출회로의 출력파형도이다. 냉음극관 (203)에 전류가 흐르고 있지 않을 때(시각 t0∼t7)는 전압검출회로(219)의 출력전압만이 정류되어 출력되고 있다.

실시예10의 구동회로는, 상기한 바와 같이 구성되어 있기 때문에, 전류검출펄스 Tt 신호가 "H" 레벨일 때의 피크홀드회로(251)로부터 출력된 신호는, 전류검출회로(204)의 출력신호에 한정되어 있다. 이에 따라, 후술하는 냉음극관(203)의점등검출이 가능하게 된다.

한편, 제어에 사용하는 검출데이터로서는, 전류검출펄스 Tt 신호가 "L"의 기간이 유효한 데이터를 출력하는 기간을 사용할 필요가 있다. 이 때문에, 이 "L"기간의 검출데이터로서, 기동시에는 전압검출신호가 출력되고, 점등시에는 전류검출신호가 출력되도록 설정되어 있다.

실시예10에 있어서는, 상기와 같이 설정하기 때문에, 하기와 같이 압전트랜스(201)의 승압비가 부하의 크기에 의하여 변화하는 특성을 이용하고 있다.

일반적으로, 압전트랜스(201)는 부하가 크게 되면 승압비가 대폭 저하하는 특성을 가지고 있다. 도 46의 (b)는 압전트랜스(201)의 출력전압을 나타내고 있다. 시각 t7부근에서 냉음극관(203)에 전류가 흐르기 시작하면 압전트랜스(201)에 있어서 부하가 크게 되기 때문에, 구동주파수가 일정하여도 압전트랜스(201)의 출력전압이 저하한다. 따라서, 전류검출회로(204)의 검출전압레벨을 전압검출회로(219)의 검출전압레벨보다 크게 설정한 경우, 전류검출펄스 Tt 신호가 "L"의 기간의 피크홀드회로(251)의 출력전압은, 기동시에는 압전트랜스(201)의 출력전압의 검출전압이 되고, 점등시에는 냉음극관(203)에 흐르는 관전류의 검출전압이 된다. 따라서, 실시예10의 구동회로에 있어서, 단순히 1개의 A/D 컨버터(206)의 사용에 의하여, 기동시에는 압전트랜스(201)의 출력전압을 제어하고, 점등시에는 냉음극관(203)에 흐르는 전류를 제어하는 것이 가능하게 된다.

상기와 같은 냉음극관(203)의 구동제어에 있어서, 기동제어로부터 점등제어로 이행시키기 위해서는, 실제로 점등상태를 검출하는 수단이 필요하다. 이와 같은점등상태를 검출하는 수단으로서는, 전류검출펄스 Tt가 "H"레벨일 때의 최대치검출회로인 피크홀드회로(251)의 출력을 모니터하면 가능하다. 왜냐하면 냉음극관(203)에 전류가 흐르고 있지 않을 때는, 전류검출펄스 Tt가 "H" 레벨 기간의 피크홀드회로(251)의 출력은, "L" 레벨에 고정되어 있고, 관전류가 흐름으로써 그 전류량에 따른 전압이 피크홀드회로(251)로부터 출력되기 때문이다. 도 46의 (g)는 점등검출회로(21)로부터 출력되는 점등검출신호를 나타내고 있다.

도 46에 있어서의 파형도에서는, 전류검출펄스(c)의 하강에지로 점등검출을 행한 예로 나타내고 있지만, 전류검출펄스 Tt가 "H" 레벨의 기간 어디에서나 점등하여도 좋다.

다음으로, 실시예10의 구성을 나타낸 블록도인 도 44에 있어서, 타이밍펄스생성회로(218)는 구동펄스의 분주비분산주기펄스가 입력되고, 주기신호 Ts를 출력한다.

도 47은 분주비분산주기펄스(a), 주기신호 Ts(b), 전류검출펄스(c) 등의 출력신호의 동작타이밍을 나타내는 파형도이다. 타이밍펄스생성회로(218)는 제 1 출력펄스로서, 도 47의 (b)에 나타내는 주기신호 Ts를 출력한다. 그 주기신호 Ts는, 입력펄스의 2주기단위로 반복하고, 처음의 1주기기간은 "H" 레벨, 다음 1주기기간에서 "L" 레벨이 된다. 또, 타이밍펄스생성회로(218)는 제 2 출력펄스로서, 도 47의 (c)에 나타내는 주기신호인 전류검출펄스 Tt를 출력한다. 이 전류검출펄스 Tt는 상기 주기신호 Ts가 "L" 레벨의 기간중의 소정의 기간으로 "H" 레벨이 되는 주기신호이다.

전압검출회로(219)는 압전트랜스(201)의 출력전압을 A/D 컨버터(206)에 입력가능한 전압으로 변환한다. 전압검출회로(219)는 타이밍펄스생성회로(218)에서 출력된 전류검출펄스 Tt가 "H" 레벨일 때, 전압출력을 무효로 하도록(0V 출력) 구성되어 있다. 구체적으로는, 도 44에 나타낸 바와 같이, 전압검출회로(219)는 압전트랜스(201)의 출력전압을 2개의 저항(219A, 219B)로 분압하여, A/D 컨버터(206)에 입력가능한 전압레벨로 떨어뜨린다. 그리고, 전압검출회로(219)는 트랜지스터 (219C)에 의하여 전류검출펄스 Tt가 "H" 레벨일 때, 출력전압이 0V가 된다.

피크홀드회로(251)는 전류검출기(204)에서 얻어진 전압을 피크홀드하여 정류한다. 이 피크홀드회로(251)는 도 45에 나타낸 최대치검출회로에 상당한다. 피크홀드회로(251)는 콘덴서(251A), 저항(251B) 및 2개의 다이오드(251C,251D)로부터 구성되어 있다. 피크홀드회로(251)는 실질적으로 전술한 도 24에 나타낸 실시예6의 정류회로(205)와 실질적으로 같은 동작을 행한다. 단, 실시예6의 정류회로(205)와 다른점은, 실시예10에 있어서의 다이오드(251C)에서는 전류검출회로(204)의 출력전압이 입력되고, 다이오드(251D)로부터는 전압검출회로(219)의 출력전압이 입력되고, 높은 쪽의 전압을 피크홀드하는 점이다.

제 2 평활회로(271)는 타이밍펄스생성회로(218)로부터 출력된 주기펄스 Ts가 "H" 레벨의 기간중에만 A/D 컨버터(206)의 출력전압 V ad를 평균처리에 의해 평활화한다. 제 2 평활회로(271)는 도 47의 (e)에 나타낸 바와 같이, 주기신호 Ts의 하강에지의 직후의 마스터 클록에 동기하여 평활전압 V lpf를 출력한다. 이 제 2 평활회로(271)의 동작은, 전술한 도 24에 나타낸 실시예6의 평활회로(207)와 비교해서, 평활주기만이 다르지만, 기타는 실질적으로 같은 동작이다.

점등검출회로(221)는 타이밍펄스생성회로(218)로부터 출력된 전류검출펄스 Tt가 "H" 레벨인 기간의 A/D 컨버터(206)의 출력전압에 따라서, 점등·비점등의 판단을 한다. 즉 점등검출회로(221)는 점등검출신호 V state를 출력하고, 점등하지 않을 때 "L" 레벨의 신호를 출력하여, 점등하고 있다고 판단한 경우는 "H" 레벨의 신호를 출력한다.

셀렉터(222)는 외부에서 주어지는 점등시의 기준데이터 V ref(목표전압)와 기동시의 기준데이터 V open(목표전압)을 전환하여 오차전압연산회로(208)에 출력한다. 셀렉터(222)는 점등검출신호 V state가 "L" 레벨일 때 기준데이터 V open을 출력하고, 반대로 "H" 레벨일 때 V ref를 출력한다.

제 2 주파수설정회로(291)에 있어서, 외부에서 주어지는 스타트신호가 "L" 레벨일 때는 미리 정해진 초기분주비 데이터를 출력하고, "H" 레벨일 때는 전회의 주파수설정데이터 F prev에 오차전압연산회로(208)로부터 출력된 오차전압 V err에 근거하는 데이터를 덧붙여 출력한다. 이 제 2 주파수설정회로(291)는 주기신호 Ts의 기동에지직후의 마스터 클록에 동기하여 출력되도록 구성되어 있다. 제 2 주파수설정회로(291)가 전술의 도 24에 나타낸 실시예6의 주파수설정회로(209)와 다른 점은, 데이터출력주기와 셀렉터(291C)에 의해 초기분주비데이터를 출력하는 기능이 가해지고 있는 점이며, 그 밖의 구성은 동일하다.

출력이네이블회로(223)에 있어서, 스타트신호가 "L" 레벨일 때는 출력을 디스에이블상태로 하고, "H" 레벨일 때는 구동펄스를 출력한다.

실시예10의 압전트랜스의 구동회로에서, 상기 이외의 구성 및 동작은 전술한 실시예6의 경우들과 동일하므로, 그 설명은 생략한다.

실시예10의 압전트랜스의 구동회로는, 1개의 A/D 컨버터(206)로 압전트랜스 (201)의 출력전압과, 냉음극관(203)에 흐르는 관전류의 검출을 시분할로 행하고, 점등전의 기동제어와 점등검출을 가능하게 하여, 기동제어로부터 점등후의 통상제어에 스무드하게 이행할 수 있도록 구성한 것이다.

이하, 실시예10의 구동회로에서의 동작에 관해서 설명한다.

우선, 기동시의 기동제어에 관해서 설명한다.

스타트신호가 "L" 레벨일 때에 제 2 주파수설정회로(291)는 미리 정해진 초기분주비 데이터를 출력한다. 이 초기분주비 데이터에 의한 구동주파수는 압전트랜스(201)의 공진주파수에 대하여 충분히 높은 주파수로 설정되고 있고, 급격히 큰 출력전압이 발생하는 것을 방지하고 있다. 또한, 스타트신호가 "L" 레벨일 때는 출력이네이블회로(223)가 디스에이블상태에 있고, 출력이네이블회로(223)의 내부에서는 초기주파수의 구동펄스를 얻을 수 있으나, 파워트랜지스터(220)에 대하여 출력되지 않고 대기상태에 있다. 스타트신호가 "H" 레벨에 이행하는 것에 이네이블회로 (223)로부터 구동펄스가 출력되고, 압전트랜스(201)로부터 출력전압를 얻을 수 있다. 이상의 동작을 도 48을 사용하여 설명한다. 도 48은 구동회로에 있어서의 각 신호의 동작타이밍을 나타내는 파형도이다.

도 48의 (a)는 전압검출회로(219)의 2개의 저항 (219A,219B)에 의해 저항분압된 전압파형이다. 도 48의 (b)에 나타내는 전압검출펄스 Tt가 "H" 레벨의 기간에서는 트랜지스터(219C)가 ON 상태가 되기 때문에, 전압검출회로(219)의 출력전압은 0V가 된다. 이 동작은 전압검출펄스 Tt가 "H" 레벨의 기간에서 압전트랜스(201)의 출력전압검출을 OFF시키고, 전류검출회로(204)의 출력전압만을 A/D 컨버터(206)에 입력하고, 냉음극관(203)이 점등상태에 있는지, 비점등상태에 있는지를 판단하기 위해 행하고 있다. 즉, 냉음극관(203)이 점등하고 있지 않을 때는 관전류가 흐르지 않기 때문에 전류검출회로(204)의 출력전압은 0V가 된다. 이에 대하여, 냉음극관 (203)이 점등하면 관전류가 흘러, 전류검출회로(204)로부터 전압이 검출된다. 이렇게 하여, 전압검출펄스 Tt가 "H" 레벨 기간의 A/D 컨버터(206)의 출력전압을 모니터함에 의해, 냉음극관(203)의 점등의 유무의 판단이 가능하다.

도 48의 (d)는 피크홀드회로(251)의 출력전압을 나타내고 있다. 시각 t0∼t1의 전압 A는 전류검출회로(204)의 출력이 0V이라는 점에서, 전압검출회로(219)의 출력전압이 피크홀드된 전압인 것을 나타내고 있다. 시각 t1 ∼t2에 있어서도 냉음극관(203)은 점등하지 않기 때문에, 이 기간중의 전류검출펄스 Tt가 "H" 레벨의 기간으로서는 피크홀드회로(251)의 출력전압은 0V가 된다. 또한, 제 2 평활회로(271)로서는 시각 t0∼t1의 전압 A가 평활되어, 그 평활데이터 V lpf를 시각 t1로 출력한다. 이 평활데이터 V lpf는 주기신호 Ts의 하강에지직후의 마스터 클록에 동기하여 출력된다. 이 때문에, 평활데이터 V lpf는 도 48의 (g)에 나타내는 타이밍에서 평활출력전압으로서 출력된다.

오차전압연산회로(208)로부터는 냉음극관(203)이 점등하지 않을 때, 기동시의 기준데이터 V open과 평활전압 V lpf와의 차데이터를 오차전압 V err로서 출력한다. 그리고, 제 2 주파수설정회로(291)에 있어서, 오차전압 V err에 따른 데이터가 전회의 주파수데이터 F prev에 가해지고 다음번의 구동주파수가 결정된다. 이 제 2 주파수설정회로(291)의 기본적인 동작 및 분주비분산분주회로(210)의 동작은 전술의 실시예6에 있어서의 동작과 실질적으로 동일하다.

이상의 동작에 의해, 실시예10에 있어서, 냉음극관(203)이 점등하고 있지 않을 때, 제 2 평활회로(271)로부터 출력되는 평활전압 V lpf이 기동시의 기준데이터 V open과 동등하게 되도록 제어되고, 이 동작은 냉음극관(203)이 점등할 때까지 계속된다.

다음에, 냉음극관(203)이 소등상태로부터 점등상태로 이행할 때의 동작에 관해서 설명한다.

도 22에 있어서, 압전트랜스(201)의 출력전압이 서서히 상승하고, 시각 t7부근에서 관전류가 흐르기 시작하고 있는 모양을 나타내고 있다. 관전류가 흐른 시각 t7∼t8에 있어서 전압검출펄스 Tt가 "H" 레벨일 때, 피크홀드회로(251)로부터는 전류검출회로(204)로 얻어진 전압이 출력된다. 점등검출회로(221)로서는 이 검출전압이 소정의 값보다도 크면 점등이라고 판단하고, 점등검출신호 V state를 "L" 레벨로부터 "H" 레벨에 이행시킨다. 도 48에 나타낸 예로서는, 시각 t7'의 타이밍, 즉 전압검출펄스 Tt의 하강에지의 타이밍으로 점등검출을 하고 있다.

실시예 10에 있어서는 점등을 판단하는 구체적인 임계치, 즉 판정기준전압을 나타내고 있지 않으나, 점등후의 전압검출회로(219)가 출력전압이 전류검출회로 (204)의 출력전압보다도 충분히 작다는 조건에서는, 그것은 원리적으로 0V보다 충분히 크며, 또한 기준데이터 V open 이하인 전압이면 된다. 이것은 관전류가 흐른 후에도 점등검출회로(221)가 점등이라고 판단할 때까지는, 점등검출회로(221)는 A/D 컨버터(206)로부터 입력되는 전압을 기동시의 기준데이터 V open과 동등하게 하도록 동작하기 때문이다.

또한, 관전류가 흐르면 냉음극관(203)의 임피던스는 대폭 저하하기 때문에, 압전트랜스(201)의 승압비가 저하하고, 전압검출회로(219)로부터 얻어지는 전압도 대폭 저하한다. 이 때문에, 냉음극관(203)이 점등하였을 때, 전압검출회로(219)의 출력전압이 전류검출회로(204)의 출력전압보다도 작아지는 등의 설정은 용이하게 가능하다.

이상의 동작에 의해, 점등검출회로(221)부터의 점등검출신호가 "H" 레벨이 되면, 오차전압연산회로(208)에 주어지는 기준데이터는 점등시의 기준데이터 V ref로 전환되고, A/D 컨버터(206)로부터 입력되는 전압을 V ref과 동등하게 되도록 제어한다.

점등후는, 전압검출회로(219)의 출력전압보다 전류검출회로(204)로부터 출력되는 전압을 높게 설정함으로써, 점등전의 기동제어로부터 냉음극관(203)에 흐르는 전류를 제어하는 전류제어에 전환된다. 전류제어로 전환된 후의 동작은 전술한 실시예6에 있어서 설명한 바와 같다.

이상과 같이, 실시예10에서는, 압전트랜스(201)의 출력전압과, 냉음극관 (203)에 흐르는 관전류의 전류검출을 시분할로 전환함으로써, 1채널의 A/D 컨버터 (206)에 의하여 기동시의 기동제어와 점등검출을 가능하게 하고, 기동제어와 점등제어의 양립과, 제어전환의 스무드한 이행을 실행하고 있다.

또한, 실시예10의 구동회로는 1제어주기를 동일 분주비의 2주기의 분주비분산주기로 하고, 처음의 주기에서 다음 주파수를 설정하기 위한 전압을 얻고, 제 2 주기에서 전압검출을 OFF로 하여 전류를 검출하도록 구성되어 있다. 이와 같이 구성되어 있기 때문에, 실시예10에 있어서는, 적은 부품회로구성으로, 상기와 같은 시분할의 제어를 가능하게 하고 있다.

또한, 실시예10에 있어서는, 기동시의 기준데이터 V open과 점등시의 기준 데이터 V ref를 개별로 설정가능하기 때문에, 특히, 개방전압「점등전의 압전트랜스(201) 출력전압」의 설정이 자유롭게 행해지고, 냉음극관(203)이 점등하는 최저전압을 확보하면서 압전트랜스(201)의 출력전압을 가능한 한 낮게 억제할 수 있어, 정밀한 설정이 가능하게 된다.

이상과 같이, 본 발명에 관한 실시예10에 의하면, 압전트랜스의 출력전압과, 냉음극관에 흐르는 전류검출을 시분할로 전환함으로써, 1채널(1 ch)의 A/D 컨버터로 기동시의 개방제어와 점등검출을 가능하게 하고, 기동제어와 점등제어의 양립과, 제어전환의 스무드한 이행을 실현하고 있다. 또한 1제어주기를 동일한 2주기의 분주비분산주기로 하고, 최초의 주기로 다음 주파수를 설정하기 위한 전압을 얻어, 제 2 주기로 전압검출을 OFF 하여 전류를 검출하도록 하며, 이에 따라, 아주 적은 부품의 회로로, 상기 시분할의 제어를 가능하게 한다. 또한 기동시의 기준데이터 V open과 점등시의 기준데이터 V ref를 개별로 설정가능하므로, 특히 개방전압의 설정이 자유롭게 행해지고, 냉음극관(3)이 점등하는 최저전압을 확보하면서 압전트랜스의 출력전압을 가능한 한 낮게 억제하는 정밀한 설정이 가능해진다.

<실시예11>

다음에, 본 발명에 관한 실시예11의 압전트랜스의 구동회로에 대하여 설명한다.

도 49는 본 발명의 실시예11의 압전트랜스의 구동회로의 구성을 나타내는 블록도이다. 도 49에 있어서, 전술의 실시예와 같은 기능, 구성을 가지는 것에는 같은 부호를 붙이고, 그 설명은 생략한다.

실시예10은 구동회로의 디지털화에 적합한 시동제어방식을 제안하고 있으며, 기동시의 압전트랜스로의 스트레스를 최소한으로 억제하면서 냉음극관의 점등성능을 향상시키는 것이다.

도 49에 있어서, 재기동처리회로(224)는 기동시의 개방제어중, 소정의 시각이 경과하더라도 점등하지 않는 경우에, 일단 구동펄스의 출력을 정지하고, 다시, 초기주파수로부터 기동을 다시 한다. 도 50은 재기동처리회로(224)의 구체예를 나타내는 블록도이다. 도 50에 있어서, 제 1카운터회로(224A)는 타이밍펄스생성회로 (218)로부터 출력된 주기신호 Ts의 기동에지를 카운트한다. 제 1카운터회로(224A)는 기동전의 상태, 혹은 점등후의 상태일 때는 주기신호 Ts 에 비동기에서 리셋되어, 카운터값이 소정의 값이 되었을 때 주기신호 Ts 에 동기하여 리셋되도록 구성되어 있다.

제 1카운터회로(224A)의 리셋처리는, AND 게이트(224E), 인버터(224F) 및 제 1 디코드회로(224B)에 의해 실행된다. 스타트신호가 L(low) 레벨 또는 점등검출신호 V state가 H(high) 레벨일 때, AND 게이트(224E)에서 L 레벨의 신호가 출력되기 때문에, 제 1 카운터회로(224A)는 리셋된다. 그 제 l의 디코드회로(224B)는 제 1 카운터회로(224A)의 카운터값이 소정의 값이 되었을 때에 L 레벨을 출력하고, 그 이외는 H 레벨의 신호를 출력하도록 구성되어 있다. 이와 같이, 카운터값이 제 1 디코드회로(224B)가 정하는 값이 되었을 때에, 제 1 디코드회로(224B)에서 L 레벨이 출력되며, 이에 따라 AND 게이트(224G)의 출력이 L 레벨이 되기 때문에, 다음 주기신호 Ts 의 기동에지에 동기하여 제 1 카운터회로(224A)는 리셋된다.

제 2 카운터회로(224C)는 타이밍펄스생성회로(218)에서 출력된 주기신호 Ts가 H 레벨이며 또한 제 1 디코드회로(224B)의 출력이 L 레벨일 때에 카운트한다. 이 제 2 카운터회로(224C)는 기동전의 상태, 혹은 점등후의 상태로 비동기 리셋된다. 또한, 제 2 카운터회로(224C)는 카운터치가 소정의 값이 되었을 때에는, 카운터처리를 멈추도록 구성되어 있다.

상기 카운터처리를 멈추는 처리는, 제 2 디코드회로(224D)와 AND 게이트 (224H)에 의하여 실행된다. 즉, 제 2 디코드회로(224D)는 제 2 카운터회로(224C)의 카운터값이 소정의 값이 되었을 때에 L 레벨의 신호를 출력하고, 그 이외는 H 레벨의 신호를 출력한다. 제 2 카운터회로(224C)의 카운터값이 소정의 값이 되었을 때, 제 2 디코드회로(224D)에서 L 레벨의 신호가 출력되고, 이에 따라 AND 게이트 (224H)의 출력이 L 레벨에 고정되고, 이후 주기신호 Ts 및 제 1 디코드회로(224B)에서의 L 레벨의 신호는 무시된다.

제 2 카운터회로(224C)의 리셋처리에 대해서는, 상기 제 1 카운터회로(224A)의 리셋처리와 기본적으로 동일하다. AND 게이트(224J)는 제 1 디코드회로(224B)의 출력과, 제 2 디코드회로(224D)의 출력과의 논리합을 출력한다.

이상과 같이, 실시예11에서는 재기동회로(224)의 제 1 카운터회로(222A)와 제 1 디코드회로(224B)를 설치하였다. 그 때문에, 이들 작용에 의하여, 소정시간의 개방제어를 행하여도 점등하지 않는 경우에, 구동펄스의 출력을 일단 정지하고, 또한 구동주파수를 초기주파수에 되돌리는 처리를 행한다. 그리고, 상기 재기동처리를 소정회수 행하여도 점등하지 않는 경우에는, 기동처리를 중지하는 처리가 행해진다.

도 49에 있어서, AND 게이트(225)는 스타트신호와 재기동처리회로(224)의 출력의 논리합은 출력한다. AND 게이트(225)는 입력되는 어느 쪽의 신호가 L 레벨이면, 셀렉터(291C)의 입력을 초기분기비로 전환하고, 또한 출력이네이블회로(223)의 출력을 디스에이블로 한다.

실시예11에 있어서, 그 밖의 구성 및 동작은 전술의 실시예10의 구동회로와 실질적으로 동일하다.

다음에, 상기한 바와 같이 구성된 실시예 11의 구동회로에서의 재기동처리회로의 동작에 관해서 설명한다. 도 51은 실시예11에 있어서의 재기동처리동작을 설명하기 위한 타이밍파형도이다. 도 51에 있어서, (b)는 재기동처리시의 압전트랜스 (201)의 출력전압을 나타내고, (c)는 냉음극관(203)에 흐르는 전류파형을 나타낸 것이다.

우선, 도 51의 (b)와 (c)를 사용하여 재기동처리의 동작을 설명한다.

도 51의 (a)에 나타내는 스타트신호가 시각 t1에 있어서 L(low) 레벨로부터 H(high) 레벨이 되면, 구동펄스가 출력되어 압전트랜스(201)로부터 출력전압을 얻을 수 있다. 그 후, 출력전압이 기동시의 목표전압인 기준데이터 V open이 될 때까지 상승하고, 소정기간경과후 점등이 되지 않으면, 시각 t2에 있어서 일단 구동이 정지된다. 이것은 압전트랜스(201)의 파괴를 방지하기 위해서, 장시간의 개방제어를 하지 않도록 하기 위해서이다. 먼저 설명한 바와 같이, 냉음극관(203)을 점등시키기 위해서는, 큰 전압을 냉음극관(203)에 인가할 필요가 있다. 이 때, 압전 트랜스(201)은 큰 진동을 동반하기 때문에, 가장 스트레스가 걸려 있는 상태에 있다. 이 때문에, 소정시간 경과 후도 점등하지 않은 경우에, 일단 구동을 정지하여 압전트랜스(201)의 파괴를 방지하고 있다.

또한, 실시예11에 있어서, 상기의 처리를 되풀이하여 행함으로써, 냉음극관 (203)의 점등성의 향상이 도모되고 있다. 이 반복처리는 무한히 반복되는 것은 아니며, 소정회수 행한 후는, 냉음극관(203)의 불량 또는 기판패턴에 있어서의 배선의 단락 등으로 판단하고, 기동처리는 정지된다. 도 51에 나타낸 예로서는, 2회의 기동처리를 한 후, 3회째의 기동처리로 냉음극관(203)이 점등하여 전류가 흐르기 시작하였을 때의 파형도이다.

다음에, 실시예 11에 있어서의 재기동처리회로(224)가 구체적인 동작에 관해서 설명한다. 또, 실시예11로서는, 도 50에 나타낸 제 1 디코드회로(224B)의 디코드치를 7, 제 2 디코드회로(224D)의 디코드치를 3으로서 설명한다.

우선, 스타트신호가 L(low) 레벨일 때는 AND 게이트(24E)의 출력은 L(low)레벨이 되고, 제 1카운터회로(224A) 및 제 2카운터회로(224C)는 리셋되고 함께 카운터값은 0이다. 이 때문에, 제 1 디코드회로(224B) 및 제 2 디코드회로(224D)의 출력은 모두 H(high) 레벨이 되고, AND 게이트(224J)에서 H(high) 레벨의 신호가 출력된다.

다음에, 시각 t1에 있어서 스타트신호가 L 레벨로부터 H 레벨이 되면, AND 게이트(225)의 출력은 H 레벨이 되기 때문에, 출력이네이블회로(223)가 이네이블이 되어 구동펄스가 출력된다. 그 후, 주기신호 Ts의 기동에지에 동기하여 제 1 카운터회로(224A)가 카운트된다. 이 카운트동작은 점등검출신호 V state가 H 레벨이 될 때까지 계속된다. 그리고, 카운트치가 7이 되었을 때, 제 1 디코드회로(224B)의 출력이 L 레벨에 이행하고, 다음 주기신호 TS 의 기동에지로 제 1 카운트회로(224A)를 리셋한다. 이 동작을 도 51의 (f)와 (g)에 나타내었다.

제 1 디코드회로(224B)의 출력이 L 레벨이 되면, AND 게이트(224J)의 출력이 L 레벨이 된다. 이에 따라, AND 게이트(225)의 출력도 L 레벨이 되고, 제 2 주파수설정회로(291)에서 출력되는 주파수데이터를 초기주파수에 되돌림과 동시에, 출력이네이블회로(223)를 디스에이블로 하여 구동펄스를 정지한다.

다음으로, 시각 t3에 있어서 제 1 카운터회로(224A)가 리셋되면, 제 1 디코드회로(224B)의 출력은 H 레벨로 이행하기 때문에, AND 게이트(225)의 출력도 H 레벨에 이행하고, 다시 구동펄스를 출력한다. 이상의 동작은 점등검출신호 V state가 H 레벨로 이행할 때까지 계속된다.

다음으로, 제 2 카운터회로(224C)는 제 1 디코드회로(224B)의 출력신호의 하강에지에 동기하여 카운트한다. 이 카운트동작으로는 도 51의 (h)에 나타낸 바와 같이, 시각 t2와 시각 t4의 제 1 디코드회로(224B)의 하강에지로 인크리멘트가 이루어지고 있다. 이 카운트동작은 점등검출신호 V state가 H 레벨이 되지 않으면 제 2 디코드회로(224D)에서 설정되고 있는 디코드값이 될 때까지 계속된다. 만약 제 2 카운터회로(224C)의 카운터치가 5가 되면 제 2 디코드회로(224D)의 출력이 L 레벨이 되고, 제 2 카운트회로(224C)의 동작을 정지시킨다. 그 결과, AND 게이트(224J)는 L 레벨로 고정되고, 출력이네이블회로(223)이 디스에이블이 되고 구동펄스는 정지된다.

제 2 카운터회로(224C)는 일단 카운트가 정지하면, 다음에 스타트신호가 L 레벨이 되어 리셋될 때까지 정지를 계속한다. 도 51에 나타낸 예로서는 시각 t7에 있어서, 점등검출신호 V state가 L 레벨로부터 H 레벨에 이행하기 때문에, 제 1카운터회로(224A), 제 2카운터회로(224C)는 리셋되고, 재기동처리회로(224)의 동작은 정지한다. 즉, 재기동처리회로(224)는, 개방제어중에만 동작하고, 냉음극관(203)이 점등하면 그 동작을 정지하고, AND 게이트(224J)의 출력을 H 레벨에 고정한다.

이상, 설명한 바와 같이, 실시예11의 구동회로에서는, 재기동처리회로(224)를 설치한 것에 의해 장시간의 개방제어가 계속되는 것을 피할 수 있고, 압전트랜스(201)의 파괴를 회피할 수 있다. 또한, 실시예11의 구동회로는, 냉음극관(203)이 1회의 개방제어로 점등하지 않은 경우에 상기의 개방제어동작을 수회 되풀이하는 처리를 하기 때문에, 냉음극관(203)의 점등성능이 향상한다.

전술한 일본의 특개평10-52068호 공보로 나타낸 종래의 구동방식에서는, 압전트랜스(201)의 출력전압이 소정의 값보다도 커지면, 구동주파수를 고주파측에 이행시키고, 출력전압을 일단 저하시키는 동작을 하고 있다. 그러나, 본 발명의 실시예11의 구동방식에서는, 압전트랜스(201)의 출력전압이 소정의 값이 되면 그 전압값을 소정시간 유지하도록 구성하였기 때문에, 출력전압과 시간의 양쪽을 제어하는 것이 가능해지고, 또한 재기동처리의 회수의 제어도 가능하다. 이 때문에, 실시예11의 구동회로는 압전트랜스(201)의 스트레스를 최대한 억제하면서, 냉음극관(203)의 점등성을 좋게 하는 최선의 설정이 가능해지는 큰 효과를 갖는다.

이상과 같이, 본 발명에 관한 실시예11에 의하면, 재기동처리회로(224)에 의해, 장시간 개방제어를 계속하는 일은 없고 압전트랜스(201)의 파괴를 억제함과 동시에, 냉음극관(203)이 1회의 개방제어로 점등하지 않은 경우에는 수회 상기의 개방제어를 되풀이하는 처리를 한다. 그 때문에, 냉음극관(203)의 점등성능을 손상하는 일이 없다. 또한, 실시예11은, 압전트랜스(1)의 출력전압이 소정의 값이 되면 그 전압값을 소정시간 유지하도록 구성하였기 때문에, 출력전압과 시간의 양쪽이 제어가능해지고, 또한 재기동처리의 회수의 제어도 가능하다. 이 때문에, 압전트랜스(201)의 스트레스를 최대한 억제하면서, 냉음극관(203)의 점등성을 좋게 하는 최량의 설정이 가능해진다.

<실시예12>

다음에, 본 발명에 관한 실시예12의 압전트랜스의 구동회로에 대하여 설명한다.

도 52에 있어서, 본 발명에 관한 실시예12의 압전트랜스의 구동회로의 구성을 나타내는 블록이다. 도 52에 있어서, 전술한 실시예와 같은 기능, 구성을 가지는 것에는 같은 부호를 붙이고, 그 설명은 생략한다.

압전트랜스(201)에서는 고압의 전압이 출력되고 있기 때문에, 이것을 실용화하는 위에서는, 소자파괴나 대전류에 의한 화재의 방지 등에 대하여 충분한 대책이 요구되고 있다. 본 발명에 관한 실시예12의 구동회로는 상기와 같은 사고를 방지하기 위한 압전트랜스(201)의 보호기능에 관한 디지털화에 알맞은 개량의 제안이다. 실시예12에 있어서, 구체적으로는 냉음극관(203)의 점등중, 기판패턴의 단선, 단락, 냉음극관(203)의 파괴 등에 의해, 압전트랜스(201)의 출력이 개방된 경우에, 신속하게 출력을 정지시키는 구동방식과, 순간 정지 등에 의해 전원전압이 순간적으로 저하하고, 냉음극관(203)이 소등한 경우의 재기동처리에 관해서 제안하고 있다.

도 52에 있어서, 이상검출회로(226)는 A/D 컨버터(206)의 출력전압 V ad와, 타이밍펄스생성회로(218)로부터 출력된 전류검출펄스 Tt와, 점등검출신호 V state에서, 압전트랜스(201)의 부하가 개방 또는, 순간 정지 등에 의한 출력저하를 검출하고, 이상정지신호 V off를 출력한다. 이상검출신호 V off는 평상시에는 H(high) 레벨로 되어 있고, 이상시는 이 이상검출신호 V off가 L(low) 레벨이 된다. 이상검출신호 V off가 L(low) 레벨인 것을 검출하면, AND 게이트(225)의 출력을 L 레벨에 이행시키고, 출력이네이블회로(223)의 출력을 디스에이블구동펄스의 출력을 정지시킨다. 이 때, AND 게이트(225)의 출력을 L 레벨에 이행함으로써, 제 2 주파수설정회로(291)로부터 출력된 주파수데이터 F freq를 초기주파수에 되돌린다.

실시예12의 구동회로에서의 그 밖의 구성 및 동작은, 전술의 실시예11에서 설명한 것으로 실질적으로 동일이다.

다음에, 실시예12에 있어서의 이상검출회로(226)의 이상검출방법에 관해서 첨부의 도면을 참조하면서 설명한다.

도 54에 나타내는 파형도는, 기판패턴의 단선, 단락, 냉음극관(203)의 파괴 등, 예를 들면, 압전트랜스(201)의 출력과 냉음극관(203)의 입력을 접속하는 배선의 단선이나, 전류검출회로(204)의 단락파괴가 원인으로 압전트랜스(201)의 부하가 개방상태가 된 경우가 예를 나타내고 있다. 도 54에 있어서, (a)는 냉음극관(203)에 흐르는 전류파형, (b)는 압전트랜스(201)의 출력전압파형을 나타내고 있으며, 시각 t3에 있어서 어떠한 원인으로 부하가 개방상태가 되었을 때의 모양을 나타내고 있다.

이와 같이, 부하가 개방상태가 된 경우, 도 54의 (a)에 나타낸 바와 같이 전류검출회로(204)에 전류가 흐르지 않게 되고, 도 54의 (b)에 나타낸 바와 같이 압전트랜스(201)의 출력전압이 커진다. 이 상황은 냉음극관(203)이 점등하기 전과 동일한 상황이며, A/D 컨버터(206)의 출력전압 V ad은 전류검출펄스 Tt가 H(high) 레벨일 때에는 전압이 현저히 저하하고, 전류검출펄스 Tt가 L(low) 레벨일 때에는 전압검출회로(219)의 전압에 의해, 점등하고 있는 상황과 실질적으로 동일레벨이 된다.

도 55에 나타내는 파형도는 순간 정지에 의해 전원전압이 순간적으로 저하한 경우의 예를 나타내고 있다. 도 55에 있어서, (a)는 냉음극관(203)의 전류파형,(b)는 압전트랜스(201)의 출력전압파형을 나타낸 것이다. 이 예의 경우, 냉음극관 (203)의 관전류와 압전트랜스(201)의 전압의 양자 모두 순간정지기간에 있어서 저하한다. 이 때문에, A/D 컨버터(206)에서 출력되는 전압 V ad도 동시에 저하한다.

여기서 설명하는 순간정지란, 구동회로의 전원전압은 유지되어 있는 상태이며, 전자트랜스(202)에 인가되는 전압만이 저하하는 상태를 말한다. 통상, DVC 무비 등의 휴대형 소형영상기기 등에서는 내부에 전원회로를 가지며, 어느 정도의 순간정지에 대하여 출력전압을 유지할 수 있도록 구성되어 있다. 그러나, 백라이트에 있어서의 전력변환의 낭비를 삭감하기 위해서, 냉음극관(203)을 구동하기 위한 전원전압은 AC어댑터로부터 직접 부여되는 경우가 많다. 휴대용 영상기기에 있어서, 배터리가 아니라, AC어댑터를 통하여 직접 전원을 공급하고 있는 경우, 순간정지가 직접 영향하여, 이 사이의 전원공급이 정지한다. 특히, 휴대용 영상기기의 백라이트전원은 전원회로에 의한 효율저하를 피하기 위하여, 전원회로를 통하지 않고, 직접 AC어댑터로부터 전원을 공급하는 형태를 취하고 있다. 이 때문에, 백라이트전원은 전원회로를 통하여 전원공급되어 있는 회로부에 비하여, 순간정지의 영향을 받기 쉽게 되어 있다. 이 때문에, 통상의 순간정지에서는 LSI의 전원전압은 유지되어 있으나, 냉음극관(203)을 구동하는 전압만이 저하하는 경우가 있다. 가정용 전원은 각 가정이나 그 지역의 전원사정, 혹은 낙뢰 등에 의하여, 수 10밀리 초 정도의 순간 정지가 발생하는 경우가 있다.

상기한 바와 같이, 압전트랜스의 구동회로에서, 도 54와 도 55에 나타내는 2가지의 이상상태 경우가 있다. 어느 쪽의 경우에 있어서도, 행하는 처리로서는, 도54에 나타내는 출력개방시에는 신속하게 정지시키는 것이 바람직하고, 도 55에 나타내는 순간 정지현상의 발생시에는 구동회로의 폭주를 피하기 때문에 일단 출력을 정지하고, 전원전압이 복귀후에 신속하게 재기동을 시작하는 것이 바람직하다. 이 때문에, 상기와 같은 이상상태를 식별하는 것이 필요하게 된다.

본 발명의 실시예12의 구동회로에서는, 이하에 설명하는 원리로 양자의 이상상태를 검출하고 있다.

전류검출펄스 Tt가 L(low) 레벨의 기간에 있어서, A/D 컨버터(206)의 출력이 현저히 저하한 경우는, 압전트랜스(201)의 출력전압과 냉음극관(203)의 전류의 양쪽이 저하한 상황이기 때문에, 순간 정지라고 판단한다.

다음에, 전류검출펄스 Tt가 H(high) 레벨의 기간에 있어서, A/D 컨버터(206)의 출력이 현저히 저하한 경우는, 순간 정지와 출력개방의 양쪽이 고려된다. 실시예12에 있어서는, A/D 컨버터(206)의 출력이 현저히 저하한 경우, 다음 전류검출펄스 Tt가 L 레벨에 이행하였을 때의 A/D 컨버터(206)의 검출신호 V ad에서 양자를 식별하고 있다. 이것은 출력개방의 경우, 다음 전류검출펄스 Tt가 L 레벨이 되었을 때, A/D 컨버터(6)의 출력전압 V ad는 복귀하지만, 순간정지에서는 통상의 경우 복귀하지 않기 때문이다. 따라서, 실시예12의 구동회로에 있어서는, 다음 전류검출펄스 Tt가 L 레벨에 이행하였을 때의 검출신호 V ad가, 소정의 값보다 크면 출력개방이라고 판단하고, 그 이외에는 순간정지라고 판단한다.

도 53은 실시예12에 있어서의 이상검출회로(226)의 구체예를 나타내는 블록도이다.

도 53에 있어서, 비교회로(226F)는 A/D 컨버터(206)로부터의 입력신호가 소정의 값 V off보다도 낮으면 H(high) 레벨을 출력하고, 높으면 L(low) 레벨을 출력한다. 제 1 RS 플립플롭회로(226A)는 스타트신호가 L 레벨일 때는, H 레벨의 신호를 출력하도록 설정되어 있고, 개방검출시에는 리셋되어 L 레벨을 출력한다. AND 게이트(226B)는 개방검출시에는 H 레벨의 신호를 출력한다. 래치회로(26C)는 전류검출펄스 Tt의 하강에지의 직전에서 비교회로(226F)의 출력을 래치하여 출력한다. 인버터(226D)는 전류검출펄스 Tt의 극성을 반전시킨다. 래치회로(226K)는 전류검출펄스가 L 레벨의 기간만 비교회로(226F)의 출력을 래치하여 출력한다. 인버터(226E)는 래치회로(226K)의 출력을 반전시킨다. AND 게이트(226J)는 순간정지시에 L 레벨을 출력한다. AND 게이트(226H)는 스타트신호와 재기동처리회로(224)에 있어서의 제 1 디코드회로(224B)의 출력신호와의 논리합을 출력한다. 제 2 RS 플립플롭회로(226G)는 순간 정지시에 리셋되어 L 레벨을 출력하고, 스타트신호가 L 레벨일 때, 혹은 재기동처리회로(224)에 있어서의 제 1 디코드회로(224B)의 출력이 L 레벨일 때에 H 레벨의 신호를 출력한다. AND 게이트(226M)은 이상검출시에는 L 레벨의 신호를 출력한다.

상기한 바와 같이 구성된 실시예12의 이상검출회로(226)의 구성은, 제 1 RS 플립플롭회로(226A), AND 게이트(226B), 래치회로(226C) 및 비교회로(226F)에 의해 개방검출을 하고, 제 2 RS 플립플롭회로(226G), AND 게이트(226J와 226H), 래치회로(226K), 비교회로(226F)에 의해 순간 정지검출을 하게 되어 있다.

다음에, 실시예12의 구동회로에서의 순간 정지시의 동작에 관해서 설명한다.

도 53의 구성에 있어서, 이상검출회로(226)에 가해지는 스타트신호가 L 레벨일 때는, 제 2 RS 플립플롭회로(226C)의 출력신호가 H 레벨에 고정된다. 또한, 이 때는 기동시에 순간 정지동작이 실행되지 않도록, 점등검출신호 V state는 L 레벨에 되고, 그 때문에 AND 게이트(226J)의 출력은 L 레벨이 되고, 제 2 RS 플립플롭회로(226G)가 리셋되지 않게 된다.

스타트신호가 H 레벨이 되어, 점등상태에 이행한 뒤는, 재기동처리회로(224)에 있어서의 제 2 디코드회로(224B)의 출력신호가 H 레벨에 고정된다. 이 때문에, 제 2 RS 플립플롭회로(226G)는 스타트신호를 L 레벨로 할 때까지 세트되지 않고, 또한 점등검출신호 V state도 H 레벨이 된다. 그 때문에, 점등후는 래치회로(226K)의 출력만이 효율적으로 된다.

A/D 컨버터(206)의 출력전압 V ad가 소정의 전압 V off보다도 높으면, 래치회로(226K)에는 비교회로(226F)를 통해 L 레벨의 신호가 입력된다. 반대로, A/D 컨버터(206)의 출력전압 V ad가 소정의 전압 V off보다도 낮으면, 래치회로(226K)에는 H 레벨의 신호가 입력된다. 래치회로(226K)는, 전류검출펄스 Tt가 L 레벨일 때에 입력이 L 레벨이면, 그대로 L 레벨의 신호를 출력하고, 제 2 RS 플립플롭회로 (226G)를 리셋시킨다. 그 결과, AND 게이트(226M)의 출력이 L 레벨이 되고, 출력이 일단 정지한다. 그 때, 점등검출회로(221)에 L 레벨의 신호를 출력함으로써 점등검출신호 V state를 L 레벨에 이행시킨다. 이에 따라, 재기동처리회로 (224)가 동작하기 시작하고, 제 1 디코드회로(224B)가 L 레벨이 되었을 때, 제 2 RS 플립플롭회로(226G)가 세트되어 AND 게이트(226M)의 출력이 H 레벨이 된다. 그 결과, 출력이네이블회로(223)가 이네이블이 되어, 구동을 시작한다. 이후의 동작은 전술의 실시예 11의 재기동처리동작과 같기 때문에, 그 설명은 생략한다.

다음에, 실시예12에 있어서의 개방검출의 동작에 관해서 설명한다.

스타트신호가 L 레벨일 때, 제 1 RS 플립플롭회로(226A)는 그 출력이 H 레벨에 고정된다. 또한, 기동시에는 개방검출의 동작을 실행하지 않도록, 점등검출신호 V state가 L 레벨일 때에는 AND 게이트(226B)의 출력이 L 레벨에 고정되고, 제 1 RS 플립플롭회로(226A)는 리셋되지 않는다.

스타트신호가 H 레벨이 되고, 점등상태로 이행한 후는, AND 게이트(226B)의 4개의 입력 모두가 H 레벨이 된 때에 개방상태라고 판단하고, 제 1 RS 플립플롭회로(226A)가 리셋되어 AND 게이트(226M)에서 L 레벨의 신호가 출력된다. 그 결과, 출력이네이블회로(223)에 의해 구동이 정지된다.

상기한 바와 같이 AND 게이트(226B)의 4개의 입력이 모두 H 레벨이 되는 조건은, 전술한 원리에서 설명한 논리에 바탕을 두고 있다.

제 1 조건은 래치회로(226C)의 출력이 H 레벨일 때, 즉 전류검출펄스 Tt의 하강에지직전의 A/D 컨버터(206)의 출력이 소정의 전압 V off보다도 작을 때이다.

제 2 조건은 전류검출펄스 Tt가 L 레벨의 기간이며, 이 기간은 인버터(226D)의 출력은 H 레벨이 된다.

제 3 조건은 제 2 조건에 있어서 A/D 컨버터(206)의 출력 V ad가 소정의 전압 V off보다도 크고, 인버터(226E)의 출력이 H 레벨이 된다.

제 4 조건은 점등 중인 경우이며, 점등검출신호 V state가 H 레벨이 된다.

상기한 바와 같이 구성된 실시예12의 압전트랜스의 구동회로는 점등 중에 어떠한 원인으로 냉음극관(203)의 주변의 접속이 절단된 경우, 혹은 냉음극관(203)이 충격에 의해서 파괴되어 압전트랜스(201)의 출력이 개방상태가 된 경우에 신속하게 구동을 정지하도록 구성되어 있다. 또한, 실시예12의 구동회로는 순간 정지시에 출력을 일단 정지하여 소정시간 경과후, 재기동을 시작하도록 구성되어 있기 때문에, 압전트랜스(201)의 파괴나, 순간 정지에 의해 제어불능이 되는 것에 기인하는 파워트랜지스터(220) 등의 소자파괴를 미연에 방지할 수 있다.

이상과 같이, 본 발명에 관한 실시예12의 구성에 의하면, 점등중에 어떠한 원인으로 냉음극관(203)의 주변의 접속이 절단되고, 혹은 냉음극관(203)이 충격에 의해서 파괴되어, 압전트랜스(201)의 출력이 개방상태가 된 경우에, 신속하게 구동을 정지하고, 또한 동시에 순간 정지시에는 출력을 일단 정지하여 소정시간 경과후, 재기동을 시작한다. 이 때문에, 실시예12의 구동회로에 의하면, 압전트랜스 (201)의 파괴나, 순간 정지에 의해 제어불능이 되는 것에 기인하는 파워트랜지스터 (220) 등의 소자파괴를 미연에 방지할 수 있다.

<실시예13>

다음에, 본 발명에 관한 실시예13의 압전트랜스의 구동회로에 관해서 설명한다.

도 56은 본 발명에 관한 실시예13의 압전트랜스의 구동회로의 구성을 나타내는 블록이다. 도 56에 있어서, 전술의 실시예와 같은 기능, 구성을 갖는 것에는 같은 부호를 붙여, 그 설명은 생략한다.

디지털방식으로 구동펄스를 생성하는 경우, 아날로그방식으로 구동펄스를 생성하는 경우와 달리, 이산적인 구동주파수가 되기 때문에, 구동주파수가 변화할 때에 압전트랜스(201)에 대하여 얼마 안되지만 충격이 가해지게 된다. 실시예13의 구동회로는 이 충격을 최소한으로 억제해야하며, 점등제어 중 혹은, 기동제어 중의 구동주파수의 변화를 될 수 있는 한 완만하게 하는 구동방식을 제안하고 있다. 또한, 실시예13에서는 전술의 실시예8이나 실시예9에 있어서 설명한 압전트랜스(201)의 공진점부근에서의 제어시의 구동주파수의 변화가 큰 때에 발생하는 플리커를 억제하는 구동방식을 제안한다.

실시예13의 구동회로는 전술의 도 44에 나타낸 실시예10의 구성에 가하여, 도 35에 나타낸 피크검출회로(213)와 극성반전회로(214)를 가지며, 압전트랜스 (201)의 공진점부근에서 제어하는 기능(이하, 피크제어기능으로 약기)를 구비하고 있다. 실시예13의 구동회로는 또한, 점등시의 제어의 상태를 검출하는 스테이터스검출회로(227), 오차전압연산회로(208)로부터 출력된 오차전압 V err의 값을 제어의 상태에 따른 클립치로 클립하는 클립처리회로(228), 점등전의 기동제어시에는 제 2 주파수설정회로(291)로부터 출력된 주파수데이터 중, 분주비분산데이터만을 0으로 치환하는 치환회로(229)를 구비하고 있다. 다음에, 도 56에 나타낸 실시예13의 압전트랜스(201)의 구동회로에서의 스테이터스검출회로(227), 클립처리회로 (228) 및 치환회로(229)에 관해서 자세히 설명한다.

스테이터스검출회로(227)는 점등시에 있어 피크제어상태에 있는지, 통상제어상태에 있는지를 검출하는 회로이며, 실시예13에 있어서는 통상제어시에는 L 레벨을 출력하여, 피크제어시에는 H 레벨의 신호를 출력하도록 구성되어 있다. 스테이터스검출회로(227)가 구체적인 회로예를 도 57에 나타낸다.

도 57에 있어서, 비교회로(227B)는 가산기(208A)의 출력(오차전압 V err와 등가)과 미리 설정된 수속(收束)판정전압 V conv(후술한다)를 비교하여, 가산기 (208A)의 출력이 수속판정전압 V conv보다도 큰 때에 L 레벨을 출력하고, 반대로 작은 때에는 H 레벨의 신호를 출력한다. 비교회로(227B)는, 현재의 냉음극관(203)의 전류가 수속상태 또는 목표전류보다도 큰지 작은지를 판정하고 있다. RS 플립플롭회로(227A)는 점등검출신호 V state가 점등전의 상태 즉 L 레벨인 때나, 혹은 비교회로(227B)의 출력이 H 레벨일 때, 즉 냉음극관(203)의 전류가 수속상태 또는 목표전류보다도 큰 때에 리셋된다. 그리고, 피크검출회로(13)의 출력이 H 레벨일 때, RS 플립플롭회로(227A)는 세트된다.

스테이터스검출회로(227)는 상기한 바와 같이 구성되어 있고, 피크제어상태일 때는 H 레벨을 출력하고, 통상제어상태일 때는 L 레벨을 출력한다. 클립처리회로(228)는 오차전압연산회로(208)로부터 출력된 오차전압 V err의 값을 소정의 값으로 클립하는 회로이다. 이 클립값은 점등전의 상태, 피크제어상태, 점등뒤의 통상제어상태에 있어서, 전환된다. 클립처리회로(228)가 구체적인 회로예를 도 57에 나타낸다.

도 57에 있어서, 클립회로(228A)는 오차전압 V err이 별도로 설정된 소정의 값보다 큰 경우, 혹은 작은 경우에, 미리 정한 값이 출력된다. 별도설정되는 소정의 값은, 셀렉터(228B)에서 출력된다.

셀렉터(228B)는, 점등 이전에는 제 1 클립치를 출력하고, 점등후에 평상제어상태에 있는 경우는 제 2 클립치를 출력하고, 마찬가지로 점등후에 피크제어상태에 있는 경우는 제 3 클립값을 출력하도록 설정되고 있다.

클립회로(228A)는 점등전의 제 1 클립값이 0으로 설정되어 있고, 오차전압 V err이 0보다 작을 때, 0을 출력한다. 또한, 오차전압 V err이 구동펄스의 분주비에 환산하고 1분주 이상의 오차전압인 경우에는, 1분주분의 값에 클립된다. 예컨대, 제 2 주파수설정회로(291)로부터 출력되는 주파수데이터 F freq가 8비트로 설정되고 있고, 그 상위 4비트에서 분주비가 설정되고, 하위 4비트에서 분산데이터가 설정되고 있는 경우에는, 오차전압 V err가 16이상일 때에는 분주비가 1이상 변화한다. 이러한 경우에는, 제 1 클립치는 16이하가 되도록 설정된다.

또한, 제 2 클립치는 오차전압 V err의 절대치가 구동펄스의 분주비에 환산하여 1분주 이상의 오차전압인 경우에는, 1분주분의 값에 클립된다. 이 때문에, 상기 예를 사용하면 클립값은 -16(마이너스 16) 이상 또는 16이하가 되도록 설정된다. 또한, 제 3 클립치는 백라이트의 휘도변화가 거의 무시될 수 있을 정도의 작은 값으로 설정되고 있는 것으로 한다.

클립처리회로(228)는 이와 같이 구성되어 있고, 점등전의 상태로서는 오차전압 V err이 0 이하의 경우는 0에 클립되어, 구동주파수가 높아지는 방향으로는 시프트하지 않도록 동작한다. 그리고, 점등후의 통상제어시는, 구동주파수의 시프트량이 반드시 1분주 이하가 되도록 동작하고, 피크제어시에는, 오차전압 V err의 절대치가 크더라도, 요컨대 목표치로부터 떨어져 있는 경우라도, 평균의 구동주파수는 크게 변화하지 않도록(조금씩만 변화하도록) 동작한다.

실시예13에 있어서의 치환회로(229)는 점등전의 상태에 있어서, 분주비의 분산을 중지하도록 설정되어 있다. 치환회로(229)가 구체적인 회로예를 도 58에 나타낸다.

도 58에 있어서, 셀렉터(229A)는 점등검출신호 V state가 L 레벨일 때, 즉 점등전의 기동제어시에는 분주비의 분산을 중지하도록 분산데이터로서 0을 출력한다. 그리고, 점등후에 있어서, 셀렉터(229A)는 조광성능을 얻을 수 있도록 분주비의 분산을 행하도록 제 2 주파수설정회로(291)로부터 출력된 분산데이터에 전환하여 출력한다.

실시예13에 있어서, 그 밖의 구성 및 동작은 전술의 실시예8 및 실시예10으로 설명한 바와 같기 때문에 여기서는 그 설명을 생략한다.

실시예13에 있어서의 제 1의 특징은 특히, 압전트랜스(1)의 부하가 개방상태에 있는 기동시에는 이산적인 주파수의 변화에 민감히 반응하도록 구성되어 있는 것이다. 실시예13의 구성에 있어서는, 압전트랜스에 이러한 스트레스를 될 수 있는 한 적게 하기 위해서, 분주비의 분산을 중지하고, 목표전압에 도달한 경우에는 구동주파수를 고정하여 냉음극관(203)의 점등을 기다린다. 이에 따라, 기동시의 개방제어에 있어서 목표전압부근에서 구동주파수가 상하하여 압전트랜스의 출력전압이 변화하는 것을 억제하고 있다.

제 2의 특징은 점등전의 기동제어시, 점등후의 통상제어시에 있어서, 급격한 주파수변화에 의한 압전트랜스(201)에의 영향을 삭감하기 위해서 주파수제어시의분주비 변화량을 1이하로 억제하도록 한 것이다.

그리고, 제 3의 특징은 피크제어시에 있어서 공진점부근에서 주파수가 크게 변동함에 의한 플리커를 억제하기 위하여, 피크제어시에는 주파수제어에 있어서의 평균 주파수의 변동량을 작게 하도록 한 것이다.

전술한 제 1의 특징을 나타내는 동작에 대해서 도 56에 나타낸 실시예13에 있어서의 동작에 의하여 설명한다.

우선, 점등의 기동제어시는 점등검출신호 V state기 L 레벨이기 때문에, 오차전압 V err이 음의 값인 경우, 클립처리회로(228)는 0에 클립된다. 이 때문에, 분주비가 작아지는 방향, 즉 고주파측으로는 추이하지 않는다. 도 59는 구동제어에 있어서의 주파수와 출력전압과의 관계를 나타내고 있다. 도 59를 사용하여 구동제어에 있어서의 주파수설정동작의 추이를 설명한다.

우선, 기동시의 초기주파수는 압전트랜스(201)의 공진주파수보다 충분히 높은 점으로 설정되어 있고, 이 설정점을 A점으로 한다. A점의 전압으로부터 스타트하여, B점, C점으로 서서히 출력전압이 상승하고, 목표전압 V open을 넘어서 D점이 되었을 때, 오차전압 V err는 음의 값이 된다. 이 때문에, 클립처리회로(228)는 오차전압 V err을 0에 클립하고, 전회와 같은 구동주파수가 되어 D점의 전압으로 유지되어, 냉음극관(203)의 점등을 기다린다. 전술의 치환회로(229)로 설명한 바와 같이, 기동시에는 분주비의 분산을 중지하는 동작을 한다.

다음에, 전술의 제 2의 특징을 나타내는 동작에 관해서 설명한다. 도 59에 있어서, A점의 구동주파수에 있어서의 출력전압에 오차전압 V err가 가해지고 B점의 구동주파수가 결정된다. 이 때, 가해지는 오차전압 V err이 큰 경우, 급격히 주파수가 변화하기 때문에, 오차전압 V err이 1분주보다도 큰 경우에는, 클립처리회로(228)에 있어서 1분주에 대응하는 데이터에 클립되고, 급격히 주파수가 변화하는 것이 방지되고 있다. 이 클립처리는 점등후에 있어서도 같이 동작한다. 단지, 점등후는 예컨대 조광 등으로 휘도를 어둡게 한 경우 등 냉음극관(203)에 흐르는 전류가 큰쪽에서 작은쪽으로 추이하는 경우가 있기 때문에, 오차전압 V err의 절대치가 클립값과 같이 되도록 클립된다.

다음에, 제 3의 특징을 나타내는 동작에 관해서 설명한다. 도 60은 구동주파수에 대한 냉음극관(203)의 관전류를 나타내는 특성곡선이며, 목표전류에 비하여 냉음극관(203)의 관전류가 작은 경우를 나타내고 있다.

도 60에 있어서, 동작점이 A점인 경우, 목표전압에 가까이 가려고 구동주파수가 저주파측에 이동한다. 그리고, B점, C점으로 이동한 때에, 전술의 실시예8에 있어서 설명한 바와 같이, 피크제어에 이행한다. 이 때, 피크검출회로(213)의 출력전압은 H(high) 레벨에 이행하기 때문에, 스테이터스검출회로(227)로부터는 H(high) 레벨이 출력되며, 클립값을 제 2 클립값으로부터 제 3 클립값에 전환한다. 이 때문에, C점에서 D점의 이동량은 작아지고, 또한, E점, F점으로 이동한다. 이 때문에, 공진점에 가까운 곳에서 제어되어, 전류변화량이 작아지기 때문에, 플리커의 발생이 크게 경감된다.

그 다음, 예컨대 목표전류를 작게 하는 등에 의해, 현재의 전류보다도 목표전류가 작아진 경우에는, 비교회로(227B)에서 H(high) 레벨이 출력되고, RS 플립플롭회로(227A)를 리셋한다. 이 결과, 스테이터스 검출회로(227)에서 L(low) 레벨의 신호가 출력되고, 클립값을 원래의 제 2 클립값으로 이행시킨다. 이에 따라, 신속하게 목표전류로 이동할 수 있게 된다.

이상과 같이, 실시예13에 있어서는, 스테이터스 검출회로(227), 클립처리회로(228), 치환회로(229)에 의하여, 기동시의 분주비의 분산을 중지시키고, 또는 급격한 주파수변화를 억제하고, 또한 피크제어시에는 주파수 변화의 폭을 작게 하였다. 그 때문에, 압전트랜스(201)의 스트레스를 경감시키고, 또한 피크제어시의 플리커를 억제하는 등의 큰 효과를 발휘한다.

또한, 본 발명에 관한 실시예13에 의하면, 기동시의 분주비의 분산을 중지시키고, 또한 급격한 주파수변화를 억제하고, 또한 피크제어시에는 주파수변화의 폭을 작게 한다. 이 때문에, 실시예13의 구동회로는 압전트랜스(201)의 스트레스를 경감시키고, 또한 피크제어시의 플리커억제 등의 큰 효과를 가진다.

그리고, 전술한 실시예에 있어서 나타낸 구동회로는, 디지털 LSI화에 알맞은 구동방식을 가지고 있으며, 액정컨트롤러 등과 공통된 1칩화에 의하여 대폭적인 부품점수의 삭감을 도모하는 것이 가능해진다. 따라서, 소형영상기기 등의 한층더 소형화로의 효과를 기대할 수 있다. 또한, 실용화하는 데에 있어서 문제가 되는 전원전압의 변동의 문제나, 최악의 상태를 회피하는 여러가지의 보호기기 등에 관해서도 본 발명에서는 유효한 대책이 되어 있고, 본 발명의 압전트랜스의 구동회로는 실용상에의 효과는 크다.

발명을 어느정도 상세하게, 알맞은 형태에 관해서 설명하였는데, 이 알맞은형태의 현 개시내용은 구성의 세부에 있어서 변화하여야할 것이며, 각 요소의 조합이나 순서의 변화는 청구된 발명의 범위 및 사상을 일탈하지 않고 실현할 수 있는 것이다.

본 발명에 관한 압전트랜스의 구동회로는, 액정디스플레이모니터의 백라이트등의 냉음극 선관을 구동하기 위해서 사용되고, 퍼스널 컴퓨터(PC), 액정텔레비젼, 액정부착카메라 일체형 VTR 등에 사용된다. 특히, 본 발명의 압전트랜스의 구동회로는, 디지털방식이기 때문에, 다른 LSI와 동시에 1칩으로 하는 것이 가능해지고, 공간이 절약되며, 초소형이 요구되는 카메라 일체형 VTR나 디지털카메라 등에는 특히 효과가 있다. 또한, 디지털방식이기 때문에, 마이크로컴퓨터시스템과의 정보교환이 용이해지고, 고도한 조광제어 등도 가능해져, 영상 씬이나 주변의 밝기에 따른 자동조광도 종래 이상의 조광제어성능을 얻을 수 있다.

Claims

냉음극관에 공급하기 위한 제어된 전류가 공급되어, 구동펄스의 주파수로 구동되는 압전트랜스와,

상기 냉음극관에 흐르는 부하전류를 검출하는 전류검출기와,

상기 전류검출기로부터 얻어지는 정현파상의 교류전압을 실질적으로 직류전압에 변환하는 정류회로와,

상기 정류회로에서 정류된 전압신호를 디지털신호에 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차의 데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M 비트 데이터(M은 정수)로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 소정의 분주비로 분주하여 압전트랜스의 구동펄스를 생성하고, 상기 분주비가 상기 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간으로 분산되어, N 주기의 기간의 평균의 분주비가 상기 주파수설정회로에서 출력된 M 비트 데이터를 N으로 제산(除算)한 값과 실질적으로 동일하게 되도록 제어하는 분주비분산분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
냉음극관에 공급하기 위한 제어된 전류가 공급되고, 구동펄스의 주파수로 구동되는 압전트랜스와,

상기 냉음극관에 흐르는 부하전류를 검출하는 전류검출기와,

상기 전류검출기로부터 얻어지는 정현파형의 교류전압을 실질적으로 직류전압에 변환하는 정류회로와,

상기 정류회로에서 정류된 전압신호를 디지털신호에 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M 비트 데이터(M은 정수)로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 소정의 분주비로 분주하여 압전트랜스의 구동펄스를 생성하고, 상기 분주비가 상기 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간으로 분산되어, N 주기의 기간의 평균의 분주비가 상기 주파수설정회로로부터 출력된 M 비트데이터를 N으로 제산(除算)한 값과 실질적으로 동일하게 되도록 제어하는 분주비분산분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하여,

상기 분주비분산분주회로의 분주비가 소정의 주기의 기간으로 분산되어, A0·2⁰+ A1·2¹+‥·+ An-1·2^n-1(단지, 상기식에 있어서, A0, A1,‥, An-1로 나타낸 Ax는 0 혹은 1의 수치) 주기째의 분주비가, 상기 주파수설정회로에서 출력되는 M비트데이터 내의 하위 n비트데이터(B0·2⁰+B1·2¹+‥·+Bn-1·2^n-1; 단지, 상기 식에 있어서, B0, B1,‥,0 Bn-1로 나타낸 Bx는 0 혹은 1의 수치) 및, 상위 m 비트 데이터C(C는 10진수)로부터, 다음식 (1),

에 의해 주어지는 것을 특징으로 하는 압전트랜스의 구동회로.
냉음극관에 공급하기 위한 제어된 전류가 공급되고, 구동펄스의 주파수에서 구동되는 압전트랜스와,

상기 냉음극관에 흐르는 부하전류를 검출하는 전류검출기와,

상기 전류검출기에서 얻어지는 정현파형의 교류전압을 피크홀드에 의하여 정류처리를 행하여 실질적으로 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 소정의 샘플클록으로 디지털신호로 변환하는 5 내지 6 비트의 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터를 소정의 주기의 평균처리로 평활화하는 평활회로와,

상기 평활회로의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하고 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터에서 압전트랜스의 구동펄스의 주파수를 M 비트데이터로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비한 것을 특징으로 하는 압전트랜스의 구동회로.
제 3 항에 있어서, 평활화주기와 동일 주기로 평활화하는 위상이 다른 복수의 평활회로에서 이루어지는 평활회로와,

최신의 평활데이터가 출력되도록 상기 복수의 평활회로의 출력을 소정의 타이밍으로 전환하여 오차전압연산회로에 출력하는 전환회로를 더 구비한 것을 특징으로 하는 압전트랜스의 구동회로.
제 3 항에 있어서, 분주회로의 분주비가 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간에서 분산되고, N 주기의 기간의 평균 분주비가 상기 주파수설정회로에서 출력되는 M 비트데이터(M은 정수)를 N으로 제산한 값과 실질적으로 동등하게 되도록 설정하고, 평활회로의 평활화주기가 상기 구동펄스의 N 주기의 정수배로 한 것을 특징으로 하는 압전트랜스의 구동회로.
제 3 항에 있어서, 분주회로의 분주비가 압전트랜스의 구동펄스의 N 주기의 기간으로 분산되어, A0·2⁰+ A1·2¹+‥·+ An-1·2^n-1(단지, 상기식에 있어서, A0, A1,‥, An-1로 나타낸 Ax는 0 혹은 1의 수치) 주기째의 분주비가 주파수설정회로에서 출력되는 M비트데이터 내의 하위 n비트데이터(B0·2⁰+B1·2¹+‥·+Bn-1·2^n-1; 단지, 상기 식에 있어서, B0, B1,‥, Bn-1로 나타낸 Bx는 0 혹은 1의 수치) 및, 상위m 비트 데이터C(C는 10진수)로부터, 다음식 (2),

에 의하여 부여되고, 평활회로의 평활화주기가 상기 구동펄스의 N 주기의 정수배로 한 것을 특징으로 하는 압전트랜스의 구동회로.
냉음극관에 공급하기 위한 제어된 전류가 공급되고, 구동펄스의 주파수로 구동되는 압전트랜스와,

상기 냉음극관에 흐르는 부하전류를 검출하는 전류검출기와,

상기 전류검출기로부터 얻어지는 정현파형상의 교류전압의 반파정류를 행하는 반파정류회로와,

반파정류된 전압신호를 소정의 기준전압과 비교하여 "H" 레벨 혹은 "L" 레벨의 데이터를 출력하는 컴퍼레이터와,

상기 컴퍼레이터의 출력데이터의 펄스폭을 검출하는 펄스폭 검출회로와,

상기 펄스폭 검출회로에서 출력되는 펄스폭 데이터를 소정의 주기에서 평활화하는 평활회로와,

상기 평활회로의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 평활회로의 출력데이터를 정수배하여 압전트랜스의 구동펄스의 주파수를 M 비트 데이터(M은 정수)로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 3 항 또는 제 7 항에 있어서, 평활화주기와 동일 주기로 평활화하는 위상이 다른 복수의 평활회로를 가지는 평활부와,

최신의 평활데이터가 출력되도록 상기 복수의 평활회로의 출력을 소정의 타이밍으로 전환하여 오차전압연산회로에 출력하는 전환회로를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 7 항에 있어서, 분주회로의 분주비가 상기 압전트랜스의 구동펄스 N 주기의 기간(N은 정수)으로 분산되고, N 주기의 기간의 평균 분주비가 상기 주파수설정회로에서 출력되는 M 비트 데이터(M은 정수)를 N에서 제산한 값과 실질적으로 같이 되도록 설정하고, 평활회로의 평활화주기가 상기 구동펄스의 N 주기의 정수배로 한 것을 특징으로 하는 압전트랜스의 구동회로.
제 7 항에 있어서, 분주회로의 분주비가 압전트랜스의 구동펄스의 N 주기의기간으로 분산되어, A0·2⁰+ A1·2¹+‥·+ An-1·2^n-1(단지, 상기식에 있어서, A0, A1,‥, An-1로 나타낸 Ax는 0 혹은 1의 수치) 주기째의 분주비가 주파수설정회로에서 출력되는 M비트데이터 내의 하위 n비트데이터(B0·2⁰+B1·2¹+‥·+Bn-1·2^n-1; 단지, 상기 식에 있어서, B0, B1,‥, Bn-1로 나타낸 Bx는 0 혹은 1의 수치) 및, 상위 m 비트 데이터C(C는 10진수)로부터, 다음식 (3),

에 의해 주어져, 평활회로의 평활화주기가 상기 구동펄스의 N 주기의 정수배로 한 것을 특징으로 하는 압전트랜스의 구동회로.
냉음극관에 공급하기 위한 제어된 전류가 공급되고, 구동펄스의 주파수로 구동되는 압전트랜스와,

상기 냉음극관에 흐르는 부하전류를 검출하는 전류검출기와,

상기 전류검출기로부터 얻어지는 정현파형의 교류전압을 실질적으로 직류전압에 변환하는 정류회로와,

정류된 전압신호를 소정의 기준전압과 비교하여 "H" 레벨 혹은 "L" 레벨의 데이터를 출력하는 컴퍼레이터와,

상기 컴퍼레이터 출력데이터를 소정의 기간 카운트하는 카운터회로와,

상기 카운터회로에서 출력된 카운트데이터를 소정의 주기로 평활화하는 평활회로와,

상기 평활회로의 출력데이터와 상기 카운터회로의 출력데이터를 전환하여 출력하는 전환회로와,

상기 전환회로의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M 비트 데이터(M은 정수)로서 설정하는 주파수설정회로와,

소정의 주파수의 클록을 분주하고 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 11 항에 있어서, 분주회로의 분주비가 상기 압전트랜스의 구동펄스 N 주기(N은 정수)의 기간으로 분산되고, N 주기의 기간의 평균 분주비가 상기 주파수설정회로에서 출력되는 M 비트 데이터(M은 정수)를 N에서 제산한 값과 실질적으로 같이 되도록 설정하고, 평활회로의 평활화주기가 상기 구동펄스의 N 주기의 정수배로 한 것을 특징으로 하는 압전트랜스의 구동회로.
제 11 항에 있어서, 분주회로의 분주비가 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간으로 분산되어, A0·2⁰+ A1·2¹+‥·+ An-1·2^n-1(단지, 상기식에 있어서, A0, A1,‥, An-1로 나타낸 Ax는 0 혹은 1의 수치) 주기째의 분주비가 주파수설정회로에서 출력되는 M비트데이터 내의 하위 n비트데이터(B0·2⁰+B1·2¹+‥·+Bn-1·2^n-1; 단지, 상기 식에 있어서, B0, B1,‥, Bn-1로 나타낸 Bx는 0 혹은 1의 수치) 및, 상위 m 비트 데이터C(C는 10진수)로부터, 다음식 (4),

에 의해 주어져, 평활회로의 평활화주기가 상기 구동펄스의 N 주기의 정수배로 한 것을 특징으로 하는 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로에서 얻어지는 정현파형의 전압을 직류전압에 변환하는 정류회로와,

정류된 전압신호를 디지털신호에 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M 비트 데이터로서 설정하는 주파수설정회로와,

소정의 주파수의 클록의 정에지로 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 분주회로의 출력펄스를 상기 클록의 역에지로 래치출력하는 역에지처리회로와,

상기 분주회로에서 출력된 구동펄스와 상기 역에지처리회로에서 출력된 구동펄스를 전환하여 출력하는 셀렉터와,

압전트랜스를 구동하기 위한 파워트랜지스터를 구비하고,

상기 분주회로의 분주비가 상기 압전트랜스의 구동펄스 N 주기의 기간으로 분산시켜, N 주기기간의 평균의 분주비가 상기 주파수설정회로에서 출력된 M 비트데이터를 N에서 제산한 값과 실질적으로 동일하거나 또한 N 주기기간내에서의 분주비의 변동이 1이하가 되도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 14 항에 있어서, 상기 분주회로의 분주비는 상기 주파수설정회로에서 출력되는 M 비트데이터 중 상위 Mu 비트에서 주어지는 데이터 Div와, 하위 M-Mu 비트의 데이터 A가 상기 압전트랜스의 구동펄스 N(=2M-Mu)주기기간에서 A회의 H(high) 신호를 출력하도록 설정된 상기 분산회로의 출력데이터와의 합으로 주어지는 것을 특징으로 하는 압전트랜스의 구동회로.
제 15 항에 있어서, 상기 셀렉터가 상기 분산회로의 출력이 H(high) 신호일 때 상기 역에지처리회로에서 출력되는 구동펄스를 출력하고, 상기 분산회로의 출력이 L(1ow) 신호일 때 상기 분주회로에서 출력되는 구동펄스를 출력하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 15 항에 있어서, 상기 분산회로는 주파수설정회로에서 출력되는 하위 M-Mu 비트데이터 A가 2M-Mu/2보다 작을 때는 N(=2M-Mu) 주기기간의 짝수회째 혹은 홀수회째의 어느 한쪽에서 H(high) 신호를 분산출력하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시키고 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로에서 얻어지는 정현파형의 전압을 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터가 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차전압연산회로서 출력하는 오차전압데이터회로와,

상기 오차데이터로부터 압전트랜스의 구동펄스의 주파수를 M 비트 데이터로서 설정하는 주파수설정회로와,

소정의 주파수의 클록으로 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

외부의 마이크로컴퓨터시스템에서의 전원전압정보를 받아 상기 분주회로에서 출력되는 구동펄스의 듀티비를 설정하는 펄스폭설정회로와,

압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 18 항에 있어서, 상기 펄스폭설정회로는, 카운터회로와, 상기 카운터회로의 출력을 상기 주파수설정회로에서 출력되는 M 비트데이터에 마이크로컴퓨터시스템부터의 전원전압정보를 곱하여 얻어지는 값으로 H(high) 신호를 출력하는 디코드회로와, 상기 분주회로의 출력펄스로 세트되고, 상기 디코드회로의 출력펄스로 리셋되는 플립플롭회로를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로로부터 얻어지는 정현파형의 전압을 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 A/D 컨버터의 출력데이터를 소정의 기간유지하고 과거의 데이터와의 비교에서 압전트랜스의 공진점검출을 행하는 피크검출회로와,

상기 피크검출회로의 출력데이터에 따라 상기 오차데이터의 극성을 반전시키는 극성반전회로와,

압전트랜스의 구동펄스의 주파수를 전회의 주파수설정치에 상기 극성반전회로의 출력데이터가 가해져 설정하는 주파수설정회로와,

상기 주파수설정회로의 출력데이터에 따른 분주비에서 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 20 항에 있어서, 상기 피크검출회로의 출력데이터는 상기 A/D 컨버터의 출력데이터가 기준데이터보다도 크거나 혹은 상기 오차전압연산회로의 출력데이터의 절대치가 소정의 값보다도 작은 경우에 리셋되고, 상기 A/D 컨버터의 출력데이터가 기준데이터보다도 작은 경우에 또한 전회의 A/D 컨버터출력데이터보다 작은 경우는, 전회의 피크검출회로출력치의 극성을 반전시키도록 구성된 압전트랜스의 구동회로.
제 20 항에 있어서, 상기 분주회로의 분주비는 구동펄스 N 주기기간에서 분산하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 20 항에 있어서, 상기 A/D 컨버터의 출력데이터를 구동펄스 N 주기기간으로 평균화하여 상기 오차전압연산회로에 출력하는 평활회로를 구비한 압전트랜스의 구동회로.
구동펄스의 주파수력전압을 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로로부터 얻어지는 정현파형의 전압을 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 A/D 컨버터의 출력데이터를 소정의 기간 유지하고, 과거의 데이터와의 비교에서, 압전트랜스의 공진점검출을 하는 피크검출회로와,

전회의 주파수설정데이터에 상기 오차데이터가 가해져 출력하는 주파수설정회로와,

상기 주파수설정회로의 출력과 N 회 전의 주파수설정데이터를 전환하여 압전트랜스 구동펄스의 주파수설정데이터로서 출력하는 셀렉터와,

상기 셀렉터의 출력데이터에 따른 분주비로 소정 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 24 항에 있어서, 상기 분주회로의 분주비는 구동펄스 N 주기기간으로 분산하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 24 항에 있어서, 상기 A/D 컨버터의 출력데이터를 구동펄스 N 주기기간으로 평균화하여 상기 오차전압연산회로로 출력하는 평활회로를 구비한 압전트랜스의 구동회로.
제 24 항에 있어서, 상기 피크검출회로의 출력데이터는 상기 A/D 컨버터의 출력데이터가 기준데이터보다도 크거나 혹은 상기 오차전압연산회로의 출력데이터의 절대치가 소정의 값보다도 작은 경우에 리셋되고, 상기 A/D 컨버터의 출력데이터가 기준데이터보다도 작은 경우이며 또한 전회의 A/D 컨버터 출력데이터보다 작은 경우는 세트되도록 구성된 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

압전트랜스의 출력전압을 검출하는 전압검출회로와,

상기 전류검출회로와 상기 전압검출회로에서 얻어지는 정현파형의 전압중 전압치가 큰 쪽을 검출하여 직류전압으로 변환하는 정류회로와,

주기적으로 소정의 기간 상기 전압검출회로의 출력을 차단하는 차단회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

상기 차단회로가 ON일 때의 A/D 컨버터의 출력전압을 검출하여 냉음극관의 점등을 판정하는 점등검출회로와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하고 오차데이터로서 출력하는 오차전압연산회로와,

상기 기준데이터를 점등상태의 기준데이터와 기동시의 기준데이터를 전환하여 출력하는 셀렉터와,

기동시는 초기주파수가 설정되어 다음회부터는 전회의 주파수설정데이터에 상기 오차데이터가 가해져 출력하는 주파수설정회로와,

상기 주파수설정회로의 출력데이터에 따른 분주비에서 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하고,

상기 차단회로가 ON일 때는 상기 압전트랜스의 구동펄스의 주파수를 일정하게 유지하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 28 항에 있어서, 상기 분주회로의 분주비를 구동펄스 N 주기기간으로 분산하는 분산회로를 구비하고, 상기 분산회로는 점등시에만 동작하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 28 항에 있어서, 상기 A/D 컨버터의 출력데이터를 구동펄스 N 주기기간으로 평균화하여 상기 오차전압연산회로에 출력하는 평활회로를 구비한 것을 특징으로 하는 압전트랜스의 구동회로.
제 30 항에 있어서, 상기 차단회로가 ON일 때는, 상기 평활회로의 출력을 일정히 유지하여 상기 분주회로에서 출력되는 구동펄스의 주파수를 일정하게 하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로에서 얻어지는 정현파형의 전압을 검출하여 직류전압으로 변환하는 정류회로와,

정류된 전압신호를 디지털신호로 변환하는 A/D 컨버터와,

A/D 컨버터의 출력전압을 검출하여 냉음극관의 점등을 판정하는 점등검출회로와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

기동시에는 초기주파수가 설정되어 다음회부터는 전회의 주파수설정데이터에 상기 오차데이터가 가해지고 출력하는 주파수설정회로와,

상기 주파수설정회로의 출력데이터에 따른 분주비로 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

상기 분주회로에서 출력되는 구동펄스의 출력제어하는 출력이네이블회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터와,

소정기간 경과하더라도 상기 점등검출회로가 점등이라고 판정을 하지 않으면 상기 출력이네이블회로를 디스에이블로 하고, 상기 주파수설정회로에서 출력되는 주파수설정데이터를 초기주파수로 설정하여 다시 기동처리를 행하는 재기동처리회로를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 32 항에 있어서, 상기 압전트랜스의 출력전압을 검출하는 전압검출회로와, 주기적으로 소정의 기간 상기 전압검출회로의 출력을 차단하는 차단회로를 구비하고, 상기 정류회로는 상기 전류검출회로와 상기 전압검출회로에서 얻어지는 정현파형의 전압중, 전압값이 큰 쪽을 검출하여 직류전압에 변환하고, 상기 차단회로가 ON일 때에 점등검출을 하도록 구성한 압전트랜스의 구동회로.
제 32 항에 있어서, 상기 재기동처리회로는 미리 설정된 회수의 재기동처리를 하더라도 상기 점등검출회로가 점등이라고 판정하지 않으면 출력을 정지하도록 구성된 압전트랜스의 구동회로.
제 32 항에 있어서, 상기 재기동회로는 소정 주기에서 카운터하고, 그 카운터값이 소정의 값이 되면 상기 주파수설정회로의 주파수데이터를 초기값으로 전환하며, 또한 상기 출력이네이블회로를 디스에이블로 전환하는 리셋신호를 출력하는 제 1 카운터회로와, 상기 카운터회로에서 출력되는 리셋신호를 카운트하고, 그 카운트치가 소정의 값이 되면 상기 출력이네이블회로를 디스에이블로 전환하여 자기의 카운터값을 정지하는 제 2 카운터회로를 구비하는 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압을 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에 있어서,

부하전류를 검출하는 전류검출회로와,

압전트랜스의 출력전압을 검출하는 전압검출회로와,

상기 전류검출회로와 상기 전압검출회로에서 얻어지는 정현파형의 전압 중 전압값이 큰 쪽을 검출하여 직류전압에 변환하는 정류회로와,

주기적으로 소정기간 상기 전압검출회로의 출력을 차단하는 차단회로와,

정류된 전압신호를 디지털신호에 변환하는 A/D 컨버터와,

상기 A/D 컨버터가 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

기동시는 초기주파수가 설정되어 다음회부터는 전회의 주파수설정데이터에 상기 오차데이터가 가해지고 출력하는 주파수설정회로와,

소정의 주파수의 클록을 소정의 분주비로 분주하여 압전트랜스의 구동펄스를 생성하고, 상기 분주비가 상기 압전트랜스의 구동펄스의 N 주기(N은 정수)의 기간으로 분산되어, N 주기의 기간의 평균의 분주비가 상기 주파수설정회로에서 출력된 M 비트 데이터를 N으로 제산(除算)한 값과 실질적으로 동일하게 되도록 제어하는 분주비분산분주회로와,

상기 분주회로에서 출력되는 구동펄스의 출력제어하는 출력이네이블회로와,

상기 차단회로가 ON일 때의 상기 A/D 컨버터의 출력전압 A와 상기 차단회로가 OFF일 때의 상기 A/D 컨버터의 출력전압 B를 검출하는 이상검출회로와,

상기 출력전압 B가 소정의 레벨보다도 작을 때는 상기 주파수설정회로의 주파수데이터를 소정기간 초기주파수에 전환하고, 또한 상기 출력이네이블회로를 소정기간 디스에이블로 전환하는 리셋신호를 출력하고, 한편 출력전압 A가 소정의 레벨보다 작게 출력전압 B가 소정의 레벨이상이면 출력이네이블회로를 디스에이블로 하여 출력을 정지하는 기능을 구비한 보호회로와,

상기 전압트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
구동펄스의 주파수를 변화시킴으로써 출력전압를 변화시켜 냉음극관에 흐르는 전류를 제어하는 압전트랜스의 구동회로에서,

부하전류를 검출하는 전류검출회로와,

상기 전류검출회로에서 얻어지는 정현파형의 전압을 직류전압에 변환하는 정류회로와,

정류된 전압신호를 디지털신호에 변환하는 A/D 컨버터와,

상기 A/D 컨버터의 출력데이터와 외부에서 주어지는 기준데이터와의 차데이터를 정수배하여 오차데이터로서 출력하는 오차전압연산회로와,

상기 오차데이터값을 소정의 범위에 있어서의 제어상태에 따른 클립치로 클립하여 출력하는 클립처리회로와,

전회의 주파수설정데이터에 상기 클립회로의 출력데이터가 가해지고 압전트랜스구동펄스의 주파수설정데이터로서 출력하는 주파수설정회로와,

상기 주파수설정데이터에 따른 분주비로 소정의 주파수의 클록을 분주하여 압전트랜스의 구동펄스를 생성하는 분주회로와,

점등시의 제어의 상태를 검출하는 스테이터스 검출회로와,

점등전의 기동제어시에는 상기 주파수설정회로로부터 출력된 주파수데이터의 내(內), 분주비분산데이터만을 0으로 치환하는 치환회로와,

상기 압전트랜스를 구동하기 위한 파워트랜지스터를 구비하는 것을 특징으로 하는 압전트랜스의 구동회로.
제 37 항에 있어서, 상기 A/D 컨버터의 출력데이터를 소정의 기간 유지하고, 과거의 데이터와의 비교에서 상기 압전트랜스의 공진점검출을 행하는 피크검출회로와, 상기 피크검출회로가 공진점을 검출한 경우에는 공진점부근에서 제어하는 피크제어회로를 구비하고, 제어상태가 피크제어상태인가 통상제어상태인가를 판정하는 스테이터스검출회로의 출력치에 의하여 상기 클립처리회로의 클립값을 전환하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 38 항에 있어서, 피크제어시에는 통상 제어시에 비하여 클립값을 작게 하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 37 항에 있어서, 상기 냉음극관이 점등전의 상태인지, 점등후의 상태인지를 검출하는 점등검출회로를 구비하고, 상기 점등검출회로의 출력값에 의하여 클립처리회로의 클립값을 전환하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.
제 37 항에 있어서, 점등전에서는 상기 오차전압연산회로에서 출력된 오차데이터가 음일 때에 상기 주파수설정회로에 입력되는 오차데이터를 O에 클립하도록 구성한 것을 특징으로 하는 압전트랜스의 구동회로.