JPWO2003003555A1 - 冷陰極管駆動装置および液晶表示装置 - Google Patents
冷陰極管駆動装置および液晶表示装置 Download PDFInfo
- Publication number
- JPWO2003003555A1 JPWO2003003555A1 JP2003509616A JP2003509616A JPWO2003003555A1 JP WO2003003555 A1 JPWO2003003555 A1 JP WO2003003555A1 JP 2003509616 A JP2003509616 A JP 2003509616A JP 2003509616 A JP2003509616 A JP 2003509616A JP WO2003003555 A1 JPWO2003003555 A1 JP WO2003003555A1
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- output
- frequency
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 46
- 239000006185 dispersion Substances 0.000 claims abstract description 242
- 238000000034 method Methods 0.000 claims abstract description 124
- 238000001514 detection method Methods 0.000 claims description 120
- 238000007493 shaping process Methods 0.000 claims description 62
- 238000012545 processing Methods 0.000 claims description 59
- 238000009499 grossing Methods 0.000 claims description 46
- 238000004364 calculation method Methods 0.000 claims description 31
- 238000012935 Averaging Methods 0.000 claims description 28
- 230000005611 electricity Effects 0.000 claims description 24
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 13
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 8
- 230000009466 transformation Effects 0.000 claims description 4
- 230000009467 reduction Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 46
- 230000000875 corresponding effect Effects 0.000 description 41
- 230000000694 effects Effects 0.000 description 28
- 230000008859 change Effects 0.000 description 21
- 230000006870 function Effects 0.000 description 16
- 230000001276 controlling effect Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 5
- 206010027339 Menstruation irregular Diseases 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 101150073536 FET3 gene Proteins 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/36—Controlling
- H05B41/38—Controlling the intensity of light
- H05B41/39—Controlling the intensity of light continuously
- H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
- H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
- H05B41/3925—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by frequency variation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
- H05B41/2822—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using specially adapted components in the load circuit, e.g. feed-back transformers, piezoelectric transformers; using specially adapted load circuit configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2821—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage
- H05B41/2824—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a single-switch converter or a parallel push-pull converter in the final stage using control circuits for the switching element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/36—Controlling
- H05B41/38—Controlling the intensity of light
- H05B41/39—Controlling the intensity of light continuously
- H05B41/392—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor
- H05B41/3921—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations
- H05B41/3927—Controlling the intensity of light continuously using semiconductor devices, e.g. thyristor with possibility of light intensity variations by pulse width modulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、例えば液晶パネルのバックライトである冷陰極管を駆動するための昇圧トランスとして圧電トランスが用いられる冷陰極管駆動装置、およびその冷陰極管駆動装置を搭載した液晶表示装置に関する。
背景技術
液晶パネルのバックライトである冷陰極管を駆動するための昇圧トランスとして、電磁トランスに代わって、薄型化、高効率化が可能な圧電トランスが用いられるようになってきた。圧電トランスは、圧電素子のピエゾ効果を利用して機械振動を発生させ、二次側電極から圧電トランスの形状で定まる昇圧比で電圧増幅された電圧を取り出す電圧変換素子である。
圧電トランスの一般的な特性を図40に示す。圧電トランスは共振特性を持つため、一次側に入力される交流電圧の周波数に応じて、二次側の出力電圧が変化する。このような特性から、バックライトの輝度を一定に制御するため方法としては、次の形態が一般的である。すなわち、圧電トランスを駆動する交流電圧の周波数を制御して、二次側電圧の振幅が所望のレベルになるようにし、冷陰極管に安定した電圧を印加する方法である。制御に当っては、共振周波数より高い周波数領域のリニアな傾斜部分を利用する。
図41はバックライト駆動部の―般的な構成を示す。図41において、1は圧電トランス、2はコイル、3はスイッチングトランジスタ(FET(電界効果トランジスタ))、4は冷陰極管、5は冷陰極管4に流れる電流を検出する電流検出器、6は電流検出器5による検出電圧と基準電圧を比較して、その差に応じた周波数の駆動パルスを生成する駆動パルス生成回路である。
図42は図41に示す回路の各部の波形を示す。図42において、電圧Aは駆動パルス生成回路6の出力電圧波形(駆動パルス)、電圧Bは圧電トランス1の入力電圧波形、電圧Cは圧電トランス1の出力電圧波形で、この電圧Cが冷陰極管4に与えられて、冷陰極管4に電流(管電流)が流れ、電流検出器5で検出される。圧電トランス1の入力電圧は、正弦波電圧が望ましいが、ここでは半波の正弦波電圧で説明する。
コイル2と圧電トランス1は共振回路を構成しており、その共振周波数はコイル2のインダクタンス値と圧電トランス1の入力容量値で決まる。この共振回路にFET3を介してエネルギーを与えることにより、前記共振周波数で半波の正弦波波形が得られる(電圧B)。電圧Bが入力された圧電トランス1の出力からは、圧電トランス1自体の持つ共振周波数成分のみが抜き出され、図42の電圧Cの正弦波電圧が出力される。この正弦波電圧Cは、図40に示す特性から電圧Bの周波数によってその振幅が変化する。
駆動パルス生成回路6では、この特性を利用し、電流検出器5から得られる電圧と基準電圧を比較し、管電流が所望の値になるように駆動パルス生成回路6の出力電圧の周波数を制御する。図42の電圧A1〜C1に駆動パルスの周波数を低くした場合の各部波形を示す。周波数が低くなるに従って正弦波電圧の振幅が大きくなる。
このように圧電トランス1の駆動回路においては、冷陰極管4の輝度を制御するに当たり、駆動パルスの周波数を変えることにより管電流を制御する方法が一般的に用いられる。
上記の技術を実現する回路は、従来、アナログで構成されるのが一般的であった。このため、部品点数が多く、かつ部品スペースも大きいという課題があった。特に、カメラ一体型VTRやディジタルカメラなどの携帯用映像機器では機器の小型化が重要なため、駆動回路の省スペース化が望まれていた。
これを鑑み、駆動回路をディジタル化し、他のLSI(例えば液晶コントローラ等)と1チップ化することによって駆動回路のスペースを削減し、かつコスト削減を行う試みがなされている(特開2000−133485号公報(文献1)参照)。
ディジタル方式での圧電トランスの駆動で実用的な調光分解能を得るためには、通常、数100MHz〜数GHzのクロックを必要とする。文献1の技術は、駆動パルスの周波数を分散させる方式で10MHz程度のクロックで、周波数制御による調光分解能を可能にする。
この文献1に示された技術を簡単に説明する。ディジタルで駆動パルスを生成する場合、クロックを単純に分周して駆動パルスを得る方法では調光に必要な周波数分解能が得られない。圧電トランスの共振の鋭さQは非常に大きく、例えば圧電トランスの駆動周波数を約100KHzとした場合、調光に必要な周波数分解能は、100KHz近辺で数10Hz刻みの分解能が必要となる。ところが、例えばクロック周波数が10MHzで、このクロックを用いて100KHzの駆動パルスを生成する場合、100KHz近辺で約1KHz程度の周波数分解能しか得られず、調光性能のみならず安定点灯すら実現が困難である。
そこで、図43に示すように、所定の駆動周期内で分周比を分散させ、平均の周波数で分解能を得るように構成される。この方法により、例えば100周期の中で分周比を分散させれば、100倍の周波数分解能を得ることができる。この方法により、冷陰極管駆動装置をディジタルLSIに内蔵することが可能となり、省スペース化、低コスト化が可能となる。
上記文献1に示す駆動方法は、管電流を制御して調光を行う方式である。しかしながら、管電流の制御で調光を行う方法では、
(1)管電流が小さい領域では、冷陰極管に流れる電流が安定しないため、調光レベルをあまり小さくできない。
(2)冷陰極管の発光効率は電流値によって変化し、管電流制御では調光レベルに応じて効率が大きく変化する。
(3)管電流を変えるには駆動周波数を変える必要があるが、圧電トランスの効率は駆動周波数によって変化するため、広い調光範囲で高効率を得るには限界がある。
これらの課題を解決する手段として、輝度フリッカとならない周波数(例えば100Hz程度)で間欠的に駆動をON・OFFして調光する手法(以下バースト調光と記す)が知られており、このON・OFFのデューティ比率を変えることにより調光レベルを変えるものがある。この方法は、圧電トランスを用いたバックライト駆動回路のみならず、従来の電磁トランスを用いたバックライト駆動回路でも広く用いられている。
圧電トランスを用いたバックライト駆動回路で、このバースト調光を実現する方式は、大きくは次の2つがある。1つは回路電源をON・OFFさせる方法、もう1つは回路を動作させておいて駆動パルスのみON・OFFする方法である。
前者については、従来回路でも対応が可能で、電源ON時の始動制御と点灯時の通常制御を繰り返すだけであるが、電源をON・OFFするために電源ラインに遮断回路が必要であり、この遮断回路によって電力ロスが発生するため、特に携帯用の機器では好ましくない。
一方、後者については、従来回路に加え、駆動OFF時に管電流の検出をOFFし、駆動周波数を所定の値に保持する手段が必要である。この場合、電源ラインでのロスがなく、特に携帯用機器用途では優れた方式である。これをアナログ方式で実現する技術については、例えば特開平11−298060号公報(文献2)に示されている。
文献2に示されている方式を簡単に説明する。図44は文献2に示されている方法を簡略化した図で、特徴とするところは、サンプルホールド手段8により、駆動OFF時に電流検出器5の電圧を保持し、これによって、電圧制御発振回路12の発振周波数を一定レベルに保持し、駆動再開時に速やかに点灯を開始するようにしている。
上述したように、アナログ駆動方式では、バースト調光駆動方式については、簡単な回路の追加で、実現可能である。しかしながら、バースト調光を周波数分散方式によるディジタル方式で実現する場合、以下の課題がある。
(1)周波数分散方式は、所定の周期で駆動パルスの周波数を分散させ平均周波数で周波数分解能を得る仕組みであり、分散周期を1セットとして電流制御を行うため、ON・OFFのデューティ比率を任意に変えた場合、分散方式の原理上正しい電流検出が行えず、電流制御が著しく不安定になる。
(2)図45に示すように分散原理を崩さず、分散周期単位でデューティ比率を変える場合、必要な調光分解能を得るためには、調光分解能に応じた分散周期セットが必要になり、これにより、バースト周期の周波数が著しく低くなり、輝度フリッカが大となる。また、バースト周期を輝度フリッカが抑えられるレベルまで高くした場合、調光分解能が得られない。
さらには、アナログ・ディジタル共通の課題として、バースト調光時(特に目標の輝度レベルが小さい場合)の始動制御の課題がある。本来点灯時は、所望の輝度で点灯することが望ましい。しかしながら、従来の駆動回路では以下に説明する理由でこれが困難であった。
所望の輝度で点灯させる方法は次の2つがある。第1の方法は、図46に示すように、始動時も点灯時と同じくバースト駆動で行う方法である。この方法は、始動時も点灯時と同じバースト制御となるため、余分な回路を必要としない。また、点灯時に目標の輝度レベルに違和感なく移行するため、良好な点灯品位を得ることができる。
しかしながら、この方法では、特に目標の輝度レベルが低い場合、冷陰極管の点灯性が低くなる。
一般に冷陰極管は低温時や、周囲照度が暗い場合、点灯性能が低くなる。この問題は、始動電圧を高くしたり、始動電圧を印加する時間を長くしたりすれば改善されることが知られている。
しかしながら、バースト駆動による始動では、始動電圧を印加する時間が余分に必要であるため、点灯に時間がかかる。
加えて、始動時に圧電トランスに高圧による余分なストレスがかかるのを防ぐため、所定時間経過しても点灯しない場合は始動を停止するという保護機能がある。この保護機能の影響で点灯に至らない場合も発生する。
また、バースト駆動時の始動電圧を高くする方法があるが、圧電トランスにさらにストレスがかかり、信頼性が劣化する。また、高圧による放電防止対策の強化に余分な回路スペースが必要なため得策ではない。
第2の方法は、図47に示すように始動時は冷陰極管の点灯性を鑑みて連続で駆動し、点灯後速やかにバースト駆動に移行する方法である。この方法は、始動時と点灯時で制御が異なるため、点灯検出手段と制御の切換手段が必要になるが、理想的な点灯検出手段を得ることができれば、冷陰極管の点灯性を低下させることなく、目標の輝度レベルで点灯が可能となる。
しかしながら、従来の点灯検出手段では、点灯検出の遅れが大きく、図47に示すように、目標の輝度レベルに達するまでに輝度が大きく変化し、点灯品位の問題が発生する。
本発明は、上記した課題を鑑みてなされたもので、第1に、ディジタル方式でバースト調光を実現する駆動方式を提案し、バースト調光可能な冷陰極管駆動装置の低コスト、省スペースを実現することを目的とする。
また、第2に目標の輝度レベルが低い場合でも、点灯性の優れた始動方式を得ることを目的とする。
本発明の他の目的、特徴、利点は、後述から明かになるであろう。
発明の開示
〔第1の解決手段〕
第1の解決手段として、本発明は、負荷である冷陰極管を駆動するための昇圧トランスとして、入力電圧の周波数に応じて出力電圧が変化する圧電トランスを用いる冷陰極管駆動装置であって、それぞれ次のような機能を有する構成要素〜データ変換手段、平滑処理手段、誤差電圧演算手段、周波数設定手段、分周手段、制御コントローラ、バーストパルス発生手段、出力イネーブル手段および電力増幅手段〜を含んでいる。これらの各手段は、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。前記データ変換手段は、前記冷陰極管に流れる電流を検出し、その電流量をディジタルデータに変換する。前記平滑処理手段は、前記データ変換手段の出力データを所定のタイミングで平滑する。前記誤差電圧演算手段は、前記平滑処理手段から得られる平滑データと基準データとを比較し、その差分に相当する誤差データを出力する。前記周波数設定手段は、前記誤差電圧演算手段から与えられる誤差データに基づいて前記圧電トランスを駆動するための駆動パルスの周波数を設定する。前記駆動パルスのN周期期間を“分散周期”と呼ぶ。前記分周手段は、所定の周波数のクロックを分周して、前記分散周期で前記周波数設定手段から出力される周波数データに対応した平均周波数の駆動パルスを発生させる。前記制御コントローラは、予め決められた回数A(Aは2以上の自然数)だけ前記平均周波数で同一駆動を行うように制御周期をコントロールする。前記バーストパルス発生手段は、外部から与えられる調光レベルに応じたデューティ幅のパルスであって、かつ前記制御コントローラから出力される周波数のパルスを発生させる。前記出力イネーブル手段は、前記バーストパルス発生手段の出力値に応じて、前記分周手段が出力する駆動パルスの出力をON・OFFする。前記電力増幅手段は、前記出力イネーブル手段からの駆動パルスによるスイッチングで直交変換(インバータ)した上で前記圧電トランスに出力する。以上の構成により、調光レベルを制御して冷陰極管の輝度レベルを調整する。なお、この構成については後述する実施の形態1での図2を参照することができる。
この構成による作用は次のとおりである。制御周期を分散周期(駆動パルスN周期分)のA倍とし、同一の平均周波数でA回駆動するように構成して、バーストパルスのアクティブ期間の幅が分散周期より短くならないように設定している。
分周手段は、分周比の組み合わせによる平均周波数をもつ分散周期での駆動を制御周期にわたってA回繰り返すことにより、高精度の周波数分解能を得る。これに対応して、負荷である冷陰極管に流れる電流の検出も分散周期単位とするのが原則となる。しかし、管電流が一定になるようにバースト駆動の制御を1分散周期単位で行うと、バーストパルス幅(ON期間)が分散周期より短くなり、ON時の電流を一定に制御することができなくなる。このため、バーストパルス幅(ON期間)は1分散周期より短くならないように、そして、電流検出のサンプル数が分散周期期間のサンプル数と等しくなるように、同一の平均周波数で複数回駆動(分散周期複数回)する。このように構成することにより、確実に1分散周期中の平均電流を検出する期間を確保する。その結果、管電流一定の制御を良好に行うことができる。
換言すれば、制御周期を分散周期のA倍(自然数)とし、同一の平均周波数でA回駆動することにより、駆動パルスの周波数分散によるディジタル駆動方式においても、良好なバースト調光を実現することができる。具体的には次のとおりである。ディジタル駆動方式であるので、駆動回路のスペースの削減と低コスト化とを実現できる。また、周波数分散方式であるので、良好な調光性能、点灯性能に必要な周波数分解能が得られる。また、バースト調光方式であるので、管電流制御方式に見られるような輝度フリッカを抑制することができる。また、駆動パルスのON・OFF方式であるので、電源ON・OFF方式に見られるような電力ロスがなく、遮断回路も不要である。そして、上記のとおり、特に、制御周期を分散周期のA倍とし、同一の平均周波数でA回駆動する方式のバースト調光を行うので、高い調光分解能を確保しながら、管電流一定制御による輝度フリッカ防止を実現することができる。
上記第1の解決手段において好ましい態様は、前記平滑処理手段について、前記バーストパルス発生手段が生成するバーストパルスのパルス幅に応じて、平滑するデータの取得範囲が前記分散周期の整数倍単位で可変されるように平滑処理手段が構成されていることである。なお、これについては、後述する実施の形態1の図7および図8を参照することができる。より具体的レベルでは、前記バーストパルス発生手段からのバーストパルスと前記制御コントローラからの制御タイミングパルスに基づいて前記データの取得範囲を演算する検出幅調整手段を設けることである。このようにバーストパルス幅に応じてデータ取得範囲を調整することにより、調光レベルが大きくなるほど電流検出精度が向上する。
また、上記において好ましい態様は、前記平滑処理手段が平均処理を行うもの(平均処理手段)として構成されていることである。負荷である冷陰極管に流れる電流を高精度に検出するためには平均処理手段を用いることが好ましい。ただし、特に厳密な輝度精度を必要としない場合には、通常のフィルタ手段に置き換えてもよい。
上記第1の解決手段において、前記平滑処理手段、前記誤差電圧演算手段、前記周波数設定手段、前記分周手段、前記制御コントローラ、前記バーストパルス発生手段および前記出力イネーブル手段からなる制御処理手段については、これをハードウエアで構成することのほか、ソフトウエアで構成してもよし、あるいはそれらのハイブリッド構成でもよい。なお、ソフトウエアで構成する場合については後述する実施の形態1の変形の態様の図20を参照することができる。
そして、上記の構成の冷陰極管駆動装置を搭載した液晶表示装置は、上記した各課題を解決している。その構成は、液晶パネルと、前記液晶パネルのバックライトである冷陰極管と、上記構成の冷陰極管駆動装置とを含み、前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続された構成である。上記構成の冷陰極管駆動装置における出力イネーブル手段からの駆動パルスを電力増幅手段におけるスイッチング素子に供給して圧電トランスを駆動し、調光レベルを制御して液晶パネルに表示する画像の輝度レベルを調整する。
この発明によれば、液晶パネルのバックライトである冷陰極管を圧電トランスで駆動する方式の液晶表示装置において、駆動パルスの周波数分散によるディジタル駆動で圧電トランスを駆動するにつけて、バースト調光を実現することができる。すなわち、所要の調光に必要な周波数分解能が得られるため、管電流が比較的小さい領域でも冷陰極管に流れる電流が安定し、調光レベルを小さくすることができる。そして、ディジタル駆動方式の副次的な効果として、他のLSIとの1チップ化による低コスト化および省スペース化が図られ、小型映像機器の小型化に貢献することができる。
〔第2の解決手段〕
第2の解決手段として、本発明は、負荷である冷陰極管を駆動するための昇圧トランスとして、入力電圧の周波数に応じて出力電圧が変化する圧電トランスを用いる冷陰極管駆動装置であって、第1の解決手段と同様に構成されたデータ変換手段、平滑処理手段、誤差電圧演算手段、周波数設定手段、分周手段、制御コントローラ、バーストパルス発生手段、出力イネーブル手段および電力増幅手段を含んでいることに加えて、前記制御コントローラは、予め決められた回数A×k(A≧2、kは前記分散周期に応じて変動する値)だけ前記平均周波数で同一駆動を行うように制御周期をコントロールするように構成され、さらに、新たな構成要素として次のような機能を分散数調整手段を含んでいる。すなわち、前記分散数調整手段は、前記バーストパルス発生手段から出力されるバーストパルス幅に連動して前記分散周期を決める前記Nおよびkの値を設定する。以上の構成により、調光レベルを制御して冷陰極管の輝度レベルを調整する。
上記第1の解決手段と比較して第2の解決手段の特徴は、制御コントローラの構成が異なることと、分散数調整手段が追加されている点である。この分散数調整手段は、ハードウエア、ソフトウエアのいずれでもかまわないし、あるいはそれらのハイブリッド構成でもよい。前記制御コントローラについて、第1の解決手段では与えられた所定の回数A(A≧2)だけ同一の平均周波数で繰り返し駆動を行うように制御周期をコントロールする。これに対して、第2の解決手段では、kを分散周期に応じて変動する値として、与えられた所定の回数A×kだけ同一の平均周波数で繰り返し駆動を行うように制御周期をコントロールする。加えて、バーストパルス幅に連動して分散周期を決める前記Nおよびkの値を設定するための分散数調整手段を追加している。なお、第2の解決手段の構成については後述する実施の形態2での図9を参照することができる。また、kの値を可変することについては、図10を参照することができる。
上記第2の解決手段において好ましい態様は、前記分散数調整手段について、前記制御コントローラによる制御周期が前記N(分散周期を決める)の値に関わらず一定になるように、前記分散数調整手段が前記kの値を決めることである。
また、上記第2の解決手段において好ましい態様は、前記バーストパルス発生手段から出力されるバーストパルスのデューティに連動して、前記制御コントローラの前記Aの値を調整するように構成することである。
上記構成による作用は次のとおりである。負荷である冷陰極管に流れる平均電流を正しく検出するには、最低1分散周期の検出範囲が必要である。上記の第1の解決手段1では、バーストパルス幅を分散周期幅より大きくする必要があり、調光レベルの下限に制約がある。これに鑑みたのが第2の解決手段である。すなわち、バーストパルス幅に応じて、分散数N(分散周期)を変えるが、分散周期が変わっても制御周期(つまりバーストパルスの周期)が変わらないように、同一の平均周波数で駆動する回数を同時に変える。端的には、N×kを一定にする。
1分散周期期間の検出を確保するのに、分散数が多いとバーストパルスのデューティも大きく、分散数が少ないとデューティも小さくてよい。一方、電流精度は分散数が多い方が高い。しかし、調光精度を必要とするのは、通常、映像鑑賞として使用される約50〜100%の調光レベルであり、低輝度部では、高輝度部ほど調光精度を必要としない。低輝度モードは待機モードやOSD(オンスクリーンディスプレイ)のみしか表示しないときに消費電力を削減するために使用される。そこで、低輝度の場合(バーストパルスの幅が所定以下になった場合)は、分散数を小さくして、かつバースト周波数が変わらないように、同一周波数で駆動する回数を多くする(図10参照)。そこで、バーストパルス幅に応じて分散数を変えることにより、調光レベルを小さくすることが可能となり、調光範囲の拡大が可能になる。
さらに好ましい態様は、前記平滑処理手段について、前記バーストパルス発生手段が生成するバーストパルスのパルス幅に応じて、平滑するデータの取得範囲が前記分散周期の整数倍単位で可変されるように平滑処理手段が構成されていることである。より具体的レベルでは、前記バーストパルス発生手段からのバーストパルスと前記制御コントローラからの制御タイミングパルスに基づいて前記データの取得範囲を演算する検出幅調整手段を設けることである(図7、図8参照)。このようにバーストパルス幅に応じてデータ取得範囲を調整することにより、調光レベルが大きくなるほど電流検出精度が向上する。
また、上記において好ましい態様は、前記平滑処理手段が平均処理を行うもの(平均処理手段)として構成されていることである。負荷である冷陰極管に流れる電流を高精度に検出するためには平均処理手段を用いることが好ましい。ただし、特に厳密な輝度精度を必要としない場合には、通常のフィルタ手段に置き換えてもよい。
上記第2の解決手段において、前記平滑処理手段、前記誤差電圧演算手段、前記周波数設定手段、前記分周手段、前記制御コントローラ、前記分散数調整手段、前記バーストパルス発生手段および前記出力イネーブル手段からなる制御処理手段については、これをハードウエアで構成することのほか、ソフトウエアで構成してもよし、あるいはそれらのハイブリッド構成でもよい。
そして、上記の構成の冷陰極管駆動装置を搭載した液晶表示装置の構成は、液晶パネルと、前記液晶パネルのバックライトである冷陰極管と、上記構成の冷陰極管駆動装置とを含み、前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続された構成である。上記構成の冷陰極管駆動装置における出力イネーブル手段からの駆動パルスを電力増幅手段におけるスイッチング素子に供給して圧電トランスを駆動し、調光レベルを制御して液晶パネルに表示する画像の輝度レベルを調整する。
この発明によれば、液晶パネルのバックライトである冷陰極管を圧電トランスで駆動する方式の液晶表示装置において、第1の解決手段と同様に、駆動パルスの周波数分散によるディジタル駆動で圧電トランスを駆動するにつけて、バースト調光を実現することができる。すなわち、所要の調光に必要な周波数分解能が得られるため、管電流が比較的小さい領域でも冷陰極管に流れる電流が安定し、調光レベルを小さくすることができる。加えて、バーストパルス幅に応じて分散数を変えることにより、調光レベルをさらに小さくすることが可能となり、調光範囲を拡大することができる。
〔第3の解決手段〕
第3の解決手段として、本発明は、負荷である冷陰極管を駆動するための昇圧トランスとして、入力電圧の周波数に応じて出力電圧が変化する圧電トランスを用いる冷陰極管駆動装置であって、第1の解決手段と同様に構成されたデータ変換手段、平滑処理手段、誤差電圧演算手段、周波数設定手段、分周手段、制御コントローラ、バーストパルス発生手段、出力イネーブル手段および電力増幅手段を含んでいることに加えて、前記データ変換手段は、前記冷陰極管に流れる電流および前記冷陰極管の入力電圧を検出し、それぞれの電気量をディジタルデータに変換する。さらに、新たな構成要素として次のような機能を有する点灯検出手段、制御周期切換手段および調光レベル切換手段を含んでいる。これらの各手段は、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
前記点灯検出手段は、前記データ変換手段の出力から点灯を検出し、その検出結果の点灯検出パルスを制御周期切換手段および調光レベル切換手段に与える。前記制御周期切換手段は、前記点灯検出手段から出力される点灯検出パルスに連動して前記回数Aの値を切り換え、前記周波数設定手段に与える。前記調光レベル切換手段は、前記点灯検出手段から出力される点灯検出パルスに連動して外部から与えられる調光レベルと別途設定された調光レベルとを切り換え、前記バーストパルス発生手段に与える。以上の構成により、調光レベルを制御して冷陰極管の輝度レベルを調整する。
上記第1の解決手段と比較して第3の解決手段の特徴は、データ変換手段の構成が異なることと、新たな構成要素として点灯検出手段と制御周期切換手段と調光レベル切換手段が追加されている点である。データ変換手段については、冷陰極管に流れる電流の検出機能に加えて、冷陰極管の入力電圧を検出する機能を備えている。加えて、データ変換手段の出力から点灯を検出する点灯検出手段と、点灯検出手段から出力される点灯検出パルスに連動して前記回数Aの値を切り換える制御周期切換手段と、点灯検出パルスに連動して外部から与えられる調光レベルと別途設定された調光レベルとを切り換える調光レベル切換手段とを追加している。なお、前記制御コントローラについては、第1の解決手段と同様に、予め決められた回数A(Aは2以上の自然数)だけ前記平均周波数で同一駆動を行うように制御周期をコントロールする。なお、第3の解決手段の構成については後述する実施の形態3での図13を参照することができる(平滑処理手段については、その一例として平均処理手段とされている)。
上記第3の解決手段において好ましい態様は、前記制御周期切換手段で設定される制御周期を示す回数Aの値について、点灯時に対し始動時の値の方が小さくなるように設定されていることである。
また、上記第3の解決手段において好ましい態様は、前記分周手段の分散周期が前記点灯検出手段から出力される点灯検出パルスに連動して切り換えられ、貫通点灯時の分散周期よりも始動時の分散周期の方が小さくなるように設定されていることである。
また、上記第3の解決手段において好ましい態様は、前記調光レベル切換手段は、前記点灯検出手段から出力される点灯検出パルスが非点灯を示す値のときは100%連続駆動を示す調光レベルを出力するようにしたことである。
上記構成による作用は次のとおりである。調光レベルとバーストパルス幅とは相関する。バーストパルスが有効のときに圧電トランスが駆動され、冷陰極管に電圧が印加される。調光レベルが低くバーストパルス幅が小さいと、始動時の点灯性能が悪くなる。これに鑑みたのが第3の解決手段である。始動時において、冷陰極管の点灯が実現するまでは、調光レベル切換手段において、高めの調光レベルとなるようにバーストパルス幅を大きめに設定する。例えば、調光レベルを100%として、連続駆動とする。これによると、圧電トランスから冷陰極管に対する電圧印加の時間を長く確保できる。また、制御周期切換手段において、制御周期を短めに設定する。これにより、MIN調光時のバーストパルス幅以内で点灯検出を行い、点灯直後の輝度の変動を抑える。点灯完了によって冷陰極管に管電流が流れると、これを点灯検出手段が検出し、制御周期切換手段および調光レベル切換手段を制御する。点灯検出後すみやかに所望の調光レベルに移行する。以上の相乗により、調光レベルが低い場合であっても、点灯性能が良好なものとなる。
そして、点灯検出手段からの点灯検出パルスに基づいて分散数調整手段を制御し、始動時の分散数を貫通点灯時の分散数より小さくするようにすれば、点灯時の輝度変化であるイレギュラー期間を短くして、点灯品位を改善し、さらに良好な点灯性能が得られる。
上記第3の解決手段において、前記平滑処理手段、前記誤差電圧演算手段、前記周波数設定手段、前記分周手段、前記制御コントローラ、前記制御周期切換手段、前記調光レベル切換手段、前記バーストパルス発生手段および前記出力イネーブル手段からなる制御処理手段については、これをハードウエアで構成することのほか、ソフトウエアで構成してもよいし、あるいはそれらのハイブリッド構成でもよい。
そして、上記の構成の冷陰極管駆動装置を搭載した液晶表示装置の構成は、液晶パネルと、前記液晶パネルのバックライトである冷陰極管と、上記構成の冷陰極管駆動装置とを含み、前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続された構成である。この液晶表示装置によれば、液晶パネルのバックライトである冷陰極管の調光レベルが低い場合であっても、点灯性能が良好なものとなる。
ところで、バックライトの冷陰極管を駆動させるための圧電トランスに求められるものは、基本的には、調光機能、低電力(高い電力変換効率)等である。さらには、ノートパソコンやディジタルビデオカメラなどの携帯機器に用いる場合、その電源はバッテリである。しかし、バッテリ電源では安定した電源が得られない。したがって、バッテリ電源に着目すると、広い電源電圧範囲で安定した点灯、安定した電力変換効率が望まれる。
その対策として、アナログ駆動方式で電源電圧に応じて駆動のデューティ比を変えることが従来より提案されている。しかし、これをディジタル駆動方式で行う場合、クロック周波数が低いとデューティ比の分解能が粗く、十分な性能が得られない。クロック周波数を高くすれば分解能を確保できるが、回路電力の増加、輻射妨害の増加があり、実用的でなくなる。したがって、広い電源電圧範囲で良好な性能を求めるには、駆動パルスのデューティ比はできるだけ小刻みに調整できることが望ましい。
以下に記述する第4以下の解決手段は、上記課題に鑑みたもので、ディジタル駆動方式で効率劣化のないデューティ制御方式を提案し、広い電源電圧範囲に対応する冷陰極管駆動装置を実現するものである。
電源電圧変動を加味した冷陰極管駆動装置についての本発明は、次のような手段を講じることにより、上記の課題を解決する。
〔第4の解決手段〕
第4の解決手段の本発明は、圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し、前記圧電トランスに出力する冷陰極管駆動装置において、次のような機能を有する構成要素〜周波数設定手段、分周手段、電源電圧検出手段、パルス幅演算手段およびパルス幅調整手段〜を含んでいる。これらの各手段は、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
前記周波数設定手段は、前記差分の情報から前記駆動パルスについての分周比情報を求め、分周手段およびパルス幅演算手段に与えるものである。前記分周手段は、前記周波数設定手段による前記分周比情報に基づいて分周比を分散する状態のパルスである分散パルス(分周比分散駆動パルス)を生成するものである。前記電源電圧検出手段は、電源電圧を検出し、その電源電圧情報を前記パルス幅演算手段に与えるものである。前記パルス幅演算手段は、前記電源電圧検出手段からの電源電圧情報と前記周波数設定手段からの分周比情報とに基づいて分散パルスについてのパルス幅情報を演算し、前記パルス幅調整手段に与えるものである。前記パルス幅調整手段は、前記パルス幅演算手段からのパルス幅情報に基づいて前記分散パルスのパルス幅を拡張した拡張パルスを生成するとともに、前記パルス幅情報に基づいて前記分散パルスと前記拡張パルスとを切り換えて圧電トランスの駆動素子に対して出力するものである。なお、この構成については後述する実施の形態4での図21を参照することができる。
この構成による作用は次のとおりである。パルス幅演算手段は、検出した電源電圧に応じたパルス幅情報をパルス幅調整手段に与える。原則として、電源電圧が低くなるほどパルス幅を大きくする(図24参照)。パルス幅調整手段は、分散パルスから拡張パルスを生成するとともに、パルス幅情報つまりは検出電源電圧に基づいて分散パルスと拡張パルスのいずれかを選択して、圧電トランスの駆動素子へ出力する。
分散パルスから拡張パルスを生成することをディジタル的に行う。分散パルスのタイミングをずらせたパルスを生成し、このタイミングのずれたパルスと元の分散パルスとを論理和合成することにより、分散パルスよりもパルス幅の広い拡張パルスを生成することができる。前記のずらせたタイミングの時間幅だけ拡幅されている。どれだけずらせるかは、検出電源電圧に対応したパルス幅情報に基づいて決められる。また、元の分散パルスと拡張パルスのいずれを選択するかもパルス幅情報に基づいて決定される。このような処理により、検出電源電圧に対応したパルス幅の駆動パルスのディジタル的な生成が実現される。ずらせる時間幅をなるべく小さくする。
これにより、ディジタル駆動方式においても広い電源電圧範囲で最適なパルス幅の駆動パルスが得られる。駆動パルスのパルス幅分解能を分散パルスの2倍にすることができる。これは、圧電トランスの駆動において、効率改善による消費電力削減を図るとともに、サージに起因する駆動素子(FET)や圧電トランスの破壊を防止することができ、その効果は大きい。
なお、分散パルスからタイミングのずれたパルスを生成するには、クロックの立ち上がりエッジでラッチする方式、遅延素子を用いる方式、これら両方式を組み合わせた方式がある。
上記第4の解決手段において好ましい態様として、次のものを挙げることができる。前記パルス幅演算手段について、これが、前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力するように構成されている。さらに、前記パルス幅調整手段について、これが、次のような機能を有する構成要素〜パルス幅整形手段、パルス幅拡張手段および切換手段〜を含んで構成されている。すなわち、前記パルス幅整形手段は、前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形する。前記パルス幅拡張手段は、前記パルス幅整形手段の出力をパルス幅が拡張された拡張パルスに変換する。パルス幅拡張手段は1つ以上である。前記切換手段は、前記パルス幅情報の小数部の値に応じて前記パルス幅拡張手段と前記パルス幅整形手段の出力を切り換えて出力する。なお、この構成については後述する実施の形態4での図25〜図27を参照することができる。
この構成による作用は次のとおりである。元の分散パルスが1分散周期内に存在する個数が分散数であり、この分散数は自然数である。分散数の調整のみで分散パルスのパルス幅を調整するときは、自然数の単位でしか調整できない。つまり、分散数Nの次に大きいパルス幅は(N+1)であり、逆に、次に小さいパルス幅は(N−1)である。これに対して、本対策は、自然数の単位ではなく、小数第1位のレベルでパルス幅を調整するものである。
上記構成の本発明を別の角度から記述すると、次のようにいうことができる。圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、次のような機能を有する構成要素〜周波数設定手段、分周手段、電源電圧検出手段、パルス幅演算手段、パルス幅整形手段、パルス幅拡張手段および切換手段〜を含んで構成されている。すなわち、前記周波数設定手段は、前記差分の情報から前記駆動パルスについての分周比情報を求める。前記分周手段は、基準の分周比Dに対し前記駆動パルスのK周期の期間にL回(L<K)、D+1の分周比の分散パルスを生成する。前記電源電圧検出手段は、入力の電源電圧を検出する。前記パルス幅演算手段は、前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力する。前記パルス幅整形手段は、前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形する。前記パルス幅拡張手段は、前記パルス幅整形手段の出力をパルス幅が拡張された拡張パルスに変換する。パルス幅拡張手段は1つ以上である。前記切換手段は、前記パルス幅情報の小数部の値に応じて前記パルス幅拡張手段と前記パルス幅整形手段の出力を切り換えて圧電トランスの駆動素子に対して出力する。なお、この構成については後述する実施の形態4での図28を参照することができる。
上記において、好ましい態様は、前記パルス幅拡張手段が、前記パルス幅整形手段の出力をそれぞれの遅延差が前記クロックの1周期より短く設定されてパルス幅が拡張された拡張パルスに変換する遅延微調整手段を有していることである。
また、上記において、好ましい態様は、前記遅延微調整手段が、クロックの立下りエッジでラッチするフリップフロップで構成されていることである。この場合、ディジタルLSIの設計手法から逸脱することなく、クロックの立下りエッジを用いた2倍精度のパルス幅分解能が得られる。
〔第5の解決手段〕
第5の解決手段は、電源電圧変動を加味した冷陰極管駆動装置について、次のような手段を講じることにより、上記の課題を解決する。
圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し、前記圧電トランスに出力する冷陰極管駆動装置において、次のような機能を有する構成要素〜周波数設定手段、分周手段、電源電圧検出手段、パルス幅演算手段およびパルス幅調整手段〜を含んでいる。これらの各手段は、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
前記周波数設定手段は、前記差分の情報から前記駆動パルスについての分周比情報を求め、分周手段およびパルス幅演算手段に与えるものである。前記分周手段は、前記周波数設定手段による前記分周比情報に基づいて分周比を分散する状態のパルスである分散パルスを生成し、パルス幅調整手段に与えるものである。前記電源電圧検出手段は、電源電圧を検出し、その電源電圧情報を前記パルス幅演算手段に与えるものである。前記パルス幅演算手段は、前記電源電圧検出手段からの電源電圧情報と前記周波数設定手段からの分周比情報とに基づいて分散パルスについてのパルス幅情報を演算し、前記パルス幅調整手段に与えるものである。前記パルス幅調整手段は、前記パルス幅演算手段からのパルス幅情報に基づいて前記分散パルスのパルス幅を0.5クロック幅拡張した拡張パルスを生成するとともに、前記分散パルスおよび前記拡張パルスのそれぞれを0.5クロック幅遅延させた遅延パルスおよび遅延拡張パルスを生成し、前記パルス幅情報に基づいて前記分散パルス、前記拡張パルス、前記遅延パルスおよび前記遅延拡張パルスを切り換えて圧電トランスの駆動素子に対して出力するものである。なお、この構成については後述する実施の形態5での図30を参照することができる。
上記第4の解決手段との相違はパルス幅調整手段にある。第5の解決手段におけるパルス幅調整手段は、分散パルスから3種類のパルスを生成し、合計4種類のパルスがら1つを選択する。(1)分散パルス、(2)分散パルスより拡幅した拡張パルス、(3)分散パルスを遅延させた遅延パルス、(4)拡張パルスを遅延させた遅延拡張パルスの4種類である。
これによれば、例えばクロックの立下りエッジを使うなどして既に駆動パルスの分周比において高精度化を図っている場合でも、この効果を妨げることなく、クロックの立下りエッジを効果的に使って駆動パルスのパルス幅を細かく調整することができ、電源電圧に応じた最適なパルス幅を得ることができる。第4の解決手段に比べて、2倍の分解能、つまりトータルで分散パルスの4倍精度の分解能が得られることになり、さらに高精度なパルス幅制御が可能となる(図31参照)。他の効率改善による消費電力効果、サージによる破壊防止効果についても上記と同様に得ることができる。
第5の解決手段において好ましい態様として、次のものを挙げることができる。前記パルス幅演算手段について、これが、前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力するように構成されている。さらに、前記パルス幅調整手段について、これが、次のような機能を有する構成要素〜パルス幅整形手段、1クロック周期遅延手段、0.5クロック周期遅延手段および切換手段〜を含んでいる。すなわち、前記パルス幅整形手段は、前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形するものである。前記1クロック周期遅延手段は、前記パルス幅整形手段の出力をクロックの立上りエッジでラッチするものである。前記0.5クロック周期遅延手段は、前記パルス幅整形手段の出力をクロックの立下りエッジでラッチし、遅延パルスを生成するものである。そして、前記0.5クロック周期遅延手段の出力である遅延パルスと前記パルス幅整形手段の出力である分散パルスとの論理和(第1の論理和)をとって拡張パルスとし、前記0.5クロック周期遅延手段の出力である遅延パルスと前記1クロック周期遅延手段の出力である拡張パルスとの論理和(第2の論理和)をとって遅延拡張パルスとする。
前記切換手段は、次の4つのパターンで得られた各パルスを駆動パルスとして圧電トランスの駆動素子に出力する。
(1)Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ分周比がDのときにパルス幅整形手段の出力である分散パルスを出力し、
(2)Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ分周比がD+1のときに0.5クロック周期遅延手段の出力である遅延パルスを出力し、
(3)Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ分周比がDのときに第1の論理和である拡張パルスを出力し、
(4)Aビットのパルス幅情報の下位1ビット値がハイレベルでかつ分周比がD+1のときに第2の論理和である遅延拡張パルスを出力する。
なお、この構成については後述する実施の形態5での図30、図31を参照することができる。
上記構成の本発明を別の角度から記述すると、次のようにいうことができる。圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、次のような機能を有する構成要素〜周波数設定手段、分周手段、電源電圧検出手段、パルス幅演算手段、パルス幅整形手段、1クロック周期遅延手段、0.5クロック周期遅延手段、パルス幅拡張手段および切換手段〜を含んで構成されている。すなわち、前記周波数設定手段は、前記差分の情報から前記駆動パルスについての分周比情報を求める。前記分周手段は、基準の分周比Dに対し前記駆動パルスのK周期の期間にL回(L<K)、D+1の分周比の分散パルスを生成する。前記電源電圧検出手段は、入力の電源電圧を検出する。前記パルス幅演算手段は、前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力する。前記パルス幅整形手段は、前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形する。前記1クロック周期遅延手段は、前記パルス幅整形手段の出力をクロックの立上りエッジでラッチする。前記0.5クロック周期遅延手段は、前記パルス幅整形手段の出力をクロックの立下りエッジでラッチする。前記切換手段は、次のような機能を有するものとして構成されている。
(1)前記Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ前記分周比がDのときに、前記パルス幅整形手段の出力を圧電トランスの駆動素子に対して出力する。
(2)前記Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ前記分周比がD+1のときに、前記0.5クロック周期遅延手段の出力を前記駆動素子に対して出力する。
(3)前記Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ前記分周比がDのときに、前記0.5クロック周期遅延手段の出力と前記パルス幅整形手段の出力との論理和を前記駆動素子に対して出力する。
(4)前記Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ前記分周比がD+1のときに、前記0.5クロック周期遅延手段の出力と前記1クロック周期遅延手段の出力との論理和を前記駆動素子に対して出力する。
切換手段はこのように構成されている。
〔第6の解決手段〕
第6の解決手段は、電源電圧変動を加味した冷陰極管駆動装置について、次のような手段を講じることにより、上記の課題を解決する。
圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し、前記圧電トランスに出力する冷陰極管駆動装置において、次のような機能を有する構成要素〜周波数設定手段、分周手段、電源電圧検出手段、パルス幅演算手段、パルス幅分散手段およびパルス幅調整手段〜を含んでいる。これらの各手段は、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
前記周波数設定手段は、前記差分の情報から前記駆動パルスについての分周比情報を求め、分周手段およびパルス幅演算手段に与えるものである。前記分周手段は、前記周波数設定手段による分周比情報に基づいて分周比を分散する状態のパルスである分散パルスを生成し、パルス幅調整手段に与えるものである。前記電源電圧検出手段は、電源電圧を検出し、その電源電圧情報を前記パルス幅演算手段に与えるものである。前記パルス幅演算手段は、前記電源電圧検出手段からの電源電圧情報と前記周波数設定手段からの分周比情報とに基づいて分散パルスについてのパルス幅情報を演算し、パルス幅分散手段に与えるものである。前記パルス幅分散手段は、前記パルス幅演算手段からのパルス幅情報を入力し、所要のタイミングで前記パルス幅情報を増大して前記パルス幅演算手段に出力するものである。前記パルス幅調整手段は、前記分周手段からの分散パルスのパルス幅を前記パルス幅分散手段の出力に応じたパルス幅に調整して圧電トランスの駆動素子に対して出力するものである。なお、この構成については後述する実施の形態6での図33を参照することができる。
この場合、パルス幅を所定周期で分散させ、所定周期の駆動パルスの中の平均のパルス幅でパルスデューティの分解能を得る方式であるため、上記第4の解決手段、第5の解決手段に比べて格段に高分解能なパルス幅調整が可能となる。これにより、電源電圧に対して滑らかなデューティ制御が可能となり、圧電トランスの駆動効率がさらに改善される。これはバックライト部の電力削減に大きく寄与する。また、この方式は、分周比の分散と連動して使用できるため、従来の効果を妨げることもない。さらに、上記第4の解決手段、第5の解決手段との併用も可能であり、これらを組み合わせれば、効率改善にさらに効果的に作用する。
上記第6の解決手段において好ましい態様は、前記パルス幅演算手段が、前記電源電圧情報と前記周波数設定手段で得られた分周比情報に基づいて前記パルス幅情報をAビットデータとして出力するように構成され、かつ、前記パルス幅分散手段が、前記分散パルス2のn乗周期の期間に前記Aビットのパルス幅情報のうち下位nビットで示される回数だけ前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えて出力するように構成されていることである。
上記構成の第6の解決手段の発明を別の角度から記述すると、次のようにいうことができる。圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、基準の分周比Dに対し前記散駆動パルスのK周期の期間にL回(L<K)、D+1の分周比の分散パルスを生成する分周手段と、入力の電源電圧を検出する電源電圧検出手段と、前記電源電圧情報と前記周波数設定手段で得られた分周比情報に基づいて前記パルス幅情報をAビットデータとして出力するパルス幅演算手段と、前記分散パルス2のn乗周期の期間に前記Aビットのパルス幅情報のうち下位nビットで示される回数だけ前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えて圧電トランスの駆動素子に対して出力するパルス幅分散手段とを含むものである。
上記において、好ましい態様として、次のような構成を挙げることができる。すなわち、前記パルス幅分散手段が、前記分散パルスのパルス幅デューティ比が概ね一定になるように分散パルスを分散するように構成され、かつ、前記分周手段が、前記パルス幅デューティ比を概ね一定にするために、所定の周波数のクロックをMビットの前記分周比情報の上位M−nビットのデータで示される分周比Dで分周する分周手段と、前記分散パルスの2のn乗周期の期間に前記Mビットの分周比情報のうち下位nビットで示される回数だけ1を出力し前記分周手段の分周比をD+1にする分周比分散手段とで構成され、前記パルス幅分散手段は、前記分周比分散手段の出力が1のときを選んで前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えるように構成されている。なお、この構成については図33の加算器110を参照するとよい。
なお、上記いずれの解決手段においても、次のような構成が好ましいものである。
すなわち、前記周波数設定手段の前段にさらに、前記圧電トランスの負荷である冷陰極管に流れる電流を検出する電流検出手段と、前記電流検出手段から得られる正弦波状の電圧を概略直流電圧に変換する整流手段と、前記整流された電圧信号をディジタル信号に変換するA/Dコンバータと、前記A/Dコンバータの出力データを平滑化する平滑処理手段と、外部から与えられる基準データと前記平滑処理手段の出力データとの差データを定数倍し誤差データとして前記周波数設定手段に対して出力する誤差電圧演算手段とを含んでいることである。
発明を実施するための最良の形態
以下、本発明にかかわる液晶表示装置の具体的な実施の形態を図面に基づいて詳細に説明する。
図1は冷陰極管駆動装置を搭載した液晶表示装置の概略構成を示すブロック図である。図1において、100は映像を表示する液晶パネル、200は液晶パネル100に対するバックライト装置(これに冷陰極管210が含まれる)、300は入力された映像信号を液晶駆動信号に変換し、かつバックライト装置200の輝度を映像信号に合わせて制御するための調光データを出力する液晶駆動装置、400はバックライトの駆動および調光制御を行うバックライト駆動制御装置(以下、駆動制御装置と略記する)、500は駆動制御装置400から出力される駆動パルスを電力増幅する電力増幅部、600は電力増幅部500からの駆動パルスに基づいてバックライト装置200における冷陰極管210を駆動する圧電トランス、700はバックライト装置200における冷陰極管210の駆動状況を電気的に検出し、ディジタルデータに変換して駆動制御装置400にフィードバックするデータ変換部、800は液晶駆動装置300と駆動制御装置400とを一体化した1チップLSI、900は駆動制御装置400、電力増幅部500およびデータ変換部700からなる冷陰極管駆動装置である。本発明は、駆動制御装置400をディジタルで実現することにより、液晶駆動装置300と駆動制御装置400とを1チップLSI化するものであり、映像と連動したバックライト調光が可能であるとともに、低コスト化、省スペース化を実現する。
以下、いくつかの好ましい実施の形態について具体的に説明していく。説明の便宜上、電源電圧変動を考慮しなくてもよい場合を(A)とし、電源電圧変動を加味する場合を(B)として区分けして説明する。(A)には実施の形態1〜3が含まれ、(B)には実施の形態4〜6が含まれる。
(A)電源電圧変動は加味しない冷陰極管駆動装置/液晶表示装置
(実施の形態1)
図2は、本発明の実施の形態1に係る液晶表示装置における冷陰極管駆動装置900の構成を示すブロック図である。図2において、1は圧電トランス(図1の圧電トランス600に相当)、2はコイル、3はスイッチングトランジスタ(FET)、4は冷陰極管(図1の冷陰極管210に相当)、5は冷陰極管4に流れる電流を検出し電圧信号に変換する電流検出器、7は電流検出器5から取り出される正弦波状の電圧信号を整流し直流電圧に変換する整流手段(例えばピーク検波回路)、101は整流手段7から出力される電圧をディジタル信号に変換するA/Dコンバータである。なお、電流検出器5につき、図示は抵抗の記号で代表的に表しているが、必ずしも抵抗にとらわれる必要はない。A/Dコンバータ101は、電圧検出精度を得るために十分なビット数を持ち、かつそのサンプルクロックは制御に求められる応答速度を十分に確保できる周波数であるものとする。以下、A/Dコンバータ101の出力ディジタル信号をVadと記す。102はA/Dコンバータ101から出力される検出電圧Vadを所定サンプル数N(サンプル数Nついては後で説明する)の範囲内で平均処理を行う平均処理手段(平滑処理手段の好ましい例)である。以下、平均処理手段102の出力ディジタル信号をVaveと記す。103は平均処理手段102の出力信号Vaveと外部から設定される基準データVrefを比較して両者の誤差を演算し、その結果を誤差データVerrとして出力する誤差電圧演算手段である。104は圧電トランス1の駆動パルスの周波数を設定する周波数設定手段であり、この周波数設定手段104は、前回の周波数設定値Fprevに対し、誤差データVerrに対応する周波数だけ加減してMビットのデータFnextとして出力する。このデータFnextは、駆動パルスN周期期間の分周比を意味するものであり、具体的にはFnext/Nの値が駆動パルスのN周期期間の平均の分周比Divとなる。121は周波数設定手段104から出力される周波数データFnextに基づき、予め定められた周期で制御タイミングパルスを発生させる制御コントローラである。この制御周期は前記駆動パルスN周期のA倍(Aは自然数)の周期に設定される。バースト周波数は、制御コントローラ121から出力されるタイミングパルスと同一周期となる。105は駆動パルスN周期の平均の分周比DivがFnext/Nとなるように分周比を分散し、クロックの分周を行う分周手段である。分周手段105によって圧電トランス1への駆動パルスが生成される。このN周期の駆動パルスからなる周期が分散周期である。122は制御コントローラ121で得られた制御周期パルスをもとに、外部(図1の液晶駆動装置300)から与えられる調光データに含まれる調光レベルに相当するデューティ比のパルス(以下バーストパルスと記す)を出力するバーストパルス発生手段である。このバーストパルスは、“H”レベル期間が前記分散周期より短くならないように設定されている。123は分周手段105で得られた駆動パルスの出力のイネーブル/ディスエーブルを切り換える出力イネーブル手段であり、前記バーストパルスの値が“L”レベルの場合にディスエーブルとなり駆動が停止されるように構成されている。また、平均処理手段102のサンプル数は、分散周期期間のサンプル数と等しくなるように設定されている。
図1と図2との対応関係は次のとおりである。コイル2およびFET3は、出力イネーブル手段123から出力される駆動パルスを電力増幅し、圧電トランス1に出力する電力増幅部500を構成している。また、電流検出器5、整流手段7およびA/Dコンバータ101は、冷陰極管4に流れる電流をディジタルデータに変換するデータ変換部700を構成している。また、平均処理手段102、誤差電圧演算手段103、周波数設定手段104、制御コントローラ121、分周手段105、バーストパルス発生手段122、出力イネーブル手段123は、ディジタル回路で構成された駆動制御装置400を構成している。この駆動制御装置400は、データ変換部700から出力された冷陰極管4の電流情報と、外部から入力される調光レベルおよび基準データとに基づいて、圧電トランス1に与える駆動パルスを生成し、冷陰極管4の発光量を制御する。
次に、上記のように構成された液晶表示装置の冷陰極管駆動装置900の動作について、まず、全体の駆動概念から説明する。
本実施形態の第1の特徴とするところは、制御周期を駆動パルスN周期(分散周期)のA倍(Aは自然数)とし、同一の平均周波数で、A回駆動し、バーストパルスの“H”レベル期間の幅が分散周期より短くならないように設定されていることである。また、第2の特徴とするところは、平均処理手段102のサンプル数Nが分散周期期間のサンプル数と等しくなるように設定されていることである。この2つの特徴の意味するところを図3を参照に説明する。
図3は実施形態1の動作概念を説明するためのタイミング図である。図3(A)は制御コントローラ121から出力される制御周期パルス、図3(B)は分周手段105から出力される駆動パルス(その実体は図4(C)に図示されている)、図3(C)はバーストパルス発生手段122から出力されるバーストパルス(これで制御周期内におけるオンデューティを決める)、図3(D)は出力イネーブル手段123から出力される駆動パルス、図3(E)は冷陰極管4に流れる管電流、図3(F)は整流手段7から出力される電流検出信号、図3(G)は平均処理手段102で平均処理を行うデータ範囲を示し、図3(H)は平均処理手段102の出力データVaveを示す。図3では便宜上、上記Aの値を4としている。具体的には、図3(A)の制御周期パルスが示す1制御周期の期間において、図3(B)に示す同じ平均周波数1(あるいは平均周波数2)での繰り返しのパターンが4回となっている。
本実施形態における分周手段105は、駆動パルスN周期の平均の周波数で高精度の周波数分解能を得る。このため、分周手段105で得られた駆動パルスで圧電トランス1が駆動され、冷陰極管4に流れる電流を検出する場合、この分散周期単位で検出を行う必要がある。
一方、バースト駆動時はON期間の電流が一定になるように制御を行うが、1分散周期単位で制御を行った場合、バーストパルス幅(ON期間)が分散周期より短くなるため、ON時の電流を一定に制御することができなくなる。このため、図3(A)に示すように、同一の平均周波数で複数回駆動(分散周期複数回)し、バーストパルス幅(ON期間)は1分散周期より短くならないように設定し、確実に1分散周期中の平均電流を検出する期間を確保する。このため、電流値検出においても、従来の文献2のようにバーストパルスが“H”レベル期間(ON期間)で電流検出するのではなく、本方式は、図3(G)に示すように、バーストパルスが“H”レベル期間(ON期間)で、かつ第1の分散周期期間(4回ある分散周期の最初の期間)でのみ電流を検出する。
以上、本実施形態の特徴とするところを説明したが、以下に、図1に示す冷陰極管駆動装置の実際の制御の流れを具体的数値例を示して説明する。
ここでは説明を簡単にするために、分散周期を4(N=4)、制御周期を分散周期の4倍(A=4)とする。また、A/Dコンバータ101の分解能を3ビットとし、目標の管電流値は、A/Dコンバータ101から出力されるディジタルデータ換算で6.5とする。A/Dコンバータ101からは小数データは出力されないが、分散周期期間での平均データとして見た場合、小数が存在する。つまり、外部から与える基準データVrefとして、11010(=6.5で、上位3ビット110は整数部6、下位2ビット10は小数部0.5)を与える。今、駆動パルスを生成するための平均の分周比が5.5の場合、周波数設定手段104から出力される周波数データFnextは10110を出力する。このうち上位3ビットが整数部を示し、下位2ビットが小数部を示している。分散周期Nを4と設定しているため、小数部は2ビットとなる。これにより、分周手段105では、図4(C)に示す駆動パルスが出力される。図4(C)において、1つの分散周期に4周期分の駆動パルスが描かれているが、これが分散周期Nである。分周比の分散方法は種々の方法があるが、ここでは特に限定しない。
図4(D)に示すバーストパルスが与えられたときの管電流波形を図4(E)に示す。図4(E)に示すように、電流値は駆動パルスの周波数に応じた値になる。図4(F)に、この管電流を電流検出器5により検出し、ピーク検波による整流手段7で得られる出力波形を示す。この例では、分散周期期間のA/D出力データは図4(G)に示すように、“4”,“5”,“4”,“5”のように得られている。平均処理手段102では、この第1の分散周期期間のデータを平均し((4+5+4+5)/4=4.5)、その結果の4.5のデータを出力する。誤差電圧演算手段103では、平均値4.5と外部から与えられる基準データ(=6.5)とを比較し、その差データである2.0(=6.5−4.5)を出力する。次いで、周波数設定手段104では、前回の周波数設定値(=6.5)に誤差電圧演算手段103の出力データ(=2.0)が加えられ、次回の周波数設定データ8.5が出力される。以下、この制御は、管電流が外部から与えられる基準データVrefに等しくなるまで続けられ、ON時の平均電流が一定に保たれる。
ここで、ON時の平均電流は、厳密にはバーストパルス幅によって変化する。これを図5を用いて説明する。図5において(A)は分周比の分散例で、分周比に応じた電流が冷陰極管4に流れる。本例の電流検出期間は、図5に示す通り第1の分散周期期間のみであり、この間の平均分周比は4.5である。
ところで、例えばバーストパルスが図5(B)に示すパルス幅の場合、この間の平均分周比は約4.43(≒31/7)となる。また、図5(C)に示すパルス幅の場合、その平均分周比は4.5(≒27/6)であり、図5(D)に示すパルス幅の場合、その平均分周比は4.4(≒22/5)となる。このように実際には、流れている平均電流値と検出電流値は異なる。バーストパルス幅が小さくなるにつれてその誤差が大きくなる。
しかし、実際に輝度に与える影響はバーストパルス幅による調光精度の方が大きく、図5の例では、バーストパルス幅による輝度レベル差は、それぞれ1/16=6.75%であるのに対し、電流検出誤差による影響は、(B)の場合が(4.5−4.43)/4.5=1.5%、(C)の場合は0%、(D)の場合は(4.5−4.4)/4.5=2.2%でしかない。さらに、実際には、分周比は4や5よりもはるかに大きい。例えば、10MHzのクロックで100KHzのパルスを生成する場合は100分周となる。図3(D)で駆動パルスを細かく描いていることは、そのことを示唆している。また、分散周期も4よりはるかに多い(例えば256分散)。このため、実際にはその検出誤差はほとんど無視できるレベルになる。
以上の説明のように本実施形態では、制御周期を駆動パルスN周期(分散周期)のA倍(Aは自然数)とし、同一の平均周波数で、A回駆動し、平均処理手段102のサンプル数Nが分散周期期間のサンプル数と等しくなるようにすることにより、駆動パルスの周波数分散によるディジタル駆動方式においても、バースト調光を実現できる。これにより、他のLSIと1チップ化による低コストかつ省スペース化に有利なディジタル方式での冷陰極管駆動装置を提供でき、小型映像機器のさらなる小型化に対する効果は大きい。
なお、本実施形態では、電流検出期間を第1の分散周期期間としているが、電流検出期間については、特にこの期間でなくともよい。冷陰極管4は、電圧が印加されたときに、直ぐに管電流が流れて点灯を始めるわけではなく、若干の遅延が生じるからである。バースト駆動時は図6(E)に示すように、OFFからONに移行した後、しばらくしてから管電流が流れ始めるため、電流検出期間を上記第1の分散周期期間とすれば、正確な平均電流を検出できず都合が悪くなる。このため、図6(F)に示すように、駆動再開から点灯までの遅れ時間を考慮して、検出幅を変えずに検出位置をずらせばよい。
更にこの電流検出期間は分散周期1周期幅である必要はなく、図7に示すようにバーストパルス幅に応じて、分散周期×2の幅、分散周期×3の幅と、電流検出期間を変化させても良い。このときのブロック図を図8に示す。
図8において、124はバーストパルス発生手段122からのバーストパルスと制御コントローラ121からの制御タイミングパルスから、検出範囲を演算する検出幅調整手段であり、バーストパルス幅に応じて検出範囲を調整する。この場合、調光レベルが大きくなるほど電流検出精度が向上する。
なお、本実施形態では、1分散周期期間の冷陰極管4に流れる平均電流を検出するために平均処理手段を用いたが、特に厳密な輝度精度を必要としない場合には通常のフィルタ手段に置き換えることができる。この平均処理手段やフィルタ手段を統括して平滑処理手段ということができる。特許請求の範囲では、平滑処理手段としている。
また、駆動制御装置400を構成する各要素〜平均処理手段102、誤差電圧演算手段103、制御コントローラ121、周波数設定手段104、バーストパルス発生手段122、分周手段105および出力イネーブル手段123、さらに検出幅調整手段124〜については、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
(実施の形態2)
次に、本発明の実施の形態2に係る冷陰極管駆動装置について説明する。冷陰極管4に流れる平均電流を正しく検出するには、最低1分散周期の検出範囲が必要である。実施形態1では、バーストパルス幅を分散周期幅より大きくする必要があり、調光レベルの下限に制約がある。本実施形態2は、これを解決する。
図9は、実施形態2に係る冷陰極管駆動装置の構成を示すブロック図である。図9において、104aは圧電トランス1の駆動パルスの周波数を設定する周波数設定手段であり、前回の周波数設定値Fprevに対し誤差データVerrに対応する周波数だけ加減してMビットのデータFnextとして出力する。図2に示す実施形態1で説明した周波数設定手段104と異なるところは、小数を含む分周比を示すMビットのデータのうち、小数部の有効ビット数が、実施形態1では固定であるのに対し、本実施形態2では可変となっていることである。この小数部の有効ビット数の変え方については後で明確にする。121aは周波数設定手段104aから出力される周波数データFnextに基づき制御を行う制御コントローラであり、その制御周期は前記駆動パルスN周期のA×k倍(Aは自然数、kの値は分散周期に応じて変化する値)の周期に設定されている。
105aは駆動パルスN周期の平均の分周比DivがFnext/Nとなるように分周比を分散しクロックの分周を行う分周手段で、圧電トランス1の駆動パルスが生成される。ここで、図2に示す実施形態1による分周手段105と異なるところは、分散周期を決めるNの値を分周手段外部から設定できるように構成されていることである。125はバーストパルス発生手段122から出力されるバーストパルスの幅から、分散数を決定し、分周手段104aに分散数Nの値を出力するとともに、周波数設定手段104aに切換信号を出力する。さらに制御コントローラ121aに対してkの値を設定する。このkの値は、分散数Nの値が変わっても制御周波数が変わらないように、(k×N)の値が一定になるように決められる。その他の構成については図2に示す実施形態1の場合と同様であるで、説明を省略する。
次に、上記のように構成された冷陰極管駆動装置の特徴について説明する。本実施形態の特徴は、バーストパルス幅に応じて、分散数Nを変え(つまり分散周期が変わる)、分散周期が変わっても制御周期(つまりバーストパルスの周期)が変わらないように、同一の平均周波数で駆動する回数を同時に変えることである。
この様子を図10に示す。図10(A)は、駆動パルスN周期で平均の周波数精度を得るように分周比が分散されている。このとき、同一の平均周波数で4回駆動される。図10(B)は駆動パルスN/2周期で平均の周波数精度を得るように分周比が分散されている。このとき、上記図10(A)と同一の制御周期となるように、同一の平均周波数で8回駆動される。
冷陰極管4に流れる平均電流を正しく検出するには、実施形態1で説明した通り、最低1分散周期の検出範囲が必要である。図10(A)の場合、1分散周期期間の検出を確保するには、バーストパルスのデューティは最低25%必要であるのに対し、図10(B)では12.5%でよい。一方で、電流精度は分散数が多い方が高いため、図10(B)の場合、同図(A)に比べて半分の精度になる。
しかしながら、調光精度を必要とするのは、通常、映像鑑賞として使用される約50〜100%の調光レベルであり、低輝度部では、高輝度部ほど調光精度を必要としない。低輝度モードは待機モードやOSD(オンスクリーンディスプレイ)のみしか表示しないときに消費電力を削減するために使用される。そこで、低輝度の場合(バーストパルスの幅が所定以下になった場合)は、分散数を小さくして、かつバースト周波数が変わらないように、同一周波数で駆動する回数を多くする。
以上説明したように、本実施形態では、バーストパルス幅に応じて分散数を変えることにより、調光レベルを小さくすることが可能であり、調光範囲の大幅拡大が可能になる。
なお、ここでは調光レベルを小さくするために分散数を変える方法で説明したが、もちろん、バースト周波数低下によるフリッカが回避できる場合は、バースト周波数を変える手法がある。この場合、図11に示すように、分散数は一定のまま、同一周波数で駆動する分散周期の回数Aを変えればよい。
この場合の実施の形態を図12に示す。図12において、121bは同一周波数で駆動する回数Aの値を制御コントローラ外部から設定できるように構成された制御コントローラであり、126はバーストパルスに連動して制御コントローラ121bの駆動回数Aの値を設定する制御周期設定手段であり、所定以下の調光レベルになった場合にAの値を大きくし、MIN調光レベルを小さくできるようにしている。図12に示す構成にすることにより、バースト周波数(ON・OFFの周波数)は変化するが、実施形態1の場合に比べ大幅に調光範囲を拡大できる効果を有する。
ここで、特に言及しなかったが、本実施形態においても、実施形態1で説明したバーストパルスのデューティに応じて検出範囲を変える手段や、平均処理を単純なフィルタ手段に変えることとの併用なども可能である。
なお、駆動制御装置400を構成する各要素〜平均処理手段102、誤差電圧演算手段103、制御コントローラ121a、周波数設定手段104a、バーストパルス発生手段122、分周手段105a、出力イネーブル手段123および分散数調整手段125、さらに制御周期設定手段126〜については、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
(実施の形態3)
次に、本発明の実施の形態3に係る冷陰極管駆動装置について説明する。
図13は、本発明の実施の形態3に係る冷陰極管駆動装置の構成を示すブロック図である。本実施形態は、調光レベルが小さい場合でも始動時の点灯性能および点灯品位を低下させることのない冷陰極管駆動装置を提供するものである。
図13において、14は圧電トランス1の出力電圧を検出するための電圧検出手段、15は電圧検出手段14で検出した圧電トランス1の検出電圧をON・OFFするための遮断手段で、OFFのときには遮断手段15の出力電圧が“L”レベルになるように構成されている。7aは遮断手段15から出力される圧電トランス1の出力電圧検出と、電流検出器5から出力される管電流検出のMAX検出を行うピーク検出手段である。電流検出器5、ピーク検出手段7a、電圧検出手段14、遮断手段15およびA/Dコンバータ101により、冷陰極管4に流れる電流と圧電トランス1の出力電圧を時分割で検出し、ディジタルデータに変換するデータ変換部700aを構成している。127はA/Dコンバータ101のディジタル出力データから点灯検出を行う点灯検出手段で、点灯検出を行うために遮断手段15を所定の周期でON・OFF制御している。点灯検出手段127は、遮断手段15に対して検出切換パルスを出力し、また後述の調光レベル切換手段128および制御周期切換手段129に対して点灯検出パルスを出力するように構成されている。この点灯検出手段127については、後で詳細に説明する。
128は点灯検出手段127から出力される点灯検出パルスに基づいてバーストパルス発生手段122に与える調光レベルを切り換える調光レベル切換手段であり、始動時は、あらかじめ設定された調光レベルを出力するように構成されている。なお、ここでは、始動時の調光レベルを100%(連続駆動)とする。
121bは同一周波数で駆動する回数Aの値を外部から設定できるように構成された制御コントローラであり、図12に示す制御コントローラと同一である。126aは制御コントローラ121bの第1の制御周期を設定する第1の制御周期設定手段であり、126bは制御コントローラ121bの第2の制御周期を設定する第2の制御周期設定手段である。129は点灯検出手段127から出力される点灯検出パルスによって第1の制御周期設定手段126aから出力される制御周期情報と第2の制御周期設定手段126bから出力される制御周期情報を切り換えて出力する制御周期切換手段である。このように、周波数設定手段104に出力する制御周期を起動時と点灯時で切り換えるように構成されている。ここで、第1の制御周期設定手段126aは始動時の制御周期を設定し、その周期は分散周期2回(上記Aの値が2になる)に設定され、第2の制御周期設定手段126bは点灯時の制御周期を設定し、点灯時は実施形態1と同様、分散周期4回(上記Aの値が4になる)に設定されているものとする。その他の構成については、図2を用いて説明した実施形態1に係る構成と同様であるので説明は省略する。
このように構成された図13に示す平均処理手段102、誤差電圧演算手段103、周波数設定手段104、制御コントローラ121b、分周手段105、バーストパルス発生手段122、出力イネーブル手段123、点灯検出手段127、調光レベル切換手段128、第1の制御周期設定手段126a、第2の制御周期設定手段126bおよび制御周期切換手段129からなる部分で駆動制御装置400cを構成する。
次に、図13に示す本実施形態に係る構成の冷陰極管駆動装置の特徴について説明する。本実施形態の特徴とするところは以下の点である。
(1)始動時は点灯性能を確保できる連続駆動とし、点灯検出後すみやかに所望の調光レベルに移行する。
(2)点灯直後の輝度の変動を抑えるため、MIN調光時のバーストパルス幅以内で点灯検出を行う。
特に、(2)を実現するために、始動時と点灯時の制御周期を切り換え、始動時には制御周期を短くするようにしている。
まず、図14に始動時と点灯時の制御周期を示す。図14(A)は始動時の1制御期間の駆動パルスを示し、同一の平均周波数で2回駆動する。図14(C)は点灯時の1制御期間の駆動パルスを示し、同一の平均周波数で4回駆動する。図14(B)は始動時の電圧(電流)検出期間で、遅延Aだけずらして検出を行う。図14(D)は点灯時の電圧(電流)検出期間で始動時と同様に遅延Aだけずらして検出を行う。
次に、始動時の制御から点灯時の制御に切り換えるための点灯検出手段127の動作について説明する。図15は始動時における点灯検出手段127の動作を示す図で、図15(C)は電圧検出手段14から出力される圧電トランス1の出力電圧検出信号、図15(D)は電流検出器5から出力される電流検出信号で、始動時は冷陰極管4が点灯していないため、電流は流れていない。制御周期切換手段129は第1の制御周期設定手段126aを選択しており、制御周期として同一駆動2回分が設定されている。調光レベル切換手段128は連続駆動の調光レベルを選択してバーストパルス発生手段122に出力する。
図15(E)は点灯検出手段127から遮断手段15へ出力される点灯検出のための検出パルスである検出切換パルスで、この検出切換パルスが“H”レベルのときに遮断手段15がOFFされて、ピーク検出手段7aからは電流検出信号のピーク値が出力される。点灯検出は検出切換パルスが“H”レベルのときのピーク検出手段7aの出力レベルで判断される。つまり、点灯していないときは管電流は流れていないため、ピーク検出手段7aの出力はゼロレベルになるのに対し、点灯を開始すれば管電流が流れるため、ピーク検出手段7aの出力は管電流レベルに相当する電圧値が出力される。したがって、検出切換パルスが“H”レベルのときに、ピーク検出手段7aの出力が“L”レベルのときは点灯しておらず、所定レベル以上のときは点灯していると判断できる。
図15では、時刻T1において点灯を開始し、図15(D)のように管電流が流れ出している。次に、時刻T2において図15(E)の検出切換パルスが“H”レベルのとき、図15(F)のピーク検出手段7aの出力は管電流に相当するレベルとなって点灯検出され、図15(G)の点灯検出パルスが“L”レベルから“H”レベルへと移行している。
次に、図16に始動時の制御から点灯時の制御に移行するときの各部波形を示す。図16に示すように時刻T1で冷陰極管4が点灯を開始し、管電流が流れ出す。直後の時刻T2で検出切換パルスによって点灯が検出され、点灯検出パルスが“L”レベルから“H”レベルへと移行する。
時刻T2で点灯検出パルスが“H”レベルになると、制御周期切換手段129は第2の制御周期設定手段126bを選択する状態に切り換えられる。これによって、制御周期が同一駆動2回分から4回分に切り換わり、同時に調光レベル切換手段128は、連続駆動の調光レベルに代えて、外部から与えられる調光レベルに切り換えられ、バーストパルス発生手段122に出力する。これによって、図16(H)に示すように、時刻T2からバーストパルスが出力され、バースト調光に切り換わる。この過程で、点灯前後の管電流は図16(D)に示すようにイレギュラー期間が存在し、このイレギュラー期間に相当する輝度変化が発生する。しかし、この期間は最大で点灯時の制御周期の50%に抑えられており、実使用において点灯時の輝度変化が大幅に改善される。また実際には、点灯時の制御周期は4ではなく、例えば、バースト周波数を150Hz、圧電トランス1の駆動周波数を150KHz、分散数を100とした場合、分散周波数(1/分散周期)は150KHz/100=1.5KHzとなり、バースト周波数を150Hzとするには、制御周期は分散周期の10倍となる。この場合、最大のイレギュラー期間は図17に示すように、点灯時の制御周期の20%になり、実際、このときの輝度レベル変化は無視できる。
さらに、始動時の分散数を点灯時の分散数より小さくするようにすれば、このイレギュラー期間は一層短くなり、良好な点灯性能が得られる。この例を図18に示す。
図18において、125aは周波数設定手段104aの分散周期を切り換える分散数調整手段である。周波数設定手段104aは図9に示す実施形態2における周波数設定手段と同一の動作を行い、分散数調整手段125aの出力に応じて分散数が変わる。図9に示す実施形態2の分散数調整手段125と異なるところは、実施形態2の分散数調整手段125は、バーストパルス発生手段122からのバーストパルスの幅すなわち調光レベルに応じて分散数を変える仕組みであったが、本実施形態における分散数調整手段125aは点灯時と起動時で切り換える仕組みとなっている。このため、点灯検出手段127からの点灯検出パルスが分散数調整手段125aに入力されている。その他の動作は、図13に示す例と同一である。
図19に起動から点灯に至るまでの各部波形を図示するが、本実施形態では、起動時の点灯検出周期が図13の実施形態に対し1/2になるため、起動時の点灯時のイレギュラー期間が図13の例に比べて半分になる。
以上説明したように、本発明による実施形態3に係る冷陰極管駆動装置によれば、始動時を連続駆動とすることにより、点灯性能を劣化させずにバースト調光に移行できる。また、始動時と点灯時の制御周期を変えることにより、または分散数を変えることにより、点灯時の輝度変化がほとんど無視できるレベルにまで改善でき、点灯品位を大幅に改善できる効果を有する。
なお、駆動制御装置400cを構成する各要素〜平均処理手段102、誤差電圧演算手段103、制御コントローラ121b、周波数設定手段104、バーストパルス発生手段122、分周手段105、出力イネーブル手段123、点灯検出手段127、調光レベル切換手段128、第1の制御周期設定手段126a、第2の制御周期設定手段126bおよび制御周期切換手段129、さらに分散数調整手段125a〜については、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
ここで、上記実施形態1〜3の他の特徴は、駆動制御装置の処理がディジタル化可能なため、ソフトウエアによる制御も可能である。つまりマイコンプログラムとして構築可能なため、容易にシステムが構築可能である。
図20は実施形態1の場合を例にフローチャートを示したものである。
図20において、ステップS1はデータ読み込みを行う処理、ステップS2はデータ取り込み回数が所定の回数に達したかを判断し、所定回数に達していない場合はステップS1に戻り、再度データを取り込む。所定回数に達すれば、ステップS3で取得したデータの平均を演算する。ここで所定回数とは分散周期の整数倍の駆動パルス数である。これらステップS1〜S3は図2に示す実施形態1の平均処理手段102に相当する。ステップS4は外部から与えられる基準データと平均データを比較する。ステップS4は実施形態1の誤差電圧演算手段103に相当する。ここで基準データの方が大きければ、ステップS5において次の分周比を大きく(つまり駆動周波数が低くなるように)設定し、冷陰極管4に流れる電流が大きくなるようにする。他方、基準データの方が小さければ、ステップS6において分周比を小さく設定し、逆に冷陰極管4に流れる電流が小さくなるように設定する。このステップS5,S6は図2の周波数設定手段104に相当する。ステップS7では設定された分周比でクロック(ソフト上ではマイコンクロックあるいはマイコンクロックから作られたタイマーに相当)を分周する。これは図2の分周手段105に相当する。ステップS8は分周されたデータ(駆動パルスに相当)の数をカウントし、分散の回数が所定回数になったかどうかを判断し、所定回数になっていなければステップS7に戻って再度同じ周波数設定で分周を行う。この部分が図2の制御コントローラ121に相当する。その後、ステップS9では外部から与えられる調光レベルをもとにバーストパルス幅を演算し、バーストパルスが“H”レベルのときに出力ポートから上記分周されたデータを出力し、他方、“L”レベルのときは出力ポートを“L”レベルにする。この部分が図2のバーストパルス発生手段122に相当する。ステップS10〜S12が図2の出力イネーブル手段123に相当する。
以上、図2の実施形態1の場合を例に簡単にソフト動作を説明したが、特にここでは具体例を示さないが、他の実施形態においても同様にソフトウエアによる処理が可能である。
(B)電源電圧変動を加味する冷陰極管駆動装置/液晶表示装置
ところで、バックライトを駆動させるために圧電トランスの駆動に求められるものは、基本的には、調光機能、低電力(高い電力変換効率)等である。さらにノートパソコンやディジタルビデオカメラなどの携帯機器に用いる場合、安定した電源が得られないバッテリ電源を考慮し、広範囲な電源電圧で安定した点灯、安定した電力変換効率が望まれる。
上記の課題を改善するため、特開平8−33349号公報(文献3)では、電源電圧に応じて駆動パルスのパルス幅(デューティ比)を変えて、広い電源電圧範囲に対応する方法が示されている。以下、この方式をデューティ制御と記す。
文献3の原理を図48に基づいて簡単に説明する。図48において、(A)は圧電トランスのスイッチングトランジスタであるFETのゲートに与える駆動パルスで、(B)は駆動パルスにより発生したFETのドレイン電圧を示している。このドレイン電圧は電源電圧により変化する。電源電圧を高くすると、(C)に示すように、ドレイン電圧の振幅が大きくなり、ドレイン電圧が0Vになる前にFETがONする。このような状態になると、FETがONした瞬間にドレインとGNDが短絡することにより大きな電流(サージ電流)が流れる。このことは、FETの破壊につながる。あるいは、この急激な電流が圧電トランスに流れると、圧電トランスの破壊につながる。このため、電源電圧に応じて駆動パルス幅を調整し、急激なサージ電流が流れないようにする。
図48(D)は、電源電圧を大きくした場合の駆動パルスを示し、(A)の駆動パルスに対してパルス幅を小さくしている。これにより、(E)に示すようにドレイン電圧が0VのところでFETをONするようにする。この方法により広い電源電圧でも、ロスの少ない駆動が可能になる。
上述したように、文献3では、駆動パルスのデューティ比を電源電圧に応じて変えることにより、広い電源電圧範囲での使用が可能となる。
しかし、これをディジタル駆動方式で行う場合、10MHz程度のクロックではデューティ比率の分解能が粗く、十分な性能が得られない(クロックを高くすれば分解能は得られるが、回路電力の増加、輻射妨害の増加で実用的でなくなる)。広い電源電圧範囲で良好な性能を求める場合、駆動パルスのデューティ比率はできるだけ小刻みに調整できることが望ましい。少なくとも電源電圧0.1V刻みで可変できることが望ましい。
図49にディジタル駆動方式でデューティ調整する場合の様子を示しており、クロックの周波数が低いほど分解能は粗くなり、理想から大きくずれるポイントが出てくる。
実例を挙げて説明する。10MHzのクロックを100分周し、100kHzの周波数の駆動パルスを生成した場合、生成されたパルスのパルス幅はクロック1周期幅〜99周期幅まで1周期毎に調整可能である。つまり、デューティ比は1%刻みで調整できる。
しかしながら、例えば理想のデューティカーブが電源電圧5V〜10Vでデューティ30%〜20%であった場合、1%刻みでは、10段階調整(0.5V刻み)しかできないことを意味する。これでは、十分な性能は得られない。
本発明の実施の形態4以下では、上記した課題に鑑みてなされたもので、ディジタル駆動方式で効率劣化のないデューティ制御方式を提案し、広範囲な電源電圧に対応する冷陰極管駆動装置を実現することを目的とする。
(実施の形態4)
図21は、本発明の実施の形態4における冷陰極管駆動装置の構成を示すブロック図である。図21において、1は圧電トランス、2はコイル、3はスイッチングトランジスタ(FET)、4は冷陰極管、5は冷陰極管4に流れる電流を検出し電圧信号に変換する電流検出器である。なお、電流検出器5につき、図示は抵抗の記号で代表的に表しているが、必ずしも抵抗にとらわれる必要はない。7は電流検出器5から取り出される正弦波状の電圧信号を整流し直流電圧に変換する整流手段、101は整流手段7から出力される電圧をディジタル信号に変換するA/Dコンバータ(第1のA/Dコンバータ)であり、電圧検出精度を得るために十分なビット数を持ち、かつそのサンプルクロックは制御に求められる応答速度を十分に確保できる周波数であるものとする。以下、A/Dコンバータ101の出力ディジタル信号をVadと記す。102はA/Dコンバータ101から出力される検出電圧Vadを所定サンプル数の範囲内で平滑処理を行う平滑処理手段で、以下、平滑処理手段102aの出力ディジタル信号をVaveと記す。103は平滑処理手段102aの出力信号Vaveと外部から設定される基準データVrefを比較して両者の誤差を演算し、誤差データVerrとして出力する誤差電圧演算手段である。104は圧電トランス1の駆動パルスの周波数を設定する周波数設定手段であり、前回の周波数設定値Fprevに対し誤差データVerrに対応する周波数だけ加減してMビットのデータFnextとして出力する。このFnextは、駆動パルスN周期期間の平均の分周比を意味するものである。105は駆動パルスN周期の平均の分周比DivがFnext/Nとなるように分周比を分散し、クロックの分周を行う分周手段で、圧電トランス1に対する駆動パルスが生成される。以下、分周手段105から出力される分周比分散の駆動パルスをpzplsと記す。
図22(B)に分周手段105で生成された分散パルスpzplsの例を示し、同図(C)に同時に得られる分周比データを示す。また、同図(A)はクロックである。
ここまでの構成は文献1(特開2000−133485号公報)に記載された構成と同一であり、動作も同一である。本実施形態の特徴は以下の手段106〜108を含んでいることである。
106は電源電圧を検出しディジタル値として出力する電源電圧検出手段であり、例えば図23に示すように構成される。図23において、106a、106bは抵抗であり、電源電圧を分圧し、第2のA/Dコンバータ106cの入力ダイナミックレンジに適合する電圧に変換する。第2のA/Dコンバータ106cは入力された電圧をディジタル値に変換するものである。以下、電源電圧検出手段106の出力信号をVpwrと記す。
次に、107は周波数設定手段104で得られる周波数データFnextと電源電圧検出手段106で得られる電源電圧情報Vpwrから予め決められた電源電圧と駆動パルスのデューティ値との関係に基づいて駆動パルスのデューティ値(以下、Vdutyと記す)を算出するパルス幅演算手段である。パルス幅のデューティ比は、“H”レベルの期間と“L”レベルの期間の比である。このパルス幅デューティ比がパルス幅情報に相当する。
例えば、電源電圧と駆動パルスのデューティ値との関係の一例を図24に示すが、パルス幅演算手段107の演算方式は種々の方式があり、ここでは特に限定しない。この種々の方式とは例えば、予め電源電圧Vpwrとデューティ値Vdutyの関係をROM(リードオンリーメモリ)に格納しておくROM方式、あるいは、図24に示す曲線を線形近似で演算する方式などである。
108はパルス幅演算手段107から出力されるデューティ値Vdutyに基づき、パルス幅の調整を行うパルス幅調整手段である。
図25はパルス幅調整手段108の具体的な構成例を示したものである。図25において、108aは分散パルスpzplsを入力してデューティ値Vdutyの値に応じたパルス幅に変換するパルス幅整形手段(デコード手段)である。
ここで、デューティ値VdutyをAビットのディジタルデータとしたとき、パルス幅整形手段108aで参照されるのは上位A−1ビットのデータとし、このA−1ビットの値に等しいパルス幅の信号が出力されるものとする。
以下、0ビット目からA−1ビット目のAビットのバス幅を持つ信号Vdutyの上位A−1ビットのデータを表す記法として、Vduty[A−1:1]と記す。また、最下位ビットのデータをVduty[0]と記す。
図26にパルス幅整形手段108aの入出力波形を示す。図26(D)に示すように、出力されるパルスのパルス幅は同図(C)に示すVduty[A−1:1]の値と等しくなる。
図25中の108bはパルス幅整形手段108aの出力信号をラッチ出力するDフリップフロップ(以下、DFFと記す)で、この出力信号を元パルスpzplsaと記す。108cは元パルスpzplsaをクロックの立下りエッジでラッチ出力するDFFで、この出力信号をパルスpzplsbと記す。108dはORゲートで、このORゲートの出力信号を拡張パルスpzplscと記す。これらDFF108cとORゲート108dでパルス幅拡張手段108gを構成している。すなわち、遅延させた上で論理和をとることにより、パルス幅を拡張している。108eはVduty[0]が1のときは拡張パルスpzplscを出力し、Vduty[0]が0のときは元パルスpzplsaを出力するセレクタである。このセレクタ108eの出力がFET3を駆動する駆動パルスpzdrvとなる。また、108fはクロックを反転するためのインバータである。このインバータ108fでクロックを反転して、DFF108cではクロックの立ち下がりエッジでのラッチを行う点に注目する必要がある。
次いで、図21および図25に示すように構成された冷陰極管駆動装置の動作を説明する。本実施形態の特徴とするところを中心に説明する。
本実施形態の特徴とするところは、クロックの立下りエッジを用い、駆動パルスpzdrvのパルス幅分解能を2倍にする技術である。
通常のディジタルLSIにおいては、設計から検証、製造までの手順が確立された同期回路で構成されるのが一般的である。このため、このような同期回路では非同期処理となるクロックの立下りエッジは使われない。しかしながら、この非同期処理も、LSIの出力ピンの直前では比較的容易に検証が可能であるため、この立下りエッジを使う処理を回路の最後段で行えるようにしている。
つまり、パルス幅演算手段107から出力されるパルス幅情報のデューティ値Vdutyの値を上位ビットと下位ビットに分け、まず第1段階ではデューティ値Vdutyの上位ビットを使い、通常の同期処理で所定のパルス幅のパルスを生成し、さらに第2段階ではデューティ値Vdutyの下位ビットを使い、クロックの立下りエッジを用いた処理でさらに分解能を上げて、第2段階の処理の後では同期処理は行わないように構成したものである。
図27は、デューティ値Vdutyから2段階のパルス幅生成の波形を示した図で、(A)はクロック、(B)は分周手段105からの分散パルスpzpls、(C)はデューティ値Vduty、(D)はデューティ値Vdutyの上位A−1ビットのデータVduty[A−1:1]、(E)はVdutyの最下位ビットのデータVduty[0]である。
例えば、Vdutyが10すなわち2進数表記で(1010)2の場合、上位A−1ビットのデータVduty[A−1:1]は(101)2で5であり、最下位ビットのデータVduty[0]は(0)2で0である。また、Vdutyが9すなわち2進数表記で(1001)2の場合、上位A−1ビットのデータVduty[A−1:1]は(100)2で4であり、最下位ビットのデータVduty[0]は(1)2で1である。
また、図27において、(F)はパルス幅整形手段108aから出力されたパルスがクロックの立ち上がりエッジでラッチされた元パルスpzplsa、(G)は元パルスpzplsaがクロックの立下りエッジでラッチされたパルスpzplsbである。
まず、第1段階のパルス幅生成処理はパルス幅整形手段108aで行われる。このときのパルス幅はVdutyを2で割り、小数部を切り捨てたデータであるVduty[A−1:1]となる。
例えば、Vduty=10のときはVduty[A−1:1]=5であり、Vduty=9のときはVduty[A−1:1]=4となる。
DFF108cおよびORゲート108dからなるパルス幅拡張手段108gでは、元パルスpzplsaのパルス幅をクロックの0.5周期分広くする処理が行われる。これにより、得られた拡張パルスpzplscを図27(H)に示す。
次いで、セレクタ108eでは、Vduty[0]の値が1のとき、つまり切り捨てられた値が1のときは0.5周期幅広の拡張パルスpzplscを出力し、逆にVduty[0]の値が0のとき、つまり切り捨てられた値がないとき(0のとき)は元パルスpzplsaを出力する。これにより、得られる駆動パルスpzdrvのパルス幅は図27(I)に示すように5周期幅、4.5周期幅、5周期幅と、Vdutyの値に応じたパルス幅が得られる。すなわち、Vdutyが10のときは、その2分の1の5となり、Vdutyが9のときも同じく2分の1の4.5が得られる。四捨五入などの丸め処理がなく、正しく2分の1に対応し、分解能が向上されている。
この駆動パルスpzdrvは同期回路を介在することなく、そのままピンから出力されるので、ディジタルLSIの設計、検証に問題を来すことはない。
以上のように、本実施形態では、ディジタルLSIの設計手法から逸脱することなく、クロックの立下りエッジを用いた2倍精度のパルス幅分解能が得られ、これにより、ディジタル駆動方式においても広範囲な電源電圧で最適なパルス幅の駆動パルスが得られる。これは、圧電トランスを駆動する上で、効率改善による消費電力削減、サージのためにFETや圧電トランスの破壊されることを防止することにつながり、その効果は大きい。
上記実施形態では、クロックの立下りエッジを利用した方法であったが、この代わりに遅延素子を組み合わせて使うこともできる。
図28は遅延素子とクロックの立下りエッジを使う方式を組み合わせたパルス幅調整手段の例である。
図28において、108g1、108g2は遅延素子で、その遅延量はクロック1周期の1/4に設定されている。108d1〜108d3はORゲート、108e1〜108e3はセレクタである。他の構成要件は図25に示すパルス幅調整手段と同一である。ただし、図25ではデューティ値VdutyはAビットとし、Vduty[A−1:1]がパルス幅整形手段108aに入力され、Vduty[0]でクロックの立下りエッジによるパルス幅の微調整が行われていたが、図28では、デューティ値VdutyをA+1ビットとし、上位A−1ビットであるVduty[A:2]がパルス幅整形手段108aに入力され、デューティ値Vdutyの下位2ビットであるVduty[1:0]で微調整が行われるようにしている。
以下、図29に示す各部タイミング波形図を基に説明する。
図29において、(F)はVduty[A:2]の値で決まるパルス幅の駆動パルスを発生するパルス幅整形手段108aの出力をクロックの立上りエッジでラッチ出力されたパルスpzplsaであり、概略上記図25の実施形態4で説明したものと同一である。このパルスpzplsaが遅延素子108g1により、クロックの1/4周期分だけ遅延し、図29(G)に示す波形が得られる。また、同図(H)はパルスpzplsaをクロックの立下りエッジでラッチされたパルスpzplsbで、これは上記図25で説明したものと同一である。さらに、このパルスpzplsbが遅延素子108g2で遅延され、パルスpzplsbに対しクロックの1/4周期だけ遅れた図29(I)の信号が得られる。これらの信号がそれぞれORゲート108d1〜108d3を通ることにより、図29(J)〜(L)に示すように元のパルスpzplsaに対しパルス幅が1/4クロック周期の分解能で徐々に広くなる3つの拡張パルスpzplsc1、pzplsc2、pzplsc3が得られる。セレクタ108e1〜108e3はVduty[1:0]の値に応じてパルスpzplsaおよびpzplsc1〜pzplsc3を切り換えてFET3へ出力するもので、Vduty[1:0]が0のときはパルス幅が一番狭いパルスpzplsaが選択され、Vduty[1:0]が1のときはパルス幅が2番目のパルスpzpls1が選択され、Vduty[1:0]が2のときはパルス幅が3番目のパルスpzpls2が選択され、Vduty[1:0]が3のときにパルス幅が一番広い拡張パルスpzplsc3が選択される。FET3に出力される駆動パルスpzdrvを図29(M)に示す。
具体例では、Vduty=21=(10101)2で、Vduty[A:2]=(101)2=5、Vduty[1:0]=(01)2=1であるが、このとき駆動パルスpzdrvの周期は5.25周期となり、これは21を4で割った値に丁度等しくなっている。また、Vduty=20=(10100)2で、Vduty[A:2]=(101)2=5、Vduty[1:0]=(00)2=0であるが、このとき駆動パルスpzdrvの周期は5周期となり、これは20を4で割った値に丁度等しくなっている。また、Vduty=19=(10011)2で、Vduty[A:2]=(100)2=4、Vduty[1:0]=(11)2=3であるが、このとき駆動パルスpzdrvの周期は4.75周期となり、これは19を4で割った値に丁度等しくなっている。図示はしていないが、Vduty=18=(10010)2で、Vduty[A:2]=(100)2=4、Vduty[1:0]=(10)2=2であるが、このとき駆動パルスpzdrvの周期は4.50周期となり、これは18を4で割った値に丁度等しくなっている。
このように上記図28の構成では、クロックの立下りエッジを使ってのパルス幅分解能向上に加え、さらにクロックの1/4周期分だけ遅延する遅延素子108g1、108g2によりさらに2倍の分解能、つまりトータルで4倍精度の分解能が得られることになり、さらに高精度なパルス幅制御が可能となる。
ここで、遅延素子を用いる方法では、以下の点に注意する必要がある。一般に遅延素子の遅延量は温度や電源電圧によって変化する。このため温度、電圧が変化した場合に均等な分解能が得られない。例えば、本来、“0.25”、“0.5”、“0.75”、“1.0”…と変化しなければならないところが、例えば、“0.1”、“0.5”、“0.6”、“1.0”…と変化したりする。
本手法は遅延素子の遅延量をクロックの1/4周期としているが、クロックの周波数が変わった場合に連動して遅延量が変わるわけではないので、固定のクロック周波数で用いるか、あるいは遅延素子を複数設け、クロック周波数によって切り換えるなどの処理が必要になる。
遅延素子を用いる方法はこのような制約があるが、確実に分解能を上げることが可能なため、クロックの立下りエッジを使うだけで不十分な場合に有効である。
ここでクロックの立下りエッジを用いる方法は、温度や電圧によって遅延量が変わることはないので、条件が変わっても均一な分解能が得られる。
また、図28ではクロックの立下りエッジによる処理と遅延素子の組み合わせの例であったが、クロックの立下りエッジの処理は遅延素子と同一の働きをするものであるため、クロックの立下りエッジを使わず、遅延素子のみの構成でも効果が得られる。
なお、各構成要素〜平滑処理手段102a、誤差電圧演算手段103、周波数設定手段104、分周手段105、パルス幅演算手段107およびパルス幅調整手段108〜については、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
(実施の形態5)
次に、本発明の実施の形態5における冷陰極管駆動装置について説明する。上記図25および図28に示す実施の形態は、高分解能なパルス幅生成に有効であるが、特開2000−139081号公報(文献4)に示されているように、駆動パルスの分周比自体をクロックの立下りエッジを使って駆動周波数の分解能を上げている場合は、このままでは使用できない。そこで本実施形態では、分周比がクロックの立下りエッジを使っている場合でも、効果的に駆動パルスのパルス幅の分解能を上げることができる手法を提案するものである。
図30は本発明の実施形態5における冷陰極管駆動装置のパルス幅調整手段の構成を示すブロック図である。パルス幅調整手段以外の構成については図21と同一である。
図30において、108b1はDFF108bの出力する元パルスpzplsaをクロックの立上りエッジでラッチ出力するDFF、108d4および108d5はORゲート、108e4はVduty[0]が1のときにはORゲート108d4の出力信号を出力し、0のときには元パルスpzplsaを出力するセレクタ、108d5はVduty[0]が1のときにはORゲート108d5の出力信号を出力し、0のときには拡張パルスpzplsbを出力するセレクタ、108e6は分周手段105から送られてくる信号(以下、この信号をbunaddと記し、詳細は後で説明する)が1のときにはセレクタ108e5の出力信号を出力し、他方、0のときにはセレクタ108e4の出力信号を出力するセレクタである。
ここで、本実施形態の動作を説明する上で、駆動パルスの分周比自体をクロックの立下りエッジ処理により分解能を上げる方式は重要であるので、簡単に説明する。
図50は文献4(特開2000−139081号公報)に記されたクロックの立下りエッジを使って駆動パルスの周波数の分解能を上げる手法の構成であり、105aは周波数設定手段104から出力される周波数データFnextのうち下位Nビットのデータを入力し、駆動パルス2のN乗周期でFnext[N−1:0]で与えられる回数だけ1を出力する分散手段である。ここで分散手段105dが1を出力するタイミングは別途定められた分散手法によるが、ここでは本発明の趣旨から外れるので特に説明しない。
105bはFnext[M−1:N]と分散手段105dの出力信号を加えて出力する加算器である。分散手段105dの出力は1か0のどちらかであるので、加算器105bの出力は、Fnext[M−1:N]か、Fnext[M−1:N]+1の値しか取り得ない。105cは加算器105bの出力信号で示された値だけクロックを分周する分周手段である。これら104a、105b、105cの構成要素で分周手段105を構成している。
108aはすでに説明した図25や図28の実施の形態のパルス幅整形手段(パルス幅デコード手段)である。このパルス幅整形手段108aは、文献4では分周手段105cに含まれているが、ここでは便宜上分けている。108hはパルス幅整形手段108aの出力信号をクロックの立下りエッジでラッチ出力する逆エッジ処理手段である。文献4でクロックの立下りエッジのことを逆エッジと記載しているが、これらは同じ意味である。また、この逆エッジ処理手段108hの具体的構成は図25のDFF108cと同一である。108e7は分散手段105dの値が1のときは逆エッジ処理手段108hの出力信号を出力し、0のときはパルス幅整形手段108aの出力信号を出力するセレクタである。このセレクタ108e7の出力信号が駆動パルスpzdrvとなる。この構成の中で分散手段105dの出力信号が図30の実施形態の分散信号bunaddである。
図51は文献4で示されているクロックの逆エッジ処理による分周比の高分解能化の動作を簡単に示したタイミング波形図である。図51には、周波数設定手段104から出力される周波数データFnext[M−1:N](同図(B))と分散手段105dの出力値(同図(C))が加算され、この加算値(同図(D))が分周比となり、分周手段105cからパルスが出力される様子を示している(同図(E))。
さらにパルス幅整形手段108aによって適正なパルス幅に調整されたときの駆動パルスの周波数は同図(F)に示すようにクロックの10周期、11周期、10周期、10周期…と1周期毎の分解能をもつ。
ここで逆エッジ処理手段108hとセレクタ108e7により分散手段105dの出力の分散信号bunaddが1のときの駆動パルスを0.5周期遅延させることにより、同図(H)に示すようにクロック0.5周期毎の分解能を持つ駆動パルスに変換するものである。この方式のポイントは、分散手段105dと連動させて、分散手段105dの出力が1のとき駆動パルスを0.5周期遅延させるだけで、0.5周期刻みの分解能をもつ駆動パルスに変換できることである。
この方式と上記実施形態のクロックの立下りエッジを使いパルス幅分解能を上げる方式を組み合わせるには次のようにすればよい。
まず、図31に示すようにパルス幅Wとパルス幅W+1を持つ駆動パルス(このパルスはパルス幅整形手段108aから出力されるもので、図31(B)に示す)に対し、クロック0.5周期分パルス幅を広げたパルス(同図(C))と、これら2つのパルスを0.5周期遅延させたパルス(それぞれ同図(D)、(E))を用意する。
図30に示すVduty[0]が1のときはパルス幅を0.5周期広げたパルスを選択する。つまり図31の(C)あるいは(E)を選択する。Vduty[0]が0のときはその逆で(B)あるいは(D)を選択する。この論理は図25の実施形態で説明したとおりである。
次に、分散手段105dの出力である分散信号bunaddが1のときは0.5周期遅延した駆動パルスを選択する。つまり図31の(D)あるいは(E)である。Bunadd信号が0のときはその逆で同図(B)あるいは(C)を選択する。以上の論理をまとめると、
(1) Vduty=0、bunadd=0のときは、パルス幅整形手段108aの出力をそのまま出力(図31(B))
(2) Vduty=0、bunadd=1のときは、パルス幅整形手段108aの出力を0.5周期遅延させて出力(同図(D))
(3) Vduty=1、bunadd=0のときは、パルス幅整形手段108aの出力のパルス幅を0.5周期拡張して出力(同図(C))
(4) Vduty=1、bunadd=1のときは、パルス幅整形手段108aの出力のパルス幅を0.5周期拡張し、かつ0.5周期遅延させて出力(同図(E))
となる。
図30に示すパルス幅調整手段は、この論理に基づいて構成されたもので、DFF108bが出力する元パルスpzplsaが図31(B)のパルスに相当し、ORゲート108d4が出力する拡張パルスpzplscが図31(C)のパルスに相当し、DFF108cが出力する遅延パルスpzplsbが図31(D)のパルスに相当し、ORゲート108d5が出力する遅延拡張パルスpzplseが図31(E)のパルスに相当する。また、セレクタ108e4〜108e6は上記の論理で切換出力するためのものである。
このようにすることにより図31(H)に示す駆動パルスが得られ、クロックの立下りエッジを利用したパルス幅の分解能向上と駆動パルスの周波数の分解能向上の両立が可能となる。
以上説明したように、本実施形態による冷陰極管駆動装置では、既に駆動パルスの分周比がクロックの立下りエッジを使った高精度化を図っている場合でも、この効果を妨げることなく、クロックの立下りエッジを効果的に使って駆動パルスのパルス幅を細かく調整することができ、電源電圧に応じた最適なパルス幅を得ることができる。これにより高効率な駆動ができる(消費電力の削減)とともに、本方式はディジタルLSIの設計ルールから逸脱することはないので、LSI化においても特に問題となることはなく、安価なディジタルLSIとして提供可能である。
(実施の形態6)
次に、本発明の実施の形態6の冷陰極管駆動装置について説明する。これは、さらにパルス幅制御の高分解能化が可能な方式を提供するものである。駆動パルスのパルス幅の調整は分解能が細かければ細かいほど望ましく、さらにいえば最低でも電源電圧0.1V刻みで調整可能な分解能が望ましい。既に課題のところで実例を挙げて説明したように、電源電圧5V〜10Vでおおよそ0.1V刻みの分解能を得るには、この間で必要な分解能は50である。もしこの間でデューティを20%〜30%変えたい場合、デューティは0.2%刻みで変える必要がある。
もちろんデューティ値に対する効率への感度が無視できるくらい少なければ、分解能は小さくても差支えないが、上記図25の構成の実施形態ではデューティは0.5%刻みの分解能(100分周して駆動パルスを生成する場合の分解能)であり、遅延素子を併用する図28の構成においても0.25%刻みである。これでは不十分な場合もある。もちろん図28において遅延素子の遅延量を1/4クロック周期とせずに、さらに細かくすれば分解能は上がるが、温度特性や電源電圧による遅延量のばらつきを考えた場合には限界がある。
そこで本実施形態では、文献1(特開2000−133485号公報)の周波数分散方法を応用し、図32に示すようにデューティ比率を分散させてデューティ比の見かけの分解能を上げて分解能を上げる方法を提供するものである。ただし、ディジタル方式の場合、既に駆動パルスの分周比が分散されているため、デューティ比率の単純な分散では均一な波形にならず、必ずしも十分な効率が得られない。本実施形態のポイントは、既に駆動パルスの分周比が分散されている場合でも、この中に効果的にパルス幅の分散を盛り込む方式である。
以下にその方法を説明する。図33は本発明の実施の形態6の冷陰極管駆動装置の構成を示すブロック図である。
図33において、109はパルス幅演算手段107の出力Vdutyの下位nビットの値Vduty[n−1:0]と、周波数設定手段104の出力Fnextの下位nビットの値Fnext[n−1:0]を入力し、駆動パルスの周期2のn乗回にVduty[n−1:0]で与えられる回数だけ1を出力するように構成されたパルス幅分散演算手段である。
例えばn=4で、Vduty[n−1:0]=1の場合、駆動パルス16周期に1回だけ1を出力する。ここで1を出力する位置は16通り(第1周期に1を出力する場合ないし第16周期に1を出力する場合までの16通り)あるが、この出力位置については本発明のポイントとなるところで、後で詳しく説明する。また、このnの値は駆動パルスの分散数とする。
110はパルス幅演算手段107のAビット出力Vdutyのうち、Vduty[A−1:n]の値とパルス幅分散演算手段109の出力値とを加算してパルス幅調整手段108に出力する加算器である。この加算器110の出力値がパルス幅データとなる。パルス幅分散演算手段109と加算器110でパルス幅分散手段111を構成する。その他の構成、動作については図21に示す実施形態4と同じである。ただし、ここでは説明を簡単にするためにパルス幅調整手段108は単にパルス幅整形手段108aのみで構成されており、クロックの立下りエッジによる高分解能化が行われていないものとする。つまり、加算器110の出力値がそのままパルス幅になるものとする。なお、本実施形態では、分周手段105の分散手段105d(特許請求の範囲に記載の分周比分散手段に相当する)の出力は、圧電トランスの駆動パルスの2のn乗周期の期間において、
P0・20+P1・21+…+Pn−1・2n−1(ただしPxは0あるいは1の数値)周期目の分散手段105dの出力は、周波数設定手段104から出力されるMビットデータの内の下位nビットデータ(Q0・20+Q1・21+…+Qn−1・2n−1(ただしQxは0あるいは1の数値))から、P0・Qn−1+_P0・P1・Qn−2+…+_P0・_P1…_Pn−2・Pn−1・Q0(ただし_PxはPxの反転を意味する)となるように構成されているものとする。以下、この分散を示す式を数式1と記す。
本発明のポイントとなるパルス幅分散演算手段109の具体構成図を図34に示す。ここで、図34はnの値を4とした場合の構成図である。図34において109aは周波数設定手段104の出力データFnextの下位nビットデータ(ここではn=4としているので、これをFnext[3:0]と記す)とパルス幅演算手段107の出力データVdutyの下位nビットデータ(同様にn=4であるので、これをVduty[3:0]と記す)を比較して、Fnext[3:0]≧Vduty[3:0]のとき1を出力する比較手段である。また、109b1〜109b8はそれぞれ負論理入力を持つANDゲートであり、109cは分周手段105から出力される駆動パルスの数をカウントするカウンタ手段で、このカウンタ手段109cは0〜2n−1までを繰り返しカウントするように構成されている。ここではn=4であるため、0〜15を繰り返しカウントする4ビットカウンタとする。ここで4ビットカウンタ109cの出力をCountと記し、Countのsビット目の信号をCount[s]と記す。109d0は比較手段109aの出力が1のときはANDゲート109b1の出力を選択し、他方0のときはANDゲート109b2の出力を選択するセレクタであり、以下、109d1〜109d3についても109d0と同一の動作をするセレクタである。109e0はCount[0]を反転するインバータで、109e1〜109e3も同様の動作をするインバータである。109f0はセレクタ109d0の出力が1のときインバータ109e0の出力を選択し、他方0のときはCount[0]を選択して出力するセレクタであり、109f1〜109f3も同様の動作をするセレクタである。109g1〜109g3はそれぞれ負論理入力をもつANDゲートであり、109h0〜109h3はANDゲート、109iはORゲートである。
図34に示す回路動作は次のように表される。分周比分散手段の出力が数式1で表されるとき、図34に示すパルス幅分散演算手段109のP0・20+P1・21+…+Pn−1・2n−1(ただしPxは0あるいは1の数値)周期目の出力は、Aビット出力Vdutyのうち下位nビットデータ(R0・20+R1・21+…+Rn−1・2n−1とおく。ただしRxは0あるいは1の数値)からS0・Rn−1+_S0・S1・Rn−2+…+_S0・_S1…_Sn−2・Sn−1・R0(ただし、_SxはSxの反転を意味し前記Mビットの分周比データのうちの下位nビットデータが前記Aビットのパルス幅情報の下位nビットのデータより大きいときはSx=(Qn−1−X・_Rn−1−X)・_Px+_(Qn−1−X・_Rn−1−X)・Px、前記Mビットの分周比データのうちの下位nビットデータが前記AビットのVdutyの下位nビットのデータより小さいときはSx=(_Qn−1−X・Rn−1−X)・_Px+_(_Qn−1−X・Rn−1−X)・Px)となるように動作する。
図34に示す回路の動作を説明する前に、まず本発明の基本とする考え方を説明し、この考え方を実現するために図34の回路がどのように機能するかを説明する。図35は本発明のポイントとなるところを説明する駆動パルスの波形図である。
図35(B)は分周比が分散された駆動パルス波形の例で、第1の駆動周期の分周比は10、第2の駆動周期の分周比は11、第3の駆動周期の分周比は10、第4の駆動周期の分周比は11、第5の駆動周期の分周比は10であって、駆動パルス5周期の平均の分周比は10.4となっている。また、(B)の波形ではパルス幅は分散されておらず4周期固定となっている。この場合、デューティ値は各駆動周期によって4/10と4/11が存在する。ここで、この駆動パルス5周期の間に2周期だけパルス幅を+1周期する場合の例を同図(C)と(D)に示す。
(C)の例では、第1と第3の駆動周期でパルス幅を+1周期分広げた場合を示している。この場合、デューティ値は4/10、5/10、4/11が混在し、明らかに(B)に対して均等なデューティではなくなっている。
(D)の例は、第2と第4の周期でパルス幅を+1周期分広げた場合を示している。この場合、デューティ値は5/11と4/10となり、(C)に比べ均等なデューティとなる。
このようにパルス幅を分散させて平均のパルス幅で分解能を得る場合、ばらつきを抑えたできるだけ均等なデューティ比を得るには、パルス幅を+1周期するところは、分周比が+1周期されたところで行う方がよい。つまり図35の例では、11周期となっている第2の駆動周期と第4の駆動周期のところである。いうまでもなくどちらの場合でもパルス幅の分散による分解能改善の効果はあるが、より効果を大きくするには、同図(D)の分散が望ましい。つまり本実施形態の第1のポイントとするところは、パルス幅を分散させる場合に、パルス幅を+1周期するところを必ず、分周比が+1周期されているところから選んでいくものである。
ここで、駆動パルスの分周比が数式1に基づいて分散されている場合、パルス幅の分散を単に同じ数式で分散させればよいというわけではなく、工夫が必要になる。これが本発明の第2のポイントである。
図36は同じ方式(数式1の方式)で分散させた場合の例で、n=3(つまり駆動パルス8周期期間で分散)、Fnext[n−1:0]=3(つまり、駆動パルス8周期期間中に3つだけ分周比が+1周期されている)、Vduty[n−1:0]=4(つまり、駆動パルス8周期期間中に4つだけパルス幅が+1周期されている)とおいた例である。
図36において(A)〜(C)は駆動パルスの周期をカウントするカウンタ(図示せず)の出力波形を示し、(A)は数式1のP0に該当し、(B)は数式1のP1に該当し、(C)は数式1のP2に該当する。また、(D)〜(F)は数式1のQxの各係数を示したものである。
分散手段105dの出力(数式1から得られる解)を同図(G)に示す。Fnext[n−1:0]=3(2進数表現では011となり、数式1においてQ2=0、Q1=1、Q0=1となる)の場合、(E)と(F)の論理和が(G)となる。また、パルス幅分散を同一論理で行った場合、Vduty[n−1:0]=4(Q2=1、Q1=0、Q0=0)では図36(H)のように分散される。このように、両者の分散論理が同一であっても、パルス幅の分散でパルス幅が+1周期されるところは、分周比が+1周期されたところから優先に選ばれるわけではない。
そこで、本発明では以下の手法でこの問題を回避している。これをまずFnext[n−1:0]≧Vduty[n−1:0]の場合で説明する。今、n=4とし、Fnext[3:0]=11(2進数表現では1011)、Vduty[3:0]=5(2進数表現では0101)の場合を考える。図37(A)〜(D)は図36(A)〜(C)と同様の駆動周期カウンタの波形である。Fnext[3:0]=11の場合に分周比が+1周期されるところを同図(E)〜(H)の●印で示している。ここでVduty[3:0]の値は5(0101)であるため、分周比の分散と同一分散であれば、図37(E)〜(F)の△印のところでパルス幅が+1周期されるが、図37(I)〜(L)に示すように、P0の値を反転すれば、(I)〜(L)の△印のところで+1周期され、分周比の分散位置(以下、+1周期されるところを分散位置と記す)と適合する。これは、Vduty[3:0]が7以下の場合、必ず、図37(A)の波形でP0=0のところで分散されるため明白である。この場合はP0を反転すれば良いが、例えばFnext[3:0]=14(1110)、Vduty[3:0]=10(1010)場合は、P1を反転する。つまりFnext[3:0]の最上位ビットの値とVduty[3:0]の最上位ビットの値は共に1であるため、この部分に関しては分散位置が一致する。そこで残りの各ビット、つまりFnext[2:0](=110)とVduty[2:0](=010)を比較する。この場合、上記同様にVduty[2:0]の分散位置は、図37(B)の波形でP1=0のところで行われ、かつFnext[2]=1であるため、Fnext[2:0]の分散位置はP1=1のところを含むため、Vduty[2:0]の分散ではP1を反転してやれば、パルス幅の分散位置は必ず、分周比の分散位置から選ばれる。
このようにFnext[n−1:0]≧Vduty[n−1:0]の場合、Fnext[n−1:0]とVduty[n−1:0]を比較し、Vduty[x]=0、Fnext[x]=1となるxの最大値Xmaxを見つけ、分散周期カウンタ(図37(A)〜(D)に相当)の(n−1−Xmax)ビット目の値を反転して数式1に当てはめることにより、必ず、パルス幅の分散位置は分周比の分散位置から選ばれることになる。ここで、反転する信号は上記カウンタの上記(n−1−Xmax)ビット目だけでもよいが、Vduty[x]=0、Fnext[x]=1となる全てのxに該当するカウンタのビットを反転してもよい。これは、(n−1−Xmax)ビット目を反転することにより、これ以下のビットに相当する分散位置を全て包含するからである。また、対象となる全てのxに対応するカウンタの各ビットを反転する方が回路は簡単になる。これは、xの最大値を見つけるための回路が不要になるからである。このため図34に示す回路は全てのxに対応するビットを反転する構成としている。
ここで、分散周期カウンタ(図37(A)〜(D)に相当)の(n−1−Xmax)ビット目の値を反転する場合は次の数式のようになる。
P0・20+P1・21+…+Pn−1・2n−1(ただしPxは0あるいは1の数値)周期目の出力は、Aビット出力Vdutyのうち、下位nビットデータ(R0・20+R1・21+…+Rn−1・2n−1とおく。ただしRxは0あるいは1の数値)からS0・Rn−1+_S0・S1・Rn−2+…+_S0・_S1…_Sn−2・Sn−1・R0(ただし、_SxはSxの反転を意味し、前記Mビットの分周比データのうちの下位nビットデータが前記AビットのVdutyの下位nビットのデータより大きいとき、Qn−1−X・_Rn−1−X=1となるn−1−Xの最大値のみSx=_Pxとし、他はSx=Px、他方前記Mビットの分周比データのうちの下位nビットデータが前記AビットのVdutyの下位nビットのデータより小さいときは、_Qn−1−X・Rn−1−X=1となるn−1−Xの最大値のみSx=_Pxで与え、他はSx=Px)。
ここまでの説明は、Fnext[n−1:0]≧Vduty[n−1:0]の場合のときで説明したが、Fnext[n−1:0]<Vduty[n−1:0]のときの方式を説明する前に、まず、この方式が図35に示す回路でどのように動作するかを説明する。
比較手段109aはFnext[n−1:0]とVduty[n−1:0]を比較し、Fnext[n−1:0]≧Vduty[n−1:0]のとき1を出力する。この場合、Fnext[n−1:0]≧Vduty[n−1:0]であるため、比較手段109aの出力は1である。このため、セレクタ109d0〜109d3ではANDゲート109b1、109b3、109b5、109b7の出力が選択される。これらのANDゲートはFnext[x]=1、かつVduty[x]=0のとき1を出力し、そうでないとき0を出力する。つまり、これらのANDゲートでFnext[x]=1、かつVduty[x]=0となるxを検索している。
カウンタ109cは駆動周期カウンタで、この各ビットを反転するか、反転しないかをインバータ109e0〜109e3、セレクタ109f0〜109f3で行っている。つまりもし、Fnext[2]=1、Vduty[2]=0の場合、図34中の信号sel1が1となり、カウンタ手段109cの1ビット目Count[1]が反転される。
図34中のANDゲート109g1〜109g3は、図37の(I)〜(L)の信号を作るものである。また、ANDゲート109h0〜109h3と、ORゲート109iは図37の例では(I)〜(L)の波形の内、△印の部分を選ぶものである。このような動作によりパルス幅を分散させるときに必ず分周比の分散位置から選ばれるようになる。
次いで、Fnext[n−1:0]<Vduty[n−1:0]のときの場合を説明する。この場合の論理は逆になる。つまりFnext[n−1:0]≧Vduty[n−1:0]のときはパルス幅の分散位置を必ず分周比の分散位置から選ぶようにしていたが、Fnext[n−1:0]<Vduty[n−1:0]の場合は分周比の分散位置が、必ずパルス幅分散位置から選ばれるようにすればよい。これは、上記ではVduty[x]=0、Fnext[x]=1となるxの値を見つけるようにしていたところを、逆にVduty[x]=1、Fnext[x]=0となるxの値を見つけるようにすればよいだけである。図34に示す回路ではこの動作をANDゲート109b2、109b4、109b6、109b8で実現している。
図38は、図34に示す回路を簡単なブロック図に置き直したものである。図38において、109b_1はFnext[x]=1かつVduty[x]=0となるxを検索する第1の検索手段であり、109b_2はFnext[x]=0かつVduty[x]=1となるxを検索する第2の検索手段であり、109dは比較手段109aの比較結果を受けて、第1の検索手段109b_1と第2の検索手段109b_2の検索結果を切り換えて出力するセレクタである。つまり、セレクタ109dはFnext[x]≧Vduty[x]の場合は、第1の検索手段109b_1の検索結果を出力し、Fnext[x]<Vduty[x]の場合は、第2の検索手段109b_2の検索結果を出力する。ここで第1の検索手段109b_1は図34中のANDゲート109b1,109b3,109b5,109b7に相当し、第2の検索手段109b_2は図34中のANDゲート109b2,109b4,109b6,109b8に相当する。またセレクタ109dは図34中のセレクタ109d0〜109d3に相当する。図38の109fはセレクタ109dから出力される検索結果を受けて、カウンタ手段109cの所定のビットを反転させる反転手段である。つまり、第1の検索手段109b_1または第2の検索手段109b_2の検索条件を満たすビットについてカウンタ手段109cの出力を反転する。この反転手段109fは図34のインバータ109e0〜109e3およびセレクタ109f0〜109f3に相当する。109gはVduty[x]の値と反転手段109fの出力から、最終のパルス幅分散信号を出力する係数演算手段で、図34中のANDゲート109g1〜109g3,109h0〜109h3および109iに相当する。
図39は、Fnext[x]とVduty[x]を比較し、Vduty[x]=0、Fnext[x]=1となるxの最大値x maxを見つけ、カウンタ手段109cの(n−1−x max)ビット目のみを反転する場合のブロック図である。図39において、109jはセレクタ109dから出力される検索結果を受けて、検索されたxのうちの最大値x maxを出力する第3の検索手段である。その他の構成および動作については、図38に示すブロック図と同一であり、効果についても何ら変わらない。
このように本実施形態では、パルス幅を分散させ、所定周期の駆動パルスの中の平均のパルス幅でパルスデューティの分解能を得る方式であるため、上記図25、図28、図30の方式に比べ格段にパルス幅分解能を改善することが可能となる。これにより、電源電圧に対して滑らかなデューティ制御が可能となり、圧電トランスの駆動効率が改善され、これはバックライト部の電力削減に大きく寄与する。
また、この方式は、分散の形態がほぼ均等であるため、分散位置が特定の場所に集中することによる弊害(例えば輝度フリッカなど)がほとんど無視できる効果を有する。
また、ここでは、図25、図28、図30の方式との連動については特に図には示さないが、本実施形態6によって得られるパルス幅が分散されたパルス幅情報(図33の加算器110出力の信号)は、例えば実施形態4では図21のパルス幅演算手段107の出力信号と同じ意味を持つため、実施形態4,5によるクロックの立下りエッジを使った高分解能化と併せて用いることも可能である。
なお、各構成要素〜平均処理手段102、誤差電圧演算手段103、周波数設定手段104、分周手段105、パルス幅演算手段107、パルス幅調整手段108、パルス幅分散演算手段109、パルス幅分散手段111、比較手段109a、第1の検索手段109b_1、第2の検索手段109b_2、第3の検索手段109j、カウンタ手段109c、反転手段109fおよび係数演算手段109g〜については、ハードウエアで構成してもよいし、ソフトウエアで構成してもよいし、あるいはハードウエアとソフトウエアとのハイブリッド構成としてもよい。
産業上の利用可能性
以上詳細に説明したように、本発明の第1の解決手段によれば、制御周期を駆動パルスN周期(分散周期)のA倍(Aは自然数)とし、同一の平均周波数でA回駆動し、平滑処理手段のサンプル数Nが分散周期期間のサンプル数と等しくなるようにすることにより、駆動パルスの周波数分散によるディジタル駆動方式においても良好なバースト調光を実現することができる。これにより、他のLSIと1チップ化による低コストかつ省スペース化に有利なディジタル方式での冷陰極管駆動装置を提供でき、小型映像機器のさらなる小型化に対する効果は大きい。
また、本発明の第2の解決手段によれば、バーストパルス幅に応じて分散数を変えることにより、調光レベルを小さくすることが可能であり、広い調光範囲の実現が可能となり、その効果は大である。またこれを簡単な構成で実現できる利点も有する。
また、本発明の第3の解決手段によれば、バースト調光時においても、始動時を連続駆動とすることにより、点灯性能を劣化させずにバースト調光に移行できる。また始動時と点灯時の制御周期を変えることにより、または分散数を変えることにより、点灯時の輝度変化がほとんど無視できるレベルにまで改善でき、点灯品位を改善できる効果を有する。
また、本発明の第4の解決手段によれば、ディジタルLSIの設計手法から逸脱することなく、クロックの立下りエッジを用いた2倍精度のパルス幅分解能が得られ、これにより、ディジタル駆動方式においても広範囲な電源電圧で最適なパルス幅の駆動パルスが得られる。これは、圧電トランスを駆動する上で、効率改善による消費電力削減、サージによるFETや圧電トランスの破壊防止につながり、その効果は大きい。
また、本発明の第5の解決手段によれば、既に駆動パルスの分周比がクロックの立下りエッジを使って高精度化を図っている場合でも、この効果を妨げることなく、クロックの立下りエッジを効果的に使って駆動パルスのパルス幅を細かく調整することができ、電源電圧に応じた最適なパルス幅を得ることができる。他の効率改善による消費電力効果、サージによる破壊防止効果についても第4の解決手段と同様に得ることができる。
また、本発明の第6の解決手段によれば、パルス幅を所定周期で分散させ、所定周期の駆動パルスの中の平均のパルス幅でパルスデューティの分解能を得る方式であるため、上記第4、第5の解決手段に比べて格段に高分解能なパルス幅調整が可能となる。これにより、電源電圧に対して滑らかなデューティ制御が可能となり、圧電トランスの駆動効率がさらに改善され、これはバックライト部の電力削減に大きく寄与する。また、この方式は、分周比の分散と連動して使用できるため、従来の効果を妨げることもない。さらに、上記第4、第5の解決手段との併用も可能であり、これらを組み合わせれば、効率改善にさらに効果的に作用することはいうまでもない。
また、液晶表示装置ではバックライトの駆動制御を行う手段をディジタルで実現できるため、液晶駆動手段とバックライト駆動手段を一体化したLSIとして実現でき、映像と連動したバックライト調光や、低コスト化、省スペース化などの様々な効果を奏する。
【図面の簡単な説明】
図1は本発明の実施の形態における液晶表示装置の概略構成を示すブロック図である。
図2は本発明の実施の形態1に係る冷陰極管駆動装置のブロック図である。
図3は実施の形態1に係る冷陰極管駆動装置の動作を説明するタイミング図である。
図4は実施の形態1に係る冷陰極管駆動装置の具体的な動作を示すタイミング図である。
図5は図1は実施の形態1に係る冷陰極管駆動装置における電流検出特性を説明する図である。
図6は実施の形態1に係る冷陰極管駆動装置における電流検出位置を説明するタイミング図である。
図7は実施の形態1に係る冷陰極管駆動装置における他の平均処理方法をを説明するタイミング波形図である。
図8は実施の形態1の変形の形態に係る冷陰極管駆動装置のブロック図である。
図9は本発明の実施の形態2に係る冷陰極管駆動装置のブロック図である。
図10は実施の形態2に係る冷陰極管駆動装置の動作概念を説明するタイミング波形図である。
図11は実施の形態2に係る冷陰極管駆動装置における他の駆動パルス発生例を説明するタイミング図である。
図12は実施の形態2の変形の形態に係る冷陰極管駆動装置のブロック図である。
図13は本発明の実施の形態3に係る冷陰極管駆動装置のブロック図である。
図14は実施の形態3に係る冷陰極管駆動装置の動作概念を説明するタイミング図である。
図15は実施の形態3に係る冷陰極管駆動装置における点灯検出原理を示す波形図である。
図16は実施の形態3に係る冷陰極管駆動装置における始動から点灯への移行を説明する波形図である。
図17は実施の形態3に係る冷陰極管駆動装置の他の例を説明する波形図である。
図18は本発明の実施の形態3の変形の形態に係る冷陰極管駆動装置のブロック図である。
図19は実施の形態3の変形の形態に係る冷陰極管駆動装置の動作概念を説明するタイミング図である。
図20は本発明の実施の形態1の変形の形態に係る冷陰極管駆動装置のソフトウエア構成を説明するフローチャートである。
図21は本発明の実施の形態4の変形の形態に係る冷陰極管駆動装置のブロック図である。
図22は実施の形態4における分周手段の動作を説明するタイミング図である。
図23は実施の形態4における電源電圧検出手段を示すブロック図である。
図24は実施の形態4における電源電圧と最適デューティの関係の一例を示す図である。
図25は実施の形態4におけるパルス幅調整手段の実現例を示す回路図である。
図26は実施の形態4におけるパルス幅調整手段の動作を説明するタイミング波形図である。
図27は実施の形態4におけるパルス幅調整手段の動作を説明するタイミング波形図である。
図28は実施の形態4におけるパルス幅調整手段の他の実現例を示す回路図である。
図29は実施の形態4におけるパルス幅調整手段の他の実現例の動作を説明するタイミング波形図である。
図30は本発明の実施の形態5における冷陰極管駆動装置のパルス幅調整手段の構成を示すブロック図である。
図31は実施の形態5における冷陰極管駆動装置の動作概念を説明するタイミング図である。
図32は実施の形態5における冷陰極管駆動装置の原理を示す波形図である。
図33は本発明の実施の形態6における冷陰極管駆動装置の構成を示すブロック図である。
図34は実施の形態6におけるパルス幅分散演算手段の実現例を示す回路図である。
図35は実施の形態6におけるパルス幅分散演算手段の分散手法を説明する波形図である。
図36は実施の形態6におけるパルス幅分散演算手段の第1の分散例を示す波形図である。
図37は実施の形態6におけるパルス幅分散演算手段の第2の分散例を示す波形図である。
図38は実施の形態6におけるパルス幅分散演算手段(図34)を簡略化したブロック図である。
図39は実施の形態6におけるパルス幅分散演算手段(図34)を簡略化した別の形態のブロック図である。
図40は圧電トランスの周波数特性を示す図である。
図41は従来の圧電トランス駆動の原理図である。
図42は従来の圧電トランス駆動の各部波形図である。
図43は従来のディジタル駆動方式を説明する波形図である。
図44は従来のバースト調光を実現するブロック図である。
図45は従来のバースト調光方法を説明する図である。
図46は従来のバースト調光での始動方法を説明する波形図である。
図47は従来のバースト調光での他の始動方法を説明する波形図である。
図48は従来の圧電トランス駆動の課題を説明する波形図である。
図49は従来のディジタル方式の冷陰極管駆動装置のデューティ比調整の分解能を示す図である。
図50は 従来のディジタル方式の冷陰極管駆動装置の分周比の高分解能化を実現するブロック図である。
図51は従来のディジタル方式の冷陰極管駆動装置の分周比の高分解能化の動作を説明する波形図である。
Claims (34)
- 入力電圧の周波数に応じて変化する出力電圧を負荷である冷陰極管に出力する圧電トランスと、
前記冷陰極管に流れる電流を検出し、その電流量をディジタルデータに変換するデータ変換手段と、
前記データ変換手段の出力データを所定のタイミングで平滑する平滑処理手段と、
前記平滑処理手段から得られる平滑データと基準データとを比較し、その差分に相当する誤差データを出力する誤差電圧演算手段と、
前記誤差データに基づいて前記駆動パルスの周波数を設定する周波数設定手段と、
所定の周波数のクロックを分周して前記駆動パルスN周期期間である分散周期で前記周波数設定手段から出力される周波数データに対応した平均周波数の駆動パルスを発生させる分周手段と、
予め決められた回数A(A≧2)だけ前記平均周波数で同一駆動を行うように制御周期をコントロールする制御コントローラと、
外部から与えられる調光レベルに応じたデューティ幅でかつ前記制御コントローラから出力される周波数のパルスを発生させるバーストパルス発生手段と、
前記バーストパルス発生手段の出力値に応じて、前記分周手段からの駆動パルスの出力をON・OFFする出力イネーブル手段と、
前記出力イネーブル手段からの駆動パルスによるスイッチングで直交変換した上で前記圧電トランスに出力する電力増幅手段とを含む冷陰極管駆動装置。 - 前記平滑処理手段は、前記バーストパルス発生手段が生成するバーストパルスのパルス幅に応じて、その平滑するデータの取得範囲が前記分散周期の整数倍単位で可変されるように構成されている請求項1に記載の冷陰極管駆動装置。
- 前記平滑処理手段は、平均処理を行うように構成されている請求項1に記載の冷陰極管駆動装置。
- 前記平滑処理手段、前記誤差電圧演算手段、前記周波数設定手段、前記分周手段、前記制御コントローラ、前記バーストパルス発生手段および前記出力イネーブル手段からなる制御処理手段がソフトウエアで構成されている請求項1に記載の冷陰極管駆動装置。
- 液晶パネルと、
前記液晶パネルのバックライトである冷陰極管と、
請求項1に記載の冷陰極管駆動装置とを含み、
前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続されている液晶表示装置。 - 入力電圧の周波数に応じて変化する出力電圧を負荷である冷陰極管に出力する圧電トランスと、
前記冷陰極管に流れる電流を検出し、その電流量をディジタルデータに変換するデータ変換手段と、
前記データ変換手段の出力データを所定のタイミングで平滑する平滑処理手段と、
前記平滑処理手段から得られる平滑データと基準データとを比較し、その差分に相当する誤差データを出力する誤差電圧演算手段と、
前記誤差データに基づいて前記駆動パルスの周波数を設定する周波数設定手段と、
所定の周波数のクロックを分周して前記駆動パルスN周期期間である分散周期で前記周波数設定手段から出力される周波数データに対応した平均周波数の駆動パルスを発生させる分周手段と、
予め決められた回数A×k(A≧2、kは前記分散周期に応じて変動する値)だけ前記平均周波数で同一駆動を行うように制御周期をコントロールする制御コントローラと、
外部から与えられる調光レベルに応じたデューティ幅でかつ前記制御コントローラから出力される周波数のパルスを発生させるバーストパルス発生手段と、
前記バーストパルス発生手段から出力されるバーストパルス幅に連動して前記分散周期を決める前記Nおよびkの値を設定する分散数調整手段と、
前記バーストパルス発生手段の出力値に応じて、前記分周手段からの駆動パルスの出力をON・OFFする出力イネーブル手段と、
前記出力イネーブル手段からの駆動パルスによるスイッチングで直交変換した上で前記圧電トランスに出力する電力増幅手段とを含む冷陰極管駆動装置。 - 前記平滑処理手段は、前記バーストパルス発生手段が生成するバーストパルスのパルス幅に応じて、その平滑するデータの取得範囲が前記分散周期の整数倍単位で可変されるように構成されている請求項6に記載の冷陰極管駆動装置。
- 前記平滑処理手段は、平均処理を行うように構成されている請求項6に記載の冷陰極管駆動装置。
- 前記分散数調整手段は、前記制御コントローラによる制御周期が前記Nの値に関わらず一定になるように、前記kの値を決めるように構成されている請求項6に記載の冷陰極管駆動装置。
- 前記分散数調整手段は、前記バーストパルス発生手段から出力されるバーストパルスのデューティに連動して、前記制御コントローラの前記Aの値を調整するように構成されている請求項6に記載の冷陰極管駆動装置。
- 前記平滑処理手段、前記誤差電圧演算手段、前記周波数設定手段、前記分周手段、前記制御コントローラ、前記バーストパルス発生手段、前記分散数調整手段および前記出力イネーブル手段からなる制御処理手段がソフトウエアで構成されている請求項6に記載の冷陰極管駆動装置。
- 液晶パネルと、
前記液晶パネルのバックライトである冷陰極管と、
請求項6に記載の冷陰極管駆動装置とを含み、
前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続されている液晶表示装置。 - 入力電圧の周波数に応じて変化する出力電圧を負荷である冷陰極管に出力する圧電トランスと、
前記冷陰極管に流れる電流および前記冷陰極管の入力電圧を検出し、それぞれの電気量をディジタルデータに変換するデータ変換手段と、
前記データ変換手段の出力から点灯を検出する点灯検出手段と、
前記データ変換手段の出力データを所定のタイミングで平滑する平滑処理手段と、
前記平滑処理手段から得られる平滑データと基準データとを比較し、その差分に相当する誤差データを出力する誤差電圧演算手段と、
前記誤差データに基づいて前記駆動パルスの周波数を設定する周波数設定手段と、
所定の周波数のクロックを分周して前記駆動パルスN周期期間である分散周期で前記周波数設定手段から出力される周波数データに対応した平均周波数の駆動パルスを発生させる分周手段と、
予め決められた回数A(A≧2)だけ前記平均周波数で同一駆動を行うように制御周期をコントロールする制御コントローラと、
前記点灯検出手段から出力される点灯検出パルスに連動して前記回数Aの値を切り換える制御周期切換手段と、
前記点灯検出手段から出力される点灯検出パルスに連動して外部から与えられる調光レベルと別途設定された調光レベルとを切り換える調光レベル切換手段と、
前記調光レベル切換手段の出力に応じたデューティ幅でかつ前記制御コントローラから出力される周波数のパルスを発生させるバーストパルス発生手段と、
前記バーストパルス発生手段の出力値に応じて、前記分周手段からの駆動パルスの出力をON・OFFする出力イネーブル手段と、
前記出力イネーブル手段からの駆動パルスによるスイッチングで直交変換した上で前記圧電トランスに出力する電力増幅手段とを含む冷陰極管駆動装置。 - 前記制御周期切換手段で設定される制御周期を示すAの値は、点灯時に対し始動時の値の方が小さくなるように設定されている請求項13に記載の冷陰極管駆動装置。
- 前記分周手段の分散周期は、前記点灯検出手段から出力される点灯検出パルスに連動して切り換え、貫通点灯時の分散周期よりも始動時の分散周期の方が小さくなるように設定されている請求項13に記載の冷陰極管駆動装置。
- 前記調光レベル切換手段は、前記点灯検出手段から出力される点灯検出パルスが非点灯を示す値のときは100%連続駆動を示す調光レベルを出力するように構成されている請求項13に記載の冷陰極管駆動装置。
- 前記平滑処理手段、前記誤差電圧演算手段、前記周波数設定手段、前記分周手段、前記制御コントローラ、前記制御周期切換手段、前記調光レベル切換手段、前記バーストパルス発生手段および前記出力イネーブル手段からなる制御処理手段がソフトウエアで構成されている請求項13に記載の冷陰極管駆動装置。
- 液晶パネルと、
前記液晶パネルのバックライトである冷陰極管と、
請求項13に記載の冷陰極管駆動装置とを含み、
前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続されている液晶表示装置。 - 圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し、前記圧電トランスに出力する冷陰極管駆動装置であって、
前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、
前記分周比情報に基づいて分周比を分散する状態のパルスである分散パルスを生成する分周手段と、
電源電圧を検出し電源電圧情報を出力する電源電圧検出手段と、
前記電源電圧情報と前記分周比情報とに基づいて前記分散パルスについてのパルス幅情報を演算するパルス幅演算手段と、
前記パルス幅情報に基づいて前記分散パルスのパルス幅を拡張した拡張パルスを生成するとともに、前記パルス幅情報に基づいて前記分散パルスと前記拡張パルスとを切り換えて圧電トランスの駆動素子に対して出力するパルス幅調整手段とを含む冷陰極管駆動装置。 - 前記パルス幅演算手段は、前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力するように構成され、
前記パルス幅調整手段は、
前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形するパルス幅整形手段と、
前記パルス幅整形手段の出力をパルス幅が拡張された拡張パルスに変換する1つ以上のパルス幅拡張手段と、
前記パルス幅情報の小数部の値に応じて前記パルス幅拡張手段と前記パルス幅整形手段の出力を切り換えて出力する切換手段とを含む状態に構成されている請求項19に記載の冷陰極管駆動装置。 - 圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、
前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、
基準の分周比Dに対し前記駆動パルスのK周期の期間にL回(L<N)、D+1の分周比の分散パルスを生成する分周手段と、
電源電圧を検出する電源電圧検出手段と、
前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力するパルス幅演算手段と、
前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形するパルス幅整形手段と、
前記パルス幅整形手段の出力をパルス幅が拡張された拡張パルスに変換する1つ以上のパルス幅拡張手段と、
前記パルス幅情報の小数部の値に応じて前記パルス幅拡張手段と前記パルス幅整形手段の出力を切り換えて圧電トランスの駆動素子に対して出力する切換手段とを含む冷陰極管駆動装置。 - 前記パルス幅拡張手段は、前記パルス幅整形手段の出力をそれぞれの遅延差が前記クロックの1周期より短く設定されてパルス幅が拡張された拡張パルスに変換する遅延微調整手段を有している請求項20または請求項21に記載の冷陰極管駆動装置。
- 前記遅延微調整手段は、クロックの立下りエッジでラッチするフリップフロップで構成されている請求項22に記載の冷陰極管駆動装置。
- 圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、
前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、
前記分周比情報に基づいて分周比を分散する状態の分散パルスを生成する分周手段と、
入力の電源電圧を検出する電源電圧検出手段と、
前記電源電圧情報と前記分周比情報とに基づいて前記分散パルスについてのパルス幅情報を演算するパルス幅演算手段と、
前記パルス幅情報に基づいて前記分散パルスのパルス幅を0.5クロック幅拡張した拡張パルスを生成するとともに、前記分散パルスおよび前記拡張パルスのそれぞれを0.5クロック幅遅延させた遅延パルスおよび遅延拡張パルスを生成し、前記パルス幅情報に基づいて前記分散パルス、前記拡張パルス、前記遅延パルスおよび前記遅延拡張パルスを切り換えて圧電トランスの駆動素子に対して出力するパルス幅調整手段とを含む冷陰極管駆動装置。 - 前記パルス幅演算手段は、前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力するように構成され、
前記パルス幅調整手段は、
前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形するパルス幅整形手段と、
前記パルス幅整形手段の出力をクロックの立上りエッジでラッチする1クロック周期遅延手段と、
前記パルス幅整形手段の出力をクロックの立下りエッジでラッチする0.5クロック周期遅延手段と、
前記Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ前記分周比がDのときに前記パルス幅整形手段の出力を出力し、前記Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ前記分周比がD+1のときに前記0.5クロック周期遅延手段の出力を出力し、前記Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ前記分周比がDのときに前記0.5クロック周期遅延手段の出力と前記パルス幅整形手段の出力との論理和を出力し、前記Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ前記分周比がD+1のときに前記0.5クロック周期遅延手段の出力と前記1クロック周期遅延手段の出力との論理和を圧電トランスの駆動素子に対して出力する切換手段から構成されている請求項24に記載の冷陰極管駆動装置。 - 圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、
前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、
基準の分周比Dに対し前記駆動パルスのK周期の期間にL回(L<N)、D+1の分周比の分散パルスを生成する分周手段と、
入力の電源電圧を検出する電源電圧検出手段と、
前記電源電圧検出手段による前記電源電圧情報と前記周波数設定手段による前記分周比情報から前記分散パルスについてのパルス幅情報をクロック1周期以下に相当する小数部を含むデータとして出力するパルス幅演算手段と、
前記分周手段が出力する前記分散パルスのパルス幅を前記パルス幅情報の整数部に対応する値に整形するパルス幅整形手段と、
前記パルス幅整形手段の出力をクロックの立上りエッジでラッチする1クロック周期遅延手段と、
前記パルス幅整形手段の出力をクロックの立下りエッジでラッチする0.5クロック周期遅延手段と、
前記Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ前記分周比がDのときに前記パルス幅整形手段の出力を出力し、前記Aビットのパルス幅情報の下位1ビットの値がロウレベルでかつ前記分周比がD+1のときに前記0.5クロック周期遅延手段の出力を出力し、前記Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ前記分周比がDのときに前記0.5クロック周期遅延手段の出力と前記パルス幅整形手段の出力との論理和を出力し、前記Aビットのパルス幅情報の下位1ビットの値がハイレベルでかつ前記分周比がD+1のときに前記0.5クロック周期遅延手段の出力と前記1クロック周期遅延手段の出力との論理和を圧電トランスの駆動素子に対して出力する切換手段とを含む冷陰極管駆動装置。 - 圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、
前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、
前記分周比情報に基づいて分周比を分散する状態の分散パルスを生成する分周手段と、
入力の電源電圧を検出する電源電圧検出手段と、
前記電源電圧情報と前記分周比情報とに基づいて前記分散パルスについてのパルス幅情報を演算するパルス幅演算手段と、
前記パルス幅演算手段からのパルス幅情報を入力し所要のタイミングで前記パルス幅情報を増大して出力するパルス幅分散手段と、
前記分散パルスのパルス幅を前記パルス幅分散手段の出力に応じたパルス幅に調整して圧電トランスの駆動素子に対して出力するパルス幅調整手段とを含む冷陰極管駆動装置。 - 前記パルス幅演算手段は、前記電源電圧情報と前記周波数設定手段で得られた分周比情報に基づいて前記パルス幅情報をAビットデータとして出力するように構成され、
前記パルス幅分散手段は、前記分散パルス2のn乗周期の期間に前記Aビットのパルス幅情報のうち下位nビットで示される回数だけ前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えて出力するように構成されている請求項27に記載の冷陰極管駆動装置。 - 圧電トランスの負荷である冷陰極管における電気量と基準の電気量との差分に相当する分周比に応じて所定周波数のクロックを分周した駆動パルスを生成し前記圧電トランスに出力する冷陰極管駆動装置であって、
前記差分の情報から前記駆動パルスについての分周比情報を求める周波数設定手段と、
基準の分周比Dに対し前記散駆動パルスのK周期の期間にL回(L<N)、D+1の分周比の分散パルスを生成する分周手段と、
入力の電源電圧を検出する電源電圧検出手段と、
前記電源電圧情報と前記周波数設定手段で得られた分周比情報に基づいて前記パルス幅情報をAビットデータとして出力するパルス幅演算手段と、
前記分散パルス2のn乗周期の期間に前記Aビットのパルス幅情報のうち下位nビットで示される回数だけ前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えて圧電トランスの駆動素子に対して出力するパルス幅分散手段とを含む冷陰極管駆動装置。 - 前記パルス幅分散手段は、前記分散パルスのパルス幅デューティ比が概ね一定になるように分散パルスを分散するように構成され、
前記分周手段は、前記パルス幅デューティ比を概ね一定にするために、所定の周波数のクロックをMビットの前記分周比情報の上位M−nビットのデータで示される分周比Dで分周する分周手段と、
前記分散パルスの2のn乗周期の期間に前記Mビットの分周比情報のうち下位nビットで示される回数だけ1を出力し前記分周手段の分周比をD+1にする分周比分散手段とで構成され、
前記パルス幅分散手段は、前記分周比分散手段の出力が1のときを選んで前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えるように構成されている請求項27から請求項29までのいずれかに記載の冷陰極管駆動装置。 - 前記分周比分散手段は、
前記パルス幅分散手段が、前記分周比分散手段の出力が1のときを選んで前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えるために、
Px、QxおよびRxを0あるいは1の数値とし、_Px、_Sx、_RxはそれぞれPx、Sx、Rxの反転を意味するとして、
分散パルスの(P0・20+P1・21+…+Pn−1・2n−1)周期目の出力については、
前記周波数設定手段から出力されるMビットデータのうちの下位nビットデータ
(Q0・20+Q1・21+…+Qn−1・2n−1)
から、
(P0・Qn−1+_P0・P1・Qn−2+…+_P0・_P1…_Pn−2・Pn−1・Q0)
とするように構成され、
前記パルス幅分散手段の(P0・20+P1・21+…+Pn−1・2n−1)周期目のパルス幅加算値については、
前記Mビットの分周比データのうちの下位nビットデータが前記Aビットのパルス幅情報の下位nビットのデータより大きいときは、
Sx=(Qn−1−X・_Rn−1−X)・_Px+_(Qn−1−X・_Rn−1−X)・Px
で、
前記Mビットの分周比データのうちの下位nビットデータが前記Aビットのパルス幅情報の下位nビットのデータより小さいときは、
Sx=(_Qn−1−X・Rn−1−X)・_Px+_(_Qn−1−X・Rn−1−X)・Px
を満たすことを条件に、
前記下位nビットの分周比分散データと前記パルス幅情報の下位nビットデータを比較する比較手段と、
前記下位nビットの分周比分散データと前記パルス幅情報の下位nビットデータの各ビットの値がそれぞれ1と0となるビットを検索する第1の検索手段と、
前記下位nビットの分周比分散データと前記パルス幅情報の下位nビットデータの各ビットの値がそれぞれ0と1となるビットを検索する第2の検索手段と、
前記比較手段において前記下位nビットの分周比分散データが前記パルス幅情報の下位nビットデータより大きいときは前記第1の検索手段の結果を出力し、他方小さいときは前記第2の検索手段の結果を出力する切換手段と、
前記駆動パルスの2のn乗周期に相当する期間をカウントするカウンタ手段と、
前記切換手段の出力を受けて、前記カウンタ手段の所定のビットを反転させる反転手段から構成されて、
前記Sxを得るように構成されている請求項27から請求項29までのいずれかに記載の冷陰極管駆動装置。 - 前記パルス幅分散手段は、
前記分周比分散手段の出力が1のときを選んで前記Aビットのパルス幅情報の上位A−nビットのデータ値に1を加えるために、
Px、QxおよびRxを0あるいは1の数値とし、_Px、_SxはそれぞれPx、Sxの反転を意味するとして、
分散パルスの(P0・20+P1・21+…+Pn−1・2n−1)周期目の出力については、
前記周波数設定手段から出力されるMビットデータのうちの下位nビットデータ
(Q0・20+Q1・21+…+Qn−1・2n−1)
から、
(P0・Qn−1+_P0・P1・Qn−2+…+_P0・_P1…Pn−2・Pn−1・Q0)
とするように構成され、
前記パルス幅分散手段の(P0・20+P1・21+…+Pn−1・2n−1)周期目のパルス幅加算値については、
前記Mビットの分周比データのうちの下位nビットデータが前記Aビットのパルス幅情報の下位nビットのデータより大きいときは、
Qn−1−X・_Rn−1−X=1となるn−1−Xの最大値のみSx=_Pxとし、他はSx=Px、
とし、
他方、前記Mビットの分周比データのうちの下位nビットデータが前記Aビットのパルス幅情報の下位nビットのデータより小さいときは、
_Qn−1−X・Rn−1−X=1となるn−1−Xの最大値のみSx=_Pxで与え、他はSx=Pxとすることを満たすことを条件に、
前記下位nビットの分周比分散データと前記パルス幅情報の下位nビットデータを比較する比較手段と、
前記下位nビットの分周比分散データと前記パルス幅情報の下位nビットデータの各ビットの値がそれぞれ1と0となるビットを検索する第1の検索手段と、
前記下位nビットの分周比分散データと前記パルス幅情報の下位nビットデータの各ビットの値がそれぞれ0と1となるビットを検索する第2の検索手段と、
前記比較手段において前記下位nビットの分周比分散データが前記パルス幅情報の下位nビットデータより大きいときは前記第1の検索手段の結果を出力し、他方小さいときは前記第2の検索手段の結果を出力する切換手段と、
前記切換手段から出力される検索結果のうち最も最上位ビットを検索する第3の検索手段と、
前記駆動パルスの2のn乗周期に相当する期間をカウントするカウンタ手段と、
前記第3の検索手段の出力を受けて、前記カウンタ手段の所定のビットを反転させる反転手段から構成されて、
前記Sxを得るように構成されている請求項27から請求項29までのいずれかに記載の冷陰極管駆動装置。 - 前記周波数設定手段の前段にさらに、
前記冷陰極管に流れる電流を検出する電流検出手段と、
前記電流検出手段から得られる正弦波状の電圧を概略直流電圧に変換する整流手段と、
前記整流された電圧信号をディジタル信号に変換するA/Dコンバータと、
前記A/Dコンバータの出力データを平滑化する平滑処理手段と、
外部から与えられる基準データと前記平滑処理手段の出力データとの差データを定数倍し誤差データとして前記周波数設定手段に対して出力する誤差電圧演算手段
とを含んでいる請求項19から請求項32までのいずれかに記載の冷陰極管駆動装置。 - 液晶パネルと、
前記液晶パネルのバックライトである冷陰極管と、
請求項19から請求項32までのいずれかに記載の冷陰極管駆動装置とを含み、
前記冷陰極管駆動装置における前記圧電トランスが前記冷陰極管に接続されている液晶表示装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001194084 | 2001-06-27 | ||
JP2001194084 | 2001-06-27 | ||
JP2001369851 | 2001-12-04 | ||
JP2001369851 | 2001-12-04 | ||
PCT/JP2002/006391 WO2003003555A1 (en) | 2001-06-27 | 2002-06-26 | Cold-cathode driver and liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2003003555A1 true JPWO2003003555A1 (ja) | 2004-10-21 |
JP4227892B2 JP4227892B2 (ja) | 2009-02-18 |
Family
ID=26617624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003509616A Expired - Fee Related JP4227892B2 (ja) | 2001-06-27 | 2002-06-26 | 冷陰極管駆動装置および液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6903517B2 (ja) |
EP (1) | EP1401091A4 (ja) |
JP (1) | JP4227892B2 (ja) |
WO (1) | WO2003003555A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020106308A1 (en) * | 2001-02-02 | 2002-08-08 | Zweifel Ronald A. | Microdrop dispensing apparatus |
CN101151792B (zh) * | 2005-03-31 | 2010-08-11 | 富士通株式会社 | 交流电源装置 |
JP4721431B2 (ja) * | 2006-02-24 | 2011-07-13 | キヤノン株式会社 | 電源、画像形成装置およびic |
US8193719B2 (en) | 2006-09-05 | 2012-06-05 | Microchip Technology Incorporated | Using pulse density modulation for controlling dimmable electronic lighting ballasts |
US7642735B2 (en) | 2006-09-05 | 2010-01-05 | Microchip Technology Incorporated | Using pulse density modulation for controlling dimmable electronic lighting ballasts |
JP2008275978A (ja) * | 2007-05-01 | 2008-11-13 | Funai Electric Co Ltd | 液晶表示装置及び液晶テレビジョン |
US8040018B2 (en) * | 2007-08-01 | 2011-10-18 | Samsung Electronics Co., Ltd. | Piezoelectric transformer type high-voltage power apparatus and image forming apparatus |
US7973520B2 (en) * | 2007-08-01 | 2011-07-05 | Samsung Electronics Co., Ltd. | Piezoelectric transformer type high-voltage power apparatus and image forming apparatus |
US7903437B2 (en) * | 2008-04-21 | 2011-03-08 | Zippy Technology Corp. | Frequency-changing voltage regulation circuit |
JP5394041B2 (ja) * | 2008-10-29 | 2014-01-22 | 株式会社沖データ | 電源装置及び画像形成装置 |
JP5247513B2 (ja) * | 2009-02-12 | 2013-07-24 | 株式会社沖データ | 電源装置及び画像形成装置 |
JP4902708B2 (ja) * | 2009-08-27 | 2012-03-21 | 株式会社沖データ | 電源装置及び画像形成装置 |
JP5303633B2 (ja) * | 2011-12-27 | 2013-10-02 | 株式会社沖データ | 電源制御装置及び電源制御方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69620517T2 (de) * | 1995-08-07 | 2002-11-07 | Nec Corp | Umwandler wobei ein piezoelektrisches Transformatoreingangssignal durch ein pulsbreitenmoduliertes Signal frequenzmoduliert wird |
EP0782374B1 (en) * | 1995-12-26 | 1999-10-27 | Tokin Corporation | Inverter circuit for lighting a cold-cathode tube by the use of a piezoelectric transformer |
CN1118924C (zh) * | 1997-02-06 | 2003-08-20 | 太平洋水泥株式会社 | 压电式变压器的控制电路及控制方法 |
JPH10247593A (ja) * | 1997-03-05 | 1998-09-14 | Nec Corp | インバータおよびその駆動方法 |
JP3629939B2 (ja) * | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
US6153962A (en) * | 1998-09-21 | 2000-11-28 | Murata Manufacturing Co., Ltd. | Piezoelectric transformer inverter |
JP3510805B2 (ja) | 1998-10-21 | 2004-03-29 | 松下電器産業株式会社 | 圧電トランス駆動回路 |
KR100382951B1 (ko) | 1998-10-21 | 2003-05-09 | 마쯔시다덴기산교 가부시키가이샤 | 압전트랜스의 구동회로 |
JP3494037B2 (ja) | 1998-11-02 | 2004-02-03 | 松下電器産業株式会社 | 圧電トランスの駆動回路 |
JP3063755B1 (ja) * | 1999-04-08 | 2000-07-12 | 株式会社村田製作所 | 圧電トランスインバ―タ |
-
2002
- 2002-06-26 US US10/362,943 patent/US6903517B2/en not_active Expired - Fee Related
- 2002-06-26 EP EP02743726A patent/EP1401091A4/en not_active Withdrawn
- 2002-06-26 JP JP2003509616A patent/JP4227892B2/ja not_active Expired - Fee Related
- 2002-06-26 WO PCT/JP2002/006391 patent/WO2003003555A1/ja not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP1401091A4 (en) | 2005-09-28 |
JP4227892B2 (ja) | 2009-02-18 |
US20040100592A1 (en) | 2004-05-27 |
WO2003003555A1 (en) | 2003-01-09 |
US6903517B2 (en) | 2005-06-07 |
EP1401091A1 (en) | 2004-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2003003555A1 (ja) | 冷陰極管駆動装置および液晶表示装置 | |
US7034800B2 (en) | Driving circuit and driving method for piezoelectric transformer, backlight apparatus, liquid crystal display apparatus, liquid crystal monitor, and liquid crystal TV | |
EP2194636B1 (en) | Power supply circuit of display device and display device using the same | |
US4975692A (en) | Apparatus for driving electroluminescence panel | |
US6407480B1 (en) | Circuit for driving piezoelectric transformer | |
US20050212462A1 (en) | Low-visual noise, jitterized pulse width modulation brightness control circuit | |
JP2005229794A (ja) | バックライトインバータの一定光出力のための周波数フィードフォワード | |
US20050195182A1 (en) | Power supply circuit and display system | |
US20070024574A1 (en) | Liquid crystal display including phase locked loop circuit for controlling frequency of backlight driving signal | |
US7459865B2 (en) | Cold cathode tube lighting device, tube current detecting circuit used in cold cathode tube lighting device, tube current controlling method and integrated circuit | |
JP3729600B2 (ja) | 遅延制御回路 | |
JP3510805B2 (ja) | 圧電トランス駆動回路 | |
US7759875B2 (en) | Backlight module and current providing circuit thereof | |
US20050146496A1 (en) | Selectable continuous and burst mode backlight voltage inverter | |
US6911787B2 (en) | Driving method and driving circuit for piezoelectric transformer, cold-cathode tube light-emitting apparatus, liquid crystal panel and device with built-in liquid crystal panel | |
KR20050022847A (ko) | 저잡음 광원 동작 회로 및 방법 | |
JP2001282189A (ja) | 液晶表示装置 | |
JP2001075539A (ja) | 液晶表示装置 | |
KR100607707B1 (ko) | 드라이버 ic 파워 시퀀스 제어장치 및 방법 | |
JP2000188880A (ja) | 圧電素子駆動回路及びその制御方法 | |
US7245091B2 (en) | Inverter capable of switching working frequency | |
JP3215785B2 (ja) | 超音波モータの周波数制御およびパルス幅制御による速度制御回路 | |
US11881768B2 (en) | Methods and apparatus for adaptively controlling direct current-direct current converter precision | |
JPH05198384A (ja) | バックライトの輝度調整回路 | |
KR100334754B1 (ko) | 냉음극 형광등용 인버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |