JP2001075539A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 低消費電力化、省スペース化、および低コス
ト化を実現することのできる液晶表示装置を提供する。 【解決手段】 本発明の液晶表示装置は、表示パネル２
１と、表示パネル２１の走査線側に線順次に所定の電圧
を印加する走査線駆動回路３と、データ線側に表示デー
タに応じて所定の変調電圧を印加するデータ線駆動回路
２と、表示パネル２１の駆動に必要で走査線駆動回路３
に入力する電圧値ＶＡを電位線１７ａに出力する昇圧回
路１６と、データ線駆動回路２に内蔵して昇圧回路１６
へのスイッチング制御信号１ａを生成するスイッチング
制御回路１と、走査線駆動回路３に内蔵するフィードバ
ック抵抗１９と、昇圧回路１６の電位線７ａに接続して
電圧値ＶＢを生成する負電圧生成回路４と、データ線駆
動回路２に入力する電圧値Ｖ１の電源１２１と、電圧値
Ｖ１の１／２の電圧値ＶＭを生成する抵抗素子１２３と
抵抗素子１２５とコンデンサ１２７と、を含む。。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にマトリクス配置した複数の走査線と複数のデー
タ線を有し、データ線に印加する変調信号と走査線に線
順次に印加する書き込み電圧との差電圧により液晶素子
の点灯、非点灯を行う液晶表示装置、およびそのための
電圧生成回路に関する。

【０００２】

【従来の技術】近年、液晶表示装置は、軽量、薄型、小
型、低消費電力などの特徴から、ほとんどの電子機器に
用いられている。

【０００３】特に、携帯機器などの電池駆動を行う物に
ついてはさらなる低消費電力化の要求が強くバックライ
トが不要な反射型液晶表示装置の開発も進んでいる。ま
た、携帯機器などにおいては薄型、小型化についても重
要な課題であり、液晶表示装置の周辺回路においても部
品削減、小型化の要求が強い。

【０００４】図５を参照して従来の液晶表示装置につい
て説明する。液晶表示装置は、表示パネル１１９と、表
示パネル１１９の走査線側に線順次に所定の電圧を印加
する走査線駆動回路１１５と、データ線側に表示データ
に応じて所定の変調電圧を印加するデータ線駆動回路１
１７と、表示パネル１１９の駆動に必要で走査線駆動回
路１１５に入力する電圧値ＶＡを生成するＤＣＤＣコン
バータ１００と、ＤＣＤＣコンバータ１００の出力を極
性反転して電圧値ＶＢを生成する反転回路１１３と、デ
ータ線駆動回路１１７に入力する電圧値Ｖ１の電源と、
電圧値Ｖ１の１／２の電圧値ＶＭを生成する抵抗素子１
２３と抵抗素子１２５と、を含む。

【０００５】走査線駆動回路１１５は、シフトレジスタ
（図示せず）とアナログスイッチ（図示せず）を備え、
データ線駆動回路１１７はシフトレジスタ（図示せず）
とラッチ回路（図示せず）とアナログスイッチ（図示せ
ず）を備える。

【０００６】図７を参照して、走査線駆動回路１１５の
動作例を説明する。外部から送られる（図示せず）ラッ
チパルスＬＰと交流化信号Ｍにより、選択されたライン
に対して選択期間の間は入力される電圧値ＶＡ１６１ま
たは電圧値ＶＢ１６９をアナログスイッチで選択印加
し、非選択期間の間は電圧値ＶＭ１６５を選択印加す
る。

【０００７】Ｙｉラインへの印加波形１７１は、フレー
ム１ではラッチパルスＬＰ、交流化信号Ｍにより、Ｙｉ
ライン選択期間の間は電圧値ＶＡ１６１を印加する。ま
た、次のフレーム２では、ラッチパルスＬＰと交流化信
号Ｍにより、Ｙｉライン選択期間の間は電圧値ＶＢ１６
９を印加する。一方非選択期間においては電圧値ＶＭ１
６５を印加する。同様にＹｉ＋１ラインへの印加波形１
７３も、フレーム１では電圧値ＶＢ１６９を印加し、フ
レーム２では電圧値ＶＡ１６１を印加する。

【０００８】液晶表示装置の場合には、液晶に直流成分
を印加すると液晶が劣化するために、長時間において直
流を印加しない駆動が必要である。このため電圧値ＶＭ
１６５に対して対称な波形を印加する必要がある。後で
駆動波形から導くが、電圧値ＶＡ１６１、ＶＭ１６５、
ＶＢ１６９の間に以下の式１を満たす必要がある。 ＶＡ−ＶＭ＝ＶＭ−ＶＢ （式１）

【０００９】図８を参照して、データ線駆動回路１１７
の動作例を説明する。外部から送られたラッチパルスＬ
Ｐと交流化信号Ｍとデータ信号Ｄにより、データ線駆動
回路１１７に入力される電圧値Ｖ１の電圧１７５と電圧
値ＶＳの電圧１６７をアナログスイッチで選択して印加
する。

【００１０】このとき、電圧値Ｖ１は電圧値ＶＳと電圧
値ＶＭの間に次の式２が成り立つように生成する。 Ｖ１＝２×ＶＭ （式２）

【００１１】次に、Ｘｉライン目のデータ線への印加波
形１７７について説明する。印加波形１７７はラッチパ
ルスＬＰと交流化信号Ｍとデータ信号Ｄによりデータが
点灯状態であれば実線１７７で示すように、交流化信号
ＭがＨＩの時には電圧値Ｖ１を選択し、ＬＯの時には電
圧値ＶＳを選択する電圧を印加する。また、非点灯状態
であれば波線１７６で示すように、交流化信号ＭがＨＩ
の時には電圧値ＶＳを選択し、ＬＯの時には電圧値Ｖ１
を選択する電圧を印加する。

【００１２】いま、（Ｘｉ，Ｙｉ）の位置の画素が点灯
状態であれば、フレーム１のＹｉライン選択期間では電
圧値ＶＳの電圧１６７が印加され、フレーム２のライン
選択期間では電圧値Ｖ１１７５の電圧が印加される。

【００１３】Ｙｉラインへの印加波形を波形１７１に示
し、（Ｘｉ，Ｙｉ）の画素への点灯表示の時の印加波形
を波形１７９に示し、（Ｘｉ，Ｙｉ）の画素への非点灯
表示の時の印加波形を波形１８１に示す。

【００１４】（Ｘｉ、Ｙｉ）の画素への選択期間におけ
る印加電圧は、点灯表示の時には、 フレーム１ の時 ｜ＶＡ｜ フレーム２ の時 ｜ＶＢ−Ｖ１｜ である。また、非点灯表示の時には、 フレーム１ の時 ｜ＶＡ−Ｖ１｜ フレーム２ の時 ｜ＶＢ｜ このとき、フレーム１とフレーム２で印加される電圧は
等しくなければならない。従って、 ｜ＶＡ｜＝｜ＶＢ−Ｖ１｜ （式３） 式３から ＶＡ＝Ｖ１−ＶＢとなる。また、電圧値ＶＭ
を基準に考えると、式２から、 ＶＡ＝２×ＶＭ−ＶＢ となる。従って、 ＶＡ−ＶＭ＝ＶＭ−ＶＢ （式４） を得る。このようにＶＡ、ＶＢ、ＶＭの間に式４を満た
す必要があることが分かる。

【００１５】このような、電圧値を持つ電圧群を走査線
駆動回路とデータ線駆動回路で選択して印加する駆動方
法はＡＰＴ法と呼ばれる。一般にはＩＡＰＴ法と呼ばれ
る６値の電圧を選択する駆動方法が普及したが、最近で
は低消費電力化と高速動作を目的としてこのＡＰＴ法が
多く用いられるようになってきた。つまり、データ線に
印加する電圧が低いためにデータ線駆動回路を低電圧化
でき、半導体集積回路を小型化できるからである。

【００１６】次に、この式４の関係を満たす電圧値を生
成する方法について、図５、図６、を用いて説明する。
図５においてＤＣＤＣコンバータ１００にはスイッチン
グレギュレータ方式を採用している。ＤＣＤＣコンバー
タ１００は、スイッチング素子１０９と、スイッチング
素子１０９と直列に接続するコイル１０５と、コイル１
０５の逆起電力を取り出し整流する３つのダイオード１
０７と、整流コンデンサ１１１と、整流した電圧を取り
出すフィードバック抵抗１０３と、フィードバック抵抗
１０３を介して入力する電圧に応じてスイッチング制御
信号を制御する制御回路１０１と、を含む。

【００１７】制御回路１０１には一般に市販されている
スイッチングレギュレータ用の制御回路ＩＣを用いる。
本従来例では、トレックスセミコンダクタ製のｘｃ６３
６８Ｄを用いている。

【００１８】ここで、電圧値ＶＡを生成する動作につい
て説明する。まず、整流用コンデンサ１１１には所定の
電圧ＶＡに至るまでの電荷が充電されていないとする。
その時の電圧がフィードバック抵抗１０３を介して制御
回路１０１に入力される。このときフィードバック抵抗
と１０３と制御回路１０１内の分圧回路で決定される電
圧が制御回路１０１内で設定されている基準電圧より
も、低くなる。この場合は制御回路１０１から出力され
るスイッチング制御信号が出力され、スイッチング素子
１０９はスイッチング動作を開始する。

【００１９】すると、コイル１０５には誘導起電力が発
生し、整流用ダイオード１０７を介して整流用コンデン
サ１１１に電荷を供給し、電位が上昇する。つぎに、こ
の電圧値ＶＡよりも高くなった場合には、制御回路１０
１はスイッチング制御信号を停止し、スイッチング素子
１０９はスイッチング動作を停止し、コイル１０５には
誘導起電力が発生しないので整流用コンデンサ１１１へ
の充電は行われない。従ってＶＡの電位はそれ以上には
ならない。その後、電圧値ＶＡの電位線に接続される負
荷により整流用コンデンサ１１１から電荷が失われると
電圧値ＶＡは電圧降下するので再び、制御回路１０１の
スイッチング制御信号が発振し、スイッチング素子１０
９がスイッチング動作を開始し、整流用コンデンサ１１
１に電荷を供給する。従って、整流用コンデンサ１１１
には常に電圧値ＶＡの電位が保たれ、電位線に接続され
る負荷の状態に関わらず一定の電圧を維持している。

【００２０】次に、式４を満たす電圧値ＶＢを生成する
方法について図６を参照して説明する。図５において反
転回路１１３は３つのダイオード１０７の電圧値ＶＡの
電位線から２個目のダイオードの電圧値ＶＡ＋２Ｖｆ
（Ｖｆ：ダイオード１０７の順方向降伏電圧）と、電圧
値Ｖ１の電位線と、電圧値ＶＳの電位線に接続されてい
る。図６は、反転回路１１３の内部回路を示している。
図６において、反転回路１１３は、ＮｃｈＭＯＳＦＥＴ
１３３と、これとインバータ接続されるＰｃｈＭＯＳＦ
ＥＴ１３１と、ＮｃｈＭＯＳＦＥＴ１３３のゲートに接
続する発振器１３５と、発振器１３５の出力をクランプ
してＰｃｈＭＯＳＦＥＴ１３１のゲートと接続するクラ
ンプ回路１２９と、各ＭＯＳＦＥＴで構成するインバー
タ出力のハイレベルを電圧値Ｖ１の電位にクランプする
カップリングコンデンサ１３７とダイオード１３９と、
クランプした波形を整流するダイオード１４１とコンデ
ンサ１４３と、を含む。

【００２１】いま、発振器１３５は常に発振動作してい
るのでｐｃｈＭＯＳＦＥＴ１３１とＮｃｈＭＯＳＦＥＴ
１３３の接続点にはローレベルは電圧値ＶＳでハイレベ
ルは電圧値ＶＡ＋２ｖｆの矩形波が出力される。この矩
形波は、カップリングコンデンサ１３７とダイオード１
３９によりハイレベルが電圧値Ｖ１にクランプされる。
従って、カップリングコンデンサ１３７の出力は、ダイ
オード１３９の順方向降伏電圧Ｖｆを考慮して、ハイレ
ベルが電圧値Ｖ１＋Ｖｆでローレベルが電圧値−（ＶＡ
＋２Ｖｆ）＋Ｖ１＋Ｖｆの矩形波になる。

【００２２】この矩形波が整流用ダイオード１４１と整
流用コンデンサ１４３に接続され、ローレベルに整流さ
れるので、整流用コンデンサ１４３に整流される直流電
圧は整流用ダイオード１４１の降伏電圧Ｖｆを考慮し
て、−（ＶＡ＋２Ｖｆ）＋Ｖ１＋２Ｖｆになる。従っ
て、反転回路１１３から得られる電圧値ＶＢは、 ＶＢ＝−ＶＡ＋Ｖ１ （式５） となる。

【００２３】このとき、式２を用いると、ＶＢ＝−ＶＡ
＋２×ＶＭ となり、ＶＡ−ＶＭ＝ＶＭ−ＶＢ と
なる。これは、式４と一致する。

【００２４】以上のように、市販の半導体集積回路で構
成する制御回路１０１を用いてＤＣＤＣコンバータ１０
０を構成し、電圧値ＶＡの電圧を生成し、この電圧を反
転回路１１３で反転し、電圧値ＶＢの電圧を生成してい
る。

【００２５】

【発明が解決しようとする課題】ところが、上記した電
圧の生成には、制御回路１０１に市販のＩＣを用いてい
るので部品点数が多くなる。小型の物を選んでも６端子
数のものが必要である。また、ＤＣＤＣコンバータで生
成した直流電圧を反転回路で生成しているために、発振
器やＭＯＳＦＥＴなどの部品が多い。電圧値ＶＡとＶＢ
の２電圧を得るのに制御回路を構成する半導体集積回路
１個、ＭＯＳＦＥＴが３個、ダイオードが６個、コイル
が１個、抵抗が１個、コンデンサが４個、と合計１６個
の部品が必要であるという課題があった。

【００２６】現在のような情報社会において、携帯情報
機器の発展には目を見張る物があり、携帯情報機器に用
いられる液晶表示装置に対しても薄型、軽量、小型化、
低消費電力化が強く望まれるうえで、従来のような電圧
生成法では回路部品が多く、薄型、小型化、軽量にたい
して大きな課題となっている。しかも部品点数が多いの
で消費電力の増加もさけられない。しかも重要な要素で
あるコストにおいても、市販の制御回路の半導体集積回
路は高価であるし、ＭＯＳＦＥＴなども高価であるの
で、コストダウンが困難であるという課題もある。

【００２７】（発明の目的）本発明の目的は、上記の課
題点を解決するためになされるものであり、液晶表示装
置の省スペース化を実現し、薄型、軽量、小型を実現
し、部品数を削減することにより低コスト化を実現する
ことである。

【００２８】

【課題を解決するための手段】これらの課題を解決する
ために本発明による液晶表示装置は、下記に記載の手段
を採用する。

【００２９】請求項１記載の液晶表示装置は、複数のデ
ータ線を有する第１の電極基板と前記データ線と直行す
る複数の走査線を有する第２の電極基板の間に液晶を挟
持してなる液晶パネルと、前記複数のデータ線に接続す
るデータ線駆動回路と、前記複数の走査線を駆動する走
査線駆動回路と、を備える液晶表示装置において、予め
定められる電圧Ｖ１と基準電圧ＶＳにおいてＶＭ＝（Ｖ
１−ＶＳ）／２で定義される電圧値ＶＭと、前記走査線
駆動回路に入力する電圧群ＶＡ、ＶＢが、（ＶＡ−Ｖ
Ｍ）＝（ＶＭ−ＶＢ）で定義される電圧値を生成する電
圧生成回路であって、前記電圧生成回路は、スイッチン
グ素子と、前記スイッチング素子と直列に接続するイン
ダクタと、前記インダクタの誘導起電力を取り出して整
流し電圧値ＶＡの電位を与える第１の整流回路と、前記
インダクタの誘導起電力を取り出し高電位側をＶ１にク
ランプする第１のクランプ回路と、前記第１のクランプ
回路の出力を整流し電圧値ＶＢの電位を与える第２の整
流回路と、前記第１の整流回路の電圧に応じて前記スイ
ッチング素子を制御する制御回路と、を含み、前記制御
回路は前記データ線駆動回路の半導体集積回路内に配置
し、前記電圧値ＶＡと前記電圧値ＶＢは前記走査線駆動
回路に接続することを特徴とする。

【００３０】この構成をとることにより、前記インダク
タに印加される誘導起電力は、最大電圧がＶＡ＋２Ｖｆ
で最小電圧がＶＳになり、第１のクランプ回路には、ダ
イオードの順方向降伏電圧をＶｆとすると、最大電圧が
Ｖ１＋Ｖｆで最小電圧がＶ１−ＶＡ−Ｖｆになる。第１
のクランプ回路の出力は第２の整流回路により整流され
て、ＶＢには、Ｖ１−ＶＡ−Ｖｆ＋Ｖｆ＝Ｖ１−ＶＡの
電圧が印加される。ここで、ＶＭ＝（Ｖ１−ＶＳ）／２
であるので、ＶＢ＝２×ＶＭ−ＶＡとなり、ＶＡ−ＶＭ
＝ＶＭ−ＶＢとなり、ＶＭに対して対称な電圧を生成で
きる。また、制御回路をデータ線駆動回路の半導体集積
回路内に配置するので、高速で低消費電力な液晶表示装
置を実現でき、低コスト、省スペース化も実現する。

【００３１】請求項２に記載の液晶表示装置は、前記制
御回路は、２つの入力される電位線を比較して２値電圧
を出力する電圧比較器と、外部からの電圧を分圧して前
記電圧比較器に入力する分圧回路と、基準電圧を発生し
て前記電圧比較器の他方に入力する基準電源と、前記電
圧比較器の出力に応じて周波数またはデューティを変化
せしめるスイッチング制御信号を生成する発振制御回路
から構成することを特徴とする。

【００３２】この構成によれば、前記制御回路は低電圧
で動作する回路ブロックなので、低電圧で動作するデー
タ線駆動回路内にすべて配置することが出来る。

【００３３】請求項３に記載の液晶表示装置は、前記走
査線駆動回路には、前記電圧値ＶＡを前記制御回路に帰
還させるための帰還抵抗を含むことを特徴とする。

【００３４】この構成によれば、帰還抵抗を外付けに配
置する必要がないので低コスト、省スペース化が可能に
なる。また、走査線駆動回路は電圧値ＶＡの入力を必要
とするため、電圧値ＶＡの帰還抵抗は半導体集積回路の
耐圧などの仕様の変更は必要ない。

【００３５】請求項４に記載の液晶表示装置は前記制御
回路の前記分圧回路には、外部からのデジタル信号に応
じて抵抗値を変化せしめる電子可変抵抗素子を含むこと
を特徴とする。

【００３６】この構成によれば、外部からのデジタル信
号に応じて電子的に帰還抵抗値を変更することができ
る。しかも制御回路と同一の半導体集積回路に内蔵する
ことが出来る。

【００３７】

【発明の実施の形態】以下、図面を使用して本発明の液
晶表示を利用した最適な実施形態を説明する。図１を参
照して、本実施の形態に係る液晶表示装置の構成を説明
する。

【００３８】図１における本実施の形態の液晶表示装置
が従来の液晶表示装置と異なる点は、従来の反転回路１
１３に変えて負電圧生成回路４を設けた点、従来は市販
の半導体集積回路を用いていたＤＣＤＣコンバータ１０
０の制御回路１０１をデータ線駆動回路２の半導体集積
回路に内蔵した点と、従来は外付けであったフィードバ
ック抵抗１０３を走査線駆動回路３の半導体集積回路に
内蔵した点である。

【００３９】図１を参照して、本発明の液晶表示装置
は、表示パネル２１と、表示パネル２１の走査線側に線
順次に所定の電圧を印加する走査線駆動回路３と、デー
タ線側に表示データに応じて所定の変調電圧を印加する
データ線駆動回路２と、表示パネル２１の駆動に必要で
走査線駆動回路３に入力する電圧値ＶＡを電位線１７ａ
に出力する昇圧回路１６と、データ線駆動回路２に内蔵
して昇圧回路１６へのスイッチング制御信号１ａを生成
するスイッチング制御回路１と、走査線駆動回路３に内
蔵するフィードバック抵抗１９と、昇圧回路１６の電位
線７ａに接続して電圧値ＶＢを生成する負電圧生成回路
４と、データ線駆動回路２に入力する電圧値Ｖ１の電源
１２１と、電圧値Ｖ１の１／２の電圧値ＶＭを生成する
抵抗素子１２３と抵抗素子１２５とコンデンサ１２７
と、を含む。

【００４０】また、図示していないが走査線駆動回路３
は、シフトレジスタとアナログスイッチを備え、データ
線駆動回路２はシフトレジスタとラッチ回路とアナログ
スイッチを備える。

【００４１】走査線駆動回路３の動作例を説明する。フ
ィードバック抵抗１９が内蔵されている以外は、従来例
と同じ構成をとっているため、基本的な動作は従来例と
同様である。再び図７を参照すると、外部から送られる
（図示せず）ラッチパルスＬＰと交流化信号Ｍにより、
選択されたラインに対して選択期間の間は入力される電
圧値ＶＡ１６１または電圧値ＶＢ１６９をアナログスイ
ッチで選択印加し、非選択期間の間は電圧値ＶＭ１６５
を選択印加する。

【００４２】Ｙｉラインへの印加波形１７１とＹｉ＋１
ラインへの印加波形１７３も、図７に示したとおりで従
来と同様である。

【００４３】従来例でも述べたとおり、液晶表示装置の
場合には液晶に直流成分を印加すると液晶が劣化するた
めに、長時間において直流を印加しない駆動が必要であ
る。このため電圧値ＶＭ１６５に対して対称な波形を印
加する必要がある。したがって、電圧値ＶＡ１６１、Ｖ
Ｍ１６５、ＶＢ１６９の間に以下の式１を満たす必要が
あることは従来例で述べた。 ＶＡ−ＶＭ＝ＶＭ−ＶＢ （式１） 本実施の形態においてもこの条件を満たすことが重要で
ある。

【００４４】データ線駆動回路２の動作例について説明
する。従来例と異なるのはスイッチング制御回路１を内
蔵している点で、それ以外の液晶パネル２１の駆動に関
する動作は従来例と同様で、外部から送られたラッチパ
ルスＬＰと交流化信号Ｍとデータ信号Ｄにより、データ
線駆動回路２に入力される電圧値Ｖ１の電圧１７５と電
圧値ＶＳの電圧１６７をアナログスイッチで選択して印
加する。

【００４５】このときも従来例と同様に電圧値Ｖ１は、
電圧値ＶＳと電圧値ＶＭの間に次の式２が成り立つよう
に生成する。 Ｖ１＝２×ＶＭ （式２）

【００４６】では、本実施の形態における式４の関係を
満たす電圧値を生成する動作について、図２、図３、図
４も参照して説明する。図１における昇圧回路１６とデ
ータ線駆動回路２に内蔵するスイッチング制御回路１に
より電位線１７ａには電圧値ＶＡの電圧を生成する。こ
の動作にはスイッチングレギュレータ方式を採用してい
る。昇圧回路１６は、スイッチング素子６と、スイッチ
ング素子６と直列に接続するコイル７と、コイル７の誘
導起電力を取り出し整流する２つのダイオード８と、整
流コンデンサ１７と、を含む。

【００４７】昇圧回路１６の出力は電位線１７ａを介し
て走査電極駆動回路３に入力し、内蔵したフィードバッ
ク抵抗１９に接続する。フィードバック抵抗１９の出力
はデータ線駆動回路２に内蔵するスイッチング制御回路
１に接続する。

【００４８】ここで、図２を参照してスイッチング制御
回路１について説明する。スイッチング制御回路１は、
分圧回路３１と、基準電源３３と、電圧比較器３５と、
発振制御回路３７と、発振器３９と、バッファ回路４１
と、を含む。分圧回路３１は少なくとも２つの抵抗素子
で構成し、外部から入力される電圧を分圧して電圧比較
器３５の−入力端子に接続する。基準電源３３は１．０
Ｖの安定した電圧値を出力する電源で電圧比較器３５の
＋入力端子に接続する。電圧比較器３５は２つの入力端
子の電圧を比較し、−入力端子の印加電圧が＋入力端子
の印加電圧よりも高い場合にはローレベルを出力し、逆
に低い場合にはハイレベルを出力する。電圧比較器３５
の出力は発振制御回路３７に接続する。発振制御回路３
７は入力される信号のハイレベルとローレベルに応じ
て、接続する発振器３９の発振を制御する。バッファ４
１は発振制御回路３７の電流バッファでデータ線駆動回
路２から出力するためのものである。

【００４９】さらに、図３を参照して、発振制御回路３
７の発振の制御方法の詳細について説明する。発振制御
回路３７には発振器３９からＣＬＫ４２が入力され、電
圧比較器３５から比較結果ＣＭＰＯ４７が入力される。
発振器３９の出力ＣＬＫ４２はデューティ比が５０％で
周波数が１５０ｋＨｚの矩形波である。発振制御回路３
７の出力であるＳＷＯ４９は、比較結果ＣＭＰＯ４７が
ローレベルのＯＦＦ期間４３にはローレベルを出力し、
比較結果がハイレベルのＯＮ期間４５にはＣＬＫ４２を
出力する。つまり、電圧比較器３５の比較結果ＣＭＰＯ
４７に応じて、ローレベルとＣＬＫ４２を切り替えて出
力する。

【００５０】さて、ここで所望の電圧ＶＡ、ＶＢの生成
について再び図１と図３を参照して説明する。まず、電
圧値ＶＡを生成する動作について説明する。まず、整流
用コンデンサ１７には所定の電圧ＶＡに至るまでの電荷
が充電されていないとする。その時の電圧がフィードバ
ック抵抗１９を介してスイッチング制御回路１に入力さ
れる。このときフィードバック抵抗１９とスイッチング
制御回路１内の分圧回路で分圧される電圧がスイッチン
グ制御回路１内で設定されている基準電圧３９よりも低
くなる。この場合は先に説明したとおりに図３に示すス
イッチング制御信号ＳＷＯ４９が発振動作し、バッファ
４１を通してスイッチング素子６をスイッチング動作す
る。

【００５１】すると、コイル７には誘導起電力が発生
し、２個の整流用ダイオード８を介して整流用コンデン
サ１７に電荷を供給し、電位が上昇する。つぎに、この
電圧値ＶＡよりも高くなった場合には、スイッチング制
御回路１はスイッチング制御信号ＳＷＯ４９を停止し、
スイッチング素子６はスイッチング動作を停止し、コイ
ル７には誘導起電力が発生しないので整流用コンデンサ
１７への充電は行われない。従ってＶＡの電位はそれ以
上にはならない。その後、電圧値ＶＡの電位線に接続さ
れる負荷により整流用コンデンサ１７から電荷が失われ
ると電圧値ＶＡは電圧降下するので再び、スイッチング
制御回路１のスイッチング制御信号ＳＷＯ４９が発振
し、スイッチング素子６がスイッチング動作を開始し、
整流用コンデンサ１７に電荷を供給する。従って、整流
用コンデンサ１７には常に電圧値ＶＡの電位が保たれ、
電位線に接続される負荷の状態に関わらず一定の電圧を
維持している。

【００５２】次に、電圧値ＶＢを生成する方法について
説明する。図１において電位線７ａにはコイル７の誘導
起電力が発生する。この波形を図３の波形５１に示し
た。スイッチング制御信号ＳＷＯ４９がハイレベルにな
るとスイッチング素子６がＯＮするので波形５１は電圧
値ＶＳの電圧になる。つぎにスイッチング制御信号ＳＷ
Ｏ４９がローレベルになるとコイル７に誘導起電力が発
生して、ダイオード８を介して整流コンデンサ１７に電
荷を供給する。このとき整流コンデンサ１７には電圧値
ＶＡの電圧であるので、波形５１は整流ダイオード８の
順方向降伏電圧をＶｆとすると逆起電力の最大電圧はＶ
Ａ＋２Ｖｆとなる。つまり、波形５１の最大振幅が、 ＶＡ＋２Ｖｆ になる。

【００５３】この波形５１が図１の電位線７ａに印加さ
れている。この波形５１はコンデンサ１５で直流成分が
カットされ電位線１５ａにはダイオード１０で電圧値Ｖ
１の電圧にクランプされた波形が印加される。この電位
線１５ａに印加される波形を図３の波形５３に示した。
ダイオード１０の順方向降伏電圧Ｖｆを考慮すると、波
形５３の最大電圧が、 Ｖ１＋Ｖｆ になる。また、波形５１の最大振幅がＶＡ＋２Ｖｆであ
るので、最小電圧は、 Ｖ１＋Ｖｆ−（ＶＡ＋２Ｖｆ） ＝ Ｖ１−ＶＡ−Ｖｆ （式６） を得る。

【００５４】この電位線１５ａの波形５３は、整流回路
を構成するダイオード１１とコンデンサ１２により整流
されて、直流電圧がコンデンサ１２の電位線１２ａに印
加される。このときの電圧値は、ダイオード１１の順方
向降伏電圧ｖｆを考慮すると、波形５３の最小電圧より
もＶｆだけ高くなるので、（式６）から Ｖ１−Ｖａ−Ｖｆ ＋ Ｖｆ ＝ Ｖ１−ＶＡ を得る。電位線１２ａに印加される電圧値はまさにＶＢ
であるので、 ＶＢ＝Ｖ１−ＶＡ （式７） になる。

【００５５】ここで、本実施の形態の冒頭に記した（式
２）を用いると、ＶＢ＝２×ＶＭ−ＶＡ となり、ＶＡ
−ＶＭ＝ＶＭ−ＶＢ となる。これは、（式４）と一
致する。

【００５６】以上のように、本実施の形態を用いれば基
準電位ＶＭに対して正負対称の電圧を精度よく生成でき
ることが分かる。

【００５７】しかし、実際には電圧値ＶＡと電圧値ＶＢ
に負荷が接続されている。このとき、一定の電圧を生成
するようにフィードバックが掛けられているのは電圧値
ＶＡである。今、電圧値ＶＢの負荷が大きい場合には、
図３の波形５３によるコンデンサ１２への充電が十分で
なく、電圧値ＶＢと電圧値ＶＡとの対称性が失われ、式
４を満たさなくなる。ところが、電圧値ＶＡと電圧値Ｖ
Ｂの負荷は、液晶パネル２１の抵抗成分と容量成分であ
る。さきに述べたように液晶パネル２１には走査線駆動
回路３により交流化駆動されているので、液晶パネルの
負荷が一定であるので、電圧値ＶＡの負荷電流と電圧値
ＶＢの負荷電流はかなりの精度で一致する。したがっ
て、電圧値ＶＡと電圧値ＶＢの対称性は維持され、式４
が満たされている。このように本発明は液晶表示装置の
電流負荷の特性をうまく利用している。実際に測定して
みても電圧値ＶＡと電圧値ＶＢの対称性は、電圧値に対
して１％以内に入っていること発明者の実験で確認でき
ている。

【００５８】また、このＶＡとＶＢの２つの電圧を生成
するのに用いた外部の構成部品は、ダイオード４個、コ
ンデンサ３個、ＭＯＳＦＥＴ１個、コイル１個の合計９
個ですむ。従来技術の１６個に比べると約半分の部品で
すむことになる。

【００５９】つぎに、本実施例ではスイッチング制御回
路１をデータ線駆動回路２に内蔵している。従来市販さ
れているＤＣＤＣコンバータ用の制御回路は、ＣＭＯＳ
構造の半導体集積回路である。一方で一般的な液晶の駆
動回路もＣＭＯＳ構造の半導体集積回路で構成してい
る。したがって、これら２つの半導体集積回路を１つに
作り込むことは技術的、製造的には困難ではなく比較的
容易に実現できる。

【００６０】さらに、本実施の形態の特徴は、データ線
駆動回路２の半導体集積回路に内蔵した点にある。本実
施の形態で採用したＡＰＴ駆動法は、従来技術で説明し
たとおりにデータ線に印加する電圧が低いのでデータ線
駆動回路２の半導体の集積回路の耐圧を低くできるの
で、高集積化が可能な半導体集積回路を採用できる。ま
た、ＤＣＤＣコンバータ用の制御回路も電圧が低く高速
に動作し、ノイズマージンの高い半導体集積回路が要求
されるため、低耐圧で高集積化が必要になる。つまり、
本実施の形態で採用している駆動方法の条件により、２
つの半導体をより小型で、より高性能に一体化すること
が出来ている。

【００６１】また、本発明では電圧値ＶＡが固定出力で
あるが、液晶表示装置では一般的に温度補償とコントラ
スト調整が必要になる。この場合には、データ線駆動回
路２内に電子ボリュームを内蔵することもできる。図４
に２ｂｉｔの電子ボリュームの構成例を示す。２ビット
データＤ１，Ｄ２はデコーダ回路６３によりデコードさ
れデータＤ１〜Ｄ２に応じてアナログスイッチ６５のう
ちのいずれか一つをＯＮにする。つまり，Ｒ１、Ｒ２端
子には、データ信号Ｄ１〜２に応じて可変する抵抗素子
を得ることが出来る。この電子ボリュームをデータ線駆
動回路２内に設けることも容易に出来る。また、温度補
償回路としてＰＮ接合の順方向電圧の温度特性を利用し
たＣＭＯＳ温度センサとＣＭＯＳ増幅器を組み合わせれ
ば、温度補償も組み込むことが出来る。

【００６２】

【発明の効果】以上のように、本実施の形態によれば、
一定の電圧から所望の一定の電位差を有する２つの高電
圧を、外付け部品９個の簡単な構成で生成でき、データ
線駆動回路にスイッチング制御回路を内蔵しているので
省スペースで、小型の液晶表示装置が実現できる。しか
も、部品点数が少ないので低消費電力で安価な液晶表示
装置を提供できる。

【図面の簡単な説明】

【図１】本発明の実施形態における液晶表示装置の構成
図である。

【図２】本発明の実施形態におけるスイッチング制御回
路の構成図である。

【図３】本発明の実施形態における電圧波形を示す波形
図である。

【図４】本発明の実施形態における電子ボリュームの構
成図である。

【図５】従来の技術における液晶表示装置の構成図であ
る。

【図６】従来の技術における反転回路の構成図である。

【図７】従来の技術におけ走査線駆動回路の波形図であ
る。

【図８】従来の技術におけるデータ線駆動回路の波形図
である。

【符号の説明】

１ スイッチング制御回路 ２ データ線駆動回路 ３ 走査線駆動回路 ４ 負電圧生成回路 ６ スイッチング素子 ７ コイル ８、１０、１１ ダイオード １２、１５、１７ コンデンサ １９、６７ 抵抗素子 ２１ 液晶パネル １ａ、１２ａ、１５ａ、１７ａ 電位線 ３１ 分圧回路 ３３ 基準電源 ３５ 電圧比較器 ３７ 発振制御回路 ３９ 発振器 ４１ バッファ ４２、４７、４９、５１、５３ 波形 ６３ デコード回路 ６５ アナログスイッチ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA43 NC04 NC05 NC07 NC09 NC21 NC22 NC25 NC49 ND39 ND49 ND54 5C006 AA02 AC02 AC24 AF64 BB11 BC03 BC13 BF34 BF36 BF37 BF43 BF46 BF49 EC13 FA19 FA41 FA43 FA47 FA52 GA02 5C080 AA10 BB05 CC01 DD22 DD26 DD27 DD30 FF12 GG05 JJ03 JJ04 KK07

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のデータ線を有する第１の電極基板
   と前記データ線と直行する複数の走査線を有する第２の
   電極基板の間に液晶を挟持してなる液晶パネルと、前記
   複数のデータ線に接続するデータ線駆動回路と、前記複
   数の走査線を駆動する走査線駆動回路と、を備える液晶
   表示装置において、予め定められる電圧Ｖ１と基準電圧
   ＶＳにおいてＶＭ＝（Ｖ１−ＶＳ）／２で定義される電
   圧値ＶＭと、前記走査線駆動回路に入力する電圧群Ｖ
   Ａ、ＶＢが、（ＶＡ−ＶＭ）＝（ＶＭ−ＶＢ）で定義さ
   れる電圧値を生成する電圧生成回路であって、前記電圧
   生成回路は、スイッチング素子と、前記スイッチング素
   子と直列に接続するインダクタと、前記インダクタの誘
   導起電力を取り出して整流し電圧値ＶＡの電位を与える
   第１の整流回路と、前記インダクタの誘導起電力を取り
   出し高電位側をＶ１にクランプする第１のクランプ回路
   と、前記第１のクランプ回路の出力を整流し電圧値ＶＢ
   の電位を与える第２の整流回路と、前記第１の整流回路
   の電圧に応じて前記スイッチング素子を制御する制御回
   路と、を含み、前記制御回路は前記データ線駆動回路の
   半導体集積回路内に配置し、前記電圧値ＶＡと前記電圧
   値ＶＢは前記走査線駆動回路に接続することを特徴とす
   る液晶表示装置。
2. 【請求項２】 前記制御回路は、２つの入力される電位
   線を比較して２値電圧を出力する電圧比較器と、外部か
   らの電圧を分圧して前記電圧比較器に入力する分圧回路
   と、基準電圧を発生して前記電圧比較器の他方に入力す
   る基準電源と、前記電圧比較器の出力に応じて周波数ま
   たはデューティを変化せしめるスイッチング制御信号を
   生成する発振制御回路から構成することを特徴とする請
   求項１記載の液晶表示装置。
3. 【請求項３】 前記走査線駆動回路には、前記電圧値Ｖ
   Ａを前記制御回路に帰還させるための帰還抵抗を含むこ
   とを特徴とする請求項１記載の液晶表示装置。
4. 【請求項４】 前記制御回路の前記分圧回路には、外部
   からのデジタル信号に応じて抵抗値を変化せしめる電子
   可変抵抗素子を含むことを特徴とする請求項２記載の液
   晶表示装置。