KR100377657B1 - 실리콘세그먼트에대한수직상호접속처리방법 - Google Patents

실리콘세그먼트에대한수직상호접속처리방법 Download PDF

Info

Publication number
KR100377657B1
KR100377657B1 KR1019960707364A KR19960707364A KR100377657B1 KR 100377657 B1 KR100377657 B1 KR 100377657B1 KR 1019960707364 A KR1019960707364 A KR 1019960707364A KR 19960707364 A KR19960707364 A KR 19960707364A KR 100377657 B1 KR100377657 B1 KR 100377657B1
Authority
KR
South Korea
Prior art keywords
segment
stack
segments
die
dies
Prior art date
Application number
KR1019960707364A
Other languages
English (en)
Inventor
데이비드 브이. 페더슨
마이클 지. 핀레이
케네스 엠. 소터
Original Assignee
큐빅 메모리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 큐빅 메모리 filed Critical 큐빅 메모리
Application granted granted Critical
Publication of KR100377657B1 publication Critical patent/KR100377657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R29/00—Coupling parts for selective co-operation with a counterpart in different ways to establish different circuits, e.g. for voltage selection, for series-parallel selection, programmable connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Wire Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

적층된 실리콘 세그먼트(36)를 수직으로 상호접속하기 위한 방법 및 장치는 반도체 웨이퍼상에 다수의 인접한 다이를 포함한다. 세그먼트상의 다수의 다이는 외부 전기 접속 포인트를 제공하기 위한 가장자리 본딩 패드(42)를 제공하기 위하여 세그먼트의 모두 4개의 측면으로 연장하는 금속 상호접속부이다. 각 세그먼트는 각 세그먼트(36)상에 4개의 안쪽으로 경사진 가장자리 벽(102)을 제공하기 위하여 경사 커팅을 사용하여 웨이퍼의 뒷면측으로부터 잘려진다. 세그먼트가 웨이퍼로부터 잘려진후, 세그먼트는 적층부(112)를 형성하기 위하여 하나의 상부에 배치된다. 적층부(112)의 수직 인접 세그먼트(36)는 모두 4개의 적층부 측면에 전기 전도 에폭시 트레이스(130)를 제공함으로써 전기 상호접속된다. 적층부(112)에서 각 세그먼트(36)의 안쪽 경사 가장자리 벽(102)은 일단 세그먼트가 적층되면 전기 전도 에폭시가 각각의 세그먼트상에 가장자리 본딩 패드 및 측면 회로에 액세스하도록 하는 리세스를 제공한다.

Description

실리콘 세그먼트에 대한 수직 상호 접속 처리 방법
여러해동안, 트랜지스터 및 집적회로와 같은 전기적 구성요소는 실리콘 및 게르마늄을 포함하는 반도체 재료의 웨이퍼를 사용하여 만들어져 왔다. 에칭, 도핑, 및 층형성과 같은 공지된 다양한 기술을 사용하여 웨이퍼상에 집적회로를 제공하였다. 웨이퍼상에 제공된 각각의 집적회로는 다이로서 불리며, 외부 전기적 접속을 위한 본드 패드라 불리는 콘택 포인트를 포함한다. 통상적으로, 웨이퍼상의 다이는 다이를 한정하는 경계를 따라 웨이퍼를 절단함으로써 서로 분리된다. 일단 다이가 웨이퍼로부터 절단되면, 이를 칩이라 하며, 용도에 맞게 패키지 처리된다. 최근에는, 보다 강력한 전자 시스템의 보급으로 고밀도의 집적회로 패키지에 대한 필요성이 증가되었다.
고밀도의 패키지를 형성하기 위한 한가지 방법은, 웨이퍼 스케일 집적화(WSI) 기술을 사용하여 단일 웨이퍼상에 전체 컴퓨터 시스템을 형성하는 것이다. WSI 기술은 다이를 상호 접속하기 위하여, 와이어를 사용하여 웨이퍼상에 다이 모두를 함께 측면으로 배선하는 것이다. 그러나, 다이 사이에 필요한 상호 접속을 형성하기 위하여, 극히 얇고 형성하기 어려운 많은 와이어가 요구된다.
고 밀도의 패키지를 형성하기 위한 두 번째 방법은 칩을 수직으로 물리적으로 적층함으로써 회로 보드상에 칩을 배치시키기 위해 요구되는 영역을 감소시키는 것이다. 하나의 칩 적층 기술은 세라믹 캐리어상에 각각의 다이를 장착하고, 다이 및 캐리어를 함께 밀봉하고, 캐리어를 적층한 다음, 프린팅 회로 보드상에 적층부를 장착하는 것이다. 이런 기술에서, 적층부의 모든 다이는 다이의 리드를 금속핀에 의하여 프린팅 회로 보드에 접속함으로써 상호 접속된다. 이런 방법은 다수의 핀중 하나가 보드로부터 분리될 수 있다는 가능성을 증가시키기 때문에, 회로 보드 상에서 다수의 핀의 사용은 회로의 신뢰성을 감소시킨다.
또다른 칩 적층 방법은 1992년 4월 14일 공고된 미합중국 특허 제 5,104,820호에 개시된 바와 같이, 다이를 적층시키기 위하여 보다 복잡한 공정을 사용한다. 도 1에 도시된 바와 같이, 이런 방법은 소위 재루틴 리드(12)라 불리는 금속화 패턴을 웨이퍼 표면에 부가시킴으로써 칩들이 적층될 수 있도록 각각의 칩(10)들을 변형시킨다. 재루틴 리드(12)는 칩(10)상의 본드 패드(14)로부터 새롭게 형성된 본드 패드(11)로 연장되어, 모든 재루틴 리드(12)는 변형된 칩(10)의 한 측면상에서 끝나도록 배열된다. 각각 변형된 칩(10)은 점선으로 도시된 바와 같이 웨이퍼로부터 절단되고, 적층부(도시되지 않음)로 어셈블리된다. 적층부는 변형된 칩(10)의 모든 리드(12)가 적층부의 동일 측면을 따라 정렬되는 방식으로 어셈블리된다. 리드(12)를 가지는 적층부의 측면은 각각의 변형된 칩(12)상의 리드의 단면이 액세스 가능하도록 에칭 및 연마된다. 리드(12)가 노출된 후, 금속층은 적층부의 변형된 칩(10) 각각을 전기적으로 접속하기 위하여 적층부의 측면을 따라 리드(12)에 제공된다. 적층부가 기판에 장착되고 접속되어 차례로 종래 회로에 접속된다.
재루틴 리드 방법은 종래 방법에 비해 회로 밀도를 개선시키지만 복잡하고 비싸다. 게다가, 도 1에 도시된 바와 같이, 재루틴 리드(12)는 5개의 인접한 다이(15 내지 19)를 걸쳐 연장하여, 변형된 칩(10)이 웨이퍼로부터 절단될 때 파괴된다. 이런 방법에서는, 5개의 다이가 변형된 개개의 칩(10)들에 대해 희생된다.
고밀도의 회로를 형성하기 위한 또다른 방법은 웨이퍼 어레이를 형성하기 위하여 각각의 칩대신 웨이퍼 전체로 적층부를 형성하는 것이다. 몇몇의 장치에서, 적층부의 웨이퍼는 구리 같은 금속의 전도성 피드-쓰로우(feed-through)의 고체 수직 칼럼을 사용하여 전기적으로 상호 접속된다. 웨이퍼와 상호 접속하기 위한 고체 피드-쓰로우의 사용은 열 사이클 동안 상이한 열팽창 계수로 인해 어레이에 손상을 유발할 수 있다. 게다가, 공정은 값이 비싸고 수리를 위하여 웨이퍼를 분리하기가 어렵다.
다른 방법은 1990년 6월 30일에 공고된 미합중국 특허 제 4,897,708호 및 1990년 9월 4일에 공고된 미합중국 특허 제 4,954,875호에 개시된 바와 같이 웨이퍼의 적층부를 상호 접속시킨다. 이들 방법은 웨이퍼상에 본딩 패드를 노출시키는 원뿔 형상의 쓰로우 홀을 적층부 각각의 웨이퍼에 제공한다. 적층부 웨이퍼의 본드 패드는 웨이퍼들 사이에 연속적인 수직의 전기적 접속을 제공하기 위하여, 전기적으로 전도성인 액체로 쓰로우 홀을 채우거나, 또는 전기적으로 전도성인 컴플라이언트(compliant) 재료를 삽입함으로써 전기적으로 접속된다. 전기적으로 전도성인 액체 및 전도성 재료의 사용은 웨이퍼를 상호 접속하기 위하여 금속의 고체 수직 칼럼을 사용하는 단점을 피하지만, 쓰로우 홀을 채우기 위한 특정 공구 세공을 요구한다. 게다가, 몇가지 응용을 위한 전기 장치의 크기 제한으로 인해 전체 웨이퍼를 적층하는 것은 바람직하지 않다.
본 발명은 실리콘 세그먼트를 적층 및 상호 접속하는 방법 및 장치, 특히 다수의 다이(die) 및 경사진 에지 벽을 포함하는 세그먼트를 적층하고, 전기적으로 전도성인 에폭시를 사용하여 적층부 에지상의 세그먼트를 상호 접속하기 위한 방법및 장치에 관한 것이다.
도 1은 칩의 한 측면을 따라 재루틴 리드를 제공하기 위한 종래 기술 방법을 도시한 다이어그램.
도 2는 다수의 다이를 포함하는 종래 실리콘 웨이퍼를 도시한 다이어그램.
도 3은 각 세그먼트가 다이의 2x 2 어레이를 포함하는 본 발명에 따른 2개의 세그먼트를 도시한 다이어그램.
도 4는 웨이퍼를 눕혀놓은 다수의 세그먼트를 도시한 다이어그램.
도 5A-5H는 일부분의 웨이퍼를 도시한 단면도 및 세그먼트의 다이를 상호 접속하기 위하여 웨이퍼에 제공된 재료의 다중 층을 도시한 도.
도 6A 및 도 6B는 폴리이미드층의 에지 벽 프로파일을 도시한 다이어그램.
도 7A 및 도 7B는 웨이퍼상에 금속 상호 접속을 제공하는 금속 리프트 오프(lift off) 공정을 도시한 다이어그램.
도 8A는 세그먼트가 웨이퍼로부터 잘려진 후 4개의 경사진 측면 벽을 포함하는 세그먼트의 뒷면을 도시한 다이어그램.
도 8B는 웨이퍼로부터 잘려진 후 정면 및 3개의 세그먼트의 경사진 측면 벽을 도시한 다이어그램.
도 9는 세그먼트가 함께 적층되고 에폭시 수지로 접착된 세그먼트 적층 및 접착 과정을 도시한 다이어그램.
도 10A 및 도 10B는 본 발명에 따른 적층부의 세그먼트 사이에 수직의 전기 경로를 제공하기 위한 방법을 도시한 다이어그램.
도 11은 에폭시 트레이스의 적층부 에지를 따라 분배된 메카니즘을 도시한 다이어그램.
도 12는 본 발명에 따라 표면이 내부에 설비된 다수의 적층부를 가지는 신호 전달 기판의 단면도.
도 13은 표면이 장착된 적층부를 회로 보드에 전기적으로 접속하기 위한 방법을 도시한 다이어그램.
따라서, 본 발명의 목적은 실리콘 세그먼트의 적층 및 상호 접속을 위한 개선된 방법 및 장치를 제공하는 것이다.
본 발명은 실리콘 세그먼트의 적층부를 수직으로 상호 접속하기 위한 방법 및 장치를 제공한다. 각각의 세그먼트는 반도체 웨이퍼상에 다수의 인접한 다이를 포함한다. 세그먼트상의 다수의 다이는 외부와의 전기적 접속 포인트를 위한 에지 본딩 패드를 제공하기 위하여, 세그먼트의 모두 4개의 측면으로 연장되는 하나 이상의 금속 상호 접속층을 사용하여 세그먼트상에 상호 접속될 수 있다. 다이가 상호 접속된 후, 각각의 세그먼트는 각 세그먼트의 4개의 안쪽으로 경사진 에지 벽을 제공하기 위하여 경사 커팅(bevel cut)을 사용하여 웨이퍼의 뒷면으로부터 컷팅된다.
세그먼트가 웨이퍼로부터 절단된 후, 세그먼트는 각각의 칩의 적층부 및 전체 웨이퍼의 적층부 양쪽으로부터 구별되는 바와 같은 적층부를 형성하기 위하여 서로의 상부에 배치된다. 적층부에서 수직으로 인접한 세그먼트는 전기적으로 전도성인 에폭시를 적층부의 모두 4 측면에 제공함으로써 전기적으로 상호 접속된다. 적층부에 있는 세그먼트 각각의 안쪽으로 경사진 에지 벽은 일단 세그먼트가 적층되면 전기적으로 전도성인 에폭시가 각각의 세그먼트상의 에지 본딩 패드 및 측면 회로에 액세스되도록 리세스를 제공한다. 전기적으로 상호 접속된 세그먼트의 적층부는 회로 보드 표면 아래에 장착되고 적층부 및 회로 보드의 상부 세그먼트상의 본딩 패드 사이에 전기적으로 전도성인 에폭시의 트레이스를 제공함으로써 보드상의 회로에 전기적으로 접속된다.
본 발명의 다른 목적, 특징 및 장점은 첨부 도면과 관련하여 취해질 때 다음 상세한 설명으로부터 명백하게 될 것이다.
본 명세서 부분에 기재된 첨부 도면은 본 발명의 원리를 설명하기 위하여 다음 상세한 설명과 함께 본 발명의 실시예를 도시한다.
본 발명의 바람직한 실시예에서 상세히 참조가 이루어지고, 그것의 실시예는 첨부도면에 도시된다. 본 발명이 바람직한 실시예와 관련하여 기술될 동안, 본 발명이 실시예로 제한되지 않는다는 것이 이해될 것이다. 이에 반하여, 본 발명은 첨부된 청구범위에 의해 한정된 바와 같은 본 발명의 정신 및 범위내에 포함될 수 있는 대안, 변형 및 대응물을 커버하도록 의도된다.
도 2를 참조하여, 본 발명의 수직 상호 접속 공정은 제조자에 의해 제공된 표준 웨이퍼(30)를 시작으로 기술될 것이다. 웨이퍼(30)상의 정사각형은 웨이퍼(30)상의 각각의 다이(32)의 위치를 가리킨다. 웨이퍼(30)는 제조자로부터 잉크점(34)으로 표시되는 비기능 또는 결함 다이가 형성된다. 본 발명의 바람직한 실시예에서, 웨이퍼(30)는 실리콘으로 만들어진다. 그러나, 웨이퍼(30)는 갈륨 비소와 같은 다른 재료를 사용하여 만들어질 수 있다. 통상적으로, 다이(32)는 예를 들어 메모리 칩과 같은 각각의 칩을 제공하기 위하여 웨이퍼(30)로부터 절단된다. 그러나, 본 발명에 따라, 다이(32)는 웨이퍼(30)로부터 각각 절단 않는다. 대신, 웨이퍼(30)상에 인접한 다수의 다이(32)는 도 3에 도시된 바와 같이, 세그먼트(32)로서 불리는 것을 형성하기 위하여 그룹으로 만들어진다.
도 3은 각각의 직사각형이 하나의 다이(32)를 나타내는 웨이퍼(30)상의 두개의 세그먼트(36A 및 36B)(이후에 세그먼트 36) 평면도를 도시한다. 각각의 세그먼트(36)는 수직 경계선(38) 및 수평 경계선(40)에 의해 한정되고 각각의 세그먼트(36)는 웨이퍼(30)상에 인접한 다이(32) 그룹을 포함하여, 특정 크기 및 모양을 가지는 세그먼트(36)를 형성한다. 바람직한 실시예에서, 세그먼트(36)는 도시된 바와 같은 2×2 매트릭스로 배열된 4개의 인접한 다이(32)를 포함한다. 이러한 세그먼트(36)는 2×2 세그먼트로 불린다. 그러나, 세그먼트(36)는 예를 들어 2x1 세그먼트, 2×4 세그먼트, 또는 4x 4 세그먼트의, 다이(32)와 같은 임의의 패턴 또는 인접한 다이(32) 배열을 포함할 수 있다. 각각의 세그먼트(36)는 세그먼트(36)의 모두 4개의 에지상에 에지 본드 패드(42)가 제공되어, 외부 접속용 전기적 콘택 포인트로서 사용된다. 유사하게, 각각의 다이(32)는 다이(32)의 내부 회로와 접속하기 위한 내부 본드 패드(44)를 포함한다. 각각의 세그먼트(36)는 통상적으로 스트리트(sheet)라 불리는 수직 경계 라인(38) 및 수평 경계 라인(40)을 따라 웨이퍼(30)를 절단함으로써 웨이퍼(30)로부터 분리된다. 웨이퍼(30)로부터 세그먼트(36)를 절단하는 공정이 이하 기술된다.
본 발명의 하나의 특징은 세그먼트(36)상의 각각의 다이(32)가 다이 상호 접속 회로의 다중 층을 사용하여 상호 접속된다는 것이다. 다이 상호 접속 회로는 세그먼트(36)의 표면상에 x 및 y 양쪽 방향으로 배향된 다수의 금속 트레이스를 포함한다. 금속 트레이스는 x-상호 접속부(46) 및 y 상호 접속부(48)로 불리고, 세그먼트(36)의 에지 본드 패드(42)로부터 전력 및 신호가 각각의 다이(32)의 선택된 내부 본드 패드(44)로 전달되도록 기능한다.
도 4는 웨이퍼(30) 양단에 놓인 다수의 세그먼트(36)를 나타내는 다이어그램을 도시한다. 웨이퍼(30)의 주변부에서, 각각의 다이(32)의 본드 패드(도 2 및 도 3)는 1×1 세그먼트(50)를 형성하기 위하여 적절히 루틴된다.
도 3을 참조하여, 각각의 다이(32)를 상호 접속하도록 웨이퍼(30)의 표면상에 금속 x- 및 y- 상호 접속부(46 및 48)를 제공하기 위하여, 결함이 있는 다이를 나타내는 잉크점(34)(도 2)은 금속 상호 접속부(46 및 48)를 손상시키지 않도록 우선 제거되어야 한다. 잉크점(34)은 종래의 포지티브(positive) 레지스트 스트리퍼(stripper)를 사용하여 웨이퍼(30)로부터 제거된다. 포지티브 레지스트 스트리퍼는 원래의 표면을 손상시키지 않고 특정 표면으로부터 원치않는 물질을 분해 및 제거하기 위하여 산업상 일반적으로 사용되는 재료이다. 잉크점(34)이 제거된 후, 금속 상호 접속부(46 및 48)는 웨이퍼 상호 접속 처리동안 웨이퍼(30)에 공급된다.
도 5A-5H를 참조하여, 웨이퍼(30)의 일부를 도시한 단면도가 본 발명에 따라 도시된다. 상기된 바와 같이, 웨이퍼(30)의 표면은 각각의 다이(32)(도 2 및 도 3)에 속하는 다수의 내부 본드 패드(44) 및 세그먼트(36)에 속하는 다수의 외부 본드 패드(42)를 포함한다. 웨이퍼(30)의 표면에 형성되는 금속 상호 접속부로부터 다이(32)를 절연하기 위하여, 도 5B에 도시된 바와 같이 폴리이미드층(60)이 먼저 웨이퍼(30)상에 증착된다. 비록 웨이퍼 제조자가 회로를 절연하여야 하는 웨이퍼(30)의 표면상에 패시베이션층을 제공할지라도, 폴리이미드층(60)은 패시베이션 재료에 홀이 없도록 보장한다. 또한 폴리이미드층(60)은 웨이퍼(30)상의 다이(32)사이의 스트리트(38, 40)(도 3)를 채운다. 바람직한 실시예에서, 폴리이미드층(60)은 표준 스핀 코팅 처리에 의해 제공되며, 폴리이미드는 웨이퍼(30)의 중간에 배치되고, 웨이퍼(30)는 약 2미크론 두께인 웨이퍼(30)상의 얇은 폴리이미드층(60)을 제공하기 위하여 스핀 모터상에서 수평으로 회전한다.
도 5C를 참조하여, 웨이퍼(30)의 표면이 폴리이미드층(60) 또는 다른 절연재료로 코팅된 후, 폴리이미드층(60)은 본드 패드(44, 42)상의 웨이퍼(30) 표면으로부터 제거된다. 바람직한 실시예에서, 폴리이미드층(60)은 표준 포토리소그래피 공정을 사용하여 본드 패드(44, 42)상에서 제거된다. 포토리소그래피 공정 동안, 포지티브 포토레지스트라 불리는 광감성 재료층이 폴리이미드층(60)의 표면에 제공되고 베이킹(bake)된다. 다음, 웨이퍼(30)상에 본드 패드(44, 42)의 위치를 한정하는 개구부를 가지는 마스크가 종래의 정렬기를 사용하여 포토레지스트상에 포개진다. 마스크는 자외선 방사선이 가득차고 본드 패드(44, 42)상의 포토레지스터중 커버되지 않은 부분은 광에 노출된다. 노출된 포토레지스트는 본드 패드(44, 42)의 표면으로부터 스트립되고 희석된 현상액으로 현상된다. 본드 패드(44, 42)가 노출된 후, 나머지 포지티브 포토레지스트는 아세톤 또는 다른 포지티브 포토레지스트 스트리퍼 재료를 사용하여 웨이퍼(30)로부터 제거된다. 아세톤은 포토레지스트를 제거하지만 폴리이미드층(60)을 손상시키지 않는 재료이다.
포토레지스트가 제거된 후, 웨이퍼(30)는 폴리이미드층(60)을 경화시키기 위하여 베이킹된다. 통상적으로, 폴리이미드는 400도에서 30분동안 경화된다. 본 발명의 바람직한 실시예에서, 폴리이미드층(60)은 웨이퍼(30)상의 회로를 손상시킬 가능성을 감소시키기 위하여 350도의 온도에서 6시간 동안 경화된다.
도 6A 및 6B를 참조로, 바람직한 실시예에서, 도 6A에 도시된 바와 같이 폴리이미드는 폴리이미드층(60)이 제거되는 영역에서 둥근 에지 벽(70)을 생성하는 절연층(60)을 위하여 사용된다. 폴리이미드층(60)의 둥근 에지 벽(70)은 폴리이미드층(60)에 형성된 금속층(48)의 증착을 용이하게 하기 위하여 바람직하다. 대조적으로, 도 6B에 도시된 바와 같이, 광 이미지 형성가능한 폴리이미드(61)는금속층(49)과의 분리를 유발하는 날카로운 모서리(72)를 가지는 에지 벽을 제공한다.
도 5D를 참조하여, 폴리이미드층(60)이 본드 패드(44, 42)상에 개방된 후, 수직 상호 접속 공정의 다음 단계는 금속 리프트 오프 공정이라 불리는데, 제 1 금속층(48)은 세그먼트(36)상에 배치된 각각의 다이(32)를 전기적으로 상호 접속하기 위하여 웨이퍼(30)에 제공된다. 웨이퍼(30)상에 증착된 제 1 금속층(48)은 본드 패드(44 및 42)와 접촉하고 도 3의 금속 y 상호 접속부(48)에 대응한다. 웨이퍼(30) 양단의 금속 y 상호 접속부(48)의 경로는 표준 포토리소그래피 공정을 사용하여 형성된다.
도 7A 및 도 7B를 참조하여, 금속 리프트 오프 공정의 제 1 단계는 폴리이미드층(60)상에 리프트 오프 포토레지스트(74)층을 제공하는 것이다. 바람직한 실시예에서, 상업적으로 이용가능한 이미지 반전 포토레지스트는 공지된 방식으로 웨이퍼(30)에 제공된다. 포토레지스트(74)는 금속 y 상호 접속부(48)의 경로를 형성하기 위하여 선택된 영역에서 제거된다. 이미지 반전 포토레지스트(74)는 역행 또는 안쪽으로 향하는 요각의 에지 벽(76)으로 불리는 오버행 에지가 도 7A에 도시된 바와 같이 금속 y 상호 접속부(48)의 경로를 따라 생성되도록 제거된다.
포토레지스트(74)의 선택된 영역이 금속 y 상호 접속부(48)의 경로를 형성하기 위하여 제거된 후, 웨이퍼(30)는 전체 웨이퍼(30)상에 금속층(48)을 증착하기 위하여 사용되는 표준 스퍼터링 공구(도시되지 않음)에 배치된다. 바람직한 실시예에서, 금속층(48)은 크롬, 티타늄-텅스텐, 및 금의 샌드위치를 포함한다. 크롬 및티타늄 텅스텐은 부착하기 위하여 우선 금과 결합되지만, 다른 금속 샌드위치가 사용될 수 있다. 바람직한 실시예에서, 대략 2000 옴스트롱의 크롬, 500 옴스트롱의 티타늄 텅스텐, 및 대략 1200 옴스트롱의 금이 웨이퍼(30)상에 증착된다.
일단 금속 증착이 수행되면, 잔류 포토레지스트(74)는 웨이퍼(30)의 표면으로부터 제거된다. 포토레지스트는 포토레지스트(74)를 분해하는 아세톤 또는 다른 포지티브 포토레지스트 스트리퍼에 웨이퍼(30)를 담금으로써 통상적으로 제거된다. 도 7B를 참조하여, 포토레지스트층(74)이 분해될 때, 금속층(48)은 금속 상호 접속부(48)(도 3)를 남기는 제 1 폴리이미드층(60)의 표면으로부터 떨어져 들어 올려진다. 안쪽으로 향하는 요각의 에지 벽(76)은 아세톤이 금속 y 상호 접속부(48)의 에지 주위를 흐르게 하고, 효과적으로 포토레지스트(74)를 분해한다.
아세톤이 포토레지스트(74)를 분해한 후, 웨이퍼(30)는 폴리이미드층(60)에 담겨진 아세톤을 증발시키기 위하여 베이킹된다. 이런 단계 후, 도 5D에 도시된 바와 같이, 한층의 금은 본드 패드(44 및 42)와 접촉하여 y 상호 접속부(48)를 형성하는 폴리이미드층(60)의 표면상에 남겨진다.
금속 y 상호 접속부(48)가 웨이퍼(30)의 표면상에 제공된 후, 제 2 금속층(46)은 상기 설명된 공정을 필수적으로 반복함으로써 웨이퍼상에 제공된다. 제 2 금속층(46)은 도 3에 도시된 x 상호 접속부에 대응한다.
도 5E를 참조하여, 제 2 폴리이미드 증착은 웨이퍼(30)상에 제 2 폴리이미드층(80)을 제공하기 위하여 수행된다. 제 2 폴리이미드층(80)은 제 1 폴리이미드층(60)과 같은 방식으로 제공되나, 두꺼울 필요는 없다. 제 2 폴리이미드층(80)이 제공된 후 도 5F에 도시된 바와 같이, 홀은 금속 x 상호 접속부(46)와 전기적으로 접촉하는 금속 y 상호 접속부(48)상의 포인트 위에 제 2층(80)으로 개방된다. 제 2 폴리이미드층(80)은 일단 세그먼트(36)가 적층되면 각 세그먼트(36)상의 에지 본드 패드(42)로부터 제거되어 금속 상호 접속부(46)의 제 2층이 에지 본드 패드(42)를 전기적으로 접촉시킨다.
다른 실시예에서, 제 1 금속층(48)은 제 2 금속층(46) 대신 에지 본드 패드(42)를 접촉하기 위하여 사용될 수 있다. 제 2 폴리이미드층(80)이 웨이퍼(30)상의 선택된 포인트로부터 제거된 후, 제 2 폴리이미드층(80)은 원치않는 절연 물질을 생성할 수 있는 금 상호 접속부(48) 및 알루미늄 본드 패드(44, 42) 사이의 상호 작용을 방지하기 위하여 낮은 온도로 경화된다.
도 5G에 도시된 바와 같이, 제 2 폴리이미드 증착 후, 제 2 금속 리프트 오프 공정이 상호 접속부(46)의 제 2층을 형성하기 위하여 수행된다. 다시 한번, 이미지 반전 포토레지스트가 웨이퍼(30)에 제공되고 포토레지스트는 적소에서 제거되어 웨이퍼(30)상의 금 상호 접속부(48)의 제 2층 경로를 형성한다. 상기된 바와 같이, 공정은 안쪽으로 향하는 요각의 에지 벽으로 경로를 형성하는 포토레지스트층을 생성한다. 바람직한 실시예에서, 크롬, 티타늄 텅스텐, 및 금의 샌드위치를 포함하는 금속층은 포토레지스트상에 스퍼터 증착된다. 크롬은 제 2층(48)에 불필요하지만 제조 공정의 표준화를 위하여 사용될 수 있다. 제 2 금 증착이 수행된후, 리프트 오프 단계가 도 3의 x 상호 접속부를 남기고, 원치않는 포토레지스트 및 금속을 제거하기 위하여 수행된다.
제 2 금속층(46)이 증착된 후, 도 5H에 도시된 바와 같이, 제 3 폴리이미드층(90)이 스크래치(scratch)로부터 금속 x 상호 접속부(46)를 보호하고 외부에 대해 기계적 장벽으로서 기능하도록 웨이퍼(30)에 제공된다. 제 3 폴리이미드층(90)은 다른 세그먼트의 에지 본드 패드와 추후에 전기적으로 접촉할 에지 본드 패드(42)를 노출시키기 위하여 각각의 세그먼트(36)의 에지 부근에서 제거된다. 종래의 광 이미지 형성가능한 폴리이미드(90) 또는 비-광이미지 형성가능한 폴리이미드는 금속 x 상호 접속부(46)를 보호하기 위하여 액세스 가능하다.
도 5H에 도시된 바와 같이, 제 1 폴리이미드층(60)은 금속 상호 접속부(48)의 제 1층이 본드 패드(44 및 42)와 접촉하는 동안 웨이퍼(30)상의 회로를 보호한다. 제 2 폴리이미드층(80)은 두 개의 층이 접촉하는 영역을 제외하고 금속 상호 접속부(46)의 제 1층으로부터 금속 상호 접속부(48)의 제 2층을 절연한다. 마지막으로, 제 3 폴리이미드층(90)은 금속 상호 접속부(48)의 제 2 층을 보호하고 절연한다.
본 발명의 웨이퍼 상호 접속 공정에 의해 제공된 두 개의 금속 상호 접속층(46, 48)은 각각의 세그먼트(36)상의 다이(32)를 상호 접속하기 위하여 웨이퍼(30)에 대한 루틴 라인에 가요성을 부가한다. 세그먼트(36)상의 다이(32)를 상호 접속하고 세그먼트(36)를 적층하는 것은 웨이퍼(30)로부터 각각의 칩을 절단하고, 칩을 적층하고, 회로 보드상에 칩을 상호 접속하는 종래 기술보다 값이 싸고 신뢰적이다.
웨이퍼(30) 상호 접속을 처리한 후, 세그먼트 형성 공정이 웨이퍼(30)상에서수행된다. 다시 도 3을 참조하여, 웨이퍼(30)는 세그먼트(36) 사이의 수직 및 수평 스트리트(38, 40)를 따라 웨이퍼(30)를 절단함으로써 각각의 세그먼트(36)로 분할된다. 세그먼트(36)가 웨이퍼(30)로부터 절단된 후, 세그먼트는 적층 구조에 배치된다. 구조의 전체 크기를 줄이기 위하여, 세그먼트(36)는 우선 세그먼트(36)의 뒷면에서 재료를 연마함으로써 얇게 한다. 얇게 하는 공정을 보조하기 위하여, 전체 웨이퍼(30)는 세그먼트(36)가 웨이퍼(30)로부터 절단되기 전에 얇게 된다. 얇게 하는 공정은 25밀의 높이로부터 대략 8 내지 10밀까지 웨이퍼(30) 및 세그먼트(36)의 높이를 감소시킨다.
통상적으로, 웨이퍼(10)는 회로가 쉽게 도시되고 톱질처리(sawing) 동안 손상되지 않도록 회로가 놓여있는 정면으로부터 절단된다. 그러나, 본 발명에서 웨이퍼(30)는 경사진 커팅을 사용하여 스트리트(38, 40)를 따라 웨이퍼(30)의 뒷면상에서 톱질처리 된다. 도 8A는 세그먼트(36)가 경사 커팅을 사용하여 웨이퍼로부터 절단된 후 세그먼트(36)의 뒷면(100)을 도시한다. 도시된 바와 같이, 경사 커팅은 세그먼트(36)의 모두 4개의 측면상에서 안쪽으로 경사진 에지 벽(102)을 세그먼트(36)에 제공한다.
뒷면(100)으로부터 웨이퍼(30)를 절단하기 위하여, 세그먼트 경계를 한정하는 스트리트(38, 40)가 톱질처리를 유도하기 위하여 웨이퍼(30)의 뒷면(100)상에 제공된다. 세그먼트 경계의 패턴은 비디오 카메라 및 펠트 팁(felt tip) 기록 장치를 포함하는 장치에 웨이퍼(30)를 배치시키는 뒷면(100)상에 제공된다. 웨이퍼는 상기 장치에 장착되어 웨이퍼(30)의 정면은 기록 장치가 웨이퍼(30)의 뒷면(100)과접촉하여 배치될 동안 카메라와 면한다. 웨이퍼(30)의 정면 이미지는 모니터상에 디스플레이되고, 오퍼레이터는 웨이퍼(30)의 뒷면(100)상에 패턴을 그리기 위하여 세그먼트 경계의 패턴을 따라, 기록, 장치 아래로 웨이퍼(30)를 이동시킨다.
선택적으로, 세그먼트 경계의 패턴은 종래의 포토리소그래피 공정을 사용하여 웨이퍼(30)의 뒷면(100)상에 제공될 수 있다. 이런 공정 동안, 웨이퍼(30)의 뒷면(100)은 포토레지스터로 코팅되고, 웨이퍼(30)의 정면은 자외선으로 조사되어 회로는 웨이퍼(30)의 뒷면(100)상에서 볼 수 있고, 세그먼트 경계의 패턴은 톱질처리를 유도하기 위하여 웨이퍼(30)의 뒷면(100) 표면상에서 정렬되고 현상된다.
세그먼트 경계의 패턴이 웨이퍼(30) 뒷면(100)에 제공된 후, 그리고 웨이퍼(30)가 톱질처리되기 전에, 톱질처리 동안 세그먼트(36)를 유지하기 위하여 웨이퍼(30)의 정면에 테이프층이 제공된다. 웨이퍼(30) 정면이 테이핑된 후, 경사 커팅은 웨이퍼(30)의 뒷면(100)상에 세그먼트 경계를 따라 수행된다. 본 발명의 바람직한 실시예에서, 경사 커팅은 45도 각으로 세그먼트 에지 벽(102)을 형성한다. 세그먼트(36)가 절단된 후, 테이프는 웨이퍼(30)의 정면으로부터 주의깊게 제거되고 세그먼트(36)는 톱질처리 및 테이프로부터 잔류물을 제거하기 위하여 세척된다.
도 8B는 세그먼트가 웨이퍼(30)로부터 절단된 후, 그리고 세그먼트가 적층부로 영구적으로 어셈블리되기 바로 전에 서로 수직으로 정렬 배치된 3개의 세그먼트(36)를 나타낸다. 도시된 바와 같이, 각각의 세그먼트(36)의 정면(104)은 금속 상호 접속부(48, 46), 및 에지 본드 패드(42)를 포함한다. 일단 세그먼트(36)가 적층부로 어셈블리된 후, 세그먼트(36)의 에지 본드 패드(42)는 적층부에서 수직으로 인접한 세그먼트(36)의 에지 본드 패드(42)와 전기적으로 접촉된다. 경사진 에지벽(102)의 목적은 적층부에서 우선 바로 아래의 하나의 세그먼트(36) 에지 본드 패드(42)와 세그먼트(36) 본드 패드(42) 사이에 수직의 전기적 접속을 위하여 적절한 클리어런스를 제공하는 것이다.
세척 후에, 세그먼트(36)의 뒷면(100) 및 경사진 에지(102)는 스퍼터링 질화물 공정을 사용하여 절연된다. 스퍼터링 질화물 공정은 금속 대신에 실리콘 질화물을 세그먼트(36)의 뒷면(100)에 스퍼터링하는 것을 제외하고는 금속막의 스퍼터링과 유사하다. 실리콘 질화물 절연은 노이즈 및 간섭 신호가 세그먼트(36)상의 다이(32)의 실리콘 기판 베이스에 흡수되지 않게하기 위해 요구된다.
세그먼트(36)가 웨이퍼(30)로부터 절단되고 절연된 후, 세그먼트(36)상의 회로는 기능성에 대해 검사된다. 웨이퍼(30)상의 다이(32)의 일부가 기능하지 않을 수 있고, 결함이 있는 다이가 웨이퍼(30)로부터 절단되지 않고 종래 기술의 방법처럼 버려지기 때문에, 결함이 있는 다이는 기능 다이(32)로부터 분리되어야 한다. 결함이 있는 다이는 결함이 있는 다이의 회로 및 세그먼트(36)의 에지 본드 패드(42) 사이에 접속된 금속 상호 접속부(46)의 상부층을 증발시키기 위하여 레이저를 사용하여 분리될 수 있다. 결함이 있는 다이는 금속 상호 접속부(46)의 상부층을 기계적으로 연마하거나 또는 전기적으로 퓨징함으로써 분리될 수 있다. 일단 금속 상호 접속부(46)의 상부층이 세그먼트(36)의 에지 본드 패드(42)와 결함이 있는 다이의 회로 사이에서 개방되었다면, 결함이 있는 다이는 세그먼트(36)에 더 이상 전기적으로 접속되지 않는다.
결함이 있는 다이를 분리하는 것 외에, 각각의 세그먼트(36)는 끝마친 적층부와 간섭할 디코딩 회로가 각각의 세그먼트(36)를 액세스할 수 있도록 유일하게 만들어진다. 각각의 세그먼트(36)는 다수의 제어 신호가 레이저를 사용하여 각각의 세그먼트상에서 버닝(burning)되는 레벨 프로그래밍이라 불리는 공정동안 독특하게 만들어진다. 다시 도 3을 참조하여, 다수의 제어 신호는 각각의 세그먼트(36)상의 제어 본드 패드(106)상에서 독특한 패턴을 버닝함으로써 각각의 세그먼트상에 제공된다.
각각의 세그먼트(36)가 서로에 대해 독특하게 만들어진 후, 세그먼트(36)는 프로그래밍된다. 상기에 대해 토의하기 위하여, 리던던트 기능 다이(32)가 분리된 결함 다이로 교체되도록, 프로그래밍은 루팅 회로 공정에 관한 것이다. 이것은 분리된 다이를 위하여 본래 의도된 적당한 제어 신호를 가진 교체 다이(32)를 제공함으로써 이루어진다. 프로그래밍은 일단 세그먼트(36)가 적층되고 동작되면, 컴퓨터 또는 그와 같은 것들이 적층부의 분리된 다이에 액세스되도록 시도하기 때문에 필요하다. 그러므로, 결함이 있는 다이를 가진 세그먼트(36)는 적층부의 결함 다이에 액세스하도록 시도될 때, 기능 다이(32)가 대신 액세스되도록 프로그램되어야 한다. 실제 세그먼트(36)의 프로그래밍은 이하 설명되는 바와 같이 적층부를 제조하는 동안 발생한다.
도 9를 참조하여, 세그먼트 접착 고정물(110)이 도시되며 세그먼트(36)가 함께 적층되고 에폭시 수지로 접착되는 적층 과정 동안 적층부(112)가 어셈블리된다. 바람직한 실시예에서, 적층 과정동안, 적층부(112)는 6개의 인접한 세그먼트(36)를사용하여 어셈블리된다. 적층부(112)는 각각의 쌍의 인접한 세그먼트(36) 사이에 에폭시(114) 막을 제공한 다음, 정렬 고정물(116) 위쪽 정면(104)에 세그먼트(36)를 배치함으로써 어셈블리된다. 정렬 고정물(116)은 고정물의 고정된 벽에 대향하여 수평 평면의 적층부(112)를 압축하고, 3개의 밀폐된 셀 우레탄 고무 스탬프(118, 119 및 120)를 사용하여 설비물의 베이스에 대향하여 수직 평면으로 적층부(112)를 압축한다. 적층부(112)는 적층부(112)를 굳게 하기 위해 120도로 경화처리 되어 고정물에 유지된다. 경화 사이클은 15분의 안정화 기간, 60분 경화, 및 10분 냉각 기간을 포함한다. 본 발명은 각각의 다이(32)가 적층되는 종래기술 방법을 개선하는데, 그 이유는 본 발명의 적층부(112)를 포함하는 세그먼트(36)가 가변 두께이고 임의의 순서대로 적층될 수 있기 때문이다.
적층부(112)가 경화된 후, 각각의 세그먼트(36)상의 에지 본드 패드(42)(도 8B)는 전기적 기능 적층부(112)를 제공하기 위하여 적층부(112)에 수직으로 전기적으로 접속된다. 적층부의 엘리먼트를 수직으로 접속하기 위한 종래 방법은 금속 로드로 엘리먼트를 접속하고, 엘리먼트에 다수의 비아를 제공하고 비아에 전기적으로 전도성이 있는 재료를 삽입하거나, 또는 적층부 엘리먼트 사이에 전기적 경로를 제공하기 위하여 전도성 액체로 비아를 채우는 것을 포함한다.
도 10A 및 도 10B를 참조하여, 적층부(112)의 세그먼트(36) 사이에 수직의 전기 경로를 제공하기 위한 방법이 본 발명에 따라 도시된다. 도 10A는 세그먼트 측면상에 배치된 적층부를 가진 세그먼트(36)의 뒷면(100)으로부터의 적층부(112)를 도시한다. 도 10B는 적층부가 수직으로 배치되는 세그먼트(36)의 정면(104)으로부터 본 적층부(112)를 도시한다. 적층부(112)의 세그먼트(36) 사이에 수직의 전기적 경로를 제공하기 위하여, 은으로 채워질 전도성 에폭시 트레이스(130)가 분배 메카니즘(132)에 의해 세그먼트(36)의 경사진 에지 벽(102)을 따라 분배된다. 분배 메카니즘(132)은 x 및 y 방향으로 이동하고 세그먼트(36)의 외부 본드 패드(42)와 정렬시 적층부(112)상에 에폭시 트레이스를 배치시킨다. 에폭시 트레이스(130)는 미리 프로그램된 위치에 적층부(112) 4개의 에지에 제공되고, 본드 패드(42)의 노출된 금속을 수직으로 접속하기 위하여 흐른다. 세그먼트(36)의 경사진 에지 벽(102)은 에폭시 트레이스(130)에 의해 외부 본드 패드(42)로의 액서스를 용이하게 한다. 본 발명의 경사진 에지 벽(102) 및 에폭시 트레이스(130)의 사용은 적층부에 수직인 전기 접속을 제공하기 위하여 금속화 층을 사용하는 종래 기술 방법을 개선시킨다.
도 10A 및 도 10B에 도시된 바와 같이, 에폭시 트레이스(130)는 예비프로그래밍에 따라 적층부(112)의 다른 층에 선택적으로 분배된다. 다양한 에폭시 트레이스(130)는 특정 장치의 회로 경로를 한정하고 분리된 결함이 있는 다이 주위에 회로를 루틴한다. 세그먼트(36)가 적층부(112)로 어셈블리되도록 다른 하나의 상부상에 적층될 때, 세그먼트(36)상의 다이(32)의 각각의 위치는 적층부(112)의 수직칼럼을 형성한다. 예를 들어, 만약 적층부(112)의 각각의 세그먼트(36)가 6개의 다이(32)를 포함하면, 적층부(112)는 다이(32)의 6개의 수직 칼럼을 포함한다. 메모리 회로와 같은 기능 회로를 가지기 위하여, 임의의 수의 기능 다이(32)가 각각의 수직 칼럼 세그먼트(36)에 요구된다. 바람직한 실시예에서, 6개의 세그먼트를포함하는 적층부(112)의 회로는 적층부 각 칼럼에 4개의 기능 다이(32)를 제공하기 위하여 프로그래밍동안 루틴된다.
도 11을 참조하여, 에폭시 트레이스(130)가 분배되는 메카니즘이 도시된다. 분배 메카니즘(140)은 회전 인덱싱 진공 척(134), 분배 메카니즘(132), 밀봉 회전 진공 조인트(138), 모터(142), 및 90도 인덱싱 메카니즘(144)을 포함한다. 밀봉 회전 진공 조인트(138)는 진공 척(134)의 단부에서 진공을 형성하기 위하여 진공 펌프(도시되지 않음)와 관련하여 동작하고, 이것은 분배 메카니즘(132) 아래에 배치된다. 적층부(112)는 진공 척(134)상에 수평으로 배치되고, 척(134)은 진공을 통하여 정면(104)상에 적층부(112)를 유지한다. 적층부(112)가 척(134)에 대향하여 배치된 후, 분배 메카니즘(132)은 상기된 바와 같이, 적층부(112)의 한쪽 측면 아래로 에폭시 트레이스(130)의 예비프로그램 채널을 분배하기 위하여 적층부(112)의 한쪽 에지상으로 이동된다. 분배 메카니즘(132)은 물러나고 진공 척(134)은 90도 진공 척(134)에 의해 90도 회전되어 에폭시는 적층부(112)의 또다른 에지를 따라 분배될 수 있다. 공정은 적층부(112)의 모든 에지가 에폭시로 접착될 때까지 반복한다. 바람직한 실시예에서, 에폭시 분배 메카니즘(132)은 천 인치의 분해능을 가지는 30게이지, 루어 팁핑 5cc 피하 주사기이고, 프로그램 가능한 로봇(도시되지 않음)상에 설비된다.
에폭시 트레이스(130)가 분배된 후, 적층부(112)는 척(134)으로부터 제거되고 에폭시(130)가 습성이기 때문에 특정한 처리로 고정 영역에 배치된다. 에폭시 접착 세그먼트 적층부(112)는 경화하기 위한 대류식 오븐에 배치되어, 15분 동안예열하고, 30분 동안 경화되고, 10분 동안 냉각된다. 일단 적층부(112)가 전기적 기능에 대해 검사되면, 적층부(112) 공정은 완료되고, 적층부(112)는 예를 들어 인쇄 회로 보드와 같은 회로 보유 기판상에 장착 준비된다.
본 발명의 바람직한 실시예에서, 적층부(112)는 회로 보드의 적층부(112)에 장착되는 서브표면에 의해 회로 보드에 접속된다. 도 12를 참조하여, 회로 보드(150)의 단면도는 본 발명에 따라 그안에 장착된 다수의 적층부(112) 서브표면을 가진다. 회로 보드(150)의 적층부(112)에 서브표면을 장착하기 위하여, 적층부(12)의 주변부보다 약간 큰 다수의 홀(154)이 회로 보드(150)에서 절단된다. 홀(154)이 회로 보드(150)로 절단된 후, 회로 보드(150)는 클램핑 고정물(152)에 배치된다. 적층부(112)는 회로 보드(150)의 홀(154)에 배치되어 적층부(112)의 상부 세그먼트(36) 정면(104)은 도시된 바와 같이 인쇄 회로 보드(150)와 동일 평면상에 있는다. 적층부(112)는 적층부(112)의 주변부 부근의 다양한 위치에서 빠른 경화 위치 에폭시(도시되지 않음) 중에 작은 방울을 첨가함으로써 다음 동작을 위하여 적소에 유지된다.
비록 적층부(112)가 에폭시를 가진 회로 보드의 상부에 장착될지라도, 서브 표면을 장착하는 것은 적층부(112) 주위의 회로 보드상에 에폭시를 제공하고 적층부(112)의 수직 측면위에 에폭시를 제공할 때 만나게 되는 문제를 극복할 수 있다. 회로 보드(150)에 적층부(112)를 장착한 서브표면은 열팽창 계수를 허용하고, 회로 보드(150)상에 적층부(112)의 전체 높이를 감소시켜서 적층부(112)가 증가된 밀도를 위하여 보다 커질 수 있고, 적층부(112) 및 회로 보드(150) 사이에 전기적 접속을 간소화하는 것을 포함하는 다수의 장점을 제공한다.
도 13을 참조하여, 적층부(112)를 회로 보드(150)에 전기적으로 접속하기 위한 방법이 도시된다. 배치 에폭시(158)가 적층부(112)를 회로 보드(150)에 유지하기 위하여 제공된 후, 적층부(112)는 회로 보드(150)상의 금속 트레이스(160)와 전기적으로 접속되어 컴퓨터 회로는 적층부(112)의 각 레벨상에 다이(32)를 액세스할 수 있다. 각각의 적층부(112)는 회로 보드(150)에 배치되어 상부 세그먼트(36) 주변부 부근에 에지 본드 패드(42)가 회로 보드(150)상의 금속 트레이스(160)의 위치와 매칭한다. 회로 보드(150)상의 금속 트레이스(160) 및 본드 패드(42) 사이의 갭을 연결하기 위하여, 은으로 채워진 전도성 에폭시 휘스커(whisker)(162)가 각각의 본딩 패드(42)로부터 분배 메카니즘(132)을 사용하여 회로 보드(150)상의 맞은편 금속 트레이스(160)에 제공된다. 도 13에 도시된 바와 같이, 적층부(112)를 회로 보드(150)에 부착하기 위하여 사용된 배치 에폭시(158)가 전도성 에폭시 휘스커(162)를 손상시키지 않도록 제공된다. 본 발명의 한가지 특징은 회로 보드(150)상의 적층부(112) 및 금속 트레이스(160) 사이의 전기적 콘택이 회로 보드(150)와 같은 실질적으로 동일 평면에 놓여진 전도성 에폭시 휘스커(162)로 이루어진다는 것이다.
본 발명의 수평 에폭시 휘스커(162)는 회로 보드(150)와 적층부(112)의 상부 세그먼트(36)의 에지 본드 패드(42) 사이, 및 상부 세그먼트(36)의 에지 본드 패드(42)와 세그먼트(36)를 상호 접속하기 위해 적층부(112)의 에지 아래에 제공된 수평 에폭시 트레이스(130) 사이에 전기적 접속을 제공한다. 적층부(112)에 형성된수평 및 수직 전도성 에폭시 트레이스(160, 132)는 회로 보드(150)의 회로가 적층부(112)의 임의의 세그먼트(136)로 액세스될 수 있도록 제공된다.
세그먼트가 에폭시 트레이스(130)를 사용하여 수직으로 상호 접속된 후(도 10A 및 도 10B), 다른 레벨의 프로그래밍은 세그먼트(36)상에 다이의 어떤 결함을 보수하기 위하여 회로 보드 레벨(150)에 사용될 수 있다. 다이 결함은 회로 보드 레벨에서 결함이 있는 다이를 위한 제어 신호를 해제하고 적층부(112)에서 기능 다이(32)의 제어 신호로 상기 신호를 교체함으로써 보수될 수 있다. 이것은 전도성 에폭시 휘스커(162)와 회로 보드(150)상의 적당한 금속 트레이스(160)를 상호 접속함으로써 이루어진다.
에폭시 휘스커(162)가 회로 보드(150)에 제공된 후, 보드(150)는 아래와 같은 마지막 경화용 대류식 오븐에 배치된다 : 15분 예열, 30분 경화, 및 15분 냉각. 경화 후, 보드(150) 어셈블리는 검사되고 폴리이미드층으로 밀봉된다. 본 발명의 완성된 회로 보드(150) 어셈블리는 개인용 컴퓨터 메모리 카드 국제 연합(PCMCIA)카드 같은 많은 목적을 위하여 사용될 수 있다. PCMCIA 카드는 추가의 입력/출력 기능 및 증가된 저장 능력을 제공하기 위하여 노트북 및 휴대용 컴퓨터에 삽입되는 작은 크레디트 카드 크기의 장치이다. 본 발명의 적층부는 예를 들어 노트북 컴퓨터용 외부 메모리처럼 사용될 수 있고, PCMCIA 카드에 설비될 수 있다.
본 발명의 특정 실시예의 다음 설명은 도시 및 설명을 위하여 도시된다. 그것들은 개시된 상세한 형태로 본 발명을 구속하거나 제한하지 않고, 많은 변형 및 변화가 상기 지시에 따라 가능하다. 상기 실시예는 본 발명의 원리 및 실행을 가장잘 설명하도록 선택되고 기술되며, 그것에 의해 당업자는 숙고된 특정 사용을 위하여 적당한 바와 같이 다양한 변형을 가진 다양한 실시예 및 본 발명을 가장 잘 실행할 수 있다. 본 발명의 사상은 여기에 첨부된 청구범위 및 그것과 동일물에 의해 형성될 수 있다.

Claims (34)

  1. 세그먼트를 형성하는 3개 이상의 에지를 가지는 실리콘 세그먼트에 있어서,
    상기 세그먼트상에 있고 각각이 다수의 제 1 본드 패드를 포함하는 다수의 다이 ;
    외부와의 전기적 접속을 위하여 상기 세그먼트의 하나 이상의 상기 에지상에 배치된 다수의 에지 본드 패드 ; 및
    상기 다이와 상호 접속하기 위하여 상기 다수의 제 1 본드 패드 사이에 접속되고, 상기 다이를 상기 외부 접속부에 접속하기 위하여 상기 다수의 에지 본드 패드 및 상기 다수의 제 1 본드 패드 사이에 추가로 접속되는 금속 트레이스 층을 포함하는 것을 특징으로 하는 세그먼트.
  2. 제 1 항에 있어서, 상기 금속 트레이스는 크롬, 티타늄-텅스텐 및 금의 샌드위치를 포함하는 것을 특징으로 하는 세그먼트.
  3. 제 2 항에 있어서, 상기 세그먼트는 정면 및 뒷면을 더 포함하고, 상기 다수의 제 1 본드 패드, 상기 다수의 에지 본드 패드, 및 상기 금속 트레이스 층은 상기 세그먼트의 상기 정면상에 배치되는 것을 특징으로 하는 세그먼트.
  4. 제 3항에 있어서, 상기 세그먼트를 형성하는 상기 에지는 에지 벽을 추가로포함하고, 상기 에지 벽 및 상기 세그먼트의 뒷면은 실리콘 질화물로 절연되는 것을 특징으로 하는 세그먼트.
  5. 제 4항에 있어서, 상기 에지 벽은 경사진 것을 특징으로 하는 세그먼트.
  6. 하나의 상부에 배치되는 세그먼트 적층부를 포함하는데, 상기 세그먼트 각각은 3개 이상의 에지를 포함하며, 다수의 다이는 그 내부에 회로, 및 전기적으로 전도성인 콘택 포인트를 가지며 ;
    각각의 상기 세그먼트상에서 상기 다수의 다이를 상호 접속하고, 각각의 상기 세그먼트상에서 하나 이상의 상기 다수의 다이를 하나 이상의 상기 전기적으로 전도성인 콘택 포인트와 접속시키기 위한 제 1 상호 접속 수단 ;
    각각의 상기 세그먼트상의 상기 전기적으로 전도성인 콘택 포인트에 액세스를 제공하기 위한 액세스 수단 ; 및
    상기 적층부 각각의 상기 세그먼트상에서 상기 전기적으로 전도성인 콘택 포인트를 전기적으로 상호 접속하고, 상기 적층부의 각각의 상기 세그먼트에 배치된 상기 다수의 다이에 측면의 전기 접속을 제공하기 위한 상기 액세스 수단에 사용할 수 있는 제 2 상호 접속 수단을 포함하는 것을 특징으로 하는 전기 회로 적층부.
  7. 제 6 항에 있어서, 상기 전기적으로 전도성인 콘택 포인트는 각각의 상기 세그먼트상의 하나 이상의 상기 에지를 따라 배치되는 것을 특징으로 하는 전기 회로적층부.
  8. 제 7 항에 있어서, 상기 제 1 상호 접속 수단은 하나 이상의 금속 트레이스를 포함하는 것을 특징으로 하는 전기 회로 적층부.
  9. 제 8 항에 있어서, 상기 금속 트레이스 층은 크롬, 티타늄-텅스텐, 및 금의 샌드위치를 포함하는 것을 특징으로 하는 전기 회로 적층부.
  10. 제 9 항에 있어서, 상기 액세스 수단은 상기 세그먼트의 각각의 상기 에지를 따라 안쪽으로 경사진 에지 벽을 포함하는 것을 특징으로 하는 전기 회로 적층부.
  11. 제 10 항에 있어서, 상기 상호 접속 수단은 전기적으로 전도성인 에폭시를 포함하는 것을 특징으로 하는 전기 회로 적층부.
  12. 제 11 항에 있어서, 각각의 상기 세그먼트는 제어 본드 패드를 포함하고, 상기 세그먼트는 버닝된 독특한 패턴을 각각의 상기 세그먼트상의 상기 제어 본드 패드에 가짐으로써 서로의 세그먼트에 대해 독특하게 만들어지는 것을 특징으로 하는 전기 회로 적층부.
  13. 제 11 항에 있어서, 상기 세그먼트는 상호 접속된 기능 다이 및 비기능 다이를 포함하고, 상기 비기능 다이는 상기 기능 다이로부터 분리되고, 상기 각각의 세그먼트상의 상기 금속 트레이스는 상기 기능 다이중 특정 하나가 상기 비기능 다이로 교체되도록 루틴되는 것을 특징으로 하는 전기 회로 적층부.
  14. 제 12 항에 있어서, 상기 적층부는 6개의 세그먼트를 포함하고, 각각의 상기 세그먼트는 4개의 다이를 포함하고, 상기 적층부는 상기 다이에 4개의 수직 칼럼을 가지며, 각각의 상기 수직 칼럼은 높이가 6개의 다이이고, 상기 전기적으로 전도성인 에폭시는 상기 6개의 세그먼트에 제공되어 상기 기능 다이 중 4개는 상기 적층부에서 상기 다이 중 각각 4개의 수직 칼럼에 접속되는 것을 특징으로 하는 전기 회로 적층부.
  15. 다수의 다이를 가지는 웨이퍼를 제공하는 단계 ;
    각각이 상기 웨이퍼상의 다이 중 다수의 인접한 다이를 그룹으로 형성함으로써 형성된 다수의 세그먼트를 형성하는 단계 ;
    상기 다수의 세그먼트 중 각각의 하나상에서 상기 다수의 인접한 다이를 상호 접속하는 단계 ;
    상기 웨이퍼로부터 상기 다수의 세그먼트 중 각각 하나를 분리하는 단계 ;
    외부 수직 측면을 가지는 세그먼트의 적층부를 형성하기 위하여 하나의 상부상에 다수의 세그먼트를 배치하는 단계 ; 및
    세그먼트의 상기 적층부를 전기적으로 상호 접속하는 단계를 포함하는 것을특징으로 하는 세그먼트 적층부 형성 방법.
  16. 제 15 항에 있어서, 상기 다수의 다이 각각에 내부 전기적으로 전도성인 콘택 포인트를 제공하는 단계 ;
    상기 다수의 세그먼트 각각에 외부 전기적으로 전도성인 콘택 포인트를 제공하는 단계 ;
    상기 다수의 세그먼트 중 각각의 하나상에 금속 트레이스층을 제공하는 단계를 포함하는데, 상기 금속 트레이스는 상기 다수의 다이상의 내부 전기적으로 전도성인 콘택 포인트 및 상기 다수의 세그먼트 중 각각 하나상 외부 전기적으로 전도성인 콘택 포인트 사이로 연장되고 ;
    상기 적층부의 하나 이상의 상기 외부 수직 측면에 전기적으로 전도성인 에폭시를 제공하는 단계를 포함하고, 상기 전기적으로 전도성인 에폭시는 상기 적층부의 상기 세그먼트중 각각의 하나 상에 상기 외부 전기적으로 전도성인 콘택 포인트와 접촉하여, 상기 적층부의 상기 다수의 세그먼트를 전기적으로 상호 접속하는 것을 특징으로 하는 방법.
  17. 제 16 항에 있어서,
    각각의 상기 세그먼트상에 제어 본드 패드를 제공하는 단계 ;
    상기 적층부의 상기 세그먼트에 액세스하기 위하여 외부 소스로부터 상기 적층부에 제어 신호를 제공하는 단계 ; 및
    각각의 상기 세그먼트 상의 상기 제어 본드 패드에 독특한 패턴을 버닝함으로써 독특한 각각의 상기 세그먼트를 위한 제어 신호를 만드는 단계를 포함하는 것을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 상기 적층부는 상부 세그먼트를 포함하고, 상기 방법은,
    그 내부에 회로 및 홀을 가지는 신호 전달 기판을 제공하는 단계 ;
    상기 홀에 세그먼트의 상기 적층부를 부착하는 단계 ; 및
    상기 신호 전달 기판 및 상기 적층부의 상기 상부 세그먼트상의 상기 외부 전기적으로 전도성인 콘택 포인트 사이에 전기적으로 전도성인 에폭시의 트레이스를 제공함으로써 상기 신호 전달 기판에 세그먼트의 상기 적층부를 전기적으로 접속시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서, 상기 상부 적층부는 상기 신호 전달 기판 표면과 동일 평면상에 있는 것을 특징으로 하는 방법.
  20. 제 19 항에 있어서, 상기 전기적으로 전도성인 에폭시의 상기 트레이스는 상기 신호 전달 기판과 실질적으로 동일 평면에 놓여 있는 것을 특징으로 하는 방법.
  21. 전기적으로 전도성인 콘택 포인트를 가지는 실리콘 세그먼트의 적층부를 장착하기 위한 방법에 있어서,
    회로를 가지는 신호 전달 기판을 제공하는 단계 ;
    상기 신호 전달 기판에서 홀을 절단하는 단계 ;
    상기 적층부의 상부가 상기 신호 전달 기판의 표면과 동일 평면상에 있도록 상기 홀에 세그먼트의 상기 적층부를 부착하는 단계 ; 및
    세그먼트의 상기 적층부를 상기 신호 전달 기판에 전기적으로 접속하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서, 세그먼트의 상기 적층부를 상기 신호 전달 기판에 전기적으로 접속하기 위하여 상기 신호 전달 기판 및 상기 적층부의 전기적으로 전도성인 콘택 포인트 사이에 전기적으로 전도성인 에폭시 트레이스를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서, 상기 신호 전달 기판과 실질적으로 동일 평면에 있도록 트레이스를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제 23항에 있어서, 인쇄 회로 보드에서 상기 세그먼트의 적층부를 장착하고 상기 인쇄 회로 보드 및 PC 카드의 상기 세그먼트 적층부를 밀봉하는 단계를 포함하는 것을 특징으로 하는 방법.
  25. 세그먼트를 형성하는 3개 이상의 에지를 각각 가지는 하나 이상의 실리콘 세그먼트에 있어서,
    상기 각각의 세그먼트상에 있고 다수의 제 1 본드 패드를 각각 포함하는 다수의 다이 ;
    외부와의 전기적 접속을 위하여 상기 세그먼트의 하나 이상의 상기 에지에 배치된 다수의 에지 본드 패드 ; 및
    상기 다이와 상호 접속하기 위하여 상기 다수의 제 1 본드 패드 사이에 접속되고, 상기 다이를 상기 외부 접속부에 접속하기 위하여 상기 다수의 에지 본드 패드 및 상기 다수의 제 1 본드 패드 사이에 추가로 접속되는 금속 트레이스층을 포함하는 것을 특징으로 하는 세그먼트.
  26. 세그먼트를 형성하는 3개 이상의 에지를 각각 가지는 하나 이상의 실리콘 세그먼트에 있어서,
    상기 각각의 세그먼트상에 있고 다수의 제 1 본드 패드를 각각 포함하는 다수의 다이 ;
    외부와의 전기적 접속을 위하여 상기 세그먼트의 하나 이상의 상기 에지에 배치된 다수의 에지 본드 패드 ; 및
    상기 다이와 상호 접속하기 위하여 상기 다수의 제 1 본드 패드 사이에 접속되고, 상기 다이를 상기 외부 접속부에 접속하기 위하여 상기 다수의 에지 본드 패드 및 상기 다수의 제 1 본드 패드 사이에 추가로 접속되는 금속 트레이스층을 포함하고,
    상기 세그먼트는 상호 접속된 기능 다이 및 비기능 다이를 포함하고, 상기 비기능 다이는 상기 기능 다이로부터 분리되고, 상기 각각의 세그먼트상의 금속 트레이스는 상기 기능 다이 중 특정 하나가 상기 비기능 다이와 교체되도록 루틴되는 것을 특징으로 하는 세그먼트.
  27. 하나의 상부에 배치되고, 각각 하나의 세그먼트를 형성하는 3개 이상의 에지를 각각 가지는 각각의 세그먼트 적층부 ;
    각각의 상기 세그먼트상에 있고, 다수의 제 1 본드 패드를 포함하는 다수의 다이 ;
    외부와의 전기적 접속을 위하여 각각의 상기 세그먼트의 하나 이상의 상기 에지상에 배치된 다수의 에지 본드 패드 ; 및
    상기 다이를 상호 접속하기 위하여 상기 다수의 제 1 본드 패드 사이에 접속되고, 상기 다이를 상기 외부 접속부에 접속하기 위하여 상기 다수의 에지 본드 패드 및 상기 다수의 제 1 본드 패드 사이에 추가로 접속된 금속 트레이스층을 포함하는 것을 특징으로 하는 전기 회로 적층부.
  28. 하나의 상부에 배치되고, 각각의 3개 이상의 에지를 포함하는 세그먼트 적층부를 포함하는데, 다수의 다이는 회로, 및 전기적으로 전도성인 콘택 포인트를 가지며 ;
    각각의 상기 세그먼트상 다수의 다이를 상호 접속하고, 하나 이상의 상기 다수의 다이를 상기 각각의 세그먼트상의 하나 이상의 상기 전기적으로 전도성인 콘택 포인트와 접속시키기 위한 제 1 상호 접속 수단 ;
    각각의 상기 세그먼트상의 상기 전기적으로 전도성인 콘택 포인트에 액세스를 제공하기 위한 액세스 수단 ; 및
    상기 적층부의 각각의 상기 세그먼트상 상기 전기적으로 전도성인 콘택 포인트를 전기적으로 상호 접속하고, 상기 적층부의 각각의 상기 세그먼트에 배치된 상기 다수의 다이에 측면 전기 접속을 제공하기 위한 상기 액세스 수단에 제공할 수 있는 제 2 상호 접속 수단을 포함하고, 상기 세그먼트는 상호 접속된 기능 다이 및 비기능 다이를 포함하고, 상기 비기능 다이는 상기 기능 다이로부터 분리되고, 각각의 상기 세그먼트상의 금속 트레이스는 상기 기능 다이 중 특정 하나가 상기 비기능 다이와 교체되도록 루틴되는 것을 특징으로 하는 전기 회로 적층부.
  29. 세그먼트를 형성하는 다수의 에지를 각각 가지는 하나 이상의 실리콘 세그먼트에 있어서,
    각각의 상기 세그먼트상에 하나 이상의 다이 ; 및
    수직 외부 전기 접속을 위하여 상기 세그먼트의 하나 이상의 상기 에지에 배치된 하나 이상의 에지 본드 패드를 포함하는 것을 특징으로 하는 세그먼트.
  30. 세그먼트를 형성하는 다수의 에지를 각각 가지는 하나 이상의 실리콘 세그먼트에 있어서,
    하나 이상의 제 1 본드 패드 및 상기 다이를 상호 접속하기 위하여 상기 하나 이상의 제 1 본드 패드 사이에 접속된 금속 트레이스층을 더 포함하고, 상기 금속 트레이스는 상기 다이를 상기 외부 접속부에 접속하기 위하여 상기 에지 본드 패드 및 상기 제 1 본드 패드 사이에 추가적으로 접속되는 것을 특징으로 하는 세그먼트.
  31. 세그먼트를 형성하는 다수의 에지를 각각 가지는 하나 이상의 실리콘 세그먼트에 있어서,
    각각의 상기 세그먼트상에 있고, 하나 이상의 제 1본드 패드를 각각 포함하는 하나 이상의 다이 ;
    외부 전기 접속을 위하여 상기 세그먼트의 하나 이상의 상기 에지에 배치된 하나 이상의 에지 본드 패드 ; 및
    상기 다이를 상호 접속하기 위하여 상기 제 1 본드 패드 사이에 접속되고, 상기 다이를 상기 외부 접속부에 접속시키기 위하여 상기 에지 본드 패드 및 상기 제 1 본드 패드 사이에 추가로 접속된 금속 트레이스층을 포함하고,
    상기 세그먼트는 상호 접속된 기능 다이 및 비기능 다이를 포함하고, 상기 비기능 다이는 상기 기능 다이로부터 분리되고, 각각의 상기 세그먼트의 금속 트레이스는 상기 기능 다이 중 특정 하나가 상기 비기능 다이와 교체되도록 루틴되는 것을 특징으로 하는 세그먼트.
  32. 하나의 상부에 배치되고, 상기 세그먼트의 각각 하나를 형성하는 다수의 에지를 가지는 각각의 세그먼트 적층부 ;
    각각의 상기 세그먼트상의 하나 이상의 다이 ; 및
    수직으로 외부와의 전기적 접속을 위하여 각각의 상기 세그먼트의 하나 이상의 상기 에지상에 배치된 하나 이상의 에지 본드 패드를 포함하는 것을 특징으로 하는 전기 회로 적층부.
  33. 제 32 항에 있어서, 하나 이상의 제 1 본드 패드 및 상기 다이를 상호 접속하기 위하여 상기 제 1 본드 패드 사이에 접속된 금속 트레이스층을 포함하고, 상기 금속 트레이스는 상기 다이를 상기 외부 접속부에 접속시키기 위하여 상기 에지 본드 패드 및 상기 제 1 본드 패드 사이에 추가로 접속되는 것을 특징으로 하는 전기 회로 적층부.
  34. 하나의 상부에 배치되고 다수의 에지를 각각 포함하는 세그먼트 적층부를 포함하는데, 하나 이상의 다이는 회로 및 전기적으로 전도성인 콘택 포인트를 가지며 ;
    각각의 상기 세그먼트상에 상기 다이를 접속하고 각각의 상기 세그먼트상의 하나 이상의 전기적으로 전도성인 콘택 포인트에 하나 이상의 다이를 접속하기 위한 제 1 상호 접속 수단 ;
    각각의 상기 세그먼트상의 상기 전기적으로 전도성인 콘택 포인트에 액세스를 제공하기 위한 액세스 수단 ; 및
    상기 적층부의 각각의 세그먼트상에 상기 전기적으로 전도성인 콘택 포인트를 전기적으로 상호 접속하고, 상기 적층부의 각각의 상기 세그먼트에 배치된 상기 다이에 측면 전기 접속을 제공하기 위하여 상기 액세스 수단에 제공되는 제 2 상호 접속 수단을 포함하고, 상기 세그먼트는 상호 접속된 기능 다이 및 비기능 다이를 포함하고, 상기 비기능 다이는 상기 기능 다이로부터 분리되고, 각각의 상기 세그먼트상의 금속 트레이스는 상기 기능 다이의 특정 하나가 상기 비기능 다이와 교체되도록 루틴되는 것을 특징으로 하는 전기 회로 적층부.
KR1019960707364A 1994-06-23 1995-06-08 실리콘세그먼트에대한수직상호접속처리방법 KR100377657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/265,081 US5675180A (en) 1994-06-23 1994-06-23 Vertical interconnect process for silicon segments
US08/265,081 1994-06-23

Publications (1)

Publication Number Publication Date
KR100377657B1 true KR100377657B1 (ko) 2004-02-05

Family

ID=23008886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960707364A KR100377657B1 (ko) 1994-06-23 1995-06-08 실리콘세그먼트에대한수직상호접속처리방법

Country Status (9)

Country Link
US (4) US5675180A (ko)
EP (2) EP1158570B1 (ko)
JP (2) JP3895768B2 (ko)
KR (1) KR100377657B1 (ko)
AT (2) ATE325426T1 (ko)
AU (1) AU2815395A (ko)
DE (2) DE69534976T2 (ko)
TW (1) TW271487B (ko)
WO (1) WO1996000494A1 (ko)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5657206A (en) * 1994-06-23 1997-08-12 Cubic Memory, Inc. Conductive epoxy flip-chip package and method
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
IL110261A0 (en) * 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit
MY114888A (en) * 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
DE4435121A1 (de) * 1994-09-30 1996-04-04 Siemens Ag An Datenbus betreibbare tragbare Datenträgeranordnung
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
US5973396A (en) 1996-02-16 1999-10-26 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5801452A (en) * 1996-10-25 1998-09-01 Micron Technology, Inc. Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
WO1999009599A2 (en) * 1997-08-21 1999-02-25 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
JP2001514449A (ja) * 1997-08-22 2001-09-11 キュービック・メモリー・インコーポレーテッド 熱伝導性エポキシプリフォームによるシリコンセグメントの垂直相互接続方法
RU2133523C1 (ru) * 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Трехмерный электронный модуль
US7786562B2 (en) * 1997-11-11 2010-08-31 Volkan Ozguz Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
KR100253352B1 (ko) * 1997-11-19 2000-04-15 김영환 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
US6235551B1 (en) 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6624505B2 (en) 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
NO307360B1 (no) * 1998-02-25 2000-03-20 Thin Film Electronics Asa Flersjikts matriseadresserbar logisk innretning med flere individuelt matriseadresserbare og stablede tynnsjikt av et aktivt materiale
US6207474B1 (en) 1998-03-09 2001-03-27 Micron Technology, Inc. Method of forming a stack of packaged memory die and resulting apparatus
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6072233A (en) 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6143586A (en) * 1998-06-15 2000-11-07 Lsi Logic Corporation Electrostatic protected substrate
US7179740B1 (en) 1999-05-03 2007-02-20 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US6429509B1 (en) 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
US7030466B1 (en) 1999-05-03 2006-04-18 United Microelectronics Corporation Intermediate structure for making integrated circuit device and wafer
JP3750444B2 (ja) * 1999-10-22 2006-03-01 セイコーエプソン株式会社 半導体装置の製造方法
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6710454B1 (en) 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US6344401B1 (en) 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
AU2002216352A1 (en) * 2000-12-21 2002-07-01 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US6856007B2 (en) 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
SG152909A1 (en) * 2002-01-09 2009-06-29 Micron Technology Inc Stacked die in die bga package
US7242082B2 (en) 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
WO2003073505A1 (en) * 2002-02-26 2003-09-04 Gautham Viswanadam Integrated circuit device and method of manufacturing thereof
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
KR100442880B1 (ko) * 2002-07-24 2004-08-02 삼성전자주식회사 적층형 반도체 모듈 및 그 제조방법
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP2004221372A (ja) * 2003-01-16 2004-08-05 Seiko Epson Corp 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
FR2858912B1 (fr) * 2003-08-11 2006-12-01 Wavecom Module electronique forme de composants empiles et solidarises, composant, procede, moyens d'assemblage et machine d'assemblage correspondants
JP2007516602A (ja) 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
DE102004008135A1 (de) * 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
US7705432B2 (en) * 2004-04-13 2010-04-27 Vertical Circuits, Inc. Three dimensional six surface conformal die coating
US7245021B2 (en) * 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7280428B2 (en) 2004-09-30 2007-10-09 Rambus Inc. Multi-column addressing mode memory system including an integrated circuit memory device
US8595459B2 (en) 2004-11-29 2013-11-26 Rambus Inc. Micro-threaded memory
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
JP2006310663A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 演算処理装置
US7972650B1 (en) 2005-07-13 2011-07-05 Nscrypt, Inc. Method for manufacturing 3D circuits from bare die or packaged IC chips by microdispensed interconnections
US7566853B2 (en) * 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
US7511379B1 (en) * 2006-03-23 2009-03-31 National Semiconductor Corporation Surface mountable direct chip attach device and method including integral integrated circuit
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
TWI473183B (zh) * 2007-06-19 2015-02-11 Invensas Corp 可堆疊的積體電路晶片的晶圓水平表面鈍化
WO2008157779A2 (en) * 2007-06-20 2008-12-24 Vertical Circuits, Inc. Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication
US7714426B1 (en) * 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
KR101533663B1 (ko) 2007-08-03 2015-07-03 테세라, 인코포레이티드 재구성된 웨이퍼를 이용한 스택 패키지
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US8829677B2 (en) 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
EP2308087B1 (en) * 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
KR100994978B1 (ko) * 2008-07-23 2010-11-18 (주) 이피웍스 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법
JP5126002B2 (ja) * 2008-11-11 2013-01-23 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP5700927B2 (ja) 2008-11-28 2015-04-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US8127185B2 (en) * 2009-01-23 2012-02-28 Micron Technology, Inc. Memory devices and methods for managing error regions
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
KR20120068985A (ko) * 2009-03-13 2012-06-27 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US8533853B2 (en) * 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
JP5215244B2 (ja) * 2009-06-18 2013-06-19 新光電気工業株式会社 半導体装置
US8004080B2 (en) 2009-09-04 2011-08-23 Freescale Smeiconductor, Inc. Edge mounted integrated circuits with heat sink
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US8677617B2 (en) * 2010-04-28 2014-03-25 International Business Machines Corporation Printed circuit board edge connector
US9268719B2 (en) 2011-08-05 2016-02-23 Rambus Inc. Memory signal buffers and modules supporting variable access granularity
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US9099444B2 (en) * 2011-12-22 2015-08-04 Intel Corporation 3D integrated circuit package with through-mold first level interconnects
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
KR102245134B1 (ko) 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
EP3199003B1 (en) * 2014-09-24 2021-01-06 TRUMPF Photonic Components GmbH Printed circuit board and printed circuit board arrangement
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10636767B2 (en) * 2016-02-29 2020-04-28 Invensas Corporation Correction die for wafer/die stack
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US11171101B2 (en) 2020-03-31 2021-11-09 Raytheon Company Process for removing bond film from cavities in printed circuit boards
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability
JP7341104B2 (ja) * 2020-08-28 2023-09-08 信越ポリマー株式会社 異方導電性コネクター及びその製造方法

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3702025A (en) * 1969-05-12 1972-11-07 Honeywell Inc Discretionary interconnection process
US3679941A (en) * 1969-09-22 1972-07-25 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
US3704455A (en) * 1971-02-01 1972-11-28 Alfred D Scarbrough 3d-coaxial memory construction and method of making
US3813773A (en) * 1972-09-05 1974-06-04 Bunker Ramo Method employing precision stamping for fabricating the wafers of a multiwafer electrical circuit structure
US3999105A (en) * 1974-04-19 1976-12-21 International Business Machines Corporation Liquid encapsulated integrated circuit package
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
US4646128A (en) * 1980-09-16 1987-02-24 Irvine Sensors Corporation High-density electronic processing package--structure and fabrication
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
EP0082148A1 (en) * 1981-06-30 1983-06-29 VICTOR ROYAL A/S MANUFACTURING & GASKET COMPANY Packaging article for a stack of gaskets, in particular those made of plastic deformable material
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
JPS58178547A (ja) * 1982-04-12 1983-10-19 Matsushita Electric Ind Co Ltd 電気部品組立体およびその製造方法
JPS58176962A (ja) * 1982-04-12 1983-10-17 Origin Electric Co Ltd 双方向性半導体バリスタの製造方法
EP0121519A1 (en) * 1982-05-06 1984-10-17 HARRIS, James William Three dimensional integrated circuit structure
US4761681A (en) * 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US4672737A (en) * 1984-01-23 1987-06-16 Irvine Sensors Corporation Detector array module fabrication process
US4613891A (en) * 1984-02-17 1986-09-23 At&T Bell Laboratories Packaging microminiature devices
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
WO1993013557A1 (en) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure for mounting the semiconductor chips in a three-dimensional manner
US4703170A (en) * 1985-04-12 1987-10-27 Grumman Aerospace Corporation Infrared focal plane module
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
US4807021A (en) * 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4835593A (en) * 1986-05-07 1989-05-30 International Business Machines Corporation Multilayer thin film metallurgy for pin brazing
US4954875A (en) * 1986-07-17 1990-09-04 Laser Dynamics, Inc. Semiconductor wafer array with electrically conductive compliant material
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4803595A (en) * 1986-11-17 1989-02-07 International Business Machines Corporation Interposer chip technique for making engineering changes between interconnected semiconductor chips
US4801992A (en) * 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US5138437A (en) * 1987-07-27 1992-08-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US5198888A (en) * 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5025306A (en) * 1988-08-09 1991-06-18 Texas Instruments Incorporated Assembly of semiconductor chips
FR2638894A1 (fr) * 1988-11-04 1990-05-11 Thomson Csf Dispositif et procede de connexion et de fixation de composants
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US4907128A (en) * 1988-12-15 1990-03-06 Grumman Aerospace Corporation Chip to multilevel circuit board bonding
US5191405A (en) * 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
JPH02174255A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
US4996583A (en) * 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US4956746A (en) * 1989-03-29 1990-09-11 Hughes Aircraft Company Stacked wafer electronic package
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US4956695A (en) * 1989-05-12 1990-09-11 Rockwell International Corporation Three-dimensional packaging of focal plane assemblies using ceramic spacers
US5055425A (en) * 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5200300A (en) * 1989-06-01 1993-04-06 Hewlett-Packard Company Methods for forming high density multi-chip carriers
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5013687A (en) * 1989-07-27 1991-05-07 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
US4959749A (en) * 1989-08-16 1990-09-25 Unisys Corporation Layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets
US5032896A (en) * 1989-08-31 1991-07-16 Hughes Aircraft Company 3-D integrated circuit assembly employing discrete chips
US5006923A (en) * 1989-09-14 1991-04-09 Litton Systems, Inc. Stackable multilayer substrate for mounting integrated circuits
DK162133C (da) * 1989-10-11 1992-02-24 Cabinplant Developments A S Fremgangsmaade til drift af rejebehandlingsapparater og apparat til brug ved udoevelse af fremgangsmaaden
US5191404A (en) * 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5019943A (en) * 1990-02-14 1991-05-28 Unisys Corporation High density chip stack having a zigzag-shaped face which accommodates connections between chips
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5499160A (en) * 1990-08-01 1996-03-12 Staktek Corporation High density integrated circuit module with snap-on rail assemblies
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5093708A (en) * 1990-08-20 1992-03-03 Grumman Aerospace Corporation Multilayer integrated circuit module
US5061496A (en) 1990-08-21 1991-10-29 Warner-Lambert Company Stabilized chlorodeoxysugar sweetening agents in liquid medium and methods for preparing same
US5117282A (en) * 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5135556A (en) * 1991-04-08 1992-08-04 Grumman Aerospace Corporation Method for making fused high density multi-layer integrated circuit module
EP0516866A1 (en) * 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
JP2568507Y2 (ja) * 1991-09-27 1998-04-15 株式会社小松製作所 建設機械の微操作モード制御装置
US5270571A (en) * 1991-10-30 1993-12-14 Amdahl Corporation Three-dimensional package for semiconductor devices
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
JPH05160290A (ja) * 1991-12-06 1993-06-25 Rohm Co Ltd 回路モジュール
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
EP0558855A3 (en) * 1992-03-02 1996-05-01 American Telephone & Telegraph Circuit board stack with novel cross-over cells
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
WO1993023982A1 (en) * 1992-05-11 1993-11-25 Nchip, Inc. Stacked devices for multichip modules
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
AU4663293A (en) * 1992-07-07 1994-01-31 Rtb Technology, Inc. High density memory and method of forming the same
US5330359A (en) * 1993-03-26 1994-07-19 The Whitaker Corporation Socket for stacking integrated circuit chips
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5675180A (en) * 1994-06-23 1997-10-07 Cubic Memory, Inc. Vertical interconnect process for silicon segments
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly

Also Published As

Publication number Publication date
US5661087A (en) 1997-08-26
WO1996000494A1 (en) 1996-01-04
DE69524756T2 (de) 2002-08-14
US5837566A (en) 1998-11-17
US5675180A (en) 1997-10-07
EP0766909A1 (en) 1997-04-09
US6188126B1 (en) 2001-02-13
DE69534976D1 (de) 2006-06-08
ATE325426T1 (de) 2006-06-15
JPH10508154A (ja) 1998-08-04
EP0766909A4 (en) 1997-10-22
EP1158570A1 (en) 2001-11-28
EP0766909B1 (en) 2001-12-19
ATE211350T1 (de) 2002-01-15
TW271487B (ko) 1996-03-01
EP1158570B1 (en) 2006-05-03
AU2815395A (en) 1996-01-19
JP3895768B2 (ja) 2007-03-22
DE69524756D1 (de) 2002-01-31
DE69534976T2 (de) 2006-12-28
JP2007019527A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
KR100377657B1 (ko) 실리콘세그먼트에대한수직상호접속처리방법
US6177296B1 (en) Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6255726B1 (en) Vertical interconnect process for silicon segments with dielectric isolation
US6080596A (en) Method for forming vertical interconnect process for silicon segments with dielectric isolation
KR100593567B1 (ko) 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
US4953005A (en) Packaging system for stacking integrated circuits
US4862249A (en) Packaging system for stacking integrated circuits
US4897708A (en) Semiconductor wafer array
US6124633A (en) Vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5994170A (en) Silicon segment programming method
US5567654A (en) Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
US6098278A (en) Method for forming conductive epoxy flip-chip on chip
US6699735B2 (en) Semiconductor device and method for manufacturing the semiconductor device
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
WO1999007015A1 (en) Conductive epoxy flip-chip on chip
KR100536823B1 (ko) 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
US4996630A (en) Hybrid module electronics package
USRE34291E (en) Hybrid module electronics package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130307

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 12

EXPY Expiration of term