JP3895768B2 - シリコンセグメントのための垂直相互接続方法 - Google Patents
シリコンセグメントのための垂直相互接続方法 Download PDFInfo
- Publication number
- JP3895768B2 JP3895768B2 JP50316496A JP50316496A JP3895768B2 JP 3895768 B2 JP3895768 B2 JP 3895768B2 JP 50316496 A JP50316496 A JP 50316496A JP 50316496 A JP50316496 A JP 50316496A JP 3895768 B2 JP3895768 B2 JP 3895768B2
- Authority
- JP
- Japan
- Prior art keywords
- segments
- stack
- dies
- segment
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 18
- 239000010703 silicon Substances 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000004593 Epoxy Substances 0.000 claims abstract description 46
- 230000007246 mechanism Effects 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- 238000007639 printing Methods 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 6
- 150000003376 silicon Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 129
- 239000010410 layer Substances 0.000 description 69
- 239000004642 Polyimide Substances 0.000 description 39
- 229920001721 polyimide Polymers 0.000 description 39
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- 238000012937 correction Methods 0.000 description 13
- 230000002950 deficient Effects 0.000 description 13
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229920006311 Urethane elastomer Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5382—Adaptable interconnections, e.g. for engineering changes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R29/00—Coupling parts for selective co-operation with a counterpart in different ways to establish different circuits, e.g. for voltage selection, for series-parallel selection, programmable connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10477—Inverted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10719—Land grid array [LGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Silicon Polymers (AREA)
- Wire Bonding (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、シリコンのセグメントを積層し相互接続するための方法と装置に関し、特に、複数のダイと斜角を付けた縁壁を含むセグメントを積層し、電気的に伝導性のエポキシを使用することにより積層の縁でセグメントを相互接続する方法と装置に関する。
長年の間、トランジスタやICのような電子部品はシリコンやゲルマニウムを含む半導体材料のウェハーを用いて製造されてきた。ICはウェハーにエッチング、ドーピング、層化のような様々な既知の手法を用いて用意される。ウェハーに用意された個々のICは、ダイとして言及され、外部の電気的接続のための接続パッドと呼ばれる接触点を含んでいる。
典型的に、ウェハー上のダイはダイを画定する境界に沿ってウェハーを切断することによりお互いに切り離される。一度ダイがウェハーから切断されると、それらはチップとして言及され、使用のためパッケージ化される。近年において、より高電力の電子システムの激増化により、高密度ICパッケージの必要性が高まっている。
高密度パッケージを造る1つの方法は、WSI(Wafer scale integration)手法を用いて1枚のウェハー上に完全なコンピューターシステムを造ることである。WSI技術はダイを相互接続するためにワイヤーを用いてウェハー上の全てのダイをワイヤーで横からつなぐものである。しかしながら、ダイ間の必要な相互接続のためには極めて細くて製造が困難なワイヤーが多く必要とされる。
高密度パッケージを造る第2の方法は、チップを垂直に物理的に積層することによって回路板上のチップを搭載するのに必要な領域を減少させることである。1チップ積層方法は、個々のダイをセラミック媒体に載せダイと媒体の両方を封じ込め媒体を積層化しプリント回路板上に積層を搭載するものである。この手法においては、ダイのリードを金属ピンによりプリント回路板と接続することによって積層の全てのダイが相互接続される。この方法では回路板上に並外れた高ピン総数を要し、高ピン数では多くのピンの中の一つが板から接続されなくなる可能性が増大するので電気回路機構の信頼性を低下させる。
他のチップ積層方法は、1992年4月14日に登録されたUS特許No.5104820に開示されているようにダイを積層するより複雑な工程を用いるものである。図1に示すように、この方法は、別形成リード12と呼ばれる金属化パターンをウェハーの表面に加えることによって積層されるように個々のチップ10を修正したものである。別形成リード12はチップ上の接続パッド14から新たに形成された接続パッド11へ伸びており、全ての別形成リード12が修正されたチップ10の一側で終わるように配置されている。各々の修正チップ10はそれから点線で示されているようにウェハーから切断され、図示していない積層に組み立てられる。積層は、修正チップ10の全てのリード12が積層の同じ面に沿って1列に整列するような方法で組み立てられる。リード12を有する積層の面はそれから各々の修正チップ12の上のリード12の断面が得易いようにエッチングされ研磨される。リード12が露出された後、積層内の各々の修正チップ10を電気的に接続するため金属化層が積層の面に沿ってリード12に適用される。積層はそれから、従来の電気回路機構と接続される基板に搭載され接続される。
別形成リードの方法は回路密度の点で従来技術に改良を与えるが、複雑でコスト高である。加えて、図1に示すように別形成リード12は5つの隣接したダイ15から19上に伸びており、修正チップ10がウェハーから切断されたとき破壊される。この方法では5つのダイは修正された各々のチップ10のために犠牲にされる。
高密度回路を製造する他の方法は、ウェハー整列を形成するため、個々のチップよりもむしろ、完全なウェハーから積層を製造するものである。ある装置においては、積層内のウェハーは銅のような金属伝導体のフィードスルー(feed−throughs)の固体の垂直列を用いることにより電気的に相互接続される。ウェハーを相互接続するための固体のフィードスルーの使用は、熱サイクルの間、異なる熱膨張係数により整列にダメージを与える。さらにこの方法はコスト高で、修理のためのウェハーの切り離しが困難である。
ウェハーの積層を相互接続する他の方法は、例えば1990年6月30日に登録されたUS特許No.4897708、1990年9月4日に登録されたUS特許No.4954875において開示されている。これらの方法は、積層内の各々のウェハーに、ウェハーの接続パッドを露出させる円錐状のスルーホールを提供するものである。積層内のウェハーの接続パッドは、ウェハーの間で連続的な垂直状の電気的接続を提供するため、スルーホールを電気的に伝導性の液体で満たすかスルーホール内に電気的に伝導性の従順な材料を挿入することによって電気的に接続される。ウェハーを相互接続するために金属の固体の垂直列を使用する欠点を避けるため、電気的に伝導性の液体や伝導性材料がスルーホールを満たす特別の材料として要求される。さらに、いくつか応用するためには、電気装置の寸法上の圧迫面から全体のウェハーの積層を使用することは望ましくない。
発明の要約
従って本発明の目的は、シリコンのセグメントを積層し相互接続するための改良した方法と装置を提供することである。
本発明は、シリコンセグメントの積層を垂直状に相互接続するための方法と装置を提供することである。各々のセグメントは半導体ウェハー上に複数の隣接したダイを含んでいる。セグメントの全ての4つの側に伸びる1以上の金属相互接続層を使用することによってセグメント上の複数のダイはセグメント上で相互接続され、外部電気的接続点としての縁接続パッドを提供する。ダイが相互接続された後に、各々のセグメントに4つの内部へ傾斜した縁壁を提供するため、各々のセグメントはウェハーの裏面から斜角切断を用いることにより切断される。
セグメントがウェハーから切断された後、個々のチップの積層と全体のウェハーの積層の双方から区別されるように、セグメントは積層を形成するためお互いの上に配置される。積層の全ての4つの側に電気的に伝導性のエポキシを適用することにより、積層内の垂直上の隣接したセグメントは電気的に相互接続される。積層内の各々のセグメントの内部へ傾いた縁壁は、セグメントが積層された時に電気的に伝導性のエポキシが各々のセグメントの縁接続パッドと側面の回路に接近できる凹所を提供する。電気的に相互接続されたセグメントの積層は、それから回路板の表面下に配され、積層の頂上セグメントの接続パッドと回路板との間に電気的に伝導性のエポキシを適用することによって板上の回路と電気的に接続される。
本発明の他の目的、特徴、利点は図面と共に以下の詳細な説明から明らかになるだろう。
【図面の簡単な説明】
図面は、この明細書と一体となり、一部となって、発明の実施例を示し、以下に示す詳細な説明とともに、発明の原理を示すのに役立つ。
図1は、チップの一方の側に沿って別形成リードを設けるための従来技術による方法を示す図である。
図2は、多数のダイを含む従来のシリコンウェハーを示す図である。
図3は、本発明による、2x2のダイの配列をふくむセグメント2つを示す図である。
図4は、ウェハーを横切って設計された多数のセグメントを示す図である。
図5A−Hは、ウェハーの一部の断面図であって、セグメントのダイを接続するために、ウェハーに適用される多数の材料の層を示すものである。
図6Aと6Bは、ポリイミド層の縁壁の輪郭を示す図である。
図7AとBは、ウェハー上で金属の接続を形成するための金属剥がし方法を示す図である。
図8Aは、セグメントがウェハーから切断された後、4つの壁面に斜角を設けたセグメントの裏面を示す図である。
図8Bは、ウェハーから切断された後の3つのセグメントの前面と斜角を設けた壁面を示す図である。
図9は、セグメントが積層され、エポキシで結合させられるセグメントの積層・結合方法を示す図である。
図10Aと図Bは、本発明による、積層されたセグメント間の垂直電気パスを形成する方法を示す図である。
図11は、積層の端に沿ってエポキシのトレースが施される機構を示す図である。
図12は、表面下に配された多数の積層を有する本発明による信号伝達用基板の断面図である。
図13は、回路板の表面下に配された積層を電気的に接続する方法を示す図である。
発明の詳細な説明
発明の好適な実施例、図面に示された例において詳細な言及がなされるだろう。本発明は好適な実施例とともに述べられるが、本発明をこれらの実施例に限定することを意図するものではない事が分かるだろう。これに反して、本発明は、クレームによって限定されている発明の精神と範囲内において含まれるであろう代替物、変更物、均等物を含むように意図されている。
図2を参照して、本発明の垂直接続方法が、製造業者より供給される標準的なウェハー30から述べられるだろう。ウェハー30上の正方形の目は、ウェハー30上の個々のダイ32の位置を示している。ウェハー30は、通常、インク点34で印された機能を果たさない欠陥のダイを伴って製造業者から届けられる。本発明の好適な実施例では、ウェハー30はシリコンから作られる。しかしながら、ウェハー30はまた、ガリウム・ヒ素のような代替材料を用いることによっても作られる。ダイ32は、例えばメモリー・チップのような個々のチップを提供するために、典型的に、ウェハー30から切断される。しかしながら、本発明によれば、ダイ32はウェハー30から個々には切断されない。代わりに、ウェハー30の多数の隣接したダイ32が集合して、図3に示すセグメント36として言及されるものを形成する。
図3は、ウェハー30における2つのセグメント36Aと36B(以下ではセグメント36)の平面図を示している。ここで、各々の長四角形は、1つのダイ32を表している。各々のセグメント36は、垂直境界線38と水平境界線40とによって定められる。そして、各々のセグメント36は、ウェハー30における一群の隣接したダイ32を含んでおり、その結果、セグメント36は特別の寸法と形状を有している。好適な実施例においては、セグメント36は、図示されているような2x2マトリックスに配列された4つの隣接したダイ32を含んでいる。そのようなセグメント36は、2x2セグメントと呼ばれる。しかしながら、セグメント36の他の例としては、例えばダイ32の2x1セグメント、2x4セグメント、4x4セグメントのような隣接ダイ32の幾つかのパターンまたは配列が挙げられる。各セグメント36には、その全ての4つの側面に、外部との接続のための電気的な接点として用いられる端部接続パッド42が備えられている。同様に、個々のダイ32は、ダイ32の内部回路と接続するための内部接続パッド44を含んでいる。個々のセグメント36は、ストリートとして典型的に言及されている垂直境界線38と水平境界線40に沿ってウェハー30を切断することによってウェハー30から分離される。ウェハー30からセグメント36を切断する方法は、さらに以下に述べられる。
本発明の1つの特徴は、セグメント36の個々のダイ32はダイ相互接続機構による多数の層を用いて相互に接続されていることである。ダイ相互接続機構は、セグメント32の表面上のX方向とY方向との双方に方向付けられた多数の金属トレースを含んでいる。その金属トレースは、X相互接続46とY相互接続48として言及され、セグメント36の縁接続パッド42から個々のダイ32の選択された内部接続パッド44へパワーと信号を伝達する機能を果たす。
図4は、ウェハー30を横切って配列された多数のセグメント36を示す図である。ウェハー30の周囲では、個々のダイ32(図2、3を参照)の接続パッドは、1x1セグメント50を製造するように適切に定められる。
再び図3を参照すると、個々のダイ32の相互接続のためにウェハー30の表面上に金属のX相互接続46とY相互接続48を適用する際には、欠陥ダイを示すインク点34(図2)は、金属の相互接続46、48のじゃまをしないように、最初に取り除かれなければならない。インク点34は、通常のポジ型レジスト・ストリッパーを用いることによりウェハー30から取り除かれる。ポジ型レジスト・ストリッパは、産業上一般的に使用されている材料で、特定の表面から好ましくない物質を表面に損傷を与えることなく溶解し取り除く。インク点34が取り除かれた後、ウェハー相互接続工程間で金属相互接続46、48がウェハー30に設けられる。
図5A−5Hを参照することにより、本発明によるウェハー30の一部の断面図が示される。上述したように、ウェハー30の表面は、個々のダイ32(図2、3参照)に属する多数の内部接続パット44とセグメント36に属する多数の外部接続パッド42を含んでいる。ウェハー30の表面に設けられる金属接続からダイ32を絶縁するために、図5Bに示すように、ポリイミド層60が最初にウェハー30に形成される。ウェハーの製造業者はウェハー30の表面に、回路を絶縁すべき保護層を設けるけれども、ポリイミド層60は、確実に保護材料内のホールを消滅させる。ポリイミド層60は、またウェハー30のダイ32間の道38と40(図3参照)を埋める。好適な実施例において、ポリイミド層60は、標準的なスピン・コート方法によって設けられる。この方法においては、ポリイミドはウェハー30の中央に配され、ウェハー30はスピン・モーター上を水平に回転し、ウェハー30上に厚さ約2ミクロンの薄いポリイミド層が提供される。
今、図5Cを参照すると、ウェハー30の表面がポリイミド層60又は他の絶縁材料で覆われた後、接続パッド44と42上でポリイミド層60は、ウェハー30の表面から除かれる。好適な実施例では、ポリイミド層60は、標準的なフォトリソグラフィの手法により接続パッド44と42上で取り除かれる。そのフォトリソグラフィの手法では、光感光材料(ポジのフォトレジストと呼ばれる)がポリイミド層60の表面に設けられ、加熱される。次に、ウェハー30の接続パッド44と42の位置を規定する開口を有するマスクが、一般的な調整装置を用いてフォトレジスト上に載せられる。マスクには紫外線が照射され、接続パッド44と42上のフォトレジストのマスクで覆われていない部分が光にさらされる。光にさらされたフォトレジストは接続パッド44と42の表面から取り去られ、希釈した現像液中で現像される。接続パッド44と42が光にさらされた後、残留しているポジのフォトレジストはアセトンや他のポジ型フォトレジスト除去材料によってウェハー30から取り除かれる。アセトンはフォトレジストを洗い取るがポリイミド層60に影響を与えない材料である。
フォトレジストが取り除かれた後、ウェハー30は加熱され、ポリイミド層60を硬化させる。典型的には、ポリイミドは400度で1時間半加熱される。本発明の好適な実施例においては、ウェハー30の電気回路機構に害を与える可能性を減少させるために350度の温度で6時間加熱される。
図6Aと6Bを参照すると、好適な実施例において、ポリイミド層60が取り除かれる領域においてポリイミドは、図6Aに示されるように、丸くなった縁壁70を作り出す絶縁層60として使用される。ポリイミド層60の丸くなった縁壁70は、ポリイミド層60に設けられるであろう金属層48の堆積を容易にするのが望ましい。対照的に、光像化可能なポリイミド61は、図6Bに示すように、鋭利な角72を有する縁壁を提供し、結果的に、金属層49が不連続なものとなる。
図5Dを参照すると、接続パッド44と42上でポリマー層60が開口された後、垂直相互接続方法の次の段階が金属剥がし方法として言及される。この方法においては、最初の金属層48は、セグメント36にある各々のダイ32を電気的に相互接続するため、ウェハー30に設けられる。ウェハー30上に堆積された最初の金属層48は、接続パッド44と42と接触し、図3の金属Y相互接続48に対応する。ウェハー30を横切った金属Y相互接続の通路は、標準的なフォトリソグラフィの方法を用いることにより定められる。
図7Aと7Bを参照すると、金属剥がし方法の最初の段階は、ポリイミド層60上に剥がしフォトレジスト74の層を設けることである。好適な実施例においては、商業的に得られる像反転フォトレジストが公知の方法でウェハー30に設けられる。フォトレジスト74は、それから選択領域で取り除かれ、金属Y相互接続48の通路を定める。図7Aにおいて示されるように、後退している縁壁76として表される突出し縁が金属Y相互接続48の通路に沿って創り出されるように、像反転フォトレジスト74は取り除かれる。
金属Y相互接続48の通路を定めるためにフォトレジスト74の選択された領域が取り除かれた後、ウェハー30は標準的なスパッタリング装置(図示されていない)の中に配され、ウェハー30の全体にわたって金属層48が付着される。好適な実施例においては、金属層48はクロム、チタン・タングステン、金のサンドイッチ構造を有している。クロムとチタン・タングステンは、主として付着目的で金と結合されるが、他の金属サンドイッチも同様に用いられる。好適な実施例においては、約2000オングストロームのクロム、500オングストロームのチタン・タングステン、1200オングストロームの金がウェハー30上に付着される。
一度、金属堆積物が形成されると、残留しているフォトレジスト74はウェハー30の表面から取り除かれる。フォトレジストは、典型的には、アセトン又はフォトレジスト74が溶解する他のポジ・フォトレジスト・ストリッパー中にウェハー30を浸すことによって取り除かれる。図7Bを参照すると、フォトレジスト層74が溶解するにつれて、金属層48は、金属相互接続48(図3参照)を残して最初のポリイミド層60の表面から持ち上げられる。後退している縁壁76の目的は、金属Y相互接続48の縁の周りにアセトンを充満させ、フォトレジスト74を効果的に溶解させることである。
アセトンによりフォトレジスト74を溶解した後、ウェハー30は加熱され、ポリイミド層60内に残留したアセトンが蒸発する。この工程の後、金の一層がポリイミド層60の表面に残され、図5Dに示すように、接続パッド44と42と接触するY相互接続48を画定している。
金属Y相互接続48がウェハー30の表面に設けられた後、本質的に上述した方法を繰り返すことによって第2の金属層46がウェハー上に形成される。第2の金属層46は図3で示されるX相互接続46に対応している。
図5Eを参照すると、第2のポリイミドの堆積がなされ、ウェハー30に第2のポリイミド層80が設けられる。第2のポリイミド層80は、第1のポリイミド層60と同様な方法で設けられるが、厚く設ける必要はない。第2のポリイミド層80が設けられた後、図5Fで示されるように、金属X相互接続46と電気的に接続する予定の金属Y相互接続48上の点で第2層80内に穴が開けられる。一旦セグメント36が積層されると金属相互接続46の第2層が縁接続パッド42と電気的に接続できるように、第2のポリイミド層80は、各々のセグメント36の縁接続パッド42からも同様に取り除かれる。
代わりの実施例においては、第1の金属層48は、第2の金属層46に代わって縁接続パッド42と接続するために用いられる。第2のポリイミド層80がウェハー30の選択された地点から除かれた後、金相互接続48とアルミニウム接続パッド42、44との間の相互作用(好ましくない絶縁物質が生じる)を避けるために、第2のポリイミド層80は低温で矯正される。
第2のポリイミドが堆積した後、図5Gに示す相互接続46の第2層を形成するために、第2の金属剥がし方法が施される。再び、像反転フォトレジストがウェハー30に設けられ、ウェハー30上の金相互接続48の第2の層の通路を画定する場所において、フォトレジストが取り除かれる。上述したように、この方法によれば通路を画定するフォトレジストの層に後退している縁壁を作り出す。好適な実施例においては、それから、クロム、チタニウム・タングステン、金のサンドイッチ構造を含む金属の層がフォトレジスト上にスパッタにより堆積される。クロムは第2層48においては不必要であるが、製造方法の標準化のために用いられる。第2の金堆積がなされた後、図3のX相互接続46を残しながら不要のフォトレジストと金属を取り去るため、剥がし工程が施される。
第2の金属層46が堆積した後、金属X相互接続46をひっかきから保護し外界に対する機械的バリアとして扱うため、図5Hに示されているように第3のポリイミド層90がウェハー30に設けられる。第3のポリイミド層90は、後に他のセグメントの縁接続パッドと電気的に接続するであろう縁接続パッド42を露出させるため、各々のセグメント36の縁の周りで取り除かれる。従来の光像化可能なポリイミド90とそうでないもののどちらも、金属X相互接続46を保護するために受け入れられる。
図5Hに示すように、第1のポリイミド層60はウェハー30上の回路を保護し、第1の金属相互接続48は接続パッド44、42と接続する。第2のポリイミド層80は、第2の層である金属相互接続48を第1の層である金属相互接続46から、2層が接続する場所を除き、絶縁している。最終的に、第3のポリイミド層90は第2層である金属相互接続48を保護し絶縁する。
本発明のウェハー相互接続方法によって設けられた金属相互接続46と48の2層は、各々のセグメント36のダイ32を相互接続するためにウェハー30を横切って線を定める際の適応性を付与するものである。セグメント36のダイ32の相互接続とその後のセグメント36の積層化は、ウェハー30から個々にチップを切断しチップを積層し回路板上にチップを相互接続する従来技術の方法と比較してコストが安く、信頼性が高いものである。
ウェハー30の相互接続工程後、セグメント形成工程がウェハー30上で施される。再び図3を参照すると、ウェハー30は、セグメント36間の水平及び垂直路38と40に沿ってウェハー30を切断することによって個々のセグメント36に分割される。セグメント36がウェハー30から切断された後、セグメントは積層構造に配されるだろう。構造の全寸法を減少させるために、セグメント36の裏面から材料を削り取ることによりセグメント36は最初に薄くされる。薄化工程を補助するため、セグメント36がウェハー30から切断される前に、ウェハー30全体が薄くされる。薄化工程はウェハー30とセグメント36の高さを25ミルから約8から10ミルに減少させる。
従来は、電気回路機構が容易に見え切断工程で損傷を与えないように、回路が配置される前面からウェハー10は切断される。しかしながら本発明においては、路38と40に沿った傾斜を入れた切断によりウェハー30の裏面からウェハー30が切断される。図8Aは、セグメント36が傾斜を入れた切断によりウェハーから切断された後のセグメント36の裏面100を示す。図示されているように、傾斜を入れた切断により、セグメント36はその4側の全てに内方に傾斜した縁壁102を有している。
ウェハー30を裏面100から切断するために、セグメントの境界を定める路38と40のパターンが切断の補助のためウェハー30の裏面100に設けられる。セグメントの境界のパターンは、ビデオカメラとフェルト付きの記載装置を含む装置内にウェハー30を配することにより、その裏面100に設けられる。ウェハーは、ウェハー30の前面がカメラに向き合い、記載装置がウェハー30の裏面100と接触して配されるように装置の中に配置される。ウェハー30の前面の像がモニターに映し出され、作業者はセグメントの境界のパターンに沿って記載装置の下でウェハー30を動かし、ウェハー30の裏面100にパターンがひかれる。
代わりに、セグメント境界のパターンが従来のフォトリソグラフィの手法によりウェハー30の裏面100に設けられる。この手法においては、ウェハー30の裏面100はフォトレジストで覆われ、電気回路機構がウェハー30の裏面100で見られるようにウェハー30の前に赤外線が照射される。そして切断を導くためウェハー30の裏面100の表面に境界のパターンが直線化され形成される。
セグメント境界のパターンがウェハー30の裏面100に設けられた後であってウェハー30が切断される前に、切断の間にセグメント36を保持するためのテープ層がウェハー30の前面に設けられる。ウェハー30の前面にテープが形成された後、傾斜を入れた切断がウェハー30の裏面100のセグメント境界に沿って行われる。本発明の好適な実施例では、傾斜を入れた切断により45度の角度を有するセグメント縁壁102が形成される。セグメント36が切断された後、テープは注意深くウェハー30の前面から取り去られ、切断工程とテープによる残留物を取り除くためにセグメント36が洗浄される。
図8Bは、セグメントがウェハー30から切断された後でセグメントがずっと積層して組み立てられる直前の、互いに垂直に一列に並べられた3つのセグメント36を示す。図示されているように、各々のセグメント36の前面104は、金属相互接続48、46、縁接続パッド42を含んでいる。一度セグメント36が積層して組み立てられると、セグメント36の縁接続パッド42は積層構造の垂直上の隣接セグメント36と電気的に接続されるだろう。傾斜を付けた縁壁102の目的は、1つのセグメント36の縁接続パッド42と積層構造のすぐ下のセグメント36の縁接続パッド42との間の垂直上の電気的な接続をとるための適度なすきまを設けることである。
洗浄後、セグメント36の裏面100と傾斜した縁102は、窒化物をスパッタする方法を用いることにより絶縁化される。窒化物をスパッタする方法は、金属の代わりに窒化ケイ素をセグメント36の裏面100にスパッタする点を除いては金属膜のスパッタと同様である。窒化ケイ素の絶縁化は、セグメント36のダイ32の基であるケイ素基板内にノイズと妨害信号が吸収されないようにするために必要である。
セグメント36がウェハー30から切断され、絶縁化された後、セグメント36の回路が機能的に試験される。ウェハー30のダイ32の一部が作用しなかったり欠陥ダイがウェハー30から切断されなかったり従来技術の方法で捨てられたものとされた以後は、欠陥ダイは機能ダイ32から切り離されなければならない。欠陥ダイは、セグメント36の縁接続パッド42と欠陥ダイの回路との間を接続している金属相互接続46の上層をレーザーを用いて蒸発させることによって切り離される。欠陥ダイは又、金属相互接続46の上層を機械的に摩耗させたり電気的に溶解させたりしても切り離される。金属相互接続46の上層がセグメント36の縁接続パッド42と欠陥ダイの回路との間で開口されると、欠陥ダイはもはや電気的にセグメント36と接続されなくなる。
元に戻った電気回路機構(完成した積層と接続するもの)が各々のセグメント36を利用するために、切り離された欠陥ダイに代わって、各々のセグメント36は、又、独自に形成される。各々のセグメント36は、レベルプログラミングと呼ばれる方法で独自に形成される。この方法では、多数のコントロール・シグナルがレーザーを使用して各々のセグメントに焼き付けられる。図3を参照すると、多数のコントロール・シグナルは、各々のセグメント36のコントロール接続パッド106の上に独自のパターンを焼き付けることにより各々のセグメント上に形成される。
各々のセグメント36が互いに独自に形成された後、セグメント36はプログラム化される。この開示の目的のために、余分の機能ダイ32が切り離された欠陥ダイに取って代わるために、プログラミングは電気回路機構を定める工程に言及する。これは置き換えられたダイ32に、切り離されたダイに初めから向けられた適当なコントロール・シグナルを提供することによってなされる。一旦セグメント36が積層され作動すると、コンピューターその他同様のものは積層内の切り離されたダイにアクセスしようとするため、プログラミングは必要とされる。それゆえ、積層内の欠陥ダイをアクセスしようとされた時、機能ダイ32が代わりに利用されるために、欠陥ダイを有するセグメント36はプログラムされなければならない。セグメント36の現実のプログラミングは、以下に述べられるように、積層製造間に行われる。
図9を参照すると、セグメント固定物110が示され、積層112が積層工程で組み立てられる。ここで、セグメント36は積層され、エポキシで一緒にされる。好適な実施例においては、積層工程の間、積層112は6つの隣接したセグメント36を用いて組み立てられる。積層112は、各対の隣接したセグメント36の間にエポキシ114のフィルムを提供し、それからセグメント36を前面104を上にして整列した取り付け具116内に配することによって組み立てられる。整列した取り付け具116は、3つの閉ざされたセルのウレタンゴムスタンプ118、119、120を用いることにより、水平面において固形物の固定壁に対して積層112を圧縮し、垂直面において固形物の基底に対して積層112を圧縮する。積層112はそれから、積層112を固化させるため取り付け具内で保持されつつ120度で矯正される。矯正サイクルは、15分の安定化期間と60分の矯正と10分の冷却期間を含んでいる。本発明の積層112を有するセグメント36は厚さの多様性を有すると共にいくつかの順で積層されるので、本発明は個々のダイ32が積層される従来技術の方法を改良したものである。
積層112が固化された後、各々のセグメント36の縁接続パッド42(図8B参照)は、電気的に機能する積層112を提供するために、積層112内で垂直に電気的に接続される。積層の要素を垂直に接続する従来の方法は、積層の要素の間で電気的な通路を提供するため、要素を金属ロットと接続し、要素内で多数のバイアスを設け、バイアス内に電気的に伝導性の材料を挿入し、又はバイアスを伝導性のある液体で満たすものである。
図10Aと10B参照すると、積層112のセグメント36の間の垂直電気路を提供する方法は、本発明により示される。図10Aはセグメント36の裏面100から、横に配された積層112を描いたものである。図10Bは垂直に配されたセグメント36の前面104から積層112を見たものである。積層112のセグメント36間の垂直電気路を提供するために、銀で満たされた伝導エポキシトレース130が、セグメント36の傾斜を有する縁壁102に沿らて施与機構132により施される。施与機構132は、XとY方向に動き、整列した積層112のセグメント36の外部接続パッド42にエポキシのトレースを形成する。エポキシのトレース130は予めプログラムされた位置で積層112の全ての4つの縁に設けられ、エポキシトレース130は流れ、接続パッド42の露出した金属と接続する。セグメント36の傾斜を有する縁壁102はエポキシトレースによる外部接続パッド42との接近を容易にしている。本発明の傾斜を有する縁壁102とエポキシトレース130の使用により、積層への垂直方向の電気的接続を設けるために金属化層を使用する従来技術の方法を改良する。
図10Aと10Bに示されているように、エポキシトレース130は予めのプログラミングにより選択的に積層112の異なる層に施される。様々のエポキシトレース130が特定の装置の回路の通路と、切り離された欠陥ダイの周りの定められた電気回路機構を決定する。セグメント36の1つが積層112を組み立てるため他のものの上に積層された時、セグメント36のダイ32の各々の位置は積層112の垂直列を決定する。例えば、もし積層112の各々のセグメント36が6つのダイ32を含んでいると、積層112はダイ32の6つの垂直列を含んでいる。記憶回路のような機能回路を有するためには、ある数の機能ダイ32がセグメント36の各々の垂直列に要求される。好適な実施例では、6つのセグメントを含む積層112の電気回路機構がプログラミング間に定められ、積層の各々の列に4つの機能ダイ32を提供している。
図11を参照して、エポキシトレース130が施与される機構が示される。施与機構140はロータリー真空チェック134と、施与機構132とシールされたロータリー真空継ぎ手138と、モーター142と、90度指示機構144を含んでいる。シールされたロータリー真空継ぎ手138は、図示されていない真空ポンプと共に、施与機構132の真下に位置する真空チェック134の端部に真空を作り出す。積層112は真空チェック134に水平に配され、チェック134は真空によって積層112をその前面で保持する。積層112がチェック134に対向して配置された後、施与機構132が積層112の一端上を動き、上述したように、積層112の1側面にエポキシトレース130の予めプログラムされた路を施す。施与機構132が移動して離れ、それから真空チェック134が90度指示機構144によって90度回転する。その結果、エポキシは積層112の他の端に沿って施される。積層112の全ての縁にエポキシが施されるまで工程は繰り返される。好適な実施例では、エポキシ施与機構132は、1インチの1000分の1の分解能を有する30ゲージでルアー・チップ(Luer-tipped)の5ccの皮下注射器であり、図示されていないプログラム可能なロボットに配されている。
エポキシトレース130が施与された後、積層112はチェック134から取り外され、エポキシ130は濡れているので特別の処理により保持領域に置かれる。エポキシ化されたセグメントの積層112はそれから矯正のため、対流オーブンに配される。矯正は15分の予備加熱と、60分の矯正と、10分の冷却を含んでいる。一度、積層112が電気的機能性をテストされると、積層112工程は終了し、積層112は例えばプリント回路板のような回路支持基板上に載せられる。
本発明の好適な実施例においては、積層112は、回路板内の積層112を載せる副表面によって回路板と接続される。図12を参照すると、本発明によりその中に載せられた多数の積層112の副表面を有する回路板150の断面図が示される。回路板150内で積層112を副表面に載せるために、積層112の周辺よりやや大きい多数の穴154が回路板150に開けられる。穴154が回路板150内に開けられた後、回路板150は締め付け具152内に配される。積層112はそれから図示のように積層112の最上のセグメント36の前面104がプリント回路板150と平面になるように回路板150内の穴154に置かれる。積層112は、その周辺の様々な位置に急速な矯正位置エポキシ(図示されていない)の少量を適用することにより、来る作業のために決まった場所に保持される。
積層112はエポキシにより回路板の上に載せられることができるけれども、副表面搭載は、積層112の周りの回路板上にエポキシを適用した後に積層112の垂直側にエポキシを適用するときに遭遇する問題に打ち勝つ。回路板150内の積層112を副表面に搭載することは、以下のような多くの利点を有する。熱膨張係数を考慮しており、回路板150上の積層112の全体の高さを減少させ積層112を高密度化のためにより高くでき、これから述べられるように積層112と回路板150の間の電気的接続を単純化する。
図13を参照して、積層112を回路板150に電気的に接続する方法が示される。積層112を回路板150に保持するために位置決めエポキシ158が用いられた後、コンピュター機構が積層112の各々の水平面のダイ32をアクセスできるように積層112は回路板150上の金属トレース160と電気的に接続される。各々の積層112は、頂上のセグメント36の周辺の縁接続パッド42が回路板150の金属トレース160の位置と合うように回路板150内に位置している。接続パッド42と回路板150上の金属トレース160との間の隙間をつなぐために、導電性のエポキシウイスカー162を満たした銀が施与機構132を用いることにより各々の接続パッド42から回路板150の反対側の金属トレース160へ施される。図13に示されているように、回路板150へ積層112を取り付けるのに用いられる位置決めエポキシ158は導電性エポキシウイスカー162と干渉しないように設けられる。本発明の一つの特徴は、積層112と回路板150上の金属トレース160との間の電気的接続が回路板150と実質上同じ平面にある導電性エポキシウイスカーでなされることである。
本発明の水平エポキシウイスカーは、回路板150と積層112の頂上のセグメント36の縁接続パッド42との間、頂上セグメント36の縁接続パッド42とセグメント36を相互接続するために積層112の縁に設けられた水平エポキシトレース130との間に電気的な接続を提供す。水平、垂直導電エポキシトレース160、132は、回路板150の回路が積層112のセグメント36にアクセスできるように設けられる。
セグメントがエポキシトレース130(図10Aと10Bを参照)を用いて垂直に相互接続された後、セグメント36のいくつかのダイの失敗を補償するために回路板面150に他のプログラムが用いられる。失敗ダイは、回路板平面で失敗ダイに対するコントロールシグナルを選ばず、シグナルを積層112の機能ダイ32のコントロールシグナルに置き換えることにより補償される。これは、導電エポキシウイスカー162で回路板150の適切な金属跡160を相互接続することにより達成される。
エポキシウイスカー162が回路板150に適用された後、板150の組立品は最終矯正のために従来のオーブン内に配される。その矯正は、15分の予備加熱と、60分の矯正と、15分の冷却を含んでいる。矯正後、板150の組立品はテストされ、ポリイミド層で封じられる。本発明のコンピューター回路板150の組立品は、PCMCIA(Personal Computer Memory Card International Association)カードのような多くの目的のために使われる。PCMCIAカードは、ノートブックやポータブルコンピューターに挿入され、付加的な入力/出力機能と記憶容量増大をもたらす小さなクレジット型のデバイスである。本発明の積層は、PCMCIAカードに搭載され、例えば、ノートブックコンピューターの外部記憶回路として用いられる。
本発明の特定の実施例の先の記述は、図と記述により表示される。それらは、余す所のないものと意図されているのではなく、また発明を開示された正確な形態に限定するものと意図されていない。上述の教示を考慮して多くの修正や変更が可能である。実施例は、発明の原理やその実際の適用性を最も良く説明するために、選ばれ述べられた。それにより他の当業者は、その発明や企図された特定の使用にふさわしい様々な変形による実施例を利用することができる。発明の範囲はこれに添えられたクレームやそれらの均等物によって定められる。
Claims (16)
- 互いの上部に配置されるセグメントの積層、ここで、前記セグメントの各々が3つ以上の縁と、その中に回路機構を有する複数のダイと、電気的に伝導性の接触点とを含む、と、
前記セグメントの各々上の前記複数のダイを相互接続するため、及び前記複数のダイの1以上を前記セグメントの各々上の前記電気的に伝導性の接触点の1以上へ接続するための第1の相互接続手段と、
前記セグメントの各々上の前記電気的に伝導性の接触点へアクセスを提供するアクセス手段と、
前記積層内の前記セグメントの各々上の前記電気的に伝導性の接触点を電気的に相互接続するため、及び前記積層内の前記セグメントの各々に位置している前記複数のダイへ側面の電気的接続を提供するための、前記アクセス手段に適応できる第2の相互接続手段と、
を含む電気回路機構の積層であって、
前記電気的に伝導性の接触点が前記セグメントの各々上の前記縁の1より多くに沿って位置しており、
前記第1の相互接続手段が金属トレースの1層より多くを含み、
前記金属トレースの層がクロム、チタニウム・タングステン、金のサンドイッチを含み、
前記アクセス手段が前記セグメントの前記縁の各々に沿って内方に傾斜した縁壁を含んでおり、
前記相互接続手段が電気的に伝導性のエポキシを含み、
前記セグメントが相互接続された機能ダイと非機能ダイとを含み、前記非機能ダイは前記機能ダイから切り離され、前記機能ダイの特定の1つが前記非機能ダイと置き替わるために前記セグメントの各々上の前記金属トレースが定められる、
電気回路機構の積層。 - 複数のダイを有するウエハーを用意し、
複数のセグメントの各々の1つが前記ウエハー上の前記ダイの複数の隣接するグループによって形成されている前記複数のセグメントを製造し、
前記複数のセグメントの前記各々の1上の前記複数の隣接するダイを相互接続し、
前記ウエハーから前記複数のセグメントの前記各々の1つを切り離し、
セグメントの積層、ここで、前記積層は外部垂直面を有する、を製造するために、前記複数のセグメントを互いの上部に置き、
前記セグメントの積層を電気的に相互接続する、
工程を含むセグメントの積層形成方法。 - さらに、前記複数のダイの各々上に電気的に伝導性の内部接触点を用意し、
前記複数のセグメントの前記各々の1つに電気的に伝導性の外部接触点を用意し、
前記複数のセグメントの前記各々の1上に、前記複数のダイ上の前記電気的に伝導性の内部接触点と前記複数のセグメントの前記各々の1上の前記電気的に伝導性の外部接触点との間に伸びる金属トレースの層を用意し、
電気的に伝導性のエポキシが前記積層内の前記セグメントの前記各々の1上の前記電気的に伝導性の外部接触点と接触するように、前記積層の前記外部垂直面の1より多くに前記電気的に伝導性のエポキシを適用しそれによって前記積層内の前記複数のセグメントを電気的に相互接続する、
工程を含む請求項2のセグメントの積層形成方法。 - さらに、前記セグメントの各々上にコントロール接続パッドを用意し、
前記積層内の前記セグメントへのアクセスのために外部ソースから前記積層へコントロールシグナルを供給し、
前記セグメントの各々上の前記コントロール接続パッド内に独自のパターンを焼き付けることによって前記コントロールシグナルを前記セグメントの各々にとって独自に形成する、
工程を含む請求項3のセグメントの積層形成方法。 - 前記積層が頂上のセグメントを含んでおり、さらに、
その中に回路機構とホールを有するシグナル伝達基板を用意し、
前記ホール内にセグメントの前記積層を取り付け、
前記シグナル伝達基板と前記積層の前記頂上のセグメント上の前記電気的に伝導性の外部接触点との間に電気的に伝導性のエポキシトレースを適用することにより、前記セグメントの積層を前記シグナル伝達基板と電気的に接続する、
工程を含む請求項4のセグメントの積層形成方法。 - 前記頂上の積層が前記シグナル伝達基板の表面と共平面である請求項5のセグメントの積層形成方法。
- 前記電気的に伝導性のエポキシトレースが実質上前記シグナル伝達基板と同じ平面にある請求項6のセグメントの積層形成方法。
- 回路機構を有するシグナル伝達基板を用意し、
前記シグナル伝達基板内にホールをあけ、
前記積層の頂上が前記シグナル伝達基板の表面と共平面になるように、前記ホール内に前記セグメントの積層を取り付け、
前記セグメントの積層を前記シグナル伝達基板に電気的に接続する、
工程を含む電気的に伝導性の接触点を有するシリコンセグメントの積層の取付方法。 - 前記セグメントの積層を前記シグナル伝達基板に電気的に接続するために、前記シグナル伝達基板と前記積層の前記電気的に伝導性の接触点との間に電気的に伝導性のエポキシトレースを適用する工程を含む請求項8のシリコンセグメントの積層の取付方法。
- 前記トレースが前記シグナル伝達基板と実質上同じ平面にあるように前記トレースを設ける工程を含む請求項9のシリコンセグメントの積層の取付方法。
- 前記セグメントの積層をプリント回路板に取り付け、PCカード内の前記プリント回路板と前記セグメントの積層を封入する工程を含む請求項10のシリコンセグメントの積層の取付方法。
- セグメントの各々上の複数のダイ、ここで、各々のダイは複数の第1の接続パッドを含む、と、
外部電気接続のために前記セグメントの前記縁の1より多くに位置している複数の縁接続パッドと、
前記ダイを相互接続するための前記複数の第1接続パッド間に接続された金属トレースの層、ここで、前記ダイを前記外部接続に接続するため、前記金属のトレースは、前記複数の縁接続パッドと前記複数の第1接続パッドとの間をさらに接続している、と、
を含む、セグメントを画定する3つ以上の縁を各々持つ、シリコンの1以上のセグメントであって、
前記セグメントは、相互接続された機能ダイと非機能ダイとを含み、前記非機能ダイは前記機能ダイから切り離され、前記機能ダイの特定の1つが前記非機能ダイと置き替わるために前記セグメントの各々上の前記金属トレースが定められる、
シリコンの1以上のセグメント。 - 互いの上部に配置されるセグメントの積層、ここで、前記セグメントの各々が3つ以上の縁と、その中に回路機構を有する複数のダイと、電気的に伝導性の接触点とを含む、と、
前記セグメントの各々上の前記複数のダイを相互接続するため、及び前記複数のダイの1以上を前記セグメントの各々上の前記電気的に伝導性の接触点の1以上へ接続するための第1の相互接続手段と、
前記セグメントの各々上の前記電気的に伝導性の接触点へアクセスを提供するアクセス手段と、
前記積層内の前記セグメントの各々上の前記電気的に伝導性の接触点を電気的に相互接続するため、及び前記積層内の前記セグメントの各々に位置している前記複数のダイへ側面の電気的接続を提供するための、前記アクセス手段に適応できる第2の相互接続手段と、
を含む電気回路機構の積層であって、
前記セグメントは、相互接続された機能ダイと非機能ダイとを含み、前記非機能ダイは前記機能ダイから切り離され、前記機能ダイの特定の1つが前記非機能ダイと置き替わるために前記セグメントの各々上の前記金属トレースが定められる、
電気回路機構の積層。 - セグメントを画定する複数の縁を各々持ち、さらに1以上の第1接続パッドと、ダイを相互接続するための1以上の第1接続パッド間に接続された金属トレースの層とを含むシリコンの1以上のセグメントであって、前記金属トレースは、前記ダイを前記外部接続に接続するために、前記縁接続パッドと前記第1接続パッドとの間をさらに接続するシリコンの1以上のセグメント。
- セグメントの各々上の1以上のダイ、ここで、各々のダイは1以上の第1の接続パッドを含む、と、
外部電気接続のために前記セグメントの前記縁の1より多くに位置している1以上の縁接続パッドと、
前記ダイを相互接続するための前記第1接続パッド間に接続された金属トレースの層、ここで、前記ダイを前記外部接続に接続するため、前記金属トレースは、前記縁接続パッドと前記第1接続パッドとの間をさらに接続する、と、
を含む、セグメントを画定する複数の縁を各々持つシリコンの1以上のセグメントであって、
前記セグメントは、相互接続された機能ダイと非機能ダイとを含み、前記非機能ダイは前記機能ダイから切り離され、前記機能ダイの特定の1つが前記非機能ダイと置き替わるために前記セグメントの各々上の前記金属トレースが定められる、
シリコンの1以上のセグメント。 - 互いの上部に配置されるセグメントの積層、ここで、前記セグメントの各々は、複数の縁と、その中に回路機構を有する1以上のダイと、電気的に伝導性の接触点とを含む、と、
前記セグメントの各々上の前記ダイを相互接続するため、及びダイの1以上を前記セグメントの各々上の前記電気的に伝導性の接触点の1以上へ接続するための第1の相互接続手段と、
前記セグメントの各々上の前記電気的に伝導性の接触点へアクセスを提供するアクセス手段と、
前記積層内の前記セグメントの各々上の前記電気的に伝導性の接触点を電気的に相互接続するため、及び前記積層内の前記セグメントの各々に位置している前記ダイへ側面の電気的接続を提供するための、前記アクセス手段に適応できる第2の相互接続手段と、
を含む電気回路機構の積層であって、
前記セグメントは、相互接続された機能ダイと非機能ダイとを含み、前記非機能ダイは前記機能ダイから切り離され、前記機能ダイの特定の1つが前記非機能ダイと置き替わるために前記セグメントの各々上の前記金属トレースが定められる、
電気回路機構の積層。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/265,081 | 1994-06-23 | ||
US08/265,081 US5675180A (en) | 1994-06-23 | 1994-06-23 | Vertical interconnect process for silicon segments |
PCT/US1995/006884 WO1996000494A1 (en) | 1994-06-23 | 1995-06-08 | Vertical interconnect process for silicon segments |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006220350A Division JP2007019527A (ja) | 1994-06-23 | 2006-08-11 | シリコンセグメントのための垂直相互接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10508154A JPH10508154A (ja) | 1998-08-04 |
JP3895768B2 true JP3895768B2 (ja) | 2007-03-22 |
Family
ID=23008886
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50316496A Expired - Fee Related JP3895768B2 (ja) | 1994-06-23 | 1995-06-08 | シリコンセグメントのための垂直相互接続方法 |
JP2006220350A Pending JP2007019527A (ja) | 1994-06-23 | 2006-08-11 | シリコンセグメントのための垂直相互接続方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006220350A Pending JP2007019527A (ja) | 1994-06-23 | 2006-08-11 | シリコンセグメントのための垂直相互接続方法 |
Country Status (9)
Country | Link |
---|---|
US (4) | US5675180A (ja) |
EP (2) | EP1158570B1 (ja) |
JP (2) | JP3895768B2 (ja) |
KR (1) | KR100377657B1 (ja) |
AT (2) | ATE211350T1 (ja) |
AU (1) | AU2815395A (ja) |
DE (2) | DE69534976T2 (ja) |
TW (1) | TW271487B (ja) |
WO (1) | WO1996000494A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8058717B2 (en) | 2009-06-18 | 2011-11-15 | Shinko Electric Industries Co., Ltd. | Laminated body of semiconductor chips including pads mutually connected to conductive member |
US8394678B2 (en) | 2008-11-28 | 2013-03-12 | Shinko Electric Industries Co., Ltd. | Semiconductor chip stacked body and method of manufacturing the same |
Families Citing this family (122)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US5657206A (en) * | 1994-06-23 | 1997-08-12 | Cubic Memory, Inc. | Conductive epoxy flip-chip package and method |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
IL110261A0 (en) * | 1994-07-10 | 1994-10-21 | Schellcase Ltd | Packaged integrated circuit |
MY114888A (en) * | 1994-08-22 | 2003-02-28 | Ibm | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips |
DE4435121A1 (de) * | 1994-09-30 | 1996-04-04 | Siemens Ag | An Datenbus betreibbare tragbare Datenträgeranordnung |
US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
US5973396A (en) | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
US5952725A (en) | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
US6784023B2 (en) * | 1996-05-20 | 2004-08-31 | Micron Technology, Inc. | Method of fabrication of stacked semiconductor devices |
US5801452A (en) * | 1996-10-25 | 1998-09-01 | Micron Technology, Inc. | Multi chip module including semiconductor wafer or dice, interconnect substrate, and alignment member |
KR100214562B1 (ko) * | 1997-03-24 | 1999-08-02 | 구본준 | 적층 반도체 칩 패키지 및 그 제조 방법 |
US6271598B1 (en) * | 1997-07-29 | 2001-08-07 | Cubic Memory, Inc. | Conductive epoxy flip-chip on chip |
JP2001516148A (ja) * | 1997-08-21 | 2001-09-25 | キュービック・メモリー・インコーポレーテッド | 誘電性絶縁を備えるシリコンセグメントを垂直に相互接続する方法 |
KR100536823B1 (ko) * | 1997-08-22 | 2005-12-16 | 큐빅 메모리, 인코포레이티드 | 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스 |
RU2133523C1 (ru) * | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Трехмерный электронный модуль |
US7786562B2 (en) * | 1997-11-11 | 2010-08-31 | Volkan Ozguz | Stackable semiconductor chip layer comprising prefabricated trench interconnect vias |
KR100253352B1 (ko) * | 1997-11-19 | 2000-04-15 | 김영환 | 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법 |
US6235551B1 (en) | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
US6624505B2 (en) | 1998-02-06 | 2003-09-23 | Shellcase, Ltd. | Packaged integrated circuits and methods of producing thereof |
IL123207A0 (en) * | 1998-02-06 | 1998-09-24 | Shellcase Ltd | Integrated circuit device |
NO307360B1 (no) * | 1998-02-25 | 2000-03-20 | Thin Film Electronics Asa | Flersjikts matriseadresserbar logisk innretning med flere individuelt matriseadresserbare og stablede tynnsjikt av et aktivt materiale |
US6207474B1 (en) | 1998-03-09 | 2001-03-27 | Micron Technology, Inc. | Method of forming a stack of packaged memory die and resulting apparatus |
US6072233A (en) | 1998-05-04 | 2000-06-06 | Micron Technology, Inc. | Stackable ball grid array package |
USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
US6143586A (en) * | 1998-06-15 | 2000-11-07 | Lsi Logic Corporation | Electrostatic protected substrate |
US7179740B1 (en) | 1999-05-03 | 2007-02-20 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
US7030466B1 (en) | 1999-05-03 | 2006-04-18 | United Microelectronics Corporation | Intermediate structure for making integrated circuit device and wafer |
US6429509B1 (en) | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
JP3750444B2 (ja) * | 1999-10-22 | 2006-03-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US6621155B1 (en) | 1999-12-23 | 2003-09-16 | Rambus Inc. | Integrated circuit device having stacked dies and impedance balanced transmission lines |
US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
US6344401B1 (en) | 2000-03-09 | 2002-02-05 | Atmel Corporation | Method of forming a stacked-die integrated circuit chip package on a water level |
JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
JP2004534375A (ja) * | 2000-12-21 | 2004-11-11 | シェルケース リミティド | パケージ集積回路およびその製造方法 |
US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
JP3999945B2 (ja) * | 2001-05-18 | 2007-10-31 | 株式会社東芝 | 半導体装置の製造方法 |
US6856007B2 (en) | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
US7332819B2 (en) * | 2002-01-09 | 2008-02-19 | Micron Technology, Inc. | Stacked die in die BGA package |
SG152909A1 (en) * | 2002-01-09 | 2009-06-29 | Micron Technology Inc | Stacked die in die bga package |
US7242082B2 (en) | 2002-02-07 | 2007-07-10 | Irvine Sensors Corp. | Stackable layer containing ball grid array package |
WO2003073505A1 (en) * | 2002-02-26 | 2003-09-04 | Gautham Viswanadam | Integrated circuit device and method of manufacturing thereof |
US7754976B2 (en) * | 2002-04-15 | 2010-07-13 | Hamilton Sundstrand Corporation | Compact circuit carrier package |
US6682955B2 (en) * | 2002-05-08 | 2004-01-27 | Micron Technology, Inc. | Stacked die module and techniques for forming a stacked die module |
KR100442880B1 (ko) * | 2002-07-24 | 2004-08-02 | 삼성전자주식회사 | 적층형 반도체 모듈 및 그 제조방법 |
US7033664B2 (en) | 2002-10-22 | 2006-04-25 | Tessera Technologies Hungary Kft | Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby |
JP2004221372A (ja) * | 2003-01-16 | 2004-08-05 | Seiko Epson Corp | 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法 |
US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
CN100587962C (zh) | 2003-07-03 | 2010-02-03 | 泰塞拉技术匈牙利公司 | 用于封装集成电路器件的方法和设备 |
FR2858912B1 (fr) * | 2003-08-11 | 2006-12-01 | Wavecom | Module electronique forme de composants empiles et solidarises, composant, procede, moyens d'assemblage et machine d'assemblage correspondants |
JP2007516602A (ja) | 2003-09-26 | 2007-06-21 | テッセラ,インコーポレイテッド | 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 |
JP5197961B2 (ja) * | 2003-12-17 | 2013-05-15 | スタッツ・チップパック・インコーポレイテッド | マルチチップパッケージモジュールおよびその製造方法 |
DE102004008135A1 (de) * | 2004-02-18 | 2005-09-22 | Infineon Technologies Ag | Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
US7215018B2 (en) | 2004-04-13 | 2007-05-08 | Vertical Circuits, Inc. | Stacked die BGA or LGA component assembly |
US7705432B2 (en) * | 2004-04-13 | 2010-04-27 | Vertical Circuits, Inc. | Three dimensional six surface conformal die coating |
US7245021B2 (en) * | 2004-04-13 | 2007-07-17 | Vertical Circuits, Inc. | Micropede stacked die component assembly |
US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
JP2006310663A (ja) * | 2005-04-28 | 2006-11-09 | Toshiba Corp | 演算処理装置 |
US7972650B1 (en) * | 2005-07-13 | 2011-07-05 | Nscrypt, Inc. | Method for manufacturing 3D circuits from bare die or packaged IC chips by microdispensed interconnections |
US7566853B2 (en) * | 2005-08-12 | 2009-07-28 | Tessera, Inc. | Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture |
US7352602B2 (en) * | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
TWI293499B (en) * | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
TWI287273B (en) * | 2006-01-25 | 2007-09-21 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
US7511379B1 (en) * | 2006-03-23 | 2009-03-31 | National Semiconductor Corporation | Surface mountable direct chip attach device and method including integral integrated circuit |
US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
US8154881B2 (en) * | 2006-11-13 | 2012-04-10 | Telecommunication Systems, Inc. | Radiation-shielded semiconductor assembly |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
TWI473183B (zh) * | 2007-06-19 | 2015-02-11 | Invensas Corp | 可堆疊的積體電路晶片的晶圓水平表面鈍化 |
WO2008157779A2 (en) * | 2007-06-20 | 2008-12-24 | Vertical Circuits, Inc. | Three-dimensional circuitry formed on integrated circuit device using two- dimensional fabrication |
US7714426B1 (en) | 2007-07-07 | 2010-05-11 | Keith Gann | Ball grid array package format layers and structure |
JP5572089B2 (ja) * | 2007-07-27 | 2014-08-13 | テッセラ,インコーポレイテッド | 適用後パッド延在部を伴う再構成ウエハ積層パッケージング |
WO2009020572A2 (en) | 2007-08-03 | 2009-02-12 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
WO2009035849A2 (en) | 2007-09-10 | 2009-03-19 | Vertical Circuits, Inc. | Semiconductor die mount by conformal die coating |
JP5763924B2 (ja) | 2008-03-12 | 2015-08-12 | インヴェンサス・コーポレーション | ダイアセンブリを電気的に相互接続して取り付けられたサポート |
US9153517B2 (en) | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
US8829677B2 (en) | 2010-10-14 | 2014-09-09 | Invensas Corporation | Semiconductor die having fine pitch electrical interconnects |
US8680662B2 (en) * | 2008-06-16 | 2014-03-25 | Tessera, Inc. | Wafer level edge stacking |
KR100994978B1 (ko) * | 2008-07-23 | 2010-11-18 | (주) 이피웍스 | 입체형 반도체 디바이스, 그 제조방법 및 입체형 반도체디바이스의 퓨즈 패턴을 이용한 전기적 차단 방법 |
JP5126002B2 (ja) * | 2008-11-11 | 2013-01-23 | セイコーエプソン株式会社 | 半導体装置及び半導体装置の製造方法 |
US8127185B2 (en) * | 2009-01-23 | 2012-02-28 | Micron Technology, Inc. | Memory devices and methods for managing error regions |
US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
CN102422412A (zh) * | 2009-03-13 | 2012-04-18 | 德塞拉股份有限公司 | 具有穿过结合垫延伸的通路的堆叠式微电子组件 |
US8533853B2 (en) | 2009-06-12 | 2013-09-10 | Telecommunication Systems, Inc. | Location sensitive solid state drive |
US8004080B2 (en) | 2009-09-04 | 2011-08-23 | Freescale Smeiconductor, Inc. | Edge mounted integrated circuits with heat sink |
TWI520213B (zh) | 2009-10-27 | 2016-02-01 | 英維瑟斯公司 | 加成法製程之選擇性晶粒電絕緣 |
US8677617B2 (en) * | 2010-04-28 | 2014-03-25 | International Business Machines Corporation | Printed circuit board edge connector |
US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
US8796822B2 (en) | 2011-10-07 | 2014-08-05 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
US9076664B2 (en) | 2011-10-07 | 2015-07-07 | Freescale Semiconductor, Inc. | Stacked semiconductor die with continuous conductive vias |
US9099444B2 (en) * | 2011-12-22 | 2015-08-04 | Intel Corporation | 3D integrated circuit package with through-mold first level interconnects |
US9064977B2 (en) | 2012-08-22 | 2015-06-23 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9190390B2 (en) | 2012-08-22 | 2015-11-17 | Freescale Semiconductor Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9093457B2 (en) | 2012-08-22 | 2015-07-28 | Freescale Semiconductor Inc. | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof |
US9299670B2 (en) | 2013-03-14 | 2016-03-29 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9524950B2 (en) | 2013-05-31 | 2016-12-20 | Freescale Semiconductor, Inc. | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof |
US9036363B2 (en) | 2013-09-30 | 2015-05-19 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication |
US9025340B2 (en) | 2013-09-30 | 2015-05-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication |
US9082757B2 (en) | 2013-10-31 | 2015-07-14 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
US9263420B2 (en) | 2013-12-05 | 2016-02-16 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication |
US9305911B2 (en) | 2013-12-05 | 2016-04-05 | Freescale Semiconductor, Inc. | Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication |
KR102245134B1 (ko) | 2014-04-18 | 2021-04-28 | 삼성전자 주식회사 | 반도체 칩을 구비하는 반도체 패키지 |
JP6600353B2 (ja) * | 2014-09-24 | 2019-10-30 | コーニンクレッカ フィリップス エヌ ヴェ | プリント回路基板およびプリント回路基板配置 |
US10002653B2 (en) | 2014-10-28 | 2018-06-19 | Nxp Usa, Inc. | Die stack address bus having a programmable width |
US10388607B2 (en) | 2014-12-17 | 2019-08-20 | Nxp Usa, Inc. | Microelectronic devices with multi-layer package surface conductors and methods of their fabrication |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US10636767B2 (en) * | 2016-02-29 | 2020-04-28 | Invensas Corporation | Correction die for wafer/die stack |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
US11171101B2 (en) | 2020-03-31 | 2021-11-09 | Raytheon Company | Process for removing bond film from cavities in printed circuit boards |
US11122692B1 (en) * | 2020-06-11 | 2021-09-14 | Raytheon Company | Preparation of solder bump for compatibility with printed electronics and enhanced via reliability |
Family Cites Families (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3702025A (en) * | 1969-05-12 | 1972-11-07 | Honeywell Inc | Discretionary interconnection process |
US3679941A (en) * | 1969-09-22 | 1972-07-25 | Gen Electric | Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator |
US3691628A (en) * | 1969-10-31 | 1972-09-19 | Gen Electric | Method of fabricating composite integrated circuits |
US3704455A (en) * | 1971-02-01 | 1972-11-28 | Alfred D Scarbrough | 3d-coaxial memory construction and method of making |
US3813773A (en) * | 1972-09-05 | 1974-06-04 | Bunker Ramo | Method employing precision stamping for fabricating the wafers of a multiwafer electrical circuit structure |
US3999105A (en) * | 1974-04-19 | 1976-12-21 | International Business Machines Corporation | Liquid encapsulated integrated circuit package |
US4300153A (en) * | 1977-09-22 | 1981-11-10 | Sharp Kabushiki Kaisha | Flat shaped semiconductor encapsulation |
US4209356A (en) * | 1978-10-18 | 1980-06-24 | General Electric Company | Selective etching of polymeric materials embodying silicones via reactor plasmas |
US4646128A (en) * | 1980-09-16 | 1987-02-24 | Irvine Sensors Corporation | High-density electronic processing package--structure and fabrication |
US4479088A (en) * | 1981-01-16 | 1984-10-23 | Burroughs Corporation | Wafer including test lead connected to ground for testing networks thereon |
US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
EP0082148A1 (en) * | 1981-06-30 | 1983-06-29 | VICTOR ROYAL A/S MANUFACTURING & GASKET COMPANY | Packaging article for a stack of gaskets, in particular those made of plastic deformable material |
US4525921A (en) * | 1981-07-13 | 1985-07-02 | Irvine Sensors Corporation | High-density electronic processing package-structure and fabrication |
US4500905A (en) * | 1981-09-30 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Stacked semiconductor device with sloping sides |
JPS58176962A (ja) * | 1982-04-12 | 1983-10-17 | Origin Electric Co Ltd | 双方向性半導体バリスタの製造方法 |
JPS58178547A (ja) * | 1982-04-12 | 1983-10-19 | Matsushita Electric Ind Co Ltd | 電気部品組立体およびその製造方法 |
GB2143371B (en) * | 1982-05-06 | 1987-02-18 | James William Harris | Three dimensional integrated circuit structure |
US4761681A (en) * | 1982-09-08 | 1988-08-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration |
US4672737A (en) * | 1984-01-23 | 1987-06-16 | Irvine Sensors Corporation | Detector array module fabrication process |
US4613891A (en) * | 1984-02-17 | 1986-09-23 | At&T Bell Laboratories | Packaging microminiature devices |
US4677528A (en) * | 1984-05-31 | 1987-06-30 | Motorola, Inc. | Flexible printed circuit board having integrated circuit die or the like affixed thereto |
JPS6130059A (ja) * | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
JPS61111561A (ja) * | 1984-10-05 | 1986-05-29 | Fujitsu Ltd | 半導体装置 |
US4894706A (en) * | 1985-02-14 | 1990-01-16 | Nippon Telegraph And Telephone Corporation | Three-dimensional packaging of semiconductor device chips |
US4703170A (en) * | 1985-04-12 | 1987-10-27 | Grumman Aerospace Corporation | Infrared focal plane module |
JPS61239649A (ja) * | 1985-04-13 | 1986-10-24 | Fujitsu Ltd | 高速集積回路パツケ−ジ |
US4659931A (en) * | 1985-05-08 | 1987-04-21 | Grumman Aerospace Corporation | High density multi-layered integrated circuit package |
US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
US4706166A (en) * | 1986-04-25 | 1987-11-10 | Irvine Sensors Corporation | High-density electronic modules--process and product |
US4835593A (en) * | 1986-05-07 | 1989-05-30 | International Business Machines Corporation | Multilayer thin film metallurgy for pin brazing |
US4954875A (en) * | 1986-07-17 | 1990-09-04 | Laser Dynamics, Inc. | Semiconductor wafer array with electrically conductive compliant material |
US4897708A (en) * | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
US4783695A (en) * | 1986-09-26 | 1988-11-08 | General Electric Company | Multichip integrated circuit packaging configuration and method |
US4803595A (en) * | 1986-11-17 | 1989-02-07 | International Business Machines Corporation | Interposer chip technique for making engineering changes between interconnected semiconductor chips |
US4801992A (en) * | 1986-12-01 | 1989-01-31 | Motorola Inc. | Three dimensional interconnected integrated circuit |
US4764846A (en) * | 1987-01-05 | 1988-08-16 | Irvine Sensors Corporation | High density electronic package comprising stacked sub-modules |
US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US5138438A (en) * | 1987-06-24 | 1992-08-11 | Akita Electronics Co. Ltd. | Lead connections means for stacked tab packaged IC chips |
US4901136A (en) * | 1987-07-14 | 1990-02-13 | General Electric Company | Multi-chip interconnection package |
US5138437A (en) * | 1987-07-27 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which integrated circuit units having different functions are stacked in three dimensional manner |
US4983533A (en) * | 1987-10-28 | 1991-01-08 | Irvine Sensors Corporation | High-density electronic modules - process and product |
US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
US5025306A (en) * | 1988-08-09 | 1991-06-18 | Texas Instruments Incorporated | Assembly of semiconductor chips |
FR2638894A1 (fr) * | 1988-11-04 | 1990-05-11 | Thomson Csf | Dispositif et procede de connexion et de fixation de composants |
US4956694A (en) * | 1988-11-04 | 1990-09-11 | Dense-Pac Microsystems, Inc. | Integrated circuit chip stacking |
US4989063A (en) * | 1988-12-09 | 1991-01-29 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid wafer scale microcircuit integration |
US4907128A (en) * | 1988-12-15 | 1990-03-06 | Grumman Aerospace Corporation | Chip to multilevel circuit board bonding |
US5191405A (en) * | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
JPH02174255A (ja) * | 1988-12-27 | 1990-07-05 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US5192716A (en) * | 1989-01-25 | 1993-03-09 | Polylithics, Inc. | Method of making a extended integration semiconductor structure |
US4996583A (en) * | 1989-02-15 | 1991-02-26 | Matsushita Electric Industrial Co., Ltd. | Stack type semiconductor package |
US4956746A (en) * | 1989-03-29 | 1990-09-11 | Hughes Aircraft Company | Stacked wafer electronic package |
US5075253A (en) * | 1989-04-12 | 1991-12-24 | Advanced Micro Devices, Inc. | Method of coplanar integration of semiconductor IC devices |
US4956695A (en) * | 1989-05-12 | 1990-09-11 | Rockwell International Corporation | Three-dimensional packaging of focal plane assemblies using ceramic spacers |
US5055425A (en) * | 1989-06-01 | 1991-10-08 | Hewlett-Packard Company | Stacked solid via formation in integrated circuit systems |
US5200300A (en) * | 1989-06-01 | 1993-04-06 | Hewlett-Packard Company | Methods for forming high density multi-chip carriers |
US5104820A (en) * | 1989-07-07 | 1992-04-14 | Irvine Sensors Corporation | Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting |
US5231304A (en) * | 1989-07-27 | 1993-07-27 | Grumman Aerospace Corporation | Framed chip hybrid stacked layer assembly |
US5013687A (en) * | 1989-07-27 | 1991-05-07 | Grumman Aerospace Corporation | Framed chip hybrid stacked layer assembly |
US4959749A (en) * | 1989-08-16 | 1990-09-25 | Unisys Corporation | Layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets |
US5032896A (en) * | 1989-08-31 | 1991-07-16 | Hughes Aircraft Company | 3-D integrated circuit assembly employing discrete chips |
US5006923A (en) * | 1989-09-14 | 1991-04-09 | Litton Systems, Inc. | Stackable multilayer substrate for mounting integrated circuits |
DK162133C (da) * | 1989-10-11 | 1992-02-24 | Cabinplant Developments A S | Fremgangsmaade til drift af rejebehandlingsapparater og apparat til brug ved udoevelse af fremgangsmaaden |
US5191404A (en) * | 1989-12-20 | 1993-03-02 | Digital Equipment Corporation | High density memory array packaging |
US5019943A (en) * | 1990-02-14 | 1991-05-28 | Unisys Corporation | High density chip stack having a zigzag-shaped face which accommodates connections between chips |
US5499160A (en) | 1990-08-01 | 1996-03-12 | Staktek Corporation | High density integrated circuit module with snap-on rail assemblies |
US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
US5446620A (en) * | 1990-08-01 | 1995-08-29 | Staktek Corporation | Ultra high density integrated circuit packages |
WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5377077A (en) * | 1990-08-01 | 1994-12-27 | Staktek Corporation | Ultra high density integrated circuit packages method and apparatus |
US5093708A (en) * | 1990-08-20 | 1992-03-03 | Grumman Aerospace Corporation | Multilayer integrated circuit module |
US5061496A (en) | 1990-08-21 | 1991-10-29 | Warner-Lambert Company | Stabilized chlorodeoxysugar sweetening agents in liquid medium and methods for preparing same |
US5117282A (en) * | 1990-10-29 | 1992-05-26 | Harris Corporation | Stacked configuration for integrated circuit devices |
US5172303A (en) * | 1990-11-23 | 1992-12-15 | Motorola, Inc. | Electronic component assembly |
FR2670323B1 (fr) * | 1990-12-11 | 1997-12-12 | Thomson Csf | Procede et dispositif d'interconnexion de circuits integres en trois dimensions. |
US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5135556A (en) * | 1991-04-08 | 1992-08-04 | Grumman Aerospace Corporation | Method for making fused high density multi-layer integrated circuit module |
EP0516866A1 (en) * | 1991-05-03 | 1992-12-09 | International Business Machines Corporation | Modular multilayer interwiring structure |
US5311401A (en) * | 1991-07-09 | 1994-05-10 | Hughes Aircraft Company | Stacked chip assembly and manufacturing method therefor |
US5221642A (en) * | 1991-08-15 | 1993-06-22 | Staktek Corporation | Lead-on-chip integrated circuit fabrication method |
US5270261A (en) * | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
US5202754A (en) * | 1991-09-13 | 1993-04-13 | International Business Machines Corporation | Three-dimensional multichip packages and methods of fabrication |
JP2568507Y2 (ja) * | 1991-09-27 | 1998-04-15 | 株式会社小松製作所 | 建設機械の微操作モード制御装置 |
US5270571A (en) * | 1991-10-30 | 1993-12-14 | Amdahl Corporation | Three-dimensional package for semiconductor devices |
US5128831A (en) * | 1991-10-31 | 1992-07-07 | Micron Technology, Inc. | High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias |
JPH05160290A (ja) * | 1991-12-06 | 1993-06-25 | Rohm Co Ltd | 回路モジュール |
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
EP0558855A3 (en) * | 1992-03-02 | 1996-05-01 | American Telephone & Telegraph | Circuit board stack with novel cross-over cells |
US5313096A (en) * | 1992-03-16 | 1994-05-17 | Dense-Pac Microsystems, Inc. | IC chip package having chip attached to and wire bonded within an overlying substrate |
US5259110A (en) * | 1992-04-03 | 1993-11-09 | International Business Machines Corporation | Method for forming a multilayer microelectronic wiring module |
AU4242693A (en) * | 1992-05-11 | 1993-12-13 | Nchip, Inc. | Stacked devices for multichip modules |
US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
WO1994001887A1 (en) * | 1992-07-07 | 1994-01-20 | Rtb Technology, Inc. | High density memory and method of forming the same |
US5330359A (en) * | 1993-03-26 | 1994-07-19 | The Whitaker Corporation | Socket for stacking integrated circuit chips |
US5455740A (en) | 1994-03-07 | 1995-10-03 | Staktek Corporation | Bus communication system for stacked high density integrated circuit packages |
US5675180A (en) * | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
-
1994
- 1994-06-23 US US08/265,081 patent/US5675180A/en not_active Expired - Lifetime
- 1994-08-12 TW TW083107388A patent/TW271487B/zh active
-
1995
- 1995-06-07 US US08/476,623 patent/US5661087A/en not_active Expired - Lifetime
- 1995-06-08 AT AT95923676T patent/ATE211350T1/de not_active IP Right Cessation
- 1995-06-08 EP EP01115235A patent/EP1158570B1/en not_active Expired - Lifetime
- 1995-06-08 WO PCT/US1995/006884 patent/WO1996000494A1/en active IP Right Grant
- 1995-06-08 AT AT01115235T patent/ATE325426T1/de not_active IP Right Cessation
- 1995-06-08 KR KR1019960707364A patent/KR100377657B1/ko not_active IP Right Cessation
- 1995-06-08 DE DE69534976T patent/DE69534976T2/de not_active Expired - Fee Related
- 1995-06-08 EP EP95923676A patent/EP0766909B1/en not_active Expired - Lifetime
- 1995-06-08 DE DE69524756T patent/DE69524756T2/de not_active Expired - Fee Related
- 1995-06-08 JP JP50316496A patent/JP3895768B2/ja not_active Expired - Fee Related
- 1995-06-08 AU AU28153/95A patent/AU2815395A/en not_active Abandoned
-
1997
- 1997-04-24 US US08/842,448 patent/US6188126B1/en not_active Expired - Lifetime
- 1997-04-24 US US08/847,309 patent/US5837566A/en not_active Expired - Lifetime
-
2006
- 2006-08-11 JP JP2006220350A patent/JP2007019527A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8394678B2 (en) | 2008-11-28 | 2013-03-12 | Shinko Electric Industries Co., Ltd. | Semiconductor chip stacked body and method of manufacturing the same |
US8058717B2 (en) | 2009-06-18 | 2011-11-15 | Shinko Electric Industries Co., Ltd. | Laminated body of semiconductor chips including pads mutually connected to conductive member |
Also Published As
Publication number | Publication date |
---|---|
US5675180A (en) | 1997-10-07 |
DE69524756D1 (de) | 2002-01-31 |
ATE325426T1 (de) | 2006-06-15 |
JP2007019527A (ja) | 2007-01-25 |
US5661087A (en) | 1997-08-26 |
KR100377657B1 (ko) | 2004-02-05 |
EP0766909B1 (en) | 2001-12-19 |
WO1996000494A1 (en) | 1996-01-04 |
EP1158570A1 (en) | 2001-11-28 |
US6188126B1 (en) | 2001-02-13 |
DE69534976D1 (de) | 2006-06-08 |
TW271487B (ja) | 1996-03-01 |
DE69524756T2 (de) | 2002-08-14 |
AU2815395A (en) | 1996-01-19 |
DE69534976T2 (de) | 2006-12-28 |
ATE211350T1 (de) | 2002-01-15 |
EP0766909A1 (en) | 1997-04-09 |
JPH10508154A (ja) | 1998-08-04 |
US5837566A (en) | 1998-11-17 |
EP0766909A4 (en) | 1997-10-22 |
EP1158570B1 (en) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3895768B2 (ja) | シリコンセグメントのための垂直相互接続方法 | |
US6255726B1 (en) | Vertical interconnect process for silicon segments with dielectric isolation | |
US6177296B1 (en) | Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform | |
US6080596A (en) | Method for forming vertical interconnect process for silicon segments with dielectric isolation | |
US6098278A (en) | Method for forming conductive epoxy flip-chip on chip | |
US6271598B1 (en) | Conductive epoxy flip-chip on chip | |
US6124633A (en) | Vertical interconnect process for silicon segments with thermally conductive epoxy preform | |
KR100593567B1 (ko) | 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스 | |
KR101433777B1 (ko) | 적층형 미소전자 패키지와 그 제조방법, 상기 패키지를 포함하는 조립체, 및 적층형 미소전자 조립체 | |
US5936302A (en) | Speaker diaphragm | |
JP3258764B2 (ja) | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 | |
KR100536823B1 (ko) | 열전도성 에폭시 예비성형체를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스 | |
KR20010106096A (ko) | 액정 표시 장치에 반도체 장치를 실장하기 위한 구조 및그 반도체 장치 | |
US6818542B2 (en) | Tape circuit board and semiconductor chip package including the same | |
EP0714553B1 (en) | Method of forming electrically conductive polymer interconnects on electrical substrates | |
US6002267A (en) | In-line voltage plane tests for multi-chip modules | |
JP2002289632A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050704 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060512 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |