KR100367244B1 - 광전변환소자및이를사용한건재 - Google Patents

광전변환소자및이를사용한건재 Download PDF

Info

Publication number
KR100367244B1
KR100367244B1 KR10-1998-0008039A KR19980008039A KR100367244B1 KR 100367244 B1 KR100367244 B1 KR 100367244B1 KR 19980008039 A KR19980008039 A KR 19980008039A KR 100367244 B1 KR100367244 B1 KR 100367244B1
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor junction
photoelectric conversion
conversion element
light
Prior art date
Application number
KR10-1998-0008039A
Other languages
English (en)
Other versions
KR19980080115A (ko
Inventor
아쯔시 시오자끼
게이시 사이또
마사히로 가나이
히로까즈 오또시
나오또 오까다
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19980080115A publication Critical patent/KR19980080115A/ko
Application granted granted Critical
Publication of KR100367244B1 publication Critical patent/KR100367244B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/047—PV cell arrays including PV cells having multiple vertical junctions or multiple V-groove junctions formed in a semiconductor substrate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/35—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering with light sensitive cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/02—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments
    • B32B17/04—Layered products essentially comprising sheet glass, or glass, slag, or like fibres in the form of fibres or filaments bonded with or embedded in a plastic substance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B32B17/10005—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing
    • B32B17/1055—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing characterized by the resin layer, i.e. interlayer
    • B32B17/10788—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing characterized by the resin layer, i.e. interlayer containing ethylene vinylacetate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B10/00—Integration of renewable energy sources in buildings
    • Y02B10/10—Photovoltaic [PV]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/50—Energy storage in industry with an added climate change mitigation effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S136/00—Batteries: thermoelectric and photoelectric
    • Y10S136/291—Applications
    • Y10S136/293—Circuits

Abstract

본 발명은 기판; 기판 위에 형성된 비단결정(non-single crystal) 반도체로 형성된 복수의 반도체 접합 및 이 반도체 접합을 밀봉하는 표면재를 포함하는 광전 변환 소자를 개시하는 것으로, 반도체 접합은 서로 다른 각각의 흡수 스펙트럼 및 서로 다른 각각의 광 열화율을 지니며, 표면재가 없는 상태에서 최소 열화율을 가지는 반도체 접합에 의해 발생한 광전류는 최대 열화율을 가지는 반도체 접합에 의해 발생한 광전류보다 크다. 또, 여기에서 표면재는 최소의 열화율을 가지는 반도체 접합의 흡수 스펙트럼 중에서 일부와 대응하는 범위의 빛을 흡수하여, 최소 열화율을 가지는 반도체 접합에서 발생한 광 전류가 최대 열화율을 갖는 반도체 접합에 의해 발생한 광 전류보다 작게 한다.

Description

광전 변환 소자 및 이를 사용한 건재{PHOTOELECTRIC CONVERSION ELEMENT AND BUILDING MATERIAL USING THE SAME}
본 발명은, 변환 효율을 향상시키기 위해 복수의 반도체 접합을 구비하고 옥외에서의 장기간의 사용을 고려하여 광전 변환부에 보호 부재를 설치하여 광 열화를 억제한 태양 전지 또는 센서 등과 같은 광전 변환 소자 및 이를 사용한 건재 및 발전 장치에 관한 것이다.
전기 기계 및 장치를 위한 독립 전원으로서, 또는 시스템 전력의 대체 에너지원으로서 다양한 광전 변환 소자가 이용되고 있다. 그러나, 특히 시스템 전력의 대체용으로서는 광전 변환 소자의 발전량당 비용이 여전히 높아, 현재 이에 대한 연구 개발이 왕성하게 진행되고 있다.
예컨대, 광전 변환 소자의 재료에 관하여는, 단결정 실리콘 또는 다결정 실리콘과 같은 결정 재료와 비정질 실리콘 또는 화합물 반도체를 사용한 소위 박막 재료 등의 기술이 있다.
또한, 예컨대 미국 특허 제5,298,086호에 설명된 바와 같이, 복수의 반도체 접합으로 구성된 광전 변환부를 가진 층 구조로써 변환 효율을 향상시키는 기술도 있다.
저비용으로 광전 변환 소자를 제조하기 위한 기술 중 하나는 기판으로서 스테인레스 스틸로 된 롤(roll) 형상의 기판을 사용하고 증착 속도를 향상시키는 마이크로파를 사용하여 기판 상에 반도체 박막을 연속 형성하는 박막 반도체 제조 기술이다.
또한, 반도체 접합층의 전극으로도 사용되는 반사 방지층을 제공함으로써 효과적으로 광을 사용하는 기술이 있다.
그 외에도, 광전 변환부만이 아니라 제품 형태와 내구성의 문제 및 시스템 전력에 대한 접속 방법 등에 관해서도 다양한 기술이 필요한데, 이는 실제 사용시 중요하여, 그 연구 개발이 진행 중이다.
특히, 태양 전지는 장기간의 옥외 사용에 견딜 수 있도록 설계하는 것이 필요하다. 따라서, 예컨대 일본 공개 특허 출원 제8-139347호에 기술된 바와 같이, 통상적으로 사용되는 유리 보호 부재 외에, 경량의 신축 구조를 보호 부재에 관한 제안도 있는데, 그 최외곽면은 불소 수지막과 같은 불화물 중합체로 된 투명 박막이고, 그 안에는 다양한 열가소성 투명 유기 수지로부터 선택된 밀봉 수지가 제공된다.
이러한 보호 부재는 투명 저항층과 공기의 굴절률들 사이에 있도록 굴절률을 설정함으로써 반사 방지 효과를 가질 수도 있다는 것도 널리 알려진 사실이다.
소위 스택드 디바이스(stacked device)의 기술은, 전술한 바와 같이, 변환 효율을 제고하기 위해 복수의 반도체 접합을 직렬로 접속하기 위한 기술로서 알려져 있다. 일반적으로, 동일 밴드 갭을 가진 2개의 반도체 접합 구조를 2개 접합의 총 두께와 동일한 두께를 가진 하나의 반도체 접합 구조와 비교할 때, 이중 접합구조의 변환 효율이 더 높은데, 이는 캐리어의 주행 거리가 더 짧고, 따라서 캐리어의 재결합이 더 적기 때문이다. 또한, 기전력이 증가하는 대신, 출력 전류가 감소한다. 따라서, 전류로 인한 내부 저항 손실이 감소하여 변환 효율이 향상된다. 다른 밴드 갭을 가진 복수의 반도체 접합을 형성하고 넓은 파장 영역의 광을 사용함으로써 더 높은 변환 효율이 달성될 수 있다.
그러나, 복수의 반도체 접합이 사용되는 경우, 각 반도체 접합의 조건들을 결정하는 방법이 복잡해지며, 가장 효율적인 구조를 찾는 것도 항상 쉽지는 않게 된다. 이것은 특히 3개 이상의 반도체 접합 구조에서 복잡하다. 어떤 가이드를 찾아 설계에 대한 자유도를 제공하는 것이 중요한 과제이다.
변환 효율을 향상시키기 위한 기술들이 연구되어 왔지만, 광전 변환 소자의 사용에 있어서 가장 중요한 점은 사용 재료의 양, 제조 비용, 설치 면적, 외관 등을 포함한 종합 성능이 결과된 에너지와 비례하는 것이다. 따라서, 광전 변환 효율은 항상 가장 중요한 것이 아니라는 점에 유의해야 한다. 이것이 변환 효율이 높은 결정계 광전 변환 소자보다 변환 효율이 다소 낮지만 훨씬 낮은 비용으로 제조할 수 있는 비정질계 광전 변환 소자에 관심이 끌리는 이유이다.
비정질 실리콘 계열의 반도체에는 디. 엘. 스태블러와 씨. 알. 론스키(Applied Physics Letters, Vol. 31, No. 4, 15 August 1977, p292 참조)에 의해 발견된 광 열화 현상이 있다. 이러한 광 열화 현상은 아직 극복되지 않고 있으며, 따라서 초기 변환 효율은 물론이고 장기간 사용 후의 광 열화를 포함한 광전 효율, 비용 등과의 균형을 고려하여 최적 구성을 결정하는 것이 중요한 과제이다.
본 발명의 목적은 더 낮은 광 열화 및 높은 변환 효율을 나타내고 저비용으로 제조될 수 있으며 가볍고 신축성 있는 광전 변환 소자의 종합적으로 우수한 구성 및 이를 사용한 건재 및 발전 장치를 제공하는 데 있다.
본 발명의 다른 목적은 장기간 사용시 변환 효율이 거의 일정하게 유지되는 광전 변환 소자 및 이를 사용한 건재 및 발전 장치를 제공하는 데 있다.
첫째, 본 발명은 기판; 상기 기판 상에 배치된 비정질 반도체들의 복수의 반도체 접합이 적층된 적층체와 광 입사면을 구비하되, 상기 적층체 내 복수의 반도체 접합은 서로 다른 각각의 흡수 스펙트럼, 및 광 조사에 의해 야기되는 광 열화에 관해 서로 다른 각각의 열화율을 가지며, 최소 열화율을 가진 반도체 접합에 기초한 광 전류가 최대 열화율을 가진 반도체 접합에 기초한 광 전류보다 크도록 2 종류의 반도체 접합이 제공된 광전 변환부; 및 상기 광 입사면 상에 제공되며, 상기 최소 열화율을 가진 반도체 접합에 기초한 광 전류가 상기 최대 열화율을 가진 반도체 접합에 기초한 광 전류보다 작도록 상기 최소 열화율을 가진 반도체 접합의 흡수 스펙트럼 영역의 광을 흡수하는 표면재를 포함하는 광전 변환 소자의 제1 특징을 갖고 있다.
둘째, 본 발명은, 특정 광의 파장 영역에서 낮은 투과율을 각각 가진 투명 도전층 및 보호 부재의 표면재가 복수의 비단결정(non-single-crystal) 반도체 접합으로 이루어진 광전 변환부의 광 입사면 상에 제공되고 상기 표면재를 통해 노광될 때 상기 복수의 반도체 접합 중 최고의 성능을 가진 반도체 접합에 의해 발생하는 광 전류가 장기간 사용시 다른 반도체 접합들에 의해 발생하는 광 전류보다 항상 작은 구성에 의해, 더 적은 열화 및 높은 변환 효율을 나타내고 저비용으로 제조될 수 있으며 가볍고 신축성이 있어 종합적으로 우수한 광전 변환 소자의 제2 특징을 갖고 있다.
셋째, 본 발명은 a) 기판; 및 상기 기판 상에 배치된 비정질 반도체들의 복수의 반도체 접합이 적층된 적층체와 광 입사면을 구비하되, 상기 적층체 내 복수의 반도체 접합은 서로 다른 각각의 흡수 스펙트럼, 및 노광에 의해 발생하는 광 열화에 관하여 서로 다른 각각의 열화율을 가지며, 최소 열화율을 가진 반도체 접합에 기초한 광 전류가 최대 열화율을 가진 반도체 접합에 기초한 광 전류보다 크도록 2 종류의 반도체 접합이 제공된 광전 변환부를 포함하는 광전 변환 소자; b) 배면재; 및 c) 상기 광전 변환 소자의 광 입사면 상에 제공되며, 상기 최소 열화율을 가진 반도체 접합에 기초한 광 전류가 상기 최대 열화율을 가진 반도체 접합에 기초한 광 전류보다 작도록 상기 최소 열화율을 가진 반도체 접합의 흡수 스펙트럼 영역의 광을 흡수하는 표면재를 구비하되, 상기 표면재와 상기 배면재를 일체로 밀봉한 밀봉 구조를 가진 건재의 제3 특징을 갖고 있다.
넷째, 본 발명은 a) 기판; 상기 기판 상에 배치된 비정질 반도체들의 복수의 반도체 접합이 적층된 적층체와 광 입사면을 구비하되, 상기 적층체 내 복수의 반도체 접합은 서로 다른 각각의 흡수 스펙트럼, 및 노광에 의해 발생하는 광 열화에 관하여 서로 다른 각각의 열화율을 가지며, 최소 열화율을 가진 반도체 접합에 기초한 광 전류가 최대 열화율을 가진 반도체 접합에 기초한 광 전류보다 크도록 2종류의 반도체 접합이 제공된 광전 변환부; 및 상기 광 입사면 상에 제공되며, 상기 최소 열화율을 가진 반도체 접합에 기초한 광 전류가 상기 최대 열화율을 가진 반도체 접합에 기초한 광 전류보다 작도록 상기 최소 열화율을 가진 반도체 접합의 흡수 스펙트럼 영역의 광을 흡수하는 표면 재료를 포함하는 광전 변환 소자; 및 b) 상기 광전 변환 소자에 의해 발생하는 전력을 선정된 전력으로 변환하기 위한 전력 변환 수단을 포함하는 발전 장치의 제4 특징을 갖고 있다.
발명자는 높은 변환 효율, 더 적은 광 열화율 및 높은 신뢰성을 갖고 쉽게 제조할 수 있는 광전 변환 소자를 형성하는 방법에 대해 포괄적이고 집중적으로 연구하여 후술될 본 발명을 이룩하였다.
본 발명은 비단결정 반도체의 복수의 반도체 접합이 적층된 광전 변환 소자를 사용한다.
발명자는 가장 얇은 두께에서 가장 두꺼운 두께로 기판을 향해 증가하도록 각각의 반도체 접합의 두께들이 변하는 구성을 사용함으로써 최대 변환 효율을 얻을 수 있다는 것을 발견하였다. 발명자는 상기 구성 내 각각의 반도체 접합의 흡수 스펙트럼을 광 열화 검사 후의 흡수 스펙트럼과 비교하여 최소 열화율을 나타내는 양호한 특성을 가진 반도체 접합을 찾았다. 한편, 발명자는 가장 양호한 특성(적은 열화율)을 가진 반도체 접합의 광 전류가 장기간 사용시 다른 반도체 접합들의 광 전류보다 항상 작도록 광전 변환 소자가 다시 제조된 때 초기 변환 효율은 거의 감소하지 않고 유지되며 광 열화율도 감소되는 것을 알아냈다. 이것은 광전 변환 소자의 특성이 가장 양호한 특성을 가진 반도체 접합의 거동에 의해 지배되기때문인 것으로 추정된다. 가장 양호한 특성을 가진 반도체 접합은 전류-전압 곡선의 충전 계수, 전자 스핀 공명에 의한 스핀 밀도의 측정, 또는 광전 변환 소자가 각각의 단일 반도체 접합으로 형성되는 경우에 이동 시간법(time-of-flight method)에 의한 캐리어 주행 이동도의 측정을 통해서도 찾을 수 있다.
전술한 것 외에도, 발명자는 다음의 사실을 발견하였다. 태양 광은 300 nm의 자외선 내지 1000 nm 이상의 적외선을 포함하는 넓은 파장 영역의 광을 포함한다. 광전 변환 소자의 변환 효율은 태양 광의 전역이 가능한 한 많이 사용될 때 증가하게 된다. 그러나, 실제로는 유용하지 않은 파장의 광도 존재한다. 유용하지 않은 파장의 광은 광 열화를 유발하기 때문에 광전 변환 소자에 도달하는 것을 방지하는 것이 바람직하다. 발명자는 또한 광전 변환에 기여하는 효과와 광 열화를 유발하는 효과를 동시에 고려한 종합적인 면에서 유용한 파장들 중에서도 광전 변환 소자에 도달하는 것을 방지하는 것이 바람직한 파장들이 있다는 것을 발견하였다. 예컨대, 350 nm 부근의 자외선들은 광자당 높은 에너지를 가지며, 따라서 광 열화를 강하게 유발한다. 따라서, 이들은 광전 변환 효율을 크게 감소시키지 않는 레벨로 표면 상에 제공된 수지 등의 보호 부재에 의해 반사되거나 흡수되는 것이 더 낫다.
광전 변환 소자가 지붕 재료로 사용되는 경우, 종종 외관 및 색조가 중요한 요소가 된다. 색조를 주기 위해 특정 파장의 광이 의도적으로 반사되는 몇몇 경우가 있다. 이 경우, 투과율은 특정 파장 영역의 광에 대해 감소한다.
본 발명은 복수의 반도체층의 광 열화와 보호 부재 사이의 관계를 주목하여완성되었다. 즉, 발명자는 보호 부재가 없는 상태에서 복수의 반도체 접합 중 특정 파장 영역에 대응하는 반도체 접합의 광 전류가 더 발생하고, 보호 부재(밀봉 부재)가 제공된 후, 그리고 광 전류가 감소된 후에도 장기간 사용시 가장 양호한 특성을 가진 반도체 접합의 광 전류가 가장 적게 되도록 광전 변환 소자가 구성된 때에 가장 양호한 특성을 가진 반도체 접합의 특성이 전체 광전 변환 소자의 특성을 지배한다는 것을 알아냈다.
복수의 반도체 접합의 구조를 결정하고 전술한 바와 같은 특정 파장 영역의 광을 투과시키지 않는 보호 부재를 제공함으로써, 변환 효율을 크게 감소시키지 않고도 광 열화는 낮은 레벨로 제어될 수 있다.
그 외에, 일반적으로 전류를 증가시키기 위해 두께를 증가시킨다. 이것은 또한 기판의 형상을 보호하는 데 실패할 만한 결함들을 감소시키는 효과도 있다. 또한, 전압 인가시 파손의 정도가 개선되기 때문에 신뢰성 높게 광전 변환 소자를 제조할 수 있는 효과가 있다.
또한, 이 외에도, 특정 파장 영역의 광을 투과시키지 않는 보호 부재의 두께 및 분포를 조절함으로써 관련 반도체 접합의 광 전류가 조절될 수 있다. 플라즈마 CVD 방법에 의해 제조된 반도체 접합의 경우, 제조 후 수정은 어렵고 항상 약간의 분포가 존재한다. 보호 부재의 조절 가능한 두께는 반도체 접합의 제조 조건에 넓은 허용 범위가 주어지는 효과도 있다.
도 1은 본 발명에 따른 박막 반도체의 광전 변환 소자의 일 실시예의 단면 구조를 나타내는 개략도.
도 2는 본 발명의 반도체 접합층들을 제조하기 위한 바람직한 장치를 나타내는 개략도.
도 3은 태양 광의 스펙트럼을 나타내는 도면.
도 4는 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예가 주어지기 전에 얻어진 흡수 스펙트럼을 나타내는 도면.
도 5는 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예의 투과 특성을 나타내는 도면.
도 6은 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예가 주어진 후에 얻어진 흡수 스펙트럼을 나타내는 도면.
도 7은 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예가 제공되기 전후의 충전 계수 변화 도를 나타내는 도면.
도 8은 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예가 제공되기 전후의 변환 효율 변화 도를 나타내는 도면.
도 9는 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예가 제공된 후의 충전 계수를 나타내는 도면.
도 10은 본 발명에 따른 보호 부재(표면 밀봉재(116) 및 표면막(117))의 예가 제공된 후의 변환 효율을 나타내는 도면.
도 11은 본 발명에 따른 발전 장치를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11 : 기판측 pin 반도체 접합
12 : 중간 pin 반도체 접합
13 : 표면측 pin 반도체 접합
101 : 기판
102 : 반사층
103 :투명 저항층
104, 107, 110 : n형 a-Si
105, 108 : i형 a-SiGe
106, 109, 112 : p형 μc-Si
111 : i형 a-Si 또는 a-SiGe
112 : p형 μc-Si
113 : 반사 방지 투명 도전층
114 : 집전 전극
115 : 배면재
116 : 표면재
117 : 표면막
118 : 광입사면
201 : 송출 챔버
202 : n층 성막실
203 : 마이크로파 i층 성막실
204 : p층 성막실
205 : 고주파 i 층 성막실
206 : 회수실
207 : 기판
208, 209, 210 ,211 : 히터
212, 213, 214, 215 : 기판 홀더 전극
216, 218, 219 : 전극
217 : 도입관 및 바이어스 전극
220, 221, 222, 223 : 가스 공급관
1101 : 광전 변환 소자
1102 : 전력 변환 수단
1103 : 부하
1104 : 전압 검출 장치
1105 : 전류 검출 장치
1106 : 출력 전압 설정 장치
1107 : 제어 장치
본 발명에 따른 광전 변환 소자 단면의 예가 도 1의 개략도에 도시되어 있다.
수용액으로부터의 스퍼터링 또는 전기 결정화에 의해 기판(101) 상의 반사층(102) 상에 투명한 저항층(103)이 침적된다. 투명한 저항층(103)의 표면은 바람직하게 수백 nm의 불균일도를 갖도록 제공되는데, 이는 불균일도에 의해 광이 산란되어 변환 효율이 증가하기 때문이다. 이러한 불균일도는 제조 조건에 의해 이루어질 수 있으며, 또는 편평면의 습식 에칭에 의해 향상될 수 있다.
기판은 예컨대 도 2에 도시된 진공 장치에 207로 표시된 바와 같이 배치된다. 이송 챔버(201), 성막실들(202, 203, 204, 205) 및 회수실(206)는 게이트 밸브에 의해 서로 분리되어 있으며, 그 내부는 도시되지 않은 진공 펌프에 의해 선정된 압력으로 배기된다. 이송 챔버(201)와 성막실(202) 사이의 게이트 밸브가 먼저 개방되고, 기판(207)은 기판 홀더 전극(212) 아래로 이송된다. 그 다음, 기판 홀더 전극(212)은 기판에 접촉되도록 하강한다. 그 다음, 기판은 히터(208)에 의해 가열되며 선정된 온도로 유지된다. 그 다음, 밸브가 닫히고, 사일렌(silane), 포스핀(phosphine) 및 수소로 이루어진 소스 가스가 가스 공급관(220)을 통해 공급된다. 도시되지 않은 배기 밸브의 밸브 행정을 조절함으로써 선정된 압력으로 압력이 조절된다. 이 상태에서, 선정된 기간동안 전극(216)에 고주파 전력이 공급되어 n형 비정질(이하 "a-"로 참조됨) Si 층(104)이 형성된다. 소스 가스가 배기된 후, 게이트 밸브가 개방된다. 기판은 다음 성막실로 이송되며, 사일렌, 저맨(germane) 및 수소로 구성된 소스 가스가 다시 공급된다. 압력이 선정된 압력으로 조절된 후, 선정된 기간 동안 도파관 및 바이어스 전극(217)에 선정된 전력이 공급되어, i형 a-SiGe 층(105)이 형성된다. 이 공정을 동일한 방식으로 반복함으로써, p형 미세 결정(이하 "μc"로 참조됨) Si 층이 성막실(204) 안에서 형성되며, 따라서 상기한 단계들은 기판에 가장 가까운 반도체 접합을 완성한다. 후속의 nip 접합(107, 108, 109)이 동일한 순서로 형성되어 중간 반도체 접합이 형성된다. 또한, 유사한 방식으로 성막실(202) 안에서 n형 a-Si 층(110)이 형성된 후, 성막실(205) 안에서 사일렌과 수소만이 공급되면서 i형 a-Si 층(111)이 형성된다. 최종적으로, 성막실(204) 안에서 p형 μc-Si 층(112)이 형성되어 표면측 반도체 접합이 완성된다. 상기한 방법에 의해 제조된 샘플은 광 열화 검사를 받았으며, 반도체 층들의 광 전류의 열화율이 얻어졌다. 또한, 반도체 접합들도 전술한 바와 동일한 방법으로 서로 분리되도록 형성되었으며, 그 충전 계수들도 측정되었다. 또한, 동일한 조건 하에 3개의 i 층만이 증착된 구조를 가진 다른 샘플이 형성되었고, 전자 스핀 공명에 의해 스핀 밀도가 측정되었으며, 이동 시간법에 의해 캐리어의 주행 이동도가 측정되었다. 그 결과가 아래의 도표 1에 나타나 있으며, 표면측 반도체 접합이 가장 좋은 특성을 나타내었다. 이것은 빠른 증착율을 달성하는 마이크로파 전력의 영향 및 실리콘과 실리콘 게르마늄 사이의 차이에 기인한 것으로 고려된다.
열화율 충전 계수 스핀 밀도 캐리어 이동도
상부 -1 내지 -2% 0.73-0.75 1-2×1015/cm3 0.5-1×10-7cm2/V
중간 -1 내지 -3% 0.65-0.68 2-3×1015/cm3 0.3-0.6×10-7cm2/V
하부 -4 내지 -5% 0.64-0.66 2-3×1015/cm3 0.2-0.5×10-7cm2/V
따라서, 본 발명의 샘플을 제조하는 데 있어서, 보호 부재가 없는 상태에서 상부 i형 a-Si 층(111)의 광 전류가 다른 반도체 접합들 중 적어도 하나의 광 전류보다 크게 되도록 하기 위해, 소스 가스의 농도가 증가되고, 밴드 갭이 변하고, 실리콘과 게르마늄의 비율이 변하거나 증착 시간이 길어진다. 반도체 접합을 형성하기 위해, 마이크로파에서 2.45 GHz, 500 MHz 또는 105 MHz 등과 같은 높은 주파수 범위의 다양한 전력이 전술한 마이크로파 및 고주파에 추가하여 사용될 수 있다.
반도체 접합면은 종종 투명 저항층의 불균일함을 반영한다.
투명 전극으로서도 역할을 하는 반사 방지층(113)도 다른 진공 장치에서 반도체 접합면 상에 형성된다.
빗살형 전극(114)이 반사 방지층(113) 상에 제공되고 출력 전극이 이에 부착된다. 배면재(115)는 금속 강판(steel sheet)이다. 또한, 표면막(117)으로서의 불화물 중합체의 박막 및 표면 밀봉재(116)로서의 열가소성, 투명 유기 수지가 상부면의 광 입사면(118)에 접착된다. 이 부재들(116 및 117)은 보호 부재를 구성하여, 광전 변환 소자를 완성한다. 표면 밀봉재(116)로서의 상기 열가소성, 투명 유기 수지는 도 5에 도시된 투과 특성(51)을 갖는 자외선 흡수 물질을 포함한다. 도 5의 자외선 흡수 물질의 투과 특성에서 투과율이 1.0 이상인 파장 영역들이 존재하는 이유는 자외선 흡수 물질이 2.0의 굴절률을 갖는 투명 도전층인 반사 방지층(113) 상에 제공된 영역에서의 투과 특성(51)이고 보호 부재 자체의 굴절률이 약 1.5이기 때문에 반사 방지 효과가 얻어지기 때문이다.
도 4는 상기 표면 밀봉재(116)와 표면막(117)으로 구성되는 보호 부재가 제공되기 전에 얻어진 광전 변환 소자의 흡수 스펙트럼을 도시한다. 동일한 구성에서, 참조 번호 41은 표면측 반도체 접합의 흡수 스펙트럼을 나타내고, 참조 번호42는 중간(middle) 반도체 접합, 참조 번호 43은 기판측(bottom) 반도체 접합을 나타내며, 참조 번호 44는 이 세 개의 반도체 접합들이 적층되어 있는 삼중 셀의 전체 흡수 스펙트럼을 나타낸다.
도 4에서, 광전 변환 소자는 300 nm내지 900 nm의 넓은 범위의 빛을 이용한다. 이 때 표면측 반도체 접합, 중간 반도체 접합, 기판측 반도체 접합에 의해서 발생된 광 전류들(JSC)은 각각 7.63 mA/㎠, 7.45 mA/㎠, 및 7.78 mA/㎠였다.
도 6은 상기 표면 밀봉재(116) 및 표면막(117)의 보호 부재가 상술한 광전 변환 소자, 즉, 광 입사면(118) 상에 제공된 다음 행해진 위와 유사한 측정 결과를 도시한다.
도 6에서, 참조 번호 61은 표면측 반도체 접합의 흡수 스펙트럼을 나타내는데, 350nm 미만의 파장의 광이 효과적으로 차단되어, 중간 반도체 접합과 기판측 반도체 접합의 광 열화를 억제한다. 본 발명의 양호한 실시예에서, 표면 밀봉재(116)는 바람직하게는 표면측 반도체 접합의 흡수 스펙트럼을 크게 낮추지 않는 흡수 특성을 가진 자외선 흡수 물질을 중간 반도체 접합 및 기판측 반도체 접합의 광 열화를 충분히 억제할 수 있을만큼 포함한다. 참조 번호 62는 중간 반도체 접합의 흡수 스펙트럼, 참조 번호 63은 기판측 반도체 접합의 흡수 스펙트럼, 참조 번호 64는 이 세 개의 반도체 접합들이 적층되어 있는 삼중 셀의 전체 흡수 스펙트럼을 나타낸다.
이 때 표면측, 중간, 및 기판측 반도체 접합에 의해 발생된 광 전류들은 각각 7.33 mA/㎠, 7.60 mA/㎠, 및 7.97 mA/㎠였다.
상기 보호 부재의 공급 후에 광전 변환 소자가 되는 태양 전지 셀은 10.2%의 초기 변환 효율을 갖고 열화 테스트 후의 변환 효율은 8.7%이다.
도 7은 표면측 반도체 접합에서 발생된 광 전류가 최소가 되도록 피착 조건, 설계 두께 등을 변화시키고 다양한 조건을 선택함으로써 얻어진 많은 샘플들(상부 접합에 의해 특성이 지배됨) 및 중간 반도체 접합에서 발생된 광 전류 또한 최소가 되도록 피착 조건 등을 선택함으로써 얻어진 많은 샘플들(중간 접합에 의해 특성이 지배됨)을 포함하는 각각의 샘플들의 측정 결과의 플롯을 도시한다.
도 7에서, 가로 좌표는 상기 보호 부재를 형성하기 전에 표면측 반도체 접합(상부 반도체 접합)의 광 전류[JSC(Top)] 대 중간 반도체 접합의 광 전류[JSC(Mid)]의 비에서 1을 감산함으로써 얻어진 값인 JSC(Top)/JSC(Mid)-1(%)의 각각의 샘플들의 플롯을 나타낸다.
도 7에서, 세로 좌표는 보호 부재의 형성 후의 광전 변환 소자의 충전률 [FF(보호 부재 를 이용하여)] 대 상기 보호 부재의 형성 전의 광전 변환 소자의 충전 계수[FF(보호 부재 없음)]의 비에서 1을 감산함으로써 얻어진 값인 FF(보호 부재 없음)/FF(보호 부재 있음)-1(%)의 각각의 샘플들의 플롯을 나타낸다. 도면에서, "상부 접합 지배" 셀은 표면측 반도체 접합에서 발생된 광 전류가 최소로 설정되는 태양 전지을 의미하고 "중간 접합 지배" 셀은 중간 반도체 접합에서 발생된 광 전류가 최소로 설정되는 태양 전지을 의미한다. 또한, "FF 개선"은 화살표 방향을 따라서 FF의 개선의 진행을 나타낸다. 도 7은 보호 부재의 형성 이후의 충전률의 변화를 도시한다.
도 8의 가로 좌표는 보호 부재의 형성 전의 광전 변환 소자의 표면측 반도체 접합의 광 전류 [JSC(Top)] 대 중간 반도체 접합의 광 전류 [JSC(Mid)]의 비로부터 1을 감산함으로써 얻어진 값을 나타낸다.
따라서, 가로좌표 상에 표시된 것은 JSC(Top)/JSC(Mid) -1(%)의 값들이고, 세로좌표 상에 표시된 것은 보호 부재의 형성 이후의 광전 변환 소자의 변환 효율[Eff(보호 부재 있음)] 대 보호 부재의 형성 이전의 광전 변환 소자의 변환 효율[Eff(보호 부재 없음)]의 비로부터 1을 감산함으로써 얻어진 값인 Eff(보호 부재 있음) / Eff(보호 부재 없음) -1(%)의 각각의 샘플들의 값이다. 따라서, 도 8은 변환 효율의 변화를 도시하고 도면으로부터 표면측 반도체 접합의 광 전류가 중간 반도체 접합의 광 전류보다 0 내지 6% 큰 상태, 특히 표면측 반도체 접합의 광 전류가 3 내지 5% 더 큰 상태로 보호 부재가 제공되는 경우, 충전률(FF)은 최상이고 변환 효율의 감소는 비교적으로 작은 것을 알 수 있다.
전술한 바와 같이, 자외선 흡수 물질을 포함하는 보호 부재를 이용하는 광전 변환 소자는 고 충전률 및 증가된 광전 변환 효율을 갖는다. 광전 변환 소자는 장기간에 걸쳐서 특성의 변화가 거의 없으며 신뢰성이 크게 향상된다.
도 9의 가로 좌표는 표면 밀봉재(116) 및 표면막(117)으로 구성된 보호 부재의 형성 후의 표면측 반도체 접합(상부 JSC )에서 발생된 광 전류 대 중간 반도체 접합(중간 JSC)에서 발생된 광 전류의 비를 나타내고, 세로 좌표는 보호 부재 형성 후의 충전률(FF)을 나타낸다.
도 7, 8 및 9의 블랙 도트는 다양한 조건 하에서 형성된 다양한 광전 변환소자에 대한 상기 그래프 축들 상의 측정 결과의 플롯들이다.
본 발명의 구성 요소들을 하나씩 설명하겠다.
(기판 101)
기판(101)은 반도체 층들을 통해 다른 전극에 대향한 하측 전극으로서도 역할을 하고, 금속, 합금, 이러한 금속 또는 합금의 적층물, 반사층이 그 상부에 형성되어 있는 탄소 시트, 도전층이 그 상부에 형성되어 있는 수지막 등으로부터 선택될 수 있다. 이 재료들이 롤(roll) 형태로 사용될 수 있기 때문에, 이들은 연속 제조에 적합하다. 기판은 또한, 용도에 따라서, 실리콘 등의 결정 기판 또는 글래스 또는 세라믹 기판에 반사층 또는 도전층을 제공함으로써 얻어진 것들로부터 선택될 수 있다. 기판의 표면은 폴리싱(polishing)되거나 세정될 수 있으나, 기판은 그대로 사용될 수 있다. 기판의 표면은 거칠게될 수 있다. 기판이 스테인레스 스틸(SUS430)과 같은 자성체로 만들어지면, 자석을 포함하는 롤러에 의해서 정확하게 위치가 제어되면서 이송될 수 있다.
(반사층 102)
기판이 고반사율을 갖는 경우, 반사층(102)은 독립적으로 제공될 필요가 없다. 기판(101)이 스테인레스 스틸 또는 탄소 시트인 경우, 알루미늄층이 스퍼터링 등에 의해 형성된다.
(투명 저항층 103)
투명 저항층(103)은 스퍼터링, 진공 기상 증착, 화학 기상 증착, 이온 도금, 이온 빔 공정 또는 이온 빔 스퍼터링에 의해서 만들어질 수 있다. 투명저항층(103)은 질산염, 아세테이트, 및 암모늄 그룹 및 금속 이온으로 구성되는 수용액으로부터 전기 결정화(electrocrystallization) 또는 침수 도금(immersion plating)에 의해서 만들어질 수 있다. 저항층의 원하는 특성은 광을 기판에 투과하기 위한 고투명도이다. 저항층은 전류가 반도체층들의 결함(defect)을 통해 흐르지 않도록 제한할 만큼의 적당한 저항을 갖도록 요구된다. 특히, 투과율은 바람직하게 9% 이상이다. 그리고, 도전율은 10-8(1/Ω㎝) 내지 10-1(1/Ω㎝)의 범위에 있다. 저항층의 재료는 산화 아연, 산화 인듐, 산화 주석, 및 이러한 산화물들을 포함하는 재료들로부터 선택될 수 있다.
저항층의 표면은 생산 조건을 조절함으로써 수백 nm의 크기로 거칠게 될 수 있다. 기판이 편평하면, 표면은 아세트산 등의 용액을 이용한 습식 에칭(wet etching)에 의해서 거칠게 될 수 있다. 예를 들면, 스퍼터링의 경우, 기판 온도를 증가시키고, 증착율을 감소시키며 두께를 증가시킴으로써 표면의 거칠기는 더 크게 만들어질 수 있다. 수용액으로부터의 전기 결정화의 경우, 아연의 농도를 증가시키고 두께를 증가시킴으로써 거칠기가 더 커질 수 있다.
(반도체 접합)
고주파에서 마이크로파의 범위의 전력을 이용하는 CVD 시스템이 반도체층들의 생성에 사용될 수 있다. SiH4, PH3, 및 H2와 같은 소스 가스들이 진공 챔버 내에 공급되고 전력이 공급되어, n형 a-Si 층(104, 107, 또는 110)이 만들어질 수 있다. 또한, SiH4, GeH4, 및 H2와 같은 소스 가스들이 사용되는 경우, i형 a-SiGe층(105 또는 108)이 만들어질 수 있다. SiH4및 H2와 같은 소스 가스들이 사용되는 경우, i형 a-Si층(111)이 만들어질 수 있다. 또한, p형 μc (미세결정)-Si 층(106)이 SiH4, BF3, 및 H2를 이용하여 만들어질 수 있다. 따라서, 복수의 nip 반도체 접합이 전술한 바와 같이 만들어질 수 있다. 반도체 층들은 단결정이 아닌 한 비정질 및 미세결정질 반도체로 국한될 필요가 없다. nip의 구성은 pin의 구성으로도 대치될 수 있다.
상기 예에서 반도체 접합의 수는 세 개에 국한될 필요 없이 두 개 이상일 수 있다.
반도체 층은 인-라인형의 장치를 이용해서 연속적으로 만들어질 수 있다.
도 1에서 참조 번호 104는 n형 반도체 층, 105는 i형 반도체 층, 106은 p형 반도체 층을 나타낸다. 이 반도체 층들(104, 105, 106)은 하부 pin (nip) 반도체 접합(11)을 구성한다. 참조 번호 107은 n형 반도체 층, 108은 i형 반도체 층, 109는 p형 반도체 층을 나타낸다. 이 반도체 층들(107, 108, 109)은 중간 pin (nip) 반도체 접합(12)을 형성한다. 참조 번호 110은 n형 반도체 층, 111은 i형 반도체 층, 112는 p형 반도체 층을 나타낸다. 이 반도체 층들(110, 111, 112)은 상부 pin (nip) 반도체 접합(13)을 형성한다.
본 발명의 바람직한 실시예에서, 상부 pin 반도체 접합은 최소 열화율과 짧은 파장 영역에 설정된 흡수 스펙트럼을 갖는 반도체 접합이고, 하부 pin 반도체 접합은 최대 열화율과 긴 파장 영역에 설정된 흡수 스펙트럼을 갖는 반도체 접합이다. 이 예에서, 최소 열화율을 갖는 반도체 접합의 흡수 스펙트럼의 피크는 500nm를 넘지 않는 파장에 설정되고, 최대 열화율을 갖는 반도체 접합의 흡수 스펙트럼의 피크는 700nm 보다 작지 않은 파장에 설정된다.
중간의 열화율을 갖는 또 다른 반도체 접합이 최소 열화율을 갖는 반도체 접합과 최대 열화율을 갖는 반도체 접합의 사이에 중간 pin 반도체 접합(12)으로 제공될 수 있다. 이 중간 열화율을 갖는 반도체 접합의 흡수 스펙트럼의 피크는 500nm 내지 700nm 사이의 범위에서 설정된다.
본 발명의 바람직한 실시예에서, 상부 pin 반도체 접합의 i 형 반도체 층은 무선 주파수와 같은 고주파의 전력을 이용하는 플라즈마 강화 CVD에 의한 비교적 느린 속도의 증착 방법을 이용하여 제조되는 것이 바람직하며, 하부 pin 반도체 접합의 i 형 반도체 층은 마이크로파를 사용하는 플라즈마 강화 CVD에 의한 비교적 빠른 속도의 증착 방법을 이용하여 제조되는 것이 좋다.
(반사 방지층 113)
반사 방지층(113)은 위의 반도체 층들(104 내지 112)을 통해 기판에 대향한 상부 전극으로도 작용한다. 반사 방지층(113)은 저항 가열 또는 전자 빔을 이용한 진공 기상 증착, 스퍼터링, CVD, 스프레이잉(spraying), 침수 도금(immersion plate) 등에 의하여 산화 인듐, 산화 주석, 산화 티타늄, 산화 아연 및 그들의 혼합물로부터 선택된 원료로 제조될 수 있다. 광 입사면(118)으로서 양호한 반사 방지 효과를 얻기 위하여, 반사 방지층의 두께는 반사를 주로 방지하고 싶은 빛의 파장을 반사 방지층 굴절률의 4배로 나눔으로써 얻어진 값 정도가 바람직하다. 예를들어, 굴절률이 2이고, 가장 잘 투과되기를 원하는 빛의 파장이 500nm라면, 바람직한 두께는 약 63nm이다. 반사 방지층은 다른 굴절률을 갖는 재료들의 적층 구조일 수도 있다.
본 발명의 바람직한 실시예에서, 광전 변환 소자는 하부 전극, 반도체 접합들, 및 상부 전극의 통합 구조로 구성되지만, 본 발명의 광전 변환 소자는 전술한 구조에만 국한되는 것은 아니다.
(전극 114)
전류를 효율적으로 모으기 위해, 격자 무늬의 전극(114)이 반사 방지층(113) 위에 제공될 수 있다. 전극(114)을 형성하는 방법은 마스크 패턴을 이용하는 스퍼터링, 저항 가열, CVD, 표면 전체에 금속 막을 증착시킨 후 에칭으로 막을 패터닝하며 불필요한 부분을 제거하는 방법, 광 보조 CVD에 의해 격자 전극 패턴을 직접 형성하는 방법, 격자 전극 패턴의 네가티브 패턴 마스크를 형성한 후 그 위에 도금을 수행하는 방법 및 도전성 페이스트를 프린트 하는 방법을 포함한다.
이 후에, 기전력을 끌어 내기 위해 필요하다면, 출력 단자가 기판(101)과 전극(114)에 부착될 수 있다.
(표면 밀봉재 116)
표면 밀봉재(116)는 수지로 광전 변환 소자의 요철을 밀봉하고, 광전 변환 소자를 온도 변화, 습기, 충격과 같은 외부의 심각한 환경으로부터 보호하며, 표면막과 광전 변환 소자 사이의 접착을 튼튼하게 하기 위해 필요하다. 그러므로, 기후 저항, 접착, 충전 특성, 열 저항, 저온 저항 및 충격 저항이 뛰어날 필요가 있다. 이러한 요구들을 충족시키는 합성 수지는 에틸렌-비닐 아세테이트 혼성 중합체(EVA; ethylene-vinyl acetate copolymer), 에틸렌-메틸아크릴레이트 혼성 중합체(EMA; ethylene-methylacrylate copolymer), 에틸렌-에틸아크릴라이트 혼성 중합체(EEA;ethylene-ethylacrylate copolymer), 폴리 비닐 부틸(polyvinyl butyral) 수지와 같은 폴리우레탄계 수지, 우레탄(urethane) 수지, 실리콘 수지 및 불소 수지(fluororesin) 등을 포함한다. 이들 중 EVA가 선호되는데, 이는 EVA가 태양 전지의 사용을 위해 양호한 균형을 이룬 물리적 특성을 갖기 때문이다. 그러나, 가교 결합되지 않으면, EVA는 낮은 열 변형 온도 때문에 고온에서의 사용에서는 쉽게 변형되거나 망가진다. 따라서, 열 저항을 향상시키기 위해서 가교 결합을 형성하는 것이 바람직하다. EVA의 경우에는 대개 유기 과산화물과 가교 결합된다. 유기 과산화물과의 가교 결합은 유기 과산화물로부터 생성된 자유 라디칼이 합성 수지 내의 수소와 할로겐 원자들을 끌어 당겨 C-C 결합을 형성하는 방식으로 만들어진다. 유기 과산화물을 활성화시키는 공지 기술은 열 분해, 산화 환원 분해 및 이온 분해를 포함한다. 일반적으로, 열 분해가 선호된다. 유기 과산화물의 예는 과산화수소, 디알킬(아릴) 과산화물, 디아실 과산화물, 과산화 케탈, 과산화 에스테르, 과산화 탄산염, 케톤 과산화물 등을 포함한다. 유기 과산화물의 양은 밀봉 수지 무게 100에 대해 0.5 내지 5의 중량 비율로 첨가된다.
전술한 유기 과산화물이 밀봉재(116) 내에 사용될 때, 진공 속에서 열과 압력하에 가교 결합 및 열 압축 결합이 얻어질 수 있다. 가열 온도와 시간은 각 유기 과산화물의 열 분해 온도 특성에 따라 결정될 수 있다. 일반적으로, 열과 압력은 열 분해가 90%, 더 바람직하게는 95% 보다 작지 않게, 진행된 시간과 온도에서 중단된다. 밀봉 수지의 가교 결합 정도는 겔 비율을 측정함으로써 확인될 수 있다. 고온에서 밀봉 수지의 변형을 방지하기 위하여, 밀봉 수지의 가교 결합은 겔 비율이 70% 보다 작지 않도록 수행되는 것이 바람직하다.
전술한 가교 결합 반응을 효율적으로 수행하기 위해, 가교 결합 보조물로 불리는 트리아릴 이소시아누레이트(TAIC ;triallyl isocyanurate)도 사용될 수 있다. 가교 결합 보조물은 보통 밀봉 수지 무게의 100에 대해 1 내지 5의 중량 사이의 범위로 첨가된다.
본 발명에서 사용된 밀봉재는 날씨 저항에 뛰어나지만, 날씨 저항을 더 향상시키거나 또는 밀봉재 밑에 위치한 층을 보호하기 위해 자외선 흡수제가 첨가될 수 있다. 자외선 흡수제는 공지된 혼합물들 중에서 선택될 수 있으며, 태양 전지 모듈이 사용될 환경을 고려해서 저휘발성 흡수 물질 중에서 선택되는 것이 바람직하다. 그러한 물질들의 특정한 예는 살리실계 화합물, 벤조페논계 화합물, 벤조트리아졸계 화합물 및 시아노아크릴레이트계 화합물을 포함하는 다양한 유기 화합물이다.
광 안정제가 자외선 흡수제와 함께 첨가되면, 밀봉재는 빛에 대해 더 안정된다. 광 안정 장치의 전형적인 예는 방해된(hindered) 아민계 광 안정제이다. 방해아민계 광 안정제는 자외선 흡수제와는 달리 자외선은 흡수하지 않지만, 자외선 흡수제와 함께 사용되면 매우 큰 상승 효과를 나타낸다.
밀봉 수지에 대한 상기 자외선 흡수제와 광 안정제의 첨가량은 각각 0.1과1.0 wt% 사이, 0.05와 1.0 wt% 사이인 것이 바람직하다.
또, 열 저항과 열 공정성을 향상시키기 위하여 열 산화 방지제가 첨가될 수 있다. 열 산화 방지제의 화학적 구조는 모노페놀계, 비페놀계, 중합체형 페놀계, 유황계, 또는 인산계일 수 있다. 열 산화 방지제는 밀봉 수지의 0.05와 1.0 중량% 사이 범위로 첨가되는 것이 바람직하다.
광전 변환 소자가 더 열악한 상황에서 사용될 것으로 예상된다면, 밀봉 수지와 광전 변환 소자 또는 표면 수지막 사이의 접착력을 향상시키는 것이 바람직하다. 접착력을 더 강화하기 위하여 사일렌 결합제 또는 유기 티탄산염 화합물이 밀봉재에 첨가될 수 있다. 첨가물의 양은 밀봉재의 무게 100에 대해 0.1 내지 0.3, 더 바람직하게는 0.25 내지 1의 질량비 만큼 포함되는 것이 바람직하다.
한편, 표면 밀봉재(116)는 광전 변환 소자에 도달하는 빛의 양을 가능한 한 적게 감소시키기 위해 투명할 필요가 있다. 더 상세하게는, 400nm 내지 800nm의 가시광선 파장 영역에서 밀봉재의 광 투과율은 80% 이상인 것이 바람직하며, 90% 이상인 것이 더 바람직하다. 대기로부터 빛의 입사를 촉진하기 위해, 25℃에서 밀봉재의 굴절률은 1.1 내지 2.0인 것이 좋고, 더 바람직하게는 1.1 내지 1.6 인 것이 좋다. 도 5에 투과 스펙트럼의 특정례가 도시되어 있으며, 투과율은 300nm 내지 400nm의 파장 범위에서 0 내지 90%인 것이 바람직하다.
(표면막 117)
본 발명에 사용된 표면 수지막(117)은 태양 전지 모듈의 최외측층으로서 배치되므로, 기후 저항, 오염 저항, 및 기계적 강도를 포함하는, 태양 전지 모듈의옥외 노출 시의 장기간 신뢰성이 보장되는 성능을 가질 필요가 있다. 본 발명의 표면막에 적당하게 사용되는 재료들은, 예를 들어, 불소 수지와 아크릴 수지이다. 이들 중, 불화물 중합체들은 기후 저항과 오염 내성이 우수하기 때문에 선호되고 있다. 특정한 예로는 폴리비닐리덴 불화물 수지, 폴리비닐 불화물 수지, 및 테트라플로로에틸렌-에틸렌 혼성 중합체가 있다. 폴리비닐리덴 불화물 수지는 기후 저항 면에서 우수하고, 테트라플로로에틸렌-에틸렌 혼성 중합체는 기후 저항, 기계적 강도, 및 투명도의 적합성 면에서 우수하다.
표면 수지막(117)은 기계적 강도를 보장하기 위해 일정한 두께를 가질 필요가 있으나, 너무 두껍게 하는 것은 비용 면에서 바람직하지 않다. 구체적으로, 두께는 20 ㎛ 이상 200 ㎛ 이하인 것이 바람직하며, 30 ㎛ 이상 100 ㎛ 이하인 것이 보다 바람직하다.
표면 수지막(117)과 밀봉재(116) 간의 부착성을 향상시키기 위해, 표면 수지막의 한 표면은 바람직하게 코로나 처리, 플라즈마 처리, 오존 처리, UV 조사, 전자 빔 조사, 또는 불꽃 처리와 같은 표면 처리에 의해 처리되어야 한다. 이들 중, 코로나 방전 처리는 그 처리속도가 매우 빠르며 비교적 간단한 장치로써 부착력을 상당히 증가시킬 수 있기 때문에, 우선적으로 사용된다.
표면 수지막(117)과 표면 밀봉재(116)에 요철이 형성된다. 이러한 요철은 커버 형성 단계 동안에 제공되거나, 또는 커버 형성 후의 가압과 같은 방법에 의해 형성될 수 있다.
(배면재 115)
배면재의 특정한 예로 사용되는 커버막은 광전 변환 소자의 도전성 기판과 외부 간의 전기 절연을 유지하기 위해 필수적이다. 바람직한 재료는 도전성 기판(101)에 대한 충분한 전기 절연과, 장기간의 우수한 내구성과, 열 팽창과 열 수축에 대한 내성과, 유동성을 보장할 수 있는 재료이다. 적당하게 사용 가능한 막은 폴리아미드막과 폴리에틸렌막이다.
태양 전지 모듈의 기계적 강도를 증가시키거나, 또는 온도 변화로 인한 찌그러짐이나 뒤틀림을 방지하기 위해, 배면재는 상술한 커버막 뿐만 아니라, 예를 들어, 강판, 플라스틱판, 및 FRP(유리 섬유 강화 플라스틱)판으로부터 선택될 수 있다. 배면재가 높은 기계적 강도를 가질 때, 태양 전지 모듈은 지붕 재료와 같은 건재로 사용될 수 있다.
도 11은 본 발명의 전력 제어 방법을 사용한 발전 장치의 예를 도시하고 있다. 태양 전지(1101)의 dc 출력은 전력 변환 장치(1102)로 보내져서 부하(1103)에 공급된다.
상술한 도 1의 태양 전지 모듈은 태양 전지(1101)에 사용될 수 있다. 이러한 모듈들은 태양 전지 어레이를 형성하도록 직렬로 또는 병렬로 접속됨으로써, 원하는 전압 및 전류를 얻는다.
전력 변환 장치(1102)는 전력 트랜지스터, 전력 FET, IGBT, 자려식 DC/AC 인버터 등과 같은 셀프 턴 오프(self-turn-off) 스위칭 장치를 사용한 DC/DC 변환기일 수 있다. 전력 변환 장치가 이들 중 하나인 경우, 전력 흐름, 입력/출력 전압, 출력 주파수 등은 ON/OFF 듀티 비율(소위 도통률)과 게이트 펄스의 주파수에 의해제어될 수 있다.
부하(1103)는 전열 부하, 모터 부하 등을 포함하는 다양한 부하들을 포함할 수 있으나, 이는 교류 전류의 경우에는 상업용 ac 시스템일 수 있다. 부하가 상업용 ac 시스템인 경우에, 이 시스템은 "시스템 상호접속 태양력 발전 시스템"으로 불린다. 이러한 경우에 부하는 전력 시스템이므로, 그 안에 저장할 수 있는 전력에는 제한이 없다. 태양 전지 등으로부터 최대 전력을 공급하기 위한 본 발명의 제어 방법은 이러한 시스템에 특히 바람직하다. 유사하게, 2차 전지가 dc 부하로 사용될 수 있다. 이 경우에 바람직한 배열은 2차 전지의 용량이 가능한 한 크게 설계되고 전지의 충전 상태가 관리되도록 하는 것이다. 부하가 dc인 경우에, 전력 변환 장치(1102)는 DC/DC 변환기이다.
태양 전지(1101)의 출력 전압과 출력 전류는 전압 검출 장치(1104)와 전류 검출 장치(1105)에 의해 검출되고 이 검출된 신호는 태양 전지의 출력 전압을 설정하기 위한 출력 전압 설정 장치(1106)에 공급된다.
전압 검출 장치(1104)는 저항기에 의해 태양 전지의 출력 전압으로부터 전압을 분할하고 A/D 변환을 수행하여 분할된 전압을 디지탈 값으로 변환한다. 그 다음에 전압 검출 장치(1104)는 이 디지탈 값을 출력 전압 설정 장치(1106)의 제어 장치(1107)로 송출한다. 이러한 경우에, 잡음 등의 혼합을 방지하기 위해, 태양 전지의 출력 회로는, 예를 들어, 입력과 출력 간의 완벽한 분리를 이룰 수 있는 포토커플러에 의해 검출된 신호의 송신 회로로부터 바람직하게 분리된다. 양호한 배열에서, 전류 검출 장치(1105)는 홀 효과 장치 또는 표준 저항기를 통해 전류를 전압으로 변환시키고, 전압 검출 장치(1104)와 유사하게, 검출된 신호를 디지탈 값으로 변환시켜, 이 디지탈 값을 전압 설정 장치(1106)로 송출한다. 이러한 검출 장치들에 사용되는 A/D 변환기들은 충분히 높은 속도와 정확도를 갖는 것이 바람직하다. 특히, 이들은 10 비트 이상의 분해능과 50 kHz 이상의 샘플링 레이트를 갖는 것이 바람직하다. 이러한 형태의 A/D 변환기는 0.1% 이하의 에러와 1초 이하의 응답 속도를 갖는 제어 시스템을 구성할 수 있다.
출력 전압 설정 장치(1106)는 상기 검출된 신호를 기초로 연산을 수행하여 출력 전압의 설정값을 판정하고 전력 변환 장치의 게이트 회로의 도통률 등을 제어하여 태양 전지의 출력 전압이 설정값이 되도록 한다. 출력 전압 설정 장치(1106)는, CPU, RAM, ROM, I/O 포트, 수치 계산 장치 등이 제공될 수 있는, 제어를 위한 마이크로컴퓨터로 구현된다.
전력 변환 장치의 제어 장치(1107)는 소위 게이트 구동 회로이며, 즉시 전류 비교, 사인파/델타파 비교 방법 등에 의해 게이트 펄스를 생성한다. 이로써, 전력 변환 장치(1102)의 도통율이 제어되어 태양 전지의 출력 전압은 출력 전압 설정 장치(1106)의 출력과 동일하게 된다. 이러한 제어 장치(1107)는 아날로그 또는 디지탈 회로로 구성될 수 있으나, 최근의 제어 장치들 대부분은 CPU 또는 고속 CPU인 DSP(디지탈 신호 처리기)를 구비한 디지탈 장치들이다.
제어 장치(1107)가 디지탈 장치일 경우, 상술한 출력 전압 설정 장치(1106)와 유사한 구성을 가지므로, 제어 장치(1107)가 출력 전압 설정 장치(1106)의 역할을 하도록 배열될 수도 있다.
본 발명은 다음의 실시예들을 통해 더 설명될 것이다.
(실시예 1)
본 실시예에서, 다음에 상세히 설명되는 바와 같이, 도 1의 단면 개략도에 도시된 구조를 갖는 광전 변환 소자가 배치(batch) 방법으로 생성되어 있으며 자외선을 흡수하기 위한 보호 부재가 제공되어 있다.
최상의 특성을 가진 반도체 접합이 표면측에 하나 생성되어 자외선에 대응하고, 그 i층(111)은 RF-CVD 공정으로 생성된다. 중간 및 기판측 접합의 i층들(105, 108)은 마이크로파 CVD 공정으로 생성된다.
기판(101)은 45 mm 길이 × 45 mm 폭의 형태와 0.15 mm 두께를 가지며 일반적으로 덜(dull) 가공으로 불리는 가공으로 이루어진 거친 표면을 갖는 SUS430의 박판이다. 8개의 기판이 동일한 방식으로 생성된다. 8개의 기판들은 동시에 상용 dc 마그네트론 스퍼터링 시스템으로 동시에 세트되고 그 내부는 10_5Torr 이하의 압력으로 배기된다. 그 후에, 아르곤 가스가 30 sccm으로 공급되고 압력은 2 mTorr로 유지된다. 기판을 가열하지 않으면서, 알루미늄의 반사층이 120 W의 dc 전력을 6인치 Φ 알루미늄 대상물에 90초 동안 인가함으로써 그 상부에 70 nm의 두께로 형성된다. 다음에, 기판은 300 ℃의 온도로 가열되어, 전기 접속부는 6 인치의 직경을 갖는 산화 아연의 대상물에 연결됨으로써, 약 1000 nm의 두께로 산화 아연의 저항층을 생성한다. 약 300 nm의 요철이 저항층의 표면에 형성된다.
도 2에 개략적으로 도시된 장치의 이송 챔버는 진공 펌프에 의해 10-4Torr로배기된 후에, 게이트 값이 개방되고, 다음에 기판은 n층 성막실(202)로 이송된다. 기판 홀더(212)가 내려지고 기판의 표면 온도는 히터(208)에 의해 250 ℃에서 제어된다. 충분한 배기 후에, 소스 가스들은 가스 유입관(220)을 통해 Si2H6은 1 sccm, PH3/H2는 0.5 sccm(H21% 희석), H2는 40 sccm으로 유입된다. 조절 밸브의 밸브 행정을 제어하여, 반응기의 내부 압력은 1 Torr로 유지된다. 압력이 안정된 후에 즉시 고주파 전원으로부터 3 W의 전력이 공급된다. 플라즈마는 180 초 동안 유지된다. 이는 투명 저항층(103) 상에 n형 a-Si층(104)을 형성한다. 챔버가 다시 배기되고 그 후에 기판은 i성막실(203)로 전달된다. 기판의 온도는 250 ℃로 설정되고 소스 가스들은 가스 유입관(221)을 통해 SiH4는 40 sccm, GeH4는 50 sccm, H2는 200 sccm으로 유입된다. 조절 밸브의 밸브 행정을 제어하여, 반응기의 내부 압력은 1.5 mTorr로 유지된다. 압력이 안정된 후에 즉시 105 MHz 마이크로파 전원으로부터 150 W의 전력이 공급되고 13.56 MHz의 고주파 전력 800 W가 15초 동안 바이어스 전극에 인가된다. 이는 i형 a-SiGe층(105)을 형성한다. 챔버는 다시 배기되고 다음에 기판은 p층 성막실(204)에 전달된다. 기판 온도는 250 ℃로 설정되고 가스 유입관(222)를 통해 Si4H2는 0.5 sccm, BF3/H2는 1 sccm(H21% 희석), H2는 50 sccm으로 유입된다. 조절 밸브의 밸브 행정을 제어하여, 반응기의 내부 압력은 1 Torr로 유지된다. 압력이 안정된 후에 즉시 고주파 전원으로부터 200 W의 전력이 인가된다. 플라즈마는 약 120초 동안 유지된다. 이는 p형 μc-Si층(106)을 형성한다.
그 다음에 기판은 다시 n형 성막실(202)로 이동된다. 기판의 표면 온도는히터(208)에 의해 230 ℃에서 제어된다. 내부가 충분히 배기된 후에, 소스 가스들은 가스 유입관(220)를 통해 Si2H6는 1 sccm, PH3/H2는 0.5 sccm(H21% 희석), H2는 40 sccm으로 유입된다. 조절 밸브의 밸브 행정을 제어하여, 반응기의 내부 압력은 1 Torr로 유지된다. 압력이 안정된 후에 즉시 고주파 전원으로부터 3 W의 전력이 인가된다. 플라즈마는 약 180초 동안 유지된다. 이는 n형 a-Si층(107)을 형성한다. 챔버의 내부가 다시 배기되고 그 후에 기판은 기판은 마이크로파 i형 성막실(203)에 전달된다. 기판 온도는 230 ℃로 설정되고 소스 가스들은 가스 유입관(221)를 통해 SiH4는 40 sccm, GeH4는 40 sccm, H2는 200 sccm으로 유입된다. 조절 밸브의 밸브 행정을 제어하여, 반응기의 내부 압력은 1.5 mTorr로 유지된다. 압력이 안정된 후에 즉시 마이크로파 전원으로부터 150 W의 전력이 인가되고 800 W의 고주파 전력이 15 초 동안 바이어스 전극에 인가된다. 챔버가 다시 배기되고 그 후에 기판은 p층 성막실(204)에 전달된다. 기판 온도는 230 ℃로 설정되고 소스 가스들은 가스 유입관(222)를 통해 SiH4/H2는 0.5 sccm(H210% 희석), BF3/H2는 1 sccm(H21% 희석), H2는 50 sccm으로 유입된다. 조절 밸브의 밸브 행정을 제어하여, 반응기의 내부 압력은 1 Torr로 유지된다. 압력이 안정된 후에 즉시 고주파 전원으로부터 200 W의 전력이 인가된다. 플라즈마는 120 초 동안 유지된다. 이는 p형 μc-Si층(109)을 형성한다.
그 후에 기판은 n-층 성막실(202)로 다시 이동했다. 기판의 표면 온도는 히터(208)에 의해 200℃로 제어되었다. 내부가 충분히 배기된 후에, 가스공급관(220)을 통해 Si2H61 sccm, PH3/H2(1% H2희석) 1 sccm 및 H240 sccm 소스 가스를 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr로 유지되었다. 압력이 안정되고 난 후, 고주파 전원 장치로부터 3W의 전력이 즉시 인가되었다. 플라즈마는 180초 동안 유지되었다. 이것이 n형 a-Si 층(110)이 형성되게 하였다. 챔버 내부는 다시 배기되었고, 그 후에 기판은 고주파 i 층 성막실 (205)로 이동되었다. 기판의 온도는 200℃로 설정되었으며, 가스 공급관(223)을 통해 Si2H61 sccm 및 H240 sccm의 소스 가스들을 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr로 유지되었다. 압력이 안정된 후 즉시, 고주파 전원 장치로부터 2W의 전력이 인가되었으며, 600초 동안 방전이 유지되었다. 이것은 i형 a-Si층(111)이 형성되도록 했다. 챔버가 다시 배기된 후, 기판은 p층 성막실(204)로 이동했다. 기판 온도는 200℃로 설정되었으며, 가스 공급관(222)을 통해 Si2H4/H2(H2로 10% 희석) 0.5 sccm, BF3/H2(1%의 H2로 희석) 1 sccm및 H250 sccm의 소스 가스들이 도입되었다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr로 유지되었다. 압력이 안정되고 난 후, 고주파 전원 장치로부터 200W의 전력이 즉시 인가되었다. 플라즈마는 2분 동안 유지되었다. 이것은 p형 μc-Si 층(112)이 형성되게 했다.
그 후에 도 2의 장치로부터 샘플이 채취되어 DC 마그네트론 스퍼터링 장치(DC magnetron sputtering apparatus)의 애노드 표면에 부착되었다. 스테인리스 스틸 마스크가 샘플의 둘레에 차폐막으로 사용되었으며, 10 wt% 산화 주석과 90wt% 산화 인듐을 타겟(target)으로 한 스퍼터링에 의해 투명 도전층(113)이 40mm × 40mm의 중앙부에 만들어졌다. 증착은 다음 조건에서 수행된다; 기판 온도 200 ℃; 불활성 가스 아르곤의 유속 50 sccm; 산소 가스의 유속 0.5 sccm; 성막실의 압력 3 mTorr; 타겟의 단위 면적 당의 인입 에너지 0.2 W/cm2; 약 100초 동안의 침전 후 층의 두께 70 nm. 층의 두께는 동일 조건에서의 두께와 증착 시간 사이의 관계가 직접적으로 측정되어, 미리 정해진 두께가 얻어지는 순간 증착이 종결되는 방식으로 결정되었다.
은 페이스트(silver paste)는 전술한 바와 같이 제조된 각각의 샘플 위에 스크린-프린트(screen-printed)되어, 면적의 2% 영역에 전극을 형성했다. 마지막으로, 구리 탭(copper tab)이 스테인리스 스틸 땜납을 이용해 스테인리스 스틸 기판에 음극 단자로서 접착되었고, 주석 포일(tin foil) 테이프가 전도 접착제를 이용해 전극(114)에 양극 단자로서 접착되어 출력 단자를 형성했다. 양극 단자는 절연체를 지나서 기판면에 이르도록 하여 아래에 설명될 배면 피복재 내의 구멍을 통해 출력을 얻을 수 있도록 했다.
광전 변환 소자의 출력 전극을 형성하기까지 제조된 8개의 샘플 중 4개의 샘플에 대해, 보호 부재 없이 특성들이 측정되었으며, 그들은 아래에 설명될 비교예 1-1로 명명되었다. 본 예에서 4개의 잔여 샘플은 아래의 방법에 의해 피복되었다.
EVA 시트 (상품명 : PHOTOCAP, 두께 460 ㎛, SPRINGBORN LABOR- ATORIES INC.로부터 입수 가능) 및 한 면이 코로나 방전 처리된 무방향(non-oriented) ETFE막 (상품명: TEFZEL 막, 두께 50 ㎛, DuPont Inc에서 입수 가능)은 광전 변환부의 수광면 측상에 적층되었으며, EVA 시트 (상품명: PHOTOCAP, 두께 460 ㎛, SPRINGBORN LABORATORIES INC.에서 입수 가능), 폴리아미드 막 (상품명: DerTec, 두께 63.5 ㎛, DuPont Inc.에서 입수 가능), 갈바륨(Galvalume; 아연 철 시트, 두께 0.27 mm)은 바닥측에 적층되었다. 이들은 ETFE/ EVA/ 광전 변환부/ EVA/ 폴리아미드/ EVA/ 금속 강판 순서로 적층되었다. 이 경우에 알루미늄 메시(aluminum mesh; 16×18 메시들, 라인의 직경 0.011 인치)는 ETFE 외부의 과잉 EVA를 방출하기 위하여 탄화 불소막(상품명: Telfon PFA film, 두께 50 ㎛, DuPont Inc.로부터 입수 가능)을 통해 배치된다. 이 적층체(lamination)는 진공 적층기(laminator)로 가압 배기하면서 30분동안 150℃로 가열되어 알루미늄 메시에 의해 요철이 형성된 광전 변환 소자를 얻게 된다. 여기서 사용된 EVA 시트는 태양 전지의 밀봉재로 잘 사용되는 것으로, EVA 수지(비닐 아세테이트 33% 함유)의 무게 100 중에 가교 결합 물질 1.5, 자외선 흡수제 0.3, 광 안정제 0.1, 열 산화 방지제 0.2, 사일렌 결합제 0.25의 중량비가 배합되어 있다. 적층 공정 후, 출력 단자들은 갈바륨 시트에 예비 형성된 단자 출력 포트를 통해 출력이 추출될 수 있도록 광기전 소자의 바닥면을 향한다. 그 후에, 보호 수지가 샘플에 접착되고, 그 결과 광전 변환 소자가 완성된다.
그 결과 완성된 4개의 광전 변환 소자의 흡수 스펙트럼이 도 6에 도시되어 있다. 300 nm와 370 nm 사이의 범위에서 보호 부재의 흡수에 의해 흡수 스펙트럼이 감소하는 것을 볼 수 있다. 이 때, 표면측, 중간부 및 기판측의 반도체 접합에의해 생성되는 광 전류는 각각 7.3±0.1 mA/cm2, 7.6±0.1 mA/cm2및 8.0±0.1 mA/cm2였다. AM 1.5 (100mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어지는 충전 계수는 0.72± 0.01이었고, 초기 변환 요율은 10.2 ±0.1%였으며, 이것은 보호 부재 형성 전의 샘플(비교예 1-1)들의 10.4 ±0.1보다 약간 낮은 값이다. 그러나, AM 1.5 (100 mA/cm2)하에서 4000시간 열화 테스트 후의 변환 요율은 8.7 ±0.1%로 이것은 보호 부재 없는 샘플(비교예 1-1)보다 8.3% 높은 것이다. 열화 테스트 후의 광 전류는 다음과 같다: 표면측 7.2 ±0.1mA/cm2; 중간 7.3 ±0.1mA/cm2; 기판측 7.8 ±0.1mA/cm2. 즉, 표면측 반도체 접합에서의 광 전류 변화가 가장 작아서, 표면측 반도체 접합이 최고의 성능을 가지는 것이 된다. 변화 후에도, 최고의 성능을 지니는 표면측 반도체 접합이 가장 작은 광 전류를 유지한다.
각각 단 한 개의 반도체 접합만을 지니는 샘플들 및 i 층들만 두꺼웠던 샘플들도 생성되었으며, 그들의 충전 계수, 스핀 밀도, 캐리어 이동도도 역시 측정되었다. 그들은 전술한 값과 일치했다.
또, 이 샘플들은 85℃의 온도와 85%의 습기가 유지된 환경 테스트 박스 안에서 1000 시간 동안의 환경 테스트도 받았다. 변환 효율의 변화는 단지 0.02%의 감소였으므로 전혀 문제 될 것이 없다.
(비교예1-1)
예 1에서 광전 변환 소자의 출력 전극을 형성하기 위해 제조된 8개의 샘플중 4개의 샘플에 대해, 특성이 보호 부재 없이 측정되었으며, 그들의 흡수 스펙트럼이 도 4에 도시되어 있다. 빛은 300 nm에서 400 nm 사이의 넓은 범위가 사용되었다. 이 때, 표면측, 중간 및 기판측 반도체 접합에서 생성되는 광 전류는 각각 7.6 ±0.1 mA/cm2,7.4 ± 0.1 mA/cm2및 7.8 ± 0.1 mA/cm2이었다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어지는 충전 계수는 0.70 ± 0.01이었고, 초기 변환 효율은 10.4 ± 0.1 %였다. AM 1.5 ( 100 mA/cm2)하에서 4000시간 열화 테스트 후의 변환 효율은 8.3 ± 0.1 %이었다. 기판에 따른 차이는 거의 없으며, 나머지 4개의 샘플도 동일한 특성을 보일 것이 예측된다.
보호 부재 없는 광전 변환 소자는 옥외 사용에서 망가지기 쉬우며, 특히 비에 젖었을 때, 전극에서의 전기 누설로 인해 고장이 난다.
(비교예 1-2)
광전 변환 소자는 고주파 i층 성막실(205)에서의 i 형 a-Si 층(111) 형성을 제외하고는 예 1에서 설명된 것과 동일한 방법에 의해 제조되었다. 이 비교예에서 방전은 예 1의 600초와는 다르게 660초 동안 유지되었다.
보호 부재의 형성 전에 흡수 스펙트럼으로부터 측정될 수 있었던 표면측, 중간, 기판측의 반도체 접합의 광 전류는 각각 7.9 mA/cm2, 7.4 mA/cm2, 7.8 mA/cm2이었다.
보호 부재 형성 후의 각 접합의 광 전류는 각각 7.6 mA/cm2, 7.6 mA/cm2,8.0 mA/cm2이었다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어지는 충전 계수는 0.67이었다. 초기 변환 효율은 9.9 %였으며, AM 1.5 ( 100mA/cm2)하에서 400시간 동안의 열화 테스트 후의 변환 요율은 7.4 %였다. 이 예에서, 표면측와 중간 반도체 접합의 광 전류는 동일했으며, 충전 계수는 상당히 감소한다. 열화 테스트 후 각 접합의 광 전류는 각각 7.5 mA/cm2, 7.2 mA/cm2, 7.7 mA/cm2이었다. 즉, 중간 반도체 접합이 가장 작았다.
(실시예 2)
이 예에서 중간 지배 삼중 셀이 형성되었다. 즉, 중간 i층(108)은 RF-CVD 과정에 의해서 제조되고, 다른 i 층(105, 111)은 마이크로파-CVD 과정에 의해 제조되었다. 중간 반도체 접합의 n형 a-Si 층(107) 까지의 층들은 예 1에서와 같은 방법으로 생성되었다.
그 후에, 기판은 고주파 i 층 성막실(205)로 이동했다. 기판의 표면 온도는 230℃로 설정되었으며, 가스 공급관(223)을 통해 SiH42 sccm, GeH42 sccm 및 H240 sccm의 소스 가스들을 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr로 유지되었다. 압력이 안정된 후, 고주파 전원 장치로부터 2W의 전력이 즉시 공급되었으며, 600초 동안 방전이 유지되었다. 이것은 i형 a-SiGe층(108)이 형성되도록 했다. 챔버가 다시 배기된 후, 기판은 p층 성막실(204)로 이동했다. 기판 온도는 230℃로 설정되었으며, 가스 공급관(222)을통해 SiH4/H2(H2로 10% 희석) 0.5 sccm, BF3/H2(1%의 H2로 희석) 1 sccm 및 H250 sccm의 소스 가스를 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr로 유지되었다. 압력이 안정된 후, 고주파 전원 장치로부터 200W의 전력이 즉시 인가되었다. 플라즈마는 120초 동안 유지되었다. 이것은 p형 μc-Si 층(109)이 형성되게 했다.
그 후에 기판은 n층 성막실(202)로 다시 이동했다. 기판의 온도는 히터(208)에 의해 200℃로 제어되었다. 내부가 충분히 배기된 후, 가스 공급관(220)을 통해 Si2H61 sccm, PH3/H2(H2로 1% 희석) 0.5 sccm 및 H240 sccm의 소스 가스를 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr에서 유지되었다. 압력이 안정되고 난 후, 고주파 전원 장치로부터 3 W의 전력이 즉시 인가되었다. 플라즈마는 180초 동안 유지되었다. 이것은 n형 a-Si 층(110)이 형성되게 했다. 챔버 내부가 다시 배기된 후 기판은 마이크로 웨이브 i 형 성막실(203)로 이동되었다. 기판의 온도는 200℃로 설정되었으며, 가스 공급관(221)을 통해 SiH460 sccm, GeH410 sccm 및 H2200 sccm의 소스 가스들을 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1.5 mTorr로 유지되었다. 압력이 안정된 후, 105 MHz-마이크로파 전원 장치로부터 150W의 전력이 즉시 인가되었으며, 동시에 13.56 MHz-마이크로파 전원 장치는 바이어스 전극에 15초 동안 800W의 전력을 인가했다. 이것은 i형 a-SiGe층(111)이 형성되도록 했다. 챔버가 다시 배기된 후 기판은 p층 성막실(204)로 이동했다. 기판 온도는200℃로 설정되었으며, 가스 공급관(222)을 통해 SiH4/H2(H2로 1% 희석) 0.5 sccm, BF3/H2(1%의 H2로 희석) 1sccm 및 H250 sccm의소스 가스를 도입했다. 조절 밸브의 밸브 행정을 제어할 때, 반응 장치의 내부 압력은 1 Torr로 유지되었다. 압력이 안정된 후, 고주파 전원 장치로부터 200W의 전력이 즉시 인가되었다. 플라즈마는 120초 동안 유지되었다. 이것은 p형 μc-Si 층(112)이 형성되게 했다.
위의 과정 후에, 광전 변환 소자는 예1에 설명된 것과 동일한 방법으로 제조된다.
보호 부재의 형성 전에 표면측, 중간, 기판측의 반도체 접합의 흡수 스펙트럼으로부터 측정될 수 있었던 광 전류는 각각 7.9 mA/cm2,7.5 mA/cm2,7.6 mA/cm2이었다.
보호 부재 형성 후 광 전류는 각각 7.6 mA/cm2, 7.3 mA/cm2, 7.8 mA/cm2였다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어진 충전 계수는 0.70이었다. 초기 변환 효율은 10.3 %였으며, AM 1.5 ( 100 mA/cm2)하에서 400시간 동안의 열화 테스트 후 변환 효율은 8.6 %였다. 열화 테스트 후 광 전류는 다음과 같았다: 표면측 7.2 mA/cm2, 중간 7.1 mA/cm2, 기판측 7.4 mA/cm2. 즉, 중간 반도체 접합의 광 전류 변화가 가장 작아서, 중간 반도체 접합이 최고의 성능을 지닌 반도체 접합이었다. 변화 후에도, 최고의 성능을 지니는 중간 반도체 접합의 광 전류가 가장 작았다.
또, 이 샘플들은 85℃의 온도와 85%의 습기가 유지된 환경 테스트 박스 안에서 1000 시간 동안의 환경 테스트도 받았다. 변환 효율의 변화는 단지 0.01%의 감소였으므로 전혀 문제 될 것이 없었다.
(비교예 2)
광전 변환 소자는 마이크로파 i층 성막실(203)에서의 i형 a-SiGe 층(111) 형성에 대해 방전 주기가 예 2의 15초와는 다르게 13초로 감소되었다는 것을 제외하고는 예 2에서 설명된 것과 동일한 방법에 의해 제조되었다.
보호 부재의 형성 전에 흡수 스펙트럼으로부터 측정될 수 있었던 표면측, 중간, 기판측의 반도체 접합의 광 전류는 각각 7.5 mA/cm2, 7.5 mA/cm2, 7.7 mA/cm2였다.
보호 부재 형성 후 광 전류는 각각 7.2 mA/cm2, 7.6 mA/cm2, 7.8 mA/cm2였다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어진 충전 계수는 0.68이었다. 초기 변환 효율은 9.8 %였으며, AM 1.5 (100mA/cm2) 하에서 400시간 동안의 열화 테스트 후 변환 효율은 7.3 %로 이것은 예 2에서보다 훨씬 낮은 것이었다.
(실시예 3)
몇몇 경우에서 지붕 재질은 외관에 대한 취향에 따라 붉은 색을 포함하는 색채를 갖기도 한다. 그러한 경우들에 있어서, 보호 부재를 채색할 수도 있지만, 색채를 조절하는 더 쉬운 방법은 투명 도전층의 두께에 의해 조절하는 것이다. 이 예는 장파장 빛의 반사를 증가시키기 위해 투명 도전층의 두께를 감소시켜 반도체 접합 내의 광 전류가 조절되도록 하는 예이다. 이 예에서 표면측 지배 삼중 셀은 예 1에서와 같이 제조되었다.
예 1에서 광전 변환 소자는 기판측 반도체 접합의 i층(105) 생성 시간이 15초, 중간 반도체 접합의 i층(108) 생성 시간도 15초, 표면측 반도체 접합의 층(111) 생성 시간은 600초가 되도록 제조되었으며, 투명 도전층은 생성 시간 100 초 동안 70 nm의 두께로 제조되었다.; 반면에 본 예에서 광전 변환 소자는 기판측 반도체 접합의 i층(105) 생성 시간이 17초, 중간 반도체 접합의 i층(108) 의 생성 시간도 17초, 표면측 반도체 접합의 i층(111) 생성 시간은 570초 그리고, 투명 도전층은 생성 시간 71초 동안 50nm의 두께로 제조되었다는 것을 제외하고는 예 1과 동일한 방법으로 제조되었다.
보호 부재의 형성 전에 흡수 스펙트럼으로부터 측정될 수 있었던 표면측, 중간, 기판측의 반도체 접합의 광 전류는 각각 7.8 mA/cm2, 7.2 mA/cm2, 7.6 mA/cm2이었다.
보호 부재 형성 후 광 전류는 각각 7.2 mA/cm2, 7.5 mA/cm2, 7.9 mA/cm2이었고, 즉 셀은 표면측 지배 셀이었다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어진 충전 계수는 0.72였다. 초기 변환 효율은 10.3 %였으며, AM1.5 ( 100 mA/cm2)하에서 4000시간 동안의 열화 테스트 후 변환 효율은 8.7 %이었다. 열화 테스트 후의 광 전류는 다음과 같다. 표면측 7.1 mA/cm2, 중간 7.2 mA/cm2, 기판측 7.7 mA/cm2. 즉, 표면측 반도체 접합의 광 전류 변화가 가장 작아서, 표면측 반도체 접합이 최고의 성능을 지니는 접합이었다. 변화 후에도, 최고의 성능을 지니는 표면측 반도체 접합의 광 전류가 가장 작았다.
또, 이 샘플들은 85℃의 온도와 85%의 습기가 유지된 환경 테스트 박스 안에서 1000 시간 동안의 환경 테스트도 받았다. 변환 효율의 변화는 단지 0.01%의 감소였으므로 전혀 문제 될 것이 없었다.
(비교예 3)
광전 변환 소자는 투명 도전층이 생성 시간 71초 동안 50 nm의 두께로 생성되었다는 것을 제외하고는 예 1과 동일한 방법으로 제조되었다.
보호 부재의 형성 전에 흡수 스펙트럼으로부터 측정될 수 있었던 표면측, 중간, 기판측의 반도체 접합의 광 전류는 각각 7.9 mA/cm2, 7.0 mA/cm2, 7.4 mA/cm2였다.
보호 부재 형성 후 광 전류는 각각 7.3 mA/cm2, 7.3 mA/cm2, 7.7 mA/cm2였다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어진 충전 계수는 0.66이었다. 초기 변환 효율은 9.5 %였으며, AM 1.5 (100 mA/cm2)하에서 4000시간 동안의열화 테스트 후 변환 효율은 7.2 %였다. 열화 테스트 후의 광 전류는 다음과 같았다. 표면측 7.2 mA/cm2, 중앙 6.9 mA/cm2, 기판측 7.5 mA/cm2. 즉, 표면측 반도체 접합의 광 전류 변화가 가장 작아서, 표면측 반도체 접합이 최고의 성능을 지닌 접합이었다. 그러나, 중간 반도체 접합이 최소 광 전류 값을 보였으며, 그로 인한 효율의 감소가 상당히 컸다.
(실시예 4)
기판은 24 cm ×35 cm의 큰 기판이었다. 광전 변환 소자는 소자가 큰 기판을 처리할 수 있는 확장된 장치를 이용해 만들어졌다는 것을 제외하고는 예 1과 동일한 방법으로 제조되었다. 이 경우에서 고주파 방법에 의해 표면측 반도체 접합의 i 층을 제조하기 위한 성막실 내의 대향 전극 설정 위치의 편이 때문에 세로 가장자리 부분에서 두꺼운 부분이 관찰되었다. 장치를 조절함으로써 그 분포를 제거하는 것이 가능했지만, 장치의 조정 없이 층이 생성되었다.
보호 부재가 형성되었 때, 중앙부의 4분의 2가 볼록한 모양을 한 가압판이 그 위에 배치되었으며, 그로 인해 보호 부재의 양쪽 끝은 약 500μm 정도 두껍게 제조되었다.
보호 부재의 형성 전에 흡수 스펙트럼으로부터 측정될 수 있었던 표면측, 중간, 기판측 반도체 접합의 광 전류는 각각 7.4 mA/cm2, 7.2 mA/cm2, 7.6 mA/cm2였다.
보호 부재 형성 후 광 전류는 각각 7.1 mA/cm2, 7.4 mA/cm2, 7.9 mA/cm2였다.AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어진 충전 계수는 0.71이었다. 초기 변환 효율은 10.2 %였으며, AM 1.5 (100 mA/cm2)하에서 4000시간 동안의 열화 테스트 후의 변환 요율은 8.6 %이었다. 열화 테스트 후의 광 전류는 다음과 같다: 표면측 7.1 mA/cm2,중간 7.2 mA/cm2, 기판측 7.7 mA/cm2. 즉, 표면측 반도체 접합의 광 전류 변화가 가장 작아서, 표면측 반도체 접합이 최고의 성능을 지니는 접합이었다. 변화 후에도, 최고의 성능을 지닌 표면측 반도체 접합의 광 전류가 가장 작았다.
또, 이 샘플들은 85℃의 온도와 85%의 습기가 유지된 환경 테스트 박스 안에서 1000 시간 동안의 환경 테스트도 받았다. 변환 효율의 변화는 단지 0.03%의 감소였으므로 전혀 문제 될 것이 없었다.
(비교예 4)
기판은 24 cm ×35 cm의 큰 기판이었다. 광전 변환 소자는 소자가 큰 기판을 처리할 수 있는 확장된 장치를 이용해 만들어졌다는 것을 제외하고는 예 1과 동일한 방법으로 제조되었다. 이 경우에서 고주파 방법에 의해 표면측 반도체 접합의 i 층을 제조하기 위한 성막실 내의 대향 전극 설정 위치의 편이 때문에 세로 가장자리 부분에서 두꺼운 부분이 관찰되었다. 장치를 조절함으로써 그 분포를 제거하는 것이 가능했지만, 장치의 조정 없이 층이 생성되었다. 보호 부재가 형성되었을 때, 보호 부재는 예 1에서와 동일한 방법에 의해 균일한 두께로 제조될 수 있다.
보호 부재의 형성 전 흡수 스펙트럼으로부터 측정될 수 있었던 표면측, 중간, 기판측 반도체 접합의 광 전류는 위치에 따라 다르며, 각각 7.4 내지 7.6 mA/cm2, 7.0 내지 7.2 mA/cm2, 7.4 내지 7.6 mA/cm2였다.
보호 부재 형성 후 광 전류는 각각 7.1 내지 7.3 mA/cm2, 7.2 내지 7.4 mA/cm2, 7.7 내지 7.9 mA/cm2였다. AM 1.5 (100 mA/cm2) 방사 하의 전압-전류 특성으로부터 얻어진 충전 계수는 0.68이었다. 초기 변환 효율은 9.8 %였으며, AM 1.5 (100 mA/cm2)하에서 4000시간 동안의 열화 테스트 후 변환 효율은 7.7 %였다. 이것은 아마도 위치에 따라 가장 특성이 좋은 표면측 반도체 접합의 광 전류가 가장 작지 않은 영역이 있고, 이 영역들이 전체적인 특성을 저하시키기 때문일 것이다.
본 발명에 의해 제조된 양식의 광전 변환 소자에서, 충전률는 높고 광전 변환 효율은 증가한다. 특성은 장기간 동안 거의 변하지 않으며, 신뢰성도 높다.
광전 변환 소자가 지붕 자재로 사용될 때, 어떤 경우에 있어서는 외관과 색깔도 중요한 요소가 된다. 특정 파장의 빛을 고의적으로 반사시킴으로써 색깔이 주어지는 그러한 경우에서, 변환 효율의 큰 감소 없이도 광 열화를 억제할 수 있다.
이것에 더하여, 두께가 더 크게 만들어질 수도 있기 때문에 기판의 모양을 보호하는데 실패하는 그러한 결함을 감소시키는 효과도 있다. 전압 하의 파괴 수준도 향상되어, 광전 변환 소자는 높은 신뢰도로 얻어질 수 있다.
더군다나 이것에 더하여, 특정 파장의 빛을 투과시키지 않는 보호 부재의 두께와 분포를 조절함으로써, 넓은 허용 가능 범위가 반도체 접합의 제조 조건이 제공될 수 있다.
본 발명은 예를 들어 10년 내지 20년의 장기간 동안의 사용에도 거의 일정한 변환 효율을 유지하는데 성공하였다.

Claims (33)

  1. 기판, 상기 기판 상에 형성된 비단결정 (non-single-crystalline) 반도체로 이루어진 복수의 반도체 접합의 적층, 광 입사면 및 상기 반도체 접합들을 보호하는 표면재를 포함하는 광전 변환 소자에 있어서,
    상기 반도체 접합들은 서로 다른 각각의 흡수 스펙트럼 및 광 조사에 의해 야기되는 광 열화에 대해 서로 다른 각각의 광 열화율을 가지며, 상기 표면재가 없는 상태에서, 최소 열화율(deterioration rate)의 반도체 접합에 의해 생성되는 광 전류는 최대 열화율의 반도체 접합에 의해 생성되는 광 전류보다 크고,
    상기 표면재는 상기 최소 열화율의 반도체 접합의 흡수 스펙트럼의 일부에 대응하는 범위의 광을 흡수함으로써, 상기 최소 열화율의 반도체 접합에 의해 생성되는 광 전류가 상기 최대 열화율의 반도체 접합에 의해 생성되는 광 전류보다 작아지는 것을 특징으로 하는 광전 변환 소자.
  2. 제1항에 있어서, 상기 최소 열화율의 반도체 접합의 흡수 스펙트럼은 500nm 이하로 설정되고, 상기 최대 열화율의 반도체 접합의 흡수 스펙트럼은 200nm 이상으로 설정되는 것을 특징으로 하는 광전 변환 소자.
  3. 제1항에 있어서, 상기 최소 열화율의 반도체 접합의 흡수 스펙트럼의 피크는 500 nm 보다 크지 않은 파장에 설정되고, 상기 최대 열화율의 반도체 접합의 흡수스펙트럼의 피크는 700nm 보다 작지 않은 파장에 설정되는 것을 특징으로 하는 광전 변환 소자.
  4. 제1항에 있어서, 상기 최소 열화율의 반도체 접합은 상기 최대 열화율의 반도체 접합 상부에 위치하는 것을 특징으로 하는 광전 변환 소자.
  5. 제1항에 있어서, 상기 최소 열화율의 반도체 접합은 상기 최대 열화율의 반도체 접합 상부에 위치하고, 중간 열화율의 반도체 접합은 상기 최소 열화율의 반도체 접합과 상기 최대 열화율의 반도체 접합 사이에 제공되는 것을 특징으로 하는 광전 변환 소자.
  6. 제5항에 있어서, 상기 최소 열화율의 반도체 접합의 흡수 스펙트럼의 피크는 500 nm 보다 크지 않은 파장에 설정되고, 상기 중간 열화율의 반도체 접합의 흡수 스펙트럼의 피크는 500nm 내지 700nm 사이의 파장 영역에 설정되며, 상기 최대 열화율의 반도체 접합의 흡수 스펙트럼의 피크는 700nm보다 작지 않은 파장에 설정되는 것을 특징으로 하는 광전 변환 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 반도체 접합들은 pin 접합을 갖는 접합인 것을 특징으로 하는 광전 변환 소자.
  8. 제1항에 있어서, 상기 최대 열화율의 반도체 접합은 마이크로파 전력을 사용하는 플라즈마 CVD에 의해 증착된 i형 반도체를 구비하고, 상기 최소 열화율의 반도체 접합은 RF(Radio Frequency) 전력을 사용하는 플라즈마 CVD에 의해 증착된 i형 층을 구비한 것을 특징으로 하는 광전 변환 소자.
  9. 제1항에 있어서, 상기 표면재는 자외선 흡수 물질을 함유하는 물질인 것을 특징으로 하는 광전 변환 소자.
  10. 제1항에 있어서, 상기 표면재는 350 nm 보다 크지 않은 파장의 광에 대해 흡수 특성을 가진 물질인 것을 특징으로 하는 광전 변환 소자.
  11. 제10항에 있어서, 상기 표면재는 표면 밀봉재 및 표면막으로 구성된 물질인 것을 특징으로 하는 광전 변환 소자.
  12. 제11항에 있어서, 상기 밀봉재는 자외선 흡수 물질을 함유하는 것을 특징으로 하는 광전 변환 소자.
  13. 기판, 상기 기판 상에 형성된 비단결정 (non-single-crystalline) 반도체로 이루어진 복수의 반도체 접합의 적층, 광 입사면 및 상기 반도체 접합들을 보호하는 표면재를 포함하는 광전 변환 소자에 있어서,
    투명 도전층 및 보호 부재를 포함하며,
    가장 특성이 좋은 반도체 접합의 흡수 스펙트럼의 일부에 대응하는 범위의 파장에 대해 낮은 투과율을 가진 상기 표면재가, 복수의 비단결정 반도체 접합으로 이루어진 광전 변환부의 광 입사면 상에 제공되고,
    상기 표면재를 통한 광 조사 하에서, 상기 복수의 반도체 접합 중에서 상기 가장 특성이 좋은 반도체 접합에 의해 발생하는 광 전류가 장기간 사용시 다른 반도체 접합들에 의해 발생하는 광 전류보다 항상 작은 것을 특징으로 하는 광전 변환 소자.
  14. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 i 층은 비단결정 실리콘으로 형성되고, 상기 다른 반도체 접합들의 i층은 비단결정 실리콘 게르마늄으로 형성된 것을 특징으로 하는 광전 변환 소자.
  15. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 i층은 고주파 전력에 의해 형성되고, 상기 다른 반도체 접합들의 i층은 마이크로파 전력에 의해 형성되는 것을 특징으로 하는 광전 변환 소자.
  16. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 i층의 증착 속도는 상기 다른 반도체 접합의 i층의 증착 속도보다 느린 것을 특징으로 하는 광전 변환 소자.
  17. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 i층 내의 불포화 결합(dangling bond)의 밀도가 상기 다른 반도체 접합들의 i층의 불포화 결합 밀도보다 작은 것을 특징으로 하는 광전 변환 소자.
  18. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 광 열화가 상기 다른 반도체 접합들의 광 열화보다 작은 것을 특징으로 하는 광전 변환 소자.
  19. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 i층의 스핀 밀도가 상기 다른 반도체 접합들의 i층의 스핀 밀도보다 작은 것을 특징으로 하는 광전 변환 소자.
  20. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 충전률(fill factor)이 상기 다른 반도체 접합의 충전률보다 큰 것을 특징으로 하는 광전 변환 소자.
  21. 제13항에 있어서, 상기 가장 특성이 좋은 반도체 접합의 i층의 캐리어 주행 이동도(carrier transit mobility)가 상기 다른 반도체 접합의 i층의 캐리어 주행 이동도보다 큰 것을 특징으로 하는 광전 변환 소자.
  22. 제13항에 있어서, 상기 표면재가 350 nm 파장의 광에 대해 0 내지 90%의 투과율을 갖는 것을 특징으로 하는 광전 변환 소자.
  23. 기판, 상기 기판 상에 형성된 비단결정 (non-single-crystalline) 반도체로 이루어진 복수의 반도체 접합의 적층, 광 입사면 및 상기 반도체 접합들을 보호하는 표면재를 포함하는 광전 변환 소자에 있어서,
    복수의 비단결정 반도체 접합을 포함하고, 그 상부에 투명 도전층을 갖는 광전 변환부의 상기 광 입사면에 보호 부재 없이 광을 조사했을 때, 가장 특성이 좋은 반도체 접합에 의해 발생하는 광 전류가 다른 반도체 접합들 중 적어도 하나에 의해 발생하는 광 전류보다 크고,
    상기 가장 특성이 좋은 반도체 접합의 흡수 스펙트럼의 일부에 대응하는 범위의 파장의 광에 대해 0 내지 90%의 투과율을 가진 보호 부재를 구비한 상태에서 상기 광 입사면에 광을 조사했을 때, 열사 시험후에도, 상기 가장 특성이 좋은 반도체 접합에 의해 발생하는 광 전류가 상기 다른 반도체 접합에 의해 발생하는 광 전류보다 항상 작은 것을 특징으로 하는 광전 변환 소자.
  24. 기판, 상기 기판 상에 형성된 비단결정 (non-single-crystalline) 반도체로 이루어진 복수의 반도체 접합의 적층, 광 입사면 및 상기 반도체 접합들을 보호하는 표면재를 포함하는 광전 변환 소자에 있어서,
    가장 특성이 좋은 상기 반도체 접합에 의해 발생하는 광 전류가 다른 반도체접합 중 적어도 하나에 의해 발생하는 광 전류보다 0 내지 6% 크고,
    상기 가장 특성이 좋은 반도체 접합의 흡수 스펙트럼의 일부에 대응하는 범위의 파장의 광에 대해 0 내지 90%의 투과율을 갖는 보호 부재를 구비한 상태에서 광을 조사하였을 때, 열화 시험후에도, 상기 가장 특성이 좋은 반도체 접합에 의해 발생하는 광 전류가 상기 다른 반도체 접합들에 의해 발생하는 광 전류보다 항상 작은 것을 특징으로 하는 광전 변환 소자.
  25. a) 기판, 상기 기판 상에 형성된 비단결정 (non-single-crystalline) 반도체로 이루어진 복수의 반도체 접합의 적층, 광 입사면 및 상기 반도체 접합들을 보호하는 표면재를 포함하는 광전 변환 소자; 및
    b) 상기 광전 변환 소자의 배면에 제공된 배면재
    를 포함하되,
    상기 반도체 접합들은 서로 다른 각각의 흡수 스펙트럼과 광 조사에 의해 야기되는 광 열화에 관해 서로 다른 각각의 광 열화율을 가지며,
    상기 표면재가 없는 상태에서, 최소 광 열화율의 반도체 접합에 의해 발생하는 광 전류가 최대 광 열화율의 반도체 접합에 의해 발생하는 광 전류보다 크고,
    상기 표면재가 상기 최소 열화율의 반도체 접합의 흡수 스펙트럼의 일부에 대응하는 범위의 광을 흡수함으로써, 상기 최소 열화율의 반도체 접합에 의해 발생하는 광 전류가 상기 최대 열화율의 반도체 접합에 의해 발생하는 광 전류보다 작은 것을 특징으로 하는 건재.
  26. 제25항에 있어서, 상기 배면재는 지붕용 금속 강판인 것을 특징으로 하는 건재.
  27. 제26항에 있어서, 상기 표면재는 자외선 흡수 물질을 함유하는 물질인 것을 특징으로 하는 건재.
  28. 제26항에 있어서, 상기 표면재는 350 nm보다 크지 않은 파장의 광에 대해 흡수 특성을 가진 물질인 것을 특징으로 하는 건재.
  29. 제28항에 있어서, 상기 표면재는 표면 밀봉재 및 표면막으로 구성된 물질인 것을 특징으로 하는 건재.
  30. 제29항에 있어서, 상기 밀봉재는 자외선 흡수 물질을 함유하는 것을 특징으로 하는 건재.
  31. a) 기판, 상기 기판 상에 형성된 비단결정 반도체로 이루어진 복수의 반도체 접합의 적층, 광 입사면 및 상기 반도체 접합들을 보호하는 표면재를 포함하는 광전 변환 소자; 및
    b) 상기 광전 변환 소자에 의해 발생한 전력을 변환하기 위한 전력 변환 수단
    을 포함하되,
    상기 반도체 접합들은 서로 다른 각각의 흡수 스펙트럼 및 광 조사에 의해 야기되는 광 열화에 관해 서로 다른 각각의 광 열화율을 가지며,
    상기 표면재가 없는 상태에서, 최소 열화율의 반도체 접합에 의해 발생하는 광 전류가 최대 열화율의 반도체 접합에 의해 발생하는 광 전류보다 크고,
    상기 표면재가 상기 최소 열화율의 반도체 접합의 흡수 스펙트럼의 일부에 대응하는 범위의 광을 흡수함으로써, 상기 최소 열화율의 반도체 접합에 의해 발생한 광 전류가 최대 열화율의 반도체 접합에 의해 발생한 광 전류보다 작게 되는 것을 특징으로 하는 발전 장치.
  32. 제31항에 있어서, 상기 전력 변환 수단은 상기 광전 변환 소자로부터의 전력을 ac 파형 전압으로 변환하기 위한 수단인 것을 특징으로 하는 발전 장치.
  33. 제31항에 있어서, 상기 전력 전환 수단은 상기 광전 변환 소자로부터의 전력을 dc 파형 전압으로 변환하기 위한 수단인 것을 특징으로 하는 발전 장치.
KR10-1998-0008039A 1997-03-11 1998-03-11 광전변환소자및이를사용한건재 KR100367244B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP05607797A JP3935237B2 (ja) 1997-03-11 1997-03-11 光電気変換体及び建材
JP97-056077 1997-03-11

Publications (2)

Publication Number Publication Date
KR19980080115A KR19980080115A (ko) 1998-11-25
KR100367244B1 true KR100367244B1 (ko) 2003-02-19

Family

ID=13017033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0008039A KR100367244B1 (ko) 1997-03-11 1998-03-11 광전변환소자및이를사용한건재

Country Status (6)

Country Link
US (1) US6153823A (ko)
EP (2) EP1850398A2 (ko)
JP (1) JP3935237B2 (ko)
KR (1) KR100367244B1 (ko)
CN (2) CN1155105C (ko)
AU (1) AU747121B2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU764832B2 (en) * 1999-05-31 2003-09-04 Kaneka Corporation Solar battery module
JP2002057359A (ja) * 2000-06-01 2002-02-22 Sharp Corp 積層型太陽電池
JP4154165B2 (ja) * 2002-04-05 2008-09-24 キヤノン株式会社 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置
JP2003347563A (ja) * 2002-05-27 2003-12-05 Canon Inc 積層型光起電力素子
JP4240933B2 (ja) * 2002-07-18 2009-03-18 キヤノン株式会社 積層体形成方法
JP2004165394A (ja) * 2002-11-13 2004-06-10 Canon Inc 積層型光起電力素子
JP4086629B2 (ja) * 2002-11-13 2008-05-14 キヤノン株式会社 光起電力素子
JP2006508253A (ja) * 2002-11-27 2006-03-09 ザ・ユニバーシティ・オブ・トレド 液状電解物を有した集積型光電気化学とそのシステム
US7189917B2 (en) * 2003-03-26 2007-03-13 Canon Kabushiki Kaisha Stacked photovoltaic device
US7667133B2 (en) * 2003-10-29 2010-02-23 The University Of Toledo Hybrid window layer for photovoltaic cells
US20060130889A1 (en) * 2004-12-22 2006-06-22 Motorola, Inc. Solar panel with optical films
WO2006110613A2 (en) * 2005-04-11 2006-10-19 The University Of Toledo Integrated photovoltaic-electrolysis cell
US20090014055A1 (en) * 2006-03-18 2009-01-15 Solyndra, Inc. Photovoltaic Modules Having a Filling Material
US7705237B2 (en) * 2006-11-27 2010-04-27 Sunpower Corporation Solar cell having silicon nano-particle emitter
JP2008153578A (ja) * 2006-12-20 2008-07-03 Fuji Electric Systems Co Ltd 真空ラミネート装置および真空ラミネート方法
JP2008235610A (ja) * 2007-03-20 2008-10-02 National Institute Of Advanced Industrial & Technology 太陽電池モジュール
US7772716B2 (en) 2007-03-27 2010-08-10 Newdoll Enterprises Llc Distributed maximum power point tracking system, structure and process
US9196770B2 (en) 2007-03-27 2015-11-24 Newdoll Enterprises Llc Pole-mounted power generation systems, structures and processes
DE102007021843A1 (de) * 2007-05-07 2008-11-13 Leonhard Kurz Gmbh & Co. Kg Photovoltaisches Modul
DE102008012526A1 (de) 2008-03-04 2009-09-10 Lanxess Deutschland Gmbh Vernetzbare Zusammensetzungen, daraus erhältliche thermoplastische Elastomere und deren Verwendung
US20100071766A1 (en) * 2008-09-23 2010-03-25 United Soalr Ovonic LLC Semiconductor device having a multi-layer substrate and a method of forming the semiconductor device
JP2012504350A (ja) * 2008-09-29 2012-02-16 シンシリコン・コーポレーション 一体的に統合されたソーラーモジュール
FR2939240B1 (fr) * 2008-12-03 2011-02-18 Saint Gobain Element en couches et dispositif photovoltaique comprenant un tel element
TW201041174A (en) * 2009-02-26 2010-11-16 Tg Solar Corp Method for manufacturing substrate having concave-convex structure and solar cell comprising the same
KR101065744B1 (ko) * 2009-02-27 2011-09-19 주식회사 티지솔라 요철구조가 형성된 기판을 이용한 태양전지의 제조방법
WO2010140371A1 (ja) * 2009-06-05 2010-12-09 住友化学株式会社 半導体基板、光電変換デバイス、半導体基板の製造方法、および光電変換デバイスの製造方法
US9105778B2 (en) * 2009-06-12 2015-08-11 Apollo Precision (Kunming) Yuanhong Limited Systems methods and apparatuses for magnetic processing of solar modules
US8062384B2 (en) 2009-06-12 2011-11-22 Miasole Systems, methods and apparatuses for magnetic processing of solar modules
TWI453929B (zh) * 2009-06-30 2014-09-21 Solarbase Group Inc 太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法
EP2464465A4 (en) 2009-08-14 2014-05-07 Newdoll Entpr Llc EXTENDED SOLAR COLLECTORS, LIQUID EXTRACTION SYSTEM AND CORRESPONDING METHODS FOR SOLAR ENERGY SYSTEMS
US9200818B2 (en) 2009-08-14 2015-12-01 Newdoll Enterprises Llc Enhanced solar panels, liquid delivery systems and associated processes for solar energy systems
US20160065127A1 (en) 2009-08-14 2016-03-03 Newdoll Enterprises Llc Enhanced solar panels, liquid delivery systems and associated processes for solar energy systems
KR101108784B1 (ko) * 2010-06-21 2012-02-24 삼성전기주식회사 도전성 전극 패턴 및 이를 구비하는 태양전지
TWI453932B (zh) * 2010-07-06 2014-09-21 Solarbase Group Inc 光伏模組和製造ㄧ具有電極擴散層之光伏模組的方法
US9948124B2 (en) 2011-09-13 2018-04-17 Koninklijke Philips N.V. Battery charging with dynamic current limiting
TWI455332B (zh) * 2011-12-29 2014-10-01 Advanced Wireless Semiconductor Company Solar cell and its manufacturing method
JP6152099B2 (ja) * 2012-05-16 2017-06-21 三井化学東セロ株式会社 太陽電池モジュール
JP6981912B2 (ja) * 2018-04-02 2021-12-17 富士フイルム株式会社 放射線検出器及び放射線画像撮影装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680097A2 (en) * 1994-04-28 1995-11-02 Canon Kabushiki Kaisha Solar cell module having a surface protective member composed of a fluororesin containing an ultraviolet absorber dispersed therein

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS571263A (en) * 1980-06-02 1982-01-06 Fuji Electric Co Ltd Amorphous silicon solar cell
JP2756050B2 (ja) * 1992-03-03 1998-05-25 キヤノン株式会社 光起電力装置
US5298086A (en) * 1992-05-15 1994-03-29 United Solar Systems Corporation Method for the manufacture of improved efficiency tandem photovoltaic device and device manufactured thereby
JP2761156B2 (ja) * 1992-06-30 1998-06-04 キヤノン株式会社 光起電力素子及びその製造方法、並びにそれを用いた発電装置
US5480494A (en) * 1993-05-18 1996-01-02 Canon Kabushiki Kaisha Solar cell module and installation method thereof
JP3170105B2 (ja) * 1993-07-01 2001-05-28 キヤノン株式会社 太陽電池モジュール
US5660645A (en) * 1994-04-28 1997-08-26 Canon Kabushiki Kaisha Solar cell module
JPH07302926A (ja) * 1994-04-30 1995-11-14 Canon Inc 太陽電池モジュール
JP3288876B2 (ja) * 1994-11-04 2002-06-04 キヤノン株式会社 太陽電池モジュール及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0680097A2 (en) * 1994-04-28 1995-11-02 Canon Kabushiki Kaisha Solar cell module having a surface protective member composed of a fluororesin containing an ultraviolet absorber dispersed therein

Also Published As

Publication number Publication date
EP0865086A3 (en) 2000-05-24
US6153823A (en) 2000-11-28
CN1201265A (zh) 1998-12-09
JPH10256575A (ja) 1998-09-25
EP1850398A2 (en) 2007-10-31
AU5831798A (en) 1998-09-17
CN1311564C (zh) 2007-04-18
CN1155105C (zh) 2004-06-23
KR19980080115A (ko) 1998-11-25
EP0865086A2 (en) 1998-09-16
AU747121B2 (en) 2002-05-09
JP3935237B2 (ja) 2007-06-20
CN1516289A (zh) 2004-07-28

Similar Documents

Publication Publication Date Title
KR100367244B1 (ko) 광전변환소자및이를사용한건재
US6963120B2 (en) Photovoltaic element
US5582653A (en) Solar cell module having a surface protective member composed of a fluororesin containing an ultraviolet absorber dispersed therein
JP3618802B2 (ja) 太陽電池モジュール
KR100325955B1 (ko) 태양전지모듈및태양전지모듈용보강부재
US6323416B1 (en) Solar cell module
EP0755080B1 (en) A process of producing a semiconductor device
EP0684652B1 (en) Photovoltaic element, electrode structure thereof, and process for producing the same
US8957300B2 (en) Substrate for photoelectric conversion device, photoelectric conversion device, and stacked photoelectric conversion device
JP3288876B2 (ja) 太陽電池モジュール及びその製造方法
US20100243029A1 (en) Flexible solar cell module
JPH10112549A (ja) 太陽電池モジュール
JP2004319800A (ja) 太陽電池モジュール
KR19980063242A (ko) 내습성 및 투명성이 우수한 특수 표면 피복재를 갖는 태양 전지 모듈
JP3267738B2 (ja) 太陽電池モジュール
EP1069625A2 (en) Microcrystalline series photovoltaic element, process for the production of said photovoltaic element, building material and power generation apparatus in which said photovoltaic element is used
JPH09116182A (ja) 太陽電池モジュール及び太陽電池モジュールの製造方法
WO2014050193A1 (ja) 光電変換モジュール
JP2016025119A (ja) 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP2001085708A (ja) 太陽電池モジュール
JP2004153028A (ja) 薄膜光電変換装置
RU2569164C2 (ru) Тонкопленочный солнечный элемент
JPH11177110A (ja) 太陽電池モジュール及びその製造方法
JPH1027920A (ja) 太陽電池モジュール
JP2004335711A (ja) 光起電力素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee