JP2004335711A - 光起電力素子 - Google Patents
光起電力素子 Download PDFInfo
- Publication number
- JP2004335711A JP2004335711A JP2003129116A JP2003129116A JP2004335711A JP 2004335711 A JP2004335711 A JP 2004335711A JP 2003129116 A JP2003129116 A JP 2003129116A JP 2003129116 A JP2003129116 A JP 2003129116A JP 2004335711 A JP2004335711 A JP 2004335711A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pin junction
- type
- semiconductor
- junctions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
【課題】光電気変換効率が高く、且つ、長時間にわたり特性に変化が少なく信頼性の高い光起電力素子を提供する。
積層型光起電力素子を提供する。
【解決手段】ｐｉｎ接合を３組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体１１１を有する第１のｐｉｎ接合と、次にｉ型微結晶半導体１０８，１０５を有する第２と第３のｐｉｎ接合とにより構成され、ｉ型微結晶半導体１０８を有する第２のｐｉｎ接合で発生する光電流が隣接する第１および第３のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする。
【選択図】 図１
積層型光起電力素子を提供する。
【解決手段】ｐｉｎ接合を３組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体１１１を有する第１のｐｉｎ接合と、次にｉ型微結晶半導体１０８，１０５を有する第２と第３のｐｉｎ接合とにより構成され、ｉ型微結晶半導体１０８を有する第２のｐｉｎ接合で発生する光電流が隣接する第１および第３のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は複数のｐｉｎ接合を有し、電流バランスを特定の関係にすることにより変換効率を高め、長期の使用に対して安定な太陽電池、センサー等の光起電力素子に関するものである。
【０００２】
【従来の技術】
電気機器の独立電源としてや、系統電力の代替えエネルギー源として様々な光起電力素子がすでに利用されている。しかしながら、特に系統電力の代替えとしては発電量当りの価格が依然高く、現在まだ盛んに研究や開発がなされている段階である。
【０００３】
薄膜型光起電力素子は、結晶シリコンと同様に、非晶質シリコン薄膜でも置換型ドーピングによる構造敏感性が報告されて以来、注目を浴びている（非特許文献１参照。）。たとえば、特許文献１などに知られるように盛んに研究されてきており、近年、非特許文献２に報告されているように、光電気変換効率も１３％に達してきている。
【０００４】
また、従来より研究や開発は進められていたが、結晶シリコンや非晶質シリコンに比べ実用化が遅れていた微結晶シリコンが、良好な光電気変換効率が得られ、光劣化が全く見られないという報告が非特許文献３においてなされて以来、盛んに研究されてきている。最近では、非特許文献４や特許文献２において、光電気変換効率１０．７％が報告されている。
【０００５】
さらに特許文献３や特許文献４などのように、非晶質半導体を主とするｐｉｎ接合と微結晶半導体を主とするｐｉｎ接合を複数組重ねることでさらなる変換効率の向上を目指す提案もなされている。
【０００６】
特許文献１では、複数のｐｉｎ接合の光電流を比較したとき、特性が最も良いｐｉｎ接合の光電流を最も少なくすることが示されている。また、特許文献５では保護部材を設けたあとで劣化率の小さいｐｉｎ接合の光電流を最も少なくすることが示されている。さらに、特許文献４では、ｉ型非晶質半導体を有するｐｉｎ接合とｉ型微結晶半導体を有するｐｉｎ接合を積層する光起電力素子において、ｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流を最少とする技術が示されている。
【０００７】
これらの従来の知見からは、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、ｉ型微結晶半導体を有する第２のｐｉｎ接合と、ｉ型微結晶半導体を有する第３のｐｉｎ接合とをこの順に有する光起電力素子を作製する場合、第２と第３のｐｉｎ接合では光入射側の第２のｐｉｎ接合のほうが一般的に薄くてよく、光で励起されるキャリアの走行性がわずかではあるが良く、この第２のｐｉｎ接合で発生する光電流を最少にする構成が容易に考えられる。しかしながらその度合いについては何ら定量的な知見は示されていない。さらにｐｉｎ接合を５組設ける場合については何ら提案がなされていない。
【０００８】
【特許文献１】
米国特許第５，２９８，０８６号明細書
【特許文献２】
特開平１１−３３０５２０号公報
【特許文献３】
特開平１１−２４３２１８号公報
【特許文献４】
特開平１１−２４３２１９号公報
【特許文献５】
米国特許第６，１５３，８２３号明細書
【非特許文献１】
Ｗ．Ｅ．Ｓｐｅａｒ、Ｐ．Ｇ．Ｌｅｃｏｍｂｅｒ「Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎ．」第１７巻、１１９３頁、１９７５年
【非特許文献２】
Ｊ．Ｙａｎｇ、Ａ．Ｂａｎｅｒｊｅｅ、Ｓ．Ｇｕｈａ「Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．」第７０巻、２２号の２、２９７５頁、１９９７年
【非特許文献３】
Ｊ．Ｍｅｉｅｒ、Ｐ．Ｔｏｒｒｅｓ、Ｒ．Ｐｌａｔｚ、Ｈ．Ｋｅｐｐｎｅｒ、Ａ．Ｓｈａｈ等「Ｍａｔ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ． Ｐｒｏｃ．」第４２０巻、３頁、１９９６年
【非特許文献４】
Ｋ．Ｙａｍａｍｏｔｏ、Ａ．Ｎａｋａｊｉｍａ、Ｙ．Ｔａｗａｄａ、Ｍ．Ｙｏｓｈｉｍｉ、Ｙ．Ｏｋａｍｏｔｏ、Ｓ．Ｉｇａｒｉ「Ｐｒｏ． Ｏｆ ２ｎｄ Ｗｏｒｌｄ Ｃｏｎ． Ｐｈｏｔｏｖｏｌｔａｉｃ Ｅｎｅｒｇｙ Ｃｏｎｖｅｒｓｉｏｎ」１２８４頁、１９９８年
【０００９】
【発明が解決しようとする課題】
上述のような従来技術にもかかわらず現在の光起電力素子は特に系統電力の代替えとしては発電量当りの価格が依然高く、より高い光電変換効率が求められ、より安価な作製方法が求められ続けている。
【００１０】
本発明の目的は、変換効率が高く、安価に製造でき、軽くて、総合的に優れた光起電力素子の最適な構成を提案するものである。
【００１１】
また、本発明の別の目的は、長期間の使用において、変換効率をほぼ一定に維持させた光起電力素子を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の手段は、ｐｉｎ接合を３組以上直列に設ける光起電力素子において、ｐｉｎ接合の数をｎとした時、光入射側から２番目乃至ｎ−１番目に位置する中間のｐｉｎ接合のうち少なくとも１つがｉ型微結晶半導体を有するｐｉｎ接合であり、各ｐｉｎ接合で発生する光電流のうち、該中間のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が最も少なく、かつ、隣接するｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする。
【００１３】
特に、ｐｉｎ接合を３組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、次にｉ型微結晶半導体を有する第２と第３のｐｉｎ接合とにより構成され、前記第２のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が隣接する第１および第３のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことが望ましい。
【００１４】
また、ｐｉｎ接合を５組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１と第２のｐｉｎ接合と、次にｉ型微結晶半導体を有する第３と第４と第５のｐｉｎ接合とにより構成され、前記第３または第４のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が第１から第５のｐｉｎ接合の中で最も少なく、かつ、隣接する第２と第４または第３と第５のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことが望ましい。
【００１５】
【発明の実施の形態】
本発明者等は、如何にして変換効率が高く、光劣化が少なく、信頼性があり、作製が容易である光起電力素子を達成すべきか鋭意研究してきた結果、従来の知見からは得られない下記の発明を見出したのである。
【００１６】
これまで半導体層や反射防止層や透明電極層や裏面反射層などの鋭意検討によりＡＭ１．５の太陽光下で利用できる光電流は全体で３０ｍＡ／ｃｍ２程度にまで達している。もちろんこれ以上の光電流が得られても本件は適用可能である。従来知られているように、ｐｉｎ接合を複数積層すると各接合は直列接続と考えてよく、光起電力素子としての電圧は概略各接合の電圧の和となり、電流は概略各接合の最少の電流で律速される。従って、各接合で発生する光電流は概略利用できる光電流全体をｐｉｎ接合の数で割った値付近で最適と考えられる。つまりｐｉｎ接合が３つの場合は約１０ｍＡ／ｃｍ２となり、５つの場合は約６ｍＡ／ｃｍ２となる。
【００１７】
さらに、一般的には非晶質半導体よりは微結晶半導体の方が特性はよく、厚いよりも薄いほうが特性は良くなるので、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、ｉ型微結晶半導体を有する第２のｐｉｎ接合とｉ型微結晶半導体を有する第３のｐｉｎ接合とをこの順に設ける構成では、第２のｐｉｎ接合で発生する光電流を最も少なくする技術が従来から知られている。この場合でも第２のｐｉｎ接合で発生する光電流を少なくしすぎると、光起電力素子としての発生電流が減り、変換効率の低下につながり、なるべく電流差を設けない構成が一般的であった。
【００１８】
しかしながら本発明者等は鋭意検討した結果、各接合で発生する光電流に差を設けたほうが、電流はやや低下するものの、曲線因子や開放電圧が上昇する影響のほうが大きく、変換効率としては有利な構成となることを見出したものである。この原因は現象が単純な比例関係ではなく、特に第１と第３のｐｉｎ接合で発生する過剰なキャリアの影響により、電流の律速となる第２のｐｉｎ接合でのキャリアの走行性が増し、曲線因子が著しく向上するという予想外の効果によるものと考えられる。過剰キャリアのクーロン力の影響や、キャリアの再結合確率が過剰キャリア量で高くなるなどが考えられるが定かではない。また本発明者等は、電流差は０．８ｍＡ／ｃｍ２以上で著しい効果が得られることも見出した。
【００１９】
さらに、ｐｉｎ接合を５組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１と第２のｐｉｎ接合と、次にｉ型微結晶半導体を有する第３と第４と第５のｐｉｎ接合とにより構成され、前記第３または第４のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が第１から第５のｐｉｎ接合の中で最も少なく、かつ、隣接する第２と第４または第３と第５のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少なくすることにより、３組の場合と同じように電流の減少を上回る曲線因子の向上が得られ、結果として高い変換効率が得られることを見出したものである。これも隣接するｐｉｎ接合で発生する過剰なキャリアの影響により、キャリアの走行性が増し、曲線因子が著しく向上するという予想外の効果が加わったためと考えられる。５組構成の場合、光電流を最少にするｐｉｎ接合は光入射側から第３のｐｉｎ接合でも第４のｐｉｎ接合でもどちらも同様の効果が得られた。ただし、第２のｉ型非晶質半導体を有するｐｉｎ接合を最少にしても効果は得られなかった。これは第２のｐｉｎ接合の厚みを厚くする必要があり、隣接するｐｉｎ接合の過剰キャリアの効果よりも厚いことによる膜質の低い接合を律速にする不具合のほうが勝るためと考えられる。
【００２０】
また、ｐｉｎ接合を７組設ける構成では、電流差を設けることによる電流低下のほうが大きく、第２から第６番目のｐｉｎ接合の中でｉ型微結晶半導体を有するｐｉｎ接合を０．８ｍＡ／ｃｍ２以上律速とする構成が効率向上にあまり寄与しない事も判明した。このため本発明は、特に３組構成もしくは５組構成の場合に優れた効果が得られるものである。
【００２１】
なお、本発明における上記電流差は、０．８ｍＡ／ｃｍ２以上２ｍＡ／ｃｍ２以下が好ましく、より好ましくは０．８ｍＡ／ｃｍ２以上１．６ｍＡ／ｃｍ２以下であり、０．８ｍＡ／ｃｍ２以上１．４ｍＡ／ｃｍ２以下が特に好ましい。上記の電流差が２ｍＡ／ｃｍ２を超える場合には、短絡電流が著しく低下し、変換効率の向上が見込めなくなる。
【００２２】
本発明の光起電力素子を作製するにあたっては、枚葉式でもロールツーロール方式でもよい。保護部材まで設けた光起電力素子の断面の一例を図１に模式図で示すが、途中までは帯状の基板に連続的に作製することも可能である。
【００２３】
たとえば、長さ２００ｍの帯状のステンレス製の基板１０１に図２と類似のスパッタリング装置により反射層１０２を設け、さらに透明抵抗層１０３を設ける。透明抵抗層１０３は図２と類似のスパッタリング装置や水溶液からの電気析出法装置により堆積する。透明抵抗層１０３の表面は数百ｎｍの凸凹があった方が光を散乱でき変換効率は向上する。作製条件で凸凹を形成してよく、また平坦な表面をウェットエッチングして凸凹を大きくしてもよい。
【００２４】
透明抵抗層１０３まで形成した基板上に図２に示すプラズマＣＶＤ装置により半導体層を形成する。送り出し室２０１から成膜室２０２〜２０８と巻き取り室２０９までは不図示の真空ポンプで所定の圧力まで排気することができる。成膜室２０２〜２０８には温度制御装置を内蔵した天板を設けており、帯状の基板に接することで基板の温度を所望の温度に制御することができる。各成膜室間には必要に応じてガスの混合を防止するガスゲートを設けている。また、高周波電力を供給するカソード電極２１０〜２１９は内部にガス供給路を設けており、基板の対向面の穴から原料ガスを供給することができる。たとえば、成膜室２０２へは原料ガスとしてシランとホスフィンと水素を供給し、成膜室２０３〜２０７へは原料ガスとしてシランと水素を供給し、成膜室２０８へは原料ガスとしてシランとジボランと水素を供給する。また、成膜室２０２〜２０８の内側にはグロー放電の発生領域を制御するための内チャンバーを設けてある。
【００２５】
半導体層の形成にあたっては、まず不図示の排気バルブの開度を調整し所定の圧力に調整する。この状態で帯状の基板を所定の速度で搬送しながら、電極２１０〜２１９に高周波電力を供給し、成膜室２０２でｎ型非晶質シリコン１０４を、成膜室２０３〜２０７でｉ型微結晶シリコン１０５を、成膜室２０８でｐ型微結晶シリコンを順次作製し、もっとも基板側のｉ型微結晶シリコンを有するｐｉｎ接合が作製できる。一度、この装置からロール状の基板を取り出し、再度送り出し室２０１に取り付け、同じ順序で次のｐｉｎ接合１０７、１０８、１０９をそれぞれ作製し、中間のｉ型微結晶シリコンを有するｐｉｎ接合が作製できる。この時、同じ装置を使用してもよいし、同様の別の装置を使用してもよい。また、装置の長さは長くなるが成膜室の数を増やし、連続的に作製してもよい。
【００２６】
さらに図２と同様の装置により次のｐｉｎ接合１１０、１１１、１１２をそれぞれ作製し、光入射側のｉ型非晶質シリコンを有するｐｉｎ接合を完成する。ｉ型非晶質半導体とｉ型微結晶半導体を作成する条件は異なるため、異なる装置を用いるほうが一般的である。この場合も、装置の長さは長くなるが成膜室をつなげて連続的に作製してもよい。なお、ｉ型微結晶シリコン１０５、１０８とドープ層１０４、１０６、１０７、１０９との間には薄い非晶質シリコンの中間層を、成膜室２０３や２０７を用いて、ｉ型非晶質シリコン１１１と同様な方法により設けてもよい。
【００２７】
このようにして作製するとき、それぞれのｉ型半導体１０５、１０８、１１１の作製条件を、基板と電極間の距離を変えたり、材料ガス濃度や流量を変えたり、基板温度を変えたり、圧力を変えたり、シランと水素の比を変えたり、または高周波電力や成膜する成膜室の数を調節することにより、それぞれのｐｉｎ接合で発生する光電流を調節できる。このようにして各ｐｉｎ接合で発生する光電流のうち、ｉ型微結晶シリコン１０８を有する第２のｐｉｎ接合で発生する光電流を最少に調節する。
【００２８】
なお、ｐｉｎ接合の作製にはマイクロ波からラジオ波までのさまざまな高周波電力が使用できる。また、ｐｉｎ接合の表面は透明抵抗層の凸凹を反映して凹凸を有する場合が多い。また、ｉ型半導体はｐ型やｎ型に比べ厚くする必要があり、成膜室２０３〜２０７のように複数の成膜室を用いたほうが作製速度を早くできる。この時さらに、各成膜室の条件を適宜調整することによって、膜質を最適化することも可能である。
【００２９】
この試料の上にさらに別の真空装置で反射防止機能を兼ねた透明電極層１１３を作製することが好ましい。
【００３０】
次に、帯状の試料を適当な大きさに切断し、短絡防止のため端部の透明電極層を電解エッチングし、表面に櫛型の集電電極１１４を設け、取り出し電極（不図示）を付け、裏面補強部材１１５として鋼板を用い、更に、表面の光入射面の上に、表面フィルム１１７としてのフッ化物重合体薄膜と表面封止部材１１６としての熱可塑性透明有機樹脂とを接着して設け、これを透明性保護部材とし、光起電力素子を完成する。
【００３１】
この時の光入射側から順に第１のｐｉｎ接合、第２のｐｉｎ接合、第３のｐｉｎ接合により発生する光電流は、例えば分光感度とＪＩＳのＡＭ１．５太陽光スペクトルから算出できる。
【００３２】
次に本発明の構成要素について個別に説明するが、本発明は以下の例に限定されるものではない。
【００３３】
（基板）
基板１０１は、半導体層を介して一方の下部電極も兼ねるが、金属や合金あるいはその積層品、反射層を形成してあるカーボンシート、導電層が形成してある樹脂フィルムなどが使用可能である。これらは、ロール状で利用できるため連続作製に好適である。また用途によってはシリコン等の結晶基板、ガラスやセラミックスの板に反射層や導電層を設けて用いる事もできる。基板の表面は研磨や洗浄をしても良いが、そのまま用いても良い。また表面に凹凸を有したものも使用可能である。また、ステンレススティール（ＳＵＳ４３０）のような磁性体を用いると磁石を内蔵したローラで位置を正確に制御しつつ搬送することも可能である。なお、ガラスなどの透光性基板を使用して、基板上に透明電極層を堆積して光起電力素子を作成する場合は、透光性基板側から光を入射することも可能である。
【００３４】
（反射層）
反射層１０２は、反射率の高い基板を用いる場合は改めて設ける必要はない。基板１０１にステンレススティールやカーボンシートなどを使用するときはスパッタリング等によりアルミニウムや銀などを形成する。
【００３５】
（透明抵抗層）
透明抵抗層１０３は、スパッタリング法や真空蒸着法や化学的気相成長法やイオンプレーティング法やイオンビーム法やイオンビームスパッタ法などで作製できる。また、硝酸基や酢酸基やアンモニア基などと金属イオンからなる水溶液中からの電気析出法や浸漬法でも作製できる。抵抗層の性質は基板まで光を透過させるため透明度が高いことが望ましい。また、半導体層の欠陥を通じて流れる電流を抑制するため適度の抵抗を持つことが望ましい。具体的には透過率が９０％以上で、導電率が１０−８（１／Ωｃｍ）以上、１０−１（１／Ωｃｍ）以下であることが望ましい。材料としては酸化亜鉛や酸化インジウムや酸化錫またはその含有物などが利用できる。
【００３６】
透明抵抗層の作製条件を制御することにより表面に数百ｎｍの大きさの凹凸を作製することができるが、平坦な場合は酢酸水溶液等でウェットエッチングして凸凹にしてもよい。たとえばスパッタリングの場合は基板温度を高くし、堆積速度を遅くし、厚みを厚くすることで凸凹を大きくできる。また水溶液の電気析出法では亜鉛濃度を濃くし、厚みを厚くすることで凸凹を大きくできる。
【００３７】
（ｎ型およびｐ型半導体）
ｐｉｎ接合の作成には高周波からマイクロ波までの電力を利用するＣＶＤ装置などが利用できる。真空室内に材料ガスとしてＳｉＨ４、ＰＨ３、Ｈ２などを供給し、電力を投入して、これによりｎ型アモルファスシリコン層１０４、１０７、１１０が形成できる。さらにＳｉＨ４、ＢＦ３、Ｈ２などを用い、ｐ型微結晶シリコン層１０６、１０９、１１２が形成できる。この半導体層は非単結晶として、アモルファスやマイクロクリスタル（微結晶）に制限されず、ｎｉｐの構成もｐｉｎでも可能である。またｐｉｎ接合の数も３つ以上でよく、前述の例で説明した３つに限定されるものではない。また、インライン方式の装置で連続的に作製することも可能である。
【００３８】
（ｉ型微結晶半導体）
例示した図１の１０５、１０８はｉ型微結晶半導体である。ＳｉＨ４とＨ２などにより作製するが、水素ガスの希釈率が重要であり、１０倍〜５００倍ほどの希釈が必要で、より好ましくは３００倍程度の希釈が必要である。良好な微結晶半導体は非晶質半導体に比べ、バンドギャップが狭く、開放電圧は０．４Ｖ〜０．６Ｖと低くなるものの、８００ｎｍ〜１１００ｎｍの波長の光に対してもある程度の吸収係数を持ち、太陽光をより多く利用できる。結晶粒径は１０ｎｍ〜１００ｎｍであり、断面の形状も一様に見える非晶質半導体に比べ、柱状構造が明らかに確認できる。また作製温度は１００℃〜３００℃の低温で作製することにより良好なキャリア走行性が得られ光起電力素子としての曲線因子が改善する。高周波電力密度も微結晶化の重要な要素であり、堆積速度にも影響する。好ましくは０．２Ｗ／ｃｍ２〜５Ｗ／ｃｍ２である。また、大面積に渡り均質な微結晶半導体を得るためには電極間距離と圧力も重要である。電極間距離は３ｍｍ〜２０ｍｍ、圧力は２００Ｐａから２０００Ｐａが適当である。高周波電力の周波数は１３．５６ＭＨｚ〜３ＧＨｚまで使用できる。
【００３９】
３組構成の場合、光入射側の第２のｐｉｎ接合のｉ型微結晶半導体の厚みは好ましくは１．５μｍ〜３．０μｍである。第３のｐｉｎ接合のｉ型微結晶半導体の厚みは３．０μｍ〜５．０μｍが適当である。
【００４０】
５組構成の場合は、光入射側の第３のｐｉｎ接合のｉ型微結晶半導体の厚みは１．５μｍ〜２．０μｍが適当である。第４のｐｉｎ接合のｉ型微結晶半導体の厚みは２．０μｍ〜３．０μｍが適当である。第５のｐｉｎ接合のｉ型微結晶半導体の厚みは２．５μｍ〜４．０μｍが適当である。
【００４１】
本発明における第２と第３のｐｉｎ接合の微結晶半導体層１０８と１０５は基本的に同じでよいが、作製条件を変えてもよい。また、複数の成膜室を同じ条件で作製してもよいが、より好適となるよう作製条件を変えてもよい。たとえば基板側の膜を作製するときは水素希釈率を多くし、光入射側の膜を作製するときは水素希釈率を低くしてもよい。なお、微結晶半導体とｎ型半導体およびｐ型半導体のそれぞれの間に薄い非晶質または微結晶の中間層を設けてもよい。
【００４２】
（ｉ型非晶質半導体）
第１のｐｉｎ接合のｉ型非晶質半導体１１１も、微結晶半導体と同様な方法で作製できるが、水素ガスの希釈率が１０倍程度に低くてよく、高周波電力密度も０．１Ｗ／ｃｍ２ほどで作製する。膜質は断面形状が一様に観察できる。開放電圧は０．８Ｖ〜１．１Ｖであり、８００ｎｍ以下の光を吸収できる。
【００４３】
３組構成の場合のｉ型非晶質半導体の厚みは０．２μｍ〜０．４μｍが適当である。また５組構成の場合、光入射側の第１のｉ型非晶質半導体の厚みは０．０５〜０．１μｍが適当であり、第２のｉ型非晶質半導体の厚みは０．４〜０．６μｍが適当である。
【００４４】
（反射防止層）
反射防止層１１３は、上記半導体層１０４〜１１２を介した基板とは反対側の上部電極を兼ね、低抵抗であることが望ましい。酸化インジウムや酸化錫や酸化チタンや酸化亜鉛やその混合物などを原材料にし、抵抗加熱や電子ビームによる真空蒸着法やスパッタリング法、ＣＶＤ法、スプレー法、浸積法等で作製できる。また、光入射面とする上で、良好な反射防止効果を得るために反射防止層の膜厚は、主に反射を防止したい光の波長に比べ、反射防止膜の屈折率の４倍分の１程度が良い。たとえば屈折率が２で最も透過したい波長が５００ｎｍとすると、膜厚は約６３ｎｍ程度が望ましい。また屈折率の異なる材料を積層する構成でも良い。
【００４５】
（集電電極）
反射防止層１１３の上には電流を効率よく集電するために、格子状の集電電極１１４を設けてもよい。集電電極１１４の形成方法としては、マスクパターンを用いたスパッタリング、抵抗加熱、ＣＶＤ法や、全面に金属膜を蒸着した後で不必要な部分をエッチングで取り除きパターニングする方法、光ＣＶＤにより直接グリッド電極パターンを形成する方法、グリッド電極パターンのネガパターンのマスクを形成した後にメッキする方法、導電性ペーストを印刷する方法などがある。
【００４６】
なお、必要に応じて起電力を取り出すために出力端子を基板１０１と集電電極１１４に取り付けてもよい。
【００４７】
（表面封止材）
表面封止材１１６は、光起電力素子の凹凸を樹脂で被覆し、変換体を温度変化、湿度、衝撃などの過酷な外部環境から守りかつ表面フィルムと変換体との接着を確保するために必要である。したがって、耐候性、接着性、充填性、耐熱性、耐寒性、耐衝撃性が要求される。これらの要求を満たす樹脂としてはエチレン−酢酸ビニル共重合体（ＥＶＡ）、エチレン−アクリル酸メチル共重合体（ＥＭＡ）、エチレン−アクリル酸エチル共重合体（ＥＥＡ）、ポリビニルブチラール樹脂などのポリオレフィン系樹脂、ウレタン樹脂、シリコーン樹脂、フッ素樹脂などが挙げられる。
【００４８】
（表面フィルム）
表面樹脂フィルム１１７は、太陽電池モジュールの最表層に位置するため耐候性、耐汚染性、機械強度をはじめとして、太陽電池モジュールの屋外暴露における長期信頼性を確保するための性能が必要である。本発明に好適に用いられる材料としてはフッ素樹脂、アクリル樹脂などがある。
【００４９】
（裏面補強部材）
裏面補強材１１５の具体例として用いた被覆フィルムは、光起電力素子の導電性基板１０１と外部との電気的絶縁を保つために必要である。材料としては、導電性基板１０１と充分な電気絶縁性を確保でき、しかも長期耐久性に優れ熱膨張、熱収縮に耐えられる、柔軟性を兼ね備えた材料が好ましい。好適に用いられるフィルムとしては、ナイロン、ポリエチレンテレフタレートが挙げられる。
【００５０】
裏面補強材としては、前記被覆フィルムの他に、太陽電池モジュールの機械的強度を増すために、あるいは、温度変化による歪、ソリを防止するために、例えば、鋼板、プラスチック板、ＦＲＰ（ガラス繊維強化プラスチック）板を用いてもよい。この機械的強度が大きい裏面補強部材の場合には、屋根材などの建材に適用することができる。
【００５１】
（光電流の測定法）
ｐｉｎ接合を３組設けた場合、光電流は、例えば、分光感度とＪＩＳのＡＭ１．５太陽光スペクトルから算出できる。分光感度の測定装置の１例としては日本分光株式会社製のＹＱ−２５０ＢＸが使用できる。第１のｐｉｎ接合の分光感度を測定するときはハロゲンランプの光をフィルターを通して長波長成分からなるバイアス光として照射し、第２と第３のｐｉｎ接合に十分な光電流を発生させておき単色光を入射したときの応答から求まる。第２のｐｉｎ接合の分光感度も中間域の波長をカットするフィルターを通したバイアス光を照射しながら単色光を入射し、応答を測定する。第３のｐｉｎ接合の分光感度も短波長域のバイアス光を照射しながら単色光を入射したときの応答を測定することで可能である。この時ｐ側がプラスになるよう適当なバイアス電位を印加することで正確な測定が可能である。
【００５２】
これ以外にも、多数の試料の作成が必要ではあるが、膜厚を変化させた場合の短絡電流の変化から各ｐｉｎ接合で発生する光電流を見積もることも可能である。律速するｐｉｎ接合以外の接合の光電流を変化させても短絡電流は変化しないことを利用するものである。例えばｐｉｎ接合が５組や７組と増加した場合、上述のバイアス光を利用する分光感度測定で分離できない時に特に有用である。
【００５３】
【実施例】
以下、本発明を実施例に従って説明する。
【００５４】
（実施例１）
本実施例においては以下に詳細を示すが、図１の断面模式図に示す構成の光起電力素子をロールツーロール方式で作成し、切断した後保護部材を設けた。
【００５５】
基板１０１には長さ１００ｍ、厚さ０．１５ｍｍの形状で、一般的にダル仕上げと呼ばれる凹凸を付けたロール状のＳＵＳ４３０を使用した。図２と同様の装置で電極部に幅方向４８ｃｍ、搬送方向２４ｃｍの銀と酸化亜鉛のターゲットを設置した直流マグネトロンスパッタ装置に設置し、圧力が２ｍＰａ以下になるまで排気した。この後アルゴンガスを各々の成膜室に３０ｃｃ／ｍｉｎ供給し、圧力を０．３Ｐａに保持した。基板を送り出し室から巻き取り室に連続的に搬送しながら、裏側から２００℃に加熱して、３．５Ｗ／ｃｍ２の直流電力を印加し８００ｎｍの厚みの銀の反射層１０２と２μｍの酸化亜鉛の透明抵抗層１０３を形成した。表面には約３００ｎｍの凸凹が形成でき、反射や散乱の効果により、光を有効に利用できる。
【００５６】
このロール状の試料を図２に示す装置の送り出し室２０１に設置し、２０ｍＰａまで真空ポンプで排気した後、各成膜室を表１の条件に設定し、基板を１００ｍｍ／ｍｉｎの速度で搬送してｉ型微結晶半導体を有する第３のｐｉｎ接合１０４、１０５、１０６を作製した。
【００５７】
【表１】
【００５８】
電極２１０〜２１９は搬送方向８０ｃｍであり、基板と電極の距離は１０ｍｍに保持した。基板の温度は基板の裏側に接する天板の温度を１５０℃に制御し、圧力はスロットルバルブの開度を調整して６００Ｐａに制御した。これにより、成膜室２０２ではｎ型非晶質半導体１０４が３０ｎｍの厚みに作製でき、成膜室２０３と２０７ではｉ型非晶質半導体の中間層（不図示）が１０ｎｍの厚みに作製でき、成膜室２０４〜２０６ではｉ型微結晶半導体１０５が４．５μｍの厚みに作製でき、成膜室２０８ではｐ型微結晶半導体１０６が１０ｎｍの厚みに作製できる。
【００５９】
次に巻き取り室からロール状の試料を取り出し、再び図２の装置の送り出し室に取り付けた。真空ポンプで排気した後、各成膜室を表２の条件に設定し、基板を１６０ｍｍ／ｍｉｎの速度で搬送してｉ型微結晶半導体を有する第２のｐｉｎ接合１０７、１０８、１０９を作製した。
【００６０】
【表２】
【００６１】
基板の温度は基板の裏側に接する天板の温度を１５０℃に制御し、圧力はスロットルバルブの開度を調整して６００Ｐａに制御した。これにより、成膜室２０２ではｎ型非晶質半導体１０７が３０ｎｍの厚みに作製でき、成膜室２０３と２０７ではｉ型非晶質半導体の中間層（不図示）が１０ｎｍの厚みに作製でき、成膜室２０４〜２０６ではｉ型微結晶半導体１０８が２．４μｍの厚みに作製でき、成膜室２０８ではｐ型微結晶半導体１０９が１０ｎｍの厚みに作製できる。
【００６２】
次に巻き取り室からロール状の試料を取り出し、再び図２の装置の送り出し室に取り付けた。真空ポンプで排気した後、各成膜室を表３の条件に設定し、基板を４００ｍｍ／ｍｉｎの速度で搬送してｉ型非晶質半導体を有する第１のｐｉｎ接合１１０、１１１、１１２を作製した。
【００６３】
【表３】
【００６４】
基板の温度は基板の裏側に接する天板の温度を２００℃に制御し、圧力はスロットルバルブの開度を調整して３００Ｐａに制御した。これにより、成膜室２０２ではｎ型非晶質半導体１１０が２０ｎｍの厚みに作製でき、成膜室２０４〜２０６ではｉ型非晶質半導体１１１が２５０ｎｍの厚みに作製でき、成膜室２０８ではｐ型微結晶半導体１１２が１０ｎｍの厚みに作製できる。
【００６５】
次に、図２と同様の装置で電極部に幅方向４８ｃｍ、搬送方向２４ｃｍの酸化スズを３ｗｔ％含む酸化インジウムのターゲットを設置した直流マグネトロンスパッタ装置に設置し、圧力が２ｍＰａ以下になるまで排気した。この後、各々の成膜室にアルゴンガスを３０ｃｃ／ｍｉｎと、酸素を０．２ｃｃ／ｍｉｎ供給し、圧力を０．３Ｐａに保持した。基板を送り出し室から巻き取り室に連続的に搬送しながら、裏側から２００℃に加熱して、０．４Ｗ／ｃｍ２の直流電力を印加し７０ｎｍの厚みの透明電極層１１３を形成した。
【００６６】
以上のようにして作製したロール状の試料を長さ２４ｃｍに切断した。ｐＨが１．２に調整された常温（２５℃）の硫酸と水酸化カリウムの混合水溶液（硫酸２．０％、水酸化カリウム０．７％、純水９７．３％）の電解質溶液槽に入れ、セル基板側を負極に、セル基板の外周２ｍｍのみに対向する電極を正極とし、電極間距離０．５ｍｍで正電圧４．２Ｖを印加時間１秒とし、セル基板の外周２ｍｍのみ透明電極層１１３をエッチングした。これはセル基板端部での短絡防止のためである。引き続き、対向電極を一様な形状に変え、セル基板側を正極とし、電極間距離４０ｍｍの下、正電圧４．２Ｖを印加時間２５ｍｓとしパルス的に８０回印加し電解処理を行った。これはセル基板内の欠陥による短絡部の透明電極層をエッチングするためである。なお、硫酸と水酸化カリウムの混合水溶液の電気電導度は、７０．０ｍＳ／ｃｍ（２５℃）とし、また対向電極面積は基板面積と同様とした。その後、セル基板を電解質溶液槽内から取り出し、純水でセル表面の電解質溶液を十分に洗い流した後、温風オーブンで１５０℃の温度で３０分乾燥を行った。
【００６７】
この表面に集電電極１１４としてカーボンコーティングした銅ワイヤーを圧着し、この集電電極１１４に導電性接着剤にて錫箔のテープを取り付け、プラス側の出力端子とした。最後にマイナス側端子として銅タブをステンレス基板にステンレス半田を用いて取り付けた。なお、プラス側端子は絶縁体を介して裏面に回し、後述する裏面被覆材の穴から出力を取り出せるようにした。
【００６８】
光電気変換部の受光面側にＥＶＡシートと片面をコロナ放電処理した無延伸のＥＴＦＥフィルムを、裏側にＥＶＡシートとナイロンフィルムとガルバリウム鋼板をＥＴＦＥ／ＥＶＡ／光電気変換部／ＥＶＡ／ナイロン／ＥＶＡ／鋼板という順に重ねた。この際にＥＴＦＥの外側に、はみ出したＥＶＡのための離型用テフロン（登録商標）フィルムを介してアルミニウムメッシュを配置した。この積層体を真空ラミネート装置を用いて加圧脱気しながら１５０℃で３０分加熱することにより、アルミニウムメッシュにより表面に凹凸が形成された光起電力素子を得た。
【００６９】
以上のようにして作製した光起電力素子についてバイアス電圧１．３Ｖを印加して分光感度を測定し、ＪＩＳのＡＭ１．５太陽光スペクトルから発生する光電流を算出した。なお、分光感度は日本分光株式会社製のＹＱ−２５０ＢＸを使用した。この例ではロールツーロール法により作製したため長さ方向の特性分布はほとんどなかった。もちろん幅方向の分布はより少ないことが好ましい。さらに、国際的に一般的な規格であるＩＥＣ６１６４６、１０．１８に従った劣化試験（温度：４５℃〜５０℃、照射光エネルギー密度：１００ｍＷ／ｃｍ２）を行った。これらの結果を表４に示す。
【００７０】
（実施例２、３）
第２のｐｉｎ接合のｉ型微結晶半導体を作成するときのシラン供給量と高周波電力を表４に示すように変えた以外は、実施例１と同様にして光起電力素子を作成した。シラン供給量と高周波電力を同時に変えているのは、シラン供給量により適切な電力も変化するからである。
【００７１】
これらの実施例についても実施例１と同様にバイアス電圧１．３Ｖを印加して分光感度を測定し、ＪＩＳのＡＭ１．５太陽光スペクトルから発生する光電流を算出した。さらに、実施例１と同様に劣化試験を行った。これらの結果を表４に示す。
【００７２】
（比較例１、２）
第２のｐｉｎ接合のｉ型微結晶半導体を作成するときのシラン供給量と高周波電力を表４に示すように変えた以外は、実施例１と同様にして光起電力素子を作成した。これらについても実施例１と同様に特性を測定した結果を表４に示す。
【００７３】
（比較例３）
第２のｐｉｎ接合のｉ型微結晶半導体を作製するときのシラン供給量と高周波電力を表４に示すように変えて、さらに第１のｉ型非晶質半導体を作成するときの搬送速度を４２５ｍｍ／ｍｉｎとした以外は実施例１と同様にして光起電力素子を作成した。これについても実施例１と同様に特性を測定した結果を表４に示す。
【００７４】
【表４】
【００７５】
表４の結果からわかるように、第２のｐｉｎ接合で発生する光電流が最少で、隣接するｐｉｎ接合で発生する光電流との差が０．８ｍＡ／ｃｍ２以上の場合に変換効率が向上しており、また、長時間にわたり特性に変化が少なく信頼性が高い。
【００７６】
【発明の効果】
本発明のように光起電力素子を作製することにより、光電気変換効率が向上すると共に、長時間にわたり特性に変化が少なく信頼性が高いものとなる。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一実施例の断面構造を示す概略図である。
【図２】本発明の光起電力素子のｐｉｎ接合層を作製するために好適な装置の概略図である。
【符号の説明】
１０１ 基板
１０２ 反射層
１０３ 透明抵抗層
１０４ ｎ型半導体
１０５ ｉ型微結晶半導体
１０６ ｐ型半導体
１０７ ｎ型半導体
１０８ ｉ型微結晶半導体
１０９ ｐ型半導体
１１０ ｎ型半導体
１１１ ｉ型非晶質半導体
１１２ ｐ型半導体
１１３ 反射防止層兼透明電極層
１１４ 集電電極
１１５ 裏面補強部材
１１６ 表面封止材
１１７ 表面フィルム
２０１ 送り出し室
２０２ ｎ層成膜室
２０３〜２０７ ｉ層成膜室
２０８ ｐ層成膜室
２０９ 巻き取り室
２１０〜２１９ 対向電極（カソード電極）
【発明の属する技術分野】
本発明は複数のｐｉｎ接合を有し、電流バランスを特定の関係にすることにより変換効率を高め、長期の使用に対して安定な太陽電池、センサー等の光起電力素子に関するものである。
【０００２】
【従来の技術】
電気機器の独立電源としてや、系統電力の代替えエネルギー源として様々な光起電力素子がすでに利用されている。しかしながら、特に系統電力の代替えとしては発電量当りの価格が依然高く、現在まだ盛んに研究や開発がなされている段階である。
【０００３】
薄膜型光起電力素子は、結晶シリコンと同様に、非晶質シリコン薄膜でも置換型ドーピングによる構造敏感性が報告されて以来、注目を浴びている（非特許文献１参照。）。たとえば、特許文献１などに知られるように盛んに研究されてきており、近年、非特許文献２に報告されているように、光電気変換効率も１３％に達してきている。
【０００４】
また、従来より研究や開発は進められていたが、結晶シリコンや非晶質シリコンに比べ実用化が遅れていた微結晶シリコンが、良好な光電気変換効率が得られ、光劣化が全く見られないという報告が非特許文献３においてなされて以来、盛んに研究されてきている。最近では、非特許文献４や特許文献２において、光電気変換効率１０．７％が報告されている。
【０００５】
さらに特許文献３や特許文献４などのように、非晶質半導体を主とするｐｉｎ接合と微結晶半導体を主とするｐｉｎ接合を複数組重ねることでさらなる変換効率の向上を目指す提案もなされている。
【０００６】
特許文献１では、複数のｐｉｎ接合の光電流を比較したとき、特性が最も良いｐｉｎ接合の光電流を最も少なくすることが示されている。また、特許文献５では保護部材を設けたあとで劣化率の小さいｐｉｎ接合の光電流を最も少なくすることが示されている。さらに、特許文献４では、ｉ型非晶質半導体を有するｐｉｎ接合とｉ型微結晶半導体を有するｐｉｎ接合を積層する光起電力素子において、ｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流を最少とする技術が示されている。
【０００７】
これらの従来の知見からは、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、ｉ型微結晶半導体を有する第２のｐｉｎ接合と、ｉ型微結晶半導体を有する第３のｐｉｎ接合とをこの順に有する光起電力素子を作製する場合、第２と第３のｐｉｎ接合では光入射側の第２のｐｉｎ接合のほうが一般的に薄くてよく、光で励起されるキャリアの走行性がわずかではあるが良く、この第２のｐｉｎ接合で発生する光電流を最少にする構成が容易に考えられる。しかしながらその度合いについては何ら定量的な知見は示されていない。さらにｐｉｎ接合を５組設ける場合については何ら提案がなされていない。
【０００８】
【特許文献１】
米国特許第５，２９８，０８６号明細書
【特許文献２】
特開平１１−３３０５２０号公報
【特許文献３】
特開平１１−２４３２１８号公報
【特許文献４】
特開平１１−２４３２１９号公報
【特許文献５】
米国特許第６，１５３，８２３号明細書
【非特許文献１】
Ｗ．Ｅ．Ｓｐｅａｒ、Ｐ．Ｇ．Ｌｅｃｏｍｂｅｒ「Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎ．」第１７巻、１１９３頁、１９７５年
【非特許文献２】
Ｊ．Ｙａｎｇ、Ａ．Ｂａｎｅｒｊｅｅ、Ｓ．Ｇｕｈａ「Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．」第７０巻、２２号の２、２９７５頁、１９９７年
【非特許文献３】
Ｊ．Ｍｅｉｅｒ、Ｐ．Ｔｏｒｒｅｓ、Ｒ．Ｐｌａｔｚ、Ｈ．Ｋｅｐｐｎｅｒ、Ａ．Ｓｈａｈ等「Ｍａｔ． Ｒｅｓ． Ｓｏｃ． Ｓｙｍｐ． Ｐｒｏｃ．」第４２０巻、３頁、１９９６年
【非特許文献４】
Ｋ．Ｙａｍａｍｏｔｏ、Ａ．Ｎａｋａｊｉｍａ、Ｙ．Ｔａｗａｄａ、Ｍ．Ｙｏｓｈｉｍｉ、Ｙ．Ｏｋａｍｏｔｏ、Ｓ．Ｉｇａｒｉ「Ｐｒｏ． Ｏｆ ２ｎｄ Ｗｏｒｌｄ Ｃｏｎ． Ｐｈｏｔｏｖｏｌｔａｉｃ Ｅｎｅｒｇｙ Ｃｏｎｖｅｒｓｉｏｎ」１２８４頁、１９９８年
【０００９】
【発明が解決しようとする課題】
上述のような従来技術にもかかわらず現在の光起電力素子は特に系統電力の代替えとしては発電量当りの価格が依然高く、より高い光電変換効率が求められ、より安価な作製方法が求められ続けている。
【００１０】
本発明の目的は、変換効率が高く、安価に製造でき、軽くて、総合的に優れた光起電力素子の最適な構成を提案するものである。
【００１１】
また、本発明の別の目的は、長期間の使用において、変換効率をほぼ一定に維持させた光起電力素子を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の手段は、ｐｉｎ接合を３組以上直列に設ける光起電力素子において、ｐｉｎ接合の数をｎとした時、光入射側から２番目乃至ｎ−１番目に位置する中間のｐｉｎ接合のうち少なくとも１つがｉ型微結晶半導体を有するｐｉｎ接合であり、各ｐｉｎ接合で発生する光電流のうち、該中間のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が最も少なく、かつ、隣接するｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする。
【００１３】
特に、ｐｉｎ接合を３組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、次にｉ型微結晶半導体を有する第２と第３のｐｉｎ接合とにより構成され、前記第２のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が隣接する第１および第３のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことが望ましい。
【００１４】
また、ｐｉｎ接合を５組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１と第２のｐｉｎ接合と、次にｉ型微結晶半導体を有する第３と第４と第５のｐｉｎ接合とにより構成され、前記第３または第４のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が第１から第５のｐｉｎ接合の中で最も少なく、かつ、隣接する第２と第４または第３と第５のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことが望ましい。
【００１５】
【発明の実施の形態】
本発明者等は、如何にして変換効率が高く、光劣化が少なく、信頼性があり、作製が容易である光起電力素子を達成すべきか鋭意研究してきた結果、従来の知見からは得られない下記の発明を見出したのである。
【００１６】
これまで半導体層や反射防止層や透明電極層や裏面反射層などの鋭意検討によりＡＭ１．５の太陽光下で利用できる光電流は全体で３０ｍＡ／ｃｍ２程度にまで達している。もちろんこれ以上の光電流が得られても本件は適用可能である。従来知られているように、ｐｉｎ接合を複数積層すると各接合は直列接続と考えてよく、光起電力素子としての電圧は概略各接合の電圧の和となり、電流は概略各接合の最少の電流で律速される。従って、各接合で発生する光電流は概略利用できる光電流全体をｐｉｎ接合の数で割った値付近で最適と考えられる。つまりｐｉｎ接合が３つの場合は約１０ｍＡ／ｃｍ２となり、５つの場合は約６ｍＡ／ｃｍ２となる。
【００１７】
さらに、一般的には非晶質半導体よりは微結晶半導体の方が特性はよく、厚いよりも薄いほうが特性は良くなるので、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、ｉ型微結晶半導体を有する第２のｐｉｎ接合とｉ型微結晶半導体を有する第３のｐｉｎ接合とをこの順に設ける構成では、第２のｐｉｎ接合で発生する光電流を最も少なくする技術が従来から知られている。この場合でも第２のｐｉｎ接合で発生する光電流を少なくしすぎると、光起電力素子としての発生電流が減り、変換効率の低下につながり、なるべく電流差を設けない構成が一般的であった。
【００１８】
しかしながら本発明者等は鋭意検討した結果、各接合で発生する光電流に差を設けたほうが、電流はやや低下するものの、曲線因子や開放電圧が上昇する影響のほうが大きく、変換効率としては有利な構成となることを見出したものである。この原因は現象が単純な比例関係ではなく、特に第１と第３のｐｉｎ接合で発生する過剰なキャリアの影響により、電流の律速となる第２のｐｉｎ接合でのキャリアの走行性が増し、曲線因子が著しく向上するという予想外の効果によるものと考えられる。過剰キャリアのクーロン力の影響や、キャリアの再結合確率が過剰キャリア量で高くなるなどが考えられるが定かではない。また本発明者等は、電流差は０．８ｍＡ／ｃｍ２以上で著しい効果が得られることも見出した。
【００１９】
さらに、ｐｉｎ接合を５組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１と第２のｐｉｎ接合と、次にｉ型微結晶半導体を有する第３と第４と第５のｐｉｎ接合とにより構成され、前記第３または第４のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が第１から第５のｐｉｎ接合の中で最も少なく、かつ、隣接する第２と第４または第３と第５のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少なくすることにより、３組の場合と同じように電流の減少を上回る曲線因子の向上が得られ、結果として高い変換効率が得られることを見出したものである。これも隣接するｐｉｎ接合で発生する過剰なキャリアの影響により、キャリアの走行性が増し、曲線因子が著しく向上するという予想外の効果が加わったためと考えられる。５組構成の場合、光電流を最少にするｐｉｎ接合は光入射側から第３のｐｉｎ接合でも第４のｐｉｎ接合でもどちらも同様の効果が得られた。ただし、第２のｉ型非晶質半導体を有するｐｉｎ接合を最少にしても効果は得られなかった。これは第２のｐｉｎ接合の厚みを厚くする必要があり、隣接するｐｉｎ接合の過剰キャリアの効果よりも厚いことによる膜質の低い接合を律速にする不具合のほうが勝るためと考えられる。
【００２０】
また、ｐｉｎ接合を７組設ける構成では、電流差を設けることによる電流低下のほうが大きく、第２から第６番目のｐｉｎ接合の中でｉ型微結晶半導体を有するｐｉｎ接合を０．８ｍＡ／ｃｍ２以上律速とする構成が効率向上にあまり寄与しない事も判明した。このため本発明は、特に３組構成もしくは５組構成の場合に優れた効果が得られるものである。
【００２１】
なお、本発明における上記電流差は、０．８ｍＡ／ｃｍ２以上２ｍＡ／ｃｍ２以下が好ましく、より好ましくは０．８ｍＡ／ｃｍ２以上１．６ｍＡ／ｃｍ２以下であり、０．８ｍＡ／ｃｍ２以上１．４ｍＡ／ｃｍ２以下が特に好ましい。上記の電流差が２ｍＡ／ｃｍ２を超える場合には、短絡電流が著しく低下し、変換効率の向上が見込めなくなる。
【００２２】
本発明の光起電力素子を作製するにあたっては、枚葉式でもロールツーロール方式でもよい。保護部材まで設けた光起電力素子の断面の一例を図１に模式図で示すが、途中までは帯状の基板に連続的に作製することも可能である。
【００２３】
たとえば、長さ２００ｍの帯状のステンレス製の基板１０１に図２と類似のスパッタリング装置により反射層１０２を設け、さらに透明抵抗層１０３を設ける。透明抵抗層１０３は図２と類似のスパッタリング装置や水溶液からの電気析出法装置により堆積する。透明抵抗層１０３の表面は数百ｎｍの凸凹があった方が光を散乱でき変換効率は向上する。作製条件で凸凹を形成してよく、また平坦な表面をウェットエッチングして凸凹を大きくしてもよい。
【００２４】
透明抵抗層１０３まで形成した基板上に図２に示すプラズマＣＶＤ装置により半導体層を形成する。送り出し室２０１から成膜室２０２〜２０８と巻き取り室２０９までは不図示の真空ポンプで所定の圧力まで排気することができる。成膜室２０２〜２０８には温度制御装置を内蔵した天板を設けており、帯状の基板に接することで基板の温度を所望の温度に制御することができる。各成膜室間には必要に応じてガスの混合を防止するガスゲートを設けている。また、高周波電力を供給するカソード電極２１０〜２１９は内部にガス供給路を設けており、基板の対向面の穴から原料ガスを供給することができる。たとえば、成膜室２０２へは原料ガスとしてシランとホスフィンと水素を供給し、成膜室２０３〜２０７へは原料ガスとしてシランと水素を供給し、成膜室２０８へは原料ガスとしてシランとジボランと水素を供給する。また、成膜室２０２〜２０８の内側にはグロー放電の発生領域を制御するための内チャンバーを設けてある。
【００２５】
半導体層の形成にあたっては、まず不図示の排気バルブの開度を調整し所定の圧力に調整する。この状態で帯状の基板を所定の速度で搬送しながら、電極２１０〜２１９に高周波電力を供給し、成膜室２０２でｎ型非晶質シリコン１０４を、成膜室２０３〜２０７でｉ型微結晶シリコン１０５を、成膜室２０８でｐ型微結晶シリコンを順次作製し、もっとも基板側のｉ型微結晶シリコンを有するｐｉｎ接合が作製できる。一度、この装置からロール状の基板を取り出し、再度送り出し室２０１に取り付け、同じ順序で次のｐｉｎ接合１０７、１０８、１０９をそれぞれ作製し、中間のｉ型微結晶シリコンを有するｐｉｎ接合が作製できる。この時、同じ装置を使用してもよいし、同様の別の装置を使用してもよい。また、装置の長さは長くなるが成膜室の数を増やし、連続的に作製してもよい。
【００２６】
さらに図２と同様の装置により次のｐｉｎ接合１１０、１１１、１１２をそれぞれ作製し、光入射側のｉ型非晶質シリコンを有するｐｉｎ接合を完成する。ｉ型非晶質半導体とｉ型微結晶半導体を作成する条件は異なるため、異なる装置を用いるほうが一般的である。この場合も、装置の長さは長くなるが成膜室をつなげて連続的に作製してもよい。なお、ｉ型微結晶シリコン１０５、１０８とドープ層１０４、１０６、１０７、１０９との間には薄い非晶質シリコンの中間層を、成膜室２０３や２０７を用いて、ｉ型非晶質シリコン１１１と同様な方法により設けてもよい。
【００２７】
このようにして作製するとき、それぞれのｉ型半導体１０５、１０８、１１１の作製条件を、基板と電極間の距離を変えたり、材料ガス濃度や流量を変えたり、基板温度を変えたり、圧力を変えたり、シランと水素の比を変えたり、または高周波電力や成膜する成膜室の数を調節することにより、それぞれのｐｉｎ接合で発生する光電流を調節できる。このようにして各ｐｉｎ接合で発生する光電流のうち、ｉ型微結晶シリコン１０８を有する第２のｐｉｎ接合で発生する光電流を最少に調節する。
【００２８】
なお、ｐｉｎ接合の作製にはマイクロ波からラジオ波までのさまざまな高周波電力が使用できる。また、ｐｉｎ接合の表面は透明抵抗層の凸凹を反映して凹凸を有する場合が多い。また、ｉ型半導体はｐ型やｎ型に比べ厚くする必要があり、成膜室２０３〜２０７のように複数の成膜室を用いたほうが作製速度を早くできる。この時さらに、各成膜室の条件を適宜調整することによって、膜質を最適化することも可能である。
【００２９】
この試料の上にさらに別の真空装置で反射防止機能を兼ねた透明電極層１１３を作製することが好ましい。
【００３０】
次に、帯状の試料を適当な大きさに切断し、短絡防止のため端部の透明電極層を電解エッチングし、表面に櫛型の集電電極１１４を設け、取り出し電極（不図示）を付け、裏面補強部材１１５として鋼板を用い、更に、表面の光入射面の上に、表面フィルム１１７としてのフッ化物重合体薄膜と表面封止部材１１６としての熱可塑性透明有機樹脂とを接着して設け、これを透明性保護部材とし、光起電力素子を完成する。
【００３１】
この時の光入射側から順に第１のｐｉｎ接合、第２のｐｉｎ接合、第３のｐｉｎ接合により発生する光電流は、例えば分光感度とＪＩＳのＡＭ１．５太陽光スペクトルから算出できる。
【００３２】
次に本発明の構成要素について個別に説明するが、本発明は以下の例に限定されるものではない。
【００３３】
（基板）
基板１０１は、半導体層を介して一方の下部電極も兼ねるが、金属や合金あるいはその積層品、反射層を形成してあるカーボンシート、導電層が形成してある樹脂フィルムなどが使用可能である。これらは、ロール状で利用できるため連続作製に好適である。また用途によってはシリコン等の結晶基板、ガラスやセラミックスの板に反射層や導電層を設けて用いる事もできる。基板の表面は研磨や洗浄をしても良いが、そのまま用いても良い。また表面に凹凸を有したものも使用可能である。また、ステンレススティール（ＳＵＳ４３０）のような磁性体を用いると磁石を内蔵したローラで位置を正確に制御しつつ搬送することも可能である。なお、ガラスなどの透光性基板を使用して、基板上に透明電極層を堆積して光起電力素子を作成する場合は、透光性基板側から光を入射することも可能である。
【００３４】
（反射層）
反射層１０２は、反射率の高い基板を用いる場合は改めて設ける必要はない。基板１０１にステンレススティールやカーボンシートなどを使用するときはスパッタリング等によりアルミニウムや銀などを形成する。
【００３５】
（透明抵抗層）
透明抵抗層１０３は、スパッタリング法や真空蒸着法や化学的気相成長法やイオンプレーティング法やイオンビーム法やイオンビームスパッタ法などで作製できる。また、硝酸基や酢酸基やアンモニア基などと金属イオンからなる水溶液中からの電気析出法や浸漬法でも作製できる。抵抗層の性質は基板まで光を透過させるため透明度が高いことが望ましい。また、半導体層の欠陥を通じて流れる電流を抑制するため適度の抵抗を持つことが望ましい。具体的には透過率が９０％以上で、導電率が１０−８（１／Ωｃｍ）以上、１０−１（１／Ωｃｍ）以下であることが望ましい。材料としては酸化亜鉛や酸化インジウムや酸化錫またはその含有物などが利用できる。
【００３６】
透明抵抗層の作製条件を制御することにより表面に数百ｎｍの大きさの凹凸を作製することができるが、平坦な場合は酢酸水溶液等でウェットエッチングして凸凹にしてもよい。たとえばスパッタリングの場合は基板温度を高くし、堆積速度を遅くし、厚みを厚くすることで凸凹を大きくできる。また水溶液の電気析出法では亜鉛濃度を濃くし、厚みを厚くすることで凸凹を大きくできる。
【００３７】
（ｎ型およびｐ型半導体）
ｐｉｎ接合の作成には高周波からマイクロ波までの電力を利用するＣＶＤ装置などが利用できる。真空室内に材料ガスとしてＳｉＨ４、ＰＨ３、Ｈ２などを供給し、電力を投入して、これによりｎ型アモルファスシリコン層１０４、１０７、１１０が形成できる。さらにＳｉＨ４、ＢＦ３、Ｈ２などを用い、ｐ型微結晶シリコン層１０６、１０９、１１２が形成できる。この半導体層は非単結晶として、アモルファスやマイクロクリスタル（微結晶）に制限されず、ｎｉｐの構成もｐｉｎでも可能である。またｐｉｎ接合の数も３つ以上でよく、前述の例で説明した３つに限定されるものではない。また、インライン方式の装置で連続的に作製することも可能である。
【００３８】
（ｉ型微結晶半導体）
例示した図１の１０５、１０８はｉ型微結晶半導体である。ＳｉＨ４とＨ２などにより作製するが、水素ガスの希釈率が重要であり、１０倍〜５００倍ほどの希釈が必要で、より好ましくは３００倍程度の希釈が必要である。良好な微結晶半導体は非晶質半導体に比べ、バンドギャップが狭く、開放電圧は０．４Ｖ〜０．６Ｖと低くなるものの、８００ｎｍ〜１１００ｎｍの波長の光に対してもある程度の吸収係数を持ち、太陽光をより多く利用できる。結晶粒径は１０ｎｍ〜１００ｎｍであり、断面の形状も一様に見える非晶質半導体に比べ、柱状構造が明らかに確認できる。また作製温度は１００℃〜３００℃の低温で作製することにより良好なキャリア走行性が得られ光起電力素子としての曲線因子が改善する。高周波電力密度も微結晶化の重要な要素であり、堆積速度にも影響する。好ましくは０．２Ｗ／ｃｍ２〜５Ｗ／ｃｍ２である。また、大面積に渡り均質な微結晶半導体を得るためには電極間距離と圧力も重要である。電極間距離は３ｍｍ〜２０ｍｍ、圧力は２００Ｐａから２０００Ｐａが適当である。高周波電力の周波数は１３．５６ＭＨｚ〜３ＧＨｚまで使用できる。
【００３９】
３組構成の場合、光入射側の第２のｐｉｎ接合のｉ型微結晶半導体の厚みは好ましくは１．５μｍ〜３．０μｍである。第３のｐｉｎ接合のｉ型微結晶半導体の厚みは３．０μｍ〜５．０μｍが適当である。
【００４０】
５組構成の場合は、光入射側の第３のｐｉｎ接合のｉ型微結晶半導体の厚みは１．５μｍ〜２．０μｍが適当である。第４のｐｉｎ接合のｉ型微結晶半導体の厚みは２．０μｍ〜３．０μｍが適当である。第５のｐｉｎ接合のｉ型微結晶半導体の厚みは２．５μｍ〜４．０μｍが適当である。
【００４１】
本発明における第２と第３のｐｉｎ接合の微結晶半導体層１０８と１０５は基本的に同じでよいが、作製条件を変えてもよい。また、複数の成膜室を同じ条件で作製してもよいが、より好適となるよう作製条件を変えてもよい。たとえば基板側の膜を作製するときは水素希釈率を多くし、光入射側の膜を作製するときは水素希釈率を低くしてもよい。なお、微結晶半導体とｎ型半導体およびｐ型半導体のそれぞれの間に薄い非晶質または微結晶の中間層を設けてもよい。
【００４２】
（ｉ型非晶質半導体）
第１のｐｉｎ接合のｉ型非晶質半導体１１１も、微結晶半導体と同様な方法で作製できるが、水素ガスの希釈率が１０倍程度に低くてよく、高周波電力密度も０．１Ｗ／ｃｍ２ほどで作製する。膜質は断面形状が一様に観察できる。開放電圧は０．８Ｖ〜１．１Ｖであり、８００ｎｍ以下の光を吸収できる。
【００４３】
３組構成の場合のｉ型非晶質半導体の厚みは０．２μｍ〜０．４μｍが適当である。また５組構成の場合、光入射側の第１のｉ型非晶質半導体の厚みは０．０５〜０．１μｍが適当であり、第２のｉ型非晶質半導体の厚みは０．４〜０．６μｍが適当である。
【００４４】
（反射防止層）
反射防止層１１３は、上記半導体層１０４〜１１２を介した基板とは反対側の上部電極を兼ね、低抵抗であることが望ましい。酸化インジウムや酸化錫や酸化チタンや酸化亜鉛やその混合物などを原材料にし、抵抗加熱や電子ビームによる真空蒸着法やスパッタリング法、ＣＶＤ法、スプレー法、浸積法等で作製できる。また、光入射面とする上で、良好な反射防止効果を得るために反射防止層の膜厚は、主に反射を防止したい光の波長に比べ、反射防止膜の屈折率の４倍分の１程度が良い。たとえば屈折率が２で最も透過したい波長が５００ｎｍとすると、膜厚は約６３ｎｍ程度が望ましい。また屈折率の異なる材料を積層する構成でも良い。
【００４５】
（集電電極）
反射防止層１１３の上には電流を効率よく集電するために、格子状の集電電極１１４を設けてもよい。集電電極１１４の形成方法としては、マスクパターンを用いたスパッタリング、抵抗加熱、ＣＶＤ法や、全面に金属膜を蒸着した後で不必要な部分をエッチングで取り除きパターニングする方法、光ＣＶＤにより直接グリッド電極パターンを形成する方法、グリッド電極パターンのネガパターンのマスクを形成した後にメッキする方法、導電性ペーストを印刷する方法などがある。
【００４６】
なお、必要に応じて起電力を取り出すために出力端子を基板１０１と集電電極１１４に取り付けてもよい。
【００４７】
（表面封止材）
表面封止材１１６は、光起電力素子の凹凸を樹脂で被覆し、変換体を温度変化、湿度、衝撃などの過酷な外部環境から守りかつ表面フィルムと変換体との接着を確保するために必要である。したがって、耐候性、接着性、充填性、耐熱性、耐寒性、耐衝撃性が要求される。これらの要求を満たす樹脂としてはエチレン−酢酸ビニル共重合体（ＥＶＡ）、エチレン−アクリル酸メチル共重合体（ＥＭＡ）、エチレン−アクリル酸エチル共重合体（ＥＥＡ）、ポリビニルブチラール樹脂などのポリオレフィン系樹脂、ウレタン樹脂、シリコーン樹脂、フッ素樹脂などが挙げられる。
【００４８】
（表面フィルム）
表面樹脂フィルム１１７は、太陽電池モジュールの最表層に位置するため耐候性、耐汚染性、機械強度をはじめとして、太陽電池モジュールの屋外暴露における長期信頼性を確保するための性能が必要である。本発明に好適に用いられる材料としてはフッ素樹脂、アクリル樹脂などがある。
【００４９】
（裏面補強部材）
裏面補強材１１５の具体例として用いた被覆フィルムは、光起電力素子の導電性基板１０１と外部との電気的絶縁を保つために必要である。材料としては、導電性基板１０１と充分な電気絶縁性を確保でき、しかも長期耐久性に優れ熱膨張、熱収縮に耐えられる、柔軟性を兼ね備えた材料が好ましい。好適に用いられるフィルムとしては、ナイロン、ポリエチレンテレフタレートが挙げられる。
【００５０】
裏面補強材としては、前記被覆フィルムの他に、太陽電池モジュールの機械的強度を増すために、あるいは、温度変化による歪、ソリを防止するために、例えば、鋼板、プラスチック板、ＦＲＰ（ガラス繊維強化プラスチック）板を用いてもよい。この機械的強度が大きい裏面補強部材の場合には、屋根材などの建材に適用することができる。
【００５１】
（光電流の測定法）
ｐｉｎ接合を３組設けた場合、光電流は、例えば、分光感度とＪＩＳのＡＭ１．５太陽光スペクトルから算出できる。分光感度の測定装置の１例としては日本分光株式会社製のＹＱ−２５０ＢＸが使用できる。第１のｐｉｎ接合の分光感度を測定するときはハロゲンランプの光をフィルターを通して長波長成分からなるバイアス光として照射し、第２と第３のｐｉｎ接合に十分な光電流を発生させておき単色光を入射したときの応答から求まる。第２のｐｉｎ接合の分光感度も中間域の波長をカットするフィルターを通したバイアス光を照射しながら単色光を入射し、応答を測定する。第３のｐｉｎ接合の分光感度も短波長域のバイアス光を照射しながら単色光を入射したときの応答を測定することで可能である。この時ｐ側がプラスになるよう適当なバイアス電位を印加することで正確な測定が可能である。
【００５２】
これ以外にも、多数の試料の作成が必要ではあるが、膜厚を変化させた場合の短絡電流の変化から各ｐｉｎ接合で発生する光電流を見積もることも可能である。律速するｐｉｎ接合以外の接合の光電流を変化させても短絡電流は変化しないことを利用するものである。例えばｐｉｎ接合が５組や７組と増加した場合、上述のバイアス光を利用する分光感度測定で分離できない時に特に有用である。
【００５３】
【実施例】
以下、本発明を実施例に従って説明する。
【００５４】
（実施例１）
本実施例においては以下に詳細を示すが、図１の断面模式図に示す構成の光起電力素子をロールツーロール方式で作成し、切断した後保護部材を設けた。
【００５５】
基板１０１には長さ１００ｍ、厚さ０．１５ｍｍの形状で、一般的にダル仕上げと呼ばれる凹凸を付けたロール状のＳＵＳ４３０を使用した。図２と同様の装置で電極部に幅方向４８ｃｍ、搬送方向２４ｃｍの銀と酸化亜鉛のターゲットを設置した直流マグネトロンスパッタ装置に設置し、圧力が２ｍＰａ以下になるまで排気した。この後アルゴンガスを各々の成膜室に３０ｃｃ／ｍｉｎ供給し、圧力を０．３Ｐａに保持した。基板を送り出し室から巻き取り室に連続的に搬送しながら、裏側から２００℃に加熱して、３．５Ｗ／ｃｍ２の直流電力を印加し８００ｎｍの厚みの銀の反射層１０２と２μｍの酸化亜鉛の透明抵抗層１０３を形成した。表面には約３００ｎｍの凸凹が形成でき、反射や散乱の効果により、光を有効に利用できる。
【００５６】
このロール状の試料を図２に示す装置の送り出し室２０１に設置し、２０ｍＰａまで真空ポンプで排気した後、各成膜室を表１の条件に設定し、基板を１００ｍｍ／ｍｉｎの速度で搬送してｉ型微結晶半導体を有する第３のｐｉｎ接合１０４、１０５、１０６を作製した。
【００５７】
【表１】
電極２１０〜２１９は搬送方向８０ｃｍであり、基板と電極の距離は１０ｍｍに保持した。基板の温度は基板の裏側に接する天板の温度を１５０℃に制御し、圧力はスロットルバルブの開度を調整して６００Ｐａに制御した。これにより、成膜室２０２ではｎ型非晶質半導体１０４が３０ｎｍの厚みに作製でき、成膜室２０３と２０７ではｉ型非晶質半導体の中間層（不図示）が１０ｎｍの厚みに作製でき、成膜室２０４〜２０６ではｉ型微結晶半導体１０５が４．５μｍの厚みに作製でき、成膜室２０８ではｐ型微結晶半導体１０６が１０ｎｍの厚みに作製できる。
【００５９】
次に巻き取り室からロール状の試料を取り出し、再び図２の装置の送り出し室に取り付けた。真空ポンプで排気した後、各成膜室を表２の条件に設定し、基板を１６０ｍｍ／ｍｉｎの速度で搬送してｉ型微結晶半導体を有する第２のｐｉｎ接合１０７、１０８、１０９を作製した。
【００６０】
【表２】
基板の温度は基板の裏側に接する天板の温度を１５０℃に制御し、圧力はスロットルバルブの開度を調整して６００Ｐａに制御した。これにより、成膜室２０２ではｎ型非晶質半導体１０７が３０ｎｍの厚みに作製でき、成膜室２０３と２０７ではｉ型非晶質半導体の中間層（不図示）が１０ｎｍの厚みに作製でき、成膜室２０４〜２０６ではｉ型微結晶半導体１０８が２．４μｍの厚みに作製でき、成膜室２０８ではｐ型微結晶半導体１０９が１０ｎｍの厚みに作製できる。
【００６２】
次に巻き取り室からロール状の試料を取り出し、再び図２の装置の送り出し室に取り付けた。真空ポンプで排気した後、各成膜室を表３の条件に設定し、基板を４００ｍｍ／ｍｉｎの速度で搬送してｉ型非晶質半導体を有する第１のｐｉｎ接合１１０、１１１、１１２を作製した。
【００６３】
【表３】
基板の温度は基板の裏側に接する天板の温度を２００℃に制御し、圧力はスロットルバルブの開度を調整して３００Ｐａに制御した。これにより、成膜室２０２ではｎ型非晶質半導体１１０が２０ｎｍの厚みに作製でき、成膜室２０４〜２０６ではｉ型非晶質半導体１１１が２５０ｎｍの厚みに作製でき、成膜室２０８ではｐ型微結晶半導体１１２が１０ｎｍの厚みに作製できる。
【００６５】
次に、図２と同様の装置で電極部に幅方向４８ｃｍ、搬送方向２４ｃｍの酸化スズを３ｗｔ％含む酸化インジウムのターゲットを設置した直流マグネトロンスパッタ装置に設置し、圧力が２ｍＰａ以下になるまで排気した。この後、各々の成膜室にアルゴンガスを３０ｃｃ／ｍｉｎと、酸素を０．２ｃｃ／ｍｉｎ供給し、圧力を０．３Ｐａに保持した。基板を送り出し室から巻き取り室に連続的に搬送しながら、裏側から２００℃に加熱して、０．４Ｗ／ｃｍ２の直流電力を印加し７０ｎｍの厚みの透明電極層１１３を形成した。
【００６６】
以上のようにして作製したロール状の試料を長さ２４ｃｍに切断した。ｐＨが１．２に調整された常温（２５℃）の硫酸と水酸化カリウムの混合水溶液（硫酸２．０％、水酸化カリウム０．７％、純水９７．３％）の電解質溶液槽に入れ、セル基板側を負極に、セル基板の外周２ｍｍのみに対向する電極を正極とし、電極間距離０．５ｍｍで正電圧４．２Ｖを印加時間１秒とし、セル基板の外周２ｍｍのみ透明電極層１１３をエッチングした。これはセル基板端部での短絡防止のためである。引き続き、対向電極を一様な形状に変え、セル基板側を正極とし、電極間距離４０ｍｍの下、正電圧４．２Ｖを印加時間２５ｍｓとしパルス的に８０回印加し電解処理を行った。これはセル基板内の欠陥による短絡部の透明電極層をエッチングするためである。なお、硫酸と水酸化カリウムの混合水溶液の電気電導度は、７０．０ｍＳ／ｃｍ（２５℃）とし、また対向電極面積は基板面積と同様とした。その後、セル基板を電解質溶液槽内から取り出し、純水でセル表面の電解質溶液を十分に洗い流した後、温風オーブンで１５０℃の温度で３０分乾燥を行った。
【００６７】
この表面に集電電極１１４としてカーボンコーティングした銅ワイヤーを圧着し、この集電電極１１４に導電性接着剤にて錫箔のテープを取り付け、プラス側の出力端子とした。最後にマイナス側端子として銅タブをステンレス基板にステンレス半田を用いて取り付けた。なお、プラス側端子は絶縁体を介して裏面に回し、後述する裏面被覆材の穴から出力を取り出せるようにした。
【００６８】
光電気変換部の受光面側にＥＶＡシートと片面をコロナ放電処理した無延伸のＥＴＦＥフィルムを、裏側にＥＶＡシートとナイロンフィルムとガルバリウム鋼板をＥＴＦＥ／ＥＶＡ／光電気変換部／ＥＶＡ／ナイロン／ＥＶＡ／鋼板という順に重ねた。この際にＥＴＦＥの外側に、はみ出したＥＶＡのための離型用テフロン（登録商標）フィルムを介してアルミニウムメッシュを配置した。この積層体を真空ラミネート装置を用いて加圧脱気しながら１５０℃で３０分加熱することにより、アルミニウムメッシュにより表面に凹凸が形成された光起電力素子を得た。
【００６９】
以上のようにして作製した光起電力素子についてバイアス電圧１．３Ｖを印加して分光感度を測定し、ＪＩＳのＡＭ１．５太陽光スペクトルから発生する光電流を算出した。なお、分光感度は日本分光株式会社製のＹＱ−２５０ＢＸを使用した。この例ではロールツーロール法により作製したため長さ方向の特性分布はほとんどなかった。もちろん幅方向の分布はより少ないことが好ましい。さらに、国際的に一般的な規格であるＩＥＣ６１６４６、１０．１８に従った劣化試験（温度：４５℃〜５０℃、照射光エネルギー密度：１００ｍＷ／ｃｍ２）を行った。これらの結果を表４に示す。
【００７０】
（実施例２、３）
第２のｐｉｎ接合のｉ型微結晶半導体を作成するときのシラン供給量と高周波電力を表４に示すように変えた以外は、実施例１と同様にして光起電力素子を作成した。シラン供給量と高周波電力を同時に変えているのは、シラン供給量により適切な電力も変化するからである。
【００７１】
これらの実施例についても実施例１と同様にバイアス電圧１．３Ｖを印加して分光感度を測定し、ＪＩＳのＡＭ１．５太陽光スペクトルから発生する光電流を算出した。さらに、実施例１と同様に劣化試験を行った。これらの結果を表４に示す。
【００７２】
（比較例１、２）
第２のｐｉｎ接合のｉ型微結晶半導体を作成するときのシラン供給量と高周波電力を表４に示すように変えた以外は、実施例１と同様にして光起電力素子を作成した。これらについても実施例１と同様に特性を測定した結果を表４に示す。
【００７３】
（比較例３）
第２のｐｉｎ接合のｉ型微結晶半導体を作製するときのシラン供給量と高周波電力を表４に示すように変えて、さらに第１のｉ型非晶質半導体を作成するときの搬送速度を４２５ｍｍ／ｍｉｎとした以外は実施例１と同様にして光起電力素子を作成した。これについても実施例１と同様に特性を測定した結果を表４に示す。
【００７４】
【表４】
表４の結果からわかるように、第２のｐｉｎ接合で発生する光電流が最少で、隣接するｐｉｎ接合で発生する光電流との差が０．８ｍＡ／ｃｍ２以上の場合に変換効率が向上しており、また、長時間にわたり特性に変化が少なく信頼性が高い。
【００７６】
【発明の効果】
本発明のように光起電力素子を作製することにより、光電気変換効率が向上すると共に、長時間にわたり特性に変化が少なく信頼性が高いものとなる。
【図面の簡単な説明】
【図１】本発明の光起電力素子の一実施例の断面構造を示す概略図である。
【図２】本発明の光起電力素子のｐｉｎ接合層を作製するために好適な装置の概略図である。
【符号の説明】
１０１ 基板
１０２ 反射層
１０３ 透明抵抗層
１０４ ｎ型半導体
１０５ ｉ型微結晶半導体
１０６ ｐ型半導体
１０７ ｎ型半導体
１０８ ｉ型微結晶半導体
１０９ ｐ型半導体
１１０ ｎ型半導体
１１１ ｉ型非晶質半導体
１１２ ｐ型半導体
１１３ 反射防止層兼透明電極層
１１４ 集電電極
１１５ 裏面補強部材
１１６ 表面封止材
１１７ 表面フィルム
２０１ 送り出し室
２０２ ｎ層成膜室
２０３〜２０７ ｉ層成膜室
２０８ ｐ層成膜室
２０９ 巻き取り室
２１０〜２１９ 対向電極（カソード電極）
Claims (3)
- ｐｉｎ接合を３組以上直列に設ける光起電力素子において、ｐｉｎ接合の数をｎとした時、光入射側から２番目乃至ｎ−１番目に位置する中間のｐｉｎ接合のうち少なくとも１つがｉ型微結晶半導体を有するｐｉｎ接合であり、各ｐｉｎ接合で発生する光電流のうち、該中間のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が最も少なく、かつ、隣接するｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする光起電力素子。
- ｐｉｎ接合を３組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１のｐｉｎ接合と、次にｉ型微結晶半導体を有する第２と第３のｐｉｎ接合とにより構成され、前記第２のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が隣接する第１および第３のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする光起電力素子。
- ｐｉｎ接合を５組直列に設ける光起電力素子において、光入射側からｉ型非晶質半導体を有する第１と第２のｐｉｎ接合と、次にｉ型微結晶半導体を有する第３と第４と第５のｐｉｎ接合とにより構成され、前記第３または第４のｉ型微結晶半導体を有するｐｉｎ接合で発生する光電流が第１から第５のｐｉｎ接合の中で最も少なく、かつ、隣接する第２と第４または第３と第５のｐｉｎ接合で発生する光電流より０．８ｍＡ／ｃｍ２以上少ないことを特徴とする光起電力素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003129116A JP2004335711A (ja) | 2003-05-07 | 2003-05-07 | 光起電力素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003129116A JP2004335711A (ja) | 2003-05-07 | 2003-05-07 | 光起電力素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004335711A true JP2004335711A (ja) | 2004-11-25 |
Family
ID=33505062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003129116A Pending JP2004335711A (ja) | 2003-05-07 | 2003-05-07 | 光起電力素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335711A (ja) |
-
2003
- 2003-05-07 JP JP2003129116A patent/JP2004335711A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4086629B2 (ja) | 光起電力素子 | |
| JP4241446B2 (ja) | 積層型光起電力素子 | |
| JP3935237B2 (ja) | 光電気変換体及び建材 | |
| US6177711B1 (en) | Photoelectric conversion element | |
| JP2009033208A (ja) | 積層型光起電力素子の製造方法 | |
| JP2002057359A (ja) | 積層型太陽電池 | |
| JP4240933B2 (ja) | 積層体形成方法 | |
| JP2002134772A (ja) | シリコン系薄膜及び光起電力素子 | |
| JP3025179B2 (ja) | 光電変換素子の形成方法 | |
| EP1069625A2 (en) | Microcrystalline series photovoltaic element, process for the production of said photovoltaic element, building material and power generation apparatus in which said photovoltaic element is used | |
| JP2002305315A (ja) | 半導体素子の形成方法及び半導体素子 | |
| JPH11150282A (ja) | 光起電力素子及びその製造方法 | |
| JP3112339B2 (ja) | 太陽電池モジュール | |
| JP2004296615A (ja) | 積層型光起電力素子 | |
| JP2004289091A (ja) | 光起電力素子 | |
| JP2846508B2 (ja) | 光起電力素子 | |
| JP2004335711A (ja) | 光起電力素子 | |
| JP6653696B2 (ja) | 光電変換素子 | |
| JP2000082831A (ja) | 光起電力素子 | |
| JP2004311970A (ja) | 積層型光起電力素子 | |
| JP2002222969A (ja) | 積層型太陽電池 | |
| JP2004296616A (ja) | 光起電力素子 | |
| JP2757896B2 (ja) | 光起電力装置 | |
| JP3027672B2 (ja) | 光起電力素子 | |
| JP2713847B2 (ja) | 薄膜太陽電池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071205 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080215 |