KR100357894B1 - 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법 - Google Patents

구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법 Download PDF

Info

Publication number
KR100357894B1
KR100357894B1 KR1019990043164A KR19990043164A KR100357894B1 KR 100357894 B1 KR100357894 B1 KR 100357894B1 KR 1019990043164 A KR1019990043164 A KR 1019990043164A KR 19990043164 A KR19990043164 A KR 19990043164A KR 100357894 B1 KR100357894 B1 KR 100357894B1
Authority
KR
South Korea
Prior art keywords
copper
film
polishing
insulating film
polishing composition
Prior art date
Application number
KR1019990043164A
Other languages
English (en)
Other versions
KR20000028886A (ko
Inventor
히라바야시히데아키
사쿠라이나오아키
쵸도시츠라
시미즈슘페이
가토가츠히로
사이토아키코
Original Assignee
다마 가가쿠 고교 가부시키가이샤
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다마 가가쿠 고교 가부시키가이샤, 가부시끼가이샤 도시바 filed Critical 다마 가가쿠 고교 가부시키가이샤
Publication of KR20000028886A publication Critical patent/KR20000028886A/ko
Application granted granted Critical
Publication of KR100357894B1 publication Critical patent/KR100357894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

구리를 기초로 한 금속 연마 조성물은 그 내에 Cu 또는 Cu합금을 담금에 있어서 Cu 또는 Cu합금이 전혀 용해되지 않도록 하여 연마처리에서 높은 비율로 Cu 또는 Cu합금을 연마하는 것을 가능하게 만든다. 이러한 구리를 기초로 한 금속 연마 조성물은 2-퀴놀린 카르복실산으로 이루어진 제1유기산과; 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 유기산과, 수산으로부터 선택된 적어도 하나의 제2유기산; 연마입자; 산화제 및; 물을 구비하여 구성된다.

Description

구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법{COPPER-BASED METAL POLISHING COMPOSITION, AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 구리를 기초로 한 연마 조성물과, 반도체장치의 제조방법, 연마 조성물, 알루미늄을 기초로 한 금속 연마 조성물 및, 텅스텐을 기초로 한 금속 연마 조성물에 관한 것이다.
반도체장치를 제조하기 위한 공정중 하나의 단계인 배선층을 형성하는 단계에 있어서, 에치백 기술이 그 표면의 레벨 차이를 극복하기 위한 목적으로 채택되어진다. 이러한 에치백 기술은 반도체 기판상의 절연막에 배선형태로 트렌치를 형성하는 방법으로서, 트렌치를 포함하는 절연막상에 Cu막을 퇴적하고, Cu막을 연마하도록 연마기계와 연마 조성물을 이용함으로써, 매립 배선층을 형성하기 위해 Cu막이 트렌치 내부에만 남겨지게 된다.
더욱이, 연마 조성물에 따르면, 지금까지 콜로이드성 실리카와 같은 연마입자가 순수내로 분산되는 조성물이 이용되었다. 그러나, 기판상에 퇴적된 Cu막이 연마 패드에 연마 조성물을 공급함과 동시에 연마 패드에 소정 부하를 인가함으로써 연마되는 경우, 기계적 연마는 연마입자에 의해 야기되고, 연마패드는 단지 Cu막에만 인가된다. 이러한 이유로 인해, 연마율이 10nm/분으로 낮다는 문제가 제기된다.
한편, J. Electrochem. Soc., Vol. 138. No. 11. 3460(1991), VMIC Conference, ISMIC-101/92/0156(1992) 또는 VMIC Conference, ISMIC-102/93/0205 (1993)에는 아민형 콜로이드성 실리카의 슬러리, 또는 K3Fe(CN)6,K4(CN)6또는 Co(NO3)2가 부가된 슬러리를 구비하고, Cu막 또는 Cu합금막을 연마하기 위한 조성물이 개시되어 있다.
그러나, 상기한 연마 조성물에 따르면, 담금단계와 연마단계 사이에서 Cu막을 에칭하는 비율에 차이에 없다. 결과적으로, 상기한 에치백 단계 후 트렌치 내부의 Cu배선층이 연마 조성물과 접촉하면, 담금단계와 연마단계 사이에서 Cu막을에칭하는 비율에 차이가 없기 때문에, Cu배선층은 연마 조성물에 의해 더욱 에칭된다. 따라서, 트렌치 내부의 Cu배선층의 표면 레벨은 절연막의 표면 보다 더 낮아지게 된다. 따라서, 절연막의 표면과 동일한 레벨을 갖춘 배선층이 형성되기 어려워지게 되고, 따라서 평탄성에 대미지를 받게 된다. 더욱이, 절연막 표면과 동일한 레벨을 갖추기 위해 매립된 Cu배선층 보다 더 높은 저항을 갖춘 매립 Cu배선층이 형성된다.
일본 특허공개공보 평10-44047호에는 수성 매체, 연마제, 과산화물과 같은 산화제 및, 젖산과 같은 유기산을 구비한 연마 슬러리가 개시되어 있다. 이러한 연마 슬러리내의 산화제는 기계적 연마에서의 제거율을 높이도록 절연막상에 구리와 같은 금속의 층을 산화시키는 기능을 갖추고, 유기산은 산화제의 연마율에 관한 선택성을 높이는 기능을 갖는다.
일본 특허공개공보 평9-55363호에는 실질적으로 물에 용해되지 않음과 더불어 구리, 연마제, 산화제, 물 보다 더 낮은 기계적 강도를 갖춘 구리 복합 화합물을 제조하도록 구리와 반응할 수 있는 2-퀴놀린 카르복실산과 같은 수용 유기산을 구비한 구리를 기초로 한 금속 연마 조성물이 개시되어 있다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 상기한 일본 공개특허공보 평9-55363호에 개시된 구리를 기초로 한 연마 조성물을 개선함으로써 구리(Cu) 또는 구리 합금(Cu alloy) 연마의 증가된 율을 갖춘 구리를 기초로 한 금속 연마 조성물을 제공함에 그 목적이 있다.
또한 본 발명은, 반도체기판상의 절연막내의 트렌치와 개구로부터 선택된 매립을 위한 적어도 하나의 부재의 형성을 가능하게 하고, 절연막상에 형성된 구리 (Cu) 또는 구리 합금(Cu alloy)을 구비한 도전성 물질막이 짧은 시간 동안 에치백됨과 더불어 더욱이 절연막의 표면과 동일한 레벨을 갖춘 매립 배선층과 같은 도전성 부재를 형성하여, 높은 정확성을 나타내는 반도체장치의 제조방법을 제공함에 다른 목적이 있다.
또한 본 발명은, 짧은 시간 동안 에치백 될 수 있는 배선층 형성을 가능하게 함과 더불어 반도체기판상의 절연막에 트렌치 및 개구를 만듬으로써 높은 정밀도를 갖는 2중 물결무늬 구조를 갖추고, 절연막상에 구리(Cu)또는 구리 합금(Cu alloy)을 구비한 도전성 물질막을 퇴적하여 실질적으로 연마를 수행하는 반도체장치의 제조방법을 제공함에 또 다른 목적이 있다.
또한 본 발명은, 짧은 시간 동안 에치백에 의해 주로 구리로 구성된 고정밀 다층 배선을 형성하는 것이 가능한 반도체장치의 제조방법을 제공함에 또 다른 목적이 있다.
도 1은 콜로이드성 알루미나의 X-레이 회절 스펙트럼을 나타낸 도면,
도 2는-알루미나의 X-레이 회절 스펙트럼을 나타낸 도면,
도 3은 본 발명에 따른 연마단계에서 이용된 연마기계를 나타낸 도면,
도 4a 내지 도 4c는 본 발명에 따른 구리를 기초로 한 금속 연마 조성물에 따라 비평탄성을 갖춘 Cu막을 처리하는 단계를 나타낸 단면도,
도 5a 내지 도 5c는 본 발명의 실시예 5의 반도체장치의 제조공정을 나타낸 단면도,
도 6a 내지 도 6c는 본 발명의 실시예 15의 반도체장치의 제조공정을 나타낸 단면도,
도 7a 내지 도 7d는 본 발명의 실시예 16의 반도체장치의 제조공정을 나타낸 단면도,
도 8a 내지 도 8f는 본 발명의 실시예 17의 반도체장치의 제조공정을 나타낸 단면도,
도 9a 내지 도 9f는 본 발명의 실시예 18의 반도체장치의 제조공정을 나타낸단면도,
도 10a 내지 도 10c는 본 발명의 실시예 19의 반도체장치의 제조공정을 나타낸 단면도,
도 11a 내지 도 11c는 본 발명의 실시예 20의 반도체장치의 제조공정을 나타낸 단면도,
도 12a 내지 도 12c는 본 발명의 실시예 21의 반도체장치의 제조공정을 나타낸 단면도,
도 13a 내지 도 13c는 본 발명의 실시예 22의 반도체장치의 제조공정을 나타낸 단면도,
도 14a 내지 도 14f는 본 발명의 실시예 23의 반도체장치의 제조공정을 나타낸 단면도,
도 15a 내지 도 15c는 본 발명의 실시예 24의 반도체장치의 제조공정을 나타낸 단면도이다.
상기 목적을 달성하기 위한 본 발명은, 2-퀴놀린 카르복실산으로 이루어진 제1유기산과; 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 유기산과, 수산으로부터 선택된 적어도 하나의 제2유기산; 연마입자; 산화제 및; 물을 구비하여 구성된 구리를 기초로 한 금속 연마 조성물을 제공한다.
또한 본 발명에 따르면, 반도체기판상의 절연막에 비어 필 형상에 대응하는 개구와 배선층의 형상에 대응하는 트렌치로부터 선택된 매립을 위한 적어도 하나의 부재를 형성하는 단계와;상기 부재를 포함하는 상기 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;2-퀴놀린 카르복실산으로 이루어진 제1유기산과, 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 유기산과, 수산으로부터 선택된 적어도 하나의 제2유기산, 연마입자, 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 도전성 물질막을 연마함으로써 매립을 위한 상기 부재의 배선층과 비어 필로부터 선택된 적어도 하나의 도전성 부재를 형성하는 단계를 구비하여 이루어진 반도체장치의 제조방법이 제공된다.
더욱이 본 발명에 따르면, 반도체기판상의 절연막에 배선층 형상에 대응하는 트렌치를 형성하고, 트렌치의 바닥 부분에 위치한 절연막 부분에서 반도체기판의 표면에 도달되는 개구를 형성하는 단계와;
트렌치와 개구를 포함하는 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;
실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 도전성 물질막을 연마함으로써 개구 및 트렌치에 2중 물결무늬 구조를 갖춘 배선을 형성하는 단계를 구비하여 이루어진 반도체장치의 제조방법이 제공된다.
또한 본 발명에 따르면, 반도체기판상의 제1절연막에 제1비어 필 형상에 대응하는 적어도 제1개구를 형성하는 단계와;
개구를 포함하는 제1절연막상에 구리 또는 구리합금을 구비하는 제1도전성 물질막을 형성하는 단계;
실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 제1도전성 물질막을 연마함으로써 제1개구에 제1비어 필을 형성하는 단계;
제1비어 필을 포함하는 제1절연막상에 제2절연막을 형성하는 단계;
제2절연막에서 적어도 제1비어 필에 도달하는 제2비어 필 형상에 대응하는 제2개구를 형성하는 단계;
제2개구를 포함하는 제2절연막상에 구리 또는 구리합금을 구비하는 제2도전성 물질막을 형성하는 단계 및;
실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 제2도전성 물질막을 연마함으로써 제2개구에 제2비어 필을 형성하는 단계를 구비하여 이루어진 반도체장치의 제조방법이 제공된다.
(실시예)
이하, 예시도면을 참조하여 본 발명에 따른 구리를 기초로 한 연마 조성물에 대해 상세히 설명한다.
이러한 구리를 기초로 한 연마 조성물은 실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖춘 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자, 산화제 및, 물을 구비하여 이루어진다.
연마 조성물이 구리 또는 구리 합금과 접촉할 때, 제1유기산은 실질적으로 물에 용해되지 않음과 더불어 Cu 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 산화제에 의해 발생된 구리 수화물과 반응하는 기능을 갖춘다. 이러한 제1유기산은, 예컨대 2-퀴놀린 카르복실산(퀴날딘산)과, 2-피리딘 카르복실산, 2,6-피리딘 카르복실산 및, 퀴논이 될 수 있다.
제1유기산은 연마 조성물에서 0.1중량% 이상의 양이 포함되어지는 것이 바람직하다. 제1유기산 함유량이 0.1중량% 미만이면, Cu 또는 Cu합금의 표면의 구리 보다 더 낮은 기계적 강도를 갖춘 구리 복합 화합물을 충분히 제조하는 것이 어렵게 된다. 결과적으로, 연마에 있어서 충분하게 Cu 또는 Cu합금의 연마율을 높이는 것이 어렵게 된다. 제1유기산 함유량은 0.3 내지 1.2중량%가 더욱 바람직하다.
제2유기산은 산화제에 의해 구리 수화물의 제조를 촉진시키는 기능을 갖는다. 제2유기산은, 예컨대 젖산, 주석산, 만델산 또는 말산이 될 수 있다. 단일 또는 2종류 이상의 혼합물이 이용될 수도 있다. 제2유기산에 따르면, 젖산이 특히 바람직하다.
연마 조성물에 있어서, 제2유기산은 함유량이 제1유기산의 20 내지 250중량%의 양에 포함되어지는 것이 바람직하다. 제2유기산 함유량이 20중량% 미만이면, 산화제에 의한 구리 수화물의 제조를 촉진시키는 기능을 충분히 나타내기 어렵게 된다. 한편, 제2유기산 함유량이 250중량% 이상이면, 구리 막이 에칭됨에 따라 원하는 패턴이 형성되지 않는 것이 우려된다. 제2유기산 함유량은 제1유기산의 40 내지 200중량%가 더욱 바람직하다.
연마입자는 실리카, 산화 지르코늄, 세륨 산화물, 알루미나로부터의 적어도 하나의 재료로 만들어진다.
연마입자는 콜로이드성 알루미나 단독, 또는 콜로이드성 실리카와 같은 콜로이드성 알루미나와 실리카 입자의 혼합 입자인 것이 특히 바람직하다. 이러한 연마 조성물은 구리 또는 구리 합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만드는 연마입자와 같은 콜로이드성 알루미나를 함유한다. 콜로이드성 알루미나는 유기용매에 알루미늄 트리이소프로폭시드와 같은 알루미늄 알콕시드를 용해하고, 가수분해를 야기시키기 위해 순수를 첨가하며, 가수분해된 재료를 건조시킴으로써 얻어질 수 있다. 최종 콜로이드성 알루미나의 X-레이 회절 스펙트라와-알루미나가 도 1 및 도 2에 도시되어 있다.
바람직하게는, 연마입자는 0.02 내지 0.1㎛의 평균 1차 입자 크기를 갖추고, 구형 또는 실질적으로 구형형상을 갖춘다. 연마입자를 함유하는 연마 조성물이 Cu 또는 Cu 합금을 연마하는데 이용될 때, Cu 또는 Cu 합금의 연마된 표면의 대미지를 억제하는 것이 가능하다.
연마입자는 연마 조성물에 1 내지 20중량%의 양으로 함유되는 것이 바람직하다. 연마입자 함유량이 1중량% 이하이면, 그 효과를 충분히 얻는 것이 어렵게 된다. 한편, 연마입자 함유량이 20중량% 이상이면, 예컨대 연마 조성물의 점도가 높아지기 때문에 그 처리가 어렵게 된다. 연마입자 함유량은 연마 조성물에서 2 내지 10중량%가 더욱 바람직하다.
연마 조성물이 구리 또는 구리 합금과 접촉될 때, 산화제는 구리 수화물의 발생을 야기시키는 기능을 갖는다. 이러한 산화제에 따라, 과산화수소(H2O2) 또는 하이포염화 나트륨(NaClO)과 같은 산화제가 이용될 수 있다.
연마 조성물에 있어서 산화제는 제1유기산 만큼 큰 중량으로 10배 이상을 함유하는 것이 바람직하다. 산화제 함유량이 제1유기산 만큼 큰 중량으로 10배 미만이면, Cu 또는 Cu합금의 표면상에 충분하게 구리 복합 화합물의 발생을 촉진시키는 것이 어렵게 된다. 산화제 함유량은 30배 이상이 더 바람직하고, 가장 바람직하게는 제1유기산 만큼 큰 중량으로 50배 이상이다.
부가적으로, 비이온성, 양쪽성, 양이온 또는 음이온 계면활성제가 본 발명에따른 연마 조성물에 첨가될 수 있다.
이러한 계면활성제를 함유하는 연마 조성물은 Cu 또는 Cu합금, SiN 및 SiO2막과 같은 절연막을 선택적으로 에칭하는 능력을 높이는 것을 가능하게 만든다.
비이온성 계면활성제의 예는 폴리에틸렌글리콜 페닐 에테르와, 에틸렌글리콜 지방 에스테르를 포함한다.
양쪽성 계면활성제의 예는 이미다조리베타인을 포함한다.
양이온 계면활성제의 예는 나트륨 도데실 설페이트를 포함한다.
음이온 계면활성제의 예는 스테아릭 트리메틸 암모늄 클로라이드를 포함한다.
상기한 계면활성제는 2종류 이상의 혼합물의 형태로 이용될 수 있다.
계면활성제는 1몰/리터 이상의 양으로 연마 조성물에 첨가되는 것이 바람직하다. 계면활성제의 첨가량이 1몰/리터 이하이면, Cu 또는 Cu합금과, SiO2와 같은 절연막을 선택적으로 연마하는 능력을 높이는 것이 어렵게 된다. 계면활성제 함유량은 10 내지 100몰/리터가 더욱 바람직하다.
본 발명에 따른 연마 조성물은 연마입자용 분산제를 더 포함할 수 있다. 이러한 분산제의 예는 폴리비닐피롤리돈(PVP)을 포함한다.
연마에 대해 본 발명에 따른 구리를 기초로 한 금속 연마 조성물을 이용하기 위해, 예컨대 도 3에 도시된 기판상에 형성된 Cu막 또는 Cu합금막과, 연마기계가 이용된다. 즉, 이러한 기계에 있어서, 턴 테이블(1)이, 예컨대 천으로 만들어진 연마패드(2)에 의해 덮여진다. 연마 조성물을 공급하기 위한 공급관(3)은 연마패드(2)상에 배열된다. 상부 표면에 지지축(4)을 갖춘 기판홀더(5)가 자유롭게 상하로 움직임과 더불어 자유롭게 회전하도록 연마패드(2)상에 배열된다.
이러한 연마기계에 있어서, 기판(6)이 홀더(5)에 의해 유지되어 연마패드(2)와 대향하는 표면(예컨대, Cu막)을 연마한다. 한편, 상기한 구성을 갖춘 연마 조성물(7)은 공급관(3)으로부터 공급되어, 원하는 부하가 지지축(4)을 통해 기판(6)을 누름으로써 연마패드(2)에 인가된다. 더욱이, 홀더(5)와 턴 테이블(1)이 동일 방향으로 회전되어 기판상의 Cu막이 연마된다.
상기한 바와 같이, 구리를 기초로 한 금속 연마 조성물은 실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖춘 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자, 산화제 및, 물을 구비하여 이루어진다. 따라서, 그 내에 Cu 또는 Cu합금을 담금에 있어서, Cu 또는 Cu합금이 그 내에서 전혀 용해되지 않게 되고, 연마에 있어서 Cu 또는 Cu합금이 실질적인 비율로 연마될 수 있게 된다. 여기서, 실질적인 비율은 통상적인 연마입자만을 함유하는 연마 조성물을 이용하는 경우에 있어서의 비율 만큼 큰 60배 이상의 비율을 의미한다.
즉, 예컨대 도 4a에 도시된 바와 같이 기판(11)상에 비평탄성을 갖춘 Cu막(12)이 형성되고, 미리 준비됨과 더불어 제1유기산(예컨대, 2-퀴놀린 카르복실산), 제2유기산(예컨대, 젖산), 산화제(예컨대, 과산화수소), 연마제 및, 물로 이루어진 구리를 기초로 한 연마 조성물에 기판(11)이 담겨질때, 조성물의 산화제는 구리 수화물(Cu 이온)에 대해 물의 존재하에서 구리와 반응한다. 이 때, 연마 조성물내에 제2유기산(예컨대, 젖산)을 섞음으로써 수화물의 제조가 촉진될 수 있게 된다. 더욱이, 연마 조성물내의 제1유기산(예컨대, 2-퀴놀린 카르복실산)이 도 4b에 도시된 바와 같이 Cu막(12)상에 구리 복합 화합물(13)을 제조하도록 다음의 반응 식으로 나타낸 구리 수화물(Cu 이온)과 반응한다.
다음에, Cu막(12)이 연마패드(2)와 대향하는 방법으로 도 4b에 도시된 기판 홀더(5)상에 거꾸로 그 표면상에 제조된 구리 복합 화합물을 갖춘 Cu막을 유지하도록 도 3에 도시된 연마기계와 연마 조성물이 이용된다. 다음에, 기판이 연마패드(2)에 소정 부하를 인가하도록 지지축(4)에 의해 눌려진다. 더욱이, 홀더(5)와 턴 테이블(1)이 동일 방향으로 회전하는 동안, 연마 조성물이 공급관(3)으로부터 연마패드(2)로 공급된다. 이 때, 상기한 반응식에 의해 Cu 또는 Cu합금의 표면상에 제조된 구리 복합 화합물(13)은 물에 용해되지 않지만, Cu 보다 더 낮은 기계적 강도를 갖는다. 따라서, 도 4c에 도시된 바와 같이 Cu막(12)의 볼록부에대응하는 구리 복합 화합물(13)이 연마패드(2)상에 존재하는 연마입자를 함유하는 연마 조성물에 의해 기계적으로 연마된다.
따라서, 본 발명의 연마 조성물에 따르면, Cu 보다 더 낮은 기계적 강도를 갖춘 구리 복합 화합물이 상기 반응 식에 따라 제1유기산과 구리 수화물로부터 Cu 또는 Cu합금의 표면상에 제조될 때, 젖산과 같은 제2유기산의 혼합은 산화제에 의한 수화물의 촉진을 야기시키고, 결과적으로 연마입자를 함유하는 연마 조성물의 존재하에서 연마되는 부서지기 쉬운 구리 복합 화합물의 제조를 촉진시키는 것을 가능하게 만든다. 이러한 이유에 대해, 통상적인 연마입자만을 함유하는 연마 조성물, 또는 2-퀴놀린 카르복실산과 같은 제1유기산과, 산화제 및, 연마입자를 함유하는 연마 조성물에 의한 것 보다 Cu 또는 Cu합금이 더욱 더 높은 속도에서 연마될 수 있다.
더욱이, Cu 또는 Cu합금이 담그어질 때, 본 발명의 연마 조성물은 Cu 또는 Cu합금의 용해를 야기시키지 않는다. 따라서, Cu의 에칭량이 연마단계등에서의 연마 조성물을 공급하는 시간에 따라 변화되는 문제와 같은 문제들을 회피할 수 있게 된다. 그에 대한 동작은 용이하게 수행될 수 있다.
Cu막 또는 Cu합금막이 도 3에 도시된 연마기계로 연마되는 경우, Cu막 또는 Cu합금막은 연마패드(2)가 그와 (그 위에서 미끄러지게)접촉되는 동안에만 연마된다. 연마패드(2)가 Cu막으로부터 떨어질때, 연마가 즉시 중지된다. 따라서, 연마 후 Cu막 또는 Cu합금막이 더 에칭되는, 소위 오버에칭을 차단하는 것이 가능하다.
본 발명에 따른 연마 조성물에 있어서, 비이온성, 양쪽성, 또는 음이온 계면활성제를 첨가함으로써 연마에 있어서 Cu 또는 Cu합금과, SiO2와 같은 절연막을 선택적으로 연마하는 능력을 높일 수 있게 된다.
다음에 본 발명에 따른 반도체장치의 제조방법을 설명한다.
이러한 반도체장치의 제조방법은,
반도체기판상의 절연막에 비어 필 형상에 대응하는 개구와 배선층의 형상에 대응하는 트렌치로부터 선택된 매립을 위한 적어도 하나의 부재를 형성하는 단계와;상기 부재를 포함하는 상기 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;2-퀴놀린 카르복실산으로 이루어진 제1유기산과, 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 유기산과 수산으로부터 선택된 적어도 하나의 제2유기산, 연마입자, 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 도전성 물질막을 연마함으로써 매립을 위한 상기 부재의 배선층과 비어 필로부터 선택된 적어도 하나의 도전성 부재를 형성하는 단계를 구비하여 이루어진다.
이용될 수 있는 절연막은, 예컨대 실리콘 산화막, 보론이 첨가된 유리막(BPSG막), 또는 인이 첨가된 유리막(PSG막)이다. 이러한 절연막은 실리콘 질화물, 카본, 알루미나, 보론 질화물, 다이아몬드등으로 이루어진 연마정지막으로덮여질 수 있다.
절연막은 3.5 이하의 유전상수를 갖춘 절연재료로 이루어지는 것이 바람직하다. 이러한 유전상수를 갖춘 절연재료의 예는 SiOF, 유기물질 스핀-온(spin-on) 유리, 폴리이미드, 플루오린 첨가 폴리이미드, 폴리테트라플루오로에틸렌, 폴리알릴 에테르 플루오라이드 및, 플루오린 첨가 파릴렌을 포함한다. 이러한 유전상수를 갖춘 절연막을 이용함으로써 구리 또는 구리합금을 구비하고 이러한 절연막에 매립된 배선층과 같은 도전성 물질의 신호-전송-속도를 상승시키는 것이 가능하다.
이용되어질 수 있는 Cu합금은, 예컨대 Cu-Si합금, Cu-Al합금, Cu-Si-Al합금, 또는 Cu-Ag합금이다.
Cu 또는 Cu합금을 구비한 도전성 물질막은 스퍼터링 퇴적, 진공 퇴적, 도금등에 의해 형성되어질 수 있다.
특히, 구리 또는 구리합금을 구비한 도전성 물질막이 스퍼터링 또는 CVD, 또는 무전해도금을 수행함으로써 형성된다.
연마 조성물의 제1유기산과, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물에서와 동일한 산과 동일한 범위가 바람직하다.
연마 조성물의 제2유기산과, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물에서와 동일한 산과 동일한 범위가 바람직하다.
연마 조성물의 연마입자는 실리카, 산화 지르코늄, 세륨 산화물 및, 알루미나로부터 선택된 적어도 하나의 재료로 이루어진다. 연마입자는 콜로이드성 알루미나 단독, 또는 콜로이드성 실리카와 같은 콜로이드성 알루미나와 실리카 입자의혼합물 입자인 것이 특히 바람직하다. 연마입자와 같은 콜로이드성 알루미나를 함유하는 연마 조성물은 구리 또는 구리합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만든다.
연마입자는 0.02 내지 0.1㎛의 평균 1차 입자크기를 갖추고, 구형 또는 실질적으로 구형 형상을 갖추는 것이 바람직하다. 이러한 연마입자를 함유하는 연마 조성물에 의한 연마는 Cu 또는 Cu합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만든다.
구리를 기초로 한 연마 조성물에서와 동일한 방법으로 연마입자 함유량은 1 내지 20중량%가 바람직하고, 2 내지 7중량%가 더욱 바람직하다.
연마 조성물의 산화제와, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물에서와 동일한 작용제와 동일한 범위가 바람직하다.
더욱이, 비이온성, 양쪽성, 양이온, 또는 음이온 계면활성제가 연마 조성물에 첨가될 수 있다.
연마 조성물에 의한 연마는 도 3에 도시된 연마기계에 의해 수행된다.
도 3에 도시된 연마기계를 이용하는 연마처리에 있어서, 연마패드상의 홀더에 의해 유지된 기판을 누르기 위한 부하는 연마 조성물의 조성에 따라 적절히 선택되지만, 예컨대 50 내지 1000g/㎠가 바람직하다.
본 발명에 따라 반도체장치를 제조함에 있어서, 기판상에 퇴적됨과 더불어 트렌치 및 개구부로부터 선택된 매립을 위한 적어도 하나의 부재를 포함하는 절연막상에 도전성 물질막이 형성되기 전에 도전성 장벽층이 형성될 수 있다. 부재를포함하는 절연막상에 이러한 도전성 장벽층의 형성은 Cu막과 같은 도전성 물질막을 형성하고, 트렌치 및 개구로부터 선택됨과 더불어 에치백 처리에 의한 장벽층에 의해 에워싸이는 매립을 위한 적어도 하나의 부재의 배선층과 비어 필로부터 선택된 적어도 하나의 도전성 부재를 형성하는 것을 가능하게 만든다. 결과적으로, 장벽층에 의해 절연막으로 도전성 물질인 Cu의 확산을 방지할 수 있음과 더불어 Cu에 의해 야기된 반도체 기판의 오염을 방지할 수 있게 된다.
장벽층은, 예컨대 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, Co, Zr, ZrN 및 CuTa합금으로부터 선택된 적어도 하나 이상의 층으로 이루어진다. 이러한 도전성 장벽층은 15 내지 50nm의 두께를 갖는 것이 바람직하다.
상기한 바와 같이, 본 발명에 따른 반도체장치의 제조방법에 있어서, 비어 필 형상에 대응하는 개구와 배선층의 형상에 대응하는 트렌치로부터 선택된 매립을 위한 적어도 하나의 부재가 반도체기판상의 절연막상에 먼저 형성되고, 다음에 Cu 또는 Cu합금으로 이루어진 도전성 물질막이 부재를 포함하는 절연막상에 형성된다. 이어서, 실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제, 물 및, 도 3에 도시된 연마기계를 이용하는 것에 의해, 예컨대 절연막의 표면이 노출될때까지 도전성 물질막이 연마된다. 상기한 바와 같이, 그 내에 Cu막 또는 Cu합금막을 담금에 있어 Cu막 또는 Cu합금막은 연마 조성물내에서 전혀 용해될 수 없게 되고, 막을 연마함에 있서 연마 조성물은 높은 비율로 Cu막 또는 Cu합금막을 연마하는 것을 가능하게 만든다.
결과적으로, 연마단계에 있어서 도전성 물질막은 그 표면으로부터 연속적으로 연마되고, 즉 소위 에치백 처리가 수행된다. 따라서, Cu 또는 Cu합금을 구비한 배선층과 비어 필로부터 선택된 적어도 하나의 도전성 부재가 절연막의 트렌치 및 개구로부터 선택된 매립을 위한 적어도 하나의 부재 내부에 형성되어, 도전성 부재의 레벨이 예컨대 절연막의 표면과 동일하게 된다. 에치백 단계 후의 배선층과 같은 도전성 부재는 연마 조성물과 접촉되지만, Cu 또는 Cu합금은 상기한 바와 같이 그 내에서 용해될 수 없게 된다. 따라서, 도전성 부재의 용해(에칭)를 회피하는 것이 가능하다.
따라서, 고정밀도의 매립 배선층과 표면이 평탄한 구조와 같은 도전성 부재를 갖춘 반도체장치를 제조하는 것이 가능하다.
더욱이, 절연막상에 형성된 매립 배선층과 같은 도전성 부재의 표면이 그 위에 구리 복합 화합물을 제조하기 위해 연마 조성물과 접촉되지만, 그 두께는 매우 얇은, 즉 20nm이다. 결과적으로, 구리 복합층이 순수한 Cu의 표면을 노출시키기 위해 제거될 때, 매립 배선층과 같은 도전성 부재를 과도하게 얇게 하는 것이 회피될 수 있다.
그 외에, 예컨대 이러한 금속의 연마된 표면상의 손상을 억제하기 위해, 절연막상에 형성된 Cu막 또는 Cu합금막이 연마될 때, 연마입자로서-알루미나 보다 더 부드러운 콜로이드성 알루미나를 이용하는 것을 가능하게 만든다. 따라서, 배선의 스냅핑을 야기시키는 손상이 없는 그 절연막내에 갖춘 매립 배선층과 같은 고신뢰성의 도전성 부재를 형성하는 것이 가능하다.
더욱이, 연마 조성물이 비이온성, 양쪽성, 양이온, 또는 음이온 계면활성제를 더 함유하면, Cu 또는 Cu합금으로 이루어진 도전성 물질막과, 에치백 단계에서의 SiO2와 같은 절연막을 선택적으로 연마하는 능력을 상승시킬 수 있게 된다. 이는 언더코팅으로서의 절연막을 얇게하는 것을 억제하는 것이 가능하게 되어 높은 브레이크다운 전압을 갖는 반도체장치를 제조한다. 이러한 계면활성제를 함유하는 연마 조성물의 부가적 이용은 에치백 단계 후 세정에서 절연막상에 남겨지는 미세한 도전성 물질과 유기물질과 같은 오염물질을 용이하게 제거하는 것을 가능하게 만든다. 결과적으로, 절연막의 표면상에 유기물질과 남아있는 도전성 물질이 제거된 청정 표면을 갖추고서 반도체장치가 제조될 수 있게 된다.
이하, 본 발명에 따른 2중 물결무늬 구조의 배선을 갖춘 반도체장치를 제조하기 위한 방법을 설명한다.
이러한 반도체장치의 제조방법은,
반도체기판상의 절연막에 배선층 형상에 대응하는 트렌치를 형성하고, 트렌치의 바닥 부분에 위치한 절연막 부분에서 반도체기판의 표면에 도달되는 개구를 형성하는 단계와;
트렌치와 개구를 포함하는 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;
실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 도전성 물질막을 연마함으로써 개구 및 트렌치에 2중 물결무늬 구조를 갖춘 배선을 형성하는 단계를 구비하여 이루어진다.
개구가 위치한 반도체기판의 표면상에 기판의 도전형과 동일한 도전형 또는 기판의 도전형에 대해 반대 도전형의 확산층을 형성하는 것을 허용할 수 있다. 전자의 확산층은 기판-바이어스를 위해 이용될 수 있고, 후자의 확산층은 배선층으로서 이용될 수 있다.
이용될 수 있는 절연막은, 예컨대 실리콘 산화막, 보론 첨가 유리막(PSG막), 또는 인 첨가 유리막(PSG막)이다. 이러한 절연막은 실리콘 질화물, 카본, 알루미나, 보론 질화물, 다이아몬드등으로 이루어진 연마정지막으로 덮여질 수 있다.
절연막은 3.5 이하의 유전상수를 갖춘 상기한 절연재료로 이루어지는 것이 바람직하다. 이러한 유전상수를 갖춘 절연막을 이용함으로써 2중 물결무늬를 갖춤과 더불어 이러한 절연막에 매립된 구리 또는 구리합금으로 이루어진 배선층의 신호-전송-속도를 상승시키는 것이 가능하다.
절연막에 트렌치나 개구를 만들기 위해, 다음이 채택될 수 있다.
(1) 배선층의 형상에 대응하는 트렌치가 선택적 에칭기술에 의해 절연막에 만들어지고, 이 때 반도체기판의 표면에 도달하는 개구를 만들기 위해 트렌치의 바닥이 부분적이면서 선택적으로 에칭되고, 또는
(2) 홀의 바닥으로부터 기판의 표면까지의 길이가 후술하는 트렌치의 깊이에 대응하는 방법으로 선택적 에칭기술에 의해 홀이 절연막에 형성되고, 이 때 홀을 갖춘 절연막이 배선층의 형상에 대응하는 트렌치를 만들도록 선택적으로 에칭됨과 더불어 홀 바닥의 절연막 부분을 동시에 제거한다.
이용되어질 수 있는 Cu합금은, 예컨대 Cu-Si합금, Cu-Al합금, Cu-Si-Al합금, 또는 Cu-Ag합금이다.
Cu 또는 Cu합금을 구비한 도전성 물질막은 스퍼터링 퇴적, 진공 퇴적, 무전해도금등에 의해 형성되어질 수 있다. 특히, 구리 또는 구리합금을 구비한 도전성 물질막이 스퍼터링 또는 CVD, 또는 무전해도금을 수행함으로써 형성된다.
연마 조성물의 제1유기산과, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물과 그 내의 함유량에서와 동일한 제1산이 바람직하다.
연마 조성물의 제2유기산과, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물과 그 내의 함유량에서와 동일한 제2산이 바람직하다.
연마 조성물의 연마입자는 실리카, 산화 지르코늄, 세륨 산화물 및, 알루미나로부터 선택된 적어도 하나의 재료로 이루어진다. 콜로이드성 알루미나 단독, 또는 콜로이드성 실리카와 같은 콜로이드성 알루미나와 실리카 입자의 혼합물 입자인 것이 특히 바람직하다. 연마입자와 같은 콜로이드성 알루미나를 함유하는 연마 조성물은 구리 또는 구리합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만든다.
연마입자는 0.02 내지 0.1㎛의 평균 1차 입자크기를 갖추고, 구형 또는 실질적으로 구형 형상을 갖추는 것이 바람직하다. 이러한 연마입자를 함유하는 연마 조성물에 의한 연마는 Cu 또는 Cu합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만든다.
상기한 구리를 기초로 한 연마 조성물에서와 동일한 방법으로 연마입자 함유량은 1 내지 20중량%가 바람직하고, 2 내지 7중량%가 더욱 바람직하다.
연마 조성물의 산화제와, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물에서와 동일한 산화제가 바람직하다.
더욱이, 비이온성, 양쪽성, 양이온, 또는 음이온 계면활성제가 연마 조성물에 첨가될 수 있다.
연마 조성물에 의한 연마는, 예컨대 도 3에 도시된 연마기계에 의해 수행된다.
도 3에 도시된 연마기계를 이용하는 연마처리에 있어서, 연마패드에 대해 기판홀더에 의해 유지된 기판을 누르기 위한 부하는 적절히 선택될 수 있지만, 예컨대 50 내지 1000g/㎠가 바람직하다.
본 발명에 따라 반도체장치를 제조함에 있어서, 트렌치 및 개구부를 포함하는 기판상의 절연막상에 도전성 물질막이 형성되기 전에 도전성 장벽층이 형성될 수 있다.
절연막상의 도전성 장벽층이 트렌치 또는 개구를 포함함으로써, 2중 물결무늬 구조를 갖춘 배선이 Cu막과 같은 도전성 물질막의 형성과 에치백에 의해 도전성 장벽층에 의해 에워싸인 트렌치 또는 개구에 형성될 수 있다. 결과적으로, 도전성물질인 Cu의 절연막으로의 확산이 도전성 장벽층에 의해 차단되어, Cu에 의한 오염으로부터 반도체 기판이 보호된다.
도전성 장벽층은, 예컨대 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, Co, Zr, ZrN 및 CuTa합금으로부터 선택된 적어도 하나 이상의 층으로 이루어진다. 이러한 도전성 장벽층은 15 내지 50nm의 두께를 갖는 것이 바람직하다.
본 발명에 따른 상기한 반도체장치의 제조방법은, 절연막의 표면이 노출될때까지 도전성 물질막을 연마하기 위해, 반도체기판상의 절연막에 배선층 형상에 대응하는 트렌치를 형성하고, 트렌치의 바닥 부분에 위치한 절연막 부분에서 반도체기판의 표면에 도달되는 개구를 형성하는 단계와; 트렌치와 개구를 포함하는 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및; 실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 단계와, 예컨대 도 3에 도시된 연마기계로 이루어진다.
Cu막 또는 Cu합금막이 연마 조성물에 담그어질때, Cu막 또는 Cu합금막은 전혀 용해되지 않는다. Cu막 또는 Cu합금막이 연마 조성물로 연마될 때, 도전성 물질막은 고속으로 연마될 수 있다.
결과적으로, 연마단계에 있어서 도전성 물질막은 그 표면으로부터 연속적으로 연마되고, 즉 소위 에치백이 수행된다. 이러한 이유로 인해, 2중 물결무늬 구조를 갖춘 배선은 절연막의 표면과 동일한 레벨로 절연막 내의 트렌치 및 개구 내부에 형성될 수 있다. 에치백 단계 후의 배선이 연마 조성물과 접촉되지만, Cu 또는 Cu합금은 연마 조성물에서 용해되지 않아 배선의 용해(에칭)가 회피된다.
따라서, 고정밀도를 갖는 2중 물결무늬 구조의 배선을 갖춘 반도체장치를 제조하는 것이 가능하다.
절연막에 형성된 배선의 표면이 구리 복합 화합물을 제조하기 위해 연마 조성물과 접촉된다. 그 두께는 매우 얇은, 즉 20nm이다. 따라서, 구리 복합층이 순수한 Cu의 표면을 노출시키기 위해 제거될 때, 배선을 과도하게 얇게하는 것이 회피될 수 있다.
예컨대, 기판상에 퇴적된 구리 또는 구리합금의 금속막이 연마될 때, 금속의 연마된 표면의 손상의 발생이 연마입자로서-알루미나 보다 더 부드러운 콜로이드성 알루미나를 이용함으로써 회피될 수 있다. 결과적으로, 배선의 스냅핑의 결과일 수 있는 손상이 없는 것을 갖춘 2중 물결무늬 구조의 신뢰성 있는 배선을 형성할 수 있게 된다.
비이온성, 양쪽성, 양이온, 또는 음이온 계면활성제를 더 함유하는 연마 조성물을 이용하면, 하부 절연막이 얇아지는 것을 억제하고, 높은 브레이크다운 전압을 갖춘 반도체장치를 제조하며, 에치백 단계후 세정에서 절연막상에 남아 있는 미세 도전성 물질 및 유기물질과 같은 오염물을 용이하게 제거할 수 있게 된다.
이하, 본 발명에 따른 다층 배선구조를 갖춘 반도체장치의 제조방법을 설명한다.
반도체장치를 제조하기 위한 이러한 방법은,
반도체기판상의 제1절연막에 제1비어 필 형상에 대응하는 적어도 제1개구를 형성하는 단계와;
개구를 포함하는 제1절연막상에 구리 또는 구리합금을 구비하는 제1도전성 물질막을 형성하는 단계;
실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 제1도전성 물질막을 연마함으로써 제1개구에 제1비어 필을 형성하는 단계;
제1비어 필을 포함하는 제1절연막상에 제2절연막을 형성하는 단계;
제2절연막에서 적어도 제1비어 필에 도달하는 제2비어 필 형상에 대응하는 제2개구를 형성하는 단계;
제2개구를 포함하는 제2절연막상에 구리 또는 구리합금을 구비하는 제2도전성 물질막을 형성하는 단계 및;
실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 제2도전성 물질막을 연마함으로써 제2개구에 제2비어 필을 형성하는 단계를 구비하여 이루어진다.
제1비어 필이 위치한 반도체기판의 표면에 기판의 도전형과 동일한 도전형 또는 기판의 도전형에 대해 반대 도전형의 확산층을 형성하는 것을 허용할 수 있다. 전자의 확산층은 기판-바이어스를 위해 이용될 수 있고, 후자의 확산층은 배선층으로서 이용될 수 있다.
제1 및 제2절연막으로서, 예컨대 실리콘 산화막, 보론 첨가 유리막(PSG막), 인 첨가 유리막(PSG막)등이 이용될 수 있다. 제2절연막의 표면은 실리콘 질화물, 카본, 알루미나, 보론 질화물, 다이아몬드등으로 이루어진 절연 연마정지막으로 덮여진다.
제1 및 제2절연막의 적어도 하나는 3.5 이하의 유전상수를 갖춘 상기한 절연재료로 이루어지는 것이 바람직하다.
이용되어질 수 있는 Cu합금은, 예컨대 Cu-Si합금, Cu-Al합금, Cu-Si-Al합금, 또는 Cu-Ag합금이다.
Cu 또는 Cu합금을 구비한 제1 및 제2도전성 물질막은 스퍼터링 퇴적, 진공 퇴적, 무전해도금등에 의해 형성되어질 수 있다. 특히, 구리 또는 구리합금을 구비한 도전성 물질막이 스퍼터링 또는 CVD, 또는 무전해도금을 수행함으로써 형성된다.
제1 및 제2연마 조성물의 제1유기산과, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물과 그 내의 함유량의 제1산과 동일한 것이 바람직하다.
제1 및 제2연마 조성물의 제2유기산과, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물과 그 내의 함유량의 제2산과 동일한 것이 바람직하다.
제1 및 제2연마 조성물의 연마입자는 실리카, 산화 지르코늄, 세륨 산화물 및, 알루미나로부터 선택된 적어도 하나로 이루어진다. 콜로이드성 알루미나 단독, 또는 콜로이드성 실리카와 같은 콜로이드성 알루미나와 실리카 입자의 혼합물 입자인 것이 특히 바람직하다. 연마입자와 같은 콜로이드성 알루미나를 함유하는 연마 조성물은 구리 또는 구리합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만든다.
연마입자는 0.02 내지 0.1㎛의 평균 1차 입자크기를 갖추고, 구형 또는 실질적으로 구형 형상을 갖추는 것이 바람직하다. 이러한 연마입자를 함유하는 연마 조성물에 의한 연마는 Cu 또는 Cu합금의 연마된 표면의 대미지를 억제하는 것을 가능하게 만든다.
상기한 구리를 기초로 한 연마 조성물에서와 동일한 방법으로 연마입자 함유량은 1 내지 20중량%가 바람직하고, 2 내지 7중량%가 더욱 바람직하다.
제1 및 제2연마 조성물의 산화제와, 그 내의 함유량은 상기한 구리를 기초로 한 연마 조성물 및 그 내의 함유량과 동일한 산화제가 바람직하다.
더욱이, 비이온성, 양쪽성, 양이온, 또는 음이온 계면활성제가 제1 및 제2연마 조성물에 첨가될 수 있다.
제1 및 제2연마 조성물에 의한 연마는, 예컨대 도 3에 도시된 연마기계를 이용하여 수행된다.
도 3에 도시된 연마기계를 이용하는 연마처리에 있어서, 연마패드에 대해 기판홀더에 의해 유지된 기판을 누르기 위한 부하는 적절히 선택될 수 있지만, 예컨대 50 내지 1000g/㎠가 바람직하다.
제1 및 제2연마 조성물은 그 구성성분과 구성성분의 비가 같거나 다르다.
이하에서 설명하는 단계가 본 발명에 따른 반도체장치의 제조방법에 부가될 수 있다
(1) 제1배선층의 형상에 대응하는 제1트렌치가 제1절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 제1도전성 물질막이 제1트렌치와 제1개구를 포함하는 제1절연막상에 형성된 후, 제1연마 조성물이 제1도전성 물질막을 연마하도록 이용됨으로써 제1개구에 제1비어 필 및 제1트렌치에 제1배선층을 만드는 단계.
(2) 제2배선층의 형상에 대응하는 제2트렌치가 제2절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 제2도전성 물질막이 제2트렌치와 제2개구를 포함하는 제2절연막상에 형성된 후, 제2연마 조성물이 제2도전성 물질막을 연마하도록 이용됨으로써 제2개구에 제2비어 필 및 제2트렌치에 제2배선층을 만드는 단계.
(3) 제1배선층의 형상에 대응하는 제1트렌치가 제1절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 제1도전성 물질막이 제1트렌치와 제1개구를 포함하는 제1절연막상에 형성된 후, 제1연마 조성물이 제1도전성 물질막을 연마하도록 이용됨으로써 제1개구에 제1비어 필 및 제1트렌치에 제1배선층을 만들고, 제2배선층의 형상에 대응하는 제2트렌치가 제2절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 제2도전성 물질막이 제2트렌치와 제2개구를 포함하는 제2절연막상에 형성된 후, 제2연마 조성물이 제2도전성 물질막을 연마하도록 이용됨으로써 제2개구에 제2비어 필 및 제2트렌치에 제2배선층을 만드는 단계.
(4) 제1배선층의 형상에 대응하는 제1트렌치가 제1절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 제1도전성 물질막이 제1트렌치와 제1개구를 포함하는 제1절연막상에 형성된 후, 제1연마 조성물이 제1도전성 물질막을 연마하도록 이용됨으로써 제1개구에 제1비어 필 및 제1트렌치에 제1배선층을 만들고, 제1배선층에 도달하는 제3비어 필의 형상에 대응하는 제2개구가 제2절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 제2도전성 물질막이 제3개구와 제2개구를 포함하는 제2절연막상에 형성된 후, 제2연마 조성물이 제2도전성 물질막을 연마하도록 이용됨으로써 제2개구에 제2비어 필 및 제3개구에 제3비어 필을 만드는 단계.
본 발명에 따라 반도체장치를 제조함에 있어서, 제1도전성 물질막이 제1개구(그리고 제1트렌치)를 포함하는 제1절연막상에 형성되기 전, 또는 제2도전성 물질막이 제2개구(그리고 제2트렌치)를 포함하는 제2절연막상에 형성되기 전에 도전성 장벽층이 형성될 수 있다. 개구(그리고 트렌치)를 포함하는 절연막상에 이러한 도전성 장벽층을 형성하는 것에 의해 비어 필이 Cu막과 같은 도전성 물질막의 형성과 에치백에 의해 도전성 장벽층에 의해 에워싸인 개구에 형성될 수 있다. 결과적으로, 도전성 물질인 Cu의 절연막으로의 확산이 도전성 장벽층에 의해 차단되어, Cu에 의한 오염으로부터 반도체기판이 보호된다.
도전성 장벽층은, 예컨대 TiN, Ti, Nb, W, WN, TaN, Ta, Co, Zr, ZrN 및CuTa합금으로부터 선택된 적어도 하나 이상의 층으로 이루어진다. 이러한 도전성 장벽층은 15 내지 50nm의 두께를 갖는 것이 바람직하다.
제1절연막상에 제1배선층을 형성하기 위한 상기한 방법 (1), (3) 및 (4)의 경우에 있어서, 실리콘 질화물과 질소 첨가 실리콘 산화물로부터 선택된 적어도 하나의 절연물질을 구비하는 장벽층은 제1배선층의 형성 후이면서 제2절연막의 형성전에 제1배선층을 포함하는 제1절연막상에 형성될 수 있다. 장벽층의 두께는 50 내지 200㎛가 바람직하다. 이러한 장벽층이 Cu 또는 Cu합금을 구비하는 제1배선층의 노출된 표면을 덮을 수 있기 때문에, 이러한 제1배선층의 구리 또는 구리합금이 제2절연막을 통해 제1절연막으로 되돌아가고, 이 때 기판을 오염시키도록 반도체 기판으로 확산되는 현상을 방지할 수 있다. 절연 물질을 구비한 장벽층은 제2절연막에 만들어진 제2비어 필(그리고 제2배선층)로부터 그 아래의 제1절연막으로 구리 또는 구리합금이 확산되는 것을 방지한다. 결과적으로, 제2개구(그리고 제2트렌치)로 구리 또는 구리합금이 확산되는 것을 방지하기 위해 제2절연막상에 상기한 도전성 장벽층의 형성을 생략할 수 있다.
제1절연막상에 제1배선층을 형성하기 위한 상기한 방법 (1), (3), 및 (4)의 경우에 있어서, 예컨대 TiN, Ti, Nb, W, WN, TaN, TaSiN, Ta, Co, Zr, ZrN 및 CuTa합금으로부터 선택된 적어도 하나 이상의 층을 구비한 적어도 하나 이상의 도전성 장벽층을 형성하는 것을 허용할 수 있다.
본 발명에 따른 반도체장치의 제조방법에 의하면, 구리 및 구리합금을 구비하면서 반도체기판의 표면에 도달하는 적어도 고정밀 제1비어 필을 제1절연막에 형성하고, 구리 및 구리합금을 구비하면서 제1비어 필에 연결되는 적어도 고정밀 비어 필을 제2절연막에 형성하는 것이 가능하다. 결과적으로, 구리 및 구리합금을 구비한 다층 배선구조를 갖춘 반도체장치를 얻을 수 있게 된다.
이하, 본 실시예를 상세히 설명한다.
실시예 1
Cu막이 스퍼터링방법에 의해 기판상에 먼저 퇴적된다. 이어서, 도 3에 도시된 연마기계의 기판홀더(5)에 의해 기판이 유지되어, 퇴적된 Cu막이 연마패드(2)와 대향한다. 이 때, 연마패드(2)에 500g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000/SUBA400]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm 및 103rpm의 비율로 회전하는 동안, 연마 조성물이 20ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, 기판(21)상에 퇴적된 Cu막이 연마된다. 이러한 연마 조성물에 따라 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.2중량%를 함유하는 순수를 구비한 조성물이 이용된다.
연마단계에서 Cu막을 연마하는 비율이 측정되어졌다. 결과적으로, 5nm/분 이었다. 연마 후의 Cu막의 표면이 또한 광학 현미경으로 관찰되었고, 그에 따라 암시야의 500배율에서 20nm 이상의 깊이를 갖춘 손상의 발생은 관찰되지 않았다.
실시예 2
Cu막이 스퍼터링방법에 의해 기판상에 먼저 퇴적된다. 이어서, 도 3에 도시된 연마기계의 기판홀더(5)에 의해 기판이 유지되어, 퇴적된 Cu막이 연마패드(2)와 대향한다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000/SUBA400]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 반대 방향으로 100rpm 및 103rpm의 비율로 회전하는 동안, 연마 조성물이 20ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, 기판(21)상에 퇴적된 Cu막이 연마된다. 이러한 연마 조성물에 따라 2-퀴놀린 카르복실산의 0.6중량%와, 과산화수소의 13중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.2중량% 및, 콜로이드성 실리카의 4.4중량%를 함유하는 순수를 구비한 조성물이 이용된다.
비교예 1
연마 조성물이 2-퀴놀린 카르복실산의 0.6중량%와, 과산화수소의 13중량%, 30nm의 평균 1차 입자 크기를 갖춘- 알루미나의 1.2중량% 및, 콜로이드성 실리카의 4.4중량%를 함유하는 순수를 구비한 조성물을 이용한 것을 제외허고는 Cu막이 실시예 1과 동일한 방법으로 연마된다.
실시예 2와 비교예 1에서의 Cu막 연마 비율을 측정하였다. 결과적으로, 실시예 2에서의 Cu막 연마 비율은 42nm/분 이었고, 비교예 1에서는 50nm/분 이었다.
방사된 레이저빔에서의 산란으로부터 스크래치의 수 만을 카운팅하는 현미경 기능을 갖춘 스크래치 평가장치[상품명: 텐콜 주식회사(Tencall Co., Ltd.]를 이용하면, 각각의 50 위치에 있어서 0.2㎛ 이하의 크기를 갖춘 스크래치의 수가 실시예1과 비교예 1에서의 연마 후 기판의 Cu표면의 1㎟에서 측정되었다. 결과적으로, 비교예 1에서 전체 스크래치 수는 50 위치에서 148개 이었고, 실시예 2에서는 50 위치에서 4개 이었다.
따라서, Cu막 연마 비율은 연마입자로서-알루미나를 이용하는 비교예 1의 연마 조성물에서 보다 연마입자로서 콜로이드성 알루미나를 이용하는 실시예 2의 연마 조성물에서 무엇인가 나쁘지만, 실시예 2에서 배선의 스냅핑으로 야기되는 손상의 발생이 비교예 1과 비교하여 현저하게 감소된다는 것을 것을 알 수 있다.
실시예 3
Cu막이 스퍼터링방법에 의해 기판상에 먼저 퇴적된다. 이어서, 도 3에 도시된 연마기계의 기판홀더(5)에 의해 기판이 유지되어, 퇴적된 Al막이 연마패드(2)와 대향한다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000/SUBA400]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm 및 103rpm의 비율로 회전하는 동안, 연마 조성물이 20ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, 기판(21)상에 퇴적된 Al막이 연마된다. 이러한 연마 조성물에 따르면, 수산화 트리메틸암모늄의 1.2중량%와, 과산화수소의 0.5중량% 및, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 4중량%를 함유하는 순수를 구비한 조성물이 이용된다.
연마단계에서 Al막을 연마하는 비율이 측정되어졌다. 결과적으로, 70nm/분이었다. 연마 후의 Al막의 표면이 또한 광학 현미경으로 관찰되었고, 그에 따라 암시야의 500배율에서 20nm 이상의 깊이를 갖춘 손상의 발생은 관찰되지 않았다.
실시예 4
W막이 스퍼터링방법에 의해 기판상에 먼저 퇴적된다. 이어서, 도 3에 도시된 연마기계의 기판홀더(5)에 의해 기판이 유지되어, 퇴적된 Cu막이 연마패드(2)와 대향한다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000/SUBA400]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm 및 103rpm의 비율로 회전하는 동안, 연마 조성물이 20ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, 기판(21)상에 퇴적된 W막이 연마된다. 이러한 연마 조성물에 따라 염화제2철의 0.1중량%와, 과산화수소의 4중량% 및, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 0.07중량%를 함유하는 순수를 구비한 조성물이 이용된다.
연마단계에서 W막을 연마하는 비율이 측정되어졌다. 결과적으로, 50nm/분 이었다. 연마 후의 W막의 표면이 또한 광학 현미경으로 관찰되었고, 그에 따라 암시야의 500배율에서 20nm 이상의 깊이를 갖춘 손상의 발생은 관찰되지 않았다.
실시예 5
도 5a에 도시된 바와 같이, 층간 유전체로서의 SiO2막이, 예컨대 1000nm의 두께를 갖추고서 표면에 도시되지 않은 소스 및 드레인과 같은 확산영역이 형성된실리콘기판(21)상에 CVD법에 의해 먼저 퇴적된다. 그 후, 500nm의 깊이와 배선층에 대응하는 형상을 갖춘 다수의 트렌치(23)가 포토에칭 기술에 의해 SiO2막(22)에 형성된다. 이어서, 도 5b에 도시된 바와 같이, 15nm 두께의 TiN의 도전성 장벽층(24)과 600nm 두께의 Cu막(25)이 트렌치(23)를 포함하는 SiO2막(22)상에 이러한 순서로 퇴적된다.
다음에, 도 5b에 도시된 기판(21)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 유지되어 배선형성 표면이 연마패드(2)와 대향한다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000/SUBA400]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm 및 103rpm의 비율로 회전하는 동안, 연마 조성물이 20ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막의 표면이 노출될때까지 기판(21)상에 퇴적된 Cu막(25)과 장벽층(24)이 연마된다. 이러한 연마 조성물에 따라 2-퀴놀린 카르복실산의 0.6중량%와, 과산화수소의 13중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.2중량% 및, 콜로이드성 실리카의 4.4중량%를 함유하는 순수를 구비한 조성물이 이용된다. 이러한 연마단계에서, 연마 조성물이 Cu막과 접촉될 때, 조성물은 Cu막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 80nm/분이었다. 따라서, 연마단계에 있어서, 도 5b에 도시된 볼록한 Cu막은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(24)이 더 연마된다. 즉, 에치백처리가 수행된다. 결과적으로, 도 5c에 도시된 바와 같이, 트렌치(23) 내부에 장벽층(24)만이 남고, 부가적으로 장벽층(24)으로 덮여진 트렌치(23)의 내부에 SiO2막(22)의 표면과 동일한 레벨을 갖춤과 더불어 암시야의 500배율에서 20nm 이상의 깊이의 손상을 갖추지 않은 매립 Cu배선층(26)이 형성된다.
연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된 후, Cu막(26)이 연마 조성물과 접촉됨에도 불구하고 에칭은 진행되지 않는다.
실시예 6
도 3에 도시된 연마기계와 연마 조성물을 이용하면, Cu막이 퇴적된 실리콘 웨이퍼는 기판홀더(5)에 의해 거꾸로 유지되어, Cu막은 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000/SUBA400]와 대향하고, 이 때 웨이퍼가 연마패드(2)에 500g/㎠의 부하를 인가하기 위해 축(4)을 지지함으로써 연마패드(2)에 대해 눌려지게 된다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 103rpm 및 100rpm의 회전 비율로 회전하는 동안, 그를 기초로 한 연마 조성물이 20ml/분의 속도로 Cu막을 연마하기 위해 공급관(3)으로부터 연마패드(2)로 공급된다.
이용된 구리를 기초로 한 금속 연마 조성물은 2-퀴놀린 카르복실산(퀴날딘산)과, 젖산, 암모늄 도데실 설페이트, 폴리비닐 피롤리돈(PVP), 과산화수소, 콜로이드성 실리카, 20nm의 평균 1차 입자크기를 갖춘 콜로이드성 알루미나 및, 물이 이하 설명하는 표 1에 도시된 비율로 혼합된 조성물이다.
더욱이, 그 표면상에 산화막이 성장된 실리콘 웨이퍼가 연마 대상물인 것을 제외하고, Cu막을 위한 조건하에서와 동일한 방법으로 산화막이 5분 동안 연마된다.
더욱이, 그 표면상에 실리콘질화막(SiN막)이 성장된 실리콘 웨이퍼가 연마 대상물인 것을 제외하고, Cu막을 위한 조건하에서와 동일한 방법으로 SiN막이 5분 동안 연마된다.
이러한 연마처리에 있어서, Cu막과, 산화막 및, SiN막의 연마율이 측정되었다.
이러한 연마율로부터 산화막에 대한 Cu막의 선택율과, SiN막에 대한 Cu막의 선택율이 또한 계산 되었다. 이러한 결과는 이하 설명하는 표 1에 도시된다.
실시예 7 내지 11
구리를 기초로 한 금속 연마 조성물을 제외하고, 실시예 6과 동일한 방법으로 실리콘 웨이퍼상의 Cu막과, 산화막 및, SiN막이 각각 연마되고, 여기서 이용된 혼합물은 2-퀴놀린 카르복실산(퀴날딘산)과, 암모늄 도데실설페이트, 폴리비닐 피롤리돈(PVP), 과산화수소, 콜로이드성 실리카, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나 및, 물이 이하 설명하는 표 1에 나타난 비율로 혼합된다. 여기서, 이러한 막의 연마율이 측정되었다. 이러한 연마율로부터 산화막에 대한 Cu막의 선택율과, SiN막에 대한 Cu막의 선택율이 또한 계산되었다. 이러한 결과는 이하 설명하는 표 1에 도시된다.
비교예 2
구리를 기초로 한 금속 연마 조성물을 제외하고, 실시예 6과 동일한 방법으로 실리콘 웨이퍼상의 Cu막과, 산화막 및, SiN막이 각각 연마되고, 표 1에 나타난 비율을 갖는다. 여기서, 이러한 막의 연마율이 측정되었다. 이러한 연마율로부터 산화막에 대한 Cu막의 선택율과, SiN막에 대한 Cu막의 선택율이 또한 계산되었다. 이러한 결과는 이하 설명하는 표 1에 도시된다.
(이하여백)
표 1로부터 명백히 알 수 있는 바와 같이, 구리 연마율은 더 크고, 산화막에 대한 Cu막의 선택율과, SiN막에 대한 Cu막의 선택율이 실시예 7 내지 11에서 또한 크며, 이는 유기산으로서 2-퀴놀린 카르복실산(퀴날딘산)만을 이용하는 것 보다 제1유기산으로서 2-퀴놀린 카르복실산(퀴날딘산)과, 산화제로서 과산화수소, 연마입자로서 콜로이드성 실리카 및 콜로이드성 알루미나, 물 및, 더욱이 제2유기산으로서 젖산을 구비한다.
한편, 유기산으로서 젖산만을 이용하는 비교예 2의 연마 조성물은 Cu의 높은 연마율을 갖지만, 이러한 조성물에 의해 야기된 연마는 주로 화학적 에칭을 기초로 한다. 따라서, 연마기계에 의한 연마 후, Cu의 에칭이 진행된다. 결과적으로, 이러한 연마 조성물이 Cu의 에치백 처리에 적용됨에도 불구하고, 높은 정확도를 갖는 매립배선을 형성하는 것이 어렵게 된다.
실시예 12
구리를 기초로 한 금속 연마 조성물을 제외하고, 실시예 6과 동일한 방법으로 실리콘 웨이퍼상의 Cu막과, 산화막 및, SiN막이 각각 연마되고, 여기서 혼합물은 2-퀴놀린 카르복실산(퀴날딘산)의 0.67중량%와, 수산의 0.14중량%, 암모늄 도데실설페이트의 0.57중량%, 폴리비닐 피롤리돈(PVP)의 0.4중량%, 과산화수소의 13.3중량%, 콜로이드성 실리카의 4.4중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및, 물이 균형을 이루어 구비된다. 이러한 막의 연마율이 측정되었다. 산화막에 대한 Cu막의 선택율과, SiN막에 대한 Cu막의 선택율이 이러한 연마율로부터 얻어졌다.
결과적으로, 구리, 산화막, SiN막의 연마율은 각각 170nm/분, 5nm/분, 2nm/분이었다. 산화막에 대한 Cu막의 선택율은 34이었고, SiN막에 대한 Cu막의 선택율은 85이었다. 따라서, 구리의 연마율은 크고, 더욱이 산화막에 대한 Cu막의 선택율과, SiN막에 대한 Cu막의 선택율은 크다는 것을 알 수 있었다.
실시예 13
도 5a에 도시된 바와 같이, 층간 유전체로서의 SiO2막이, 예컨대 1000nm의 두께를 갖추고서 표면에 도시되지 않은 소스 및 드레인과 같은 확산영역이 형성된 실리콘기판(21)상에 CVD법에 의해 먼저 퇴적된다. 그 후, 500nm의 깊이와 배선층에 대응하는 형상을 갖춘 다수의 트렌치(23)가 포토에칭 기술에 의해 SiO2막(22)내에 형성된다. 이어서, 도 5b에 도시된 바와 같이, 15nm 두께의 TiN의 도전성 장벽층(24)과 600nm 두께의 Cu막(25)이 트렌치(23)를 포함하는 SiO2막(22)상에 이러한 순서로 퇴적된다.
다음에, 도 5b에 도시된 기판(21)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 유지된다. 이 때, 연마패드(2)에 500g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 103rpm 및 100rpm의 비율로 각각 회전하는 동안, 구리를 기초로 한 금속 연마 조성물이 50ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막의 표면이 노출될때까지 기판(21)상에 퇴적된 Cu막(25)과 장벽층(24)이 연마된다. 이러한 구리를 기초로 한 금속 연마 조성물에 따라 2-퀴놀린 카르복실산의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%, 폴리비닐피롤리돈의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 Cu막과 접촉될 때, 조성물은 Cu막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 605nm/분이었다. 따라서, 연마단계에 있어서, 도 5b에 도시된 볼록한 Cu막은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(24)이 더 연마된다. 즉, 에치백처리가 수행된다. 결과적으로, 도 5c에 도시된 바와 같이, 트렌치(23) 내부에 장벽층(24)이 남고, 부가적으로 장벽층(24)으로 덮여진 트렌치(23)의 내부에 SiO2막(22)의 표면과 동일한 레벨을 갖춘 매립 Cu배선층(26)이 형성된다.
더욱이, 그 표면에 아주 적은 손상을 갖춘 매립 Cu배선(26)이 연마입자로서 콜로이드성 알루미나와 콜로이드성 실리카의 혼합물을 이용함으로써 형성된다.
더욱이, 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된 후, Cu배선막(26)이 연마 조성물과 접촉됨에도 불구하고 용해(에칭)는 야기되지 않는다.
실시예 14
층간 유전체로서의 SiO2막이, 예컨대 1000nm의 두께를 갖추고서 표면에 도시되지 않은 소스 및 드레인과 같은 확산영역이 형성된 실리콘기판상에 CVD법에 의해 먼저 퇴적된다. 그 후, 500nm의 깊이와 배선층에 대응하는 형상을 갖춘 다수의 트렌치가 포토에칭 기술에 의해 SiO2막(22)내에 형성된다. 이어서, 15nm 두께의 TiN의 도전성 장벽층과 600nm 두께의 Cu막이 트렌치를 포함하는 SiO2막상에 이러한 순서로 퇴적된다.
다음에, 기판(21)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 유지된다. 이 때, 연마패드(2)에 500g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 IC1000]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 103rpm 및 100rpm의 비율로 회전하는 동안, 연마 조성물이 50ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막의 표면이 노출될때까지 기판(21)상에 퇴적된 Cu막과 장벽층이 연마된다. 이러한 구리를 기초로 한 금속 연마 조성물에 따라 2-퀴놀린 카르복실산의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%, 폴리비닐피롤리돈의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 Cu막과 접촉될 때, 조성물은 Cu막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 1200nm/분이었다. 따라서, 연마단계에 있어서, 볼록한 Cu막은 연마패드와기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층이 더 연마된다. 즉, 에치백처리가 수행된다. 결과적으로, 트렌치 내부에 장벽층이 남고, 부가적으로 장벽층으로 덮여진 트렌치의 내부에 SiO2막의 표면과 동일한 레벨을 갖춘 매립 배선층이 형성된다.
더욱이, 상기한 조성물의 구리를 기초로 한 금속 연마 조성물은 SiO2에 대한 Cu의 높은 연마 선택성을 갖음으로써 에치백 단계에서 SiO2막(층간 유전체)을 얇게 하는 것을 방지하는 것을 가능하게 한다.
더욱이, 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된 후, Cu배선막이 연마 조성물과 접촉됨에도 불구하고 용해(에칭)는 야기되지 않는다.
다음에, 매립 배선층이 형성된 기판이 순수를 이용하는 초음파세정을 받는다. 이러한 세정은 SiO2막(층간 유전체)의 표면상에 남은 Cu의 연마된 조각과, Cu복합물의 연마된 조각 및, 2-퀴놀린 카르복실산과 젖산과 같은 유기산을 제거하는 것을 가능하게 하여, SiO2막의 표면을 깨끗하게 한다.
따라서, 실시예 14에 따르면, Cu배선층이 층간 유전체의 표면과 동일한 레벨을 갖추도록 트렌치 내부에 층간 유전체의 깊이와 동일한 두께를 갖춘 매립 Cu배선층을 형성하고, 배선층이 형성된 기판이 표면을 평탄하게 한다. Cu배선층(26)은 구리의 확산에 대항하는 장벽 능력을 갖춘 TiN층과 같은 장벽층(24)을 통해트렌치(23)에 매립된다. 따라서, 실리콘 기판(21)에 도달되어 실리콘 기판(21)을 오염시키게 되는, 즉 구리가 배선층(26)에서 SiO2막(22)으로 확산되는 것을 방지할 수 있었다. 더욱이, Cu배선층(26)이 계면활성제를 함유하는 연마 조성물을 이용하는 에치백 단계에 의해 형성되고, 이때 순수를 이용하는 초음파세정을 받아 층 간 유전체의 표면이 연마 조성물의 계면활성제의 적용에 의해 용이하게 청정화된다. 이러한 이유로 인해, 기본적으로 낮은 Cu의 저항을 갖춘 매립 Cu배선층을 갖추는 고신뢰성을 구비하는 반도체장치를 제조하는 것이 가능하였다.
실시예 15
먼저, 도 6a에 도시된 바와 같이 연마정지막으로서 예컨대 800nm 두께의 SiO2막(22)과 200nm 두께의 Si3N4막(27)이 CVD에 의해 소스와 드레인과 같은 도시되지 않은 확산층을 그 표면에 갖춘 실리콘 기판(21)상에 이러한 순서로 퇴적된다. 그 후, 500nm의 깊이와 배선층에 대응하는 형상을 갖춘 트렌치(23)가 포토에칭 기술에 의해 Si3N4막(27)과 SiO2막(22)내에 만들어진다. 이어서, 도 6b에 도시된 바와 같이 15nm 두께의 TiN의 도전성 장벽층(24)과 600nm 두께의 Cu막(25)이 트렌치(23)를 포함하는 SiO2막(27)상에 이러한 순서로 퇴적된다.
다음에, 도 6b에 도시된 기판(21)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, Si3N4막(27)의 표면이 노출될때까지 기판(21)상에 퇴적된 Cu막(25)과 장벽층 (24)이 연마된다. 이러한 연마 조성물에 따라 2-퀴놀린 카르복실산의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%, 폴리비닐피롤리돈의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 Cu막과 접촉될 때, 조성물은 Cu막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 1200nm/분이었다. 따라서, 도 6b에 도시된 볼록한 Cu막은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(24)이 더 연마된다. 즉, 에치백이 수행된다.
결과적으로, 도 6c에 나타낸 바와 같이, 트렌치(23) 내부에 장벽층이 남고, 부가적으로 장벽층(24)으로 덮여진 트렌치(23)의 내부에 Si3N4막(27)의 표면과 동일한 레벨을 갖춘 매립 Cu배선층이 형성된다. 연마기계의 홀더(5)에 의한 연마패드 (2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, Cu배선층(26)이 연마 조성물과 접촉됨에도 불구하고 층은 용해(에칭)되지 않는다. 정지막으로서 기능하는 Si3N4막(27)이 연마입자를 함유하는 연마 조성물을 이용하는 연마단계에서 층간 유전체의 표면측에 형성됨에 따라, 그를 얇게 하는 것이에치백 단계에서 감소되어질 수 있도록 하였다. 따라서, 양호한 브레이크다운 전압을 갖춘 층간 유전체를 갖춘 반도체장치를 제조할 수 있게 된다.
실시예 16
먼저, 도 7a에 도시된 바와 같이 층간 유전체를 형성하기 위해, 예컨대 800nm 두께의 SiO2막(33)이 CVD에 의해 n+확산층을 그 표면에 갖춘 실리콘 기판(32)상에 퇴적된다. 그 후, 500nm의 깊이와 400nm의 폭 및 배선층에 대응하는 트렌치(34)가 포토에칭 기술에 의해 SiO2막(33)에 만들어진다. 이어서, 도 7b에 도시된 바와 같이 n+확산 층(31)에 도달하는 개구(35)가 SiO2막(33)의 부분을 선택적으로 제거함으로써 만들어지고, 포토-에칭 기술에 의해 트렌치(34) 사이의 주어진 트렌치(34)의 바닥의 일부분에 위치된다.
다음에, 도 7c에 도시된 바와 같이, 15nm의 두께를 갖춤과 더불어 600nm 두께의 TiN 및 Cu막(37)으로 이루어진 도전성 장벽층(36)이 스퍼터링 퇴적에 의해 트렌치(34) 및 개구(35)를 포함하는 SiO2막(33)상에 이러한 순서로 퇴적된다.
다음에, 도 7c에 도시된 기판(32)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(33)의 표면이 노출될때까지 기판(21)상에 퇴적된 Cu막(37)과 장벽층(36)이 연마된다. 이러한 연마 조성물에 따라 2-퀴놀린 카르복실산(퀴날딘산)의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%, 폴리비닐피롤리돈(PVP)의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 Cu막과 접촉될 때, 조성물은 Cu막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 1200nm/분이었다. 따라서, 도 7c에 도시된 볼록한 Cu막(37)은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(36)이 더 연마된다. 즉, 에치백이 수행된다.
결과적으로, 도 7d에 나타낸 바와 같이, 트렌치(34) 및 개구(35)의 내부에 장벽층(36)이 남고, 부가적으로 장벽층(36)으로 덮여진 트렌치(34) 및 개구(35)의 내부에 SiO2막(33)의 표면과 동일한 레벨 및 2중 물결 무늬 구조를 갖춘 매립 Cu배선층(38)이 형성된다. 동시에, 트렌치(34) 내부에 장벽층(36)이 남고, 부가적으로 장벽층(36)으로 덮여진 트렌치(34) 내부에 SiO2막(33)의 표면과 동일한 레벨을 갖춘 Cu배선층(39)이 형성된다.
2중 물결무늬 구조를 갖춘 Cu배선층(38)과 Cu배선층(39)이 TiN층과 같은 구리의 확산에 대해 장벽 능력을 갖춘 장벽층(36)을 통해 SiO2막(33)에 매립된다.따라서, 배선층(38,39)으로부터 SiO2막(33)으로 구리가 확산되어 실리콘 기판(32)에 도달되어 실리콘 기판(32)을 오염시키는 현상을 방지할 수 있었다.
연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, Cu배선층(38,39)이 연마 조성물과 접촉됨에도 불구하고 층은 용해(에칭)되지 않는다.
따라서, 고정밀 2중 물결무늬 구조를 갖춘 Cu배선층(38)과 Cu배선층(39)이 형성되며, 오염이 작용에 의해 회피되는 신뢰할 수 있는 반도체장치를 제조할 수 있었다.
실시예 17
먼저, 도 8a에 도시된 바와 같이, 예컨대 1000nm 두께의 SiO2막(43)이 CVD에 의해 n+형 확산층을 그 표면에 갖춘 p형 실리콘 기판(42)상에 제1절연막으로서 퇴적된다. 그 후, 제1개구(44; 제1관통구멍)가 포토에칭 기술에 의해 확산층(31)에 대응하는 SiO2막(43)에 만들어진다. 이어서, 도 8b에 도시된 바와 같이, 20nm의 두께를 갖춤과 더불어 TiN으로 이루어진 도전성 장벽층(45)이 스퍼터링 퇴적에 의해 제1관통구멍(44)을 포함하는 SiO2막(43)상에 퇴적된다. 그 후, 제1도전성 물질막으로서 1100nm 두께의 제1Cu막(46)이 스퍼터링 퇴적에 의해 퇴적된다.
다음에, 도 8b에 도시된 기판(42)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(43)의 표면이 노출될때까지 기판(42)상에 퇴적된 Cu막(46)과 장벽층(45)이 연마된다. 이러한 연마 조성물에 따르면, 2-퀴놀린 카르복실산(퀴날딘산)의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%, 폴리비닐피롤리돈(PVP)의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 제1Cu막과 접촉될 때, 조성물은 막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 1200nm/분이었다. 따라서, 도 8b에 도시된 볼록한 제1Cu막(46)은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(45)이 더 연마된다. 즉, 에치백이 수행된다.
결과적으로, 도 8c에 나타낸 바와 같이, 제1관통구멍(44) 내부에 장벽층(45)이 남고, 부가적으로 장벽층(45)으로 덮여진 관통구멍(44) 내부에 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1비어 필(47)이 형성된다. 계면활성제를 함유하는 상기한 연마 조성물은 Cu 및 SiO2를 연마하기 위한 높은 선택성을 갖는다. 따라서, SiO2막(43)을 얇게 하는 것은 에치백 단계에서 방지될 수 있다. 연마기계의홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, 비어 필(47)이 연마 조성물과 접촉됨에도 불구하고, 에칭은 진행되지 않는다. 비어 필(47)의 형성 후 기판은 SiO2막(43)의 표면을 청정하게 하도록 순수를 이용하는 초음파 세정을 받는다.
다음에, 도 8d에 도시된 바와 같이, 예컨대 1000nm 두께의 SiO2막(48)이 CVD에 의해 제1비어 필(47)을 포함하는 SiO2막(43)상에 제2절연막으로서 퇴적된다. 그 후, 제2개구(49; 제2관통구멍)가 포토에칭 기술에 의해 비어 필(47)상에 위치된 SiO2막(48)에 형성된다. 더욱이, 배선층에 대응하면서 400nm의 깊이인 트렌치(50)가 포토-에칭 기술에 의해 SiO2막(48)에 형성된다. 이어서, 도 8e에 도시된 바와 같이, 15nm의 두께를 갖춤과 더불어 TiN으로 이루어진 도전성 장벽층(51)과, 제2도전성 물질막으로서 900nm 두께의 제2Cu막(52)이 스퍼터링 퇴적에 의해 제2관통구멍(49)과 트렌치(50)를 포함하는 SiO2막(48)상에 퇴적된다.
다음에, 도 8e에 도시된 기판(42)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(48)의 표면이 노출될때까지 기판(42)상에 퇴적된 Cu막(52)과 장벽층(51)이 연마된다.
결과적으로, 도 8e에 도시된 볼록한 Cu막이 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마된다. 즉, 에치백이 수행된다. 이러한 에치백에 의해, 도 8f에 나타낸 바와 같이, 제1비어 필(47)상에 위치된 제2관통구멍(49) 내부에 장벽층(51)이 남고, 부가적으로 장벽층(51)으로 덮여진 관통구멍(49) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어진 제2비어 필(53)이 형성된다. 동시에, 트렌치(50) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖춘 매립 Cu배선층(54)이 형성된다. 계면활성제를 함유하는 상기한 연마 조성물은 Cu 및 SiO2를 연마하기 위한 높은 선택성을 갖는다. 따라서, SiO2막(48)을 얇게 하는 것은 에치백 단계에서 방지될 수 있다. 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, Cu 및 배선층(54)으로 이루어진 제2비어 필(53)이 연마 조성물과 접촉됨에도 불구하고, 에칭은 진행되지 않는다.
따라서, 실시예 17에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(43,48)을 갖는 다층구조를 갖추고; Cu로 이루어지면서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1비어 필(47)이 SiO2(43) 내부에 형성되며; Cu배선층(54)과 제2비어 필(53)이 SiO2막(48)의 표면과 동일한 레벨을 갖추고, 제1비어 필(47)과 접속되며,SiO2막(48) 내부에 형성된 Cu로 이루어지는 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 더욱이, 반도체장치는 다음과 같다. 그 표면은 평탄하게 만들어지고, 제1 및 제2비어 필(47,53)과, 배선층(54)으로부터의 구리의 확산이 구리의 확산에 대해 장벽성을 갖춘 장벽층(45,51)에 의해 방지된다.
실시예 18
먼저, 도 9a에 도시된 바와 같이, 예컨대 1100nm 두께의 SiO2막(43)이 CVD에 의해 n+형 확산층을 그 표면에 갖춘 p형 실리콘 기판(42)상에 제1절연막으로서 퇴적된다. 그 후, 제1개구(44; 제1관통구멍)가 포토에칭 기술에 의해 확산층(31)에 대응하는 SiO2막(43)에 형성된다. 배선층의 형상에 대응하면서 400nm의 깊이의 트렌치(55)가 포토에칭 기술에 의해 제1SiO2막에 만들어진다. 이어서, 도 9b에 도시된 바와 같이, 20nm의 두께를 갖춤과 더불어 TiN으로 이루어진 도전성 장벽층(45)이 스퍼터링 퇴적에 의해 제1관통구멍(44) 및 트렌치(55)를 포함하는 SiO2막(43)상에 퇴적된다. 그 후, 제1도전성 물질막으로서 1100nm 두께의 제1Cu막(46)이 스퍼터링 퇴적에 의해 퇴적된다.
다음에, 도 8b에 도시된 기판(42)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(43)의 표면이 노출될때까지 기판(42)상에 퇴적된 Cu막(46)과 장벽층(45)이 연마된다. 이러한 연마 조성물에 따르면, 2-퀴놀린 카르복실산(퀴날딘산)의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%, 폴리비닐피롤리돈(PVP)의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 제1Cu막(46)과 접촉될 때, 조성물은 막의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 1200nm/분이었다. 따라서, 도 9b에 도시된 볼록한 제1Cu막(46)은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(45)이 더 연마된다. 즉, 에치백이 수행된다.
결과적으로, 도 9c에 나타낸 바와 같이, 제1관통구멍(44) 내부에 장벽층(45)이 남고, 부가적으로 장벽층(45)으로 덮여진 관통구멍(44) 내부에 SiO2막(43)의 표면과 동일한 레벨을 갖춤과 더불어 Cu로 이루어진 제1비어 필(47)이 형성된다. 동시에, SiO2막(43)의 표면과 동일한 레벨을 갖춘 매립 Cu배선층(56)이 트렌치(55) 내부에 형성된다. 계면활성제를 함유하는 상기한 연마 조성물은 Cu 및 SiO2를 연마하기 위한 높은 선택성을 갖는다. 따라서, SiO2막(43)을 얇게 하는 것은 에치백 단계에서 방지될 수 있다. 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, 비어 필(47)과 Cu배선층(56)이 연마 조성물과 접촉됨에도 불구하고, 에칭은 진행되지 않는다. 비어 필(47)의 형성 후 기판은 SiO2막(43)의 표면을 청정하게 하도록 순수를 이용하는 초음파 세정을 받는다.
다음에, 도 9d에 도시된 바와 같이, 예컨대 1000nm 두께의 SiO2막(48)이 CVD에 의해 제1비어 필(47) 및 Cu배선층(56)을 포함하는 SiO2막(43)상에 제2절연막으로서 퇴적된다. 그 후, 제2개구(49; 제2관통구멍)가 포토에칭 기술에 의해 비어 필(47)상에 위치된 SiO2막(48)에 형성된다. 이어서, 도 9e에 도시된 바와 같이, 15nm의 두께를 갖춤과 더불어 TiN으로 이루어진 도전성 장벽층(51)과, 제2도전성 물질막으로서 900nm 두께의 제2Cu막(52)이 스퍼터링 퇴적에 의해 제2관통구멍(49)을 포함하는 SiO2막(48)상에 퇴적된다.
다음에, 도 9e에 도시된 기판(42)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(48)의 표면이 노출될때까지 기판(42)상에 퇴적된 제2Cu막(52)과 장벽층(51)이 연마된다.
결과적으로, 도 9e에 도시된 볼록한 제2Cu막(52)이 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마된다. 즉, 에치백이 수행된다. 이러한 에치백에 의해, 도 9f에 나타낸 바와 같이, 제1비어 필(47)상에 위치된 제2관통구멍(49) 내부에 장벽층(51)이 남고, 부가적으로 장벽층(51)으로 덮여진 관통구멍(49) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어진 제2비어 필(53)이 형성된다. 계면활성제를 함유하는 상기한 연마 조성물은 Cu 및 SiO2를 연마하기 위한 높은 선택성을 갖는다. 따라서, SiO2막(48)을 얇게 하는 것은 에치백 단계에서 방지될 수 있다. 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, Cu로 이루어진 제2비어 필(53)이 연마 조성물과 접촉됨에도 불구하고, 에칭은 진행되지 않는다.
따라서, 실시예 18에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(43,48)의 다층구조를 갖추고; 제1비어 필(47)이 Cu로 이루어지면서 SiO2막(43)의 표면과 동일한 레벨을 갖추고, Cu배선층(56)이 SiO2(43) 내부에 형성되며; 제2비어 필(53)이 SiO2막(48)의 표면과 동일한 레벨을 갖추고, 제1비어 필(47)과 접속되며, SiO2막(48) 내부에 형성된 Cu로 이루어지는 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 더욱이, 반도체장치는 다음과 같다. 그 표면은 평탄하게 만들어지고, 제1 및 제2비어 필(47,53)과, 배선층(54)으로부터의 구리의 확산이 구리의 확산에 대해 장벽성을 갖춘 장벽층(45,51)에 의해 방지된다.
실시예 19
실시예 18과 동일한 방법으로, 제1절연막으로서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1비어 필(47)과 매립 Cu배선층(56)이 SiO2막(43) 내부에 형성된다. 그 후, 도 10a에 도시된 바와 같이, 100nm 두께의 실리콘 질화막(57; Si3N4)이 CVD에 의해 제1비어 필(47)과 Cu배선층(56)을 포함하는 SiO2막(43)상에 퇴적된다. 그 후, 관통구멍(56)이 제1비어 필(47)상에 위치된 Si3N4막(57)에 선택적으로 개구된다. 제2절연막으로서, 예컨대 1000nm의 SiO2막(48)이 CVD에 의해 퇴적되고, 제2개구(49; 제2관통구멍)가 포토-에칭 기술에 의해 제1비어 필(47)상에 위치된 SiO2막(48)에 형성된다.
다음에, 도 10b에 도시된 바와 같이, 제2도전성 물질막으로서 900nm의 제2Cu막(52)이 스퍼터링 퇴적에 의해 제2관통구멍(49)을 포함하는 SiO2막(48)상에 퇴적된다. 그 후, SiO2막(48)의 표면이 노출될때까지 실시예 18과 동일한 방법으로 제2Cu막(52)이 에치백된다. 이러한 방법에 있어서, 도 10c에 도시된 바와 같이, SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어지는 제1비어 필(53)이제1비어 필(47)상에 위치한 제2관통구멍(49) 내부에 형성된다.
따라서, 실시예 19에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(43,48)과, 이러한 SiO2막(43,48) 사이의 Si3N4막(57)의 다층구조를 갖추고; 제1비어 필(47)이 Cu로 이루어지면서 SiO2막(43)의 표면과 동일한 레벨을 갖추고, Cu배선층(56)이 SiO2(43) 내부에 형성되며; 제2비어 필(53)이 SiO2막(48)의 표면과 동일한 레벨을 갖추고, Si3N4막(57)의 관통구멍(58)을 통해 제1비어 필(47)과 접속되며, SiO2막(48) 내부에 형성된 Cu로 이루어지는 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 반도체장치와 관련하여 그 표면은 평탄하게 만들어진다.
구리의 확산과 대응하는 장벽성을 갖춘 TiN과 같은 장벽층(51)을 통해 제1절연막으로서 SiO2막(43)에 매립된 Cu배선층(56)의 표면은 구리의 확산과 대응하는 장벽성을 갖춘 Si3N4막(57)으로 덮여진다. 따라서, 제1절연막으로서의 SiO2막(43)으로의 확산으로부터 배선층(56)의 구리를 방지하고, 제1절연막으로서의 SiO2막(43)을 매개로 실리콘 기판(42)에 도달하도록 제2절연막으로서의 SiO2막(43)으로 구리가 확산되어 기판(42)을 오염시키는 현상을 확실히 방지할 수 있게 된다.
구리의 확산에 대응하는 장벽성을 갖춘 Si3N4막(57)이 제1 및 제2절연막으로서 SiO2막(43,48) 사이에 형성된다. 따라서, TiN층과 같은 장벽층이 제2비어필(53)이 매립되는 제2관통구멍(49)에 형성되지 않음에도 불구하고, SiO2막(48) 내부에 형성된 제2비어 필(53)의 구리가 실리콘 기판(42)에 도달되어 실리콘 기판(42)을 오염시키는 현상을 방지할 수 있게 된다.
실시예 20
실시예 18과 동일한 방법으로, 제1절연막으로서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1비어 필(47)과 매립 Cu배선층(56)이 SiO2막(43) 내부에 형성된다. 그 후, 도 11a에 도시된 바와 같이, 30nm 두께의 TiN층이 CVD에 의해 제1비어 필(47)과 Cu배선층(56)을 포함하는 SiO2막(43)상에 퇴적된다. 그 후, Cu배선층(56)상에 TiN장벽층(59)을 형성하고, 그 주위에 노출된 장벽층(45)을 형성하기 위해 포토-에칭 기술에 의해 TiN층이 패터닝된다. 더욱이, 제2절연막으로서, 예컨대 1000nm의 SiO2막(48)이 CVD에 의해 퇴적되고, 제2개구(49; 제2관통구멍)가 포토-에칭 기술에 의해 제1비어 필(47)상에 위치된 SiO2막(48)에 형성된다.
다음에, 도 11b에 도시된 바와 같이, 제2도전성 물질막으로서 TiN으로 이루어지면서 15nm의 두께를 갖춘 도전성 장벽층(51)과 900nm 두께의 제2Cu막(52)이 스퍼터링 퇴적에 의해 제2관통구멍(49)을 포함하는 SiO2막(48)상에 퇴적된다. 그 후, SiO2막(48)의 표면이 노출될때까지 실시예 18과 동일한 방법으로 제2Cu막(52)과 장벽층(51)이 에치백된다. 결과적으로, 도 10c에 도시된 바와 같이, 장벽층(51)이 제1비어 필(47)상에 위치한 제2관통구멍(49) 내부에 남겨지고, 부가적으로 장벽층(51)으로 덮여진 제2관통구멍(49) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어지는 제2비어 필(53)이 형성된다.
따라서, 실시예 20에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(43,48)의 다층구조를 갖추고; 제1비어 필(47)이 Cu로 이루어지면서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 Cu배선층(56)이 SiO2(43) 내부에 형성되며; 제2비어 필(53)이 SiO2막(48)의 표면과 동일한 레벨을 갖추고, 제1비어 필(47)과 접속되며, 제1비어 필(47) 내부에 형성된 Cu로 이루어지는 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 반도체장치와 관련하여 그 표면은 평탄하게 만들어진다.
구리의 확산과 대응하는 장벽성을 갖춘 TiN과 같은 장벽층(51)을 통해 제1절연막으로서 SiO2막(43)에 매립된 Cu배선층(56)의 표면은 구리의 확산과 대응하는 장벽성을 갖춘 TiN장벽층(59)으로 덮여진다. 따라서, 제1절연막으로서의 SiO2막(48)으로의 확산으로부터 배선층(56)의 구리를 방지하고, 제1절연막으로서의 SiO2막(43)을 매개로 실리콘 기판(42)에 도달하도록 제2절연막으로서의 SiO2막(43)으로 구리가 확산되어 기판(42)을 오염시키는 현상을 확실히 방지할 수 있게 된다.
실시예 21
실시예 18과 동일한 방법으로, 제1절연막으로서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1비어 필(47)과 매립 Cu배선층(56)이 SiO2막(43) 내부에 형성된다.그 후, 도 12a에 도시된 바와 같이, 제2절연막으로서, 예컨대 1000nm 두께의 SiO2층(48)이 CVD에 의해 제1비어 필(47)과 Cu배선층(56)을 포함하는 SiO2막(43)상에 퇴적된다. 그 후, 제2개구(49; 제2관통구멍)가 포토-에칭 기술에 의해 제1비어 필(47)과 Cu배선층(56)상에 위치된 SiO2막(48)에 형성된다.
다음에, 도 12b에 도시된 바와 같이, 제2도전성 물질막으로서 TiN으로 이루어지면서 15nm의 두께를 갖춘 도전성 장벽층(51)과 900nm 두께의 제2Cu막(52)이 스퍼터링 퇴적에 의해 제2관통구멍(49,60)을 포함하는 SiO2막(48)상에 퇴적된다. 그 후, SiO2막(48)의 표면이 노출될때까지 실시예 18과 동일한 방법으로 제2Cu막(52)과 장벽층(51)이 에치백된다. 결과적으로, 도 12c에 도시된 바와 같이, 장벽층(51)이 제1비어 필(47)상에 위치한 제2관통구멍(49) 내부에 남겨지고, 부가적으로 장벽층(51)으로 덮여진 제2관통구멍(49) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어지는 제2비어 필(53)이 형성된다. 동시에, 장벽층(51)이 Cu배선층(56)상에 위치된 제2관통구멍(49) 내부에 남겨지고, 부가적으로 장벽층(51)으로 덮여진 제2관통구멍(60) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어지는 제2비어 필(61)이 형성된다.
따라서, 실시예 21에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(43,48)의 다층구조를 갖추고; 제1비어 필(47)이 Cu로 이루어지면서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 Cu배선층(56)이 SiO2(43) 내부에 형성되며; 제2비어 필(53)이 SiO2막(48)의 표면과 동일한 레벨을 갖추고, 제1비어 필(47)과 접속되며, Cu로 이루어지고, 제2비어 필(61)이 Cu배선층(56)과 접속됨과 더불어 SiO2막(48) 내부에 형성된 Cu로 이루어지는 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 반도체장치와 관련하여 그 표면은 평탄하게 만들어지고, 구리의 확산에 대응하여 장벽성을 갖는 장벽층(45,51)에 의해 Cu는 제1 및 제2비어 필(47,53,61)과, 배선층(56)으로부터의 확산으로부터 방지된다.
실시예 22
실시예 18과 동일한 방법으로, 제1절연막으로서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1비어 필(47)과 매립 Cu배선층(56; 제1매립 Cu배선층)이 SiO2막(43) 내부에 형성된다. 그 후, 도 13a에 도시된 바와 같이, 제2절연막으로서, 예컨대 1000nm 두께의 SiO2층(48)이 CVD에 의해 제1비어 필(47)과 Cu배선층(56)을 포함하는 SiO2막(43)상에 퇴적된다. 그 후, 제2개구(49,60; 제2관통구멍)가 포토-에칭 기술에 의해 제1비어 필(47)상에 위치된 SiO2막(48)에 형성된다. 더욱이, 배선층의 형상에 대응하는 트렌치(62)가 포토-에칭 기술에 의해 SiO2막(48)에 만들어진다.
다음에, 도 13b에 도시된 바와 같이, 제2도전성 물질막으로서 TiN으로 이루어지면서 15nm의 두께를 갖춘 도전성 장벽층(51)과 900nm 두께의 제2Cu막(52)이 스퍼터링 퇴적에 의해 제2관통구멍(49)과 트렌치(62)를 포함하는 SiO2막(48)상에 퇴적된다. 그 후, SiO2막(48)의 표면이 노출될때까지 실시예 18과 동일한 방법으로 제2Cu막(52)과 장벽층(51)이 에치백된다. 결과적으로, 도 13c에 도시된 바와 같이, 장벽층(51)이 제1비어 필(47)상에 위치한 제2관통구멍(49) 내부에 남겨지고, 부가적으로 장벽층(51)으로 덮여진 제2관통구멍(49) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어지는 제2비어 필(53)이 형성된다. 동시에, 장벽층(51)이 트렌치(62)내부에 남겨지고, 부가적으로 장벽층(51)으로 덮여진 트렌치(62) 내부에 SiO2막(48)의 표면과 동일한 레벨을 갖춘 제2Cu배선층(63)이 형성된다.
따라서, 실시예 22에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(43,48)의 다층구조를 갖추고; 제1비어 필(47)이 Cu로 이루어지면서 SiO2막(43)의 표면과 동일한 레벨을 갖춘 제1Cu배선층(56)이 SiO2(43) 내부에 형성되며; 제2비어 필(53)이 SiO2막(48)의 표면과 동일한 레벨을 갖추고, 제1비어 필(47)과 접속되며, Cu로 이루어지면서 제2Cu배선층(63)이 SiO2막(43) 내부에 형성된 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 반도체장치와 관련하여 그 표면은 평탄하게 만들어지고, 구리의 확산에 대응하여 장벽성을 갖는 장벽층(45,51)에 의해 Cu는 제1 및 제2비어 필(47,53)과, 제1 및 제2배선층(56,63)으로부터의 확산으로부터 방지된다.
실시예 23
먼저, 도 14a에 도시된 바와 같이, 예컨대 1100nm 두께의 SiO2막(72)이 CVD에 의해 도시되지 않은 소스 및 드레인영역을 위한 n+형 확산층을 그 표면에 갖춘 p형 실리콘 기판(71)상에 퇴적된다. 그 후, 배선층의 형상에 대응하면서 400nm의 깊이의 제1트렌치(73)가 포토-에칭 기술에 의해 SiO2막에 만들어진다. 이어서, 도 14b에 도시된 바와 같이, 20nm의 두께를 갖춤과 더불어 TiN으로 이루어진 도전성 장벽층(74)이 스퍼터링 퇴적에 의해 제1트렌치(73)를 포함하는 SiO2막(72)상에 퇴적된다. 그 후, 제1도전성 물질막으로서 1100nm 두께의 제1Cu막(75)이 스퍼터링 퇴적에 의해 퇴적된다.
다음에, 도 14b에 도시된 기판(71)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(72)의 표면이 노출될때까지 기판(71)상에 퇴적된 Cu막(75)과 장벽층(74)이 연마된다. 이러한 연마 조성물에 따라 2-퀴놀린 카르복실산(퀴날딘산)의 0.67중량%와, 젖산의 1.2중량%, 암모늄 도데실 설페이트의 0.57중량%,폴리비닐피롤리돈(PVP)의 0.4중량%, 과산화수소의 13.3중량%, 20nm의 평균 1차 입자 크기를 갖춘 콜로이드성 알루미나의 1.47중량% 및 콜로이드성 실리카의 4.4중량% 및, 물을 구비하는 조성물이 이용되었다. 이러한 연마단계에서, 연마 조성물이 제1Cu막(75)과 접촉될 때, 조성물은 막(75)의 에칭을 야기시키지 않는다. 연마패드에 의한 연마에 있어서, 연마비율은 약 1200nm/분이었다. 따라서, 도 14b에 도시된 볼록한 제1Cu막(75)은 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마되고, 노출된 장벽층(74)이 더 연마된다. 즉, 에치백이 수행된다.
결과적으로, 도 14c에 나타낸 바와 같이, 제1트렌치(73) 내부에 장벽층(74)이 남고, 부가적으로 장벽층(74)으로 덮여진 제1트렌치(73) 내부에 SiO2막(72)의 표면과 동일한 레벨을 갖춘 매립 Cu배선층(76)이 형성된다. 더욱이. 계면활성제를 함유하는 상기한 금속 연마 조성물은 SiO2에 대한 Cu의 높은 연마 선택성을 갖음으로써, SiO2막(72)을 얇게 하는 것이 에치백 단계에서 방지될 수 있게 만든다. 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, 제1Cu배선층(76)이 연마 조성물과 접촉됨에도 불구하고, 에칭은 진행되지 않는다. 이어서, 제1Cu배선층(76)의 형성 후 기판은 SiO2막(72)의 표면을 청정하게 하도록 순수를 이용하는 초음파 세정을 받는다.
다음에, 도 14d에 도시된 바와 같이, 예컨대 1000nm 두께의 SiO2막(77)이CVD에 의해 제1Cu배선층(76)을 포함하는 SiO2막(72)상에 제2절연막으로서 퇴적된다. 그 후, 배선층의 형상에 대응하면서 400nm 깊이의 제2트렌치(78)가 포토-에칭 기술에 의해 SiO2막(77)에 형성된다. 이어서, 도 14e에 도시된 바와 같이, 15nm의 두께를 갖춤과 더불어 TiN으로 이루어진 도전성 장벽층(79)과, 제2도전성 물질막으로서 1000nm 두께의 제2Cu막(80)이 제2트렌치(78)를 포함하는 SiO2막(77)상에 퇴적된다.
다음에, 도 14e에 도시된 기판(71)이 도 3에 도시된 연마기계의 기판홀더(5)에 의해 거꾸로 뒤집어져 유지된다. 이 때, 연마패드(2)에 300g/㎠의 부하를 인가하기 위해 기판이 홀더(5)의 지지축(4)에 의해 연마패드[2; 상품명: 로더 니타 주식회사(Roder Nitta Co., Ltd.)에 의해 제조된 SUBA800]에 대해 눌려진다. 턴 테이블(1)과 홀더(5)가 각각 동일 방향으로 100rpm의 비율로 회전하는 동안, 연마 조성물이 12.5ml/분의 비율로 공급관(3)으로부터 연마패드(2)로 공급된다. 따라서, SiO2막(77)의 표면이 노출될때까지 기판(71)상에 퇴적된 제2Cu막(80)과 장벽층(79)이 연마된다.
결과적으로, 도 14e에 도시된 볼록한 제2Cu막(80)이 연마패드와 기계적으로 접촉하는 표면으로부터 우선적으로 연마된다. 즉, 에치백이 수행된다. 이러한 에치백에 의해, 도 14f에 나타낸 바와 같이, 제2트렌치(78) 내부에 장벽층(79)이 남고, 부가적으로 장벽층(79)으로 덮여진 제2트렌치(78) 내부에 SiO2막(77)의 표면과 동일한 레벨을 갖춘 제2매립 Cu배선층(81)이 형성된다. 더욱이, 계면활성제를 함유하는 상기한 연마 조성물은 Cu 및 SiO2의 높은 연마 선택성을 갖음에 따라, SiO2막(77)을 얇게 하는 것이 에치백 단계에서 방지될 수 있게 만든다. 연마기계의 홀더(5)에 의한 연마패드(2)에 대한 부하가 해제되고, 턴 테이블(1)과 홀더(5)의 회전이 정지된다. 그 후, 제2Cu배선층(81)이 연마 조성물과 접촉됨에도 불구하고, 에칭은 진행되지 않는다.
따라서, 실시예 23에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(72,77)의 다층구조를 갖추고; SiO2막(72)의 표면과 동일한 레벨을 갖춘 제1Cu배선층(76)이 SiO2막(72) 내부에 형성되며; SiO2막(77)의 표면과 동일한 레벨을 갖춘 제2Cu배선층(81)이 SiO2막(77) 내부에 형성된 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 더욱이, 반도체장치와 관련하여, 그 표면은 평탄하게 만들어지고, 구리의 확산에 대응하는 장벽성을 갖춘 장벽층(74,79)에 의한 제1 및 제2Cu배선층(76,81)으로부터의 확산으로부터 Cu가 방지된다.
실시예 24
실시예 23과 동일한 방법으로, 제1절연막으로서 SiO2막(72)의 표면과 동일한 레벨을 갖춘 제1매립 Cu배선층(76)이 SiO2막(72) 내부에 형성된다. 그 후, 도 15a에 도시된 바와 같이, 제2절연막으로서, 예컨대 1000nm 두께의 SiO2막(77)이 CVD에의해 제1매립 Cu배선층(76)을 포함하는 SiO2막(72)상에 퇴적된다. 그 후, 개구(82; 관통구멍)가 포토-에칭 기술에 의해 제1Cu배선층(76)중 어느 하나상에 위치한 SiO2막(77)에 형성된다. 더욱이, 배선층의 형상에 대응하는 제2트렌치(78)가 포토-에칭 기술에 의해 SiO2막(77)에 형성된다.
다음에, 도 15b에 도시된 바와 같이, 제2도전성 물질막으로서 TiN으로 이루어지면서 15nm의 두께를 갖춘 도전성 장벽층(79)과 1000nm 두께의 제2Cu막(80)이 스퍼터링 퇴적에 의해 관통구멍(82)과 제2트렌치(78)를 포함하는 SiO2막(77)상에 퇴적된다. 그 후, SiO2막(77)의 표면이 노출될때까지 실시예 23과 동일한 방법으로 제2Cu막(80)과 장벽층(79)이 에치백된다. 결과적으로, 도 15c에 도시된 바와 같이, 장벽층(79)이 제1Cu배선층(76)상에 위치한 관통구멍(82) 내부에 남겨지고, 부가적으로 장벽층(79)으로 덮여진 관통구멍(82) 내부에 SiO2막(77)의 표면과 동일한 레벨을 갖추면서 Cu로 이루어지는 비어 필(83)이 형성된다. 동시에, 장벽층(79)이 제2트렌치(79) 내부에 남겨지고, 부가적으로 장벽층(79)으로 덮여진 제2트렌치(78) 내부에 SiO2막(77)의 표면과 동일한 레벨을 갖춘 제2Cu배선층(81)이 형성된다.
따라서, 실시예 24에 따르면, 제1 및 제2층간 유전체로서의 SiO2막(72,77)의 다층구조를 갖추고; SiO2막(72)의 표면과 동일한 레벨을 갖춘 제1Cu배선층(76)이SiO2막(72) 내부에 형성되며; SiO2막(77)의 표면과 동일한 레벨을 갖추고, 제1Cu배선층과 접속되며, Cu로 이루어지진 제2Cu배선층(81)과 비어 필(83)이 SiO2막(77) 내부에 형성된 신뢰성 있는 반도체장치를 제조할 수 있게 된다. 반도체장치와 관련하여 그 표면은 평탄하게 만들어지고, 구리의 확산에 대응하여 장벽성을 갖는 장벽층(74,79)에 의해 Cu는 제1 및 제1Cu배선층(76,81)과 비어 필(83)로부터의 확산으로부터 방지된다.
상기한 실시예에 있어서, 실리콘 산화막 또는 실리콘 질화막이 층간 유전체로서 이용되었지만, SiOF 또는 유기물질 스핀-온 유리와 같은 3.5 이하의 유전상수를 갖춘 절연물질을 구비하는 막이 이용될 수도 있다. 이러한 유전상수를 갖춘 절연막을 이용함으로써 이러한 절연막에 매립된 Cu배선층의 신호-전송-속도를 상승시키는 것이 가능하다.
상기한 실시예에 있어서, 구리를 기초로 한 연마조성물에서 실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산으로서 2-퀴놀린 카르복실산이 이용되었지만, 2-피리딘 카르복실산, 2,6-피리딘 카르복실산, 퀴논등을 이용하는 경우에 있어서 연마 조성물이 Cu 또는 Cu합금에 담그어질때 Cu 또는 Cu합금은 연마 조성물에 전혀 용해되지 않는다. 연마에 있어서, Cu막은 실제적인 비율로 연마되어질 수 있다.
실시예 13 내지 24의 구리를 기초로 한 연마 조성물에서 제2유기산으로서 젖산 대신 수산, 주석산, 만델산 또는 말산을 이용하는 경우, Cu막은 연마에서 실질적인 비율로 연마되어질 수 있다.
제1 및 제2절연막의 비어 필과 같은 도전성 부재가 실시예 17 내지 24의 다층배선구조를 갖춘 반도체장치의 제조에서 형성될 때, 동일한 구성성분과 동일한 혼합물을 갖춘 동을 기초로 한 연마 조성물이 이용되지만, 다른 구성성분과 다른 혼합물을 갖춘 구리를 기초로 한 연마 조성물이 이용될 수도 있다.
실시예 22 내지 24에 있어서, 제1Cu배선층의 형성 후, 구리의 확산에 대응하는 장벽성을 갖춘 실리콘 질화막이 실시예 20과 동일한 방법으로 이러한 Cu배선층을 포함하는 제1절연막상에 형성될 수 있다. 이러한 실리콘 질화물을 퇴적함으로써 제1Cu배선층의 표면으로부터 Cu가 확산되어 실리콘 기판에 도달하여 오염시키는 현상을 확실하게 방지할 수있게 된다.
이상 설명한 바와 같이 본 발명에 따르면, Cu 또는 Cu합금이 Cu 또는 Cu합금을 담금에 있어 용해되지 않고, 연마처리에서 Cu 또는 Cu합금이 실제적인 비율로 연마되는 구리를 기초로 한 연마 조성물이 제공된다.
더욱이 본 발명에 따르면, 트렌치 및 개구로부터 선택된 매립을 위한 적어도 하나의 부재가 반도체기판상의 절연막에 형성되고, Cu 또는 Cu합금을 구비하는 도전성 물질막이 절연막상에 형성된 후, 연마에 의해 짧은 시간 동안 에치백되어질 수 있는 고정밀 매립 배선층과 같은 도전성 부재의 형성을 가능하게 하는 반도체장치의 제조방법이 제공된다.
더욱이 본 발명에 따르면, 트렌치 및 개구로부터 선택된 매립을 위한 적어도 하나의 부재가 반도체기판상의 절연막에 형성되고, Cu 또는 Cu합금을 구비하는 도전성 물질막이 절연막상에 형성된 후, 연마에 의해 짧은 시간 동안 에치백되어질 수 있는 고정밀 매립 배선층과 같은 도전성 부재의 형성을 가능하게 하는 반도체장치의 제조방법과, 더욱이 에치백 단계에서 절연막이 얇아지는 것을 억제하는 것을 가능하게 함으로써 평탄한 표면과 우수한 브레이크다운 전압을 갖춘 반도체장치의 제조방법이 제공된다.
더욱이 본 발명에 따르면, 금속막을 연마할 수 있고, 연마된 표면상의 손상의 발생을 억제하는 연마 조성물이 제공된다.
더욱이 본 발명에 따르면, 트렌치 및 개구로부터 선택된 매립을 위한 적어도 하나의 부재가 반도체기판상의 절연막에 형성되고, Cu 또는 Cu합금을 구비하는 도전성 물질막이 절연막상에 형성된 후, 연마에 의해 짧은 시간 동안 에치백되어질 수 있는 아주 적은 연마 손상을 갖는 표면을 갖춘 고정밀 매립 배선층과 같은 도전성 부재의 형성을 가능하게 하는 반도체장치의 제조방법이 제공된다.
또한 본 발명에 따르면, 실제적인 율로 Cu등을 구비하는 금속막을 연마할 수 있고, 연마된 표면상의 손상의 발생을 억제하는 연마 조성물이 제공된다.
더욱이 본 발명에 따르면, 트렌치 및 개구가 반도체 기판상의 절연막에 만들어지고, Cu 또는 Cu합금을 구비하는 도전성 물질막이 절연막상에 형성된 후, 연마에 의해 고정밀 2중 물결무늬 구조를 갖추면서 짧은 시간 동안 에치백되어질 수 있는 배선을 형성하는 것을 가능하게 만드는 반도체장치의 제조방법이 제공된다.
그 외, 본 발명에 따르면, 짧은 시간 동안 에치백에 의해 주로 구리로 만들어지는 고정밀 다층배선을 형성하는 것을 가능하게 만드는 반도체장치의 제조방법이 제공된다.
한편, 본 발명은 상기 실시예로 한정되는 것은 아니고, 발명의 요지를 이탈하지 않는 범위내에서 다양하게 변형하여 실시할 수 있음은 물론이다.

Claims (38)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 반도체기판상의 절연막에 배선층 형상에 대응하는 트렌치를 형성하고, 상기 트렌치의 바닥 부분에 위치한 상기 절연막 부분에서 상기 반도체기판의 표면에 도달되는 개구를 형성하는 단계와;
    상기 트렌치와 상기 개구를 포함하는 상기 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;
    실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과,단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 도전성 물질막을 연마함으로써 개구 및 트렌치에 2중 물결무늬 구조를 갖춘 배선을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  14. 제13항에 있어서, 상기 도전성 물질막이 형성되기 전에 상기 개구 및 상기 트렌치를 포함하는 상기 절연막이 도전성 장벽층으로 덮이는 것을 특징으로 하는 반도체장치의 제조방법.
  15. 제13항에 있어서, 상기 연마 조성물의 상기 제1유기산이 2-퀴놀린 카르복실산인 것을 특징으로 하는 반도체장치의 제조방법.
  16. 제13항에 있어서, 상기 제2유기산이 젖산인 것을 특징으로 하는 반도체장치의 제조방법.
  17. 반도체기판상의 제1절연막에 제1비어 필 형상에 대응하는 적어도 제1개구를 형성하는 단계와;
    상기 개구를 포함하는 상기 제1절연막상에 구리 또는 구리합금을 구비하는 제1도전성 물질막을 형성하는 단계;
    실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 제1도전성 물질막을 연마함으로써 상기 제1개구에 상기 제1비어 필을 형성하는 단계;
    상기 제1비어 필을 포함하는 상기 제1절연막상에 제2절연막을 형성하는 단계;
    상기 제2절연막에서 적어도 상기 제1비어 필에 도달하는 제2비어 필 형상에 대응하는 제2개구를 형성하는 단계;
    상기 제2개구를 포함하는 상기 제2절연막상에 구리 또는 구리합금을 구비하는 제2도전성 물질막을 형성하는 단계 및;
    실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 단일 카르복실 그룹과 단일 하이드록실 그룹을 갖춘 제2유기산, 연마입자 및 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 제2도전성 물질막을 연마함으로써 상기 제2개구에 상기 제2비어 필을 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  18. 제17항에 있어서, 상기 제1도전성 물질막이 형성되기 전에 도전성 장벽층이 상기 제1개구를 포함하는 상기 제1절연막상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  19. 제17항에 있어서, 상기 제2도전성 물질막이 형성되기 전에 도전성 장벽층이 상기 제2개구를 포함하는 상기 제2절연막상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  20. 제17항에 있어서, 상기 제1연마 조성물과 상기 제2연마 조성물의 상기 제1유기산이 2-퀴놀린 카르복실산인 것을 특징으로 하는 반도체장치의 제조방법.
  21. 제17항에 있어서, 상기 제1연마 조성물과 상기 제2연마 조성물의 상기 제2유기산이 젖산인 것을 특징으로 하는 반도체장치의 제조방법.
  22. 제17항에 있어서, 상기 제1 및 제2연마 조성물이 동일한 구성성분과 동일한 혼합비율을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  23. 제17항에 있어서, 상기 제1 및 제2연마 조성물이 다른 구성성분과 다른 혼합비율을 갖추고 있는 것을 특징으로 하는 반도체장치의 제조방법.
  24. 제17항에 있어서, 제1배선층의 형상에 대응하는 제1트렌치가 상기 제1절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 상기 제1도전성 물질막이 상기 제1트렌치와 상기 제1개구를 포함하는 상기 제1절연막상에 형성된 후, 상기제1연마 조성물이 상기 제1도전성 물질막을 연마하도록 이용됨으로써 상기 제1개구에 상기 제1비어 필 및 상기 제1트렌치에 상기 제1배선층을 만드는 것을 특징으로 하는 반도체장치의 제조방법.
  25. 제17항에 있어서, 제2배선층의 형상에 대응하는 제2트렌치가 상기 제2절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 상기 제2도전성 물질막이 상기 제2트렌치와 상기 제2개구를 포함하는 상기 제2절연막상에 형성된 후, 상기 제2연마 조성물이 상기 제2도전성 물질막을 연마하도록 이용됨으로써 상기 제2개구에 상기 제2비어 필 및 상기 제2트렌치에 상기 제2배선층을 만드는 것을 특징으로 하는 반도체장치의 제조방법.
  26. 제17항에 있어서, 제1배선층의 형상에 대응하는 제1트렌치가 상기 제1절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 상기 제1도전성 물질막이 상기 제1트렌치와 상기 제1개구를 포함하는 상기 제1절연막상에 형성된 후, 상기 제1연마 조성물이 상기 제1도전성 물질막을 연마하도록 이용됨으로써 상기 제1개구에 상기 제1비어 필 및 상기 제1트렌치에 상기 제1배선층을 만들고, 제2배선층의 형상에 대응하는 제2트렌치가 상기 제2절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 상기 제2도전성 물질막이 상기 제2트렌치와 상기 제2개구를 포함하는 상기 제2절연막상에 형성된 후, 상기 제2연마 조성물이 상기 제2도전성 물질막을 연마하도록 이용됨으로써 상기 제2개구에 상기 제2비어 필 및 상기 제2트렌치에 상기 제2배선층을 만드는 것을 특징으로 하는 반도체장치의 제조방법.
  27. 제17항에 있어서, 제1배선층의 형상에 대응하는 제1트렌치가 상기 제1절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 상기 제1도전성 물질막이 상기 제1트렌치와 상기 제1개구를 포함하는 상기 제1절연막상에 형성된 후, 상기 제1연마 조성물이 상기 제1도전성 물질막을 연마하도록 이용됨으로써 상기 제1개구에 상기 제1비어 필 및 상기 제1트렌치에 상기 제1배선층을 만들고, 상기 제1배선층에 도달하는 제3비어 필의 형상에 대응하는 제2개구가 상기 제2절연막에 더 형성됨과 더불어 구리 또는 구리합금으로 이루어진 상기 제2도전성 물질막이 상기 제3개구와 상기 제2개구를 포함하는 상기 제2절연막상에 형성된 후, 상기 제2연마 조성물이 상기 제2도전성 물질막을 연마하도록 이용됨으로써 상기 제2개구에 상기 제2비어 필 및 상기 제3개구에 상기 제3비어 필을 만드는 것을 특징으로 하는 반도체장치의 제조방법.
  28. 제24항, 제26항, 제27항중 어느 한항에 있어서, 상기 제1배선층이 상기 제1절연막에 형성된 후이면서 상기 제2절연막이 형성되기 전에, 실리콘 질화물과 질소가 첨가된 실리콘 산화물로부터 선택된 적어도 하나로 이루어진 장벽층이 상기 제1배선층과 상기 제1비어 필을 포함하는 상기 제1절연막상에 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  29. 2-퀴놀린 카르복실산으로 이루어진 제1유기산과;
    단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 유기산과, 수산으로부터 선택된 적어도 하나의 제2유기산;
    연마입자;
    산화제 및;
    물을 구비하여 구성된 것을 특징으로 하는 구리를 기초로 한 금속 연마 조성물.
  30. 실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과;
    젖산;
    연마입자;
    산화제 및;
    물을 구비하여 구성된 것을 특징으로 하는 구리를 기초로 한 금속 연마 조성물.
  31. 제29항 또는 제30항에 있어서, 상기 연마입자가 실리카, 산화 지르코늄, 세륨 산화물 및, 알루미나로부터 선택된 적어도 하나인 것을 특징으로 하는 구리를 기초로 한 금속 연마 조성물.
  32. 제29항 또는 제30항에 있어서, 상기 산화제가 과산화수소인 것을 특징으로 하는 구리를 기초로 한 금속 연마 조성물.
  33. 제29항 또는 제30항에 있어서, 계면활성제를 더 구비하여 구성된 것을 특징으로 하는 구리를 기초로 한 금속 연마 조성물.
  34. 제29항 또는 제30항에 있어서, 연마입자용 분산제를 더 구비하여 구성된 것을 특징으로 하는 구리를 기초로 한 금속 연마 조성물.
  35. 반도체기판상의 절연막에 비어 필 형상에 대응하는 개구와 배선층의 형상에 대응하는 트렌치로부터 선택된 매립을 위한 적어도 하나의 부재를 형성하는 단계와;
    상기 부재를 포함하는 상기 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;
    2-퀴놀린 카르복실산으로 이루어진 제1유기산과, 단일 카르복실 그룹 및 단일 하이드록실 그룹을 갖춘 유기산과 수산으로부터 선택된 적어도 하나의 제2유기산, 연마입자, 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 도전성 물질막을 연마함으로써 매립을 위한 상기 부재의 배선층과 비어 필로부터 선택된 적어도 하나의 도전성 부재를 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  36. 반도체기판상의 절연막에 비어 필 형상에 대응하는 개구와 배선층의 형상에 대응하는 트렌치로부터 선택된 매립을 위한 적어도 하나의 부재를 형성하는 단계와;
    상기 부재를 포함하는 상기 절연막상에 구리 또는 구리합금으로 이루어진 도전성 물질막을 형성하는 단계 및;
    실질적으로 물에 용해되지 않음과 더불어 구리 보다 더 낮은 기계적 강도를 갖는 구리 복합 화합물을 제조하기 위해 구리와 반응할 수 있는 수용 제1유기산과, 젖산, 연마입자, 산화제 및, 물을 구비하여 구성된 연마 조성물을 이용하는 것에 의해 상기 도전성 물질막을 연마함으로써 매립을 위한 상기 부재에 배선층과 비어 필로부터 선택된 적어도 하나의 도전성 부재를 형성하는 단계를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  37. 제35항 또는 제36항에 있어서, 상기 절연막이 그 표면상에 절연 연마정지층을 갖는 것을 특징으로 하는 반도체장치의 제조방법.
  38. 제35항 또는 제36항에 있어서, 상기 부재를 포함하는 상기 절연막은 상기 도전성 물질막이 형성되기 전에 도전성 장벽층으로 덮이는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019990043164A 1998-10-07 1999-10-07 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법 KR100357894B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1998-285218 1998-10-07
JP28521898 1998-10-07
JP1999-238767 1999-08-25
JP23876799A JP2000183003A (ja) 1998-10-07 1999-08-25 銅系金属用研磨組成物および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20000028886A KR20000028886A (ko) 2000-05-25
KR100357894B1 true KR100357894B1 (ko) 2002-10-25

Family

ID=26533879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043164A KR100357894B1 (ko) 1998-10-07 1999-10-07 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법

Country Status (4)

Country Link
US (2) US6426294B1 (ko)
JP (1) JP2000183003A (ko)
KR (1) KR100357894B1 (ko)
TW (1) TW440944B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5575885A (en) * 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
TWI224128B (en) * 1998-12-28 2004-11-21 Hitachi Chemical Co Ltd Materials for polishing liquid for metal, polishing liquid for metal, method for preparation thereof and polishing method using the same
JP3945964B2 (ja) * 2000-06-01 2007-07-18 株式会社ルネサステクノロジ 研磨剤、研磨方法及び半導体装置の製造方法
US6348395B1 (en) * 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
WO2002000965A1 (fr) * 2000-06-28 2002-01-03 Koito, Tatsuya Agent anticorrosion
JP4719204B2 (ja) * 2000-08-21 2011-07-06 株式会社東芝 化学機械研磨用スラリおよび半導体装置の製造方法
JP2002110592A (ja) * 2000-09-27 2002-04-12 Sony Corp 研磨方法および研磨装置
CN100334709C (zh) 2000-11-02 2007-08-29 富士通株式会社 半导体器件及其制造方法
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
WO2003005431A1 (fr) * 2001-07-04 2003-01-16 Seimi Chemical Co., Ltd. Suspension de polissage chimico-mecanique destinee a un circuit integre a semi-conducteurs, procede de polissage et circuit integre a semi-conducteurs
JP2003257910A (ja) 2001-12-28 2003-09-12 Fujikoshi Mach Corp 基板における銅層の研磨方法
US6518184B1 (en) * 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
JP4187497B2 (ja) * 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
TWI282360B (en) * 2002-06-03 2007-06-11 Hitachi Chemical Co Ltd Polishing composition and polishing method thereof
CN100341135C (zh) * 2003-03-28 2007-10-03 富士通株式会社 半导体装置
JP4518409B2 (ja) * 2003-03-31 2010-08-04 Ｈｏｙａ株式会社 洗浄方法
US8316866B2 (en) * 2003-06-27 2012-11-27 Lam Research Corporation Method and apparatus for cleaning a semiconductor substrate
JP4954462B2 (ja) * 2004-10-19 2012-06-13 株式会社フジミインコーポレーテッド 窒化シリコン膜選択的研磨用組成物およびそれを用いる研磨方法
US7795150B2 (en) * 2004-11-29 2010-09-14 Renesas Electronics America Inc. Metal capping of damascene structures to improve reliability using hyper selective chemical-mechanical deposition
KR100959439B1 (ko) 2005-04-14 2010-05-25 미쓰이 가가쿠 가부시키가이샤 연마재 슬러리 및 이것을 사용한 연마재
JP4776269B2 (ja) * 2005-04-28 2011-09-21 株式会社東芝 金属膜ｃｍｐ用スラリー、および半導体装置の製造方法
US7393461B2 (en) * 2005-08-23 2008-07-01 Kesheng Feng Microetching solution
US7446424B2 (en) * 2006-07-19 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor package
US20080041813A1 (en) * 2006-08-21 2008-02-21 Atmel Corporation Methods and compositions for wet etching
JP2009123880A (ja) * 2007-11-14 2009-06-04 Showa Denko Kk 研磨組成物
CN103333662A (zh) 2008-12-11 2013-10-02 日立化成工业株式会社 Cmp用研磨液以及使用该研磨液的研磨方法
KR101277357B1 (ko) * 2009-01-30 2013-06-20 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 배리어 기능을 가진 금속 원소와 촉매능을 가진 금속 원소의 합금막을 가진 기판
JP2010166087A (ja) * 2010-04-12 2010-07-29 Jsr Corp 化学機械研磨用水系分散体
EP3674442A1 (en) 2018-12-24 2020-07-01 IMEC vzw Etching using an electrolyzed chloride solution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391258A (en) * 1993-05-26 1995-02-21 Rodel, Inc. Compositions and methods for polishing
JPH0955363A (ja) * 1995-06-08 1997-02-25 Toshiba Corp 銅系金属用研磨液および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956313A (en) 1987-08-17 1990-09-11 International Business Machines Corporation Via-filling and planarization technique
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US5575885A (en) * 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
JP3397501B2 (ja) 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
US5637185A (en) * 1995-03-30 1997-06-10 Rensselaer Polytechnic Institute Systems for performing chemical mechanical planarization and process for conducting same
US6046110A (en) * 1995-06-08 2000-04-04 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing a semiconductor device
US5858813A (en) 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US6082373A (en) * 1996-07-05 2000-07-04 Kabushiki Kaisha Toshiba Cleaning method
US5664990A (en) * 1996-07-29 1997-09-09 Integrated Process Equipment Corp. Slurry recycling in CMP apparatus
JP3507628B2 (ja) * 1996-08-06 2004-03-15 昭和電工株式会社 化学的機械研磨用研磨組成物
US5783489A (en) * 1996-09-24 1998-07-21 Cabot Corporation Multi-oxidizer slurry for chemical mechanical polishing
US5954997A (en) * 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
US6083419A (en) * 1997-07-28 2000-07-04 Cabot Corporation Polishing composition including an inhibitor of tungsten etching
US5934978A (en) * 1997-08-15 1999-08-10 Advanced Micro Devices, Inc. Methods of making and using a chemical-mechanical polishing slurry that reduces wafer defects
JP3371775B2 (ja) * 1997-10-31 2003-01-27 株式会社日立製作所 研磨方法
US6177026B1 (en) * 1998-05-26 2001-01-23 Cabot Microelectronics Corporation CMP slurry containing a solid catalyst
JP2000160139A (ja) * 1998-12-01 2000-06-13 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP3837277B2 (ja) * 2000-06-30 2006-10-25 株式会社東芝 銅の研磨に用いる化学機械研磨用水系分散体及び化学機械研磨方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391258A (en) * 1993-05-26 1995-02-21 Rodel, Inc. Compositions and methods for polishing
JPH0955363A (ja) * 1995-06-08 1997-02-25 Toshiba Corp 銅系金属用研磨液および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2000183003A (ja) 2000-06-30
US20020160608A1 (en) 2002-10-31
US6861010B2 (en) 2005-03-01
TW440944B (en) 2001-06-16
KR20000028886A (ko) 2000-05-25
US6426294B1 (en) 2002-07-30

Similar Documents

Publication Publication Date Title
KR100357894B1 (ko) 구리를 기초로 한 금속 연마 조성물 및 반도체장치의 제조방법
KR100214749B1 (ko) 동계 금속용 연마액 및 반도체장치의 제조방법
JP4253141B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
KR100510977B1 (ko) 화학기계연마용 연마제 및 기판의 연마법
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
KR100704690B1 (ko) 연마액 및 연마방법
JP5329786B2 (ja) 研磨液および半導体装置の製造方法
JP3192968B2 (ja) 銅系金属用研磨液および半導体装置の製造方法
KR20020015282A (ko) 화학 기계 연마용 슬러리 및 반도체 장치의 제조 방법
JP2009158810A (ja) 化学的機械的研磨用スラリーおよび半導体装置の製造方法
US6838383B2 (en) Copper polish slurry for reduced interlayer dielectric erosion and method of using same
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
US20030022801A1 (en) Selective removal of tantalum-containing barrier layer during metal CMP title
JP3556978B2 (ja) 銅系金属の研磨方法
WO2009070967A1 (fr) Liquide de polissage chimico-mécanique
US6302765B1 (en) Process for mechanical chemical polishing of a layer in a copper-based material
US6316364B1 (en) Polishing method and polishing solution
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
JP2002155268A (ja) 化学的機械的研磨用スラリ及び半導体装置の製造方法
US20060084271A1 (en) Systems, methods and slurries for chemical mechanical polishing
US20020125460A1 (en) Compositions for chemical mechanical planarization of tungsten
JP2002158194A (ja) 化学的機械的研磨用スラリ及び半導体装置の製造方法
JP4713767B2 (ja) 洗浄液および半導体装置の製造方法
KR20190057330A (ko) 텅스텐의 화학 기계적 연마 방법
JP2005079119A (ja) 銅系金属用研磨組成物および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120910

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 17