KR100317978B1 - 표시장치용전극및그제조방법 - Google Patents

표시장치용전극및그제조방법 Download PDF

Info

Publication number
KR100317978B1
KR100317978B1 KR1019980032544A KR19980032544A KR100317978B1 KR 100317978 B1 KR100317978 B1 KR 100317978B1 KR 1019980032544 A KR1019980032544 A KR 1019980032544A KR 19980032544 A KR19980032544 A KR 19980032544A KR 100317978 B1 KR100317978 B1 KR 100317978B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
conductive layer
base
protective layer
Prior art date
Application number
KR1019980032544A
Other languages
English (en)
Other versions
KR19990023513A (ko
Inventor
신야 후쿠따
히로야쓰 가와노
히데끼 하라다
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990023513A publication Critical patent/KR19990023513A/ko
Application granted granted Critical
Publication of KR100317978B1 publication Critical patent/KR100317978B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 전극 상에 형성되는 유전체층에 전도층을 구성하는 금속이 확산하는 것을 방지하는 것을 과제로 한다.
기체(基體) 상에 형성된 전극으로서, 상기 전극이 기체측으로부터 하지층, 전도층 및 보호층의 순으로 적어도 전도층을 보호층으로 완전히 덮도록 적층되고, 하지층 및 보호층이 전도층과 합금화 혹은 금속간 화합물화하기 어렵고, 또한 전도층으로의 고용도가 낮은 금속 또는 그 합금으로 구성된 것을 특징으로 하는 표지 장치용 전극에 의해 상기 과제를 해결한다.

Description

표시 장치용 전극 및 그 제조 방법
본 발명은 표시 장치용 전극 및 그 제조 방법에 관한 것이다. 본 발명의 표시 장치용 전극 및 그 제조 방법은 플라즈마 디스플레이 패널(PDP), 액정 표시 장치(LCD) 등의 전극에 적절하게 사용될 수 있다.
우선 기판 상에 전극이 형성되어 있는 표시 장치의 대표예로서 PDP를 들 수 있다. PDP는 자기 발광형의 표시 장치이다. 도 7 에 면방전 교류 구동 방식의 PDP의 개략 사시도를 나타낸다. 이 PDP(20)는 격벽(21)과 형광체층(22)으로 덮여진 어드레스 전극(데이터 전극)(A)을 구비한 기판(23)과, 저융점 유리로 이루어진유전체층(24)으로 덮인 표시 전극(투명 전극(25)과 금속 전극(26)의 2층 전극)을 구비한 기판(27)을 접합하여 이루어진 구성을 갖고 있다. 투명 전극(25)은 ITO(산화인듐주석), NESA(SnO2) 등의 투명 도전막으로 구성되고, 금속 전극(버스 전 극)(26)은 투명 전극(25)의 폭보다 좁으며 그 위에 적층 형성된다. 형광체층(22)은 표시 전극간의 가스 방전에 의한 진공 자외광에 의해 여기되어 발광하고, RGB의 순으로 스트라이프 형상으로 형성되어(도면 중 EU), RGB 1조가 1화소(도면 중 EG)에 상당한다. 또 기판(23)측을 배면측 기판, 기판(27)측을 표시 기판이라 칭한다. 도면 중 28은 유전체층, 29는 표면 보호막, D는 표시면을 의미한다.
어드레스 전극 및 버스 전극의 제조 방법으로서, 예를 들어 Ag를 함유한 금속 페스트를 인쇄법으로 기판 상에 도포하고 소성함으로써 Ag로 이루어진 전극을 제조하는 방법, 스퍼터링법 등의 박막 기법으로 Cr/Cu/Cr의 3층이나 Al 혹은 Al 합금 등으로 된 전극을 제조하는 방법 등이 알려져 있다.
인쇄법을 이용해서 전극을 제조할 경우, 폭10∼20㎛ 정도의 고정세(高精細) 패턴을 형성하는 것이 곤란하다는 문제가 있었다. 또 반도체 장치의 제조에 사용되는 박막 기법을 사용할 경우, 고정세 패턴의 형성은 가능하지만, 제조 장치, 재료 등이 다른 방법보다 고가인 문제가 있었다. 또한 Cu는 저융점 유리에 확산하기 쉬운 성질을 갖고 있기 때문에, Cr/Cu/Cr의 3층으로 이루어진 전극으로는 저융점 유리의 연화점의 온도 범위에서 유전체층의 형성 시에 측면에 노출한 Cu가 확산할 우려가 있다. Cu의 확산에 의해 저융점 유리가 착색되므로, 유리 표시의 색순도가저하하는 문제가 있었다.
이와 같은 문제를 해결하는 방법으로서 일본국 특개평8-22765호 공보에 기재된 방법이 알려져 있다. 구체적으로는 도 11a∼도 11d 에 나타낸 방법에 의해 전극이 제조되었다.
도 11a∼도 11d 에 나타낸 방법에서는 우선 기판(30) 상에 Ni층(31)을 형성한다(도 11a 참조). 다음에 전면에 레지스트층(32)을 도포하고, Ni층(31) 상의 소망의 영역에 개구를 형성한다. 이 후에, 전기 도금법으로 개구에 Cu층(33)을 형성한다(도 11b 참조). 이어서 레지스트층(32)을 제거하고, Ni층(31)을 소망의 형상으로 패터닝한 후(도 11c 참조), 무전해 도금법으로 Cu층(33)의 표면에 선택적으로 Ni층(34)을 형성함으로써 Ni층(31), Cu층(33) 및 Ni층(34)으로 된 버스 전극을 형성할 수 있다(도 11d 참조).
또, 다른 방법으로서 일본국 특개평8-222128호 공보에 기재된 방법이 알려져 있다. 구체적으로는 도 13a∼도 13c 에 나타낸 방법에 의해 전극이 제조되었다.
이 방법은 기판(41) 상에 투명 전극(42)을 소망의 형상으로 형성하고, 이어서 전체면에 Ni층(43)을 형성하고, 다시 Cu층(44)을 소망의 형상으로 형성한다(도 13a 참조). 이 후, Cu층(44)과 동일 평면 형상이 되도록 Ni층(43)을 에칭하고(도 13b 참조), Ni층(43) 및 Cu층(44)을 노출하도록 레지스트층(45)을 형성 및 개구시킨다. 이 후, 도금법으로 Ni층(43) 및 Cu층(44)을 덮도록 Ni층(46)을 형성시킨다.
상기 첫 번째 공보에 기재된 방법에 의하면, 고정세 패턴의 전극을 용이하게또한 저코스트로 제조할 수 있게 된다.
그러나, 저융점 유리 페이스트를 소성하여 얻어지는 저융점 유리로 이루어진 유전체층으로 전극을 덮을 경우, 그 소성 시에 전극이 고온으로 가열되기 때문에, 전극재의 Cu와 Ni가 상호 확산해서 합금화하고, 저항이 증가하는 문제가 있었다. Cu와 Ni가 합금화하는 점은 예를 들어 "Constitution of Binary Alloys 2nd Edition"(Max Hansen 저; McGraw-Hill Book Company 발간)의 제 602쪽의 CuNi의 상도에 나타나 있다. 이 문헌에서는 Cu와 Ni는 완전히 혼합한 상태가 화학적으로 안정하기 때문에, 소성시의 가열에 의해 용이하게 혼합하여 합금화할 수 있음이 나타나 있다.
여기서, 도 12a 는 기판측으로부터 Ni/Cu/Cr의 퇴적후의 단면의 SEM 사진이고, 도 12b 는 상기 Ni/Cu/Cr을 600℃에서 40분간 가열한 후의 단면의 SEM 사진이다. 도 12b 에서는 Cu와 Ni는 완전히 확산하여 합금화되어 있는 것을 나타내고 있다.
한편, 상기 두번째 공보에 기재된 방법에서는 공정수가 증가하기 때문에 제조 코스트가 높아지는 다른 문제가 있었다.
본 발명은 합금화 등에 의해 저항이 증대하지 않는 전극을 제공하는 것 및 상기 전극을 공정수를 늘리지 않고 제조하는 것을 목적으로 한다. 또 전극을 유전체층으로 덮을 경우, 전극을 구성하는 금속의 확산에 의한 유전체층의 착색을 방지할 수 있은 전극 및 그 제조 방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 2 는 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 3 은 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 4 는 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 5 는 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 6 은 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 7 은 PDP의 개략 사시도.
도 8 은 Cu층에 대한 Ni층 또는 Co층의 두께의 비에 관한 시트 저항의 증가를 설명하는 그래프.
도 9 는 실시예 11의 열처리 후의 상태를 나타내는 SEM 사진.
도 10 은 본 발명의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 11 은 종래의 표시 장치용 전극의 제조 공정의 개략 단면도.
도 12 는 Ni/Cu/Cr의 퇴적후 및 상기 Ni/Cu/Cr의 가열후의 단면의 SEM 사진.
도 13 은 종래의 표시 장치용 전극의 제조 공정의 개략 단면도.
※ 도면의 주요부분에 대한 부호의 설명 ※
1, 23, 27, 30, 41: 기판 2, 42: 투명 전극
2a: ITO막 3: Cr층 또는 Co층
4, 9, 10: 마스크 5: 전도층
6: 보호층 7: 하지층
8, 13: Cu층 11, 24, 28: 유전체층
12, 29: 표면 보호층 20: PDP
21: 격벽 22: 형광체층
25: 투명 전극 26: 금속 전극(버스 전극)
31, 34, 43, 46: Ni 층 32, 45: 레지스트층
33, 44: Cu층 A: 어드레스 전극
D: 표시면
따라서, 본 발명에 의하면, 기체(基體) 상에 형성된 전극으로서, 기체측으로부터 하지층, 전도층 및 보호층의 순으로 적어도 상기 전도층을 상기 보호층으로 완전히 덮도록 적층되고, 상기 하지층 및 보호층이, 상기 전도층과의 합금화 혹은 금속간 화합물화가 Cu와 Ni와의 관계에 비하여 어렵고 상기 전도층으로의 고용도가 1at% 이하인 금속 또는 그 합금으로 구성된 것을 특징으로 하는 표지 장치용 전극이 제공된다.
또 본 발명에 의하면, 저융점 유리로 이루어진 유전체층으로 덮인 플라즈마 디스플레이 패널의 전극으로서 상기 전극이 투명 전극과 이것에 비해서 폭이 좁은 버스 전극과의 적층 구조를 갖고, 상기 버스 전극이 기판측으로부터 하지층, 전도층 및 보호층의 순으로 적어도 상기 전도층을 상기 보호층으로 완전히 덮도록 적층되고, 상기 하지층 및 보호층이 상기 전도층과의 합금화 혹은 금속간 화합물화가 Cu와 Ni과의 관계에 비하여 어렵고, 또한 전도층으로의 고용도가 1at% 이하인 금속 또는 그 합금으로 구성되고, 또한 상기 투명 전극이 상기 버스 전극을 완전히 덮도록 형성되어 있는 것을 특징으로 하는 표시 장치용 전극이 제공된다.
또한, 본 발명에 의하면, 기체 상에 하지층을 형성하고, 상기 하지층 상에 전도층을 형성하고, 상기 전도층 상에 상기 전도층을 완전히 덮도록 보호막을 무전해 도금으로 형성하여, 상기 하지층, 전도층 및 보호층으로 이루어진 전극을 형성하고, 상기 하지층, 전도층 및 보호층을 구성하는 금속의 이온화 경향이 상기 하지층, 보호층 및 전도층의 순으로 큰 것을 특징으로 하는 표시용 전극의 제조 방법이 제공된다.
또, 본 발명에 의하면, 기체 상에 하지층을 형성하고, 상기 하지층 상에 전도층을 형성하고, 상기 전도층 상에 상기 전도층을 완전히 덮도록 보호층을 전해 도금법으로 형성하여, 상기 하지층, 전도층 및 보호층으로 이루어지고 상기 하지층, 전도층 및 보호층을 구성하는 금속의 이온화 경향이 상기 하지층, 보호층 및 전도층의 순으로 큰 버스 전극을 형성하고, 이어서 버스 전극을 완전히 덮도록 투명 전극을 형성함으로써 투명 전극과 이것에 비해서 폭이 좁은 버스 전극과의 적층 구조로 이루어진 전극을 얻는 것을 특징으로 하는 표시 장치용 전극의 제조 방법이 제공된다.
본 발명에 사용할 수 있는 기체는 그 위에 표시용 전극을 형성할 수만 있으면 어떤 구성을 갖고 있어도 된다. 예를 들어, 실리콘 기판, 유리 기판, 플라스틱 기판 등의 기판, 또 기체 상에 투명 전극, 절연막 등이 적층된 것도 포함된다.
기체 상에 전극이 형성된다. 이 전극은 기체측으로부터 하지층, 전도층 및 보호층의 순으로, 또한 적어도 전도층을 보호층으로 완전히 덮도록 적층되어 있다. 전도층이 보호층으로 완전히 덮여 있음으로써, 후에 전극 상에 형성되는 유전체층에 전도층을 구성하는 금속이 확산하는 것을 방지할 수 있다.
상기 하지층은 전도층 금속과 합금화 또는 금속간 화합물화하기 어려운 금속으로 구성된 것이 바람직하다. 전도층은 Cu로 구성되는 것이 바람직하다. 또한 보호층은 전도층과 합금화 또는 금속간 화합물화하기 어려운 금속 또는 그 합금으로 구성되는 것이 바람직하다. 여기서 Cu와 합금화하기 어려운 금속으로서 PDP로의 적용을 고려할 경우, 600℃에서 구리 중에 고용도가 1at% 이하인 것이 기준이된다. 그 이유는 고용도가 1at% 이하이면 제조 공정 중에서도 Cu의 저항률 상승은 배정도까지 억제되기 때문이다. 이러한 조건을 만족시키는 금속은, 예를 들어 상기 문헌, "Constitution of Binary Alloys 2nd Edition"에 의하면, Cr, Mo, W, Fe, Co, Ta, Zr 등이다(또한 원가는 높지만, Re, Ru, Os도 상당한다). 이와 같은 금속을 조합함으로써 열화학적으로 안정하고, 각각의 층의 경계면에선 합금화 또는 금속간 화합물 생성 반응이 생기지 않고, 합금화 또는 금속간 화합물화에 의한 저항의 상승을 방지할 수가 있다. 하지층, 전도층 및 보호층의 두께는 각각 0.05∼0.5㎛, 0.5∼20㎛ 및 0.1∼2㎛인 것이 바람직하다. 또 금속 전극의 폭은 100∼300㎛인 것이 바람직하다.
또한, 하기 표 1에 Cu로 이루어진 전도층의 저항률과 보호층을 구성하는 금속과의 관계를 나타낸다. 가열은 질소 분위기하, 600℃에서 40분간 행하였다.
[표 1]
상기 표 1로부터 Ni로 이루어진 보호층을 갖는 전극은 가열후의 저항이 Ni 이외의 금속과 비교해서 높은 것을 알 수 있다. 이에 대해서 본 발명의 전극을 구성하는 보호층은 저항이 거의 변하지 않는 것을 알 수 있다.
하지층 및 전도층의 형성 방법은 특별히 한정되지 않는다. 예를 들어, 증착법, 스퍼터링법, 전해 도금법 및 무전해 도금법 등으로 각층을 구성하는 금속을 적층한 후, 전극의 형성을 소망하는 영역에 마스크를 형성하고, 이 마스크를 사용해서 에칭(반응성 이온 에칭)(RIE)법과 같은 드라이 에칭법, 웨트(습식) 에칭법을 사용하여 형성하는 방법, 전극의 형성을 소망하는 영역에 개구를 갖는 마스크를 형성한 후, 전해 도금법 및 무전해 도금법 등으로 각층을 구성하는 금속을 적층함으로써 형성하는 방법 등을 들 수 있다. 이 중에서 금속의 적층에 전해 도금 및 무전해 도금법을 사용하는 방법이 제조 코스트를 염가로 할 수 있기 때문에 바람직하다. 또한, 상기 웨트 에칭에 사용되는 에칭 용액은 Cr의 경우 염산 수용액, Cu의 경우 염화제이철 수용액을 사용하는 것이 바람직하다. 마스크는 예를 들어 OFPR-800(동경응화사 제), ZPP-1700(니혼제온사 제) 등의 공지의 포토레지스트를 사용해서 노광·현상에 의해 형성할 수 있다.
보호층의 형성 방법은 전도층을 완전히 덮도록 형성할 수만 있다면, 특히 한정되지 않지만, 무전해 도금법으로 전도층에 선택적(자기 정합적)으로 형성하는 것이 바람직하다. 무전해 도금법 이외의 방법으로 형성할 경우, 전도층 이외를 레지스트 등으로 보호한 후, 보호층을 형성할 필요가 있기 때문에, 제조 공정수가 증가하고, 제조 코스트가 높아질 우려가 있다. 한편, 무전해 도금법에 의하여 선택적으로 형성할 경우, 보호 공정은 필요 없고, 또 무전해 도금법 자체가 염가인 방법이기 때문에 제조 코스트를 염가로 할 수가 있다. 보호층을 구성하는 금속이 Co일 경우, 무전해 도금액으로서는 월드메탈사 제의 코발트 도금액 콘버스-M을 들 수 있다.
또한, 무전해 도금법으로 보호층을 형성할 경우, 하지층, 전도층 및 보호층을 구성하는 금속은 하지층, 보호층 및 전도층의 순으로 큰 이온화 경향을 갖는 금속을 사용하는 것이 바람직하다. 이와 같은 관계를 갖는 금속을 사용함으로써 하지층과 전도층 사이에 전기 화학 반응이 생기기 때문에 전도층의 표면에만 보호층을 선택적으로 피복할 수 있다.
또한, 무전해 도금 전에 PdCl2용액 등의 도금용 촉매 용액에 침지함으로써 상기 촉매를 적어도 전도층의 표면에 도포하여도 된다. 또 탈지, 자연 산화막의 제거 등의 공지의 전처리를 실시하여도 된다.
하지층, 전도층 및 보호층을 구성하는 금속 중, 특히 바람직한 조합은 Cr, Cu 및 Co, Fe, Cu 및 Co이다.
다음에 전극을 덮도록 유전체층이 형성된다. 유전체층은 저융점 유리로 구성되고, 그 두께는 10∼30㎛인 것이 바람직하다. 유전체층은, 예를 들어 저융점 유리 페이스트를 기체 전면에 도포하고, 소성함으로써 형성할 수 있다. 여기서 저융점 유리 페이스트는 일반적으로 산화납 및/또는 산화 아연을 주성분으로 하여 함유하는 저융점 유리 분말, 에틸셀룰로스 등의 바인더 수지, α-테르피네올 등의 용제로 구성된다. 또 소성은 통상 400∼700℃의 범위의 온도로 행하여진다. 이와 같은 온도에서 소성을 행하면, 전도층이 보호되지 않을 경우, 전도층을 구성하는 금속이 유전체층에 확산할 우려가 있지만, 본 발명에서는 전도층이 보호층으로 완전히 덮여있기 때문에 확산을 방지할 수 있다.
본 발명에서는 기체와 전극 사이, 유전체층과 전극 사이에 투명 전극을 설치하여도 된다. 여기서 투명 전극을 구성하는 재료로서는 ITO, NESA 등을 들 수 있다. ITO 및 NESA로 이루어진 패턴은 각각을 구성하는 금속의 유기 금속 화합물을 페이스트상으로 하고, 이것을 도포·소성함으로써 얻을 수가 있다. 이 방법 외에도스퍼터링법, CVD법 등으로도 형성할 수 있다.
투명 전극의 두께는 0.1∼0.5㎛인 것이 바람직하다. 더우기, 투명 전극은 유전체층과 전극 사이에서 전극을 덮도록 형성하는 것이 특히 바람직하다. 전극을 덮도록 투명 전극을 형성함으로써 전도층을 구성하는 금속이 유전체층으로 확산하는 것을 방지하는 장벽을 2중으로 할 수 있다. 3종 이상으로 보호하면 보다 효과적이지만, 이와 같이 기존의 막으로 2중으로 보호를 하면 저코스트화에 유리하다. 또한, 투명 전극의 패터닝은 웨트 에칭법, 드라이 에칭법, 인쇄법 등의 공지의 방법으로 행할 수가 있다. 웨트 에칭의 경우 에칭 용액은 전도층이 동시에 에칭하는 것을 방지하기 위해서 질산, 염화제2철 등의 산화 작용을 갖는 용질을 포함하지 않는 것이 바람직하고, 염산 수용액 등을 사용하는 것이 바람직하다.
여기서, 투명 전극을 전극 상에 형성할 경우는 전도층의 형상을 기체측이 넓은 테이퍼(taper) 형상으로 하는 것이 바람직하다. 테이퍼 형상으로 함으로써, 전극의 측벽이 완만하게 되므로, 투명 전극이 단선되는 것을 방지할 수가 있고, 전극의 측벽을 투명 전극으로 용이하게 덮을 수 있다. 테이퍼 형상의 전도층은, 예를 들어 기체측이 넓은 테이퍼 형상의 개구부를 갖는 마스크를 사용해서 도금법 등으로 금속을 개구부에 매몰함으로써 형성할 수 있다. 또한 전도층 및/또는 보호층이 하지층보다 좁은 폭을 갖고 있는 것이 바람직하다. 폭이 좁음으로써, 전극에 의해 형성되는 단차가 완화되므로, 투명 전극이 단선되는 것을 방지할 수 있다.
본 발명의 표시 장치용 전극 및 그 제조 방법은 적어도 기체, 전극 및 그것을 덮는 유전체층을 갖는 표시 장치이면, 어떠한 전극에도 적용할 수 있다. 이러한 전극으로서, 예를 들어 PDP에서는 표시 전극용의 버스 전극 및 어드레스 전극(데이터 전극), LCD에서는 주사 전극 및 신호 전극을 들 수 있다. 보다 구체적으로는 도 7 에 나타내는 바와 같은 구성의 PDP의 버스 전극(26) 및 어드레스 전극(A)에 본 발명을 사용함으로써 저저항의 전극을 염가로 형성할 수 있게 된다. 또한 도 7 에서는 유전체층(28)으로 기판(23) 상에 직접 형성한 어드레스 전극(A)을 덮고, 유전체층(28) 상에 격벽(21) 및 형광체층(22)을 형성하고 있다.
(실시예 1)
도 1a∼1e 의 공정에 따라 PDP의 표시 전극(투명 전극과 버스 전극의 2층 전극)을 형성하였다.
기판(유리 기판)(1) 상에 ITO막을 두께 4000Å으로 형성하였다. 이 후, ITO막 상에 두께 3㎛의 포토레지스트를 도포하고, 노광·현상함으로써 소망의 투명 전극 형성용의 개구부를 갖는 마스크를 형성하였다. 이 마스크를 사용해서 깨끗한 물로 ITO막을 에칭하여 투명 전극(2)을 형성하였다(도 1a 참조).
이어서, 하지층이 되는 Cr층(3)을 스퍼터링법으로 두께 1000Å으로 형성하였다(도 1(b)참조).
다시 포토레지스트를 기판의 전체면에 도포하고, 투명 전극 상의 전도층의 형성을 소망하는 영역을 노광·현상함으로써 상기 영역에 개구부를 갖는 마스크(4)를 형성하였다. 이 마스크(4)를 사용해서 전해 도금법으로 두께 2㎛의 Cu로 이루어진 전도층(5)을 형성하였다(도 1c 참조). 또한 도금 조건은 피로린산동을 주성분으로서 함유한 수용액, 피로린산동3수화물 80g/l, 피로린산칼륨 270g/l, 암모니아수 3ml/l을 도금액으로 사용하고, 액체온도 55℃, 양극 전류 밀도 2A/dm2로 하였다.
다음에, 마스크(4)를 제거한 후, 무전해 도금법으로 두께 3000Å의 Co로 이루어진 보호층(6)을 전도층(5)의 표면에 선택적으로 피복하였다(도 1d 참조). 이때, 전기 화학 반응으로 Cr층(3) 상에 Co는 형성되지 않았다. 또한 도금 조건은 콘버스-M(월드메탈사 제)을 도금액으로서 사용하여 액체온도 80℃, 침지 시간 2분으로 하였다.
이 후, 20중량%의 염산을 함유한 수용액을 사용해서 Cr층(3)을 에칭함으로써 투명 전극(2)을 부분적으로 노출시켜서 하지층(7), 전도층(5) 및 보호층(6)으로 이루어진 버스 전극을 형성하였다(도 1e 참조).
또한, 도시하지 않지만, 투명 전극과 버스 전극의 2층 구조의 표시 전극을 덮도록 기체 상에 저융점 유리 페이스트를 도포, 소성함으로써 유전체층을 형성하였다. 이어서 유전체층 상에 MgO로 이루어진 표면 보호층을 증착으로 형성함으로써 PDP의 표시 면측 기판을 제조할 수 있다.
(실시예 2)
도 2a∼2e 의 공정에 따라 동일하게 PDP의 표시 전극을 형성하였다.
도 1a 와 마찬가지로 기판(1) 상에 투명 전극(2)을 형성하였다(도 2a 참조).
이어서 투명 전극(2)을 덮도록 기판(1) 상에 스퍼터링법으로 두께 1000Å의 Cr층(3)(하지층)을 형성하고, 다시 그 위에 피로린산동 전해 도금법으로 두께 2㎛의 Cu층(8)을 형성하였다(도 2b 참조).
다음에 포토레지스트를 기판의 전면에 도포하고, 노광·현상함으로써 전도층의 형성을 소망하는 영역에 마스크(9)를 형성하였다. 이 후, 염화제2철 수용액을 사용해서 에칭함으로써 Cu의 전도층(5)을 형성하였다(도 2c 참조).
마스크(9)를 제거한 후, 도 1d 및 도 1e 과 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있었다(도 2d 및 도 2e 참조).
(실시예 3)
도 3a∼3f 의 공정에 따라 PDP의 표시 전극을 형성하였다.
기판(1) 상에 Cr층(3), Cu층(8)을 스퍼터링법으로 각각 1000Å, 2㎛의 두께로 이 순서로 적층하였다(도 3a 참조).
이어서, 포토레지스트를 기판의 전면에 도포하고, 노광·현상함으로써 전극의 형성을 소망하는 영역에만 마스크(9)를 형성하였다. 이 후, 염화제2철 수용액을 사용해서 Cu층(8)을 에칭함으로써 전도층(5)을 형성하였다. 또한 염산 수용액을 사용해서 Cr층(3)을 에칭함으로써 하지층(7)을 형성하였다(도 3b참조).
이 후, NaOH 수용액으로 포토레지스트의 제거와 탈지를 행하고, 초산과 같은 유기산을 사용해서 전도층(5)의 표면의 자연 산화막을 제거하였다. 따라서, 월드메탈사 제의 코발트 도금액 컨버스-M을 사용해서 전도층(5)의 표면을 덮도록 선택적으로 두께 0.3㎛의 Co로 이루어진 보호층(6)을 형성하였다. 이어서 기판(1) 상에 하지층(7), 전도층(5) 및 보호층(6)으로 이루어진 전극을 형성할 수 있었다(도 3c 참조).
다음에, 전극을 덮도록 기판(1) 상에 두께 0.3㎛의 ITO막(2a)을 형성하였다 (도 3d 참조). ITO막(2a)은 인듐 및 주석의 유기금속 화합물을 함유한 페이스트를 기판(1) 상에 도포·소성함으로써 형성하였다.
이어서, 포토레지스트를 전면에 도포하고, 노광·현상함으로써 투명 전극의 형성을 소망하는 영역에만 막두께 3㎛의 마스크(10)를 형성하였다. 이 마스크(10)를 사용해서 염산 수용액으로 ITO막(2a)을 습식 에칭하여 투명 전극(2)을 형성함으로써 버스 전극을 투명 전극으로 덮은 2층 구조의 표시 전극을 형성할 수 있었다 (도 3e 참조).
마스크(10)를 제거한 후, 기판(1) 전면에 저융점 유리 분말, 에틸셀룰로스(바인더 수지) 및 α-테르피네올(용제)로 이루어진 저융점 유리 페이스트를 도포하였다. 이 저융점 유리 페이스트를 공기 중에서 400∼700℃로 소성함으로써 유전체층(11)을 형성하였다. 이 후, 유전체층(11) 상에 증착법으로 두께 1㎛의 MgO로 이루어진 표면 보호층(12)을 형성함으로써 PDP의 표시면측 기판을 제조할 수 있었다 (도 3f 참조).
(실시예 4)
도 4a∼4f 의 공정에 따라 PDP의 표시 전극을 형성하였다.
도 3a 와 마찬가지로 기판(1) 상에 Cr층(3), 및 Cu층(8)을 이 순서대로 적층하였다(도 4a 참조).
이어서, 도 3b 와 마찬가지로 Cr층(3) 및 Cu층(8)을 마스크(9)를 사용해서 에칭함으로써 하지층(7)을 형성하였다. 이 후, 염화제2철 수용액을 사용해서 Cu층(8)의 측면을 다시 사이드 에칭함으로써 전도층(5)을 형성하였다(도 4b 참조).
마스크(9)를 제거한 후, 도 3c∼3f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있다(도 4c∼4f 참조).
(실시예 5)
두께 2㎛의 Cu층(8)을 황산동과 황산을 함유한 수용액을 사용한 전해 도금법으로 형성하고, 상기 Cu층(8)의 형성 전에 Cr층(3) 상에 두께 1000Å의 Cu층을 스퍼터링법으로 형성하는 것 이외는 도 3a 와 마찬가지의 공정을 반복하였다.
상기 공정 이외는 도 3b∼3f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있다.
(실시예 6)
두께 2㎛의 Cu층(8)을 황산동과 황산을 함유한 수용액을 사용한 전해 도금법으로 형성하고, 두께 1000Å의 Co층(3)을 무전해 도금법으로 형성하고, 상기 Cu층 (8)의 형성 전에 Co층(3) 상에 두께 1000Å의 Cu층을 무전해 도금법으로 형성한 이외는 도 3a 와 마찬가지의 공정을 반복하였다. 또한 Co층(3)의 형성 전에 기판(1)의 표면을 불소산 수용액을 사용해서 조면화하였다.
상기 공정 이외는 도 3b∼3f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있었다.
(실시예 7)
도 5a∼5f 의 공정에 따라 PDP의 표시 전극을 형성하였다.
우선 기판(1) 상에 Cr층(3) 및 Cu층(13)을 스퍼터링법으로 각각 두께 1000Å으로 형성하였다(도 5a 참조).
또한, 두께 5㎛로 포토레지스트를 기판 전면에 도포하고, 투명 전극 상의 전도층의 형성을 소망하는 영역을 노광·현상함으로써 상기 영역에 개구부를 갖는 마스크(4)를 형성하였다. 이 마스크(4)를 사용해서 전해 도금법으로 두께 2㎛의 Cu로 이루어진 전도층(5)을 형성하였다(도 5b 참조). 또한 도금 조건은 산성 황산동을 주성분으로 함유한 수용액(상품명 미크로파브, EEJA사 제)을 도금액으로서 사용하고, 액체온도 30℃, 전류 밀도 2A/dm2로 하였다.
마스크(4)를 제거한 후, 도 3c ∼ 도 3f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있다(도 5c∼도 5f 참조).
(실시예 8)
기판(1)의 표면을 불소산 수용액을 사용해서 조면화한 후, Co층(3) 및 Cu층 (13)을 무전해 도금법으로 형성한 것 이외는 도 5a∼5f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있다. Cr은 무전해 도금법으로 형성할 수 없기 때문에, Co를 하지층으로 해서 사용하였다.
(실시예 9)
도 6a∼6f 에 따라 PDP의 표시 전극을 형성하였다.
도 5a 와 마찬가지로 기판(1) 상에 Cr층(3) 및 Cr층(13)을 이 순서로 적층하였다(도 6a 참조).
이어서 도 5b 와 마찬가지로 마스크(4)를 형성하고, 이 마스크(4)를 사용해서 Cu층(13) 상에 전도층(5)을 형성하였다. 마스크(4)의 제거후, 염화제2철 수용액을 사용해서 전도층(5)의 측면을 다시 사이드 에칭하였다(도 6b 참조).
이 후, 도 5c∼5f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있다(도 6c∼6f 참조).
(실시예 10)
기판(1)의 표면을 불소산 수용액을 사용하여 조면화한 후, Co층(3) 및 Cu층 (13)을 무전해 도금법으로 형성한 것 이외는 도 6a∼6f 와 마찬가지의 공정을 거침으로써 PDP의 표시면측 기판을 제조할 수 있었다.
(비교예1)
유리 기체 상에 두께 500Å의 하지 Cr층과 두께 1000Å의 상부 Cu층을 각각 스퍼터링법으로 형성하였다. 이어서 무전해 도금법으로 소정 패턴의 임의의 두께의 Ni층을 형성하였다. 이 Ni층 상에 무전해 도금법으로 두께 2㎛의 Cu층을 적층 함으로써 전극을 형성하였다. 이 후, 전체를 600℃에서 40분간 열처리하였다. 이 전극의 열처리 전후의 시트 저항을 측정하고, 그 결과를 도 8 에 나타내었다. 도 8 의 횡축은 Cu층의 두께에 대한 Ni층의 두께의 비를 나타내고, 종축은 열처리 전의 시트 저항에 대한 열처리 후의 시트 저항의 증가율을 나타내고 있다.
도 8 에서 알 수 있는 바와 같이, Cu층과 Ni층으로 이루어진 전극에서는 열처리에 의해 Ni가 Cu층에 확산하므로, 열처리 전보다 14배까지 시트 저항이 상승한다. 따라서, Ni와 Cu의 조합은 전극 재료로서는 바람직하지 않은 것이 판명되었다.
또한, 유리 기체 상에 두께 500Å의 하지 Cr층, 두께 2㎛의 Cu층 및 두께를 변화시킨 Co층을 형성하고, 상기와 동일하게 열처리한 전극의 저항을 측정하고, 그 결과를 도 8 에 나타내었다. 도 8 의 횡축은 Cu층의 두께에 대한 Co층의 두께의 비를 나타내고 있다. 도 8 에서 알 수 있는 바와 같이, Cr층, Cu층과 Co층으로 이루어진 전극에서는 열처리에 의한 시트 저항의 증가율이 약 20%로 일정하였다. 이 결과는 Co층으로 피복한 본 발명의 전극의 유용성을 나타내고 있다.
(실시예 11)
유리 기체 상에 두께 500Å의 Cr층, 두께 2㎛의 Cu층 및 두께 0.2㎛의 Cr층을 그 순서로 적층한 후, 에칭함으로써 스트라이프 형상의 전극을 얻었다. 이 전극을 일본전기유리사 제의 유리재(PLS-3235)로 이루어진 유전체층으로 덮었다. 이후, 전체를 600℃로 40분간 열처리한 때의 상태(SEM 사진)를 도 9a 와 비교예로서 나타낸다. 도 9a 로부터 명백한 바와 같이 종래예에 의한 Cr-Cr-Cr의 조합에서는 유전체층과 전극과의 경계면에서 기포가 생기고 있는 것이 판명되었다. 이 기포는 유전체층에 전극을 구성하는 재료의 확산에 의해 생긴다고 생각된다.
두께 0.2㎛의 Cr층을 두께 0.3㎛의 Co층으로 바꾸는 것 이외는 상기와 동일하게 전극을 형성하고, 얻어진 전극을 열처리하였다. 열처리 시의 상태(SEM 사진)를 도 9b 에 나타낸다. 도 9b 로부터 명백한 바와 같이 본 발명에 의한 Cr-Cr-Co의 조합은 도 9a 에 비해서 기포의 발생이 적은 것이 판명되었다.
Cr-Cu-Co의 조합으로 이루어진 전극을 두께 0.2㎛의 ITO로 이루어진 투명 전극으로 덮은 것 이외는 상기와 동일하게 전극을 형성하고, 얻어진 전극을 열처리하였다. 열처리 시의 상태(SEM 사진)를 도 9c 에 나타낸다.
도 9c 로부터 명백한 바와 같이 본 발명에 의한 투명 전극으로 Cr-Cu-Co의 버스 전극을 덮음으로써 도 9a 및 도 9b 에 비해서 기포의 발생을 적게 할 수 있다.
(실시예 12)
도 10a∼10e 에 의거해서 PDP의 표시 전극을 형성하였다.
도 5a∼5c 와 마찬가지로 기판(1) 상에 하지층(7), 전도층(5) 및 보호층(6)으로 이루어진 전극을 형성하였다(도 10a∼10c 참조).
인듐 및 주석의 유기 금속 화합물을 함유한 페이스트를 인쇄법에 의하여 투명 전극의 형성을 소망하는 영역에만 도포하였다. 이어서 페이스트를 소성함으로써 ITO로 이루어진 투명 전극(2)을 형성하였다(도 10d 참조). 투명 전극의 형성에 인쇄법을 사용함으로써 도 5d 및 도 5e 와 같은 마스크 형성 공정 및 에칭 공정을 생략할 수 있다.
다음에, 도 5f 와 마찬가지로 유전체층(11) 및 표면 보호층(12)을 형성함으로써 PDP의 표시면측 기판을 제조할 수 있다(도 10e 참조).
본 발명의 표시 장치용 전극에 의하면, 전극 상에 형성되는 유전체층에 대한 전도층을 구성하는 금속의 확산을 방지할 수 있기 때문에, 유전체층의 착색에 의하여 표시가 방해받지 않는다. 또 전도층의 저항이 주위의 금속과 전도층의 반응에 의해 증가하는 것을 방지할 수 있다.
또 본 발명의 표시 장치용 전극의 제조 방법에 의하면, 전도층의 표면을 선택적으로 덮도록 보호층을 형성할 수 있으므로, 공정수의 증가에 따른 제조 코스트의 증가를 방지할 수 있다.

Claims (14)

  1. 기체(基體) 상에 형성된 전극으로서, 상기 전극이 기체측으로부터 하지층, 전도층 및 보호층의 순으로 적어도 전도층을 보호층으로 완전히 덮도록 적층되며,
    상기 하지층 및 보호층은, 전도층과 합금화 혹은 금속간 화합물화가 Cu와 Ni의 관계에 비하여 어렵고 또한 상기 전도층으로의 고용도가 1at% 이하인 금속 또는 그 합금으로 구성된 것을 특징으로 하는 표지 장치용 전극.
  2. 제 1 항에 있어서, 상기 표시 장치용 전극이 저융점 유리로 이루어진 유전체층으로 덮인 플라즈마 디스플레이 패널의 전극인 것을 특징으로 하는 표지 장치용 전극.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 전도층이 Cu로 구성되고, 또한 상기 보호층이 Mo, W, Fe, Co, Ta, Zr 또는 이들의 합금으로 구성된 것을 특징으로 하는 표지 장치용 전극.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 전도층이 Cu로 구성되고, 또한 상기 하지층이 Cr, Mo, W, Fe, Co, Ta, Zr 또는 이들의 합금으로 구성된 것을 특징으로 하는 표지 장치용 전극.
  5. 제 1 항에 있어서, 상기 하지층이 상기 전도층보다 넓은 폭을 갖는 것을 특징으로 하는 표지 장치용 전극.
  6. 제 1 항에 있어서, 상기 하지층이 상기 보호층보다 넓은 폭을 갖는 것을 특징으로 하는 표시 장치용 전극.
  7. 제 1 항에 있어서, 상기 전도층이 기판측이 넓은 테이퍼 형상인 것을 특징으로 하는 표시 장치용 전극.
  8. 저융점 유리로 이루어진 유전체층으로 덮인 플라즈마 디스플레이 패널의 전극으로서,
    상기 전극이 투명 전극과 이것에 비해서 폭이 좁은 버스 전극의 적층 구조를 갖고,
    상기 버스 전극이 기판측으로부터 하지층, 전도층 및 보호층의 순으로 적어도 전도층을 보호층으로 완전히 덮도록 적층되고,
    상기 하지층 및 보호층이, 상기 전도층과 합금화 혹은 금속간 화합물화가 Cu와 Ni의 관계에 비하여 어렵고 또한 전도층으로의 고용도가 1at% 이하인 금속 또는 그 합금으로 구성되며,
    상기 투명 전극이 상기 버스 전극을 완전히 덮도록 형성되어 있는 것을 특징으로 하는 표시 장치용 전극.
  9. 제 8 항에 있어서, 상기 투명 전극이 ITO막 또는 NESA로 이루어진 것을 특징으로 하는 표시 장치용 전극.
  10. 기체 상에 하지층을 형성하고, 상기 하지층 상에 전도층을 형성하고, 상기 전도층 상에 전도층을 완전히 덮도록 보호막을 무전해 도금으로 형성하여, 상기 하지층, 전도층 및 보호층으로 이루어진 전극을 형성하고,
    상기 하지층, 전도층 및 보호층을 구성하는 금속의 이온화 경향이 상기 하지층, 보호층 및 전도층의 순으로 크며,
    상기 하지층이 Cr, Fe 또는 이들의 합금으로 구성되고, 상기 전도층이 Cu로 구성되며, 상기 보호층이 Mo, W, Fe, Co, Ta, Zr 또는 그들의 합금으로 구성된 것을 특징으로 하는 표시 장치용 전극의 제조 방법.
  11. 제 10 항에 있어서, 상기 하지층, 전도층 또는 보호층이 도금법에 의해 형성되는 것을 특징으로 하는 표시 장치용 전극의 제조 방법.
  12. 제 11 항에 있어서, 상기 전도층이 전해 도금법에 의해 형성되는 것을 특징으로 하는 표시 장치용 전극의 제조 방법.
  13. 제 10 항에 있어서, 상기 전도층이 기체측이 넓은 테이퍼 형상의 개구부를갖는 마스크를 사용하여 형성되는 것을 특징으로 하는 표시 장치용 전극의 제조 방법.
  14. 기체 상에 하지층을 형성하고, 상기 하지층 상에 전도층을 형성하고, 상기 전도층 상에 상기 전도층을 완전히 덮도록 보호층을 전해 도금법으로 형성하여, 상기 하지층, 전도층 및 보호층으로 이루어지며, 상기 하지층, 전도층 및 보호층을 구성하는 금속의 이온화 경향이 하지층, 보호층 및 전도층의 순으로 큰 버스 전극을 형성하고, 이어서 버스 전극을 완전히 덮도록 투명 전극을 형성함으로써 투명 전극과 이것에 비해서 폭이 좁은 버스 전극의 적층 구조로 이루어진 전극을 얻고,
    상기 하지층이 Cr, Fe 또는 이들의 합금으로 구성되고, 상기 전도층이 Cu로 구성되며, 상기 보호층이 Mo, W, Fe, Co, Ta, Zr 또는 그들의 합금으로 구성된 것을 특징으로 하는 표시 장치용 전극의 제조 방법.
KR1019980032544A 1997-08-13 1998-08-11 표시장치용전극및그제조방법 KR100317978B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP97-233375 1997-08-13
JP23337597 1997-08-13
JP233375 1997-08-13
JP18147898A JP3492204B2 (ja) 1997-08-13 1998-06-11 表示装置用電極及びその製造方法
JP181478 1998-06-11
JP98-181478 1998-06-11

Publications (2)

Publication Number Publication Date
KR19990023513A KR19990023513A (ko) 1999-03-25
KR100317978B1 true KR100317978B1 (ko) 2002-06-20

Family

ID=26500645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032544A KR100317978B1 (ko) 1997-08-13 1998-08-11 표시장치용전극및그제조방법

Country Status (3)

Country Link
US (2) US6191530B1 (ko)
JP (1) JP3492204B2 (ko)
KR (1) KR100317978B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326535B1 (ko) * 1999-02-09 2002-03-25 구자홍 플라즈마 디스플레이 패널의 전극 및 그 제조방법
JP4590664B2 (ja) * 1999-11-09 2010-12-01 凸版印刷株式会社 プラズマアドレス液晶パネルの背面板及びその製造方法
JP3438641B2 (ja) * 1999-03-30 2003-08-18 日本電気株式会社 プラズマディスプレイパネル
FR2795745B1 (fr) * 1999-06-30 2001-08-03 Saint Gobain Vitrage Procede de depot d'une couche a base de tungstene et/ou de molybdene sur un substrat verrier, ceramique ou vitroceramique, et substrat ainsi revetu
KR100378792B1 (ko) * 2000-02-29 2003-04-07 엘지전자 주식회사 디스플레이 패널의 전극 및 그 제조방법
KR20030029049A (ko) * 2000-05-31 2003-04-11 켄데스센트 테크날러지스 코퍼레이션 다층 전극 구조 및 그것의 형성방법
US6791144B1 (en) * 2000-06-27 2004-09-14 International Business Machines Corporation Thin film transistor and multilayer film structure and manufacturing method of same
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
JP3960064B2 (ja) * 2002-02-05 2007-08-15 松下電器産業株式会社 プラズマディスプレイパネルの製造方法
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR20040099739A (ko) * 2003-05-20 2004-12-02 오리온피디피주식회사 전극패드부에 하지막을 구비한 플라즈마 디스플레이 패널
KR100683669B1 (ko) * 2004-03-08 2007-02-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
JP2006120379A (ja) * 2004-10-20 2006-05-11 Noritake Co Ltd 表示装置の黒色導電膜
JP4543013B2 (ja) * 2005-06-29 2010-09-15 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
TWI339442B (en) 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
KR101113853B1 (ko) * 2006-02-27 2012-02-29 삼성테크윈 주식회사 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법
JP2008133529A (ja) * 2006-08-29 2008-06-12 Rohm & Haas Electronic Materials Llc 剥離方法
KR100811474B1 (ko) * 2006-10-27 2008-03-07 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2010034031A (ja) * 2008-06-30 2010-02-12 Panasonic Corp プラズマディスプレイパネルおよびその製造方法
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5818168A (en) * 1994-09-07 1998-10-06 Hitachi, Ltd. Gas discharge display panel having communicable main and auxiliary discharge spaces and manufacturing method therefor
JPH08222128A (ja) 1995-02-14 1996-08-30 Fujitsu Ltd 表示パネルの電極形成方法
JPH08227656A (ja) 1995-02-20 1996-09-03 Merutetsukusu Kk プラズマディスプレイの導電パターン形成方法
JPH08337656A (ja) 1995-06-14 1996-12-24 Nippon Shokubai Co Ltd ゴム混練り方法
JPH0922655A (ja) 1995-07-06 1997-01-21 Dainippon Printing Co Ltd プラズマディスプレイパネルの電極
US5900694A (en) * 1996-01-12 1999-05-04 Hitachi, Ltd. Gas discharge display panel and manufacturing method thereof
US6156433A (en) * 1996-01-26 2000-12-05 Dai Nippon Printing Co., Ltd. Electrode for plasma display panel and process for producing the same
US6140761A (en) * 1996-01-31 2000-10-31 Canon Kabushiki Kaisha Electron generation using a fluorescent element and image forming using such electron generation
US5838398A (en) * 1996-09-30 1998-11-17 Tektronix, Inc. Cathode structure for a plasma addressed liquid crystal display panel
US5939827A (en) * 1996-12-13 1999-08-17 Tektronix, Inc. Non-reactive cathode for a PALC display panel using hydrogen-doped helium gas

Also Published As

Publication number Publication date
US6334802B1 (en) 2002-01-01
KR19990023513A (ko) 1999-03-25
JPH11119694A (ja) 1999-04-30
JP3492204B2 (ja) 2004-02-03
US6191530B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
KR100317978B1 (ko) 표시장치용전극및그제조방법
JP4620298B2 (ja) 銀若しくは銀合金配線及びその形成方法並びに表示パネル基板
US6133581A (en) Organic light-emitting device and method of manufacturing the same
US6222315B1 (en) Luminescent display panel with insulating films
JPH1170610A (ja) 透明導電膜、および透明電極の形成方法
JP3462136B2 (ja) プラズマディスプレイパネルの電極製造方法
KR20020072593A (ko) 플라즈마 디스플레이 패널의 제조방법 및 플라즈마디스플레이 패널
JP3649238B2 (ja) 積層体、配線付き基体、有機el表示素子、有機el表示素子の接続端子及びそれらの製造方法
CN1387198A (zh) 电阻器
JPH09245652A (ja) プラズマディスプレイパネルの電極及びその形成方法
JP2003297584A (ja) 配線付き基体形成用積層体、配線付き基体およびその形成方法
TWI376978B (en) Laminate for forming substrate with wires, such substrate with wires, and method for forming it
JP4408312B2 (ja) 電極の形成方法
KR100295108B1 (ko) 플라즈마 디스플레이 패널용 전극 제조방법
JP3636255B2 (ja) 電極の形成方法
KR100789057B1 (ko) 플라즈마 디스플레이 패널의 전극 형성 방법
KR100456140B1 (ko) 플라즈마 디스플레이 패널의 전극제조방법
KR20060052381A (ko) 플라즈마 디스플레이 패널 및 기판
JP2000259096A (ja) 表示デバイス用基板の製造方法および表示デバイス用基板
JPH0922655A (ja) プラズマディスプレイパネルの電極
JP2907318B2 (ja) 電極埋設基板及びその製造方法
JPH08185978A (ja) El表示器とその製造方法
JP2001118517A (ja) ガス放電パネル及びその製造方法
JP2000011896A (ja) ガス放電型表示装置とその製造方法
KR20000021124A (ko) 플라즈마 디스플레이 패널의 전극 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee