KR101113853B1 - 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법 - Google Patents

플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법 Download PDF

Info

Publication number
KR101113853B1
KR101113853B1 KR1020060018869A KR20060018869A KR101113853B1 KR 101113853 B1 KR101113853 B1 KR 101113853B1 KR 1020060018869 A KR1020060018869 A KR 1020060018869A KR 20060018869 A KR20060018869 A KR 20060018869A KR 101113853 B1 KR101113853 B1 KR 101113853B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
discharge
display panel
base plate
Prior art date
Application number
KR1020060018869A
Other languages
English (en)
Other versions
KR20070088957A (ko
Inventor
최우석
김은희
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020060018869A priority Critical patent/KR101113853B1/ko
Priority to US11/706,706 priority patent/US7815481B2/en
Priority to TW096105233A priority patent/TW200733176A/zh
Priority to JP2007042425A priority patent/JP2007234594A/ja
Priority to CN2007100842315A priority patent/CN101030514B/zh
Publication of KR20070088957A publication Critical patent/KR20070088957A/ko
Application granted granted Critical
Publication of KR101113853B1 publication Critical patent/KR101113853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/36—Spacers, barriers, ribs, partitions or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/36—Spacers, barriers, ribs, partitions or the like
    • H01J2211/366—Spacers, barriers, ribs, partitions or the like characterized by the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립 유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법을 제공하며, 따라서 본 발명은: 전면 기판과; 전면 기판과 종 방향으로 이격 배치된 배면 기판과; 전면 기판 및 배면 기판 사이에서 종 방향으로 서로 대응되도록 이격 배치된 전방 방전전극들 및 후방 방전전극들을 구비하는 전극군과; 전면 기판 및 배면 기판 사이에 종 방향으로 배치된 것으로, 전방 방전전극과 후방 방전전극 사이에 배치된 절연층과; 적어도 전, 후방 방전전극을 둘러싸도록 형성된 고유전율층과; 고유전율층으로 적어도 일부가 둘러싸인 방전셀과; 방전셀 내에 배치되는 형광체층과; 방전셀 내에 존재하는 방전가스를 구비하는 플라즈마 디스플레이 패널을 제공한다.

Description

플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립 유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법{Plasma display panel, manufacturing method for dielectricrib enclosing substrate of the display panel, and manufacturing method for dielectricrib enclosing substrate of the plasma display panel}
도 1은 종래의 플라즈마 디스플레이 패널을 분리 도시한 분해 사시도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취한 단면도이다.
도 3은 본 발명의 실시예에 따른 플라즈마 디스플레이 패널을 분리 도시한 분해 사시도이다.
도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 전극군 및 유전체 벽의 배치를 보여주는 사시도이다.
도 5는 도 3의 Ⅴ-Ⅴ선을 따라 취한 단면도이다.
도 6은 도 3의 Ⅵ-Ⅵ선을 따라 취한 단면도이다.
도 7은 도 4의 변형예를 도시한 사시도이다.
도 8은 본 발명의 다른 측면에서 디스플레이 패널용 전극 매립 유전체 벽의 제조 방법을 도시한 흐름도이다.
도 9 내지 도 16은 도 8의 각 단계를 도시한 단면도들로서, 도 9는 기저판을 제공하는 단계를 도시한 단면도이다.
도 10은 기저판의 적어도 일측면에 전도성 소재의 전극 씨드층을 형성하는 단계를 도시한 단면도이다.
도 11a 내지 도 11c는 전극 씨드층 상의 전극이 형성되지 않을 위치에 레지스트층을 형성하는 단계를 도시한 단면도이다.
도 12는 전극 씨드층을 전기 도금하여, 레지스트층이 형성되지 않은 영역에 전극을 형성하는 단계를 도시한 단면도이다.
도 13은 기저판 상에 존재하는 레지스트층 및 상기 레지스트층과 동일한 위치에 배치된 전극 씨드층을 제거하는 단계를 도시한 단면도이다.
도 14는 기저판 중 방전 공간에 해당하는 부분을 제거하는 단계를 도시한 단면도이다.
도 15는 잔존하는 기저판과, 전극 씨드층과, 전극을 유전체로 매립하는 단계를 도시한 단면도이다.
도 16은 도 15의 변형예를 도시한 단면도이다.
도 17a 내지 도 17c는 기저판에 쓰루홀이 형성될 경우의 유전체 벽 제조 방법의 일부 단계들을 도시한 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 플라즈마 디스플레이 패널 120: 전면 기판
130: 배면 기판 133: 어드레스 전극
139: 형광체층 148: 보호막
140, 240: 유전체 벽 142: 절연층
144: 고유전율층 150: 전극군
152: 전방 방전전극 153: 후방 방전전극
160, 260: 방전셀 242: 기저판
243: 쓰루홀 244: 유전체
251: 전극 씨드층
본 발명은 디스플레이용 전극 매립 유전체 벽의 제조 방법에 관한 것으로서, 보다 상세하게는 패널의 휘도 및 방전 효율이 우수한 구조를 가지며, 방전셀 이외의 영역에 배치된 전극들을 매립하는 유전체 벽의 구조가 향상된 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립 유전체 벽 제조 방법과, 상기 플라즈마 디스플레이패널용 전극 매립 유전체 벽 제조 방법에 관한 것이다.
최근 들어, 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 가시광을 방출함으로써, 원하는 화상을 얻는 장치이다.
종래의 통상적인 교류 면방전 타입의 플라즈마 디스플레이 패널은 전면 기판 과, 상기 전면 기판 상에 배치된 유지전극들과, 상기 유지전극들을 덮는 전면 유전체층과, 상기 전면 유전체층을 덮는 보호층과, 상기 전면 기판에 대향되어 배치되는 배면 기판과, 상기 배면 기판 상에 서로 평행하게 배치된 어드레스 전극들과, 상기 어드레스전극들을 덮는 배면 유전체층과, 상기 배면 유전체층 상에 형성된 격벽과, 배면 유전체층의 상면과 격벽의 측면에 형성된 형광체층을 구비한다.
그런데, 상기한 종래의 플라즈마 디스플레이 패널에서는, 방전공간의 형광체층에서 발광된 가시광선이 통과하는 전면 기판 상에, 유지전극들과, 상기 유지전극들 상에 순차적으로 형성된 전면 유전체층과, 보호층이 존재하고 있다. 이러한 요소들로 인하여 가시광선의 투과율이 60% 정도로 되는 중대한 문제점을 갖고 있다.
또한, 방전을 일으키는 유지전극들이 방전공간의 상면, 즉 가시광선이 통과하는 전면 기판의 내측면에 형성되어 있음으로써, 방전이 상기 전면 기판의 내측면에서 발생하여 확산되므로, 발광효율이 낮게 된다는 본질적인 문제점을 갖고 있다.
이러한 문제점을 해결하기 위하여, 한국특허공개공보 2005-0113533에 개시된 플라즈마 디스플레이 패널(10)은, 서로 종 방향으로 이격 배치된 전면 기판(20)과 배면 기판(30) 사이에 이들과 함께 방전셀(50)을 한정하며 유전체로 형성된 상측격벽(40)과, 상기 방전셀(50)을 둘러싸도록 상측격벽(40) 내에 서로 이격 배치된 상, 하측 방전전극(43, 44)을 구비한다. 즉, 상측격벽(40)이 방전 공간이 아닌 이웃하는 방전셀 사이에 종방향으로 배치되고, 상기 상측격벽(40) 내에 상, 하측 방전전극(43, 44)이 이격 배치된다.
이로 인하여, 전면 기판(20) 상에 전극들과, 전면 유전체층과, 보호층 등이 존재할 필요가 없게 되어서, 패널의 개구율이 획기적으로 향상된다. 또한, 방전을 일으키는 상, 하측 방전전극(43, 44)이 방전공간의 측면에 배치되어, 방전 면적이 증가하여 발광효율이 증가된다. 상기 상측격벽(40)의 측면에는 보호막(49)이 도포될 수 있다.
한편, 상기 배면 기판(30) 상에는 어드레스 전극(33)과, 상기 어드레스 전극(33)을 덮는 배면 유전체층(35)과, 상기 배면 유전체층(35) 상에 형성된 하측격벽(37)과, 배면 유전체층(35)의 상면과 하측격벽(37)의 측면에 형성된 형광체층(38)을 구비한다.
이 경우, 종래에는 상기 구조를 가진 상측격벽(40)은 유전체로 이루어진 복수의 격벽부들이 적층되어 형성된다. 즉, 도 2에 도시된 바와 같이 하나의 상측격벽(40)은 1층 격벽부(40a), 2층 격벽부(40b), 3층 격벽부(40c)가 전면 기판(20)으로부터 순서대로 적층되어서 형성될 수 있다. 이 경우, 상기 1, 2, 3층 격벽부(40a, 40b, 40c)는 유전체로 형성된다.
상기 상측격벽(40) 제조공정을 간단히 설명하면, 전면 기판 하면에 1층 격벽부(40a)를 형성시킨다. 그 후에 상기 상측 방전전극(43)을 프린팅 방식으로 상기 1층 격벽부(40a) 상에 형성시킨 다음, 2층 격벽부(40b)를 상기 상측 방전전극(40a)을 매립하도록 형성한다. 그 후에 상기 2층 격벽부(40b) 상에 프린팅 방식으로 하측 방전전극(44)을 형성시키고, 3층 격벽부(40c)를 하측 방전전극(44)을 매립하도록 형성시킴으로써, 상, 하측 방전전극(43, 44)을 매립하는 상측격벽(40)이 제조된다. 이 경우 상기 상측격벽(40)의 1층 격벽부(40a), 2층 격벽부(40b) 및 3층 격벽 부(40c)가 각각 형성되기 위해서는 유전체 페이스트를 일정 형상으로 패터닝하는 단계를 거치게 되고, 상기 패터닝 단계에서는 반드시 페이스트 내의 수지성분을 소실시키기 위하여 소성처리를 하여야 한다.
그런데, 상기 소성 온도는 500℃ 이상이며, 따라서 상기 상측격벽(40)이 소성 온도에 견디기 위해서는 그 소재가 제한된다. 즉, 상측격벽(40)의 주성분은 예를 들어 종래의 전면 유전체층의 소재인 PbO, B2O3, SiO2 등의 소재로 이루져야 한다. 이러한 소재들은 유전율이 8 내지 12 정도로서, 이에 따라서 도전율을 적정 수단으로 맞추기 위해서는 두께가 일정 수준 이상, 예를 들어 30μm 정도로 두껍게 할 필요가 있다. 이에 따라서 상측 격벽의 제조비용이 증가하게 되고, 방전 공간이 작아지게 된다.
또한, 상기 상, 하측 방전전극(43, 44)들은 프린팅 방식으로 제작되기 때문에, 전극폭이 예를 들어 60μm 정도 이상으로서 그 미세화에 한계가 있으며, 그 전극 높이 또한 크게 할 수 없다는 문제점이 있다.
한편, 상기 상측격벽(40)은 시트(sheet) 형상으로 제조될 수 있다. 이 경우에는 상측격벽(40) 원소재 중 방전 공간에 대응되는 부분을 기계적 드릴로 제거함으로써, 상측격벽(40)을 제작한다. 기계적 드릴을 이용함으로써 제조시간이 길어지게 되며 생산성이 좋지 않게 된다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 방전 공간이 증가하고 패널의 광투과율이 우수한 구조를 가지는 플라즈 마 디스플레이 패널에 구비된 유전체 벽에 매립된 전극의 높이와, 상기 전극을 매립하는 유전체층의 두께를 조절할 수 있는 구조를 가진 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법과, 디스플레이 패널용 전극 매립 유전체 벽 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 상기 전극 및 이를 매립하는 유전체층을 제조하는 공정이 간단하고, 신뢰성이 우수하며, 제조 비용이 감소되는 디스플레이 패널용 전극 매립 유전체 벽 제조 방법 및 상기 방법을 채택하는 디스플레이 패널 및 플라즈마 디스플레이 패널을 제공하는 것이다.
따라서, 본 발명의 일측면은: 전면 기판과; 상기 전면 기판과 종 방향으로 이격 배치된 배면 기판과; 상기 전면 기판 및 배면 기판 사이에서 종 방향으로 서로 대응되도록 이격 배치된 전방 방전전극들 및 후방 방전전극들을 구비하는 전극군과; 상기 전면 기판 및 배면 기판 사이에 종 방향으로 배치된 것으로, 전방 방전전극과 후방 방전전극 사이에 배치된 절연층과; 적어도 상기 전, 후방 방전전극을 둘러싸도록 형성된 고유전율층과; 상기 고유전율층으로 적어도 일부가 둘러싸인 방전셀과; 상기 방전셀 내에 배치되는 형광체층과; 상기 방전셀 내에 존재하는 방전가스를 구비하는 플라즈마 디스플레이 패널을 제공한다.
상기 절연층은, 폴리이미드, FR-6 소재, 및 유리섬유 강화 에폭시로 구성된 군 중에서 선택된 적어도 어느 하나를 포함할 수 있다.
또한, 상기 절연층은 고유전율층보다 큰 내압축성을 가질 수 있다.
상기 고유전율 격벽은 2 내지 4의 유전율과, 30V/μm 내지 400V/μm의 절연내압을 가지는 소재로 이루어지고, 0.1mm 내지 0.5mm의 두께를 가질 수 있다.
한편, 본 발명의 다른 측면에, 서로 종 방향으로 이격 배치된 기판들 사이의 방전공간 내에서 전자가 이동하여서 화상을 구현하는 디스플레이 패널에 구비된 것으로, 상기 기판들 사이에 종 방향으로 배치하며, 내부에 상기 전자를 이동시키기 위한 적어도 두개의 전극들이 종 방향으로 유격을 가지고 매립된 전극 매립 유전체 벽을 제조하는 방법으로서, 기저판을 제공하는 단계와; 상기 기저판의 적어도 일측면에 전도성 소재인 전극 씨드층을 형성하는 단계와; 상기 전극 씨드층 상의 전극들을 형성하기 위한 레지스트층을 형성하는 단계와; 상기 전극 씨드층 상을 전기 도금하여, 상기 레지스트층이 형성되지 않은 영역에 전극을 형성하는 단계와; 상기 기저판 상의 레지스트층과, 상기 전극 씨드층 중 상기 레지스트층과 동일한 위치에 배치된 부분을 제거하는 단계와; 상기 기저판 중 방전 공간에 해당되는 부분을 제거하는 단계와; 상기 전극들을 유전체로 둘러싸는 단계를 포함하는 디스플레이 패널용 전극 매립 유전체 벽 제조 방법을 제공한다.
이 경우 상기 레지스트층은 감광제로 이루어지고, 상기 전극 씨드층의 전극이 형성되는 위치에 대응되는 레지스트층을 제거하는 단계는, 상기 레지스트층을 노광 및 현상함으로써 이루어질 수 있다.
또한 상기 기저판의 양면에 전극 씨드층이 형성되며, 상기 기저판을 제공하는 단계 및 레지스트층을 형성하는 단계 사이에는, 상기 기저판에 적어도 하나의 쓰루홀(through hole)을 형성하는 단계와, 상기 쓰루홀 내측면에 상기 기저판 상하 에 형성된 전극 씨드층 중 하나와 연결되는 홀 대응 씨드층을 형성하는 단계를 더 포함할 수 있다.
또한, 상기 전극 씨드층은 Ni, Cu, Cr 또는 Pd 중에서 선택된 하나의 소재를 포함하여 이루어질 수 있다.
한편, 본 발명의 또 다른 측면에서는, 상기 구조를 가진 플라즈마 디스플레이 패널에 구비되며, 전, 후방 방전전극이 매립된 유전체 벽을 제조하는 방법으로서,
절연층을 제공하는 단계와 상기 절연층의 양면에 전도성 소재인 전극 씨드층을 형성하는 단계와 상기 전극 씨드층 상의 전, 후방 방전전극들이 형성되지 않을 위치에 레지스트층을 형성하는 단계와 상기 전극 씨드층의 양면을 전기 도금하여, 상기 레지스트층이 형성되지 않은 영역에 전, 후방 방전전극을 형성하는 단계와 상기 절연층 양면에 존재하는 레지스트층과, 상기 전극 씨드층 중 상기 레지스트층과 동일한 위치에 배치된 부분을 제거하는 단계와 상기 절연층 중 방전 공간에 해당되는 부분을 제거하는 단계와 상기 절연층과, 상기 전극 씨드층과, 전, 후방 방전전극을 고유전율층으로 둘러싸서 매립하는 단계를 포함하는 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법을 제공한다.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 절개한 분해 사시도이고, 도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 전극군 및 절연층들의 배치를 보여주는 사시도이며, 도 5는 도 3의 Ⅴ-Ⅴ선을 따라 취한 단면 도이며, 도 6은 도 3의 Ⅵ-Ⅵ선을 따라 취한 단면도이다.
도 3 내지 도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 플라즈마 디스플레이 패널(100)은 전면 기판(120)과, 배면기판(130)과, 전극군(150)과, 적어도 하나의 유전체 벽(140)과, 형광체층(139)과, 방전셀(160) 및 방전가스(미도시)를 구비한다.
전면 기판(120)은 이를 통하여 가시광이 외부로 방출된다. 따라서 전면 기판(120)은 투광성 소재로 이루어지며, 이 경우 전면 기판(120)은 투명한 소재로 만들어지는 것이 바람직하다. 배면 기판(130)은 상기 전면 기판(120)과 종 방향으로 이격된 것으로, 적어도 그 일부가 상기 전면 기판(120)과 오버랩(overlap)되도록 배치될 수 있다.
유전체 벽(140)은 상기 전면 기판(120) 및 배면 기판(130) 사이에 배치된다. 이 경우 상기 유전체 벽(140)은 상기 전면 기판(120) 및 배면 기판(130)과 함께 방전셀(160)을 한정할 수 있다. 상기 유전체 벽(140)은 도 3에 도시된 바와 같이 원형으로 배치되어 원형의 방전셀(160)을 한정할 수 있으며, 이 외에도 미앤더형(meander type)이나, 델타형(delta type)이나, 육각형이나, 벌집형(honeycomb)이나, 격자형 등 다양한 형태의 실시예가 가능하다. 또한, 유전체 벽(140)에 의하여 한정된 방전셀(160)은 원형 이외에도 다른 다각형이나, 델타형이나, 미앤더형 등 방전셀(160)을 한정할 수 있는 구조라면 어느 것이라도 가능하다.
상기 유전체 벽(140)은, 방전셀(160)들 간에 오방전이 일어나는 것을 방지하는 기능과 함께, 방전 시 양이온 또는 전자가 전, 후방 방전전극들을 손상시키는 것을 방지하는 기능을 한다. 상기 유전체 벽(140)은 절연층(142)와, 고유전율층(144)를 구비한다. 절연층(142)는 후술하다시피 전방 방전전극(152)과 후방 방전전극(153) 사이에 배치되고, 고유전율층(144)는 적어도 상기 전, 후방 방전전극(152, 153)을 둘러싸도록 형성된다.
상기 고유전율층(144)의 내부에는 전극군(150)이 매립되어 있다. 이 전극군(150)은, 종방향으로 서로 이격되어 배치된 전방 방전전극(152)과 후방 방전전극(153)을 구비한다.
이 경우, 상기 전방 방전전극(152)과 후방 방전전극(153)은 상호 교차하게 배치될 수 있다. 즉, 전방 방전전극(152)은 일 열의 방전셀(160)들을 따라서 연장되고, 상기 후방 방전전극(153)은 상기 전방 방전전극(152)이 따르는 방전셀(160)들의 열에 교차하는 다른 일 열의 방전셀(160)들을 따라서 연장될 수 있으며, 이 경우 상기 전방 방전전극(152)과 후방 방전전극(153) 중 하나는 주사 전극의 기능을 하며, 다른 하나는 공통 전극의 기능을 할 수 있다. 이와 동시에 상기 전방 방전전극(152)과 후방 방전전극(153) 중 하나는, 어드레스방전을 일으키는 어드레스 전극 기능을 할 수 있다.
이와 달리 도 4에 도시된 바와 같이, 상기 전방 방전전극(152)과 후방 방전 전극(153)이 서로 평행하게 일 방향으로 연장될 수 있다. 이 경우 도 3에 도시된 바와 같이 상기 전방 방전전극(152) 및 후방 방전전극(153)과 교차하도록 어드레스 전극(133)들이 연장 형성될 수 있다. 이 경우 어드레스 전극(133)들은 전방 방전전극(152)과 후방 방전전극(153) 간의 유지방전을 보다 용이하게 하기 위한 어드레스 방전을 일으키기 위한 것으로서, 보다 구체적으로는 유지방전이 개시되는 전압을 낮추는 역할을 한다.
이 경우, 어드레스방전은 주사 전극과 어드레스 전극 간에 일어나는 방전으로서, 어드레스방전이 종료되면 주사 전극 측에 양이온이 축적되고 공통 전극 측에 전자가 축적되며, 이로써 주사 전극과 공통 전극 간의 유지방전이 보다 용이하게 된다.
상기 어드레스 전극(133)은 배면 기판(130)의 일측면에 배치될 수 있고, 배면 유전체층(135)에 의하여 매립될 수 있다.
상기와 같이 전극군(150)들은 상기 고유전율층(144) 내에 배치되므로, 가시광선이 진행하는 경로인 광 경로 상에 위치하지 않는다. 따라서, 가시광선의 투과를 고려할 필요가 없다. 그러므로, 상기 전극군(150)을 이루는 전극들이 투명한 ITO 전극으로 형성될 필요는 없으며, 전기 전도도가 좋은 Ag, Cu, Cr 등으로 형성 가능하다. 따라서, ITO 전극으로 인한 화면 불균일과 제조비용 상승을 예방할 수 있다.
또한, 상기 전극군(150)은 종래의 교류형 플라즈마 디스플레이 패널과 달리 유전체 벽(140) 내에 배치되므로, 가시광선의 진행경로인 광 경로 상에 존재하지 않기 때문에 전극의 존재로 인해 가시광선이 차단되는 일이 없으며, 그로 인해 휘도가 증대된다.
상기 유전체 벽(140)은 그 내부에 배치된 전극들에 펄스전압이 인가되는 경우, 하전입자를 유도하여 방전에 참여하는 벽전하를 유도함으로써 메모리 효과를 통한 구동을 가능하게 하고, 전극군(150)들이 방전시 가속되는 하전입자의 충돌로 인하여 손상되는 것을 보호하는 역할을 한다.
상기 배면 기판(130) 및 유전체 벽(140) 사이에는 격벽(137)이 형성될 수 있다. 이 경우, 상기 격벽(137)은 상기 유전체 벽(140)과 함께 방전셀을 구획할 수 있다. 상기 격벽(140)은 Pb, B, Si, Al, 및 O 등과 같은 원소를 포함하는 유리성분 등으로 형성될 수 있으며, 여기에 필요에 따라, ZrO2, TiO2, 및 Al2O3 와 같은 필러(filler)와 Cr, Cu, Co, Fe, TiO2 와 같은 안료가 포함될 수도 있다.
상기 격벽(137)의 측면과 상기 격벽(137)이 형성되지 않은 배면 기판 상에 형광체층(139)이 배치될 수 있다. 그러나 상기 형광체층(139)의 위치는 이에 한정되는 것은 아니며, 전면 기판(120) 하면 및 유전체 벽(140) 측면 등에도 배치될 수 있으며, 이와 더 다른 위치라도 방전셀(160) 내에 이온들의 방전으로 인하여 발생한 자외선이 충돌하여가시광선을 방출할 수 있는 위치라면 상기 형광체층(139)이 배치될 수 있다.
상기 유전체 벽(140)의 표면에는 방전셀(160)의 네 측면을 따라서 전면 기판(120) 내부에서 생성된 이온이 표면과의 상호 작용에 의하여 2차 전자를 방출할 수 있도록 보호막(148)이 형성되어 있다. 상기 보호막(148)은 각 방전셀별로 도포되어 있을 수도 있고, 도면에는 도시되지 않으나 유전체 벽(130)의 후면까지 덮을 수도 있다. 상기 보호막(148)은 MgO 등을 이용하여 증착 등의 방법에 의해 배치될 수 있으며, 가시광선이 진행하는 광 경로 상에 배치되지 않으므로 2차 전자 방출 특성이 좋고 내구성이 강한 탄소나노튜브(CNT) 등의 재료로 상기 보호막(148)을 형성될 수 도 있다.
한편, 상기 전면 기판(120) 및 배면 기판(130)과, 유전체 벽(140)으로 한정된 방전셀(160) 내에는 네온(Ne)-크세논(Xe)이나, 헬륨(He)-크세논(Xe)과 같은 방전 가스가 주입되어 있다.
또한, 방전셀(160)의 횡단면이 닫힌 형상으로 되어 있지 않고 스트라이프 형상으로 한정될 수도 있다. 그러나, 도 6에 도시된 바와 같이, 방전셀(160)의 횡단면이 닫힌 형상으로 되어 있는 경우에는 전극들이 유전체 벽(130)에 배치되어 방전셀(160)을 둘러싸도록 배치될 수 있으므로 입체방전을 일으켜 방전량을 증대시킬 수 있는 장점이 있어 더욱 바람직하다.
상기 형광체층(139)들은 플라즈마 디스플레이 패널이칼라 화상을 구현할 수 있도록 하기 위해 적색발광, 녹색발광, 및 청색발광 형광체층들로구분될 수 있으며, 상기 적색발광, 녹색발광, 및 청색발광 형광체층들이 방전셀(160)들 내부에 배치되어 조합됨으로써칼라화상을 구현하는 단위 화소를 형성할 수 있다.
한편, 상기 고유전율층(144)는 절연층(142)보다 상대적으로 유전율이 크다. 따라서 전방 방전전극(152) 및 후방 방전전극(153)에 인가된 전압차로 인하여 이온이 이동되는 경우, 이온의 대부분이 상기 전, 후방 방전전극(152, 153)의 측면에 배치된 고유전율층(144)로 이동하게 되고, 절연층(142)로 이동하는 이온의 비율이 최소한으로 된다. 이로 인하여 방전 공간 내에서 방전되는 이온의 수가 증가하게 되어서 방전 효율이 향상되고, 전방 방전전극(152) 및 후방 방전전극(153) 사이의 간격을 조절 가능하여서 방전 특성을 조절 가능하며, 상기 전, 후방 방전전극(152, 153) 사이의 절연층(142)가 이온 스퍼터링 현상에 의하여 파손되는 것을 방지할 수 있다.
상기 절연층(142)는 내압축성 소재로 이루어질 수 있고, 이로써 패널의 제조시에, 전, 후방 방전전극(152, 153) 중 하나가 중력에 의하여 이와 인접한 방전전극과 적정 수준 이상으로 근접하는 것을 방지할 수 있다.
이 경우, 상기 절연층(142)는 유기 소재로 이루어질 수 있다. 상기 유기 소재의 예를 들면 폴리이미드나, FR-6나 유리섬유 강화 에폭시일 수 있는데, 상기 소재는 반도체 패키지에서 리드 프레임의 기저층(raw material)을 이룰 수 있는 소재들이다. 절연층(142)가 유기 소재로 이루어질 수 있는 이유 중 하나는, 전, 후방 방전전극(152, 153) 및 이를 매립하는 유전체 벽(140)이 소성 가공 없이 제조될 수 있기 때문이며 이에 대해서는 후에 상세히 설명한다.
상기 절연층(142)가 유기 소재로 이루어짐으로써 제조원가가 저감된다. 또한 상기 유기 소재가 유연함으로 인하여 외부 충격 등의 스트레스에 잘 견딘다. 이와 더불어 상기 유기 소재에 레이저 드릴을 사용하여 홀을 형성시킬 수 있음으로써, 생산성이 향상된다.
한편, 상기 절연층(142)는 0.01mm 내지 1mm의 두께로 이루어질 수 있다.
상기 고유전율층(144)는 고분자 소재로 이루어질 수 있다. 상기 고분자 소재는 유전율이 높음으로써 그 두께를 감소시킬 수 있고, 유연성이 우수하다는 장점이 있다. 이 경우, 상기 고유전율층(144)는 2 내지 4의 유전율과, 0.1mm 내지 0.5mm의 두께를 가지는 것이 바람직하다. 이와 더불어 고유전율층(144)가 30V/μm 내지 400V/μm의 절연내압을 가짐으로써 상기 얇은 두께에 대하여 절연파괴를 방지할 수 있다. 고유전율층(144)가 고분자 소재로 이루어질 수 있는 이유 중 하나는, 상기 고유전율층(144)가 소성 가공 없이 제조될 수 있기 때문이며 이에 대해서는 후에 상세히 설명한다.
도 4에 도시된 바와 같이, 상기 고유전체 벽부(144)의 전면 및 후면이 편평한 형상을 할 수 있다. 이와 달리, 도 7에 도시된 바와 같이, 상기 고유전체 벽부(144)가 코팅 등의 공정을 통하여 전체적으로 동일한 두께로 형성됨으로써, 상기 전극군(150)의 형성 유무에 따라서 굴곡이 지도록 형성될 수도 있다.
이하에서는, 상기의 플라즈마 디스플레이 패널의 전극군(150) 및 이들을 매립하는 유전체 벽을 제조하는 방법을 설명한다. 여기서 전극 매립 유전체 벽 제조 방법은 설명상 편의를 위하여 플라즈마 디스플레이 패널에 구비된 유전체 벽에 대하여 설명하나 본 발명은 이에 국한되는 것은 아니다. 즉, 서로 종 방향으로 이격 배치된 기판들 사이의 방전셀 내에서 전자를 이동시켜 화상을 구현하는 디스플레이 패널로서, 상기 기판들 사이에 종 방향으로 배치하며, 내부에 상기 전자를 이동시키기 위한 적어도 두개의 전극들이 종 방향으로 유격을 가지고 매립된 전극 매립 유전체 벽(140)을 구비한다면, 본 발명의 제조 방법이 사용될 수 있다.
도 8은 본 발명의 실시예에 따른 디스플레이 패널용 전극 매립 유전체 벽 제조 방법을 도시한 흐름도이다. 도 8에 도시된 바와 같이, 전극 매립 유전체 벽 제조 방법은, 기저판을 제공하는 단계(S10)와, 상기 기저판의 적어도 일측면에 금속 소재의 전극 씨드층을 형성하는 단계(S20)와, 상기 전극 씨드층 상의 전극들이 형성하기 위한 레지스트층을 형성하는 단계(S30)와, 상기 전극 씨드층 상을 전기 도금하여, 상기 레지스트층이 형성되지 않은 영역에 전극을 형성하는 단계(S40)와, 상기 레지스트층 및 상기 레지스트층 하부에 위치한 전극 씨드층을 제거하는 단계(S50)와, 상기 기저판 중 방전 공간에 해당되는 부분을 제거하는 단계(S60)와, 상기 기저판과 전극 씨드층과 전극을 유전체로 매립하는 단계(S70)를 포함한다.
도 9 내지 도 16은 디스플레이 패널용 전극 매립 유전체 벽 제조 방법의 각 단계를 도시한 단면도들이다. 도 9 내지 도 16을 참조하여 각 단계에 대하여 상세히 설명한다. 먼저 도 9에 도시된 바와 같이 기저판(242)을 제공하는 단계를 거친다. 만약 본 발명에 의하여 제조되는 전극 매립 유전체 벽(240; 도 15 참조)이 도 3 내지 도 8에 도시된 플라즈마 디스플레이 패널(100)에 구비된 전극 매립 유전체 벽(140)이라면, 상기 기저판(242)은 상기 플라즈마 디스플레이 패널의 절연층(142)의 원소재이다.
상기 기저판(242)은 회로기판의 원소재층(raw material)으로 유기 소재로 이루어질 수 있다. 상기 기저판(242)이 유기 소재로 이루어짐으로써 유전체 벽의 연성화가 우수하게 되어서 외부 스트레스에 민감하지 않게 되고, 소재 가격이 저가로서 제조 단가 저감에도 유리하다. 이 경우 상기 기저판(242) 소재의 예를 들면 폴리이미드, FR-6 소재, 및 유리섬유 강화 에폭시로 구성된 군 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 한편, 본 발명에 구비된 기저판(242)의 소재는 상기 유기 소재에 한정되는 것은 아니며 세라믹 소재 등 인쇄회로기판의 원소재층이 되 는 소재라면 본 발명에 포함된다.
상기 기저판(242)은 유전율 및 연성 등을 고려하여 선택 가능하다. 이 경우 상기 기저판(242)은 후술할 유전체보다 유전율이 낮은 것이 바람직한데, 이는 전극들에서 발생하는 이온이 방전 공간으로 이동하는 양을 최대한으로 하기 위함이다. 또한, 상기 기저판(242) 소재는 내압축성이 우수한 것이 바람직한데, 이는 상기 기저판(242)을 사이에 두고 인접한 전극들이 중력 등의 압축력에 의하여 적정 간격 이상으로 근접되는 것을 방지하기 위함이다. 상기 기저판(242)이 유기 소재로 이루어짐으로써, 그 두께가 0.01mm 내지 1mm까지 적용 가능하다.
그 후에 도 10에 도시된 바와 같이, 상기 기저판(242)의 적어도 일측면에 전도성 소재의 전극 씨드층(251)을 형성하는 단계를 거친다. 상기 전극 씨드층(251)은 금속일 수 있으며, 그 예로서 전극 씨드층(251)이 Ni, Cr, Cu, 또는 Pd 중 적어도 하나일 수 있다.
상기 전극 매립 유전체 벽이 도 3 내지 도 8에 도시된 플라즈마 디스플레이 패널(100)에 구비된 전극 매립 유전체 벽(140)과 동일한 구조를 가진다면 기저판(242)의 양면에 전도성 소재의 전극 씨드층(251)이 형성될 수 있고, 이에 따라서 상기 기저판(242)의 상, 하면에 전극(252, 253; 도 12 참조)들이 각각 각각 배치될 수 있다. 이 경우, 본 발명에 의하여 제조될 전극(252, 253)들이 플라즈마 디스플레이 패널에 구비된 전극들이라면, 상면 전극 씨드층(251a)은 전방 방전전극(152)의 씨드층이고, 하면 전극 씨드층(251b)은 후방 방전전극(153)의 씨드층일 수 있다.
그 후에, 도 11a 내지 도 11c에 도시된 바와 같이, 상기 전극 씨드층(251) 상의 전극(252, 253;도 12 참조)이 형성되지 않을 위치에 레지스트층(270)을 형성하는 단계를 거친다. 이 경우 상기 전극이 형성되지 않을 위치란, 상기 플라즈마 디스플레이 패널의 예를 들면, 방전 공간과, 유전체 격벽 내의 전, 후방 방전전극(252, 253)이 형성되지 않은 위치를 의미한다.
상기 레지스트층(270)은 감광제로 이루어져서, 상기 레지스트층(270)을 현상 및 노광함으로써 레지스트층(270)에 일정 패턴을 이루어 형성될 수 있다. 즉, 도 11a에 도시된 바와 같이 상기 기저판(242)의 전극 씨드층(251)이 형성된 면을 감광제(레지스트층, 270)로 도포하는 단계와, 도 11b에 도시된 바와 같이 상기 감광제(270) 중 전극이 형성될 부분(270a) 또는 전극이 형성되지 않을 부분(270b) 중 하나를 선택하여 외부로 노출시키는 단계와, 도 11c에 도시된 바와 같이 감광제(270) 중 전극이 형성될 영역에 대응되는 것을 제거하는 단계를 거침으로써 이루어질 수 있다. 이 경우 상기 감광제는 DFR일수 있는데, 이 DFR은 PCB(Printed Circuit Board)나 리드 프레임 등 고밀도, 고집적 회로기판을 제조할 때 사용되는 감광성 소재이다. 이와 달리 상기 감광제가 카세인 소재로 이루어질 수도 있으며, 이와 더 다른 소재로 이루어질 수도 있다.
이 경우 상기 전극(250 도 12 참조)들이 상기 기저판(242)의 양측에 배치되는 경우, 기저판(242)을 중심으로 상면에 위치한 전극 씨드층(251a)과, 하면에 위치한 전극 씨드층(251b)은 서로 동일한 방향으로 연장 형성될 수도 있고, 이와 달리 서로 교차하는 방향으로 연장되도록 형성될 수 있다.
그 후에, 도 12에 도시된 바와 같이, 상기 전극 씨드층(251)을 전기 도금하여, 상기 레지스트층(270)이 형성되지 않은 영역에 전극(250)을 형성하는 단계를 거친다.
상기 도금 공정을 통하여 전극(250)들을 형성함으로써, 전극의 높이를 크게 할 수 있다. 도 3 내지 도 8에 도시된 플라즈마 디스플레이 패널을 예로 들면 유전체 벽(140) 내에 매립된 전방 방전전극(152) 또는 후방 방전전극(153)의 높이가 약 30μm이다. 그런데, 종래의 프린팅 공정으로 전극들을 형성시키는 경우 상기 높이만큼 한번에 프린팅되지 않음으로 인하여, 10μm 씩 프린팅 공정을 되풀이하여 전극들을 형성시킨다. 이로 인하여 전극 제조 공정이 복잡해지고, 제조 비용도 증가하게 되며, 픽셀 수가 감소함에 따라서 전극 폭을 낮추는 데에 한계가 있다. 그러나 본 발명에 의하면 도금 공정으로 30μm 높이의 높이를 가진 전극을 한번에 형성시킬 수 있음으로써, 제조 공정이 간단하고 제조 비용이 감소하며 신뢰성 높은 전극을 형성시킬 수 있다.
그 후에, 도 13에 도시된 바와 같이, 상기 기저판(242) 상에 존재하는 레지스트층(270) 및 상기 레지스트층(270)과 동일한 위치에 배치된 전극 씨드층(251)을 제거하는 단계를 거친다. 이 경우 먼저 레지스트층(270)을 스트라이핑(striping)하여 제거하고, 이에 따라 외부에 노출된 전극 씨드층(251)을 에칭으로 제거하여 이루어진다.
그 후에, 도 14에 도시된 바와 같이, 기저판(242) 중 방전 공간에 해당하는 부분을 드릴 등의 관통 수단으로 관통시켜서 제거하는 공정을 거친다. 기저판(242) 이 유기 소재 등의 인쇄회로기판 소재로 이루어질 수 있음으로써 레이저 드릴로서 홀을 형성시킬 수 있고, 이를 통하여 기계 드릴을 사용하는 것에 비하여 생산성이 향상된다.
그 후에, 도 15 및 16에 도시된 바와 같이 잔존하는 기저판(242)과, 전극 씨드층(251)과, 전극(250)을 유전체(244)로 매립하는 단계를 포함한다. 상기 유전체층(244)은 방전 시 양이온 또는 전자가 상기 전극들을 손상시키는 것을 방지하는 기능을 하며, 전하를 유도할 수 있는 유전체로서 형성된다. 만약 도 3 내지 도 8에 도시된 플라즈마 디스플레이 패널(100)의 경우에는, 상기 유전체(244)가 고유전율층(144)이다.
이 경우 상기 유전체(244)는 2 내지 4의 유전율과, 30V/μm 내지 400V/μm의 절연내압을 가진 소재로 이루어지고, 상기 유전체(244)를 형성하는 단계는, 상기 유전체를 0.1mm 내지 0.5mm의 두께로 상기 기저판(242)과, 전극 씨드층(251)과, 전극(250)을 둘러싸도록 형성할 수 있다. 이는 본 발명에 따라 제조된 유전체 벽(240)이 상기와 같이 소성 공정을 거칠 필요가 없음으로써 유전체(244) 소재의 선택 폭이 넓어지게 된다. 이로 인하여 종래에 비하여 유전체 벽의 두께를 감소시킬 수 있어서 상대적으로 방전 공간이 크게 되고, 전극들 사이에 전도율이 증가하여 소비전압이 감소된다. 이로 인하여 본 발명에 의하여 제조된 유전체 벽은 미세픽셀을 가진 디스플레이 패널에 채용되는 경우 더욱 효과가 우수해진다.
이 경우, 도 15에 도시된 바와 같이 유전체(244)가 동일한 두께로 전극(250) 및 기저판(242)을 코팅할 수 있고, 이와 달리, 도 16에 도시된 바와 같이 유전체 (244)의 높이가 모두 동일하도록 형성될 수도 있으며, 이와 더 달리, 방전 공간에 대응되는 기저판 및 상기 전극만을 둘러싸도록 형성될 수도 있다.
그 후에 도면에는 도시되지 않으나, 유전체(244)의 방전 공간에 대응되는 적어도 측면에 보호막을 형성하는 단계를 거칠 수 있다.
본 발명의 제조 방법에 의하면, 상기 유전체 벽(240)이 전면 기판(120; 도 3 참조) 및 배면 기판(130; 도 4 참조)과 별도의 공정으로 이루어질 수 있다. 이 경우 전극(150)들과, 상기 전극(150)들을 매립하는 유전체 벽(140) 등이, 이를 통하여 화상이 구현되는 전면 기판(120; 도 3 참조) 상에 형성되지 않음으로써, 전면 기판과 유전체 벽(140) 사이를 결합하는데 걸리는 시간이 감소하게 된다.
한편, 상기 기저판(242)의 상, 하면에 전극 씨드층(251)이 형성될 경우, 상기 전극 씨드층(251) 상에 각각 형성될 전극(252, 253)들이 동일한 높이에서 외부 단자와 연결되는 것이 바람직하다. 따라서, 본 발명은, 도 17a에 도시된 바와 같이 상기 기저판(242)의 상하를 관통하는 쓰루홀(through hole; 243)을 형성하는 단계와, 도 17b에 도시된 바와 같이 상기 쓰루홀(243) 내측면에 상기 기저판(242) 상하에 형성된 전극 씨드층(251) 중 하나와 연결되는 홀 대응 씨드층(256)을 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 쓰루홀(243) 내측면에 홀 대응 씨드층(256)을 형성하는 단계는 상기 기저판(242)을 무전해 도금함으로써 이루어질 수 있다.
그 후에 도 17c에 도시된 바와 같이, 전기 도금을 통하여 상기 쓰루홀(243) 내부에 전극(250)을 형성시킬 수 있다. 이는 도 17c를 예로 들어, 기저판(242) 하 측에서 상기 상, 하측에 위치한 전극들(252, 25)들이 각각의 외부 단자와 연결시키기 위해서는, 상기 홀 대응 씨드층이 상기 상면 전극 씨드층(251)과 접착되도록 형성될 수 있으며, 따라서 후에 상면 전극이 상기 쓰루홀(243)을 따라서 기저판(242) 하측으로 연장되어서 외부 단자와 연결될 수 있다. 이 경우 쓰루홀(243)을 형성시킨 다음 홀 대응 씨드층(256)을 형성하기 전에는, 쓰루홀(256) 속의 잔유물이나 이물질 등을 제거하기 위하여 디스미어(desmear) 공정을 추가할 수 있다.
이상과 같은 구조를 가진 본 발명에 의하면, 전극들 및 이를 매립한 유전체 벽이 플라즈마 디스플레이 패널 내부에서 발생한 가시광선이 외부로 투과되는 영역에 위치하게 되지 않음으로써, 패널의 투광성이 우수하게 되고 소비전력이 감소하며 방전 공간이 증가하게 된다. 따라서 패널의 효율이 증가하게 된다.
또한 상기 전극들을 매립한 유전체 벽이 소성 공정을 거치지 않고 이루어지고, 유전체 벽 내에 매립된 전극들이 도금 공정을 거쳐서 이루어짐으로써, 유전체 벽 소재의 선택이 넓어져서 제조 원가가 저감되고, 제조 공정이 간단하게 된다.
또한 유전체 벽의 두께를 감소시킬 수 있어서, 디스플레이 패널의 방전 공간이 증가하고 패널의 휘도가 증가하며 소비전력이 감소되어서 패널의 효율이 증가하게 된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따 라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (17)

  1. 전면 기판;
    상기 전면 기판과 종 방향으로 이격 배치된 배면 기판;
    상기 전면 기판 및 상기 배면 기판 사이에서 종 방향으로 서로 대응되도록 이격 배치된 전방 방전전극들 및 후방 방전전극들을 구비하는 전극군;
    상기 전면 기판 및 상기 배면 기판 사이에 종 방향으로 배치된 것으로, 상기 전방 방전전극과 상기 후방 방전전극 사이에 배치된 절연층;
    적어도 상기 전, 후방 방전전극을 둘러싸도록 형성되며, 상기 절연층의 유전율보다 큰 유전율을 가지는 고유전율층;
    상기 전면 기판과 상기 배면 기판 사이에 위치하며 방전이 일어나는 공간인 방전셀;
    상기 방전셀 내에 배치되는 형광체층; 및
    상기 방전셀 내에 존재하는 방전가스를 구비하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 절연층은 상기 고유전율층보다 큰 내압축성을 가지는 플라즈마 디스플레이 패널.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 고유전율층은 2 내지 4의 유전율과, 30V/μm 내지 400V/μm의 절연내압을 가지는 소재로 이루어지고, 0.1mm 내지 0.5mm의 두께를 가지는 플라즈마 디스플레이 패널.
  6. 삭제
  7. 서로 종 방향으로 이격 배치된 기판들 사이의 방전공간 내에서 방전을 통하여서 화상을 구현하는 디스플레이 패널에 구비된 것으로, 상기 기판들 사이에 종 방향으로 배치되며, 내부에 방전을 위한 적어도 두개의 전극들이 종 방향으로 유격을 가지고 매립된 전극 매립 유전체 벽을 제조하는 방법으로서,
    기저판을 제공하는 단계;
    상기 기저판의 적어도 일측면에 전도성 소재인 전극 씨드층을 형성하는 단계
    상기 전극 씨드층 상의 전극들을 형성하기 위한 레지스트층을 형성하는 단계
    상기 전극 씨드층 상을 전기 도금하여, 상기 레지스트층이 형성되지 않은 영역에 전극을 형성하는 단계;
    상기 기저판 상의 레지스트층과, 상기 전극 씨드층 중 상기 레지스트층과 동일한 위치에 배치된 부분을 제거하는 단계;
    상기 기저판 중 방전 공간에 해당되는 부분을 제거하는 단계; 및
    상기 전극들을 상기 기저판의 유전율보다 큰 유전율을 가지는 유전체로 둘러싸는 단계를 포함하는 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  8. 제 7 항에 있어서,
    상기 기저판은, 폴리이미드, FR-6 소재, 및 유리섬유 강화 에폭시로 구성된 군 중에서 선택된 적어도 어느 하나를 포함하는 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  9. 제 7 항에 있어서,
    상기 레지스트층은 감광제로 이루어지고,
    상기 전극 씨드층의 전극이 형성되는 위치에 대응되는 레지스트층을 제거하는 단계는, 상기 레지스트층을 노광 및 현상함으로써 이루어지는 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  10. 제 7 항에 있어서,
    상기 기저판의 양면에 전극 씨드층이 형성되며, 상기 기저판을 제공하는 단계 및 레지스트층을 형성하는 단계 사이에는,
    상기 기저판에 적어도 하나의 쓰루홀(through hole)을 형성하는 단계와, 상기 쓰루홀 내측면에 상기 기저판 상하에 형성된 전극 씨드층 중 하나와 연결되는 홀 대응 씨드층을 형성하는 단계를 더 포함하는 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  11. 삭제
  12. 제 1 항의 구조를 가진 플라즈마 디스플레이 패널에 구비되며, 전, 후방 방전전극이 매립된 유전체 벽을 제조하는 방법으로서,
    절연층을 제공하는 단계;
    상기 절연층의 양면에 전도성 소재인 전극 씨드층을 형성하는 단계;
    상기 전극 씨드층 상의 전, 후방 방전전극들이 형성되지 않을 위치에 레지스트층을 형성하는 단계;
    상기 전극 씨드층의 양면을 전기 도금하여, 상기 레지스트층이 형성되지 않은 영역에 상기 전, 후방 방전전극을 형성하는 단계;
    상기 절연층 양면에 존재하는 레지스트층과, 상기 전극 씨드층 중 상기 레지스트층과 동일한 위치에 배치된 부분을 제거하는 단계;
    상기 절연층 중 방전 공간에 해당되는 부분을 제거하는 단계; 및
    상기 절연층과, 상기 전극 씨드층과, 상기 전, 후방 방전전극을 상기 절연층의 유전율보다 큰 유전율을 가지는 고유전율층으로 둘러싸서 매립하는 단계를 포함하는 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 레지스트층은 감광제로 이루어지고,
    상기 전극 씨드층의 전극이 형성되는 위치에 대응되는 레지스트층을 제거하는 단계는, 상기 레지스트층을 노광 및 현상함으로써 이루어지는 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  15. 삭제
  16. 제 12 항에 있어서,
    상기 고유전율층은 2 내지 4의 유전율과, 30V/μm 내지 400V/μm의 절연내압을 가진 소재로 이루어지고, 상기 고유전율층으로 매립하는 단계는, 상기 고유전율층의 소재를 0.1mm 내지 0.5mm의 두께로 상기 절연층과, 상기 전극 씨드층과, 상기 전, 후방 방전전극을 둘러싸도록 형성하는 플라즈마 디스플레이 패널용 전극 매립 유전체 벽 제조 방법.
  17. 삭제
KR1020060018869A 2006-02-27 2006-02-27 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법 KR101113853B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060018869A KR101113853B1 (ko) 2006-02-27 2006-02-27 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법
US11/706,706 US7815481B2 (en) 2006-02-27 2007-02-13 Plasma display panel, method of manufacturing electrode burying dielectric wall of display panel and method of manufacturing electrode burying dielectric wall of the plasma display panel
TW096105233A TW200733176A (en) 2006-02-27 2007-02-13 Plasma display panel, method of manufacturing electrode burying dielectric wall of display panel and method of manufacturing electrode burying dielectric wall of the plasma display panel
JP2007042425A JP2007234594A (ja) 2006-02-27 2007-02-22 プラズマディスプレイパネルと、ディスプレイパネル用電極埋め込み誘電体壁の製造方法と、該プラズマディスプレイパネル用電極埋め込み誘電体壁の製造方法
CN2007100842315A CN101030514B (zh) 2006-02-27 2007-02-27 等离子显示面板、显示面板的电极埋置介电壁的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060018869A KR101113853B1 (ko) 2006-02-27 2006-02-27 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법

Publications (2)

Publication Number Publication Date
KR20070088957A KR20070088957A (ko) 2007-08-30
KR101113853B1 true KR101113853B1 (ko) 2012-02-29

Family

ID=38443340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060018869A KR101113853B1 (ko) 2006-02-27 2006-02-27 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법

Country Status (5)

Country Link
US (1) US7815481B2 (ko)
JP (1) JP2007234594A (ko)
KR (1) KR101113853B1 (ko)
CN (1) CN101030514B (ko)
TW (1) TW200733176A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101905A (ko) * 2004-04-20 2005-10-25 삼성에스디아이 주식회사 고효율 플라즈마 디스플레이 패널

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866084A (en) * 1971-06-22 1975-02-11 Mitsubishi Electric Corp Plasma display panel device
DE2802976C2 (de) * 1978-01-24 1980-02-07 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren und Vorrichtung zur Herstellung von Durchbrüchen (Löchern) in Glasplatten, vorzugsweise mit feinsten Strukturen
DE2931077A1 (de) * 1979-07-31 1981-02-05 Siemens Ag Steuerplatte fuer eine gasentladungsanzeigevorrichtung
FR2678424A1 (fr) * 1991-06-27 1992-12-31 Thomson Tubes Electroniques Elements electriquement isolants pour panneaux a plasma et procede pour la realisation de tels elements.
US5982095A (en) * 1995-09-19 1999-11-09 Lucent Technologies Inc. Plasma displays having electrodes of low-electron affinity materials
JP3492204B2 (ja) * 1997-08-13 2004-02-03 富士通株式会社 表示装置用電極及びその製造方法
KR100347933B1 (ko) 2000-01-10 2002-08-09 엘지전자주식회사 플라즈마 디스플레이 패널의 플렉시블 베이스 기판
WO2003032356A1 (fr) * 2001-10-02 2003-04-17 Noritake Co., Limited Dispositif d'affichage a decharge gazeuse et procede de fabrication de celui-ci
US6695664B2 (en) * 2001-10-26 2004-02-24 Board Of Trustees Of The University Of Illinois Microdischarge devices and arrays
KR100828875B1 (ko) 2002-12-10 2008-05-09 오리온피디피주식회사 면방전 교류 플라즈마 디스플레이 패널의 플랙시블 기판
JP4179138B2 (ja) * 2003-02-20 2008-11-12 松下電器産業株式会社 プラズマディスプレイパネル
KR100647588B1 (ko) 2003-10-29 2006-11-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이를 구비한 평판 표시 장치
KR100683671B1 (ko) * 2004-03-25 2007-02-15 삼성에스디아이 주식회사 전자기파 차폐층을 구비한 플라즈마 디스플레이 패널
KR20050104007A (ko) * 2004-04-27 2005-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR20050113533A (ko) 2004-05-29 2005-12-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널
KR100670301B1 (ko) * 2005-03-07 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050101905A (ko) * 2004-04-20 2005-10-25 삼성에스디아이 주식회사 고효율 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
TW200733176A (en) 2007-09-01
US7815481B2 (en) 2010-10-19
US20070200500A1 (en) 2007-08-30
CN101030514B (zh) 2010-09-29
CN101030514A (zh) 2007-09-05
KR20070088957A (ko) 2007-08-30
JP2007234594A (ja) 2007-09-13

Similar Documents

Publication Publication Date Title
US20050231112A1 (en) Plasma display panel and method of manufacturing the same
US20060158116A1 (en) Plasma display panel having electromagnetic wave shielding layer
KR20040051289A (ko) 투명전극이 없는 플라즈마 디스플레이 패널
KR100829744B1 (ko) 플라즈마 표시장치와, 이의 제조방법
KR101113853B1 (ko) 플라즈마 디스플레이 패널과, 디스플레이 패널용 전극 매립유전체 벽 제조 방법과, 상기 플라즈마 디스플레이 패널용전극 매립 유전체 벽 제조 방법
JP2007053075A (ja) プラズマディスプレイパネル
US7541741B2 (en) Plasma display panel with sustain electrodes accommodating brightness
US7557506B2 (en) Plasma display panel
KR100647618B1 (ko) 플라즈마 디스플레이 패널
JPH0765729A (ja) プラズマディスプレイパネル及びその製造方法
US8288948B2 (en) Plasma display panel having barrier walls with base portions and protruding portions
KR100759448B1 (ko) 플라즈마 디스플레이 장치 및 그 제조 방법
JP2006236975A (ja) ガス放電表示装置及びその製造方法
KR100637185B1 (ko) 플라즈마 디스플레이 패널, 및 그 상측패널과 하측패널의제조방법
US20090072702A1 (en) Plasma display panel and method of manufacturing a discharge electrode sheet used therein
KR100649233B1 (ko) 플라즈마 디스플레이 패널
KR100592297B1 (ko) 플라즈마 디스플레이 패널
KR100759560B1 (ko) 플라즈마 디스플레이 패널
US8482199B2 (en) Plasma display panel characterized by high efficiency
KR20070055342A (ko) 플라즈마 디스플레이 패널
KR100612291B1 (ko) 플라즈마 디스플레이 패널
KR100581902B1 (ko) 플라즈마 디스플레이 패널
KR100730208B1 (ko) 플라즈마 디스플레이 패널의 제조 방법
KR20090002870A (ko) 플라즈마 디스플레이 패널
US20070158687A1 (en) Base substrate, method of separating the base substrate and plasma display panel using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee