CN1387198A

CN1387198A - 电阻器

Info

Publication number: CN1387198A
Application number: CN02119753A
Authority: CN
Inventors: J·谢麦纳尔; D·D·申克
Original assignee: HIPRAY CORP
Current assignee: HIPRAY CORP
Priority date: 2001-05-17
Filing date: 2002-05-17
Publication date: 2002-12-25
Also published as: JP2003059703A; KR20020088374A; US20030016118A1; EP1261241A1

Abstract

本发明提供一种电阻器,具有包括多层电阻材料的电阻材料部分的电阻器,其中各层电阻材料具有不同的薄膜电阻率(sheet resistivity)。该电阻器特别适合在制造印刷电路板时做为包埋式电阻器。本发明亦提供此电阻器的制法。

Description

电阻器

技术领域

本发明涉及一种电阻材料的范畴。更特定而言，本发明是关于适于在电子装置中做为包埋电阻器的电阻材料范畴。

背景技术

印刷电路板一般包括大数目常被安装在表面的电子装置以及可能以活性层形式存在于印刷电路板内的其它组件。此印刷电路板中的装置及组件的规格受到现有电子装置的制约。更特定而言，此印刷电路板上许多表面安装装置及其它组件需要与单独电阻器偶合，以达到其的期望功能。

在现有技术中该问题最常见的解决方案为在印刷电路板上，将单独电阻器以额外表面安装组件的方式使用。印刷电路板的设计尚需设置贯穿孔，以将电阻器适当地互相连接。在此方面，电阻器可在表面装置或组件之间或者在印刷电路板之上或之内形成的活性组件或层之间被互相连接。

结果，印刷电路板的复杂性增加，同时印刷电路板上供其它装置用的表面积减少或者印刷电路板的总体尺寸需增加以容纳必须的表面装置及组件(包括电阻器)。

其解决之道之一为使用平面电阻器，其较佳形成在印刷电路板的内层上以取代上述的表面安装电阻器，同时使印刷电路板的表面部分空出以供他用。举例言之，美国专利第4,808,967号(Rice et al.)揭示一种印刷电路板，其具有一支持层，一附着于该支持层上的电阻材料层及一附着于该电阻层上的导电层。

某些现有的平面电阻器有一问题，即在第一方向测得的电阻可能与在垂直于该第一方向的第二方向测得的电阻略微不同。在制造电子装置诸如印刷电路板时若不小心，该平面电阻器可能以错误方位被使用。在此情况，实际的电阻率可能与期望者不同，而对于印刷电路板的效能产生不利的影响。

在印刷电路板制造时采用包埋电阻器技术的缺点之一是该电阻器技术在其所提供的数值范围上有所限制。除非采用蛇形图形，单层包埋电阻器材料的电阻限于在约千位数值的范围内，例如50欧姆至5000欧姆。为了适用于该范围以上的值，必须在印刷电路板的表面上安置分立的电阻器，此将使电阻器被包埋在线路板中所获得的利益被部分抵消；又若使用第二片较高电阻率材料，将有增加材料成本的缺点。

因此需要一种电阻材料，其电阻率视被包埋的电阻器的方位而定。

发明内容

人们惊异地发现印刷电路板可被制备成在板的单层(或单平面)内具有二不同的薄膜电阻率(sheet resistivity)。更特定而言，已惊异地发现可制成多层电阻器。

本发明的目的为提供一种印刷电路板，其包括被包埋在介电材料中的电阻器，其中该电阻器包括具有第一电阻材料及第二电阻材料的电阻材料部份。电阻材料部份通常包括第一电阻材料及第二电阻材料各一层。

本发明的另一目的为提供一种制造印刷电路板的方法，其包括将电阻器包埋在有机介电材料内的步骤，其中该电阻器包括具有第一电阻材料及第二电阻材料的电阻材料部份。

本发明的又一目的为提供一电阻器，其具有包括第一电阻材料及第二电阻材料的电阻材料部分以及一对电极，各电极被配置在电阻材料部分的相对端。

本发明的再一目的为提供一电子装置，其包括上述的电阻器及/或印刷电路板。

为了达到上述目的，本发明提供了一种电阻器，其包含具有第一电阻材料及第二电阻材料的电阻材料部份以及一对电极，各电极被配置在电阻材料部分的相对端。

附图说明

下面结合附图及实施例对本发明进行详细说明

图1是说明本发明的多层电阻器的制造方法。

具体实施方式

在本说明书的全文中，除非正文另有明确的指示，下列简写具有下述意义：℃＝摄氏度数；°F＝华氏度数；nm＝毫微米；μm＝微米；＝埃；Ω＝欧姆；Ω/□＝欧姆/平方；M＝摩尔浓度；wt％＝重量％；以及mil＝0.001英吋。

术语「印刷电路板」与「印刷线路板」在整篇说明书中可交互使用。除非另有指示，所有量以重量％表示以及所有比率以重量计。所有数值范围包含上下限以及可以任何次序组合，不过此数值范围总加起来至多为100％。

本发明提供一种电阻器，其具有包括2层或以上电阻材料层的电阻材料部份以及一对电极，各电极被配置在电阻材料的相对端。本发明电阻器的电阻材料部份通过提供第一电阻材料层及第二电阻材料层而制备。可以使用额外层的电阻材料，诸如3，4，5或多层。举例言之，要提供可具有2种不同电阻率的电阻器需要二层电阻材料，要提供可具有3种不同电阻率的电阻器需要三层电阻材料，依此类推。

本发明电阻器的一特征为电阻材料部份中的各层电阻材料具有与其它电阻材料层不同的薄膜电阻率。薄膜电阻率无需特定的差异。不同电阻材料层的薄膜电阻率可无很大差异或可相差达10Ω/□或以上。第一与第二电阻材料层之间薄膜电阻率的特别适当差异为25Ω/□、50Ω/□、100Ω/□、250Ω/□、500Ω/□或以上。在另一具体实施例中，第一与第二电阻材料层之间薄膜电阻率的差异为10、20、25或50倍或以上。

广泛种类的电阻材料适合供本发明使用，其包括但非限于导电性材料与少量高电阻性(介电性)材料的混合物。小量(例如约0.1wt％至约20wt％)的高电阻性材料会极大幅降低导电材料的导电性质。举例言之，铂虽为优良的导体，但当与0.1至约5wt％氧化硅掺杂在一起时，可作为电阻器，其电阻为共掺杂的氧化硅量的函数。任何导电材料均适用，诸如(但非限于)铂、铱、钌、镍、铜、银、金、铟、锡、铁、钼、钴、铅、钯及类似物。适当的介电材料非限定性地包括金属氧化物或类金属氧化物，诸如氧化硅、氧化铝、氧化铬、氧化钛、氧化铈、氧化锌、氧化锆、氧化磷、氧化铋、稀土金属的氧化物、磷以及其混合物。

较佳的电阻材料为镍系或铂系，亦即主要材料分别为镍或铂。适当的较佳电阻材料为镍-磷、镍-铬、镍-磷-钨、陶瓷、导电聚合物、导电墨水、以及铂系材料诸如铂-铱、铂-钌及铂-铱-钌。较佳的铂系材料，以铂当做100％来计算，含有约10至70摩尔浓度％，较佳约2摩尔浓度％至50摩尔浓度％的铱、钌或其混合物。若钌被单独使用(未使用铱)，以铂当做100％来计算，钌较佳以约2至约10摩尔浓度％的量被使用。若铱被单独使用(未使用钌)，以铂当做100％来计算，铱较佳以约20至约70摩尔浓度％的量被使用。在依照本发明的电阻材料中，铱、钌或其混合物以元素形式及氧化物形式存在。铱、钌或其混合物通常包含约50至约90摩尔浓度％的元素金属以及约10至约50摩尔浓度％的铱、钌或其混合物的氧化物。

各电阻材料层的厚度可在广范围内变化。各电阻材料层较佳具有至多1mil的厚度。就供包埋电阻器使用而言，各电阻材料层通常至少约40厚。一般而言，各电阻材料层的厚度为40至100,000(10micron)，以40至50,000为较佳，以100至20,000为更佳。

虽然第一电阻材料层可能为自承性，但其通常太薄难以自承以及必须被沉积在自承性的基材上。电阻材料通常通过配置在导电材料基材诸如金属箔上而被支持。其它适当的导电材料为本领域技术人员所熟知。适当的金属箔非限定性地包括铜箔、镍箔、银箔、金箔及类似物以及其的合金。适用于本发明的导电金属箔可具有广范围的厚度。该导电金属箔通常具有0.0002至0.02英吋的公称厚度。金属箔厚度常以重量表示。举例言之，适当的铜箔，每平方呎具有0.125至14盎司的重量，较佳每平方呎具有0.25至6盎司的重量以及更佳每平方呎具有0.5至5盎司的重量。特别适当的铜箔为每平方呎具有3至5盎司的重量。适当的导电金属箔可以现有的电沉积技术制备以及可以从各种来源诸如Oak-Mitsui或Gould Electronics得到。

导电材料基材尚可包括障壁层。该障壁层可在导电材料的第一面(亦即最接近电阻材料的面)，导电层的第二面或在导电层的两面上。障壁层为本领域技术人员所熟知。适当的障壁层非限定性地包括锌、铟、锡、镍、钴、铬、黄铜、青铜及类似物。该障壁层可通过浸镀、喷镀、化学蒸气沉积、燃烧化学蒸气沉积及受控蒙气化学蒸气沉积等方法而以电解或无电(化学)的方式沉积。该障壁层较佳通过浸镀以电解或无电方式沉积。

施加保护用的障壁层之后，可将铬氧化物保护层以化学方法沉积在障壁层或导电材料上。最后可将硅烷施加在导电材料/障壁层/非必须的铬氧化物层的表面上，以进一步改善粘着性。适当的硅烷为美国专利5,885,436号所揭示(Ameen et al.)。

电阻材料的各层可以各种方式诸如溶胶-凝胶沉积、喷涂、化学蒸气沉积、燃烧化学蒸气沉积(CCVD)及受控蒙气化学蒸气沉积(CACCVD)、旋涂、辊涂、丝网印刷、电镀及无电敷镀等而被沉积。电阻材料的第一层，若非为自承性，将被沉积在基材上。电阻材料的第二层被沉积在第一电阻材料层上。然后视情况可沉积电阻材料的接续层。举例言之，镍-磷电阻材料可通过电镀被沉积。例如参见国际专利申请案WO89/02212。在一具体实施例中，第一材料较佳借CCVD及/或CACCVD沉积。电阻材料借CCVD及/或CACCVD沉积为本领域技术人员所熟知。例如参见美国专利第6,208,234号(Hunt et a1.)对于此方法及所用装置的说明。

CCVD的优点为能沉积成极薄的均匀层，此层可作为包埋式电容器及电阻器的介电层。该物质可沉积成任何期望的厚度，不过，就通过CCVD形成电阻材料层而言，厚度几乎不超过50,000(5微米)。通常薄膜厚度在100至10,000的范围内，最常在300至5000的范围内。由于层越薄，电阻越高以及使用的材料例如铂越少，所以沉积极薄薄膜的能力为CCVD法的有利特征。涂层薄在形成分立电阻器的过程中亦利于迅速蚀刻。

虽然贵金属为导体，但已发现在将贵金属与相对少量的氧化物诸如氧化硅或氧化铝一起沉积时，被沉积的物质变为高度电阻性。因此，含有少量(例如0.1％-5％)氧化物的铂在印刷电路板中可做为电阻器。就为导电金属与少量介电材料的混合物的电阻材料言，若电阻材料通过CCVD或CACCVD沉积，则金属必须能从含氧系统以零价金属沉积。在使用火焰下以零价状态沉积的标准为金属在沉积温度必须具有比二氧化碳或水的氧化电位的较低值低的氧化电位(在室温，水具有较低氧化电位；在其它温度，二氧化碳具有较低氧化电位)。易借CCVD沉积的零价金属为具有约等于银的氧化电位或更低的氧化电位。因此，银、金、铂及铱可通过直接CCVD沉积。具有高一些氧化电位的零价金属可借提供较还原性蒙气的CACCVD沉积。镍、铜、铟、钯、锡、铁、钼、钴及铅最佳借CACCVD沉积。此处，金属亦包括为此零价金属的混合物的合金。硅、铝、铬、钛、铈、锌、锆、镁、铋、稀土金属及磷各具有相对高的氧化电位，以致若上述任何金属与介电掺杂剂的任何先质共沉积，金属将以零价状态沉积以及掺杂剂将以氧化物沉积。因此，即使未使用火焰时，介电质必须具有较高氧化、磷化、碳化、氮化或硼化电位，以形成期望的二相。

对于氧-反应性较高的金属及金属合金而言，CACCVD为首选工艺。即使金属可通过直接CCVD以零价金属沉积，但若上面将进行沉积的基材材料会被氧化，则仍以提供受控蒙气(即CACCVD)为宜。举例言之，铜及镍基材易被氧化，因而宜借CACCVD法沉积在此基材上。

可借CCVD以薄层沉积在基材上的另一类型电阻材料为「导电性氧化物」。更特定而言，Bi₂Ru₂O₇及SrRuO₃为可借CCVD沉积的导电性氧化物。虽然此材料为「导电性」，但当其以无晶形状态沉积时导电性相对较低，因此该混合氧化物的薄层可被用于形成分立的电阻器。与导电金属一样，该「导电氧化物」可与介电材料诸如金属或金属氧化物掺杂，以增加其电阻率。该混合氧化物可以无晶形层及结晶形层的任一形式沉积；无晶形层倾向于在低沉积温度沉积以及结晶形层倾向于在高沉积温度沉积。就做为电阻器用而言，通常以无晶形层为较佳，其比结晶性材料具有更高的电阻率。因此，虽然此材料在其通常结晶状态被归类为「导电性氧化物」，但无晶形氧化物，即使为未掺杂形式，亦可能产生良好电阻性。在一些情况，可能期望生成低电阻(即1至100Ω)的电阻器，此时可以加入导电性-增强材料，诸如铂、金、银、铜或铁。若与介电材料例如金属或类金属氧化物掺杂在一起以增加导电氧化物的电阻率，或与导电-增强材料掺杂在一起以降低导电氧化物的电阻率，则此被均一混合的介电或导电-增强材料的浓度通常为电阻材料的0.1wt％至20wt％，以至少0.5wt％为较佳。

有各种各样其它的「导电材料」，其虽然可以导电，但具有足够的电阻率，可以形成依照本发明的电阻器。其例子包括钇钡铜氧化物及La_1-xSr_xCoO₃，0≤x≤1，例如x＝0.5。一般而言，任何在低于临界温度之下具有超导性质的混合氧化物可以在高于该临界温度时做为电阻材料。从上述者选出的先质中加以适当选择，可以沉积出各式各样的电阻材料。

为了通过使用CCVD或CACCVD法制造金属/氧化物电阻材料薄膜，提供含有金属的先质及金属或类金属氧化物的先质的先质溶液。举例言之，为了制造铂/氧化硅薄膜，沉积溶液含有铂先质，诸如铂(II)-乙酰基丙酮酸盐或二苯基-(1，5-环辛二烯)钯(II)[Pt(COD)]以及含硅先质，诸如四乙氧基硅烷。铱及钌的适当先质非限定性地包括(去甲伯二烯基)铱(III)乙酰基丙酮酸盐(IrNBD)及贰(乙基环戊二烯基)钌(II)。先质通常依照金属与增强材料的比率混合以降低待沉积物质的电阻率，以及提供额外的先质以产生少量的金属氧化物或类金属氧化物，例如产生0.1至20wt％，较佳至少约0.5wt％的沉积掺杂导电金属氧化物。先质通常一起溶解在单一溶剂系统诸如甲苯或甲苯/丙烷中，以使浓度(铂，铱及/或钌先质的总和)为约0.15wt％至约1.5wt％，然后通常将该溶液通过雾化器，以将先质溶液分散入细气溶胶中并将该气溶胶于氧化剂(尤其是氧)存在下燃烧，以产生为铂、铱、钌或其混合物的零价金属及氧化物。例如参见美国专利第6,208,234B1(Hunt et a1.)，其以参考文献的方式纳入本文，其对CCVD法有更完整的说明。

广泛种类的材料适于在第一电阻材料上形成第二电阻材料层。该第二电阻材料层的唯一必要条件为其与第一电阻材料必须不同，以及具有与第一电阻材料层的薄膜电阻率不同的薄膜电阻率。上述适于做为第一电阻材料层的任何电阻材料均适于做为第二电阻材料。

具有二种或以上的电阻材料，尤其是二层或以上的电阻材料的本发明结构适于制造电阻器，尤其是在印刷电路板制造上有用的薄膜式可包埋电阻器。薄膜电阻器的电阻材料部分的总厚度通常为4μm或以下，以2μm或以下为较佳，以1μm或以下为更佳，以0.5μm或以下为最佳。

电阻器通常包括一对电极，各电极被配置在电阻材料部分的相对端。此电极可以各种方式提供，诸如直接在电阻材料上形成或直接从下方的导电基材形成。举例言之，可催化收纳电极的电阻材料区域，以致电极只被沉积、形成或附着于此被催化的区域。另一选择为将未收纳电极的区域通过例如防蚀涂层遮蔽，以及将电极沉积、形成或附着于未遮蔽的区域。

适当的电极可借任何导电材料诸如导电聚合物或金属形成。例示的金属非限定性地包括铜、金、银、镍、锡、铂、铅、铝及其的混合物及合金。此金属的「混合物」包括非合金式金属混合物以及在多层电极中的二或以上层个别金属。多层电极的一例为在铜上具有一层银或一层镍，继而为一层金。该电极通常通过沉积导电材料而形成。适当的沉积方法非限定性地包括无电敷镀、电镀、化学蒸气沉积、CCVD、CACCVD、丝网印刷、喷墨印刷以及辊涂等。当使用导电糊形成电极时，宜使用丝网印刷、喷墨印刷及辊涂等法施加。

如上述，当第一电阻材料为非自承性时，其通常被施加在基材上。导电基材尤其适合用于接下来形成电阻器，尤其是薄膜电阻器，因为导电基材可被用于形成一对电极。此通常通过使用防光蚀涂层达成，其中该防光蚀涂层被用于在电阻材料层上形成防光蚀图形以及用适当的蚀刻剂移除未被防蚀涂层覆盖的区域中的电阻材料。就金属/氧化物电阻材料层而言，所选的蚀刻剂为供电阻材料的金属组份用的蚀刻剂。通常该蚀刻剂为酸或路易士酸，例如对铜而言为FeCl₃或CuCl₂。硝酸及其它无机酸(例如硫酸、盐酸及磷酸)可被用于蚀刻镍以及各种其它可被沉积的金属以及导电氧化物。

贵金属，由于其的非反应性性质，所以难以蚀刻。在印刷电路板制造过程中，王水为金属，尤其是贵金属的蚀刻剂。王水由二种熟知的酸：3份浓(12M)盐酸(HCl)及1份浓(16M)硝酸HNO₃制成。因此，盐酸与硝酸的摩尔浓度比为9∶4，但就依照本发明的蚀刻目的言之，从该比例略微变化，亦即6∶4至12∶4亦可接受。由于其的蚀刻性质及有限的存放期，王水在市面上没有出售，而必须于使用前制备。为了减少其蚀刻性，王水可用水稀释至水与王水的比为约3∶1的比率。另一方面，贵金属诸如铂不被许多适于蚀刻铜的物质诸如FeCl₃或CuCl₂蚀刻，因而在形成本发明的电阻器时允许各种各样的选择性蚀刻。蚀刻速度视多项因素而定，此因素包括王水的强度及温度。王水蚀刻通常在55至60℃的温度进行，但此可视应用而变化。

举例言之，电路化工艺从导电箔片(诸如铜箔)开始，在其上通过诸如电镀、CCVD或CACCVD沉积一层第一电阻材料。继而通过上述形成多层电阻材料的任一方法，在第一电阻材料层上形成第二电阻材料层。

在一具体实施例中，防光蚀涂层被施加于两面，亦即施加于电阻材料部分及导电箔片上。将覆盖电阻材料部分的防光蚀涂层暴露于图形化的光化幅射线下，而覆盖导电箔片的防光蚀涂层则被包封式暴露于光化幅射线下。继而将防光蚀涂层显影，得到一种结构，其具有覆盖电阻材料部分的图形化防光蚀涂层以及保护导电箔片的包封式防光蚀涂层。

继而在防光蚀涂层已被除去的区域选择性蚀刻电阻材料层。继而将残余的防光蚀涂层剥除。

然后，将一片有机积层板诸如聚酰亚胺或玻璃填充的环氧树脂预浸材施加于电阻材料面。该积层板被用于保护现已图形化的电阻材料层以防进一步加工，以及随后当导电箔片部分从电阻材料层另一面除去时，用于支持电阻材料层。

接下来，将防光蚀涂层施加于导电箔片上。用图形化的光化幅射线在其上成像并显像。然后将导电箔片用能选择性蚀刻导电箔片，但不蚀刻电阻材料层的蚀刻剂蚀刻。剥除防光蚀涂层后，留下电阻器，其随后可被包埋在有机介电材料诸如B段介电材料中，该B段介电材料非限定性地包括环氧树脂、玻璃填充的聚酰亚胺以及类似物。

在本方法的一变异形式中，若使用会选择性蚀刻电阻材料层，但不会蚀刻或只有局部蚀刻导电箔片的蚀刻剂，则导电箔片上无须使用防蚀涂层。

在另一个具体实施例中，该电阻器在电路化之前被积层或附着于有机介电材料上。此种方法如图1所示。

参考图1，将第一电阻材料层10，诸如镍-磷层，通过例如电镀沉积在导电箔片5上。该导电箔片5通常为铜。继而将第二电阻材料层15沉积在第一电阻材料层10上。一例示的第二电阻材料层15为铂-铱层，其通过CCVD沉积以提供电阻材料结构50。术语「电阻材料结构」意指一基材(以导电基材为较佳)，在该基材上沉积有第一电阻材料层，以及在该第一电阻材料层上沉积有第二电阻材料层，其中该导电基材、第一电阻材料层及第二电阻材料层为共延。在此实例中，该镍-磷电阻材料层具有25Ω/□的薄膜电阻率及铂-铱电阻材料层具有1000Ω/□的薄膜电阻率。

接下来，将有机介电材料20诸如环氧积层材料，积层在第二电阻材料层15上。继而将防光蚀涂层25(尤其为干膜防光蚀涂层)施加在导电箔片5上。继而将防光蚀涂层25成像并显影以提供设计的图形。然后将导电箔片5从无防光蚀涂层的区域除去，例如通过用氯化铜蚀刻。

本电阻器的优点之一为其电阻率可通过于电阻器形成期间适当选择要保留的电阻材料层而加以选择。此将进一步以图1例示说明，该图1显示一具体实施例，其中两个各具有不同电阻率的电阻器从相同电阻材料结构50制备。将第一电阻材料10从不含导电箔片5的区域除去。于镍-磷的情况，该材料可通过用硫酸铜蚀刻而除去。第二电阻材料15亦从不含电阻材料的区域(例如电阻器结构间的区域45)除去。

在下一步骤中，将另一防光蚀涂层30(例如干膜防光蚀涂层)施加于该结构的导电箔片面。继而将防光蚀涂层30成像并显影以提供所需的导电线路(包含电极)图形。再度将导电箔片5从不含防光蚀涂层的区域除去以得到电阻器40，其如上所述由于第一电阻材料层10存在，具有25Ω/□的薄膜电阻率。具有不同电阻率的电阻器35通过选择性地蚀刻或除去第一电阻材料层10而留下第二电阻材料层15而得到。在上述实例中，电阻器35具有1000Ω/□的薄膜电阻率。

关于本文中的「蚀刻」，此术语不仅表示本领域中的通常意义，亦即通过强烈化学品溶解或除去多层之一的材料，例如用硝酸溶解镍，同时亦表示物理性清除，例如激光清除及通过缺少附着力而清除。在此方面，依照本发明的一实施例，发现通过CCVD或CACCVD沉积的电阻材料，例如掺杂镍及掺杂铂，均为孔隙状。咸信此孔隙均很小，其直径典型为1微米或更小，而以50毫微米或以下(1000nm＝1μm)为较佳。不过，此将容许液体蚀刻剂扩散通过电阻材料层，且在物理制造过程中破坏电阻材料层与下层间的附着。例如，如果导电箔片层为铜且电阻材料层为掺杂铂(例如铂/氧化硅)或掺杂镍(例如Ni/PO₄)，可使用氯化铜除去导电材料层的暴露部分。氯化铜不溶解铂或镍，但电阻材料层的孔隙使得氯化铜可达到下层的铜。少部分铜溶解，以及电阻层的暴露部分受到物理性剥蚀。该物理性剥蚀是在氯化铜蚀刻下层铜至相当程度时发生。

如果铜为导电材料层，其有时可有利地使用商业上现成的氧化铜箔。氧化铜箔的优点为稀盐酸(HCl)溶液(例如1/2％)可溶解氧化铜，但不溶解零价的铜。因此，如果电阻材料层为孔隙状，稀HCl将扩散通过其中，以及HCl将被用于剥蚀性蚀刻。溶解表面的氧化铜可破坏铜箔与电阻材料层的附着。

为减少工艺步骤，所使用的防光蚀涂层本身可被包埋在诸如永久性防蚀层(例如西普利公司(万宝路，麻塞诸萨州)出品者)的材料中。若蚀刻剂不会蚀刻或只有局部蚀刻导体，则可以将两面同时加工。更特定而言，只有电阻材料面的防光蚀涂层须被包埋，而导体面在最后加工步骤可被去除。又，在导体材料面上使用的防光蚀涂层可选择在使用特定剥除剂除去电阻材料面防光蚀涂层时不会被除去。可包埋的防光蚀涂层可以降低因电阻材料的特殊沉切而造成的耐用性损失，一旦防光蚀涂层被除去，沉切材料将剥离。

为了实用上可通过剥蚀技术除去，电阻材料层一般必须为充分孔隙状，以使蚀刻剂不溶解电阻材料但充分地侵蚀下层材料的表面，因而于2至5分钟的内导致界面附着力的损失及电导材料的剥蚀。同时，该蚀刻剂在蚀刻期间必须不可实质上侵蚀下层材料(例如铜箔)，因如此将造成过度沉切或机械强度的损失(亦即降低操作性)。

在另一具体实施例中，本发明提供一种多层结构，其包含绝缘基材，具有二层或以上的不同电阻材料(例如通过CCVD形成的铂/氧化硅及镍-磷层)的电阻材料片以及导电片(或电极)，例如铜。电阻材料片及导电片均以通过光成像技术形成者为较佳。在此结构中，第一及第二电阻材料层可共延，或者第一电阻材料层可与导电片(亦即电极对)共延。

多层结构可使用光成像技术图形化。在一步骤中，该导电材料层可用防蚀涂层覆盖，该防蚀涂层通过光成像技术图形化，且在该防蚀涂层的暴露区域使用例如王水将导电材料层及下层的电阻材料层蚀刻除去，以得到具有图形化电阻材料片(及具有图形化导电材料片或电极)的结构。继而，第二防光蚀涂层被施加、光成像及显影。此时，只有导电材料片的暴露部分会被可选择性地蚀刻导电材料片而不蚀刻电阻材料片的蚀刻剂(在铜为导电材料片且铂/氧化硅为电阻材料的情况，该蚀刻剂为FeCl₃或CuCl₂)蚀刻除去。在另一可替代的步骤中，形成图形化防蚀涂层，将导电材料层的暴露部分用例如FeCl₃蚀刻除去，再次形成图形化防蚀涂层，然后将电阻材料层的暴露部分以王水蚀刻除去，以形成电接触点。在任一步骤中，分立的薄层电阻器均通过形成印刷电路时通用的现有光成像技术。

虽然本发明的电阻器可位于印刷电路板装置的表面，但在多数形情况，该电阻器将被包埋在多层印刷电路板之内，例如其中在有机介电基材诸如聚酰亚胺或环氧树脂上形成的电阻器被包埋在另外的包埋用绝缘材料层诸如环氧树脂/玻璃纤维预浸材料中。

含有本发明的二层或以上电阻材料的结构可被用于制造电子装置，尤其是被包埋在介电材料中的电阻器。因此本发明提供一种电子装置，其包括具有二层或以上电阻材料的电阻器，其中各层电阻材料与其它层电阻材料不同。适当的电子装置非限定性地包括印刷电路板、计算机、微处理器、电讯设备诸如移动电话以及类似物。

本发明的结构，尤其适合在制造印刷电路板时包埋在介电材料中。所以，本发明亦提供一种包括印刷电路板的电子装置，该印刷电路板包括一电阻器，该电阻器包括具有二层或以上电阻材料的电阻材料部份，其中各层电阻材料与其它层电阻材料不同。本发明亦提供一种包括电阻器的电子装置，该电阻器包括一对电极及一电阻材料部份，该电阻材料部份包括二层或以上电阻材料，其中各层电阻材料与其它层电阻材料不同。

当上述电阻器的任一者的电阻材料部份包括二层电阻材料时，此层可共延或者第一电阻材料层与一对电极共延。当使用三层电阻材料时，所有三层可共延，或者第一电阻材料层与一对电极共延，同时第二电阻材料层与第三电阻材料层共延，或者第一及第二电阻材料层与一对电极共延。

总言之，本发明的电阻材料结构片被积层在介电材料片上。电阻材料结构然后如上述蚀刻(诸如遵循光蚀刻)，以在相同平面形成任何数目的单独电阻器。本领域技术人员当了解在多层印刷电路板中可存在多个此电阻器平面。

Claims

1.一种电阻器，其包含具有第一电阻材料及第二电阻材料的电阻材料部份以及一对电极，各电极被配置在电阻材料部分的相对端。

2.如权利要求1所述的电阻器，其特征在于：该第一电阻材料及第二电阻材料在薄膜电阻率上相差欧姆/平方或以上。

3.如权利要求1或2所述的电阻器，其特征在于：该第一及第二电阻材料的至少一者为铂系或镍系。

4.如权利要求1-3所述的电阻器，其特征在于：该电极包含铜、金、银、镍、锡、铂、铅、铝或其混合物或合金。

5.一种印刷电路板，其包含被包埋在有机介电材料中的 1-4中任一项的电阻器。

6.一种制造印刷电路板的方法，其包含将权利要求1至4中任一项的电阻器包埋在有机介电材料中的步骤。

7.一种适于形成电阻器的构造，其包含导电基材，沉积在该导电基材上的第一电阻材料层以及沉积在该第一电阻材料层上的第二电阻材料层。

8.如权利要求7的结构，其特征在于：该第一电阻材料层及第二电阻材料层在薄膜电阻率上相差欧姆/平方或以上。

9.一种制造印刷电路板的方法，其包含将权利要求7或8的构造包埋在有机介电材料中的步骤。