CN1352870A - 用于制造印刷电路板中的集成电阻的组合物及方法 - Google Patents

Abstract

一种电阻箔,其包含一种电阻复合材料,此材料单独包括导电材料与非导电材料或是并入两层箔材料中,此材料包括导电金属层与该电阻复合材料层。本发明亦包括电路板,其包含一绝缘基底与一种包含本发明电阻复合材料的集成电阻,以及制造包含集成电阻的印刷电路板的方法。

Description

用于制造印刷电路板中的集成电阻的组合物及方法

本申请案请求1998年7月31日所提出申请的临时申请案序号60/094,746的优先权。

本发明是关于一种电阻复合材料，其包括导电材料与非导电材料的组合。本发明亦关于包括导电箔层与沉积于导电箔层上的电阻复合材料层的多层箔。此外，本发明是关于一种印刷电路板，其包含一绝缘基底与一种包括导电材料与不导电材料的电阻复合材料的集成电阻，其中该电阻复合材料层是层合于该绝缘基底上。

为减少电子产品的大小、成本及改良其可靠度，对于以集成组件替代分立电子组件的需求提高，该集成组件是以刷电路板制程的一部分制成。目前，是使用铜箔产生集成电阻，该铜箔镀有一种电阻大于该铜箔的材料。

先有技术电阻层的问题在于因制造材料之故，其相当薄。由于电阻层很薄，故其易于因在整个制程中的处理、刮痕、弯曲所至的龟裂及其他物理危险而受损。例如，由纯镍形成的电阻层必须为约0.00174微米厚，以达到方块电阻系数为50欧姆/方块。此种电阻薄膜层容易受损。

使用镍磷合金产生较高方块电阻，是描述于美国专利第3,808,576号，其专利说明书是以提及的方式并入本文中。实际上，虽然在特定方块电阻下，镍磷材料会提供比纯镍厚的电阻层，但其仍制造出被认为是薄电阻层者，当其用于制造电路板时会受损并形成生产损失。市售镍磷电阻层亦仅在方块电阻至高为1000欧姆/方块的有限范围内。

本技术受到多方面限制。该材料的电阻系数不足以消除大数值的电阻器，因此限制本技术的应用。此外，制造该材料的合金方法会在整个印刷电路板上产生不良电阻电路均匀性，因此降低成品率并增加再加工量。此是部分由于已知必须将电阻层镀敷至电沉积箔的无光泽表面以供粘着。

因此，在更高电阻应用中仍然需要具有经改良电与热逸散性质的集成电阻。

本发明的一项目的是提出电阻复合材料，当其掺入层状箔中时，可容易地与电路板基底结合，并经处理产生分立的集成无源电阻。

本发明的另一目的是提出可用于制造具有集成电阻的印刷电路板之箔。

本发明的又一项目的为金属箔组合物与使用该金属箔组合物以制造包括集成电阻的印刷电路板的方法，其中该集成电阻对于因电阻材料挠曲与龟裂所至的变化与降解具有抵抗性。

在又另一目的中，本发明包括箔组合物与使用该组合物以高成品率与经改良均匀性制造包括集成电阻的印刷电路板的方法。

本发明包括一种电阻复合材料，其包括导电材料与不导电材料。

本发明亦包括多层箔，其包括一个导电金属层及一层电阻复合材料。

另一方面，本发明包括一种多层箔，其包括具有闪亮表面与无光泽表面的铜金属层，及与铜金属层表面结合的电阻共沉积复合材料层，其中该电阻共沉积复合材料层包括约0.01至约99.9％的导电金属(铜以外)，与约0.01至约99.9面积％选自氧化铝、氮化硼及其混合物的不导电性材料粒子。

本发明的又另一方面为一种集成电阻，其包括(a)具有第一表面与第二表面的绝缘基底层；(b)位于该绝缘基底第一表面上的集成电阻，其中该集成电阻另外包括一种共沉积材料(包括导电材料与不导电材料)，而且其中该集成电阻具有第一端与第二端；(c)与该集成电阻第一端结合的第一导电金属层，及与该集成电阻第二端结合的第二导电金属层。

图1-8描述使用制自本发明电阻复合材料的箔以制造积层物方法的步骤，该积层物，包括可用于制造印刷电路板的集成电阻。

图9为一种集成电阻的横截面图，该集成电阻包括一共沉积的电阻复合材料层12，包括一种具有众多不导电粒子36的导电金属。

本发明是关于一种包括至少一种导电材料与至少一种不导电材料的电阻复合材料。本发明亦关于一种经改良的层状箔，其包括具有闪亮侧面与无光泽侧面的导电金属层，及与该导电金属层结合的电阻复合材料。本发明亦关于积层物、印刷电路板，及其他电子基底，包括至少一个使用本发明复合材料制得的集成电阻。

已发展一种可用于制造印刷电路板与包括集成电阻的其他电子基底的经改良电阻复合材料。该复合材料包括一种导电材料与一种不导电材料。当被制成用以制造包含一或多个集成电阻的印刷电路板的电阻箔时，该复合材料是可使用的。

可使用一种电镀溶液以习知电沉积方法制造包括本发明电阻复合材料的箔，该电镀溶液包括固态不导电粒子与至少一种导电金属离子，其于电镀时会形成导电金属。在本发明箔材料层的电阻材料层之及/或导电金属层中使用的导电金属，可为任何能够传导电流的金属、类金属、合金或其组合物。适于作为本发明电阻共沉积材料中的导电金属或合金的导电金属实例，包括下列一或多种：锑(Sb)、砷(As)、铋(Bi)、钴(Ce)、钨(W)、镁(Mn)、铅(Pb)、铬(Cr)、锌(Zn)、钯(Pd)、磷(P)、硫(S)、碳(C)、钽(Ta)、铝(Al)、铁(Fe)、钛(Ti)、铬、铂(Pt)、锡(Sn)、镍(Ni)、银(Au)与铜(Cu)。该导电金属与合金亦可选自上述导电材料的一或多种的合金，或是多层一或多种上述导电金属或合金之层。

本发明电阻复合材料中的不导电材料，可为任何可与导电金属结合而得适用共沉积电镀电阻箔层的不导电材料。该不导电材料较佳为一种可均匀分散于整体电阻箔材料中的微粒子材料。此种微粒子材料包括但不受限于金属氧化物、金属氮化物、陶瓷与其他微粒子不导电材料。更佳的是，该微粒子不导电材料是选自氮化硼、碳化硅、氧化铝、氧化矽、氧化铂、氮化钽、滑石、聚乙烯四氟乙烯(PTFE)、环氧树脂粉末与其混合物。

最佳是自具有pH值为2至6、温度自25至45℃而且包括约20至约250克/升胺基磺酸镍与自约10克/升至约300克/升或以上的氧化铝或氮化硼粒子的电解质溶液，共沉积该电阻共沉积层。该氧化铝与氮化硼粒子以平均粒子大小范围自约0.01至约20微米为佳，小于约1.0微米最佳。可以订制所形成的共沉积复合材料层，使其具有电阻系数据约1至约10,000欧姆/方块。此通常相当于在该共沉积层中的不导电材料量，在约0.01至约99.9面积％的范围内。

该电阻复合材料层的有效横截面面积，是为决定使用本发明材料制得的集成电阻厚度与电阻的一项重要因素。有效横截面面积一词，是指该电阻材料导电金属部分的横截面面积。因此，本发明的电阻材料可具有约0.01％至约99.9％导电面积的有效横截面面积。这相当于约1埃至约3微米的金属厚度。

使用电阻复合材料以制造集成电路板组件，有数个益处。此沉积材料可以制成厚度足以承受制造与使用该材料方法期间偶发损坏的电阻层。此外，藉由改变该复合材料成分比例，可将该复合材料制成具有均匀厚度但具有不同方块电阻系数的电阻箔。这允许在包括本发明电阻复合材料的电路板组件的制造上，获得更高均匀性。

可由下列假设实例了解使用本发明复合材料形以成电阻薄片的优点。若需要50欧姆/方块的方块电阻系数，其可以藉由产生导电材料(诸如镍)与例如平均粒子大小约0.3微米的不导电材料粒子的共沉积层而获得。因此，1微米的电阻材料层厚系相当于约3个粒子厚的电阻层。若将此等粒子镀成每个粒子周围厚度0.0002微米纯镍并紧密装填，则其将造成具有电阻约50欧姆且薄片厚度为1微米的薄片。相对地，仅以纯镍制得的电阻层将具有厚度为0.00174微米。因此，复合材料的电阻薄膜厚度为纯镍相同电阻薄膜厚度的500倍以上。结果，共沉淀积材料的电阻层较不易因物理损坏产生电阻变化。

本发明亦包括多层电阻箔。本发明的多层电阻箔包括一个导电金属层与一个电阻复合材料层，以制得一种具有至少两层的复合箔。该多层箔可用于制造包括集成电阻的印刷电路板，该集成电阻可用于阻抗调整、电流限制、电压分配、时间常数、滤波器网路等。

此多层箔导电金属层基本上由至少一种导电金属或合金组成。该导电金属层中使用的导电金属，可选自适于制造本发明电阻材料的相同导电金属与合金，除了该导电金属层优选地与被选为该复合材料导电材料中的金属不同。选择不同导电金属可使用电路板制程更有弹性，包括例如于该两层箔层合至绝缘基底之后，自该两层箔选择性蚀刻导电金属而不干扰该共沉积材料层的能力。

较佳导电金属层为是一种经表面处理的铜箔，其是描述于美国专利第5,679,203号中，其说明书以提及的方式并入本文中。较佳双层箔是经由将一种包含导电材料(诸如镍)与微粒子不导电材料(诸如氧化铝或氮化硼)的电阻复合材料，藉共沉积、电沉积在较佳铜薄膜的经表面处理平滑侧或无光泽侧上而制成。该电阻复合材料较佳具有高的热传导性，以改良由该复合材料制得的集成电阻的热逸散特性。被涂敷于导电金属层表面的电阻复合材料层，可涂敷于该导电箔的平滑表面或无光泽表面。不过，将该电阻复合材料层涂敷于该导电箔的较平滑表面为佳。于平滑侧上电沉积会形成一种复合材料层，其显示出比在电沉积铜薄膜的无光泽侧上的复合材料层更均匀的表面阴极化作用，于是改良该复合材料层的微均匀性。再者，因为平滑表面的轮廓较浅之故，自该积层物蚀刻不想要电阻区域的时间会减少。此减少的蚀刻时间亦有助于改善由本发明产物所制得集成电阻的均匀与密度。

可对该导电箔平滑表面性施加粘着促进处理，以促进该电阻层对导电箔表面的粘着。此粘着促进层可为该电阻复合材料层本身。亦可藉由涂敷化学粘结物质(例如硅烷偶合剂)、于层合期间涂敷用以改良接触与流入机械性粘着促进处理剂中的表面活性物质，以及本领域技术人员已习知制造电应用金属箔的其他技术，促进粘着性。

若使用两层箔时，该导电金属以铜为佳。该导电金属层的厚度视其最终用途而定。该电阻共沉积材料层的厚度视所要集成电阻器电阻而定，其在最终用途中的范围为约0.1至约12,000欧姆/方块。

图1-8是关于使用包括电阻共沉积材料层的两层箔以制造包括至少一个集成电阻的印刷电路板的方法。如图1-2中所示，将包括一复合材料层12与一导电金属层10的两层箔，层合至绝缘基底14，以致使复合材料层12夹在绝缘基底14与导电金属层10之间。绝缘基底14可由本领域中习知用以制造印刷电路板的任何材料制得，包括但不限于甲醛与尿素或是甲醛与三聚氰胺的反应产物、环氧型树脂、聚酯树脂、由酚与甲醛反应制得的酚性树脂、聚硅氧类、聚酰胺类、苯二甲酸二烯丙基酯类、苯基硅烷树脂，及与陶瓷类，诸如氧化铝、氧化铍、氮化硅、其混合物等。

如图3所示，将光敏性抗蚀材料16涂敷于导电金属层10的曝露表面。

如图4-5所示，将用以使所要图型具体化表面的光学工具18置于光敏性抗蚀剂层16上，并将此组合曝于一种适当光源20或是以该光源照射，产生负型光影像，然后以化学方式使其混影。于化学显影期间，该光阻的未经照射部分可溶解于显影剂中，且因此被去除，而不溶于显影剂的光敏性抗蚀剂材料16的经照射曝光部分22仍固定在导电金属层10上。

图6A描述一种包括绝缘基底层14、复合材料层12、导电金属层10与光敏性抗蚀剂材料层的中间产物，其中该光敏性抗蚀剂材料层已经显影，留下中间抗蚀剂图型24。图6B中，使中间抗蚀剂图型成像并显影，以在该残留经显影抗蚀材料24中，产生呈经制图电阻形状的蛇形轨迹26。其次，使用适当酸蚀刻溶液(诸如氯化铜、氯化铁及铜酸与硫酸)，去除未受到经显影光阻材料保护的导电金属与电阻金属层。该蚀刻步骤产生部分完成的集成电阻，如图7所示，其包括绝缘基底层14、复合材料层12与导电金属层10，其中已经以化学蚀刻去除复合材料层12与导电金属层10二者之一部分，制得部分形成的集成电阻28。

图7B显示图7A中间积层物，其中第二抗蚀剂材料层30是涂敷于未经蚀刻导电金属层的经曝光表面，并显影以曝露出对应于集成电阻位置的导电金属层部分32。图7B中所示的中间产物，是经由将抗蚀剂材料层30选择性涂敷于外露导电金属表面10上而形成。然后将照相工具置于经涂敷抗蚀剂材料层30上，然后曝光或照射。接着使该经照射的抗蚀剂材料显影，而得一种图型光阻32，其中该经显影图型光阻使得与集成电阻结合的部分的部分完成集成电路的导电金属部分未经保护。

以一种含氨或碱蚀刻剂使该导电金属层10的未保护区蚀离，曝露出集成电阻34，其包括一种经制图共沉积电阻材料，其具有结合集成电阻34每一端的导电金属层，如图8所示。使用任何适当蚀刻溶液自该集成电阻蚀刻覆盖集成电阻34的导电金属层部分，在铜为导电金属的较佳具体实施中，该蚀刻溶液是选自过硫酸铵、含氨氯化物与其他市售含氨蚀刻剂。

图8描述一已完成的电路板集成电阻，包括一绝缘基底层14，其上放置一层呈集成电阻形式的复合材料层12，且其上放置一导电金属层10，其中已自相应于集成电阻34的电阻层蚀刻该导电金属层。

图9为一个包括绝缘基底层14、包含一导电材料与众多不导电粒子36的电阻共沉积层12以及导电金属层10的集成电阻横截面图。

或者，可藉下述制造包括本发明集成电阻的电路板：(1)制备一积层物，其包括一绝缘材层与一电阻复合材料层；(2)涂敷、显影并自该电阻共沉积层去除未经显影的光阻材料，形成电路轨迹，因此该经显影光阻材料是呈所要集成电阻形式；(3)自该绝缘材蚀刻未经保护的电阻复合材料层；(4)自残留复合材料层去除该光阻材料；(5)于该电阻复合材料层的集成电阻部分上涂覆光阻材料并使其显影；及(6)以例如电解沉积将一种导电金属涂敷于该电阻复复合材料层的未保护部分上。

实例

此实例描述制造本发明复合箔，以及使用此两层箔制造包括集成电阻的印刷电路板的方法。

材料

本领域中已习知藉由电解沉积制造铜箔，此处不需要详加描述。习用上是自溶液将铜电沉积于旋转金属圆桶上制造铜箔。

处理

在此实例中是使用根据美国专利第5,679,230号中所揭示的方法制成的经处理铜箔。摘述此’230专利，紧邻该圆桶的箔侧为是平滑(“闪亮”)侧，而另一侧具有相对粗糙表面(“无光泽侧”)。可以处理该铜箔之闪亮侧，使铜颗粒沉积在该表面上使其粗糙化，及因此促进后续的层粘合着。接着，根据本发明以共沉积固体与金属的电阻层包覆改为良粘结的第一层铜粒子。或者，可于该共沉积步骤之前，以另一层铜包覆该铜粒子。再者，可省略该铜粘着处理，并在该箔的闪亮侧上直接产生电阻层，此等情况下此种层可于积层时提供充分的粘着性。

欲共沉积于金属箔表面上的不导电微粒子，应具有小于约20微米的直径，可分散于共沉积池中，且对于与所有后续化学物质(例如蚀刻剂溶液)的反应具有抵抗性。较佳为具有高介电强度、高热传导性、容易钻孔性或机制性的粒子，例如氮化硼。由于成本、安定性、孔隙度与可用性之故，氧化铝为另一种较佳不导电材料。任一种材料均可成功地制造电阻层。

使用一电镀池制造该共沉积层，该溶液包含不导电材料的悬浮、分散粒子与沉积该导电金属或金属合金的适当溶液。在此情况中，以得自每升包含90克胺基磺酸Ni以及每升包含30克平均粒子直径约0.3微米氧化铝溶液的共沉积层处理该铜箔。

该共沉积层的最终方块电阻系数，是为所包含不导电粒子的体积百分比与该金属沉积物整体厚度的函数。共沉淀积层中不导电粒子的面积百分比范围，可为约0.1至约99.9重量％。其他电性质(诸如功率耗散)亦为此等参数的函数。因此，厚度与共沉积比例的广范围组合，会产生电阻产物的广泛所要范围。在一极端中，于该沉积中实质上未含有可侦测粒子的金属或金属合金层，通常将产生低方块电阻系数。在另一极端下，由具有恰好足以提供所需机械性质与电性质的金属/金属合金所组成的沉积物，通常提供最高方块电阻系数。可藉由调整本领域中习知的电镀电流密度、电镀时间、电流量、该电解池中所包含的非导电固体％、溶液温度、pH值与其他电镀变量控制此等性质。

在此实例中，藉由下列方法在铜箔载体上形成共沉积电阻材料。制备具有浓度为每升去离子水90克胺基磺酸镍的镍电镀溶液。于其中添加每升30克的具有平均粒子大小0.3微米的氧化铝粉末。边搅动边将该混合物加热至下表1中所示的电镀温度。使用胺基磺酸调整电镀溶液pH值。

将铜箔阴极浸于1％H₂SO₄(水溶液)中30秒，然后以去离子水彻底清洗。将此试样置于一个已放置入胺基磺酸盐镍与氧化铝混合物的电镀室中。藉外部蠕动泵，以每分钟一电镀溶液体积的速率，使该溶液循环整个室。接附电镀电极，以每平方英尺50安培(ASF)的电流密度电镀该试样10秒。在试样于pH值6.0且20℃下电镀的情况中，发现电阻层方块电阻系数为992欧姆/方块。

可藉由操控一或多个处理参数，诸如减少或增加共沉积材料固体含量，或是改变所沉积电阻金属之量，改变方块电阻系数。后者是藉由等比例提高每平方英尺安培秒数加以控制，前者可藉由搅动、使用表面活性物质与诸如揭示于美国专利第4,441,965号(其说明书以提及的方式并入本文中)的其他技术改变。亦可藉由改变溶液条件与组件，测量所制得层的电阻直到达成该电阻为止，通过实验获得所要的方块电阻。藉由改变处理参数，已使用pH值在2至6范围内的溶液、温度范围为20至50摄氏度数，在每升恒定30克氧化铝与50 ASF电流密度下，制得具有1.0欧姆/方块至11,700欧姆/方块的方块电阻系数的共沉积层。通常，电镀溶液温度提高会降低电阻层的方块电阻系数。此效果示于下表1。

                   表1

温度，℃	PH值	方块电阻系数，
			50	5.6	3.66
44	5.6	5.63
			35	5.8	177.4

在一替代应用方法中，可将不导电粒子置于与阴极紧密物理接近处，例如作成电镀电解质(在此实例中为胺基磺酸镍)与不导电粒子(例如氧化铝)的浆液。然后在不干扰该浆液下，以电镀电解质装填，于阳极与阴极间的间隙。然后在浆中包含的粒子周围，电镀电阻金属层以形成该共沉积层。

在又另一替代方法中，可藉由将不导电粒子置于用以电镀该阴极金属(诸如铜)用的电解质浆液中与该阴极紧密接近处，而形成电阻共沉积层，施加电镀电流使粒子粘附一种树枝状铜沉积物。在此实例中，使用沉度为每升48克Cu与7克游离H₂SO₄的硫酸铜溶液，于每平方英尺50安培下粘附该粒子约60秒期间。然后于去离子水中冲洗具有粘附粒子的铜箔。接着使用如前述的胺基磺酸镍电镀溶液，使该电阻层置于粘附粒子上。

或者，可以包括但不受限于电浆喷雾、真空沉积、无电沉积与溅镀的其他方式，制造该共沉积层。

接着，可以粘着促进剂、氧化预防剂、蚀刻阻挡层或是熟知制造电应用铜箔的技术人员所习知的其他处理方法，处理该箔的任一侧。

应用

以微差蚀刻方法制造该电阻元件。在此方法中，是以习用方式使该互连用的导电轨迹成像与蚀刻。使用一种将去除一个导电层但实质上不会影响下层电阻层的蚀刻剂，进行第二个成像与蚀刻步骤。此情况下，是将两层箔涂敷于部分固化的环氧树脂“预浸料胚”上，并于足以使该环氧树脂流动与固化的热与压力下层叠，形成积层物，该两层箔包括一个导电金属层，其具有包括共沉积层的闪亮侧。

以所要图型将抗蚀剂材料涂敷于外侧表面上，于一种酸性蚀刻剂中蚀刻该积层物，在此实例中，该酸性蚀刻剂为含水氯化铜或氯化铁。清洁、冲洗并干燥所形成经蚀刻的积层物。

涂敷第二种抗蚀剂材料，保护所要导电铜层免于被蚀刻。然后将该此积层物置于一种含氨蚀刻剂(在此实例中为过硫酸铵)中，以自上述共沉积电阻元件去除高度导电铜。去除残留的抗蚀剂材料，然后冲洗与干燥该板。

在另一方法中，使用机械、电或化学加工方法，加工必要元件，形成该电阻元件。

虽然已针对特定较佳具体实施例说明并描述本发明，但是很明显地熟知本技艺者在阅读与了解本发说明书时会获致等效变型与修正。本发明包括所有此种落在下述权利要求的范畴内的等效变型与修正。

Claims (20)

1.一种电阻复合材料，其包含导电材料与不导电材料。

2.根据权利要求1的电阻复合材料，其中该不导电材料为不导电微粒子材料。

3.根据权利要求2的电阻复合材料，其中该微粒子材料是选自金属氧化物类、金属氮化物类、陶瓷类与其混合物。

4.根据权利要求3的电阻复合材料，其中该不导电微粒子材料是选自包括氮化硼、碳化硅、氧化铝、氧化硅、氧化铂、氮化钽、滑石、聚乙烯四氟乙烯(PTFE)、环氧树脂粉末与其混合物。

5.根据权利要求1的电阻复合材料，其中该导电材料为金属、类金属、合金或其组合。

6.一种多层箔，其包含一导电金属层与一层根据权利要求1的电阻复合材料。

7.根据权利要求6的多层箔，其中该导电金属层与该导电材料为不同材料。

8.根据权利要求6的多层箔，其中该电阻复合材料层的不导电材料为选自金属氧化物类、金属氮化物类、陶瓷类与其混合物的不导电微粒子材料。

9.根据权利要求8的多层箔，其中该不导电微粒子材料是选自包括氮化硼、碳化硅、氧化铝、氧化硅、氧化铂、氮化钽、滑石、聚乙烯四氟乙烯(PTFE)、环氧树脂粉末与其混合物。

10.根据权利要求6的多层箔，其中该导电材料为金属、类金属、合金或其组合。

11.一种多层箔，其包含一铜金属层及与铜金属层闪亮表面结合的电阻复合材料层，其中该电阻复合材料层包含约0.01至约99.9面积％的铜以外的导电金属，以及约0.01至约99.9面积％的选自氧化铝、氮化硼与其混合物的不导电材料粒子。

12.一种包含集成电阻的电路板，其包含：

(a)具有第一表面与第二表面的绝缘基底层；

(b)位于该绝缘基底第一表面上的集成电阻，其中该集成电阻另外包含一种电阻复合材料，此材料包括导电材料与不导电材料，其中该集成电阻具有第一端与第二端；及

(c)与该集成电阻第一端结合的第一导电金属层，及与该集成电阻第二端结合的第二导电金属层。

13.根据权利要求12的多层箔，其中该电阻复合材料层的不导电材料为一种选自金属氧化物类、金属氮化物类、陶瓷类与其混合物的不导电微粒子材料。

14.根据权利要求13的多层箔，其中该不导电微粒子材料是选自包括氮化硼、碳化硅、氧化铝、氧化硅、氧化铂、氮化钽、滑石、聚乙烯四氟乙烯(PTFE)、环氧树脂粉末与其混合物。

15.根据权利要求12的多层箔，其中该导电材料为金属、类金属、合金或其组合。

16.一种制造包含集成电阻的印刷电路板的方法，其包括以下步骤：

(a)将第一光敏性抗蚀剂材料涂敷于一叠层物上，此叠层物包含绝缘基底，具有外露上表面的导电金属层，及位于导电金属层与该绝缘基底间的电阻材料层，其中该光敏性抗蚀剂材料是被涂敷于该导电金属层的外露上表面；

(b)照射至少一部分光敏性抗蚀剂材料，以提供该光敏性抗蚀剂材料的经照射部分与光敏性抗蚀剂材料的未经照射部分；

(c)去除部分光敏性抗蚀剂材料以露出一部分不对应该集成电阻的导电金属层；

(d)去除步骤(c)中外露的导电金属层与电阻材料层，形成部分成形的集成电阻；

(e)自该部分成形的集成电阻去除部分光敏性抗蚀剂材料；

(f)将第二光敏性抗蚀剂材料涂敷于该部分成形的集成电阻上；

(g)掩蔽部分第二光敏性抗蚀剂材料，并照射该光敏性抗蚀剂材料的未掩蔽部分，形成集成电阻；及

(h)去除覆盖该集成电阻的光敏性抗蚀剂材料，并去除与该集成电阻结合的导电金属层，以曝露出下层电阻材料层，以形成该集成电阻。

17.根据权利要求16的方法，其中该电阻材料为一种包含导电材料与不导电材料的共沉积材料，其中该导电金属层与该导电材料为不同材料。

18.根据权利要求17的方法，其中该不导电材料为选自金属氧化物类、金属氧化物类、陶瓷类与其混合物的不导电微粒子材料。

19.根据权利要求18的方法，其中该不导电微粒子材料是选自包括氮化硼、碳化硅、氧化铝、氧化硅、氧化铂、氮化钽、滑石、聚乙烯四氟乙烯(PTFE)、环氧树脂粉末与其混合物。

20.根据权利要求16的方法，其中该多层箔包含一具有闪亮表面及无光泽表面的铜金属层及与铜金属层闪亮表面结合的电阻共沉积层，其中该电阻共沉积层包含约0.01至约99.9面积％的铜以外的导电金属，以及约0.1至约99.9面积的选自氧化铝、氮化硼与其混合物的不导电材料粒子。

Images