JPS5823954B2 - テイコウタイツキカイロバンザイリヨウ - Google Patents
テイコウタイツキカイロバンザイリヨウInfo
- Publication number
- JPS5823954B2 JPS5823954B2 JP15788675A JP15788675A JPS5823954B2 JP S5823954 B2 JPS5823954 B2 JP S5823954B2 JP 15788675 A JP15788675 A JP 15788675A JP 15788675 A JP15788675 A JP 15788675A JP S5823954 B2 JPS5823954 B2 JP S5823954B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- resistive
- circuit board
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】
本発明は、抵抗体付き回路板材料に関し、抵抗印刷回路
の形成に用いられるものである。
の形成に用いられるものである。
抵抗体付き回路板材料は、通常、絶縁支持体、該支持体
上に接合された電気抵抗材料層、および、該電気抵抗材
料層に接合された高導電材料層とからなる積層体であり
、抵抗印刷回路の製作にあたっては、回路のパターンに
従って絶縁領域（支持体上の全層が除去される）、抵抗
領域（導電材料層が除去される）並びに導電領域（いず
れの層も除去されない）が、マスクエツチング法により
形成される。
上に接合された電気抵抗材料層、および、該電気抵抗材
料層に接合された高導電材料層とからなる積層体であり
、抵抗印刷回路の製作にあたっては、回路のパターンに
従って絶縁領域（支持体上の全層が除去される）、抵抗
領域（導電材料層が除去される）並びに導電領域（いず
れの層も除去されない）が、マスクエツチング法により
形成される。
上記の電気抵抗材料には、電気メツキニッケル、リンを
含む電気メツキニッケル、或いは各種の二元系合金が使
用されている。
含む電気メツキニッケル、或いは各種の二元系合金が使
用されている。
しかしながら、これらの金属や合金では、シート抵抗値
の犬なる抵抗膜を得ることが非常に困難である。
の犬なる抵抗膜を得ることが非常に困難である。
例えば、ニッケルーリン合金の場合、シート抵抗値１０
０Ω／口の抵抗膜を得るには、膜厚さを０．０３μｍも
の超薄膜にする必要がある。
０Ω／口の抵抗膜を得るには、膜厚さを０．０３μｍも
の超薄膜にする必要がある。
このように、従来の電気抵抗材料では、抵抗材料層の厚
みを脱しく薄くする必要があり、メッキ厚みのばらつき
によるシート抵抗値の犬なる変動が避けられず、均質な
抵抗体付き回路板材料の製造が困難である。
みを脱しく薄くする必要があり、メッキ厚みのばらつき
によるシート抵抗値の犬なる変動が避けられず、均質な
抵抗体付き回路板材料の製造が困難である。
本発明者等は、上述の不利を解消すべく、種々検討した
結果、ボロンナイトライドの微粉末をニッケル電気メツ
キ浴中に分散させ、ボロンナイトライドとニッケルとを
同時に電着すれば、シート抵抗値の大きな抵抗層を安定
して形成することができることを知った。
結果、ボロンナイトライドの微粉末をニッケル電気メツ
キ浴中に分散させ、ボロンナイトライドとニッケルとを
同時に電着すれば、シート抵抗値の大きな抵抗層を安定
して形成することができることを知った。
このボロンナイトライド・ニッケル同時電着によれば、
ニッケルーリン合金に較べて、同一のメッキ膜厚みで約
１０倍のシート抵抗値を得ることができる。
ニッケルーリン合金に較べて、同一のメッキ膜厚みで約
１０倍のシート抵抗値を得ることができる。
従って、抵抗材料のメッキ膜厚さを厚くして、メッキ膜
厚さのばらつきを小さくすることができ、シート抵抗値
の一様化が容易に叶えられる。
厚さのばらつきを小さくすることができ、シート抵抗値
の一様化が容易に叶えられる。
本発明に係る抵抗体付き回路板材料は、上記の知見に基
づいて発明されたものであり、抵抗体層がポ狛ンナイト
ライドとニッケルとの同時電着により形成されているこ
とを特徴とするものである。
づいて発明されたものであり、抵抗体層がポ狛ンナイト
ライドとニッケルとの同時電着により形成されているこ
とを特徴とするものである。
上記ニッケルに対しボロンナイトライドの量が多くなる
ほど抵抗体層の抵抗値が大となる。
ほど抵抗体層の抵抗値が大となる。
抵抗体層の抵抗値は、抵抗体層の厚みにより異るが、シ
ート抵抗値を抵抗体層厚み０６１μｍのもとで５００Ω
／口〜２００Ω／口とするには、ニッケル塩に対するボ
ロンナイトライドの添加量を、ニッケル塩中のニッケル
１００重量部に対し２６０重量部乃至８０重量部とすれ
ばよい。
ート抵抗値を抵抗体層厚み０６１μｍのもとで５００Ω
／口〜２００Ω／口とするには、ニッケル塩に対するボ
ロンナイトライドの添加量を、ニッケル塩中のニッケル
１００重量部に対し２６０重量部乃至８０重量部とすれ
ばよい。
本発明の抵抗体付き回路板材料では、上述したように、
抵抗体層のシート抵抗値の一様化が容易に叶えられる。
抵抗体層のシート抵抗値の一様化が容易に叶えられる。
また、抵抗体層の厚さ以外に、ボロンナイトライド微粉
末の量を変えることによっても、シート抵抗値を調節で
きるといった利点もある。
末の量を変えることによっても、シート抵抗値を調節で
きるといった利点もある。
更に、電気的特性、抵抗温度係数、温度すイクル特性、
および耐湿特性等については、ニッケルーリン合金の場
合と同程度の特性が保持される。
および耐湿特性等については、ニッケルーリン合金の場
合と同程度の特性が保持される。
本発明に係る抵抗体付き回路板材料は、例えば次のよう
にして製造される。
にして製造される。
まず、高導電材料の片面全体がフォトレジストで被覆さ
れ、次いで、他面に、ボロンナイトライドとニッケルと
の同時電着により抵抗材料層が設けられる。
れ、次いで、他面に、ボロンナイトライドとニッケルと
の同時電着により抵抗材料層が設けられる。
而るのち、フォトレジスト層が剥離され、抵抗材料層に
は、絶縁支持体が接合される。
は、絶縁支持体が接合される。
絶縁支持体の代りに、絶縁層を介して金属製支持体を使
用することもできる。
用することもできる。
以下、このようにして得られる抵抗体付き回路板材料を
全面抵抗層型抵抗体付き回路板材料と称す。
全面抵抗層型抵抗体付き回路板材料と称す。
本発明に係る抵抗体付き回路板材料は、次のようにして
製造することもできる。
製造することもできる。
まず、高導電材料にフォトレジストが、片面については
全面にわたり、他面については回路の抵抗体に相当する
パターン以外れ部分に被覆される。
全面にわたり、他面については回路の抵抗体に相当する
パターン以外れ部分に被覆される。
次いで、上記パターンで露出されている高導電材料の面
に、ボロンナイトライドとニッケルとが同時に電着され
る。
に、ボロンナイトライドとニッケルとが同時に電着され
る。
而るのち、フォトレジストが剥離され、抵抗層のついて
いる高導電材料面に、上記と同様に、支持体が接合され
る。
いる高導電材料面に、上記と同様に、支持体が接合され
る。
このようにして得られる抵抗体付き回路板材料を、以下
、パターン抵抗層型抵抗体付き回路板材料と称す。
、パターン抵抗層型抵抗体付き回路板材料と称す。
本発明に係る抵抗体回路板材料は、常法に従いフォトレ
ジストによるマスキング、高導電材料層の化学的腐食並
びに抵抗材料層の化学的腐食により、抵抗印刷回路に形
成される。
ジストによるマスキング、高導電材料層の化学的腐食並
びに抵抗材料層の化学的腐食により、抵抗印刷回路に形
成される。
この場合のフォトレジスト、エツチング液には、後述す
る本発明の実施例で使用されるものが用いられる。
る本発明の実施例で使用されるものが用いられる。
全面抵抗層型抵抗体付き回路板材料からの抵抗印刷回路
の形成は次のようにして行われる。
の形成は次のようにして行われる。
まず、高導電材料面がフォトレジストで被覆され、該被
覆層が、抵抗および導体回路（導体部分も含む）の組合
せパターンのネガ像を有する写真ネガを介して露光され
、次いで、現像により、上記パターン以外の高導電材料
が露出される。
覆層が、抵抗および導体回路（導体部分も含む）の組合
せパターンのネガ像を有する写真ネガを介して露光され
、次いで、現像により、上記パターン以外の高導電材料
が露出される。
この露出された高導電材料層部分とその直下の電気抵抗
材料層部分はエツチング液により除去される。
材料層部分はエツチング液により除去される。
次いで、残存フォトレジストが洗浄、除去され、その面
の全面に再度、フォトレジストが被覆される。
の全面に再度、フォトレジストが被覆される。
このフォトレジスト被覆層は、導体回路のパターンのネ
ガ像を有する写真ネガを介して露光され、そして現像に
より導体回路パターン以外のフォトレジスト部分が除去
され、その跡に高導電材料層部分が露出される。
ガ像を有する写真ネガを介して露光され、そして現像に
より導体回路パターン以外のフォトレジスト部分が除去
され、その跡に高導電材料層部分が露出される。
すなわち、導体回路の非構成部分に該当する高導電材料
層部分が露出される。
層部分が露出される。
而るのちに、この露出された高導電材料層部分がエツチ
ング液により除去され、その下の電気抵抗材料層部分が
露出され、更に、残存フォトレジストが剥離され、導体
回路の構成部分である高導電材料層部分が露出される。
ング液により除去され、その下の電気抵抗材料層部分が
露出され、更に、残存フォトレジストが剥離され、導体
回路の構成部分である高導電材料層部分が露出される。
最後に、抵抗体の表面が液状またはフィルム状のカバー
コートにより保護被覆される。
コートにより保護被覆される。
次に、パターン抵抗層型抵抗体付き回路板材料からの抵
抗印刷回路の形成は次のようにして行われる。
抗印刷回路の形成は次のようにして行われる。
この場合、抵抗回路のパターンは、既に形成されている
ので、このパターン上に導体回路のパターンを形成する
だけでよい。
ので、このパターン上に導体回路のパターンを形成する
だけでよい。
まず、高導電材料面がフォトレジストで被覆され、該被
覆層が導体（端子部分も含む）のパターンのネガ像を有
する写真ネガを介して露光され、更に、現像により、導
体のパターン以外の部分、すなわち、抵抗回路部分の高
導電材料が露出される。
覆層が導体（端子部分も含む）のパターンのネガ像を有
する写真ネガを介して露光され、更に、現像により、導
体のパターン以外の部分、すなわち、抵抗回路部分の高
導電材料が露出される。
次いで、露出された高導電材料部分がエツチング液によ
り除去され、パターン形抵抗体の抵抗体回路部分が露出
される。
り除去され、パターン形抵抗体の抵抗体回路部分が露出
される。
而るのちは、導体パターン上に残存しているフォトレジ
ストが剥離され、抵抗体の表面に、液状またはフィルム
状のカバーコートが保護被覆される。
ストが剥離され、抵抗体の表面に、液状またはフィルム
状のカバーコートが保護被覆される。
この例では、全面抵抗層型抵抗体付き回路板材料を使用
する場合とは異なり、エンチング処理された凸凹面に写
真ネガを合わせて露光する工程がなく、ハレーションに
よる印刷誤差の問題がない。
する場合とは異なり、エンチング処理された凸凹面に写
真ネガを合わせて露光する工程がなく、ハレーションに
よる印刷誤差の問題がない。
次に、本発明の詳細な説明する。
実施例 ■。
銅箔（高導電材料）を所定寸法に切断し、これを洗浄液
（シソプレイ社製ニュートラ・クリーン６８の濃縮液１
容量に対し、水１容量の割合で希釈した液、温度４０℃
）に３分間浸漬したのち、水洗し、更に、１０％硫酸水
に３分間浸漬後、水洗のうえ、乾燥する。
（シソプレイ社製ニュートラ・クリーン６８の濃縮液１
容量に対し、水１容量の割合で希釈した液、温度４０℃
）に３分間浸漬したのち、水洗し、更に、１０％硫酸水
に３分間浸漬後、水洗のうえ、乾燥する。
この銅箔の片面をドライフォトポリマー（デュポン社製
、リストン１６Ｓ）で被覆し、露出のま＼の他面を１０
％硫酸水に３分間浸漬し、脱イオン水で洗浄したうえ、
下記条件にてボロンナイトライドとニッケルとを同時に
電着する。
、リストン１６Ｓ）で被覆し、露出のま＼の他面を１０
％硫酸水に３分間浸漬し、脱イオン水で洗浄したうえ、
下記条件にてボロンナイトライドとニッケルとを同時に
電着する。
電界液の配合
ＮｉＳＯ４・７Ｈ２０２０８９／ｌ
Ｎ ｉＣＯｓ・２Ｎｉ（ＯＨ）２・４Ｈ２０４０９／１
Ｈ３ＰＯ３１０ｇ／１ Ｈ３ＰＯ４６０Ｅｌ／ｌ ボロンナイトライド（微粉末）１６０．！ｉ’／７にッ
ケル１００重量部に対し約２６０重 量部に相当） 界面活性剤にッサンカチオンＢＢ） １／ｌ。
Ｈ３ＰＯ３１０ｇ／１ Ｈ３ＰＯ４６０Ｅｌ／ｌ ボロンナイトライド（微粉末）１６０．！ｉ’／７にッ
ケル１００重量部に対し約２６０重 量部に相当） 界面活性剤にッサンカチオンＢＢ） １／ｌ。
電解条件
温度 ４０℃
ｐ）１ ２．６
電流密度 ２．５ｍＡ／（ｆｆｌこの
電着は、強制攪拌下で、２分４０秒間行う。
電着は、強制攪拌下で、２分４０秒間行う。
電着後は、銅箔を取り出し、常法によりドライフィルム
を剥離し、洗浄のうえ、乾燥する。
を剥離し、洗浄のうえ、乾燥する。
次に、この銅箔の抵抗層面側に常法により、ガラス−エ
ポキシ積層板を加圧、接合し、これにて、全面抵抗型抵
抗体付き回路板材料を得る。
ポキシ積層板を加圧、接合し、これにて、全面抵抗型抵
抗体付き回路板材料を得る。
“このようにして得た回路板材料を、既
述した要領で印刷回路に形成した。
述した要領で印刷回路に形成した。
但し、銅箔エツチング条件、抵抗層エツチング条件はそ
れぞれ下記の通りであり、抵抗体パターンの保護被覆に
はエポキシ樹脂塗料を使用した。
れぞれ下記の通りであり、抵抗体パターンの保護被覆に
はエポキシ樹脂塗料を使用した。
銅箔エツチング条件
エツチング液 ０ｒＱ３ ３００５濃硫酸 ３
５９ 水 １を 温 度 ５０℃ 抵抗層エツチング条件 エツチング液 Ｆｅ２（ＳＯ４）２４００９濃硫
酸 ２００廐 水 １を以下 温 度 ９０℃ この抵抗印刷回路の抵抗特性は次の通りである。
５９ 水 １を 温 度 ５０℃ 抵抗層エツチング条件 エツチング液 Ｆｅ２（ＳＯ４）２４００９濃硫
酸 ２００廐 水 １を以下 温 度 ９０℃ この抵抗印刷回路の抵抗特性は次の通りである。
シート抵抗値； ５００Ω／口
抵抗温度係数（温度範囲一５５℃〜７５℃）：
−８０ＰＰＭ／’Ｃ 耐湿特性（９５％Ｒ，Ｈ，４０℃、２４０時間後での抵
抗値変化）：１．５％ 半田耐熱性（２６０℃、２０秒間浸漬後での抵抗値変化
）；０．３％以下 実施例 ２゜ ボロンナイトライドとニッケルとの同時電着条件を下記
の通りとし、他は実施例１と同一条件にて、抵抗体付き
回路板材料を製作した。
−８０ＰＰＭ／’Ｃ 耐湿特性（９５％Ｒ，Ｈ，４０℃、２４０時間後での抵
抗値変化）：１．５％ 半田耐熱性（２６０℃、２０秒間浸漬後での抵抗値変化
）；０．３％以下 実施例 ２゜ ボロンナイトライドとニッケルとの同時電着条件を下記
の通りとし、他は実施例１と同一条件にて、抵抗体付き
回路板材料を製作した。
電解液の配合
Ｎ ｉ Ｓ Ｑ ４・７Ｈ２０２０８９／ｌＮ ｘ Ｃ
０３・２Ｎｉ（ＯＨ）２・４Ｈ２０４０９／１Ｈ３Ｐ０
３ １０ｇ／１Ｈ３ＰＯ４６０９
／ｌ ボロンナイトライド（微粉末） ５０９／ｌにッケ
ル１００重量部に対し約８０重量 部に相当） 界面活性剤にッサンカチオンＢＢ） １９／を電解条
件 温 度 ４０℃ ｐＨ２，６ 電流密度 ２．５ ｍＡ／ｃｒｔ！電
解時間 ２分４０秒 このようにして得た回路板材料から、実施例１と同様に
して抵抗印刷回路を形成し、その抵抗特性を測定したと
ころ次の通りであった。
０３・２Ｎｉ（ＯＨ）２・４Ｈ２０４０９／１Ｈ３Ｐ０
３ １０ｇ／１Ｈ３ＰＯ４６０９
／ｌ ボロンナイトライド（微粉末） ５０９／ｌにッケ
ル１００重量部に対し約８０重量 部に相当） 界面活性剤にッサンカチオンＢＢ） １９／を電解条
件 温 度 ４０℃ ｐＨ２，６ 電流密度 ２．５ ｍＡ／ｃｒｔ！電
解時間 ２分４０秒 このようにして得た回路板材料から、実施例１と同様に
して抵抗印刷回路を形成し、その抵抗特性を測定したと
ころ次の通りであった。
シート抵抗値 ２００Ω／口
抵抗温度係数 −８０ＰＰＭ／’Ｃ耐湿特性
１．５％ 半田耐熱性 ０．３％以下 比較例 実施例２に対し、ボロンナイトライドを無添加で、且、
メッキ時間を３０秒とした以外、実施例２と同じとした
。
１．５％ 半田耐熱性 ０．３％以下 比較例 実施例２に対し、ボロンナイトライドを無添加で、且、
メッキ時間を３０秒とした以外、実施例２と同じとした
。
得られたシート抵抗は平均２００Ω／口であった。
銅箔のメッキ有効部分（中央部分、銅箔の全面積に対し
、７０％の領域）の抵抗値を四探針法により測定したと
ころ、実施例２が±３％に対し、比較例では±５０％で
アッタ。
、７０％の領域）の抵抗値を四探針法により測定したと
ころ、実施例２が±３％に対し、比較例では±５０％で
アッタ。
Claims (1)
- １ 抵抗体層を有し、該抵抗体層が電着により形成され
ている回路板材料において、抵抗体層がボロンナイトラ
イドとニッケルとの同時電着により形成されていること
を特徴とする抵抗体付き回路板材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15788675A JPS5823954B2 (ja) | 1975-12-27 | 1975-12-27 | テイコウタイツキカイロバンザイリヨウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15788675A JPS5823954B2 (ja) | 1975-12-27 | 1975-12-27 | テイコウタイツキカイロバンザイリヨウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5281559A JPS5281559A (en) | 1977-07-08 |
| JPS5823954B2 true JPS5823954B2 (ja) | 1983-05-18 |
Family
ID=15659555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15788675A Expired JPS5823954B2 (ja) | 1975-12-27 | 1975-12-27 | テイコウタイツキカイロバンザイリヨウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5823954B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU5234099A (en) * | 1998-07-31 | 2000-02-21 | Oak-Mitsui Inc. | Composition and method for manufacturing integral resistors in printed circuit boards |
-
1975
- 1975-12-27 JP JP15788675A patent/JPS5823954B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5281559A (en) | 1977-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368252A (en) | Printed circuit substrate with resistance elements | |
| US3808576A (en) | Circuit board with resistance layer | |
| US3801364A (en) | Method for making printed circuits which include printed resistors | |
| US5243320A (en) | Resistive metal layers and method for making same | |
| US3634159A (en) | Electrical circuits assemblies | |
| JPS60147192A (ja) | プリント配線板の製造方法 | |
| HU208715B (en) | Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition | |
| JPH09500762A (ja) | バリア層を伴う回路基板材料 | |
| KR900003158B1 (ko) | 기판상의 전기회로 형성방법 | |
| US4220945A (en) | Printed circuit substrate with resistance coat | |
| TW201028500A (en) | Method for forming electronic circuit | |
| JPH0465558B2 (ja) | ||
| JP2003526196A (ja) | プリント回路基板に集積レジスタを製造するための組成物および方法 | |
| US3485665A (en) | Selective chemical deposition of thin-film interconnections and contacts | |
| JP3022969B2 (ja) | 抵抗金属層及びその製法 | |
| JPS5823954B2 (ja) | テイコウタイツキカイロバンザイリヨウ | |
| US4351704A (en) | Production method for solder coated conductor wiring | |
| JPH0573359B2 (ja) | ||
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPH05243728A (ja) | 回路基板の製造方法 | |
| DE2164490B2 (de) | Verfahren zur Herstellung eines Leitermusters einer elektronischen Schaltung durch Ätzen | |
| JPS6256677B2 (ja) | ||
| TW483297B (en) | Composition and method for manufacturing integral resistors in printed circuit boards | |
| JPS6035801B2 (ja) | 抵抗回路基板の製造方法 | |
| JPS5824923B2 (ja) | 可変抵抗器の製造方法 |