JPS6035801B2 - 抵抗回路基板の製造方法 - Google Patents

抵抗回路基板の製造方法

Info

Publication number
JPS6035801B2
JPS6035801B2 JP52011416A JP1141677A JPS6035801B2 JP S6035801 B2 JPS6035801 B2 JP S6035801B2 JP 52011416 A JP52011416 A JP 52011416A JP 1141677 A JP1141677 A JP 1141677A JP S6035801 B2 JPS6035801 B2 JP S6035801B2
Authority
JP
Japan
Prior art keywords
material layer
layer
conductive material
highly conductive
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52011416A
Other languages
English (en)
Other versions
JPS5396462A (en
Inventor
武 角橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Electric Industrial Co Ltd filed Critical Nitto Electric Industrial Co Ltd
Priority to JP52011416A priority Critical patent/JPS6035801B2/ja
Publication of JPS5396462A publication Critical patent/JPS5396462A/ja
Publication of JPS6035801B2 publication Critical patent/JPS6035801B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は、プリント抵抗回路の製作に供される抵抗回路
基板の製造方法に関する。
従来の抵抗回路基板は標準として厚さ70仏又は35山
、特別なものとして厚さ18山の電解鋼箔を高導電材料
層に用い、この片面にニッケル等の抵抗材料層及び絶縁
支持体を設けたものである。
この抵抗回路基板から抵抗回路を形成するには、フオト
レジスト法が用いられるが、はじめに抵抗パターン及び
導体パターンの組合せパターンをフオトレジストで被覆
した状態で、そのパターン以外の部分の高導軍材料層と
その直下の電気抵抗材料層を腐蝕除去し、次に、導体パ
ターンのみを被覆した状態で、電気抵抗パターンの高導
電材料層の部分を腐蝕除去して所望の抵抗回路が形成さ
れる。すなわち、鋼箔等の高導電材料層は、少なくとも
2回のエッチング工程を経なければならず、そのとき、
フオトレジストが被覆されていないパターンの側面から
の腐蝕作用、いわゆるオーバーエッチング作用のために
、パターンを高精度に再現することは至難であり、高精
度の抵抗値を得ることは不可能であった。また、厚さ1
8山の鋼箔を用いた場合における形成パターンの最小中
のは150仏が限度であり、このため高抵抗の形成に限
界があった。さらに、前述の抵抗回路の形成における2
回目のエッチング工程は、高導電材料層直下の抵抗材料
層を腐蝕させることなく行われなければならない。
換言すれば、この工程に使用されるエッチング液は、高
導電材料層と抵抗材料層に対して選択性を有するもので
なければならない。ところが、実際に利用出来る高導電
材料層用の腐蝕性の選択性はそれほど厳密でなく、その
ため、高導電材料層のエッチングの際にその下から露出
してくる抵抗材料層をも部分的に腐蝕してその抵抗値を
高めてしまい、所望の抵抗値から偏ることになる。例え
ば、高導電材料として銅を用い、抵抗材料としてニッケ
ル又はニッケル合金を用いる場合、銅箔用のエッチング
液として最も普及している塩化第2鉄、過硫酸アンモニ
ウム及び塩化第2銅等の水溶液は、上言己の選択性の点
でこの種の抵抗回路基板には使用不可能であって、特に
、クロム、硫酸混合液及びアンモニワ水系のエッチング
液が使用されていた。それでもなお、選択性は満足すべ
きものでなく、そのため、銅箔のエッチング後は露出し
た抵抗材料層ができうる限りエッチング液に触れないよ
う努力がなされている。また、実際に形成すべきパター
ンは部分的にライン中、面積が異なるため各部均一に腐
蝕作用が進行せず、残存する銅を完全に腐蝕除去しよう
とすれば既にエッチングの完了している部分の抵抗材料
をも腐蝕させることになり、そのため得られた抵抗値が
所望の値から偏ったものとなり全体として抵抗値のばら
つきの要因となる。
このような欠は銅箔の厚さが大きいほど顕著となる。こ
のようなことから、鋼箔の厚みをより薄くすることが考
えられるが、18ムよりも薄い銅箔は製作すること自体
が大層難しくかつコストが増大するばかりでなく、その
ような薄い銅箔を基板として抵抗回路基板を製作しよう
としても作業性が悪いため実際上極めて困難である。
もっとも、高導電材料層の厚さを単に薄くする方法とし
ては、例えば、絶縁性基板の表面を触媒活性化しておい
て無電解で抵抗材料層をメッキしたのち、さらにその上
に高導霜村料層を無電鱗又は電解法により任意の厚みに
メッキする方法がいくつか提案されている。しかし、上
記の絶縁基板の触媒活性化の工程を含めて無電解〆ッキ
により安定した特性の抵抗材料層を量産することが非常
に困難であるため、実用化されるに至っていない。他方
、プリント回路用基板とは趣を異にするが、セラミック
、ガラス等の絶縁基板上に蒸着、スパッタリング等によ
り金属薄膜を形成したのち、その上に導体や電極を形成
するいわゆる薄膜抵抗体や薄膜ハイブリッド基板等の製
造技術があり実用化されている。
しかしこの方法では、蒸着、スパッタリング等の金属薄
膜付与工程が設備的にも生産性にも高価となり、絶縁基
板材料費も高価となるので、製品コストが非常に高価な
ものになつている。そこで本発明の目的は、抵抗材料層
の表面を覆う高導電材料層の厚みが2r〜10仏と従来
に比べ格段に薄い抵抗回路基板を、簡易に製作すること
ができる抵抗回路基板の製造方法を提供することにある
本発明の抵抗回路基板の製造方法は、厚さ20〜200
仏の剥離可能な被覆層を製造上の支持体とし、その被覆
層の少なくとも片面に高導電材料を2〃〜10仏の厚さ
にメッキして高導電材料層を形成し、その後、その高導
電材料層の表面に抵抗材料層を形成し、その後、抵抗材
料層の表面に絶縁支持体を接合することを特徴としてい
る。
本発明における剥離可能な被覆層としては、ステンレス
板、アルミニウム等の導電性の板又は箔、或いは、プラ
スチックフィルムが用いられるが、アルミニウム箔が、
導電性、表面の平滑性、高導電材料に銅を用いたときの
剥離性の点で特に優れている。
本発明における高導電材料としては、通常、銅が用いら
れるが、そのほか、ニッケル、亜鉛、スズを用いること
ができる。
本発明における高導電材料形成手段としては、電解メッ
キ及び無電解〆ッキが用いられる。
本発明における抵抗材料としてはニッケルのほか、ニッ
ケルーリン、ニッケル−ホウ素、ニッケルークローム、
ニッケルーコバルト、ニッケル一鉄ーリン、ニッケル−
鉄−ホウ素、ニッケルークロム−リン、ニッケルークロ
ームーホウ素、ニッケル−コバルトーリン、ニッケル−
コバルトーホウ素等を広く用いることができる。就中、
5乃至3増重量%のリンを含むニッケルーリンはメッキ
処理が簡単でかつ電気抵抗値が適当であるため実用的効
果が大きい。次に本発明の製造方法を、図面を参照しな
がら説明する。
第1図aに示すように厚さ20ム〜200r、好ましく
は100仏程度の被覆層をなす薄板、例えばアルミニウ
ム箔1の片面を有機系レジスト2により被覆し銅の電解
メッキを施して他の片面に高導電材料層3を形成する。
このメッキの厚みは2仏から10山まで任意に選ぶこと
ができる。次に、水洗を行ったのち、高導電材料層の上
に例えば電解ニッケルメッキを厚さ数100^〜100
0^程度に施して第1図bに示すように抵抗材料層4を
形成する。この抵抗材料層の厚みは面積抵抗値に関係す
るので製品の種類により異なる。抵抗材料層のメッキを
行ったのち水洗、乾燥し、その上に第1図cに示すよう
に、例えばェポキシ樹脂含浸ガラス布、いわゆるプレプ
レグを熱圧着により接合して絶縁支持体5を形成し、最
後にレジスト2を洗浄、除去して第1図dに示す抵抗回
路基板が完成する。最上層の被覆層1は物理的或いはイ
ヒ学的に容易に剥離除去することができ、通常は抵抗回
路基板からプリント抵抗回路を作成する直前に剥離除去
される。本発明の抵抗材料層は一層のみに限るものでな
く、例えば比抵抗の異なる二種以上の抵抗材料層より成
る多層構造とすることができる。
またさらに、本発明の被覆層の片面を予めレジストで被
覆することなく両面に銅等の高導電材料をメッキしても
よく、レジスト以外の材料、例えばプラスチック材を塗
布してもよい。また、第2図に示すように、被覆層1を
製造上のサブストレートとしてその両面に高導電材料層
3A,3B、抵抗材料層4A,4B、及び可操性の絶縁
支持体5A5Bを順次付与して対称構造の二組の抵抗回
路基板を同時に製作したのち、被覆層1と高導電材料層
2A又は2Bとの間を剥離して第1図dに示すような抵
抗回路基板及び被覆層1が剥離された抵抗回路基板を得
ることができる。
この場合、可懐性の支持体を用いているから可操性の基
板が得られる。本発明による効果を説明すると、従来法
では高導電材料層の厚みが18仏以下にすることは困難
であったが、本発明によれば任意の厚みのものを容易に
製作可能となり、特に2〃〜弘程度の非常に薄いものが
製作できるようになった。
高導電材料層をこのように非常に薄くした場合は、エッ
チング時間が従来に比べて数分の一に短縮され、そのた
めエッチングのときに不可避であるパターン側面からの
腐蝕が低く抑えられ、パターンの形成精度が向上した。
抵抗回路基板においては高導亀材料層に関して少なくと
も二回のエッチングを要するからその効果は特に大きい
。また、パターン形成精度の向上と側面からの腐蝕量の
低減により、パターンのライン中最小値が従来の数分の
一に向上し、同一面積抵抗値に対し形成しうる抵抗値の
上限が数倍に伸長された。また従来の製法では35山又
は18山という薄い銅箔に逐次加工を施してゆくため、
銅箔の取扱上非常に難しい製造技術を伴ったが、本発明
によれば、アルミ板等の比較的厚い被覆層を製造上のサ
ブストレートとしているので製造が容易となった。
更に、本発明において、被覆層1に金属箔を用いる場合
は、プラスチックフィルムに比べ平滑度が良いため、そ
の上にメッキ形成される高導電材料層の厚みが2山〜3
仏と特に薄い場合でもバラッキの少ないメッキ層を正確
に形成することができる。
次に本発明の実施例を説明する。
実施例 1 厚み100一のアルムミニウム箔を所定寸法に切断し、
洗浄液(シプレィ社製ニュートラ・クリーン68の濃縮
液1容量に対し水1容量の割合で希釈した液、温度40
つ0)に3分間浸潰したのち、水洗し、さらに10%硫
酸水に1の段、間浸潰し、水洗ののち乾燥した。
このアルミニウム箔の片面をドライフオトポリマ(デュ
ポン社製、リストン1$)で被覆し、10%硫酸水に1
硯砂間浸潰し、脱イオン水で洗浄したうえ、露出してい
る他の片面に下記条件にて銅を亀着した。電解液の配合 硫酸銅 C雌04・虫LO 180夕/そ硫
酸 QS04 452/夕食 塩
NaC1 33雌/そ電解条件温
度 20℃ ・電
流密度 2A/d〆メッキ時
間10分間のとき厚さ5仏の銅の皮膜(高導電材料層)
が得られた。
水洗後、引きつづき下記条件にてニッケルを雷着した。
電解液の配合NiS〇4・7日2〇
208夕/そNiC03・州i(OH)2・虹も〇
40夕/そ日3P〇3
10夕/そ日3P〇4
60夕/そ電解条件温 度
40q0PH
2.6電流密度
0.7珍/dm2メッキ時間70秒間のとき
、面積抵抗値約1000/口のニッケル薄膜(抵抗材料
層)が銅皮膜上に得られた。
水洗後乾燥し、このニッケル薄膜の面にェポキシ含債ガ
ラス布、いわゆるブレプレグを常法により熱圧着し、本
発明による抵抗回路基板を得た。
このようにして得られた回路基板から抵抗回路を形成す
るには、まず、最上層のアルミニウム箔を剥離する。こ
のときのアルミニウム箔と鋼層間の剥離強度は200夕
/肌程度で、簡単に指で剥離することができた。次に剥
離により露出した銅の全面にフオトドラィフィルムを被
覆し、既述した常法に従い抵抗回路を形成た。
ただし、銅層のエッチング条件、抵抗層のエッチング条
件はそれぞれ下記の通りである。銅層エッチング条件(
1回目、2回目ともに)エッチング液 Cの3
300夕* 濃硫酸
3蛾水 1そ温 度
50ooエッチング装置 スプレー式連続型 抵抗層エッチング条件 エッチング液 Fe2(S04)3 40
0夕濃硫酸 365夕水
1と以下 温 度 90oo エッチング装置 ヂップ式パッチ型 このようにして得られた抵抗回路パターンの表面にェポ
キシ樹脂塗料を塗布して保護被覆とした。
次に、上述の実施例1により製作した抵抗回路(銅層厚
み5ム)と、従来品(銅層厚み18仏及び35仏の2種
)について、製作可能な導体及び抵抗体の最小線中、並
びに最小間隙中、及び、製作された抵抗値の設計値から
のズレ及びバラッキの実測データを第1表に示す。第1
表 ここに、抵抗値のズレ(%)は、いずれも抵抗線中15
0rのものについて測定し、設計上の抵抗値に対して加
工後の抵抗値の平均値(抵抗体250個)を示している
また、抵抗値のバラッキ(%)は、抵抗体25の固の抵
抗値最小のものと最大のものを示している。第1表から
明らかなように、導体及び抵抗体の最小線中又は最小間
隙中が、従来法に比して1/5〜1/8に小さくするこ
とが可能となり、同一の面積抵抗値をもつ抵抗層の場合
、同一の所要スペースでほぼ20〜5ぴ音の高密度で高
抵抗値の回路形成が可能になった。
実施例 2 厚み0.5肋のガラスーェポキシ積層板(被覆層)を所
定寸法に切断し、これをトリクロロェタン格に浸潰して
脱脂後、水洗し、増感活性化剤の俗(シプレィ社、キャ
タリスト駅、30qo)に3分間浸したのち、水洗し、
活性化剤の特込み防止剤の浴(シプレィ社、アクセレレ
ータ19,27q0)に7分間浸したのち、水洗し、無
電解鋼俗(シプレィ社キューポジット・カッパーミック
ス3284,2500)に5分間浸潰し、5%硫酸水に
1分間浸糟、水洗せずにラックに取付け、実施例1と同
様の条件にて銅を電着した。
メッキ時間10分間にて、厚み5山の銅の皮膜(高導電
材料層)が積層板の両面に得られた。水洗後、引きつづ
き実施例1と同様の条件でニッケルの薄膜(抵抗材料層
)を両面の銅皮膜上に亀着する。
7の砂間で面積抵抗約1000/口のニッケル皮膜が得
られた。
ニッケル薄膜の各表面にェポキシ系接着剤により厚み2
5仏のポリィミドフィルムを熱圧着して接合した。
このようにして、第2図に示すような、積層板を中心と
してその両面に対称構造の抵抗回路基板が得られた。
積層板の両面から抵抗回路基板を剥離して、2組の可榛
性の抵抗回路基板が得られた。このときの剥離強度は2
00夕/弧であった。
【図面の簡単な説明】
第1図は本発明実施例を経時的に示す模型的断面図であ
る。 第2図は本発明の他の実施例により得られた抵抗回路基
板を示す模型的断面図である。1・・・・・・被覆層、
3,3A,3B・・・・・・高導電材料層、4,4A,
4B・・・・・・抵抗材料層、5,5A,5B・・・・
・・絶縁支持体。 第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 1 厚さ20〜200μの剥離可能な被覆層製造上の支
    持体とし、その被覆層の少なくとも片面に高導電材料を
    2〜10μの厚さにメツキして高導電材料層を形成し、
    その後、その高導電材料層の表面に抵抗材料層を形成し
    、その後、抵抗材料層の表面に絶縁支持体を接合するこ
    とを特徴とする抵抗回路基板の製造方法。 2 上記剥離可能な被覆層が金属箔であつてその金属箔
    の片面に高導電材料を2〜10μの厚さに電気メツキし
    て高導電材料を形成することを特徴とする特許請求の範
    囲第1項記載の抵抗回路基板の製造方法。 3 上記剥離可能な被覆層がアルミニウム箔である特許
    請求の範囲第1項記載の抵抗回路基板の製造方法。
JP52011416A 1977-02-03 1977-02-03 抵抗回路基板の製造方法 Expired JPS6035801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52011416A JPS6035801B2 (ja) 1977-02-03 1977-02-03 抵抗回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52011416A JPS6035801B2 (ja) 1977-02-03 1977-02-03 抵抗回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS5396462A JPS5396462A (en) 1978-08-23
JPS6035801B2 true JPS6035801B2 (ja) 1985-08-16

Family

ID=11777430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52011416A Expired JPS6035801B2 (ja) 1977-02-03 1977-02-03 抵抗回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6035801B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647840B2 (ja) * 1987-07-30 1994-06-22 積水化学工業株式会社 構造体の連結方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891560A (ja) * 1972-03-06 1973-11-28
JPS49105169A (ja) * 1973-02-13 1974-10-04
JPS5122047A (ja) * 1974-08-20 1976-02-21 Matsushita Electric Ind Co Ltd Teikotsukiinsatsuhaisenbanno seizoho
JPS51129674A (en) * 1975-05-01 1976-11-11 Nitto Electric Ind Co Layered printed substrate

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5321126Y2 (ja) * 1974-11-09 1978-06-02

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4891560A (ja) * 1972-03-06 1973-11-28
JPS49105169A (ja) * 1973-02-13 1974-10-04
JPS5122047A (ja) * 1974-08-20 1976-02-21 Matsushita Electric Ind Co Ltd Teikotsukiinsatsuhaisenbanno seizoho
JPS51129674A (en) * 1975-05-01 1976-11-11 Nitto Electric Ind Co Layered printed substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0647840B2 (ja) * 1987-07-30 1994-06-22 積水化学工業株式会社 構造体の連結方法

Also Published As

Publication number Publication date
JPS5396462A (en) 1978-08-23

Similar Documents

Publication Publication Date Title
CA1338186C (en) Circuit board material and electroplating bath for the production thereof
US4217182A (en) Semi-additive process of manufacturing a printed circuit
US3099608A (en) Method of electroplating on a dielectric base
US3666549A (en) Method of making additive printed circuit boards and product thereof
JPS60207395A (ja) スルーホールメツキした電気プリント回路板の製造法
KR20060047598A (ko) 배선 회로 기판 및 그 제조 방법
EP0083488A2 (en) Method of producing printed circuits
US3691007A (en) Printed circuit board fabrication by electroplating a surface through a porous membrane
JP2002520195A (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JPH09500762A (ja) バリア層を伴う回路基板材料
JPH0758442A (ja) プリント配線板及びその製造方法
US4220945A (en) Printed circuit substrate with resistance coat
JPH0512878B2 (ja)
JPH06152105A (ja) プリント配線板の製造方法
JPS6035801B2 (ja) 抵抗回路基板の製造方法
CA2018208C (en) Method of manufacturing printed circuit boards
JP4137279B2 (ja) プリント配線板及びその製造方法
JPH04144190A (ja) 配線基板およびその製造方法
JPH06260759A (ja) プリント回路板の製造方法
JPH0573359B2 (ja)
JPH06256960A (ja) 銅被覆アラミド基板の製造方法
KR102504286B1 (ko) 표면 처리 동박 및 그 제조방법
JPH06260757A (ja) プリント回路板の製造方法
JPS5892293A (ja) 回路板およびその製造方法
JPH07243049A (ja) 無電解めっき前処理方法