CN1514449A - 电阻材料 - Google Patents

Abstract

提供了具有轴向依赖性电阻率的电阻材料。该电阻材料在第一方向具有一个电阻率，在垂直方向具有一个差别很大的电阻率。这些电阻材料特别适合用作包埋在印刷电路板中的电阻器。

Description

电阻材料

技术领域

本发明涉及电阻材料领域。特别是，本发明涉及适于在电子装置中作为包埋电阻器的电阻材料领域。

背景技术

印刷电路板一般包括大量的通常安装在表面的电子装置，还包括其它可以活动层形式存在于各印刷电路板内的部件。在这样的印刷电路板中对装置和部件的要求受到常规电子装置的制约。尤其是，为了达到所期望的功能，在这类印刷电路板上许多表面安装装置及其它部件通常需要与单独的电阻器耦合。

现有技术中解决该问题的最常见方法是，在印刷电路板上把单独的电阻器作为额外的表面安装部件来使用。印刷电路板的设计还需设置贯穿孔，以便将电阻器适当地互相连接。在此方面，电阻器可以在表面装置或部件或者有源部件或在印刷电路板之上或之内形成的层的任何组合之间互相连接。

结果，印刷电路板的复杂性增加，同时印刷电路板上供其它装置使用的表面积减小，或者需增加印刷电路板的总体尺寸以便容纳必需的表面装置和部件(包括电阻器)。

解决这个问题的一种办法是使用平面电阻器，优选该平面电阻器在印刷电路板的内层形成，以代替上述安装在表面的电阻器，同时使印刷电路板的表面部分空出空间以供它用。例如，美国专利No.4808967(Rice等人)公开了一种印刷电路板，其具有一个支持层、一个附着于该支持层上的电阻材料层以及一个附着在该电阻层上的导电层。

某些常用的平面电阻器有一个问题，即，在第一方向上测得的电阻率可能与在垂直于该第一方向的第二方向上测得的电阻率略微不同。在制造电子装置时，如印刷电路板，若不小心，就可能以错误方位使用该平面电阻器。在此情况下，实际的电阻率可能与所期望的不同，从而对印刷电路板的效能产生不利的影响。

采用包埋电阻器技术制造印刷电路板的一个缺点是该电阻器技术在其所能提供的数值范围上有所限制。除非采用大的蛇形图形，否则单层包埋电阻器材料的电阻限于约千位数值的范围内，例如50欧姆至5000欧姆。为了提供该范围以上的值，必须在印刷电路板的表面上安置分立的电阻器，这将部分抵消电阻器包埋在电路板中所得到的好处；或者，使用第二片较高电阻率的材料，这带来了提高材料成本的缺点。

工业上正积极努力使电阻器各个方位的电阻率相同，使不可控制的变化明显低于50％。该领域中真正需要的是电阻材料，该电阻材料根据所选的轴具有确定的、可控制的100％或更大的电阻率变化。

发明内容

人们惊异地发现构造这样的材料后材料的表面电阻率可以明显改变。这样构造的电阻材料在相互垂直方向上的表面电阻率明显不同，因此在电极形成构成电阻器过程中，提高了电阻材料方向正确的可能性。

本发明提供一种制备电阻材料装置的方法，包括以下步骤：a)提供一个具有结构表面的基材；和b)在基材的结构表面上布置一层电阻材料。

在一实施方案中，本发明提供一种制备电阻材料装置的方法，包括以下步骤：a)提供一个具有结构表面的基材；b)在基材的结构表面上布置一层电阻材料；c)在电阻材料层上布置一层导电材料；和d)从电阻材料层分离基材，提供一个电阻材料装置。

在另一实施方案中，本发明提供一种制备电阻材料装置的方法，包括以下步骤：a)提供一个具有结构表面的导电材料层；和b)在导电材料层的结构表面上布置一层电阻材料。

本发明提供一种电阻材料装置，该装置包括一个导电材料层和布置在导电材料层上的一个电阻材料层，其中电阻材料层是结构化的。优选的，电阻材料层具有沿第一轴的第一电阻率和沿第二轴的第二电阻率，第一电阻率至少是第二电阻率的两倍。

本发明还提供一种电阻器，该电阻器包括一个电阻材料层和布置在该电阻材料层相对两端的一对导电焊盘，其中，电阻材料层是结构化的。

本发明还提供包括一个或多个上述电阻器的电子装置。

附图说明

图1显示包括一个结构电阻材料层的电阻材料装置的剖面图，不按比例。

图2A-D显示结构电阻材料层的等视图，不按比例。

图3A-3D显示包括一个包埋电阻器的电子装置的制造方法，不按比例。

图4A-4D显示包括一个包埋电阻器的电子装置的另一种制造方法，不按比例。

具体实施方式

在本说明书的全文中，除非正文另有明确的指示，下列简写表示下述意义：℃＝摄氏度；nm＝纳米；μm＝微米；＝埃；Ω＝欧姆；Ω/□＝欧姆/平方；M＝摩尔浓度；wt％＝重量％；以及mil＝0.001英吋

术语“印刷电路板”和“印刷线路板”在整篇说明书中可以互换使用。“基本垂直”意味着彼此之间基本为直角方向，即90°±15°，优选90°±10°，更优选90°±5°，特别优选90°±3°。除非另有指示，所有量以重量％表示，所有比率以重量计。所有数值范围包含上下限并且可以任何次序组合，但是显然这些数值范围应满足总和至多为100％。

本发明提供一个电阻材料装置，包括布置在基材上的一个电阻材料层，其中电阻材料层是结构化的。很多种电阻材料适用于本发明。合适的电阻材料非限制性地包括导电材料和少量高电阻性(绝缘性)材料的混合物。非常少量的(例如约0.1wt％至约20wt％)高电阻材料会极大幅度地降低导电材料的导电性能。尽管贵金属是导体，但是实验发现，当贵金属与相对少量的氧化物——例如氧化硅或者氧化铝——一起沉积时，被沉积的金属就变成高电阻的。因此，含有微量的如0.1％至5％氧化物的金属，如铂，就可以作为印刷电路板中的电阻器。例如，铂虽是良导体，但当与0.1％至约5％的氧化硅共沉积时，可作为电阻器，其电阻率为共沉积的氧化硅量的函数。任何导体材料均适用，例如非限制性地是铂、铱、钌、镍、铜、银、金、铟、锡、铁、钼、钴、铅，钯等。适当的绝缘材料非限定性地包括金属氧化物或者类金属氧化物，诸如氧化硅、氧化铝、氧化铬、氧化钛、氧化铈、氧化锌、氧化锆、氧化磷、氧化铋，稀土金属的氧化物、磷以及其混合物。

优选作为第一材料的电阻材料是镍系或铂系，即，主要材料分别是镍或铂。适当的优选电阻材料是镍-磷、镍-铬、镍-磷-钨、陶瓷、导电聚合物、导电墨水、以及铂系材料，诸如铂-铱、铂-钌和铂-铱-钌。相对于铂为100％来计算，优选的铂系材料含有的10至70摩尔％，优选2至50摩尔％的铱、钌或者它们的混合物。若单独使用钌(没有铱)，相对于铂为100％来计算，优选钌以约2至约10摩尔％来使用。若单独使用铱(没有钌)，相对于铂为100％来计算，优选铱以约20至约70摩尔％来使用。在依照本发明的电阻材料中，铱、钌或者其混合物以单质形式及氧化物形式存在。典型地铱、钌或者其混合物通常含有约50至约90摩尔％的单质金属和约10至约50摩尔％的铱、钌或者其混合物的氧化物。

电阻材料层的厚度可以在很宽的范围内变化。优选电阻材料的厚度至多为2mil(0.05mm)，更优选至多为1mil(0.025mm)。供包埋电阻器使用的电阻材料通常至少约为40厚。一般而言，电阻材料层的厚度为40至100000(10微米)，优选40至50000，更优选100至20000。虽然第一电阻材料层可能自支撑，但其通常太薄难以自支撑，必须被沉积在自支撑的基材上。

具有结构化表面的电阻材料层通常通过把电阻材料沉积到基材上获得，该基材的表面是结构化的。在沉积过程中，与结构化的基材表面相接触的电阻材料层的表面与基材的结构化表面相吻合。通过这种方式，在基材的结构化表面上得到具有结构化表面的电阻材料层，接着，在结构化表面的另一面，导电材料沉积在电阻材料层的表面上。在这样的装置中，电阻材料层的结构化表面与导电层的表面不相邻。

例如，电阻材料可以布置在具有一定结构的导电材料基材——如金属箔——的表面上。其它适当的导电材料为本领域技术人员所熟知，例如导电的金属氧化物、导电聚合物等。适当的金属箔非限定性地包括铜箔、镍箔、银箔、金箔、铂箔，铝箔以及它们的合金。适合于本发明的导电金属箔的厚度范围很宽。该导电金属箔通常具有的公称厚度为0.0002至0.02英叏迹0.005到0.5mm)。金属箔厚度常以重量表示。例如，适当的铜箔重量为每平方英尺0.125至14盎司，更优选每平方英尺0.25至6盎司，尤其优选每平方英尺0.5至5盎司。特别合适的铜箔重量为每平方英尺3至5盎司，更常用的铜箔每平方英尺重1至3盎司。适当的导电金属箔可以常用的电沉积技术制备，并可以从各种来源获得，诸如Oak-Mitsui或Gould Electronics。

导电材料基材还可以包括阻挡层。该阻挡层可在导电材料的第一面——即最接近电阻材料的面、导电层的第二面或者在导电层的两面上。阻挡层为本领域技术人员所熟知。适当的阻挡层非限定性地包括锌、铟、锡、镍、钴、铬、黄铜以及青铜。该阻挡层可以用多种方式沉积，不限于电解、无电方式，还包括浸镀、溅射、化学汽相沉积、燃烧化学汽相沉积(“CCVD”)、受控气氛化学汽相沉积(“CACCVD”)以及其混合方式。该阻挡层优选通过电解、非电方式沉积或者通过浸镀方式沉积。在一个实施方案中，当导电层是铜箔时，优选使用阻挡层。

施加保护用的阻挡层之后，可在阻挡层或导电材料上以化学方法沉积氧化铬保护层。最后，可将硅烷施加在导电材料/阻挡层/可选的氧化铬层的表面上。适当的硅烷在美国专利No.5885436(Ameen等人)中公开。

可以采用多种方式使电阻材料沉积在基材上，例如溶胶-凝胶沉积、溅射、化学汽相沉积、燃烧化学汽相沉积、受控气氛燃烧化学汽相沉积、旋涂、辊涂、丝网印刷、电镀、无电镀等。例如，镍-磷电阻材料可通过电镀沉积。例如参见国际专利申请WO 89/02212。在一个具体实施方案中，优选电阻材料通过CCVD和/或CACCVD沉积。通过CCVD和/或CACCVD沉积电阻材料为本领域技术人员所熟知。例如参见美国专利No.6208234(Hunt等人)对于方法及所用装置的说明。

CCVD的优点在于能沉积成极薄的均匀层，此层可作为包埋式电容器和电阻器的绝缘层。该物质可沉积成任何希望的厚度；不过，就通过CCVD形成电阻材料层而言，其厚度几乎不超过50000(5微米)。通常薄膜厚度在100至10000的范围内，更常见的是300至5000的范围内。由于层越薄，电阻率越高，使用的材料例如铂越少，所以沉积极薄薄膜的能力是CCVD法有利的特征。在形成分立电阻器的过程中涂层薄也利于迅速蚀刻。

就导电金属和少量绝缘材料的混合物的电阻材料而言，若电阻材料要通过CCVD或者CACCVD沉积，则金属必须能从含氧系统中以零价金属沉积。在使用火焰下以零价状态沉积的金属的标准是，在沉积温度该金属必须具有比二氧化碳或水的氧化电位的较低值还低的氧化电位。(在室温时水氧化电位较低；在其它温度时二氧化碳氧化电位较低。)通过CCVD法容易沉积的零价金属的氧化电位约等于银的氧化电位或更低。因此，银、金、铂以及铱可通过直接CCVD沉积。具有高一些氧化电位的零价金属可借助提供较高还原性气氛的CACCVD沉积。镍、铜、铟、钯、锡、铁、钼、钴以及铅最好通过CACCVD沉积。此处，金属也包括这些零价金属混合物合金。硅、铝、铬、钛、铈、锌、锆、镁、铋、稀土金属以及磷分别具有相对高的氧化电位，因此若上述任何金属与绝缘掺杂剂的合适前体共沉积，金属将以零价状态沉积，而掺杂剂将以氧化物沉积。因此，即使不采用火焰，绝缘质必须具有较高氧化、磷化、碳化、氮化或硼化电位，以形成期望的两相。

对于氧-反应性较高的金属和金属合金而言，CACCVD是首选工艺。即使金属可通过直接CCVD以零价金属沉积，但如果上面将进行沉积的基材材料会被氧化，则仍以提供受控气氛(即CACCVD)为宜。例如，铜和镍基材易被氧化，因而宜通过CACCVD法沉积在此基材上。

可以借CCVD以薄层沉积在基材上的另一类型电阻材料为“导电性氧化物”。更特定而言，Bi₂Ru₂O₇和SrRuO₃是可以借CCVD沉积的导电性氧化物。虽然这些材料是“导电性的”，但当其以无定形状态沉积时，它们的导电性相对较低；因此该混合氧化物的薄层可被用于形成分立的电阻器。与导电金属一样，该“导电氧化物”可与绝缘材料如金属氧化物和类金属氧化物掺杂，以增加其电阻率。该混合氧化物可以无定形层及结晶层的任一形式沉积，无定形层倾向于在低沉积温度沉积，结晶层倾向于在高沉积温度沉积。就作为电阻器用而言，优选无定形层，具有比结晶层更高的电阻率。因此，虽然此材料在其通常晶体状态被归类为“导电氧化物”，但无定形氧化物，即使为未掺杂形式，也可以产生良好电阻性。有些情况下，可能希望形成低电阻(1至100Ω)的电阻器，此时可以加入导电-增强的掺杂剂，如铂、金、银、铜或者铁。如果掺杂绝缘材料例如金属氧化物或者类金属氧化物来提高导电氧化物的电阻率，或者掺杂导电-增强的材料来降低导电氧化物的电阻率，则这类被均匀混合的绝缘-增强或导电-增强材料的浓度通常为电阻材料的0.1wt％至20wt％，优选至少为0.5wt％。

有各种各样其它的“导电材料”，虽然可以导电，但具有足够的电阻率，可以形成依照本发明的电阻器。其例子包括钇钡铜氧化物以及La_1-4Sr_xCoO₃，0≤x≤1，例如x＝0.5。一般而言，任何在低于临界温度之下具有超导性质的混合氧化物可以在高于该临界温度时作为电阻材料。从以上描述中适当地选择前体，可沉积出各种各样的电阻材料。

为了通过使用CCVD或CACCVD法制造金属/氧化物电阻材料薄膜，需要提供前体溶液，该溶液含有金属的前体以及金属氧化物或类金属氧化物的前体。例如，为了制造铂/氧化硅薄膜，沉积溶液含有铂的前体，例如铂(II)-乙酰丙酮酸盐或者二苯基-(1，5-环辛二烯)铂(II)[Pt(COD)]以及含硅的前体，例如四乙氧基硅烷。合适的铱和钌的前体非限定地包括：(三降冰片二烯基)铱(III)乙酰丙酮酸盐(“IrNBD”)以及二(乙基环戊二烯基)钌(II)。前体通常按照金属与增强材料的比例混合以降低待沉积物质的电阻率，提供额外的前体以产生少量的金属氧化物或类金属氧化物，例如产生0.1wt％至20wt％，优选至少0.5wt％的沉积掺杂导电金属氧化物。前体通常一起溶解在单一溶剂体系诸如甲苯或者甲苯/丙烷中，浓度(铂、铱和/或钌前体的总和)为0.15wt％至1.5wt％。然后通常将该溶液通过雾化器，以使前体溶液分散为细微气溶胶，在氧化剂(特别是氧)存在下燃烧该气溶胶，以便产生铂、铱、钌或其混合物的零价金属和氧化物。关于CCVD法更完整的说明参见例如美国专利No.6208234 B1(Hunt等人)。

本发明结构化的电阻材料通常含有多个结构。因此，在此使用“结构化的”一词是指具有三维(即，非平面的)形状的电阻材料。非限制性的结构实例是瓦楞状和波状。结构化的电阻材料峰与峰之间的距离可以变化很大。峰与峰之间的距离通常是0.1至5000微米，优选0.5至1000微米，更优选1至200微米。图1所示为本发明的电阻材料装置，具有导电层1和瓦楞状的电阻材料2，峰与峰之间的距离(a)表示瓦楞状的脊间距离，峰与峰谷之间的距离为(b)。峰与谷之间的距离也可以变化很大。峰与谷之间的距离越大，与此结构垂直方向上的峰间电阻率就越大。

瓦楞状可以是多种形状，以及各种长度，可以是连续的或不连续的。如果是不连续的，则希望峰之间距离至少比峰与谷之间距离长3倍。该特征比值(峰间距离除以峰高)越高，则方向的差别越大。该比值可以是任何值，但就许多蒸发工艺而言0.5是合适的，优选超过1，对于更大的方向电阻变化，优选大于2。

本发明结构化的电阻材料的电阻率与轴向相关。电阻材料的结构提供第一方向(例如X轴方向)的第一电阻率，以及与第一方向基本成直角的第二方向(例如Y轴方向)的第二电阻率。优选第一方向的电阻率至少2倍于与第一方向基本垂直的第二方向的电阻率，更优选至少10倍。在一些应用中，更要求第一方向的电阻率是第二方向电阻率的100倍甚至1000倍。图2A显示瓦楞状的电阻材料3，其具有第一方向A的第一电阻率以及与第一方向垂直的第二方向B的第二电阻率。材料3在方向B比在方向A的电阻率高。由结构化的电阻材料3得到该方向电阻率。图2B显示在剖面具有矩形结构的电阻材料层。图2C显示在剖面具有正弦曲线结构的电阻材料层。图2D显示具有狭长和不连续结构的电阻材料层。因此，本发明还提供一个电阻材料装置，该装置具有一个导电层和一个结构化的电阻材料层，其中，电阻材料层在第一方向具有第一电阻率，在第二方向具有第二电阻率，第二方向和第一方向基本是垂直的。

本发明结构化的电阻材料适于制造电阻器，尤其是在印刷电路板制造上有用的薄膜式可包埋电阻器。薄膜电阻器结构化的电阻材料的总厚度通常为4μm或以下，优选2μm或以下，更优选1μm或以下，尤其优选0.5μm或以下。

电阻器通常包括一对配置在电阻材料相对端的电极。可以多种方式提供此电极，例如直接在电阻材料上形成，或直接从下方的导电基材形成。举例说明，可催化接收电极的电阻材料区域，这样电极只被沉积、形成或附着在被催化的区域。或者将未接受电极的区域通过例如抗蚀剂进行遮蔽，在未遮蔽的区域形成或附着沉积电极。

适当的电极可由任何导电材料形成，例如导电聚合物或金属。金属的例子非限定性地包括铜、金、银、镍、锡、铂、铅、铝以及它们的混合物及合金。这些金属的“混合物”包括非合金的金属混合物以及在多层电极中的两层或更多层的单独金属。多层电极的一个例子是在铜上具有一层银或一层镍，继而为一层金。该电极通常通过沉积导电材料而形成。适当的沉积方法非限定性地包括无电镀、电镀、化学汽相沉积、CCVD、CACCVD、丝网印刷、喷墨印刷以及辊涂等。当使用导电糊形成电极时，适合使用丝网印刷、喷墨印刷以及辊涂等。

如上所述，当结构化的电阻材料为非自支撑时，其通常被施加或形成在基材上。导电基材特别适合用于接下来形成电阻器，尤其是薄膜电阻器，因为导电基材可用于形成一对电极。这点通常通过使用光刻胶实现，该光刻胶被用于在电阻材料层上形成抗蚀剂图形，并且用适当的蚀刻剂移除未被抗蚀剂覆盖的区域中的电阻材料。就金属/氧化物电阻材料层而言，所选的蚀刻剂是电阻材料的金属组份的蚀刻剂。通常该蚀刻剂是酸或路易斯酸，例如对铜而言是FeCl₃或者CuCl₂，硝酸和其它无机酸(例如硫酸、盐酸以及磷酸)可用于蚀刻镍以及多种其它可被沉积的金属和导电氧化物。

贵金属由于其不活泼性很难被蚀刻。王水适合蚀刻金属、特别是贵金属，它是由两种熟知的酸制得：3份浓(12M)盐酸(HCl)和一份浓(16M)硝酸(HNO₃)。因此，盐酸和硝酸的摩尔浓度比为9∶4，但就本发明的发明目的而言，该比例略微变化，即从6∶4至12∶4也是可以接受的。由于王水的腐蚀性及有限的存放期，在市面上没有出售，而必须在使用前制备。为了减小其腐蚀性，王水可用水稀释至水与王水的比例约为3∶1。另一方面，贵金属例如铂不能被许多适于蚀刻铜的物质如FeCl₃或CuCl₂所蚀刻，因此在形成本发明的电阻器时允许各种各样的选择性蚀刻。蚀刻速度视多个因素而定，包括王水的强度和温度。王水蚀刻通常在55至60℃的温度进行，尽管如此，可根据应用而变化。

例如，参考图3A-3D，电路化工艺从导电箔片40开始，例如铜箔，该箔片具有结构化的表面，在该表面上例如通过电镀、CCVD或CACCVD沉积有一层电阻材料45。目的是为了形成电阻材料装置。接着电阻材料装置包埋在层压绝缘体25中，例如玻璃加强的环氧树脂预浸渍制品，这样导电箔片40露在表面，电阻材料45被包埋在层压绝缘体25上，如图3B所示。接着，如图3C所示，将光刻胶30施加于导电箔片40上，光刻胶暴露于图形化的光化辐射线下。将光刻胶显影，接着在光刻胶已被除去的区域选择性蚀刻导电箔片。继而将残余的光刻胶剥除，得到如图3D所示的电阻器，该电阻器在包埋层压绝缘体25上的瓦楞状电阻材料45的相对端配置有一对电极41。图3D所示的电阻器可被用于组装印刷电路板，特别是制备多层的印刷电路板。

图4A-4D描述另一个具体实施方案。参考图4A，提供了一个有结构化表面的基材5以及化合物脱离层10。该脱离层是任选，但其有利于随后的加工。当使用时，该脱离层是共形的，即，脱离层保持基材的结构化表面。如图4B所示，电阻材料层15沉积在脱离层10上，接着导电层20沉积在电阻材料层15上。这些图形显示电阻材料层是共形的，随着方向的不同该电阻材料层电阻率的变化优选更小。对于随着方向电阻率变化较大的，可以使峰与谷之间的厚度变化更大。涂料领域的技术人员知道优先沉积谷的方法以及优先沉积脊的方法。接着，电阻材料层15和导电层20从基材上分离，并包埋到层压的绝缘体5上，如图4C所示。接下来，将光刻胶施加于导电层上并图形化，蚀刻导电层，剥离残留的光刻胶，得到如图4D所示的包埋电阻器，其具有一对电极，该电极配置在层压绝缘体35上的电阻材料15的相对端。

在上述方法中可以使用任何具有结构化表面的基材。基材的例子非限定性地包括金属如铜、银、镍、铝、黄铜、锡和钢，陶瓷以及塑料。适当的脱离层由金属氧化物、聚合物、油以及它们的混合物所组成。所属领域的技术人员知道可使用其它脱离层试剂形成脱离层，只要该物质很弱地粘附基材、电阻材料、或者该两者。脱离剂必须具有足够的粘附力以便在加工过程中保持位置，但又必须足够弱的粘附力以便能够分离电阻材料层，例如通过剥离分离。在上述方法中，电阻材料可通过适当方式沉积，例如，但不限于，通过溶胶-凝胶技术、无电镀、电镀、CVD、PVD、CCVD、CACCVD或它们的任何组合。

可用多种方式准备适当的结构化导电材料和基材，例如，但不限于，光成像和蚀刻、激光、剥蚀、机械处理——如砂纸打磨、铣化、弯曲——以及制模或成型。在一个实施方案中，使用具有结构化表面的导电箔片，特别是铜箔片。采用传统的电镀工艺但使用有结构化表面的鼓，形成该结构化铜箔片。

通常，铜箔片的制备是将铜从电镀液中电沉积到一个旋转的鼓轮上，并从鼓轮上移下来得到连续的铜箔片。可使用适用于电镀鼓轮的任何材料。通常鼓轮由导电材料组成，如导电金属。该鼓轮表面可由上述的多种方式构造，但优选通过光成像。该过程中，用液态或干膜状的光刻胶涂敷鼓轮。接着，通过一个掩模将光刻胶成像，得到所希望的图形，随后显影。然后蚀刻鼓轮表面来提供所希望的大量结构，之后除去残留的光刻胶。该结构可以是沿圆周的或沿纵向的，即沿鼓轮外围的轴向排列。优选该结构是沿圆周的，因为这样可提供沿长度方向具有连续结构的箔片。选择鼓轮上的结构使其可提供结构化的金属箔片。

可以使用多种层压绝缘体来包埋本发明的电阻材料和装置。通常该层压绝缘体是有机绝缘材料，非限定性地包括聚酰亚胺或环氧树脂(该两者中任何一种可任选填充玻璃)。该层压绝缘体保护电阻材料层以防被进一步加工，并且随后当导电箔片部分从电阻材料层的另一面除去时，可以支持电阻材料层。

关于这里提到的“蚀刻”，此术语不仅表示本领域中的通常意义，即，通过强烈的化学品溶解或除去多层之一的材料，例如用硝酸溶解镍，也表示物理性去除，例如激光去除以及通过缺少粘附力而去除。在此方面，根据本发明的一个方面，发现通过CCVD或者CACCVD沉积的电阻材料，例如掺杂的镍以及掺杂的铂，是多孔的。认为这些孔隙很小，其直径通常为1微米或更小，优选直径为50纳米或更小(1000纳米＝1微米)。不过，这将允许液体蚀刻剂扩散通过电阻材料层，并且在物理过程中破坏电阻材料层与下层间的附着。例如，如果导电箔片层是铜，电阻材料层是掺杂的铂(例如铂/氧化硅)或掺杂的镍(例如Ni/PO₄)，可使用氯化铜除去电阻材料层的暴露部分。氯化铜不溶解铂或镍，但电阻材料层的孔隙使得氯化铜可达到下层的铜。少部分铜溶解，并且电阻层的暴露部分受到物理性剥蚀。该物理性剥蚀是在氯化铜蚀刻下层铜至相当程度时发生。

如果铜为导电材料层，其有时可有利地使用商业上现成的氧化铜箔。氧化铜箔的优点在于稀盐酸(“HCl”)溶液，例如1/2％，可溶解氧化铜，但不溶解零价铜。因此，如果电阻材料层多孔的，稀HCl溶液可扩散通过，HCl可被用于剥蚀性蚀刻。溶解表面的氧化铜可破坏铜箔和电阻材料层的附着。

本发明提供一种三层结构，该结构包含一个绝缘基材、一个结构化的电阻材料层以及导电片(即电极)，例如配置在结构化电阻材料相对端的铜。优选绝缘基材是有机的层压绝缘体。

在一个实施方案中，在一个导电材料薄片上结构化的电阻材料组成电阻材料装置薄片，被包埋在有机的层压绝缘体中，形成三层结构。

在两个两步骤工艺之一中，采用光成像技术使三层结构图形化。在一个工艺中，该导电材料层可用抗蚀剂覆盖，该抗蚀剂通过光成像技术图形化，并且在该抗蚀剂的暴露区域使用例如王水将导电材料层及下层的电阻材料层蚀刻除去，以便得到具有图形化电阻材料装置片的结构。继而，施加第二种光刻胶、光成像并显影。此时，只有导电材料的暴露部分会被蚀刻剂从电阻材料装置上蚀刻除去，该蚀刻剂可选择性地蚀刻导电层而不蚀刻结构化的电阻材料，即，在铜为导电材料层且铂/氧化硅作为电阻材料情况下该蚀刻剂为FeCl₃或CuCl₂。在另一工艺中，形成图形化抗蚀剂，将导电材料层的暴露部分用例如FeCl₃蚀刻除去，再次形成图形化抗蚀剂，然后结构化的电阻材料层的暴露部分被王水蚀刻除去，以便形成电接触点。在任一工艺中，分立的薄层电阻器均通过常用的形成印刷电路时现有的光成像技术形成。

虽然本发明的电阻器可位于印刷电路板装置的表面，但在多数情况下该电阻器将被包埋在多层印刷电路板之内，例如，在有机绝缘基材诸如聚酰亚胺或环氧树脂上形成的电阻器被包埋在另外的包埋用绝缘材料层诸如环氧树脂/玻璃纤维预浸材料中。

由于使用标准的包埋材料，电阻器的最终值取决于电阻器高宽比乘以材料的表面电阻率。通常，本发明的电阻器第一方向上的电阻率为1至100000欧，优选10至100000欧，更优选25至100000欧，尤其优选100至100000欧。与第一方向基本垂直的第二方向上的电阻率一般比第一方向上测得的电阻率要大。而本发明的电阻材料在第一方向上的电阻率≥2倍于垂直方向上电阻率，优选第一方向上电阻率≥5倍于第二方向上电阻率，更优选≥10倍，尤其优选≥20倍，特别优选≥50倍，更特别是≥100倍。例如，x轴方向上的表面电阻率可以是100欧/平方，y轴方向上的表面电阻率为10000欧/平方，依赖所在轴的方向，分别得到100欧或者10000欧的电阻器。

含有本发明的结构化电阻材料的电阻器可以被用于制造电子装置，特别是被包埋在绝缘材料中的电阻器。因此本发明提供一种包括电阻器的电子装置，该电阻器具有结构化的电阻材料，该电阻材料在第一方向上具有第一电阻率在第二方向上具有第二电阻率，其中，第二方向基本垂直于第一方向，并且第一电阻率与第二电阻率相比等于或大于2倍。

使不同方向上的电阻率形成较大变化的其它方法是改变涂层厚度和/或改变峰与谷间材料的组成，大于50％的厚度变化可望实现在方向性电阻率上有大的变化，所述厚度的变化更优选100％甚至500％，以便进一步增加具有方向依赖性的电阻率的变化。为了达到厚度的变化，可以采用优先涂敷高区域(峰)的工艺，例如大气压力汽相沉积。优先涂敷低区域(谷)的处理工艺如溶胶-凝胶法。这些工艺得到薄膜涂敷的峰或者谷，两者之一均可以增加穿过结构的(相对于沿着结构的)电阻率。如果形成两种不同的材料，其一种优先在峰上，另一种优先在谷，就可获得方向电阻率的较大变化，而仍然可以控制整个材料的性能和完整性。

本发明的电阻器尤其适合在制备印刷电路板时包埋在绝缘材料中。因此，本发明还提供一种包括印刷电路板的电子装置，该印刷电路板包括具有结构化的电阻材料的电阻器，该电阻材料在第一方向具有第一电阻率以及在第二方向具有第二电阻率，其中，第二方向与第一方向基本垂直，并且第一电阻率是第二电阻率大于或等于2倍。本发明还提供一种包括电阻器的电子装置，该电阻器包括一对电极以及一个结构化的电阻材料，该电阻材料的第一方向具有第一电阻率并且第二方向具有第二电阻率，其中，第二方向与第一方向基本垂直。

本发明提供一种改变电阻材料层电阻率的方法，包括在电阻率方向或者与此方向垂直的方向上构造电阻材料层的步骤。

Claims (10)

1.一种制备结构化的电阻材料装置的方法，包括步骤：a)提供一个具有结构化表面的基材；b)在基材的结构化表面上布置一层电阻材料；c)在电阻材料层上布置一层导电材料；和d)从电阻材料层分离基材，提供结构化的电阻材料，以便提供一个电阻材料装置。

2.一种制备结构化的电阻材料装置的方法，包括步骤：a)提供一个具有结构化表面的导电材料层；和b)在导电材料层的结构化表面上布置一层电阻材料。

3.权利要求1或2的方法，其中结构化表面基本是瓦楞状的表面。

4.权利要求1至3任一项的方法，其中电阻材料层沉积在基材的表面上，使电阻材料层的厚度随结构发生变化形成狭长的结构。

5.一种电阻材料装置，包括一个导电材料层和布置在导电层上的一层电阻材料，其中电阻材料层是结构化的，其中电阻材料层沿第一轴具有第一电阻率，沿第二轴具有第二电阻率，并且第一电阻率至少是第二电阻率数值的2倍。

6.权利要求5的电阻材料装置，其中结构化电阻材料层的结构选自剖面基本是矩形的结构、剖面基本是正弦曲线的结构和基本是狭长和不连续的结构。

7.权利要求5或6的电阻材料装置，其中导电层形成一对布置在电阻材料层相对端的导电焊盘。

8.一种电子装置，包括一个或多个权利要求5至7任一项所述的电阻材料装置。

9.提供一种适合形成结构化金属箔片的结构化的鼓的方法，包括步骤：在鼓表面布置光刻胶，通过掩模曝光光刻胶，将光刻胶显影，蚀刻鼓和除去残留的光刻胶。

10.一种制备结构化金属箔片的方法，包括步骤：在具有多个结构的鼓上电沉积金属箔片；从鼓上取下具有结构的金属箔片。

Images