KR100306549B1 - 표층배선프린트기판의제조방법 - Google Patents

표층배선프린트기판의제조방법 Download PDF

Info

Publication number
KR100306549B1
KR100306549B1 KR1019970046129A KR19970046129A KR100306549B1 KR 100306549 B1 KR100306549 B1 KR 100306549B1 KR 1019970046129 A KR1019970046129 A KR 1019970046129A KR 19970046129 A KR19970046129 A KR 19970046129A KR 100306549 B1 KR100306549 B1 KR 100306549B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
forming
insulating
prevent
Prior art date
Application number
KR1019970046129A
Other languages
English (en)
Other versions
KR19980069935A (ko
Inventor
다까유끼 하제
시게아끼 야마시따
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR19980069935A publication Critical patent/KR19980069935A/ko
Application granted granted Critical
Publication of KR100306549B1 publication Critical patent/KR100306549B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

표층 배선 프린트 기판의 제조 공정에 있어서, 엑스트라 비아의 발생을 방지하고, 액체 레지스트 도포시의 버블 이팅, 이물질의 부착에 의한 노광 불량을 방지하고, 본 발명의 제1 목적을 달성하기 위해서 광 경화층을 치밀한 것으로 하여 현상액에 의한 침식의 방지, 기계적인 원인에 의한 광 경화층의 결손을 방지하기 위한 것이다. 기판상에 제1 절연층을 형성하는 단계, 제1 절연층상에 제1 절연층보다도 감광성이 높은 제2 절연층을 형성하는 단계, 제1 절연층과 제2 절연층을 동시에 소정의 패턴으로 노광, 현상해서 비아홀을 형성하는 단계를 구비하는 표층 배선 프린트 기판의 제조 방법에 관한 것이다. 제2 절연층은 제1 절연층보다도 절연성이 작은 것이 바람직하다.

Description

표층 배선 프린트 기판의 제조 방법{A METHOD FOR FABRICATING A SURFACE LAMINAR CIRCUIT}
본 발명은 표층 배선 프린트 기판(SLC)의 신규한 구조 및 그 제조 방법에 관한 것이다.
근래 프린트 배선판의 고 밀도화가 한층 진전되고 있다. 이것은 전자기기의 고기능화, 소형화에 따라 실장되는 소자가 소형화되고, 다핀화되는 등의 이유에 의한 것이다. 또, 전자기기의 고속성이 요구되어지고 있으므로 가능한 한 전기신호의 전송에 요하는 시간을 적게 하기 위해서 배선의 거리를 짧게 해야 하는 요청도 있다. 이러한 배경하에서, 배선층을 복층 적층한 프린트 기판인, 소위 다층 배선 프린트 기판의 비중이 높아지고 있다.
다층 배선 프린트 기판을 구축할 때에 불가결한 요소는, 어떤 한 층에 형성된 배선층과, 다른 층에 형성된 배선층을 접속(이하, 층간 접속이라고 한다)하는 배선층의 형성이다. 초기의 다층 배선 프린트 기판은 전체를 관통하는 쓰루홀을 형성하고, 이 쓰루홀 내면에 동 도금 등을 실시하여 층간의 접속을 행하고 있었다. 그러나, 쓰루홀의 소비 면적이 크기 때문에 상술한 고 밀도화의 요청에 역행하고 있다. 또, 쓰루홀은 드릴 등의 기계적 방법에 의해서 형성되므로 하나의 다층 기판에 대하여 104개 이상의 쓰루홀을 형성하는 사양의 것으로 되면 그 형성비용이 방대하게 되어 실제적이지 못하다.
그래서, 출원인은 노광, 현상 등을 사용한 포토 프로세스에 의해서 층간 접속을 위한 구멍을 일괄적으로 형성하는 포토 비아법을 제창했다(특개평4-148590호 공보). 이 방식은 기판 위에 형성된 회로층(제1 회로층)상에 감광성의 수지 절연층을 균일하게 도포하고 그 후에 소정의 패턴으로 노광, 현상을 행하고, 이것에 의해서 절연층을 관통하는 구멍(비아홀)을 형성한다. 그 후에 형성된 절연층 표면 및 비아홀의 내면에는 소정 패턴의 다른 회로층(제2 회로층)을 형성한다. 그 결과 비아홀의 내면에 형성된 회로층이 제1 회로층과 제2 회로층을 전기적으로 접속하는 작용을 달성하므로 층간 접속을 달성한다. 또한, 이 방법의 대체 양태로서는 절연층을 형성할 때에 액체의 수지층을 커텐 코터(Curtain Coater) 및 롤 코터(Roll Coater) 등의 방법에 의해서 도포하는 대신에 절연 필름을 압착 등의 방법에 의해서 접합하는 방법도 제안되어 있다.
본 명세서에서는 이와 같은 방법에 의해서 복수의 회로층, 절연층을 형성하는 방법을 빌드-업(Build-Up)방법이라고 한다. 또, 빌드-업 방법에 의해서 형성된 다층 배선 프린트 기판을 표층 배선 프린트 기판(Surface Laminar Circuit = SLC)이라고 한다. SLC는 층간 접속을 위한 비아홀의 형성이 노광, 현상에 의해서 일괄적으로 가능하며, 비아홀의 수에 의하지 않고 코스트가 일정한 점, 쓰루홀을 형성하기 위한 드릴 방법 등의 기계적인 가공법에서는 불가능한 미세 직경, 또한 정밀한 패턴의 비아홀을 형성하는 일이 가능한 점이 장점이다. 따라서, SLC는 프린트 기판의 고 밀도화를 실현하는 방법으로서 가장 유력시되고 있다.
빌드-업 방법에서 사용하는 절연층으로서는 광중합 개시제가 들어 있지 않은 변성 에폭시 수지를 사용하는 방법, 감광성의 드라이 필름을 사용하는 방법, 박막 기술의 폴리이미드로 대표되는 비 감광성 수지 위에 감광성 수지를 도포하는 방법, 감광성 수지만을 사용하는 방법이 알려져 있다. 최근 공개된 몇몇의 특허공보에도 빌드-업 방법에 관한 발명이 있다. 예를 들면, 특개평8-18242호 공보에는 감광성 수지로 된 절연층을 사용한 다층 프린트 배선판이 개시되어 있다. 이 공보에서는 주로 내열성, 내약품성, 절연성, 유전율, 해상도 등의 감광성 수지의 제반 특성을 향상시킬 목적으로서, 아크릴계 수지, 광중합성 모노마, 광중합 개시제, 필라, 용제로 이루어진 감광성 수지가 개시되어 있다. 또, 특개평8-152711호 공보에는 감광성의 드라이 필름을 이층 적층해서 하나의 절연층을 형성하는 방법이 개시되어 있다. 이 공보에서는 주로 비아홀 등의 상 형성성, 내약품성, 동 도금 밀착특성을 향상시킬 목적으로서, 동 도금층과 접촉하는 제1의 감광성 수지층에는 높은 동 도금 밀착성을 구현하고 또한 제1의 감광성 수지층 밑에 형성되는 제2의 감광성 수지층에는 내약품성, 절연성을 구현하고 있다.
이후에 설명되는 본 발명도 2종류의 절연재료에 의해서 하나의 절연층을 형성한다는 점에 있어서는 상기 공보에 기재된 발명과 공통이다. 그러나, 본 발명의 주된 목적은 버블 이팅(bubble eating), 이물질 부착 등에 기인한 예기할 수 없는 보이드(void)를 줄이는 것이며, 또, 이것을 달성하기 위해서 액상의 레지스트를 도포하는 공정을 전제로 하고 있다는 점에서 본질적으로 다르다. 왜냐하면, 적어도 버블 이팅은 액체 레지스트의 도포에 의해서 SLC를 형성할 때의 고유의 문제이며, 특개평8-152711호 공보와 같은 감광성의 드라이 필름을 사용해서 SLC를 형성하는 경우에는 문제가 되지 않기 때문이다. 또, 본 발명에 의하면, 드라이 필름의 접착이 아니라 액체 레지스트를 도포하여 절연층을 형성하므로 적층 비아홀(형성된 비아홀을 충전하여 그 위에 다른 비아홀을 형성한 형태의 것)의 형성이 가능하며, 한층 고밀도화를 기대할 수 있으며, 레지스트의 도포량에 따라 임의로 절연층의 두께를 변경하는 것이 가능하며, 다품종 소량생산에 적응 가능한 각종의 이점을 갖는다.
액체 레지스트의 도포에 의해서 절연층을 형성하는 것을 전제로 하는 빌드-업 방법에서는 일반적으로 광중합 개시제가 들어 있지 않은 변성 에폭시 수지를 사용하고 있다. 변성 에폭시 수지는 분자구조의 양 말단에 에폭시기를 갖고 중앙에 이중 결합을 갖는 구조이다. 따라서, 자외선에 의한 가교가 도막의 상층부에만 생겨서 비교적 약한 광가교층만 형성될 수 있다. 이와 같이 감광성이 비교적 낮은 수지로 절연층을 형성한 경우에는 액체 레지스트 도포 공정에서의 버블 이팅(도포시에 미세한 기포를 말아드리는 것에 의해서 액체 레지스트의 표면이 버블상태로 되고 표면에 작은 구멍이 형성되는 것), 불규칙한 도포, 이물질 부착에 의해서 예기 할 수 없는 장소에 보이드가 발생하는 엑스트라 비아(Extra Via)의 발생이 일어나기 쉽다. 요컨대, 버블 이팅이 일어나면, 절연층의 표면은 광에 의해서 광가교를 형성하지만, 작은 구멍의 내면은 광 가교가 형성되지 않으므로 현상액의 침입에의해서 보이드가 된다. 또, 이물질이 부착되어 있으면, 이물질의 바로 아래의 부분에는 광이 도달하지 않아 노광이 진행되지 않으므로 광가교층이 형성되지 않는다. 이러한 원인에 의해서, 버블 이팅 부분, 이물질 부착 부분에 있어서, 예기할 수 없는 보이드가 현상 공정에서 생겨 엑스트라 비아가 되는 것이다.
또한, 감광성이 낮은 절연층에 형성된 광가교층은 그 가교 밀도도 낮기 때문에 현상시에 현상액이 절연층의 내부로 침투해 가고 이것이 엑스트라 비아가 되는 현상이나, 광가교층의 경도가 작아 노광 후의 기계적인 데미지에 의한 엑스트라 비아의 발생이라는 여러 가지 불량이 발생한다.
종래, 엑스트라 비아를 극복하기 위해서 동일한 패턴을 2번 노광하여 이물질에 의한 엑스트라 비아를 저감하는 방법, 노광량을 증대시켜서 광 가교층을 강화하여 현상액의 침투, 기계적인 데미지에 의한 엑스트라 비아를 방지하는 방법 등이 취해지고 있다. 그러나, 이중 노광에 의하면 생산성이 현저하게 저하한다. 또, 노광량을 증대하는 방법에 의하면 광가교층(상부)과 미가교층(하부)과의 신축율의 차이에 의해서 표면에 링클링(Wrinkling)현상이 발생되어 그 후의 회로 형성에 장애가 된다.
이것을 방지하기 위해서 상술한 특개평8-152711호 공보에 기재되어 있는 바와 같이 드라이 필름법에 의한 절연층의 형성도 고려되어진다. 그러나, 드라이 필름법은 라미네이트시의 밀착의 불균일성이나, 표면의 클리닝의 필요성이라고 하는 다른 문제를 야기한다.
본 발명의 제1목적은 엑스트라 비아의 발생을 방지하기 위한 것이다.
본 발명의 제1목적을 달성하기 위해서 액체 레지스트의 도포시의 버블 이팅, 이물질 부착에 의한 노광 불량을 방지하는 것이 본 발명의 제2목적이다.
본 발명의 제1목적을 달성하기 위해서, 광경화층을 치밀한 것으로 하여, 현상액에 의한 침식 방지, 기계적인 원인에 의한 광경화층의 결손을 방지하는 것이 본 발명의 제3목적이다.
본 발명의 제4목적은 상술한 목적을 달성하면서, 표층 배선 프린트 기판에 기여하는 절연층이 본래 갖고 있어야 할 특성인 절연성, 경년성, 내열성 등을 유지하는 것이다.
본 발명의 상술한 과제는 기판상에 제1 절연층을 형성하는 단계, 제1 절연층상에 제1 절연층보다도 감광성이 높은 제2 절연층을 형성하는 단계, 제1 절연층과 제2 절연층을 동시에 소정의 패턴으로 노광 현상하여 비아홀을 형성하는 단계를 구비하는 표층 배선 프린트 기판의 제조 방법을 채용하므로써 해결할 수 있다. 제2 절연층은 바람직하게는 제1 절연층보다도 절연성이 작다.
도 1은 본 발명의 실시형태의 공정을 나타내는 도면.
도 2는 본 발명의 실시형태의 공정을 나타내는 도면.
도 3은 본 발명의 실시형태의 공정을 나타내는 도면.
도 4는 본 발명의 실시형태의 공정을 나타내는 도면.
도 5는 본 발명의 실시형태의 공정을 나타내는 도면.
도 6은 본 발명의 실시형태의 후공정을 나타내는 도면.
도 7은 본 발명을 사용한 적층 비아의 단면도.
도 8은 이물질의 부착에 관한 본 발명의 효과를 설명하기 위한 도면.
도 9는 버블 이팅(Bubble Eating) 및 불규칙한 도포에 관한 본 발명의 효과를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판
2, 13, 17 : 회로층
3 : 제1 절연층
5 : 제2 절연층
7 : 미 경화부
9 : 경화부
11, 21 : 비아홀
본 발명의 실시형태를 도 1 및 도 5를 사용하여 설명한다. 먼저, 도 1에 도시한 바와 같이 기판(1)상에 회로층(2)을 형성하고, 기판(1)과 회로층(2)을 피복하는 형태로 제1 절연층(3)을 형성한다. 제1 절연층(3)은 액체 레지스트를 카텐 코터 등의 방법에 의해서 균일한 두께로 도포하고, 그 후에 예비 건조함으로써 형성된다. 기판(1)은 통상 유전체로 되며, 회로층(2)은 소정의 패턴으로 동 도금을 에칭함으로써 형성된다. 제1 절연층(3)은 필러 함유의 감광성 에폭시 수지를 사용하는 것이 일반적이다. 감광성 에폭시 수지로는 변성 에폭시 수지이외에도 카티온 중합, 레디컬 중합한 에폭시 수리라도 상관없다. 또, 제1 절연층으로는 감광성보다도 절연성, 무전해 도금특성, 내열성, 내구성이 요구된다. 따라서, 이러한 요구 특성을 구비한 것이라면 에폭시 수지이외의 재질이라도 상관없다. 이러한 요구특성을 만족시키는 수지의 일례로서는 분자구조의 말단에 에폭시기, 중앙에 이중 결합을 갖고, 광 경화성은 비교적 낮으며, 제1 절연층의 최상부에서만 광가교하는 것이 있다.
한편, 제1의 절연층(3)의 두께는 약 20㎛ - 100㎛가 바람직하다. 두께는 제품의 설계적 사항의 요소가 크다. 그러나, 두께가 너무 얇으면 절연특성의 관점에서 문제가 생기고, 또, 너무 두꺼운 절연층을 형성하는 것은 도포법에서 곤란하다. 액상 레지스트를 도포함으로써 절연층을 형성하는 것의 잇점은 두께를 제품의 사용에 맞게 자유롭게 제어할 수 있다고 하는 것이다.
이어서, 도 2에 도시한 바와 같이 제1 절연층(3)상에 제2 절연층(5)을 형성한다. 제2 절연층(5)도 액체 레지스트를 카텐 코터 등의 방법에 의해서 균일한 두께로 도포하고 그 후에 예비 건조함으로써 형성된다. 제2 절연층(5)은 레디컬 중합이나 카티온 중합에 의해 광중합하는 에폭시계, 폴리에스테르계, 우레탄계, 다가(多價) 알콜 수지, 광중합반응에 의해 경화하는 고무 등이 적절하다. 제2 절연층에서 중시되는 것은 양호한 감광성이다. 여기서 말하는 감광성이란 적은 광량으로 충분히 강고한 광중합층을 대 면적에 걸쳐서 형성하는 특성을 말한다. 제2절연층은 바람직하게는 연쇄적으로 광중합 반응을 발생시키는 것인 것이 바람직하다. 이러한 연쇄성을 구비하는 경우, 약간의 이물질이 노광 표면에 부착되어 있어도 소위 광의 굴절현상에 의해서 이물질의 바로 밑에도 충분한 광중합층이 형성되기 때문이다. 제2 절연층에 요구되는 감광성의 기준으로서는 회로패턴의 스펙인 IPC에서 200㎛ 이하, 바람직하기로는 100㎛ 이하의 패턴 형성이 가능한 정도의 해상성을 갖고 있는 것이 적절하다.
한편, 제2 절연층은 후술하는 바와 같이 최종적으로는 제거되므로 절연성, 무전계 도금 특성은 문제가 되지 않는다.
제2 절연층(5)으로서 적절한 것은 비닐 변성 에폭시 수지이다. 특히, 분자 구조의 말단에 비닐기를 갖고, 아크릴 올리고머(Acrylic Oligomer)를 포함하고, 광 경화능이 강하고, 광중합 개시제의 작용에 의해 도막 최하부에 까지 연쇄적으로 광중합 반응이 진행되는 특징을 갖는 것이 바람직하다. 이 수지에 의해서 형성된 광중합층은 대단히 강하다.
제2 절연층은 충분히 강한 광중합층을 형성하는 것을 목적으로 하는 것이므로 그 두께는 20㎛ 이하이면 좋다. 제2 절연층의 두께를 너무 두껍게 하는 것은 의미가 없다.
이어서, 도 3에 도시한 바와 같이 제2 절연층(5)을 주로 노광한다. 노광에는 소정의 패턴을 형성하기 위해 마스크(도시 생략)를 사용한다. 이와 같이 해서 마스크에 의해서 광이 차단된 부분은 미 노광부(7)가 되고, 마스크에 의해서 광이 차단되지 않은 부분은 노광부(9)가 된다. 노광부(9)는 광에 의해서 경화되며, 광경화층이라고도 불리운다. 또, 미 노광부(7)는 층간 접속의 대상이 되는 회로층(2)의 바로 위 부근에 위치 정합되는 것이 일반적이다.
이어서, 도 4에 도시한 바와 같이 제1 절연층(3) 및 제2 절연층(5)이 동시에 현상된다. 현상은 제2 절연층(5)의 미 노광부(7) 및 그 바로 아래에 존재하는 제1 절연층(3)에 선택적으로 실시된다. 그 후에 주지의 열 경화, 표면 연마, 화학적 처리를 거쳐 비아홀(11)을 기판(1) 위에 형성한다. 또한, 비아홀(11)은 현상액의 침식에 의한 것이므로 그 벽면은 일반적으로는 수직으로 되지 않고 완만한 원호형태를 이룬다.
최종적으로, 도 5에 도시한 바와 같이 제2 절연층(5)의 광 경화층 및 제1 절연층(3)의 일부를 연마하여 제거한다. 이것에 의해서, 제2 절연층(5)은 완전히 제거되고, 또한, 제1 절연층(3)도 두께는 도포시의 약 절반정도로 된다.
또한, 도 6에 도시한 바와 같이 그 후에 제1 절연층(3) 위 및 비아홀(11)의 내면에는 다른 회로층(13)이 형성되고, 이미 형성되어 있던 회로층(2)과의 층간 접속을 달성하게 된다. 또, 제1 절연층(3), 회로층(2), 다른 회로층(13) 위에는 더욱 새로운 절연층(15)이 형성되고, 다층화가 실현된다. 새로운 절연층(15)은 동일한 공정을 거쳐 비아홀이 형성되고, 층간 접속이 달성된다.
본 발명의 방법에 의해서 작성된 적층비아의 단면도를 도 7에 나타내었다. 적층 비아는 도시된 바와 같이 하나의 비아홀의 바로 위에 다른 비아홀이(21)이 형성되어 있는 것과 같은 구조이다. 이와 같은 구조의 이점으로서 비아홀의 위치를 임의로 취할 수 있으므로 설계의 자유도가 크게 됨은 물론 비아홀의 밀도를 향상시킬 수 있어서, 배선층의 고 밀도화가 가능하게 되는 점이다. 본 발명에 따르면, 액체 레지스트의 도포에 의해서 절연층을 형성하는 것이 전제로 되어 있으므로 적층 비아의 형성이 가능하게 된다. 왜냐하면, 적층 비아를 형성하기 위해서는 형성된 비아홀의 내면을 다른 수지층(15, 15A)으로 완전히 충전하고 그 바로 위에 다른 배선층(17)을 형성하는 것이 필요하기 때문이다. 특개평 8-152711호 공보에 대표되어 있는 바와 같은 드라이 필름 방법에서는 드라이 필름이 비아홀의 내면을 충전시킬 정도의 유연성을 갖고 있지 않으므로 비아홀의 내면(15A)을 충전하는 일이 곤란하여 적층 비아의 형성이 불가능하게 된다.
또, 본 발명의 실시의 형태에 따라, 표층 프린트 기판을 실제로 제작했다. 제1 절연층으로서 변성 에폭시 수지를 사용하고, 카텐 코터에 의해서 약 0.023g/㎝2의 밀도로 도포했다. 제1의 절연층을 예비 경화한 후에 제2 절연층을 카텐 코터에 의해서 도포했다. 그 후에 90。C 정도로 가온하고 건조를 행했다. 건조 후 420㎚에서 피크를 갖는 광원을 사용하여 노광을 행함과 동시에 현상했다. 그 결과 제1 절연막의 두께, 제2 절연막의 두께는 각각 60㎛, 30㎛이고, 엑스트라 비아, 링클링(Wrinkling) 등의 문제는 발생되지 않았다.
또, 노광 강도를 360mj-560mj의 사이로 설정해서 노광을 행했다. 그 결과, 360mj에서는 엑스트라 비아의 문제가 발생되었으나 420mj 이상에서는 엑스트라 비아의 문제는 거의 발생되지 않았다. 이때의 연마 후에 얻어진 비아의 치수는 노광 강도에 따라 큰 변화는 없고 절연층 표면에서 약 160㎛, 기판 표면에서 120㎛이었다.
이상에 대하여, 통상의 단층의 절연층을 형성하여 노광, 현상하는 종래의 방식에 의하면, 엑스트라 비아의 발생이나 링클링의 발생이 관찰되었다. 본 발명의 적절한 사용에 의해서 표층 배선 프린트 기판의 효율이 큰 폭으로 향상될 수 있음이 기대된다.
본 발명에 따르면, 노광 공정에 있어서, 절연층 표면에 이물질이 부착되어 있어도 이물질의 바로 아래까지 충분한 노광이 가능하게 되어 불량이 현저하게 저감된다. 요컨대, 도 8a에 도시한 바와 같이 감광성이 낮은 절연층을 사용하면 이물질의 바로 아래에는 노광층(검은 부분으로 표시)이 형성되지 않고, 따라서 다음의 현상 공정에서 보이드(엑스트라 비아)가 되지만, 도 8b에 도시한 바와 같이 본 발명에서는 노광 표면이 감광성이 극히 우수한 절연층으로 되어 있으므로 이물질의 바로 아래까지 광중합이 연쇄적으로 진행하여 현상 공정에 악영향을 초래하는 일이 없다.
또, 본 발명에 따르면, 제1 절연층 또는 제2 절연층의 어느 하나의 액체 레지스트의 도포시에 버블 이팅(불규칙한 도포)이 생겨도 불량이 생기지 않는다. 제1 절연층의 도포시에 버블 이팅이 생긴 경우는 도 9a에 도시한 바와 같이 그 위에 배치된 제2 절연층에 광경화능이 있으므로 보이드를 발생시키는 일이 없다. 또, 제1 절연층의 버블 이팅 부분은 최종적으로 제거되어 버리는 부분(점선에서부터 위)에 포함되므로 최종 제품에 악영향을 끼치는 일이 없다. 한편, 제2 절연층의 도포시에 버블 이팅이 생긴 경우는 도 9b에 도시한 바와 같이 본 발명에서는 이 경우에서도 미약하나마 광경화능이 있는 제1 절연층이 광가교하여 이 부분이 현상되는 것을 방지하므로 보이드를 발생시키지 않는다. 또한, 도 9b에 도시한 바와 같이 이 경우 제2 절연층의 표면에 요철이 생기기는 하나 이 요철도 통상은 그 후의 연마 가공에 의해서 제거될 부분(점선에서 위)에 포함되므로 최종 제품에 악영향을 끼치지 않는다.
이상과 같이, 본 발명에 의하면 엑스트라 비아의 발생을 방지할 수 있다. 보다 상세하게 말하면, 본 발명에 따르면, 액체 레지스트 도포시의 버블 이팅, 이물질 부착에 의한 노광불량을 방지하는 것이 가능하게 된다. 또, 본 발명에 따르면 강한 광경화층을 형성할 수 있으므로 현상액에 의한 침식 방지, 기계적인 원인에 의한 표면의 요철을 방지할 수 있다. 게다가, 본 발명에 의하면 상술한 효과와 함께 절연층이 본래 갖고 있어야 할 특성인 절연성, 경년성, 내열성 등을 유지할 수 있다.

Claims (4)

  1. 표층 배선 프린트 기판을 형성하는 방법에 있어서,
    표면에 회로층을 구비한 기판상에, 제1 절연층을 형성하는 단계;
    상기 제1 절연층상에, 상기 제1 절연층보다도 감광성이 높은 제2 절연층을 형성하는 단계;
    상기 제2 절연층을 소정의 패턴으로 노광시켜, 비아홀 형성부 이외의 제2 절연층을 광경화시키는 단계;
    상기 제2 절연층의 광경화층을 마스크로 하여 상기 제1 절연층 및 상기 제2 절연층을 현상함으로써, 상기 회로층의 소정 부분을 노출시킨 상기 비아홀을 형성하는 단계;
    상기 제1 절연층을 경화시키는 단계;
    상기 제2 절연층을 제거하는 단계; 및
    상기 회로층의 상기 소정 부분에 접속되는 층간 접속을 상기 비아홀에 형성하는 단계
    를 구비하는 표층 배선 프린트 기판의 제조 방법.
  2. 제1항에 있어서, 상기 제2 절연층의 제거에 이어서, 상기 제1 절연층의 일부를 제거하는 단계를 더 구비하는 표층 배선 프린트 기판의 제조 방법.
  3. 제1항에 있어서, 상기 제2 절연층이 상기 제1 절연층보다도 절연성이 작은 것을 특징으로 하는 표층 배선 프린트 기판의 제조 방법.
  4. 제1항에 있어서, 상기 제1 절연층은 변성 에폭시 수지를 포함하는 것을 특징으로 하는 표층 배선 프린트 기판의 제조 방법.
KR1019970046129A 1997-01-29 1997-09-08 표층배선프린트기판의제조방법 KR100306549B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01525997A JP3398557B2 (ja) 1997-01-29 1997-01-29 表層配線プリント基板の製造方法
JP97-015259 1997-01-29

Publications (2)

Publication Number Publication Date
KR19980069935A KR19980069935A (ko) 1998-10-26
KR100306549B1 true KR100306549B1 (ko) 2001-11-15

Family

ID=11883865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046129A KR100306549B1 (ko) 1997-01-29 1997-09-08 표층배선프린트기판의제조방법

Country Status (4)

Country Link
US (1) US6112408A (ko)
JP (1) JP3398557B2 (ko)
KR (1) KR100306549B1 (ko)
TW (1) TW331699B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005198A (en) * 1997-10-07 1999-12-21 Dimensional Circuits Corporation Wiring board constructions and methods of making same
US6734369B1 (en) * 2000-08-31 2004-05-11 International Business Machines Corporation Surface laminar circuit board having pad disposed within a through hole
EP1672967A1 (fr) * 2004-12-17 2006-06-21 Valtronic S.A. Procédé de réalisation d'un dispositif volumique miniaturisé
TWM354839U (en) 2008-12-09 2009-04-11 Darfon Electronics Corp Transmission structure, input device, and data processing system
WO2017006517A1 (ja) * 2015-07-06 2017-01-12 パナソニックIpマネジメント株式会社 多層プリント配線板及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264957A (ja) * 1995-03-23 1996-10-11 Nec Corp 多層印刷配線板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4283243A (en) * 1978-10-24 1981-08-11 E. I. Du Pont De Nemours And Company Use of photosensitive stratum to create through-hole connections in circuit boards
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
US4567062A (en) * 1984-10-26 1986-01-28 E. I. Du Pont De Nemours And Company Process for photoformed plastic multistrate using two layer film
US4572764A (en) * 1984-12-13 1986-02-25 E. I. Du Pont De Nemours And Company Preparation of photoformed plastic multistrate by via formation first
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH0636472B2 (ja) * 1990-05-28 1994-05-11 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
US5137618A (en) * 1991-06-07 1992-08-11 Foster Miller, Inc. Methods for manufacture of multilayer circuit boards
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
JP3583455B2 (ja) * 1994-02-01 2004-11-04 関西ペイント株式会社 回路板の製造方法
JP2571677B2 (ja) * 1994-11-22 1997-01-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体装置の製造方法
TW277204B (ko) * 1994-12-02 1996-06-01 Nippon Paint Co Ltd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264957A (ja) * 1995-03-23 1996-10-11 Nec Corp 多層印刷配線板の製造方法

Also Published As

Publication number Publication date
KR19980069935A (ko) 1998-10-26
JP3398557B2 (ja) 2003-04-21
TW331699B (en) 1998-05-11
JPH10215067A (ja) 1998-08-11
US6112408A (en) 2000-09-05

Similar Documents

Publication Publication Date Title
JP2837137B2 (ja) ビルドアップ多層印刷回路基板の製造方法
US5532105A (en) Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
JP3442200B2 (ja) プリント回路基板、プリント回路基板の製造方法
KR100306549B1 (ko) 표층배선프린트기판의제조방법
JPS61143740A (ja) 導電回路の製造方法
JP2748895B2 (ja) 印刷配線板の製造方法
JP3473401B2 (ja) プリント配線板の製造方法
JP2748621B2 (ja) 印刷配線板の製造方法
JP3215542B2 (ja) 多層薄膜配線基板の製造方法
JPH08222834A (ja) 配線回路の形成方法および多層配線回路基板の製造方法
EP0171630A2 (en) System for producing high resolution circuit lines on a printed circuit board
US6551697B2 (en) Printed circuit board, method of making same, and photomask for use in the method
JP3098638B2 (ja) 無電解めっき用レジストフィルム
JPH0983138A (ja) 多層プリント配線板の製造方法
KR100213378B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
JP2001177253A (ja) 多層プリント基板の製造方法
JP2738372B2 (ja) 同軸配線パターンの形成方法
JP4267255B2 (ja) 回路基板の製造方法
KR100332875B1 (ko) 인쇄회로기판의 잉크인쇄방법
JP2001267740A (ja) 電子部品用多層配線基板の製造方法
JPH1168321A (ja) 回路基板
JP2005183875A (ja) プリント配線板のスルーホール樹脂充填方法
JP2000294928A (ja) ビアホール形成方法
JPH0236591A (ja) 多層基板の製造方法
JP2000077829A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100621

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee