KR100281935B1 - 자기 바이어스 측정방법 및 그 장치와 정전 흡착장치 - Google Patents

자기 바이어스 측정방법 및 그 장치와 정전 흡착장치 Download PDF

Info

Publication number
KR100281935B1
KR100281935B1 KR1019940010382A KR19940010382A KR100281935B1 KR 100281935 B1 KR100281935 B1 KR 100281935B1 KR 1019940010382 A KR1019940010382 A KR 1019940010382A KR 19940010382 A KR19940010382 A KR 19940010382A KR 100281935 B1 KR100281935 B1 KR 100281935B1
Authority
KR
South Korea
Prior art keywords
voltage
electrostatic adsorption
electrode
electrodes
value
Prior art date
Application number
KR1019940010382A
Other languages
English (en)
Other versions
KR940027054A (ko
Inventor
사에키히로아키
곤도마사키
Original Assignee
히가시 데쓰로
동경 엘렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13385693A external-priority patent/JP3306677B2/ja
Priority claimed from JP13915393A external-priority patent/JP3315197B2/ja
Application filed by 히가시 데쓰로, 동경 엘렉트론주식회사 filed Critical 히가시 데쓰로
Publication of KR940027054A publication Critical patent/KR940027054A/ko
Application granted granted Critical
Publication of KR100281935B1 publication Critical patent/KR100281935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/24—Arrangements for measuring quantities of charge

Abstract

본 발명은, 처리용기내에 얹어놓인 한쌍의 전극사이에 플라즈마를 발생시켜서 한쌍의 전극의 한쪽의 전극상에 정전흡착용 전극을 가지는 정전흡착수단을 통하여 얹어놓인 피처리체에 플라즈마 처리를 실시하는 때에 피처리체의 자기 바이어스 전압을 측정하는 방법으로서, 정전흡착용 전극에 인가된 직류전압을 그의 크기를 변경하는 동안에, 피처리체와 정전흡착용 전극사이의 누설전류를 검출하는 공정과, 검출된 누설전류에 기초하여 피처리체의 자기바이어스 전압을 산출하는 공정을 구비하는 자기 바이어스 측정방법 및 자기 바이어스를 측정하기 위한 장치, 및 자기 바이어스를 측정하는 것이 가능한 수단을 가지는 정전흡착장치를 제공한다.

Description

자기(自己) 바이어스 측정방법 및 그 장치와 정전(靜電)흡착장치
제1도는 본 발명의 제 1 실시예에 있어서의 플라즈마 에칭장치의 전체 구성을 나타내는 단면도.
제2도는 제 1 실시예에 있어서의 자기 바이어스 측정방법의 작용을 설명하기 위한 전기회로도.
제3도는 제 1 실시예에 있어서의 자기 바이어스 측정방법에서 사용되는 가변직류전압과 누설전류와의 사이의 전압전류 특성을 나타내는 도면.
제4도는 실시예에서의 정전 흡착장치에 사용되는 인가전압과 정전 흡착력과의 사이의 특성을 나타내는 도면.
제5도는 본 발명의 제 2 실시예에 있어서의 플라즈마 에칭장치의 전체 구성을 나타내는 단면도.
제6도는 제 2 실시예에 있어서의 자기 바이어스 측정방법의 작용을 설명하기 위한 전기 회로도.
제7도는 제 2 실시예에 있어서의 자기 바이어스 측정방법에서 사용되는 가변 직류전압과 누설전류와의 사이의 전압전류 특성을 나타내는 도면.
제8a도 및 제8b도는 제 2 실시예에서의 정전 흡착용 전극의 구성을 나타내는 평면도.
제9도는 본 발명의 제 3 실시예에서의 플라즈마 에칭장치의 전체구성을 나타내는 단면도.
제10도는 제9도에 도시하는 피처리체를 정전척으로부터 이탈시킬 때의 작용을 나타내는 개략 단면도.
제11도는 제9도에 도시하는 피처리체 및 정전척에 잔류하는 잔류전하의 중화하는 작용을 나타내는 부분 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 처리용기 11 : 게이트 밸브
12 : 외부지지틀 14 : 내부지지틀
16 : 원주형 지지대 18 : 얹어놓는대
20 : 냉각자케트 22 : 도입관
24 : 배출관 26 : 콘덴서
28 :고주파전원 30 : 정전척시트
30a : 통기구멍 32 : 박막(유전체막, 저항체)
34 : 절연막 36 : 도전막
38 : 도전선 40, 60 : 급전봉
42 : 코일 44 : 전류계
46 : 가변 직류전원 50, 63 : 제어봉
52 : 가스도입실(상부전극) 54 : 가스공급관
56 : 배기구 58 : 배기관
61 : 전자스위치 62 : 고압전원
70 : 관통구멍 71 : 핀
72 : 인덕턴스 73 : 세라믹스
74 : 핀 지지대 75 : 에어실린더
76 : 벨로우즈 77 : 유지면
80 : 마이너스전하 81 : 플러스전하
본 발명은 플라즈마 처리장치에 있어서, 피처리체의 자기 바이어스 전압을 측정하는 자기 바이어스 측정방법과, 그 장치 및 피처리체를 엊어놓는대상에 정전 흡착력으로 유지하는 정전 흡착장치에 관한 것이다.
예를 들면, 반도체 집적회로의 제조에 있어서는, 애싱처리, 에칭처리, CVD, 스패터링 등의 프로세스로, 처리가스의 이온화와 화학반응 등을 촉진하기 위하여, 플라즈마가 이용되고 있다.
일반적인 플라즈마 처리장치는, 진공의 처리용기내에 한쌍의 전극이 상하로 대향하도록 배치되고 있다. 이 플라즈마 처리장치에서는, 상측전극(상부전극)을 어스전위에 접속하고, 얹어놓는대를 겸하는 하측전극(하부전극)에 고주파 전압을 인가하므로서, 양 전극간에 방전에 의한 플라즈마를 발생시켜, 이 플라즈마 중의 전자, 이온등을 얹어놓는대상의 피처리체, 즉 반도체 웨이퍼에 전계의 힘으로 끌어들이고, 반도체 웨이퍼의 표면에 소정의 플라즈마 처리를 한다.
상기 플라즈마 처리장치에서는, 고주파 전압이 콘덴서를 통해서 하부전극에 인가되므로, 얹어놓는대상, 즉 하부전극상의 피처리체는 직류적으로 부의 전위 이른바, 자기 바이어스 전압을 발생한다.
즉, 고주파전압이 정전압이 되는 반주기에서는 플라즈마중의 전자(부의전하)가 피처리체 측으로 끌어오며, 고주파전압이 부전압이되는 반주기에서는 플라즈마중의 이온(정의 전하)이 피처리체측으로 끌려온다. 전자쪽이 이온보다도 질량이 작고 이동하기 쉬우므로, 보다 더 많이 끌려와서, 그 결과, 정상적으로 콘덴서가 충전되어, 피처리체는 직류적으로 대략 일정한 부전위(자기 바이어스전압)를 발생한다.
자기 바이어스 전압은, 피처리체에 입사하는 이온의 에너지에 영향을 미친다. 자기 바이어스 전압이 400~500 V로 너무 크면, 피처리체 표면의 산화막이 손상되는 등의 문제가 생긴다. 이와 같이, 플라즈마 처리장치에 있어서는, 자기 바이어스전압을 측정해서 피처리체에 악영향을 미치지 않는정도의 소망하는 값으로 조정할 필요가 있다. 그러나, 처리 용기내의 피처리체에 프로우브 등을 대고서 피처리체의 자기 바이어스 전압을 직접 측정하는 것은 사실상 불가능 하다. 그래서, 종래에는 하부전극의 전위를 전압센스선 등을 통해서 측정하고, 그 측정치로부터 자기 바이어스전압을 추정하고 있었다.
그런데, 근년의 플라즈마 처리장치는, 클램프 등의 기계적인 유지수단을 사용하지 않고 정전기의 흡착력으로 피처리체를 얹어놓는대상에 유지하는 정전척을 설치하고 있다. 이러한 종류의 정전척 초기의 것은, 예를 들면 알루미늄으로서 이루어지는 얹어놓는대의 표면을 산화시켜 절연막을 형성하고 있으며, 얹어놓는대에 고압의 직류전압을 인가해서 얹어놓는대 표면의 절연 피막을 분극시킴으로써, 피처리체와의 경계면에 정전기를 발생시켜, 그 정전 흡착력(쿨롱의 힘)에 의해서 피처리체를 얹어놓는대상에 유지하는 기구이다. 그러나, 이와 같은 정전척 기구는, 얹어놓는대 표면의 절연 피막에 충분한 분극이 일어나지 않으며, 피처리체를 확실하게 유지하기 위한 정전 흡착력이 불충분하였다.
그래서, 최근에는, 2매의 절연필름 사이에 도전막(정전흡착용 전극)을 형성한 정전척시트를 얹어놓는대의 상면에 배치하는 구조의 정전척이 주류가 되고 있다.
상기와 같이, 피처리체의 자기 바이어스를 측정하는 종래의 방법은, 하부 전극(얹어놓는대)의 전위를 측정하여, 그 측정치로부터 자기 바이어스전압을 추정하는 방법이었다. 그러나, 정전척을 사용하는 플라즈마 처리장치에 있어서는, 하부전극과 피처리체와의 사이에 정전척시트 또는 절연막이 개재하므로, 그만큼의 저항 내지는 커패시터가 작용해서, 하부전극의 전위와 피처리체의 전위(자기 바이어스 전압)는 거의 같지 않다.
이 때문에, 종래의 자기 바이어스 측정방법은, 측정 오차가 많으며, 정밀도가 높은 자기 바이어스 전압 측정치를 얻을 수가 없다.
또, 종래에는, 정전 흡착용 전극에 인가하는 직류전압의 값을 자기 바이어스 전압과는 무관하게 정하고 있었다. 이 때문에, 소요 정전 흡착력을 얻기 위한 직류 인가전압의 설정 또는 조정에 노력이 필요할 뿐만 아니라, 일단 조정한 후에도 처리조건의 변화(즉 플라즈마 생성용 고주파 전력의 변화)에 의해서 자기 바이어스전압이 변하며, 그에 따라서, 정전 흡착력도 변한다는 문제도 있다.
본 발명은, 그와 같은 문제점을 참작하여 이루어진 것이며, 플라즈마 처리장치에서 피처리체의 자기 바이어스 전압을 단시간에 정확하게 측정할 수가 있는 자기 바이어스 측정방법 및 그 장치를 제공함을 목적으로 한다.
또, 본 발명은, 플라즈마 처리장치에서 피처리체를 소망하는 정전 흡찰력으로 유지할 수가 있음과 동시에 자기 바이어스 전압의 변동에 대해서 정전 흡착력을 설정치로 인정되게 유지할 수가 있는 정전 흡착장치를 제공함을 목적으로 한다.
이 목적은, 처리용기내에 얹어놓이고, 양자 사이에 플라즈마를 발생시키는 한 쌍의 전극 사이에 플라즈마를 발생시켜서, 상기 한쌍의 전극 일방의 전극상에 정전 흡착용 전극을 가지는 정전 흡착수단을 통해서 얹어놓인 피처리체에 플라즈마처리를 할 때에 상기 피처리체의 자기 바이어스전압을 측정하는 방법으로서, 상기 정전 흡착용 전극에 인가된 직류전압을 그 크기를 변경하는 동안에, 상기 피처리체와 상기 정전 흡착용 전극 사이의 누설전류를 검출하는 공정과, 검출된 상기 누설전류에 의거해서 상기 피처리체의 자기 바이어스전압을 산출하는 공정을 구비하는 자기 바이어스 측정방법에 의하여 달성된다.
또, 이 목적은, 처리용기내에 얹어놓이고, 양자 사이에 플라즈마를 발생시키는 한 쌍의 전극과, 상기 한쌍의 전걱의 일방 전극상에 배치되고 있으며, 피처리체를 정전 흡착력에 의해서 상기 일방의 전극상에 흡착 유지하기 위한 정전 흡착용 전극을 가지는 정전 흡착수단과, 상기 정전흡착용 전극에 가변 직류전압을 인가하는 가변 직류전압 발생수단과, 상기 피처리체와 상기 정전 흡착용 전극과의 사이의 누설전류를 검출하는 누설전류 검출수단과, 상기 가변 직류전압의 전압값과 상기 누설전류의 전류치 사이의 전압/전류 특성에 의거해서 상기 피처리체의 자기 바이어스 전압을 구하는 자기 바이어스 전압 검출수단을 구비하는 자기 바이어스 측정장치에 의해서 달성된다.
또, 이 목적은, 처리용기내에 얹어놓인 한 쌍의 전극과, 상기 한 쌍의 전극 일방 전극상에 배치되어 있으며, 피처리체를 정전 흡착력에 의해서 상기 일방의 전극상에 흡착 유지하기 위한 정전 흡착용 전극을 가지는 정전 흡착수단과, 상기 정전 흡착용 전극에 가변 직류전압을 인가하는 가변 직류전압 발생수단과, 상기 피처리체와 상기 정전 흡착용 전극과의 사이의 누설전류를 검출하는 누설전류 검출수단과, 상기 가변직류전압의 전압치와 상기 누설전류의 전류치와의 사이의 전압전류 특성에 의거해서 상기 피처리체의 자기 바이어스전압을 구하는 자기 바이어스 전압검출수단과, 상기 자기 바이어스 전압에 의거하여, 상기 피처리체를 상기 일방의 전극상에 흡착 유지하기에 충분한 정전 흡착력을 얻을 수 있도록 상기 정전 흡착용 전극에 인가되는 가변 직류전압을 제어하는 전압제어수단을 구비하는 정전흡착장치에 의해서 달성된다.
본 발명의 자기 바이어스 측정방법 및 그 장치에서는, 정전 흡착용 전극에 가변 직류전압 발생수단으로부터 출력되는 가변 직류전압을 인가하고, 이 가변 직류전압의 값을 변경하면서 피처리체와 정전 흡착용 전극사이의 누설전류를 검출하여, 가변 직류전압과 누설전류의 전압전류 특성에 의거 자기 바이어스전압의 측정치를 구한다. 일반적으로 이 전압전류 특성은 자기 바이어스전압의 값을 중심으로 하는 대칭인 곡선으로서 표시된다. 이러한 사실에서, 자기 바이어스 측정방법의 제 1 형태에서는, 누설전류가 대략 0 이 될 때의 가변 직류전압의 값을 자기 바이어스전압의 측정치로 한다. 자기 바이어스 측정방법의 제 2 형태에서는, 극성이 반대이고 절대치가 같은 누설전류의 제 1 및 제 2 의 전류치가 각각 얻어질 때의 가변 전류전압의 제 1 및 제 2 의 전압치의 중간치를 자기 바이어스 전압의 측정치로 한다. 또, 자기 바이어스 측정방법의 제 3 형태에서는, 피처리체에 대하여 대략 같은 정전 흡인 특성을 가지는 제 1 및 제 2 의 정전 흡착용 전극을 얹어놓는대에 설치하고, 일반적으로 극성이 다른 누설전류(제 1 및 제 2의 누설전류)의 절대치가 대략 같아질 때의 제 1 및 제 2 의 직류전압의 각각의 전압치의 중간치를 자기 바이어스 전압의 측정치로 한다.
본 발명의 정전 흡착장치에서는, 본 발명에 의한 자기 바이어스 측정방법으로 얻어진 자기 바이어스 전압의 측정치에 의거해서, 피처리체와 정전 흡착용 전극간의 전압차가 소망하는 정전흡착력을 얻기 위한 전압차가 되도록, 정전 흡착용 전극에 소정의 가변 직류전압을 인가한다. 전압제어수단으로 정전 흡착력의 제어·조정을 하므로, 자기 바이어스 전압이 변경되어도 자동적으로 가변 직류전압을 조정하여 정전 흡착력을 설정치로 안정되게 유지할 수가 있다.
이하, 본 발명의 실시예를 도면을 참조하여 구체적으로 설명한다.
[제 1 실시예]
제 1 도 내지 제 4 도를 사용해서 본 발명의 제 1 실시예를 설명한다.
제 1 도는 본 발명의 제 1 실시예에서의 플라즈마 에칭장치의 구성을 나타내는 단면도이다. 이 플라즈마 에칭장치의 처리용기(10)는, 가령 알루미늄으로서 이루어지는, 양끝이 폐쇄된 원통형상의 챔버로서 구성되어 있다. 처리용기(10)의 측벽에는, 피처리체, 예를 들면 반도체 웨이퍼(W)를 처리용기(10)내에 반입·반출하기 위한 게이트밸브(11)가 설치되어 있다. 이 게이트 밸브(11)로 개폐를 하고, 도시하지 않은 반출입 아암을 사용하므로서, 처리용기(10)에 인접한 도시하지 않은 로드록실과 처리용기(10)와의 사이에 있어서의 피처리체 인도, 인수를 한다.
처리용기(10)의 최소한 내벽면은, 알루미늄 등의 도전성 금속으로 형성되고, 내벽면의 표면은 알루마이트처리가 되어 있다. 또, 처리용기(10) 벽면에는, 처리가스 및 플라즈마에 의한 반응 생성물이 내벽면에 부착하는 것을 방지하기 위하여 도시하지 않은 가열수단, 즉 히터가 내장되어 있으며, 가열온도, 즉 5℃~100℃의 범위에서 적절한 온도로 설정 가능하게 구성되고 있다.
처리용기(10) 저면에는, 도전성 재료로서 이루어지는 원통형상의 외부 지지틀(12)이 세워서 설치되고, 이 외부 지지틀(12) 내측에 저면을 가지는 원통형상으로, 절연성 재료로서 이루어지는 내부 지지틀(14)이 끼워져 있다. 내부 지지틀(14) 내측의 저면부에는 원주형의 지지대(16)가 설치되고, 이 지지대(16)위에 원반형상의 얹어놓는대(18)가 볼트(도시않됨)로 고정되어 있다. 지지대(16) 및 얹어놓는대(18)는, 모두 알루미늄 등의 도전성 금속에 의해서 구성되어 있다. 지지대(16) 내부에는, 냉각자케트(20)가 설치되고 있으며, 도입관(22)을 통해서 냉각자케트(20)에 공급된 냉각액이 배출관(24)을 통과해서 장치 외부로 배출되도록 되어 있다. 이에 의하여 피처리체의 온도를 예를 들면 -30~150℃로 할 수가 있다. 지지대(16) 및 얹어놓는대(18)에는, 열교환용 가스, 즉 헬륨가스를 얹어 놓는대(18)상의 반도체 웨이퍼(W)의 이면에 공급하기 위한 관통공(16a, 18a)이 형성되어 있다. 하부 전극으로서 기능하는 얹어놓는대(18)에는, 콘덴서(26)를 통해서 고주파 전원(28)이 접속되어 있다.
얹어놓는대(18) 상면에는, 원형의 정전척시트(30)가 장착되어 있으며, 이 정전척시트(30)상에 반도체 웨이퍼(W)가 얹어놓여 있다. 정전척시트(30)는, 예를 들면 폴리이미드로서 이루어지는 절연막(34)상에 정전 흡착용 전극으로서 예컨데 전해 동박으로서 된 엷은 도전막(36)을 형성하고, 또한 그 위에 저항체로서의 기능까지도 함께 가지는 유전체, 즉 SiC로서 이루어지는 박막(32)을 형성하고 있는 것이다. 이 정전척시트(30)에 있어서도, 열교환용 헬륨가스를 얹어놓는대(18)위의 반도체 웨이퍼(W)이면으로 공급하기 위한 통기구멍(30a)이 형성되어 있다. 그리고, 정전척시트(30)는, 2매의 폴리이미드필름 사이에 전해 동박을 끼워서 구성하여도 좋다.
정전척시트(30)의 도전막(36)은, 얹어놓는대(18)를 관통하는 절연피복을 가지는 도전성(38)에 전기적으로 접속되어 있으며, 이 도전선(38)은 지지대(16), 내부지지틀(14) 및 외부지지틀(12)을 관통하는 급전봉(40)과 전기적으로 접속되어 있고, 이 급전봉(40)이 처리용기(10) 외부에 설치된 코일(42) 및 전류계(44)를 통해서 가변 직류전원(46)의 출력단자에 접속되어 있다.
코일(42)은, 콘덴서(48)와 협동해서, 이 직류회로에 유도 또는 혼입한 고주파 노이즈를 제거하기 위한 하이패스필터를 구성한다. 전류계(44)는, 이 직류회로를 흐르는 전류, 즉 반도체 웨이퍼(W)(피처리체)와 정전척시트(30)의 도전막(36)(정전흡착용전극)과의 사이의 누설전류를 검출하고, 그 전류 검출치를 나타내는 누설전류 검출신호(ML)를 제어부(50)로 송신한다.
가변직류전원(46)은, 제어부(50)로부터의 전압제어신호(ES)로 규정된 임의의 직류전압(VO)을 출력할 수 있도록 구성되어 있다.
제어부(50)는, 예를 들면 마이크로콤퓨터로서 이루어지며, 뒤에 설명하는 바와 같이 본 실시예에서의 자기 바이어스전압 측정의 제어 및 정전 흡착력의 제어·조정을 한다.
얹어놓는대(18)상방에는, 가스도입실(52)이 설치되어 있다. 가스공급돤(54)을 통해서 이 가스 도입실(52)에 도입된 가스, 즉 CHF3, CF4, CO등의 처리가스 또는 N2가스와 같은 불활성 가스는, 얹어놓는대(18)와 대향하는 다공판(52a)의 여러개의 통기구멍(52b)으로부터 균일한 압력·유량으로 반도체 웨이퍼(W)를 향하여 토출 또는 분사된다. 가스도입실(52)은, 상부전극을 겸하고 있으며, 접지되어 있다. 처리용기(10)의 저면 부근의 측벽에는 배기구(56)가 형성되어 있으며, 이 배기구(56)에 배기관(58)을 통해서 예를 들면 터보 분자펌프와 같은 진공펌프(도시하지 않음)가 접속되어 있다.
그와 같은 구성의 플라즈마 에칭장치에 있어서는, 다음과 같이 하여 플라즈마 에칭처리가 행하여진다. 하부전극(얹어놓는대)(18)에 고주파전원(28)으로 부터 콘덴서(26)를 통해서 예를 들면 13.56MHz, 40MHz, 380kHz, 15kW의 고주파 전압을 인가하고, 또 배기구(54) 및 배기관(56)을 통해서 진공펌프로 처리용기(10)내를 소정의 진공도까지 배기한다. 이 상태하에서는, 가스공급관(54) 및 가스도입실(52)을 통해서 처리가스를 처리용기(10)내로 공급한다. 이에 의해서, 가스도입실(52) 바로 아래에서, 처리가스의 가스분자가 고주파 전력의 에너지에 의해서 전리되고, 플라즈마가 발생한다. 이 플라즈마중의 전자, 이온, 활성종등이 얹어놓는대(18)위의 반도체 웨이퍼(W) 표면(피처리면)에 대략 수직으로 입사하여 웨이퍼 표면의 피처리물과 화학반응을 일으킴으로써, 에칭이 행하여진다. 이때, 에칭에 의해서 기화한 반응생성물은 배기구(56)로부터 배기된다.
이와 같은 에칭이 행하여지는 동안, 정전척시트(30)의 도전막(36)에는 가변 직류전원(46)으로부터 일정한 직류전압이 인가되고, 그 직류전압에 의해서 유전체막(32)에 분극이 일어나고, 도전막(36) 상면에 정전하, 반도체 웨이퍼(W)의 이면에 부전하가 각각 유도되어, 이들 정전하 및 부전하 사이의 쿨롱의 힘에 의하여 반도체 웨이퍼(W)가 얹어놓는대(18)위에 흡착 유지된다.
또, 하부전극으로서 얹어놓는대(18)에는, 콘덴서(26)를 통해서 고주파 전원(28)으로부터 고주파전압이 인가되며, 또한 반도체 웨이퍼(W)의 바로 위에는 플라즈마가 존재하기 때문에, 반도체 웨이퍼(W)에는 자기 바이어스전압이 유기된다. 본 실시예에 의하면, 이하에 설명하는 바와 같이, 이 자기 바이어스전압을 정확하게 측정하고, 그 자기 바이어스 전압측정치에 의거하여 플라즈마에칭중에 반도체 웨이퍼(W)를 소망하는 정전 흡착력으로 얹어놓는대(18)위에 유지하기 위한 직류전압을 가변 직류전원(46)으로부터 정전척시트(30)의 도전막(36)에 인가하도록 되어 있다.
다음에, 제 2 도 및 제 4 도를 사용하여 본 실시예에 있어서의 자기 바이어스 측정방법에 관하여 설명한다. 제 2 도는, 본 실시예에 있어서의 자기 바이어스 측정에 관한 부분의 회로도이다. 정전척 시트(30)의 유전체막(32)은, 도전체와 절연체의 중간저항율(1x 108~1x 1012Ω·cm)을 가지는 SiC로서 이루어지므로, 이것을 저항체로 볼 수가 있다. 이 저항체(32)의 저항치는 상당히 크므로, 가변 직류전원(46)으로부터 도전막(36)까지의 도체(42, 40, 38등)의 저항치는 무시할 수가 있다. 또, 상부전극(52)과 반도체 웨이퍼(W)와의 사이는, 플라즈마(PR)중의 이온 전자가 이동하므로 도전성의 공간이다.
따라서, 제 2 도에 도시하는 바와 같이, 가변 직류전원(46)의 출력단자와 어스와의 사이에, 전류계(44), 저항체(유전체막)(32), 반도체 웨이퍼(W), 플라즈마(PR) 및 상부전극(52)이 직렬 접속된 전기회로가 형성되게 된다. 정상 상태에서 플라즈마(PR)내의 전압분포(전위)는 일정하게 안정되어 있으며, 반도체 웨이퍼(W)의 전위는 상부전극(52)(어스전위)에 대하여 자기 바이어스전압(VSB)에 클램프된다. 따라서, 가변직류전원(46)의 출력전압을 VO, 저항체(32)의 저항치를 R로 하고, 전류계(44)에서의 전압강하를 무시할 수 있는 것으로 하면, 이 전기회로에 흐르는 직류전류, 즉 반도체 웨이퍼(W)와 도전막(정전 흡착용 전극)(36) 사이의 누설전류 iL은 다음 공식으로 표시된다.
iL = (VO-VSB)/R … … … (1)
위 식(1)에서, 자기 바이어스전압 VSB는 일정하나, 저항체(32)의 저항치(R)는 전압(VO), 온도, 반도체 웨이퍼(W)의 이면의 상태, 즉 산화 상태 등에 의해서 변하는 값이다.
본 실시예에서는, 제어부(50)의 제어하에서 가변 직류전원(46)의 출력전압(VO)의 값을 변경시키면서 전류계(44)로 누설전류(iL)을 검출한다. 이에 의하여, VO와 iL의 절대치 ｜iL｜ 와의 사이에는, 제 3 도와 같은 전압전류 특성이 얻어진다. 이 전압전류 특성에 있어서는, VO가 VSB(자기 바이어스전압)와 대략 같을 때 ｜iL｜는 대략 0이 되고, VO와 VSB의 차(절대치)가 커짐에 따라서 ｜iL｜은 포물선 형상으로 증대한다. VO와 VSB보다도 클때 iL은 도전막(정전흡착용 전극)(36)측으로부터 반도체 웨이퍼측으로 흐르며, VO가 VSB보다도 작을 때 iL은 반대로 반도체 웨이퍼(W)측으로부터 도전막(36)측으로 흐른다.
본 실시예에서의 자기 바이어스 측정법의 제 1 형태에 의하면, VO가 VSB와 대략 같을 때 ｜iL｜가 대략 0이 된다는 상기 전압전류특성에 의거하여, ｜iL｜가 대략 0 이 되었을 때의 VO의 값을 자기 바이어스전압 VSB의 측정치로 한다.
제어부(50)에서는, 전류계(44)로부터 ｜iL｜가 대략 0의 값임을 나타내는 누설전류 검출치(ML)을 받았을 때의 가변 직류전원(46)의 출력전압(VO)의 값을 자기 바이어스전압(VSB)의 측정치로 판정한다. 제어부(50)는, 이와 같이 하여 구한 자기 바이어스전압(VSB)의 측정치 정보를 표시장치나 기록장치(도시하지 않음)로 보내어 표시 또는 기록시키는 것도 가능하다.
본 실시예에서의 자기 바이어스 측정법의 제 2형태에 의하면, 자기 바이어스전압(VSB)의 값을 중심점으로 하여 VO와 VSB의 차가 커짐에 따라서 ｜iL｜는 포물선 형상으로 증대한다고 하는 상기 전압전류 특성에 의거해서, 극성이 반대이며 절대치가 같은 누설전류(iL)의 전류치(iLa, iLb)가 얻어질 때의 VO의 값VOb, VOb의 중간치(VOa+VOb)/2를 자기 바이어스 전압(VSB)의 측정치로 한다. 이 경우, 제어부(20)에서는, VO의 각 값에 대한 iL의 측정치를 기억부(도시생략)에 넣고, 비교 연산에 의하여 극성이 반대이며 절대치가 같은 측정치(iLa, iLb)를 계산하여 내고, 이들 측정치에 각각 대응하는 VO의 값(VOa, VOb)을 계산하여 내며, 이들 전압치(VOa, VOb)로부터 자기 바이어스전압(VSB)의 측정치를 연산으로 구한다.
본 실시예에서, 제어부(50)에서는 열린 루프로 가변 직류전원(46)의 출력 전압(VO)을 제어하는데, 필요에 따라서 VO를 검출하는 전압 검출수단을 형성하여도 좋으며, 그 경우는 보다 높은 정밀도로 VO의 값을 감시 내지는 제어할 수가 있고, 보다 높은 정밀도로 자기 바이어스전압(VSB)의 측정치를 얻을 수가 있다.
그리고, 상기 자기 바이어스 측정법의 제 1 형태에서는, VO를 VSB에 근접시키면, 반도체 웨이퍼(W)와 도전막(정전흡전용 전극)(36) 사이의 인가전압(전압차)이 작아지고, 정전 흡착력이 작아진다. 반도체 웨이퍼(W)의 이면에는 열교환용의 가스가 공급되므로, 정전 흡착력이 작아지면, 열교환용 가스의 압력으로 반도체 웨이퍼(W)가 얹어놓는대(18)로부터 떨어질 염려도 있다. 따라서, 제 1 도의 플라즈마 에칭장치에 있어서, 이 자기 바이어스 측정법을 실시할 때에는, 예를 들면 더미의 반도체 웨이퍼(W)를 사용하여, 이것을 적당한 지그로 유지하는 등의 수단이 필요하다. 이점에서는, 상기 자기 바이어스 측정법의 제 2 형태에서는, VO를 VSB에 근접시키지 않고 극성이 반대이고 절대치가 같은 측정치(iLa, iLb)를 계산하여 내는 것이 가능하므로, 실제로 에칭처리를 받는 반도체 웨이퍼(W)에 대하여 자기 바이어스 전압(VSB)을 측정할 수가 있다.
본 실시예에서의 정전 흡착장치는, 제 1 도에서의 정전척시트(30), 가변 전류전원(46), 전류계(44), 제어부(50)로서 구성된다.
제어부(50)는, 상기한 바와 같은 가변 직류전원(46)의 출력전압(VO)과 전류계(44)에 의해서 검출되는 누설전류(iL)와의 사이의 전압전류특성에 의거해서 반도체 웨이퍼(W)의 자기 바이어스 전압(VSB)의 측정치를 구하는 자기 바이어스전압 검출수단으로서 기능을 할 뿐만 아니라, 다음과 같이 에칭처리시에 반도체 웨이퍼(W)를 얹어놓는대(18)상에 소망하는 정전 흡착력으로 유지하기 위한 직류전압을 도전막(정전 흡착용 전극)(36)에 부여하도록 가변 직류전원(46)을 제어하는 전압 제어수단으로서도 기능한다.
즉, 반도체 웨이퍼(W)와 도전막(정전 흡착용 전극)(36)사이에 인가전압(VF)과 정전 흡착력(F)의 사이에는 제 4 도에 도시하는 바와 같은 비례관계가 있으며, 이 관계(특성)는 이론치 또는 실험치로서 얻어진다. 제어부(50)는, 소요의 정전 흡착력(FS)이 설정되었을 때에, 이 FS에 대응한 인가전압(VF)의 값(VFS)에 상기 자기 바이어스전압(VSB)의 측정치를 가하고, 그 가산치(VFS+VSB)와 동등한 출력전압(VO)을 가변 직류전원(46)에 출력시킨다.
본 실시예에서는, 예를 들면 고주파 전원(28)의 출력이 변하여 자기 바이어스전압(VSB)이 변화한 경우에도, 제어부(50)는, 상기와 같이 하여 그 새로운 자기 바이어스전압(VSB)의 값을 측정할 수가 있으므로, 그 새로운 측정치에 의거해서 가변 직류전원(46)의 출력전압(VO)을 조정하므로서, 정전 흡착력(F)을 설정치(FS)에 안정되게 유지할 수가 있다.
[제 2 실시예]
다음에, 제 5 도 ~ 제 8 도를 사용하여 본 발명의 제 2 실시예를 설명한다. 제 5 도는, 제 2 실시예에서의 플라즈마 에칭장치의 구성을 나타내는 단면도이다. 도면중, 상기 제 1의 실시예의 것(제 1 도)과 공통되는 부분에는 동일 부호를 붙이고 그 설명은 생략한다. 상기 제 1 실시예에서의 정전 흡착용 전극은, 정전척시트(30)내의 1매의 도전막(36)으로서 구성되어 있었으나, 이 제 2 실시예에서의 정전 흡착용 전극은, 정전척시트(30)내의 면적과 동등한 병설된 2매의 도전막(36A, 36B)으로서 구성되어 있다. 이들 2매의 도전막(36A, 36B)의 형상으로서는, 예를 들면, 제 8 a도와 같은 반월형, 제 8 b도와 같은 빗모양, 혹은 링모양(도시생략)등을 열거할 수가 있다.
본 실시예에서는, 이와 같은 2매의 도전막(36A, 36B)에 정전흡착용의 직류전압을 급전하기 위하여 2개의 가변 직류전원(46A, 46B)이 형성되어 있다. 이들 가변 직류전원(46)의 출력전압(VAO, VBO)은, 전류계(44A, 44B), 하이패스필터 (42A, 48A), (42B, 48B), 급전봉(40A, 40B), 절연피복선(38A, 38B)을 통해서 도전막(36A, 36B)에 공급된다. 양 전류계(44A, 44B)는 반도체 웨이퍼(W)와 도전막(36A, 36B)사이의 누설전류를 각각 검출하여, 이들 전류 검출치를 나타내는 전류 검출신호(MLA, MLB)를 제어부(50)로 송신한다. 양 가변 직류전원(46A, 46B)은, 제어부(50)로부터의 전압제어신호(ESA, ESB)로 규정된 임의의 직류전압을 출력할 수 있도록 구성되어 있다. 제어부(50)에서는, 상기 제 1 실시예와 마찬가지로, 예를 들면 마이크로콤퓨터로서 이루어지며, 다음 설명과 같이 이 제 2 실시예에서의 자기 바이어스 전압 측정의 제어 및 정전흡착의 제어를 한다.
다음에, 제 6 도 및 제 7 도를 사용하여 제 2 의 실시예에서의 가변 직류 전원(46A)의 출력단자와 어스와의 사이에 제 1 전류계(44A), 저항체(32), 반도체 웨이퍼(W), 플라즈마(PR) 및 상부전극(52)이 직열 접속된 제 1의 전기회로가 형성됨과 동시에, 제 2의 가변 직류전원(46B)의 출력단자와 어스와의 사이에 제 2 의 전류계(44B), 저항체(32), 반도체 웨이퍼(W), 플라즈마(PR) 및 상부전극(52)이 직열 접속된 제 2의 전기회로가 형성된다. 이들 제 1 및 제 2 의 전기회로는, 각각 제 2도의 전기회로와 같은 구성으로 되어 있다. 또, 이들 제 1 및 제 2 전기회로에서의 누설전류(iAL, iBL)는, 제 2 도의 전기회로와 마찬가지로 다음식으로 표시된다.
iAL = (VAO- VSB) / R … … … …(2)
iBL = (VB0- VSB) / R … … … …(3)
상기 제 1 실시예에서의 식 (1)의 경우와 같은 원리에서, 위 식(2)에서의 VAO와 iBL의 절대치 ｜iAL｜와의 사이, 및 위 식(3)에서의 VBO와 iBL의 절대치 ｜iBL｜와의 사이에는, 제 7 도에 도시하는 바와 같은 전압전류 특성이 얻어진다. 이 전압전류 특성에 있어서는, VAO, VBO가 VSB(자기 바이어스전압)과 대략 같을 때 ｜iL｜는 대략 0이 되고, VAO, VBO가 VSB와의 차가 커짐에 따라서 ｜iL｜은 지수 함수적으로 증대한다.
본 실시예에서는, VAO, VBO의 한편(예컨데 VAO)을 정의 전압, 다른 한편(예컨데 VBO)을 부의 전압으로 하고, 양 전압의 차(VAO-VBO)를 반도체 웨이퍼(W)와 도전막 (정전 흡착용 전극)(36A, 36B) 사이의 소요 인가전압(VFS)의 2배의 값 2VFS로 유지한 채로, VAO, VBO치를 변경시키면서 누설전류(iAL, iBL)를 검출한다. 이 경우, 제 1의 누설전류(iAL)는 제 1의 도전막(정전 흡착용 전극)(36A)측으로부터 반도체 웨이퍼측으로 흐르고, 제 2의 누설전류 iBL은 반도체 웨이퍼(W)측으로부터 제 2의 도전막(정전흡착용전극)(36B)측으로 흐른다. 이와 같이 서로 반대방향으로 흐르는 제 1 및 제 2의 누설전류(iAL, iBL)의 절대치 ｜iAL｜, ｜iBL｜가 같아지도록, VAO, iBL의 값을 조정한다.
｜iAL｜, ｜iBL｜가 같아질 때의 VAO, VBL의 값을 각각 VAOP, VBOP로 하면, 제 7 도의 전압전류 특성에서 VSB는 VAOP와 VBOP사이의 중간점에 위치하므로, VAOP, VBOP의 중간치(VAOP-VBOP)/2를 자기 바이어스전압 VSB의 측정치로 할 수가 있다. 이와 같이, 본 실시예에서는, 제어부(50)의 제어하에서, 제 1 및 제 2의 가변 직류전원(46A, 46B)으로부터 제 1 및 제 2의 도전막(정전 흡착용 전극)(36A, 36B)에 인가되는 가변직류전압(VAO,VBO)의 전압치와 전류계(44A, 44B)에 의해서 검지되는 제 1 및 제 2의 누설전류(iAL, iBL)의 전류치 (절대치 ｜iAL｜,｜iBL｜와의 사이의 전압전류 특성에 의거하여 자기 바이어스전압(VSB)의 측정치를 구한다.
본 실시예에 의하면, 가변 직류전원(46A, 46B)의 출력전압을 자기 바이어스전압(VSB)에 근접시키지 않고, 자기 바이어스전압(VSB)의 측정치를 얻을 수가 있으므로, 실제로 에칭가공을 받는 반도체 웨이퍼(W)에 대하여 자기 바이어스전압 측정을 할 수가 있다.
또, 본 실시예에서는, 상기와 같이 (VAOP- VBOP) = 2VFS의 조건하에
｜iAL｜, ｜iBL｜가 같아질 때의 VAO, VBL의 값 VAOP, VBOP를 계산하여 내므로, (VAOP- VBOP) = VFS, (VSB- VBOP) = VFS가 성립된다. 이 사실은, 자기 바이어스전압 VSB의 측정치를 구하기 위한 가변 직류전압 VAO, VBO의 가변 조정이 완료한 시점에서, 반도체 웨이퍼(W)와 제 1 도전막(정전 흡착용 전극)(36A)과의 사이, 및 반도체 웨이퍼(W)와 제 2 도전막(정전 흡착용 전극)(36B)와의 사이 쌍방에 소요 정전 흡착력(FS)을 얻기 위한 소요 전압차(VFS)가 부여됨을 의미한다. 이 경우, 반도체 웨이퍼(W)와 제 1 도전막(정전 흡착용전극)(36A)와의 사이에서는, 반도체 웨이퍼(W)측에 부전하가 유도되고, 제 1 도전막(36A)측에 정의 전하가 유도된다. 또, 반도체 웨이퍼(W)와 제 2 도전막(정전 흡착용전극)(36B)과의 사이에서는, 반도체 웨이퍼(W)측에 정전하가 유도되고, 제 2 도전막(36A) 측에 부의 전하가 유도된다.
이와 같이, 본 실시예에서는, 자기 바이어스 전압 측정의 조정과 정전 흡착력의 조정을 동시에 할 수가 있다. 따라서, 가령 고주파 전원(28)의 출력이 변하여 자기 바이어스전압(VSB)이 변화한 경우에도, 이 새로운 자기 바이어스전압(VSB)의 값을 측정함과 동시에 가변 직류전원(46A, 46B)의 출력전압(VAO, VBO)을 조정하여 정전 흡착력(F)을 설정치(FS)로 안전하게 유지할 수가 있다. 그리고, 본 실시예에서의 자기 바이어스 전압측정 및 정전 흡착력의 제어·조정 및 연산은 제어부(50)에 의해서 행하여진다.
[제 3 실시예]
통상, 피처리체, 즉 반도체 웨이퍼를 정전기력으로 흡착 유지하는 정전척시트로부터 이탈시킬 때, 플라즈마를 정지하고, 정전척시트와 반도체 웨이퍼 자체에 대전한 잔류전하를 제전하기 위하여, 반도체 웨이퍼의 이면에 전기적으로 접지된 도전성 재료로서 이루어지는 핀을 접촉시키고, 반도체 웨이퍼 표면에 대전한 잔류전하를 제전함과 동시에, 정전척시트에 대전한 잔류전하도 반도체 웨이퍼를 통해서 제전하고 있다.
그러나, 플라즈마를 정지한 후, 반도체 웨이퍼의 이면에 전기적으로 접지된 도전성의 핀을 접촉시키는 수단에 있어서는 반도체 웨이퍼의 이면에 핀을 점접촉시키기 때문에, 한번 핀을 접촉시키는 것만으로는 반도체 웨이퍼 자체에 대전한 잔류 전하 및 정전척의 반도체 웨이퍼 유지부에 대전한 잔류 전하를 보다 더 완전하게는 제전할 수가 없고, 반도체 웨이퍼의 이면에 몇 번 핀을 접촉시킬 필요가 있어, 이 핀의 접촉에 의하여 반도체 웨이퍼의 이면을 손상시켜 버린다는 문제가 있다.
또한 반도체 웨이퍼 자체에 대전한 잔류 전하 및 정전 척 시트에 대전한 잔류 전하를 보다 완전하게 제전하고 있지 않으면 반도체 웨이퍼를 핀에 의해서 정전 척 시트로부터 이탈시킬 때, 반도체 웨이퍼를 이면으로부터 들어 올리는 핀이 정전 척 시트로부터 상승시, 핀이 접촉하고 있지 않은 부분, 즉 반도체 웨이퍼 이면의 둘레 가장자리부가 잔류 전하에 의해서 흡착된 채로 그대로 상태가 되어 반도체 웨이퍼 자체가 휘며, 또한 핀을 상승시키면, 반도체 웨이퍼의 둘레 가장자리부가 정전 척 시트로부터 이탈하고, 이 순간 휨의 반동으로 반도체 웨이퍼가 튀어서 처리실 벽등과 충돌하여 반도체 웨이퍼 자체가 파손된다는 문제가 있다.
또, 반도체 웨이퍼의 표면에 절연막, 즉, 자연 산화막등의 산화막이 형성되어 있는 경우, 이 절연막 표면에 대전한 잔류전하는 전기적으로 접지된 도전성의 핀을 접촉하여도 이 핀이 접촉하지 않은 부분은 절연막에서 전기적으로 차단되므로, 절연막의 표면에 대전한 잔류 전하를 전면에 걸쳐 제전할 수가 없다는 문제가 있다.
본 실시예에서는 피처리체의 자기 바이어스를 측정함과 동시에, 피처리체를 정전기력으로 흡착유지하는 정전척 시트에 대해서 수평상태를 유지한 채로(피처리체에 휨을 발생시키지 않고), 정전척시트로부터 피처리체를 이탈시킬 수 있는 방법을 제공한다. 즉, 플라즈마의 생성중에 정전척 시트에 인가하는 인가전압을 정지하고, 그 플라즈마의 생성중에 이탈수단에 의해서 피처리체를 정전척시트로부터 이탈시키는 방법이다.
이 방법에 의하며, 플라즈마 생성중에 정전척시트로부터 피처리체를 이탈시키므로, 플라주마 내의 이온 또는 전자가 피처리체와 척 시트의 사이에도 들어가고 잔류전하가 부인 경우, 이온에 의해서 중화되며, 또, 잔류전하가 정인 경우, 전자에 의해서 중화되어 정전척시트 또는 피처리체에 대전하는 잔류전하를 보다 확실하게 또한 단시간에 제전할 수가 있다.
제 9 도는 제 3 실시예에서의 플라즈마 에칭장치의 구성을 나타내는 단면도이다. 도면중, 상기 제 1 실시예의 것(제 1 도)과 공통되는 부분에는 동일 부호를 붙여서 그 설명은 생략한다.
정전척시트(30)의 도전막(36)에는 도전막(36)에 200V~3kV의 전압을 공급하기 위한 급전봉(60)이 전기적으로 접속되며, 이 급전봉(60)은 처리용기(10)의 저면에 기밀하게 또한 절연 상태로 관통되고, 고압전원(62)에 전환수단, 즉 전자스위치(61)를 통해서 전기적으로 접속되고 있다. 또, 이 전자스위치(61)는 제어부(63)의 제어신호에 의하여 온 또는 오프되도록 구성되어 있다.
또, 제 10 도에 도시하는 바와 같이, 지지대(16), 하부전극인 얹어놓는대(18), 정전척시트(30), 및 처리용기(10)의 저면을 관통하는 관통구멍(70)이 여러개 즉, 3개 형성되어 있으며, 이 관통구멍(70)의 내부에는 도전성 재료로서 이루어지며, 인덕턴스(72)를 통해서 전기적으로 접지된 핀(71)이 설치되어 있다. 또한 이 핀(71)은 절연재료, 즉 세라믹스(73)를 통해서 핀 지지대(74)에 각각 고정되어 있다. 이 핀 지지대(74)의 둘레 가장자리부와 처리용기(10)의 저면에는 이 처리용기(10)와 핀 지지대(74)와의 사이를 기밀하게 함과 동시에, 신축가능한 벨로우즈(76)가 설치되어 있다.
또, 핀 지지대(74)는 이 핀 지지대(74)를 상하작동시키므로서 핀(71)을 상하 작동시키기 위한 승강수단, 즉 에어실린더(75)에 접속되며, 이 에어실린더(75)의 상하작동에 의하여 핀(71)이 상하이동하고, 반도체 웨이퍼(W)를 정전척시트(30)의 유지면(77)에 재치하거나 또는 유지면(77)으로부터 이탈시키도록 구성되어 있다.
다음에, 이와 같이 구성된 플라즈마 에칭장치에 있어서, 반도체 웨이퍼(W)를 정전력으로 흡착 유지하는 정전척시트(30)로부터 이탈하는 경우에 관해서 설명한다. 그리고, 반도체 웨이퍼의 플라즈마 처리 및 자기 바이어스 측정은 제 1 실시예와 같이 행하여지므로 설명은 생략한다.
반도체 웨이퍼를 정전척시트(30)상에 재치하는 경우, 핀(71)을 에어실린더(75)로 하강시키고, 정전척시트(30)의 유지면(77)에 반도체 웨이퍼(W)를 재치한다. 이 경우, 사전에 스위치(61)를 닫고, 정전척시트(30)의 도전막(36)에 고전압을 급전하여 둔다. 이에 의하여 반도체 웨이퍼(W)의 표면에는 제 11 도와 같이 마이너스 전하(80)가 대전되고, 정전척시트(30)의 유지면(77)에는 플러스의 전하(81)가 대전되며, 이 플러스 전하(80) 및 마이너스의 전하(81)에 의하여 정전 흡착력이 생기고, 이 정전 흡착력으로 반도체 웨이퍼(W)는 정전척시트(30)의 유지면(77)에 흡착유지된다.
다음에, 가스공급관(54)으로부터 처리가스를 공급하고, 통기구멍(52b)로부터 처리용기(10)내로 처리가스를 도입하여 처리용기(10)내의 압력을 설정치, 즉 10mTorr~10Torr로 안정시키고, 도시하지 않은 열교환용 매체 공급로로부터 반도체 웨이퍼(W)의 이면에 전체면에 헬륨가스를 공급한다.
다음에, 고주파전원(28)으로부터 고주파 전력, 즉, 500W~2kW를 하부전극(18)에 인가하고, 상부전극과 반도체 웨이퍼(W) 사이에 플라즈마를 발생시켜 이 플라즈마로 반도체 웨이퍼(W)를 에칭 처리한다. 또, 이 플라즈마의 발생에 따라 반도체 웨이퍼(W)는 의사 접지되므로, 반도체 웨이퍼(W)의 정전척시트(30)의 유지면(77)에 흡착되는 흡착력은 강하게 된다.
다음에, 반도체 웨이퍼(W)를 정전척 시트(30)의 유지면(77)으로부터 이탈 시키는 경우, 고주파전원(28)의 인가전력을 반도체 웨이퍼(W)가 대략 에칭처리되지 않는 인가전력, 즉 80W이하로 한 다음, 열교환용 매체공급로로부터 반도체 웨이퍼(W)의 이면 전체면으로 공급하고 있던 헬륨가스의 공급을 정지하고, 스위치(61)를 개방함으로써 정전척시트(30)의도전막(36)에 대한 고전압 인가를 차단한다.
또한 제 11 도와 같이 앞서 설명한 반도체 웨이퍼(W)가 에칭 진행하지 않는 인가전력으로 생성되는 플라즈마 내의 이온, 즉, 처리가스가 CO인 경우, CO+, 또는 전자가 반도체 웨이퍼(W)와 정전척시트(30)의 유지면(77)과의 사이로 들어가 반도체 웨이퍼(W)의 둘레 가장자리부로부터 반도체 웨이퍼(W)의 표면에 대전하는 마이너스의 잔류전하(80)는 이온에 의하여 또, 정전척시트(30)의 유지면(77)에 대전하는 플러스의 잔류전하(81)는 전자로부터 반도체 웨이퍼(W)의 중심을 향해서 중화(제전)하여 간다.
이 중화의 진행과 함께, 핀(71)을 에어실린더(75)로 상승시키고, 반도체 웨이퍼(W)를 상승시키며, 반도체 웨이퍼(W)와 정전척시트(30)의 유지면(77)과의 사이에 플라즈마 내의 이온 또는 전자를 보다 더 작용시켜, 반도체 웨이퍼(W)의 표면과 정전척시트(30)의 유지면(77)에 잔류하는 잔류전하의 중화(제전)를 가속하여서 반도체 웨이퍼(W)를 정전척시트(30)의 유지면(77)으로부터 이탈시킨다.
이와 같이 반도체 웨이퍼(W)에 대전한 잔류전하 및 정전척시트(30)의 유지면(77)에 대전한 잔류전하가 반도체 웨이퍼(W)의 둘레 가장자리부로부터 반도체 웨이퍼(W)의 중심부를 향해서 플라즈마 내의 이온 또는 전자에 의해서 중화되어서 반도체 웨이퍼(W)를 핀(71)에 의하여 정전척시트(30)의 유지면(77)으로부터 이탈시키므로, 반도체 웨이퍼(W)를 이면으로부터 들어올리는 핀(71)이 정전척시트(30)의 유지면(77)으로부터 상승하여서 반도체 웨이퍼(W)의 이면 둘레 가장자리부가 잔류전하에 의하여 흡착되어 있지 않으며, 반도체 웨이퍼(W) 자체가 휘지 않고, 보다 수평 상태를 유지하면서 반도체 웨이퍼(W)를 정전척시트(30)의 유지면(77)으로부터 이탈시킬 수가 있다.
또, 이 경우, 반도체 웨이퍼(W)에 대전한 잔류전하 및 정전척시트(30)의 유지면(77)에 대전한 잔류전하를 전체면에 걸쳐서 균일하게 제전할 수가 있다. 또한 더욱이, 플라즈마 생성중에 피처리체의 잔류전하가 피처리체를 이탈시킬 때, 플라즈마 영역을 통과해서 상부전극등으로도 도피하므로, 보다 많은 잔류전하를 제전할 수가 있다.
상술한 바와 같이 본 발명의 자기 바이어스 측정방법 및 그 장치에 의하면 정전 흡착용 전극에 인가하는 직류전압의 값을 변경시키면서, 피처리체와 정전 흡착용 전극 사이의 누설전류를 검출하고, 인가 직류전압과 누설전류의 전압특성에 의거하여 자기 바이어스 전압의 측정치를 구하도록 하였으므로 오차가 적은 정밀도 높은 바이어스 전압 측정치를 단시간에 용이하게 얻을 수가 있다.
또, 본 발명의 정전 흡착장치에 의하면, 자기 바이어스 전압의 측정치에 의거해서 피처리체와 정전 흡착용 전극 사이의 전압차가 소망하는 정전 흡착력을 얻기 위한 전극 사이의 전압차가 소망하는 정전 흡착력을 얻기 위한 전압차가 되도록 정전 흡착용 전극에 소정의 가변 직류전압을 인가하도록 하였으므로, 자기 바이어스 전압이 변하여도 정전 흡착력을 설정치로 안정되게 유지할 수가 있다.
이상 적절한 실시예에 관해서 설명하였는데, 본 발명은 상기와 같은 실시예에 한정되는 것은 아니며, 그 기술적 사상의 범위 내에서 여러가지로 변형 변경이 가능하다. 예를 들면 정전 흡착용 전극은 유전성과 누전성을 함께 가지는 막 또는 판을 통해서 피처리체와 대향 배치되는 것이 가하며, 그 형상·구조·사이즈를 임의로 선택하는 것이 가능하다. 따라서, 정전척시트 이외의 구성에서도 본 발명을 적용할 수가 있다.
또, 상기 제 2 실시예에서는 제 1 및 제 2 의 도전막(정전 흡착용 전극)(36A, 36B)을 정전척시트(30)내의 동일 평면 내에서 대략 동일 면적에 병설 배치하였으나, 예를 들면, 제 1 및 제 2 의 정전 흡착용 전극의 형상 내지는 사이즈가 달라도 거기에 맞추어서 피처리체에 대한 양 전극의 거리(간격)를 다르게 하므로서 동등한 정전 흡착 특성을 얻는 것이 가능하다.
또, 전류계(44, 44A, 44B) 및 가변 직류전원(46, 46A, 46B) 회로구성 및 제어부(50)의 회로구성·소프트웨어도 임의로 변형·변경이 가능하다.
또, 제어부(50)를 설치하지 않고, 전류계(44, 44A, 44B)의 측정치를 표시시키고, 작업원이 그 전류측정치를 보면서, 매뉴얼 조작으로 가변 직류전원(46, 46A, 46B)의 출력전압을 가변 조정하도록 하여도 좋다.
또, 상기 실시예에서는 플라즈마 에칭장치에 관하여 설명하고 있으나, 본 발명은 플라즈마 CVD 장치 등의 다른 플라즈마 처리장치에도 적용 가능하며, 또 반도체 웨이퍼(W)이외의 피처리체, 즉 LCD기판에도 적용가능하다.

Claims (11)

  1. 처리용기 내에 얹어놓인 한쌍의 전극 사이에 플라즈마를 발생시켜서 상기 한쌍의 전극의 한쪽 전극상에 적어도 하나의 정전 흡착용 전극을 가지는 정전 흡착수단을 통하여, 얹어놓인 피처리체에 플라즈마 처리를 할 때에, 상기 처리체의 자기 바이어스를 측정하는 방법으로서, 상기 정전흡착용 전극에 인가된 직류전압을 그 크기를 변경하는 동안에, 피처리체와 상기 정전 흡착용 전극 사이의 누설 전류를 검출하는 공정과, 검출된 상기 누설전류에 의거해서 상기 피처리체의 자기 바이어스 전압을 산출하는 공정을 구비하는 자기 바이어스 측정방법.
  2. 제1항에 있어서, 상기 피처리체의 자기 바이어스 전압을 산출하는 공정에서 상기 누설전류의 값이 대략 0 이 될 때의 상기 직류전압의 값을 상기 자기 바이어스 전압의 값으로 하는 방법.
  3. 제1항에 있어서, 상기 피처리체의 자기 바이어스 전압을 산출하는 공정에서 극성은 반대이고 절대치는 같은 상기 누설 전류의 제 1 및 제 2 의 전류치가 각각 얻어질 때의 상기 직류전압의 제 1 및 제 2 의 전압치의 대략 중간 수치를 상기 자기 바이어스 전압의 값으로 하는 방법.
  4. 제1항에 있어서, 피처리체와 정전흡착용 전극 사이의 전압차가, 자기 바이어스 전압의 값에 의거하여, 상기 피처리체를 상기 정전 흡착 유지 수단에 흡착유지시키기 위한 정전 흡착력을 얻기에 충분한 상기 피처리체와 상기 정전 흡착용 전극과의 사이의 전압차가 되도록, 상기 정전 흡착용 전극에 직류전압을 인가하는 방법.
  5. 제1항에 있어서, 상기 정전 흡착용 전극이 2개이며, 한쪽의 상기 정전 흡착용 전극과 상기 피처리체와의 사이에 흐르는 누설전류의 극성과, 다른쪽의 상기 정전 흡착용 전극과 상기 피처리체와의 사이에 흐르는 누설전류의 극성이 상이하도록 각각의 상기 정전 흡착용 전극에 직류전압을 그 크기를 변화시키면서 인가하여 상기 피처리체와 각각 상기 정전 흡착용 전극 사이의 흐르는 2개의 누설전류를 검출하는 방법.
  6. 처리용기 내에 얹어놓인 한쌍의 전극 사이에 플라즈마를 발생시켜서 상기 한쌍의 전극의 한쪽 전극상에 적어도 하나의 정전 흡착용 전극을 가지는 정전 흡착수단을 통하여, 얹어놓인 피처리체에 플라즈마 처리를 할 때에, 상기 처리체의 자기 바이어스를 측정하는 방법으로서, 두 개의 흡착전극 중 한쪽의 전극과 피처리체 사이에 흐르는 누설전류의 극성이 두 개의 흡착전극 중 다른 한쪽의 전극과 피처리체 사이에 흐르는 누설전류의 극성과 다르게 하기 위하여 각각의 두 개의 정전 흡착용 전극에 인가되는 직류전압을 변화시키는 동안에 피처리체와 각각의 두 개의 정전흡착용 전극 사이에 흐르는 누설전류를 검출하는 공정, 및 검출된 누설전류에 의거하여, 피처리체의 자기바이어스 전압을 연산하는 공정을 구비하며, 2개의 누설전류의 절대치가 대략 서로 같아질 때에 구해진 전압값간의 중간치가 자기바이어스 전압값으로 되는 것을 특징으로 하는 자기 바이어스 측정방법.
  7. 처리용기내에 얹어놓이는 한 쌍의 전극과, 상기 한쌍의 전극의 한쪽의 전극상에 배치되어 있으며, 피처리체를 정전 흡착력에 의해서 상기 한쪽의 전극 상에 흡착 유지하기 위한 정전 흡착용 전극을 가지는 정전 흡착수단과, 상기 정전흡착용 전극에 가변 직류전압을 인가하는 가변 직류전압 발생수단과, 상기 피처리체와 상기 정전 흡착용 전극과의 사이의 누설전류를 검출하는 누설전류 검출수단, 및 가변 직류전압의 전압값과 상기 누설전류의 전류치 사이의 전류/전압 특성에 의거해서 상기 피처리체의 자기 바이어스 전압을 구하는 자기 바이어스 전압 검출수단을 구비하는 자기 바이어스 측정장치.
  8. 처리용기내에 얹어놓이는 한 쌍의 전극과, 상기 한쌍의 전극의 한쪽 전극상에 배치되어 있으며, 피처리체를 정전 흡착력에 의해서 상기 한쪽의 전극 상에 흡착 유지하기 위한 정전 흡착용 전극을 가지는 정전 흡착수단과, 상기 정전흡착용 전극에 가변 직류전압을 인가하는 가변 직류전압 발생수단과, 상기 피처리체와 상기 정전 흡착용 전극과의 사이의 누설전류를 검출하는 누설전류 검출수단과, 상기 가변 직류전압의 전압치와 상기 누설전류의 전류치와의 사이의 전압 전류 특성에 의거해서 상기 피처리체의 자기 바이어스 전압을 구하는 자기 바이어스 전압 검출수단과, 상기 자기 바이어스 전압에 의거하여, 상기 피처리체를 상기 한쪽의 전극상에 흡착 유지하기에 충분한 정전 흡착력을 얻을 수 있도록 상기 정전 흡착용 전극에 인가되는 가변 직류전압을 제어하는 전압제어수단을 구비하는 정전흡착장치.
  9. 제8항에 있어서, 상기 전압제어수단은, 상기 자기바이어스 전압의 값과, 상기 피처리체를 상기 한쪽의 전극상에 흡착유지하기에 충분한 정전흡착력이 얻어지도록 상기 피처리체와 상기 정전흡착용 전극사이의 전압의 값과의 합 또는 차의 값과 거의 같은 전압을 상기 피처리체의 처리시에 상기 정전흡착용 전극에 인가하도록 상기 가변직류전압을 제어하는 장치.
  10. 제8항에 있어서, 상기 정전흡착용 전극이 2개이며, 각각의 상기 정전흡착용 전극에 가변직류전압 검출수단 및 누설전류 검출수단이 접속되어 있는 장치.
  11. 처리용기내에 얹어놓이는 한 쌍의 전극과, 한쌍의 전극의 한쪽 전극상에 배치되어 있으며, 피처리체를 정전 흡착력에 의하여 한쪽의 전극 상에 흡착 유지하기 위한 두 개의 정전흡착용 전극을 가지는 정전 흡착수단과, 각각의 정전흡착용 전극에 가변 직류전압을 인가하기 위한 가변 직류전압 발생수단과, 각각의 정전 흡착용 전극에 접속되는 가변 직류전압 검출수단과, 피처리체와 각각의 정전흡착용 전극 사이에 흐르는 2개의 누설전류를 검출하기 위한 각각의 흡착용 전극에 연결되는 누설전류 검출수단과, 가변 직류전압의 전압치와 검출된 누설전류의 전류치와의 사이의 전류전압특성에 의거해서 피처리체의 자기 바이어스 전압을 구하기 위한 자기 바이어스 전압검출수단, 및 자기 바이어스 전압에 의거하여, 피처리체를 한쪽 흡착용 전극 상에 흡착 유지하기에 충분한 정전 흡착력을 얻기에 필요한 각각의 흡착용 전극과 피처리체 사이의 전압차의 값을 가변 직류전압이 두배로 유지하고, 누설전류 검출수단에 의하여 검출된 누설전류의 절대치가 거의 같아지도록 각각의 정전 흡착용 전극에 인가하는 가변 직류전압을 제어하기 위한 전압 제어수단을 구비하는 정전흡착장치.
KR1019940010382A 1993-05-12 1994-05-12 자기 바이어스 측정방법 및 그 장치와 정전 흡착장치 KR100281935B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13385693A JP3306677B2 (ja) 1993-05-12 1993-05-12 自己バイアス測定方法及び装置並びに静電吸着装置
JP93-133856 1993-05-12
JP13915393A JP3315197B2 (ja) 1993-05-17 1993-05-17 プラズマ処理方法
JP93-139153 1993-05-17

Publications (2)

Publication Number Publication Date
KR940027054A KR940027054A (ko) 1994-12-10
KR100281935B1 true KR100281935B1 (ko) 2001-03-02

Family

ID=26468107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010382A KR100281935B1 (ko) 1993-05-12 1994-05-12 자기 바이어스 측정방법 및 그 장치와 정전 흡착장치

Country Status (3)

Country Link
US (1) US5557215A (ko)
KR (1) KR100281935B1 (ko)
TW (1) TW257872B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064507A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 정전 척과 그의 제조방법
KR100757528B1 (ko) 2005-01-28 2007-09-11 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리방법 및 플라즈마처리장치
KR100918634B1 (ko) * 2002-12-04 2009-09-25 시바우라 메카트로닉스 가부시키가이샤 정전 흡착 장치 및 접합 장치

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5997962A (en) * 1995-06-30 1999-12-07 Tokyo Electron Limited Plasma process utilizing an electrostatic chuck
US6181555B1 (en) 1995-09-29 2001-01-30 Intel Corporation Cooling system for integrated circuit chips in a portable computer
US5847918A (en) * 1995-09-29 1998-12-08 Lam Research Corporation Electrostatic clamping method and apparatus for dielectric workpieces in vacuum processors
US5835333A (en) * 1995-10-30 1998-11-10 Lam Research Corporation Negative offset bipolar electrostatic chucks
JP3163973B2 (ja) * 1996-03-26 2001-05-08 日本電気株式会社 半導体ウエハ・チャック装置及び半導体ウエハの剥離方法
US5812361A (en) * 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
US5708250A (en) * 1996-03-29 1998-01-13 Lam Resarch Corporation Voltage controller for electrostatic chuck of vacuum plasma processors
US5737175A (en) * 1996-06-19 1998-04-07 Lam Research Corporation Bias-tracking D.C. power circuit for an electrostatic chuck
US5793192A (en) * 1996-06-28 1998-08-11 Lam Research Corporation Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
US5737177A (en) * 1996-10-17 1998-04-07 Applied Materials, Inc. Apparatus and method for actively controlling the DC potential of a cathode pedestal
US5904779A (en) * 1996-12-19 1999-05-18 Lam Research Corporation Wafer electrical discharge control by wafer lifter system
US6529362B2 (en) 1997-03-06 2003-03-04 Applied Materials Inc. Monocrystalline ceramic electrostatic chuck
US5835335A (en) * 1997-03-26 1998-11-10 Lam Research Corporation Unbalanced bipolar electrostatic chuck power supplies and methods thereof
US6255601B1 (en) * 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US5894400A (en) * 1997-05-29 1999-04-13 Wj Semiconductor Equipment Group, Inc. Method and apparatus for clamping a substrate
US6356097B1 (en) 1997-06-20 2002-03-12 Applied Materials, Inc. Capacitive probe for in situ measurement of wafer DC bias voltage
US5942889A (en) * 1997-06-20 1999-08-24 Applied Materials, Inc. Capacitive probe for in situ measurement of wafer DC bias voltage
US5933314A (en) * 1997-06-27 1999-08-03 Lam Research Corp. Method and an apparatus for offsetting plasma bias voltage in bi-polar electro-static chucks
US6744346B1 (en) 1998-02-27 2004-06-01 Micron Technology, Inc. Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece
JPH11260897A (ja) * 1998-03-12 1999-09-24 Matsushita Electric Ind Co Ltd 基板の取り扱い方法と装置、それに用いる吸着検査方法、装置
US5886865A (en) * 1998-03-17 1999-03-23 Applied Materials, Inc. Method and apparatus for predicting failure of an eletrostatic chuck
US6198616B1 (en) * 1998-04-03 2001-03-06 Applied Materials, Inc. Method and apparatus for supplying a chucking voltage to an electrostatic chuck within a semiconductor wafer processing system
WO1999060613A2 (en) * 1998-05-21 1999-11-25 Applied Materials, Inc. Method and apparatus for minimizing plasma destabilization within a semiconductor wafer processing system
US6967497B1 (en) * 1998-08-21 2005-11-22 Micron Technology, Inc. Wafer processing apparatuses and electronic device workpiece processing apparatuses
US6125025A (en) * 1998-09-30 2000-09-26 Lam Research Corporation Electrostatic dechucking method and apparatus for dielectric workpieces in vacuum processors
US6790375B1 (en) * 1998-09-30 2004-09-14 Lam Research Corporation Dechucking method and apparatus for workpieces in vacuum processors
US6965506B2 (en) * 1998-09-30 2005-11-15 Lam Research Corporation System and method for dechucking a workpiece from an electrostatic chuck
US6228278B1 (en) * 1998-09-30 2001-05-08 Lam Research Corporation Methods and apparatus for determining an etch endpoint in a plasma processing system
US6361645B1 (en) * 1998-10-08 2002-03-26 Lam Research Corporation Method and device for compensating wafer bias in a plasma processing chamber
JP2000258495A (ja) 1999-03-12 2000-09-22 Oki Electric Ind Co Ltd 半導体デバイス試験装置
US6430022B2 (en) * 1999-04-19 2002-08-06 Applied Materials, Inc. Method and apparatus for controlling chucking force in an electrostatic
JP4394778B2 (ja) * 1999-09-22 2010-01-06 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
US6409896B2 (en) 1999-12-01 2002-06-25 Applied Materials, Inc. Method and apparatus for semiconductor wafer process monitoring
JP4590031B2 (ja) * 2000-07-26 2010-12-01 東京エレクトロン株式会社 被処理体の載置機構
US6441606B1 (en) * 2000-10-17 2002-08-27 Micron Technology, Inc. Dual zone wafer test apparatus
JP2002203837A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp プラズマ処理方法および装置並びに半導体装置の製造方法
WO2002059954A1 (fr) * 2001-01-25 2002-08-01 Tokyo Electron Limited Appareil de gravure par plasma et procede de gravure par plasma
KR100765539B1 (ko) * 2001-05-18 2007-10-10 엘지.필립스 엘시디 주식회사 화학기상 증착장비
US6714033B1 (en) * 2001-07-11 2004-03-30 Lam Research Corporation Probe for direct wafer potential measurements
US6827987B2 (en) * 2001-07-27 2004-12-07 Applied Materials, Inc. Method of reducing an electrostatic charge on a substrate during a PECVD process
US6853953B2 (en) 2001-08-07 2005-02-08 Tokyo Electron Limited Method for characterizing the performance of an electrostatic chuck
DE10151441B4 (de) * 2001-10-18 2015-08-20 Infineon Technologies Ag Anordnung und Verfahren zur Aufnahme und zum Bearbeiten eines dünnen Wafers
JP2003233080A (ja) * 2002-02-05 2003-08-22 Lg Phillips Lcd Co Ltd 合着装置及びこれを用いた液晶表示装置の製造方法
US6677167B2 (en) * 2002-03-04 2004-01-13 Hitachi High-Technologies Corporation Wafer processing apparatus and a wafer stage and a wafer processing method
TWI304158B (en) * 2003-01-15 2008-12-11 Asml Netherlands Bv Detection assembly and lithographic projection apparatus provided with such a detection assembly
JP4387125B2 (ja) * 2003-06-09 2009-12-16 東京エレクトロン株式会社 検査方法及び検査装置
JP4416569B2 (ja) * 2004-05-24 2010-02-17 キヤノン株式会社 堆積膜形成方法および堆積膜形成装置
JP2006100763A (ja) * 2004-09-06 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法及び接合装置
US7323116B2 (en) * 2004-09-27 2008-01-29 Lam Research Corporation Methods and apparatus for monitoring a process in a plasma processing system by measuring self-bias voltage
US7304490B2 (en) * 2004-11-05 2007-12-04 Solid State Measurements, Inc. In-situ wafer and probe desorption using closed loop heating
KR100584189B1 (ko) * 2005-03-16 2006-05-29 동경 엘렉트론 주식회사 기판가열기능을 구비한 기판 탑재 기구 및 기판 처리 장치
JP2007048986A (ja) * 2005-08-10 2007-02-22 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
US20070034957A1 (en) * 2005-08-12 2007-02-15 Wagner Richard J Electrostatic foot for non-permanent attachment
JP5094002B2 (ja) * 2005-09-06 2012-12-12 ルネサスエレクトロニクス株式会社 プラズマ処理装置およびその異常放電抑止方法
CN100362644C (zh) * 2005-12-07 2008-01-16 北京北方微电子基地设备工艺研究中心有限责任公司 静电卡盘
JP4986459B2 (ja) * 2006-01-24 2012-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4657949B2 (ja) * 2006-03-01 2011-03-23 株式会社日立ハイテクノロジーズ エッチング処理装置および自己バイアス電圧測定方法ならびにエッチング処理装置の監視方法
JP4935149B2 (ja) * 2006-03-30 2012-05-23 東京エレクトロン株式会社 プラズマ処理用の電極板及びプラズマ処理装置
KR101394337B1 (ko) * 2006-08-30 2014-05-13 엘아이지에이디피 주식회사 정전척
US20080084650A1 (en) * 2006-10-04 2008-04-10 Applied Materials, Inc. Apparatus and method for substrate clamping in a plasma chamber
US7566887B2 (en) * 2007-01-03 2009-07-28 Axcelis Technologies Inc. Method of reducing particle contamination for ion implanters
JP5160112B2 (ja) * 2007-03-19 2013-03-13 東京エレクトロン株式会社 処理装置内構造体、プラズマ処理装置内構造体及びプラズマ処理装置
KR100884635B1 (ko) * 2007-08-23 2009-02-23 주식회사 세미위즈 방전기능이 구비된 정전기척
TWI475594B (zh) 2008-05-19 2015-03-01 Entegris Inc 靜電夾頭
JP5361457B2 (ja) * 2009-03-06 2013-12-04 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理装置用の電極
JP5683822B2 (ja) * 2009-03-06 2015-03-11 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理装置用の電極
WO2010132640A2 (en) 2009-05-15 2010-11-18 Entegris, Inc. Electrostatic chuck with polymer protrusions
US8861170B2 (en) 2009-05-15 2014-10-14 Entegris, Inc. Electrostatic chuck with photo-patternable soft protrusion contact surface
US9299539B2 (en) * 2009-08-21 2016-03-29 Lam Research Corporation Method and apparatus for measuring wafer bias potential
CN105196094B (zh) 2010-05-28 2018-01-26 恩特格林斯公司 高表面电阻率静电吸盘
US8840754B2 (en) * 2010-09-17 2014-09-23 Lam Research Corporation Polar regions for electrostatic de-chucking with lift pins
US9601301B2 (en) * 2013-06-25 2017-03-21 Applied Materials, Inc. Non-intrusive measurement of a wafer DC self-bias in semiconductor processing equipment
CN105717337B (zh) * 2014-12-04 2018-08-17 中微半导体设备(上海)有限公司 直流偏压测量系统及方法与吸着力调整系统及方法
JP6655310B2 (ja) * 2015-07-09 2020-02-26 株式会社日立ハイテクノロジーズ プラズマ処理装置
CN105206495B (zh) * 2015-08-17 2018-08-07 深圳市华星光电技术有限公司 干式蚀刻装置及阵列基板干式蚀刻去除静电方法
JP6530859B2 (ja) * 2017-03-21 2019-06-12 株式会社日立ハイテクノロジーズ プラズマ処理装置
WO2018230883A1 (ko) 2017-06-16 2018-12-20 주성엔지니어링(주) 기판 처리 장치 및 진공용 회전 전기 커넥터
WO2019197128A2 (en) * 2018-04-12 2019-10-17 Asml Netherlands B.V. Apparatus and method
JP7241540B2 (ja) * 2018-12-28 2023-03-17 東京エレクトロン株式会社 測定方法及び測定治具
JP7426842B2 (ja) * 2020-02-12 2024-02-02 東京エレクトロン株式会社 ステージ装置、給電機構、および処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730468B2 (ja) * 1988-06-09 1995-04-05 日電アネルバ株式会社 ドライエッチング装置
US5167748A (en) * 1990-09-06 1992-12-01 Charles Evans And Associates Plasma etching method and apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020064507A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 정전 척과 그의 제조방법
KR100918634B1 (ko) * 2002-12-04 2009-09-25 시바우라 메카트로닉스 가부시키가이샤 정전 흡착 장치 및 접합 장치
KR100757528B1 (ko) 2005-01-28 2007-09-11 가부시키가이샤 히다치 하이테크놀로지즈 플라즈마처리방법 및 플라즈마처리장치

Also Published As

Publication number Publication date
TW257872B (ko) 1995-09-21
US5557215A (en) 1996-09-17
KR940027054A (ko) 1994-12-10

Similar Documents

Publication Publication Date Title
KR100281935B1 (ko) 자기 바이어스 측정방법 및 그 장치와 정전 흡착장치
JP3306677B2 (ja) 自己バイアス測定方法及び装置並びに静電吸着装置
JP5102615B2 (ja) プラズマ処理方法及び装置
US5460684A (en) Stage having electrostatic chuck and plasma processing apparatus using same
JP3208044B2 (ja) プラズマ処理装置及びプラズマ処理方法
US4399016A (en) Plasma device comprising an intermediate electrode out of contact with a high frequency electrode to induce electrostatic attraction
US5529657A (en) Plasma processing apparatus
JP3614855B2 (ja) 静電チャックから被加工物を解放する方法
KR100274757B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
KR101205254B1 (ko) 플라즈마 프로세스 동안 정확한 평균 바이어스 보상 전압을판정하는 방법
US5382311A (en) Stage having electrostatic chuck and plasma processing apparatus using same
KR0151769B1 (ko) 플라즈마 에칭장치
CN109216251B (zh) 静电吸盘、衬底处理装置以及制造半导体器件的方法
US20080236492A1 (en) Plasma processing apparatus
KR20010030010A (ko) 반도체 제품 처리 장치 및 방법
JP3635463B2 (ja) 自己バイアス測定方法及び装置並びに静電吸着装置
JPH0927395A (ja) プラズマ処理装置及び該装置を用いたプラズマ処理方法
JP3173693B2 (ja) プラズマ処理装置及びその方法
SG183904A1 (en) Sputtering apparatus and sputtering method
JP2000286235A (ja) プラズマ処理装置
JP2003224112A (ja) プラズマ処理装置及びプラズマ処理方法
JP3045443B2 (ja) プラズマ処理装置
JP3045444B2 (ja) プラズマ処理装置およびその制御方法
JPH07122544A (ja) プラズマ処理装置の制御方法
KR20060100028A (ko) 정전척 모니터링 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee