KR100272056B1 - 얼라인먼트 마크의 배치방법 - Google Patents

얼라인먼트 마크의 배치방법 Download PDF

Info

Publication number
KR100272056B1
KR100272056B1 KR1019940017521A KR19940017521A KR100272056B1 KR 100272056 B1 KR100272056 B1 KR 100272056B1 KR 1019940017521 A KR1019940017521 A KR 1019940017521A KR 19940017521 A KR19940017521 A KR 19940017521A KR 100272056 B1 KR100272056 B1 KR 100272056B1
Authority
KR
South Korea
Prior art keywords
alignment mark
scribe line
width
alignment
region
Prior art date
Application number
KR1019940017521A
Other languages
English (en)
Other versions
KR950007051A (ko
Inventor
노리오 모리야마
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시키가이샤 filed Critical 사와무라 시코
Publication of KR950007051A publication Critical patent/KR950007051A/ko
Application granted granted Critical
Publication of KR100272056B1 publication Critical patent/KR100272056B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

하나의 웨이퍼 상에 형성할 수 있는 반도체장치의 수를 감하지 않고, 스크라이브 라인을 실효적으로 넓힐 수가 있는 얼라이먼트 마크 배치방법을 제공한다.
스크라이브 라인(3)의 얼라이먼트 마크(4a, 4b)가 형성되는 위치에 대응하고 있는 영역부분(11a, 11b)의 폭만을 얼라이먼트 마크(4a, 4b)의 폭보다도 크게 형성하고, 그 크게 형성한 영역부분(11a, 11b)내에 얼라이먼트 마크(4a)를 설치하는 동시에, 사용하여 불요하게 된 얼라이먼트 마크(4a)가 출현할때마다 불요하게 된 얼라이먼트 마크(4a)에 대응하고 있는 영역부분(11a)의 일부와 얼라이먼트 마크(4a)의 일부(4c)를 새로운 스크라이브 라인(9)로 덮어서 영역부분(11a)를 통상의 스크라이브 라인(3)의 폭으로 되돌리면서 아직 얼라이먼트 마크가 형성되어 있지 않은 타의 전기 영역부분(11b)에 새로운 얼라이먼트 마크(4a)를 형성하도록 했다.

Description

얼라인먼트 마크의 배치방법
제1도는 본 발명의 일 실시예를 설명하기 위한 웨이퍼의 요부 구조도.
제2도는 본 발명의 얼라인먼트 마크 배치순서를 설명하기 위한 도면.
제3도는 본 발명의 얼라인먼트 마크 배치순서를 설명하기 위한 도면.
제4도는 종래의 얼라인먼트 마크 배치방법을 설명하기 위한 도면.
제5도는 반도체장치와 리드를 접속할 때의 문제점을 설명한 도면.
제6도는 종래기술에 있어서의 또 다른 얼라인먼트 마크 배치방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : 반도체장치
3 : 스크라이브 라인 4a : 얼라인먼트 마크
4b : 얼라인먼트 마크 8 : 제1 스크라이브 라인
9 : 제2 스크라이브 라인 11a : 영역 부분
11b : 영역 부분
본 발명은 반도체장치의 제조공정에 있어서, 웨이퍼 상에 위치정렬용의 얼라인먼트 마크를 복수개 형성하여 배치하는 방법에 관한 것이다.
반도체장치의 제조공정에서는, 동일한 웨이퍼 상에 복수의 반도체장치가 형성되고, 소정의 처리가 종료하면 잘라내어 분할된다. 따라서, 분할될 때까지의 사이에는 복수의 공정을 이동하면서 처리되지만, 각 공정에서는 각각 위치정렬이 행해진다. 이러한 위치정렬는, 일반적으로는 웨이퍼 상에 형성된 얼라인먼트 마크(alignment mark)를 사용하여 행해지는데, 이 얼라인먼트 마크는 공정마다 대응하여 복수개 설치된다.
제4도는 제조 도중에 있는 배치되어 있는 종래기술에 따른 웨이퍼의 일례를 부분적으로 나타낸 도면이다.
즉, 제4도에 도시된 웨이퍼(1) 상에는 복수의 반도체장치(2)가 제조 도중의 상태로 배치되어 있다. 또한, 각 반도체장치(2) 사이에는, 이 반도체장치(2)를 잘라내기 위한 스크라이브 라인(scribe line)(3)이 형성되어 있는 동시에, 이 스크라이브 라인(3) 상에 얼라인먼트 마크가 마크 정렬을 필요로 하는 수개(본 실시예에서는 4a, 4b의 2개)만 설치되어 있다.
이 얼라인먼트 마크(4a, 4b)는 스크라이브 라인(3)의 폭 내부에 격납되는 크기로 형성되어 있다. 따라서, 크기가 큰 얼라인먼트 마크(4a, 4b)를 사용하는 경우에는, 이것에 맞추어 스크라이브 라인(3)의 폭(L1)도 넓힐 필요가 있다.
전술한 것과 같이, 종래의 웨이퍼(1) 상에 설치된 얼라인먼트 마크(4a, 4b)는 스크라이브 라인(3)의 폭 내부에 격납되는 상태로 되도록 형성되어 있기 때문에, 큰 얼라인먼트 마크(4a, 4b)를 사용하는 경우에는, 이것에 맞추어 스크라이브 라인(3)의 폭(L1)도 넓힐 필요가 생긴다. 이것에 의해, 웨이퍼(1) 상에서 스크라이브 라인(3)이 점유하는 영역이 증가하여, 한개의 웨이퍼(1) 상에 형성가능한 반도체장치(2)의 개수가 적어진다고 하는 문제점이 있었다.
또한, 스크라이브 라인(3)의 폭(L1)을 넓히는 경우에서는, 반도체장치(2)를 웨이퍼(1)로부터 잘라내어 분할한 후, 제5도에 나타낸 것 같이, 반도체장치(2)를 다이패드(5) 상에 접착하고, 반도체장치(2)와 리드(6) 사이를 패드(8)를 개재하여 금(Au) 등의 와이어(7)로 접속된 상태로 하였을 때, 와이어(7)와 반도체장치(2)가 접촉한다고 하는 문제점이 있었다.
그래서, 스크라이브 라인(3)의 폭(L1)을 최소한으로 하기 위해, 제6도에 나타낸 것과 같이, 얼라인먼트 마크(4a, 4b, 4c)를 설치하는데 필요한 부분(영역)(3a, 3b)만, 반도체장치(2)의 부분(9a, 9b)을 깍아 스크라이브 라인(3)의 폭을 넓히도록 하는 방법도 채택되고 있다.
그러나, 이 방법에서는, 스크라이브 라인(3)을 넓히는 방향이 각기 다르고, 반도체장치(2)를 잘래나어 분할할 때에, 스크라이브 라인(3)의 중심선 c을 알 수 없게 된다고 하는 문제점이 있었다.
본 발명은, 상기한 문제점을 감안하여 주어진 것으로, 그 목적은 한 개의 웨이퍼 상에 형성가능한 반도체장치의 개수를 줄이지 않고도, 스크라이브 라인을 효과적으로 넓힐 수 있는 얼라인먼트 마크 배치방법을 제공함에 있다.
상기한 목적은, 본 발명에 있어서는, 웨이퍼 상에 형성된 복수의 반도체장치를 각각 분할하기 위한 스크라이브 라인 상에 서로 다른 공정에서 사용되는 얼라인먼트 마크 복수개를, 상기 스크라이브 라인의 폭보다도 큰 폭으로 형성하여 배치하는 방법에 있어서, 상기 스크라이브 라인의 상기 얼라인먼트 마크가 형성되는 위치에 대응하는 영역의 폭 만을 상기 얼라인먼트 마크의 폭보다도 크게 형성하고, 이 크게 형성된 영역 부분 내부에 상기 얼라인먼트 마크를 설치하는 동시에, 사용하여 불필요하게 된 상기 얼라인먼트 마크가 출현할 때마다 상기 불필요하게 된 얼라인먼트 마크에 대응하는 영역 부분의 일부와, 이 영역 부분 내부에 형성되어 있는 상기 얼라인먼트 마크의 일부를 새로운 스크라이브 라인으로 덮어 상기 영역 부분을 상기 통상의 스크라이브 라인의 폭으로 되돌리면서 아직 얼라인먼트 마크가 형성되지 않은 여타의 상기 영역 부분 내부에 새로운 얼라인먼트 마크를 형성하도록 하여 배치하는 것에 의해 달성된다.
상기 방법에 따르면, 스크라이브 라인의 부분적으로 넓혀진 영역 부분 내부에 설치된 얼라인먼트 마크를, 사용후 불필요하게 된 시점에 통상적인 폭의 새로운 스크라이브로 덮기 때문에, 최종 공정을 종료하였을 때에는, 스크라이브 라인의 넓혀진 영역 부분이 거의 없어지고, 통상적인 폭의 스크라이브 라인만 남게 된다 따라서, 반도체장치를 잘라내어 분할할 때에, 스크라이브 라인의 중심선을 알 수 없게 되는 일을 방지할 수 있다.
또한, 최종공정을 종료하였을 때에는 통상적인 폭의 스크라이브 라인 만이 남는 상태가 되기 때문에, 한 개의 웨이퍼 상에 형성가능한 반도체장치의 개수를 줄이지 않고도, 도중의 공정에서 스크라이브 라인을 넓힐 수가 있고, 전체적으로 스크라이브 라인이 효율적으로 넓어진다.
[실시예]
이하, 본 발명의 실시예에 대해 도면을 사용하여 상세히 설명한다.
제1도는 본 발명의 일 실시예로서 나타낸 제조 도중에 있는 반도체장치가 배치되어 있는 웨이퍼의 일례를 부분적으로 나타낸 도면이다. 제1도에 있어서, 제4도 및 제5도와 동일부호를 붙인 것은 제4도 및 제5도와 동일한 부분을 나타낸다.
그리고, 제1도에 있어서, 웨이퍼(1) 상에는 복수의 반도체장치(2)가 제조 도중의 상태로 배치되어 있다. 또한, 각 반도체장치(2) 사이에는, 이 반도체장치(2)를 잘라내기 위한 스크라이브 라인(3)이 형성되고, 이 스크라이브 라인(3) 상에는 얼라인먼트 마크가 마크정렬을 필요로 하는 개수(본 실시예에서는 4a, 4b의 2개)만 설치되어 있다.
이러한 각 얼라인먼트 마크(4a, 4b)는, 스크라이브 라인(3)의 최소폭(이하, 이것을 「통상폭」 이라 칭한다) L1보다도 큰 십자형으로 형성되어 있다. 그리고, 여기에서의 스크라이브 라인(3)은, 사용되어 불필요하게 된 얼라인먼트 마크가 나올 때마다 새롭게 다시 형성되고, 이때 불필요하게 된 얼라인먼트 마크의 일부는 새로운 스크라이브 라인(3)으로 덮여져 기능적으로 삭제된다.
또한, 제1도에 있어서, 얼라인먼트 마크 4a는 이미 사용된 것으로, 새로운 폭(L2)의 제2 스크라이브 라인(9)가 새로운 얼라인먼트 마크 4b와 함께 형성되었을 때에, 이 제2 스크라이브 라인(9)로 일부(4c)가 덮여져서 기능적으로 삭제된 상태를 나타내고 있고, 얼라인먼트 마크 4b 만이 아직 얼라인먼트 마크로서 기능적으로 살아있는 상태를 나타내고 있다.
이러한 얼라인먼트 마크의 배치 처리순서에 대해, 제2도 및 제3도를 사용하여 다시 설명한다.
먼저, 제2도에 나타낸 것 같이, 웨이퍼(1) 상에 최종의 스크라이브 라인(3)으로 되는 폭(L1)과 동일한 폭(L1)으로 형성된 제1 스크라이브 라인(8)이 되는 부분을 남기고 선택적 산화막(A)이 형성된다. 이때, 2개의 얼라인먼트 마크(4a, 4b)가 형성되는 부분에 대응하여 얼라인먼트 마크(4a, 4b)보다도 큰 폭으로 확장된 영역 부분(11a, 11b)를 형성하는 동시에, 이 영역 부분(11a, 11b)에 일부(4c)를 집어넣어 상기 선택적 산화막(A)에 의해 얼라인먼트 마크(4a)를 동시에 형성한다. 또한, 여기에서는 얼라인먼트 마크(4b)는 아직 형성되지 않고, 영역 부분(11b) 만이 확보된다.
그리고, 다음 공정 이후의 마스크 정렬은, 여기에서 작성된 얼라인먼트 마크(4a)를 사용하여 행해진다.
또한, 선택적 산화막(A)로 형성한 얼라인먼트 마크(4a)는 전극 형성공정 등의 에칭공정을 복수회 거침으로써 산화막의 막 감소 및 표면 거칠어짐이 발생하여, 그것에 의해 얼라인먼트 정밀도가 악화된다.
그후, 다음의 마스크 정렬이 행해지는데 앞서서, 제1 스크라이브 라인(8)의 폭(L1)보다도 약간 큰 폭(L2)으로 형성된 제2 스크라이브 라인(9)으로 되는 부분을 남기고 BPSG막(B)이 형성되고, 이때 동시에 얼라인먼트 마크(4b)를 영역 부분 11b에 일부(4c)를 집어넣어 형성한다. 이때, 이미 사용을 마친 얼라인먼트 마크(4b)는 불필요하게 되므로, 확장된 영역 부분(11a)은 제2 스크라이브 라인(9)을 형성한 BPSG막(B)으로 덮어진다. 또한, 영역 부분(11b)이 BPSG막(B)으로 덮힐 때에, 얼라인먼트 마크(4a)의 일부(4c)도 동시에 덮혀져 얼라인먼트 마크로서의 기능이 없어진다.
그리고, 다음 공정 이후의 마스크 정렬은, 여기에서 작성된 얼라인먼트 마크(4b)를 사용하여 행해진다.
따라서, 본 실시예에 따른 얼라인먼트 마크의 배치 방법에서는, 스크라이브 라인(8)의 부분적으로 넓혀진 영역 부분(11a, 11b) 내부에 설치된 얼라인먼트 마크(4a)를 사용하여, 그후 불필요하게 된 시점에 다음의 얼라인먼트 마크(4b)를 형성할 때에 제2 스크라이브 라인(9)으로 이전의 얼라인먼트 마크(4a)를 덮도록 하였기 때문에, 최종공정을 종료했을 때에는, 스크라이브 라인(8)의 넓혀진 영역 부분(11a)이 없어지고, 통상폭의 스크라이브 라인만이 남게 된다. 따라서, 반도체장치(2)를 잘라내어 분할할 때에, 스크라이브 라인의 중심선 c를 알지 못하게 되는 것을 방지할 수 있다.
또한, 최종공정을 종료하였을 때에는 통상폭의 스크라이브 라인(3) 만이 남는 상태가 되기 때문에, 한개의 웨이퍼(1) 상에 형성가능한 반도체장치(2)의 개수를 줄이지 않고도, 도중의 공정에서의 스크라이브 라인(8, 9)를 부분적[영역 부분(11a, 11b)]으로 넓힐 수 있고, 전체적으로 스크라이브 라인이 효율적으로 넓혀진 상태가 될 수 있다.
또한, 상기 실시예에서는, 얼라인먼트 마크(4a, 4b)를 형성하는 막을, 스크라이브 라인(8, 9)를 형성하는 막 A, B와 동일한 것을 사용한 경우에 대해 설명하였지만, 예를 들면 폴리실리콘 등의 전극재료를 사용하여도 지장이 없는 것이다.
또한, 얼라인먼트 마크(4a, 4b)의 형상도 십자형의 것을 설명하였지만, 이 이외의 예를 들면 V자형, 봉 형태 등의 형상으로 하여도 물론 지장이 없는 것이다.
이상에서 설명한 것 같이, 본 발명에 관한 얼라인먼트 마크 배치방법에 따르면, 스크라이브 라인의 부분적으로 넓혀진 영역 내부에 설치된 얼라인먼트 마크를, 사용후 불필요하게 된 시점에 통상폭의 새로운 스크라이브 라인으로 덮기 때문에, 최종공정을 종료하였을 때에는, 스크라이브 라인의 넓혀진 영역 부분이 거의 없어지고, 통상폭의 스크라이브 라인 만이 남는다. 따라서, 반도체장치를 잘라내어 분할할 때에, 스크라이브 라인의 중심선을 알지 못하게 되는 일을 방지할 수 있다.
또한, 최종공정을 종료하였을 떼에는 통상폭의 스크라이브 라인 만이 남는 상태가 되기 때문에, 한 개의 웨이퍼 상에 형성가능한 반도체장치의 개수를 줄이지 않고도, 도중의 공정에서의 스크라이브 라인을 넓힐 수가 있고, 전체적으로 스크라이브 라인이 효율적으로 넓어지는 등의 효과를 기대할 수 있다.

Claims (1)

  1. 웨이퍼 상에 형성된 복수의 반도체장치를 각각 분할하기 위한 스크라이브 라인 상에 서로 다른 공정에서 사용되는 얼라인먼트 마크 복수개를, 상기 스크라이브 라인의 폭보다도 큰 폭으로 형성하여 배치하는 방법에 있어서, 상기 스크라이브 라인의 상기 얼라인먼트 마크가 형성되는 위치에 대응하는 영역의 폭 만을 상기 얼라인먼트 마크의 폭보다도 크게 형성하고, 이 크게 형성된 영역 부분 내부에 상기 얼라인먼트 마크를 설치하는 동시에, 사용하여 불필요하게 된 상기 얼라인먼트 마크가 출현할 때마다 상기 불필요하게 된 얼라인먼트 마크에 대응하는 영역 부분의 일부와, 이 영역 부분 내부에 형성되어 있는 상기 얼라인먼트 마크의 일부를 새로운 스크라이브 라인으로 덮어 상기 영역 부분을 상기 통상의 스크라이브 라인의 폭으로 되돌리면서 아직 얼라인먼트 마크가 형성되지 않은 여타의 상기 영역 부분 내부에 새로운 얼라인먼트 마크를 형성하도록 하여 배치하는 것을 특징으로 하는 얼라인먼트 마크 배치방법.
KR1019940017521A 1993-08-26 1994-07-20 얼라인먼트 마크의 배치방법 KR100272056B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-234144 1993-08-26
JP23414493A JP2790416B2 (ja) 1993-08-26 1993-08-26 アライメントマーク配置方法

Publications (2)

Publication Number Publication Date
KR950007051A KR950007051A (ko) 1995-03-21
KR100272056B1 true KR100272056B1 (ko) 2000-12-01

Family

ID=16966338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017521A KR100272056B1 (ko) 1993-08-26 1994-07-20 얼라인먼트 마크의 배치방법

Country Status (3)

Country Link
US (2) US5496777A (ko)
JP (1) JP2790416B2 (ko)
KR (1) KR100272056B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723473B1 (ko) * 2001-09-21 2007-05-31 삼성전자주식회사 정렬 마크가 형성된 웨이퍼
KR20150036425A (ko) * 2012-07-10 2015-04-07 가부시키가이샤 니콘 마크 형성 방법 및 디바이스 제조 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US5753391A (en) * 1995-09-27 1998-05-19 Micrel, Incorporated Method of forming a resistor having a serpentine pattern through multiple use of an alignment keyed mask
US6005294A (en) * 1996-05-29 1999-12-21 Mitsubishi Denki Kabushiki Kaisha Method of arranging alignment marks
US5912438A (en) * 1996-12-09 1999-06-15 Northern Telecom Limited Assembly of electronic components onto substrates
JPH10177245A (ja) * 1996-12-18 1998-06-30 Fujitsu Ltd レチクル、半導体基板及び半導体チップ
EP1921902B1 (en) * 1996-12-19 2011-03-02 Ibiden Co., Ltd. Multilayered printed circuit board
JP2947196B2 (ja) * 1997-01-23 1999-09-13 日本電気株式会社 半導体基板および半導体装置の製造方法
US5760484A (en) * 1997-02-11 1998-06-02 Mosel Vitelic Inc. Alignment mark pattern for semiconductor process
US5943587A (en) 1997-06-25 1999-08-24 International Business Machines Corporation Method for making offset alignment marks
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
US6465322B2 (en) 1998-01-15 2002-10-15 Koninklijke Philips Electronics N.V. Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing
KR100532361B1 (ko) * 1998-08-17 2006-02-01 삼성전자주식회사 정렬키가 구비된 반도체소자
US6184104B1 (en) 1998-09-10 2001-02-06 Chartered Semiconductor Manufacturing Ltd. Alignment mark strategy for oxide CMP
US6022649A (en) * 1998-09-21 2000-02-08 Chartered Semiconductor Manufacturing, Ltd. Wafer stepper method utilizing a multi-segment global alignment mark
US6278193B1 (en) * 1998-12-07 2001-08-21 International Business Machines Corporation Optical sensing method to place flip chips
US6242817B1 (en) * 1998-12-28 2001-06-05 Eastman Kodak Company Fabricated wafer for integration in a wafer structure
US6146969A (en) * 1999-01-19 2000-11-14 Chartered Semiconductor Manufacturing Ltd. Printing optimized global alignment mark at contact/via layers
US6054361A (en) * 1999-02-11 2000-04-25 Chartered Semiconductor Manufacturing, Ltd. Preserving the zero mark for wafer alignment
US6271602B1 (en) * 1999-08-31 2001-08-07 Advanced Micro Devices, Inc. Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate
AUPQ611000A0 (en) * 2000-03-09 2000-03-30 Silverbrook Research Pty Ltd Printhead alignment system
US6638831B1 (en) * 2000-08-31 2003-10-28 Micron Technology, Inc. Use of a reference fiducial on a semiconductor package to monitor and control a singulation method
EP1395406B1 (en) * 2001-05-29 2009-01-07 Koninklijke Philips Electronics N.V. Method of separating components from a substrate
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US6664499B1 (en) 2002-07-11 2003-12-16 The Boeing Company Tube and duct trim machine
JP3825753B2 (ja) * 2003-01-14 2006-09-27 株式会社東芝 半導体装置の製造方法
JP4377300B2 (ja) * 2004-06-22 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体ウエハおよび半導体装置の製造方法
JP4741822B2 (ja) * 2004-09-02 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4471213B2 (ja) * 2004-12-28 2010-06-02 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
US9380709B2 (en) * 2013-03-15 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of cutting conductive patterns
NL2011575C2 (en) * 2013-10-08 2015-04-09 Besi Netherlands B V Method for positioning a carrier with electronic components and electronic component produced with such method.
WO2017179152A1 (ja) * 2016-04-13 2017-10-19 オリンパス株式会社 半導体装置および半導体装置の製造方法
GB201801457D0 (en) * 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
JP6999233B2 (ja) * 2018-03-20 2022-01-18 三菱電機株式会社 半導体装置
US20220223483A1 (en) * 2019-05-22 2022-07-14 Vuereal Inc. An alignment process for the transfer setup
CN113219798B (zh) * 2021-03-25 2023-09-08 北海惠科半导体科技有限公司 晶圆半导体产品、掩膜版与光刻机
CN113571408B (zh) * 2021-06-29 2024-02-09 中国科学院长春光学精密机械与物理研究所 一种euv掩膜板对准标记及其优化方法和制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620932A (en) * 1969-05-05 1971-11-16 Trw Semiconductors Inc Beam leads and method of fabrication
JPS5534442A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
JPS6035514A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd ホトリングラフイパタ−ン
JPS61141137A (ja) * 1984-12-13 1986-06-28 Seiko Epson Corp 半導体装置
JPH06105751B2 (ja) * 1985-01-18 1994-12-21 日本電気株式会社 半導体装置
JPS61185927A (ja) * 1985-02-14 1986-08-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS61240646A (ja) * 1985-04-17 1986-10-25 Seiko Epson Corp 半導体装置
JPS62273724A (ja) * 1986-05-21 1987-11-27 Toshiba Corp マスク合わせ精度評価用バ−ニアパタ−ン
JPS62298133A (ja) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd 半導体基板
JPH0691124B2 (ja) * 1987-09-16 1994-11-14 日本電気株式会社 Ｉｃパッケージ
JP2575795B2 (ja) * 1988-04-28 1997-01-29 富士通株式会社 半導体装置の製造方法
JPH0265153A (ja) * 1988-08-30 1990-03-05 Mitsubishi Electric Corp 半導体装置
JPH02307206A (ja) * 1989-05-22 1990-12-20 Matsushita Electron Corp ウエハアライメントマーク
US5089427A (en) * 1990-12-03 1992-02-18 Motorola Inc. Semiconductor device and method
US5314837A (en) * 1992-06-08 1994-05-24 Analog Devices, Incorporated Method of making a registration mark on a semiconductor
JPH06204101A (ja) * 1992-12-28 1994-07-22 Kawasaki Steel Corp 半導体ウエハ
US5316984A (en) * 1993-03-25 1994-05-31 Vlsi Technology, Inc. Bright field wafer target

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723473B1 (ko) * 2001-09-21 2007-05-31 삼성전자주식회사 정렬 마크가 형성된 웨이퍼
KR20150036425A (ko) * 2012-07-10 2015-04-07 가부시키가이샤 니콘 마크 형성 방법 및 디바이스 제조 방법
KR102156005B1 (ko) * 2012-07-10 2020-09-15 가부시키가이샤 니콘 마크 형성 방법 및 디바이스 제조 방법

Also Published As

Publication number Publication date
KR950007051A (ko) 1995-03-21
JPH0799147A (ja) 1995-04-11
JP2790416B2 (ja) 1998-08-27
US5684333A (en) 1997-11-04
US5496777A (en) 1996-03-05

Similar Documents

Publication Publication Date Title
KR100272056B1 (ko) 얼라인먼트 마크의 배치방법
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JPS6127631A (ja) 半導体装置
US5358903A (en) Contact of a semiconductor device and its manufacturing process
US4751458A (en) Test pads for integrated circuit chips
JPH09330891A (ja) 半導体チップおよび半導体チップの製造方法
US6340631B1 (en) Method for laying out wide metal lines with embedded contacts/vias
US5194931A (en) Master slice semiconductor device
EP0402592A2 (en) Master slice semiconductor device and method of forming it
JPH01214040A (ja) 半導体集積回路の製造方法
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR0136911B1 (ko) 바이폴라 리니어 ic의 제조방법
KR100200071B1 (ko) 반도체 장치의 콘택 식각 방법
KR0135046B1 (ko) 최종 공정이 끝난 반도체 회로의 선택적 연결방법
KR100308496B1 (ko) 반도체소자의캐패시터제조방법
KR20000027277A (ko) 반도체 소자의 접합 라인 캐패시턴스 측정용 에지 테스트패턴 및 그 형성 방법
US6525417B2 (en) Integrated circuits having reduced step height by using dummy conductive lines
KR100224708B1 (ko) 조립된 칩의 웨이퍼 상의 위치 확인방법
JPH0529454A (ja) 半導体集積回路チツプの製造方法
KR960011262B1 (ko) 반도체 소자의 이엠(em) 측정 패턴 형성방법
JPS61237428A (ja) 半導体装置の製造方法
JPH11340193A (ja) 限界寸法制御装置のモニタパターン及びその使用方法
KR100204808B1 (ko) 반도체장치 제조방법
JPH0682637B2 (ja) 半導体装置
JPH0222855A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee