KR0135046B1 - 최종 공정이 끝난 반도체 회로의 선택적 연결방법 - Google Patents

최종 공정이 끝난 반도체 회로의 선택적 연결방법

Info

Publication number
KR0135046B1
KR0135046B1 KR1019940016393A KR19940016393A KR0135046B1 KR 0135046 B1 KR0135046 B1 KR 0135046B1 KR 1019940016393 A KR1019940016393 A KR 1019940016393A KR 19940016393 A KR19940016393 A KR 19940016393A KR 0135046 B1 KR0135046 B1 KR 0135046B1
Authority
KR
South Korea
Prior art keywords
impurity diffusion
insulating film
diffusion region
thin insulating
line
Prior art date
Application number
KR1019940016393A
Other languages
English (en)
Other versions
KR960005787A (ko
Inventor
고영석
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940016393A priority Critical patent/KR0135046B1/ko
Publication of KR960005787A publication Critical patent/KR960005787A/ko
Application granted granted Critical
Publication of KR0135046B1 publication Critical patent/KR0135046B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체소자 제조공정을 완료한 후에 두 개 이상의 회로와 연결될 도선중에서 어느 하나와 연결선을 선택적으로 연결하는 방법으로서, 반도체 기판에 하나 이상의 불순물확산영역을 형성하고, 이 불순물확산영역의 일측단부와 각각 연결되는 하나 이상의 도선을 형성하고, 각 불순물확산영역의 타측단부에 콘택홀을 형성한 다음 불순물확산영역의 노출부위에 얇은 절연막을 형성한 후, 이 절연막위에 연결선을 형성하여, 연결하고자하는 불순물확산영역과 연결선 사이에 얇은 절연막을 파괴시킬만한 전압을 연결선과 상기 도선사이에 가하여 얇은 절연막을 파괴시키므로써, 연결선과 하나 이상의 불순물확산영역을 선택적으로 연결할 수 있게 한 것이다.

Description

최종 공정이 끝난 반도체 회로의 선택적 연결방법
제1도: 종래의 콘택 배선 형성방법을 설명하기 위한 도면
제2도: 본 발명의 최종 공정이 끝난 반도체 회로의 선택적 연결방법에서 콘택 배선 형성과정을 설명하기 위한 도면
제3도: 본 발명의 최종 공정이 끝난 반도체 회로의 선택적 연결방법을 설명하기 위한 도면
본 발명은 최종 공정이 끝난 반도체 회로의 선택적 연결 방법에 관한 것으로, 특히 외부회로와 연결할 때 필요에 따라 졍션을 이용하여 그 연결을 용이하게 변경할 수 있도록 하는 방법에 관한 것이다.
종래의 기술은 반도체 기판에 회로소자들을 형성하고 외부회로와 연결할 부분에 콘택을 형성하고 본딩패드를 형성하여 외부회로와 연결한다.이렇게 연결이 완료되고 나면 회로의 선택적 연결은 할 수 없다.
종래의 반도체 회로소자 연결기술을 제1도를 참조하면서 설명하면, 먼저 제1도의 (a)에서 도시한 바와 같이 실리콘 기판(10)위에 콘택부위를 형성할 부분에 감광막(12)을 입히고 노광 후 디벨로프를 하여 졍션부분(11)의 P/R(12)을 없앤 후 졍션(N+ or P+)을 형성할 이온(Ion)을 주입한다.
그후 제1도의 (b)와 같이, 이온 주입후 P/R(12) 제거하고, BPSG(13)를 데포지션한다.
다음에 제1도의 (c)와 같이, 콘택을 형성하기 위해 포토레지스트(14)를 토포후, 콘택홀을 정의하고 BPSG(13)을 에치 한 후 P/R(14)을 스트립한다. 이어서, 제 1 도의 (라)와 같이, 전면에 메탈을 스펏터링한 후 배선(15) 패턴을 형성한다.
이러한 종래의 시술은 콘택형성과 배선까지 전체공정이 진행된 후에는 내부회로의 소정부분을 선택적으로 외부회로와 연결할 수 없는 불편이 있었다.
본 발명은 이러한 불편을 해소하기 위한 것으로서, 반도체소자 제조공정을 완료한 후에 두 개 이상의 도선중에서 어느 하나와 연결선을 선택적으로 연결하는 방법에 있어서, 반도체 기판에 하나 이상의 불순물확산영역을 형성하고, 이 불순물확산영역의 일측단부와 각각 연결되는 하나 이상의 도선을 형성하고, 또 불순물확산영역 모두의 타측단부에 얇은 절연막을 형성한 후, 이들 단부와 연결될 연결선을 형성하여, 연결하고자 하는 불순물확산영역과 연결선 사이에 얇은 절연막을 파괴시킬만한 전압을 가하여 얇은 절연막을 파괴시키므로써, 연결선과 하나 이상의 불순물확산영역을 선택적으로 연결할 수 있게 하는 것이 특징인 최종 공정이 끝난 반도체 회로의 선택적 연결방법이다.
본 발명은 제3도의 평면도에서 보인 것처럼, 두 개의 회로(외부회로 또는 내부회로와 연결될 도선) 사이에 패드와 연결된 전도성 물질의 도선을 얇은 산화막을 중간에 위치시켜 연결하고 필요에 따라 이 산화막을 깨뜨릴 만큼의 전압을 패드에 인가하면 패드와 소망하는 회로를 선택적으로 연결시킬 수 있다.
좀더 자세히 설명하면, 제3도에서 보인 제1회로(31)와 제2회로(32)의 단부를 하부절연층의 콘택홀(33,34)을 통하여 반도체 기판에 형성된 제1불순물확산영역(35) 및 제2불순물확산영역(36)에 연결하고, 제1 및 제2 불순물확산영역을 각각 A로 표시한 콘택부분에서 얇은 절연막을 사이에 위치시켜 도선(37)으로 연결시킨다. 이 도선에는 패드(38)가 형성되어서 외부의 리드에 연결되며 여기서 전압을 인가 할 수있게 한다.
이렇게 형성된 회로에서 패드(38)와 연결하고자하는 회로를 연결시킬수가 있는데, 즉 두 개의 제1 및 제2회로 중에서 도선(37)으로 연결하고자 하는 측의 회로와 패드사이에 얇은 절연막을 파괴시킬 만한 전압을 가하여 절연막을 파괴시키면, 패드와 불순물확산영역이 연결되고 따라서 해당회로와의 선택적 연결을 쉽게 실현시킬 수가 있다. 불순물확산영역과 회로와의 콘택형성은 종래의 방법대로 하면되고 A 부분의 콘택은 다음과 같은 방법으로 실현하면 된다.
제2도는 제3도의 콘택 A 부위의 단면도인데, 콘택 A 형성방법을 설명하면, 먼저 제2도의 (a)에서 처럼, 실리콘 기판(20)위에 콘택부위를 형성할 부분에 감광막(22)을 입히고, 노광 후 디벨로프를 하여 졍션부분(21)의 P/R(22)을 없앤 후 졍션(N+ or P+)을 형성할 이온(Ion)을 주입한다.
그후 제2도의 (b)와 같이, 이온 주입후 P/R(22)을 제거하고, BPSG(23)를 데포지션한다.
다음에 제2도의 (c)와 같이 콘택을 형성하기 위해 포토레지스트(24)를 도포후, 콘택홀을 정의하고 BPSG(23)을 에치 한 후 P/R(24)을 스트립한다.
이렇게 한후, 제2도의 (d)와 같이, 얇은 절연막(실리콘산화막)(25)을 졍션(불순물확산영역)표면에 형성한다.
이 얇은 절연막(25)의 형성은 콘택 에치 및 P/R(24) 스트립 후, 콘택부위에 산화막을 형성하기 위한 콘택 어닐공정을 이용한다. 산화막의 두께는 얇을수록 좋고 보통 100Å이면 되는데 이것은 필요에 따라 두께를 정할 수 있다.
산화막 형성 후 제2도의 (e)와 같이 전도선 물질(메탈, 또는 폴리실리콘)을 증착하고 배선패턴(26)을 형성한다.
이렇게 하면 콘택 A 부위의 산화막을 패드(38)을 통해 파괴전압(Break Down Voltage)를 인가해 깨뜨리게 되면 제1 또는 제2회로와 선택적으로 불순물확산영역(졍션)을 통해 연결 할 수 있게 되어 편리하다. 여기서 제1 및 제2회로만 도시하였지만 둘 이상의 회로와 선택적으로 연결하는 방법도 같이하면 된다.

Claims (2)

  1. 반도체소자 제조공정을 완료한 후에 두 개 이상의 회로와 연결될 도선중에서 어느 하나와 연결선을 선택적으로 연결하는 방법에 있어서, 반도체 기판에 하나 이상의 불순물확산영역을 형성하고, 이 불순물확산영역의 일측단부와 각각 연결되는 하나 이상의 도선을 형성하고, 각 불순물확산영역의 타측단부에 콘택홀을 형성한 다음 불순물확산영역의 노출부위에 얇은 절연막을 형성한 후, 이 절연막위에 연결선을 형성하여, 연결하고자 하는 불순물확산영역과 연결선 사이에 얇은 절연막을 파괴 시킬만한 전압을 연결선과 상기 도선사이에 가하여 얇은 절연막을 파괴시키므로써, 연결선과 하나 이상의 불순물확산영역을 선택적으로 연결할 수 있게 하는 것이 특징인 최종 공정이 끝난 반도체 회로의 선택적 연결방법.
  2. 제1항에 있어서 상기 얇은 절연막은 대략 100Å 정도로 형성하는 것이 특징인 최종 공정이 끝난 반도체 회로의 선택적 연결방법.
KR1019940016393A 1994-07-08 1994-07-08 최종 공정이 끝난 반도체 회로의 선택적 연결방법 KR0135046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016393A KR0135046B1 (ko) 1994-07-08 1994-07-08 최종 공정이 끝난 반도체 회로의 선택적 연결방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016393A KR0135046B1 (ko) 1994-07-08 1994-07-08 최종 공정이 끝난 반도체 회로의 선택적 연결방법

Publications (2)

Publication Number Publication Date
KR960005787A KR960005787A (ko) 1996-02-23
KR0135046B1 true KR0135046B1 (ko) 1998-04-20

Family

ID=19387559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016393A KR0135046B1 (ko) 1994-07-08 1994-07-08 최종 공정이 끝난 반도체 회로의 선택적 연결방법

Country Status (1)

Country Link
KR (1) KR0135046B1 (ko)

Also Published As

Publication number Publication date
KR960005787A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
KR950011555B1 (ko) 반도체 접속장치 및 그 제조방법
KR0135046B1 (ko) 최종 공정이 끝난 반도체 회로의 선택적 연결방법
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
US3974517A (en) Metallic ground grid for integrated circuits
KR20010061082A (ko) 반도체소자의 제조방법
KR100451042B1 (ko) 반도체소자의콘택형성방법
JPH11186386A (ja) 半導体装置およびその製造方法
KR100248805B1 (ko) 반도체 소자의 금속배선 형성방법
JPS63237567A (ja) 半導体装置の製造方法
KR100250746B1 (ko) 반도체 소자의 금속배선 형성방법
KR960016236B1 (ko) 반도체 장치의 자기 정렬형 콘택 제조방법
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR20010004008A (ko) 에어-갭을 갖는 반도체 소자의 금속배선 형성방법
KR100447982B1 (ko) 반도체소자의금속배선형성방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR0140729B1 (ko) 미세콘택 형성방법
KR950014268B1 (ko) 콘택형성방법
KR100313786B1 (ko) 반도체 메모리의 플러그 제조방법
KR940000312B1 (ko) 고부하 저항체를 갖는 sram 및 그 제조방법
KR100290486B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR0172785B1 (ko) 반도체 접속장치 및 그 제조방법
KR100290790B1 (ko) 반도체 소자의 정전기 방지 구조 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111222

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee