KR0136911B1 - 바이폴라 리니어 ic의 제조방법 - Google Patents
바이폴라 리니어 ic의 제조방법Info
- Publication number
- KR0136911B1 KR0136911B1 KR1019890012023A KR890012023A KR0136911B1 KR 0136911 B1 KR0136911 B1 KR 0136911B1 KR 1019890012023 A KR1019890012023 A KR 1019890012023A KR 890012023 A KR890012023 A KR 890012023A KR 0136911 B1 KR0136911 B1 KR 0136911B1
- Authority
- KR
- South Korea
- Prior art keywords
- base
- diffusion layer
- contact
- base contact
- self
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 238000004528 spin coating Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 230000010354 integration Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
내용없음
Description
제1도는 본 발명의 제조공정을 나타낸 단면도.
제2도는 종래의 제조공정을 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1,2 : 베이스 PR3 : 산화막
4 : 베이스 확산층5 : 에미터 PR
6 : 에미터 확산층7 : IR 확산층
8 : 베이스 콘택트9 : 에미터 콘택트
본 발명은 바이폴라 리니어 IC의 제조방법에 관한 것으로 특히 디바이스의 고집적화에 적당하도록 한 것이다.
종래에는 먼저 제2도의 (가)에 도시된 바와 같이 실리콘 웨이퍼(10) 위에 산화막(11)을 입히고 이 산화막(11)에 베이스 포토리지스트(Photoresist)(12)(이하 PR이라함)를 도포하여 에칭을 한 상태에서 베이스 이온 주입을 하였으며, 이후 PR(12)을 제거하고 베이스 드라이브-인을 행하여 (나)와 같이 베이스 확산층(13)을 형성하였다.
또, 상기의 산화막(11) 표면에 (다)와 같이 다시 주입 리지스터(Implant Resistor)(이하 IR이라 함) PR(14)을 도포하여 에칭을 한 상태에서 IR 이온 주입한 다음에 이 PR(14)을 제거하고 (라)와 같이 에미터 PR(15)을 도포하여 에칭을 한 후 에미터 이온주입을 하였다.
이후, PR(15)을 제거하고 에미터 드라이브-인을 행하여 (마)와 같이 에미터 확산층(16)을 형성함과 아울러 IR 확산층(17)을 형성하였으며, 상기의 산화막중 필요한 부분(여기서는 에미터 확산층, 베이스 확산층, IR 확산층)을 에칭하여(이 에칭된 부분을 통하여 도선이 접속됨) 웨이퍼의 전체표면에 금속(예를 들어 알루미늄)을 얇게 증착한 후 상기의 필요한 부분만 남겨 놓고 필요없는 부분은 마스크에 의해 에칭하므로 (바)와 같이 베이스 콘택트(18), 에미터 콘택트(19), IR 콘택트(20)를 형성하였다.
그러나, 상기와 같은 종래의 제조방법에 있어서는 베이스의 확산층(13)과 콘택트(18)간에 오버랩(overlap)(d)이 형성되므로 디바이스의 집적화에 제한을 받게 되는데 만일 이러한 오버랩(d)을 감안하지 않을 경우 베이스의 확산층(13)과 콘택트(18)간의 포토 작업시 어라인 미스(align miss)에 의해 콘택트(18)가 확산층(13) 밖으로 벗어나게 되는 문제점이 있었다.
본 발명은 이와 같은 종래의 문제점을 감안하여 안출한 것으로 베이스 콘택트를 베이스 확산층에 셀프(self) 어라인 하므로써 베이스 콘택트(18)와 베이스 확산층(13)간의 오버랩 간격을 최소화 할 수 있도록 한 것인바, 이를 첨부된 도면 제1도에 의하여 더욱 상세히 설명하면 다음과 같다.
본 발명은 (가)의 과정은 종래와 동일하나 (나)와 같이 베이스 이온 주입후 PR(1)을 제거하지 않고 이 PR(1)위에 베이스 콘택트 PR(2)을 행하여 베이스 확산층의 한변에 베이스 콘택트를 셀프 어라인 하게 하며, 이후 (다)와 같이 PR을 제거하고 질소 분위기에서 베이스 드라이브 인을 행하여 베이스 확산층(4)위에 매우 얇은 산화막(3)만을 생기게 한다.
또한, IR 형성시 베이스 확산층(4)과 셀프 어라인된 베이스 콘택트 변에 베이스와 불순물 형태가 같은 IR을 주입하여 베이스 콘택트 오픈시 오버에치에 의한 영향을 감소시키게 한다.
이후, (마)와 같이 에미터 PR(5)과 에미터 이온주입을 거치고 (바)와 같이 PR을 제거한 후 질소분위기 하에서 에미터 드라이브-인을 행하므로써 에미터 확산층(6)을 형성하게 되는데 이때, 베이스 확산층(4)의 일측에 IR 확산층(7)이 형성된다.
또한, 베이스 및 에미터 부위에는 산화물의 거의 성장하지 않아 통상의 과정인 다이루트(Dilute) HF에 디핑(dipping)하여 베이스 및 에미터 콘택트(8)(9)를 (사)와 같이 형성시킬 수 있다.
따라서, 본 발명은 베이스 콘택트(8)의 한변을 베이스 확산층(4)에 셀프 어라인시켜 이와 같이 셀프 어라인된 한변에 베이스와 불순물 형태가 같은 IR을 주입시키므로 베이스 콘택트(8) 형성시 오버에치에 의한 영향을 감소시킬 수 있으며, 이 경우 IR에 의해 베이스 콘택트와 오버랩이 생기게 되나 베이스에 의해 측면확산이 적은 IR을 이용하게 되면 오버랩 간격이 적어도 되므로 결국 디바이스 크기가 줄어들어 디바이스의 고집적화가 가능하게 되는 효과를 갖는다.
Claims (2)
- 베이스 이온 주입후 PR(1)을 제거하지 않고 이 PR(1)위에 베이스 콘택트 PR(2)을 재코팅하여 베이스 콘택트의 한변을 베이스 확산층에 셀프 어라인시키므로 베이스 콘택트(8) 형성시 오버랩 간격을 최소화시킬 수 있게 함을 특징으로 하는 바이폴라 리니어 IC의 제조방법.
- 제1항에 있어서, 셀프 어라인된 한변에 베이스와 불순물 형태가 같은 IR을 주입시키므로 베이스 콘택트(8) 형성시 오버에치에 의한 영향을 줄일 수 있게 함을 특징으로 하는 바이폴라 리니어 IC의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012023A KR0136911B1 (ko) | 1989-08-23 | 1989-08-23 | 바이폴라 리니어 ic의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012023A KR0136911B1 (ko) | 1989-08-23 | 1989-08-23 | 바이폴라 리니어 ic의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005473A KR910005473A (ko) | 1991-03-30 |
| KR0136911B1 true KR0136911B1 (ko) | 1998-04-24 |
Family
ID=19289177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012023A KR0136911B1 (ko) | 1989-08-23 | 1989-08-23 | 바이폴라 리니어 ic의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0136911B1 (ko) |
-
1989
- 1989-08-23 KR KR1019890012023A patent/KR0136911B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005473A (ko) | 1991-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4585517A (en) | Reactive sputter cleaning of semiconductor wafer | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| US3753807A (en) | Manufacture of bipolar semiconductor devices | |
| JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| US4737468A (en) | Process for developing implanted buried layer and/or key locators | |
| US4244001A (en) | Fabrication of an integrated injection logic device with narrow basewidth | |
| KR0136911B1 (ko) | 바이폴라 리니어 ic의 제조방법 | |
| US3767493A (en) | Two-step photo-etching method for semiconductors | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| JPH06216369A (ja) | 単一ポリ・バイポーラプロセスに関するショットキーバリアダイオードの改良した製造プロセス | |
| KR100257080B1 (ko) | 반도체소자의제조방법 | |
| JPS6252950B2 (ko) | ||
| KR960009100B1 (en) | Manufacturing method of minute contact hole for highly integrated device | |
| US3969165A (en) | Simplified method of transistor manufacture | |
| KR19990056756A (ko) | 아날로그 반도체 소자의 제조 방법 | |
| JPS6220711B2 (ko) | ||
| KR0152971B1 (ko) | 자기정압을 이용한 고집적 바이폴라 트랜지스터의 제조방법 | |
| KR940001258B1 (ko) | BiCMOS소자의 제조방법 | |
| KR0179182B1 (ko) | 바이폴라접합트랜지스터 및 그 제조 방법 | |
| KR19980060870A (ko) | 반도체 소자의 듀얼 게이트전극 형성방법 | |
| JPH0330293B2 (ko) | ||
| KR920001034B1 (ko) | 2중 절연층구조를 갖는 반도체장치 및 제조방법 | |
| KR920004026B1 (ko) | 가드링 형성방법 | |
| KR0179181B1 (ko) | 바이폴라접합트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |