KR100204808B1 - 반도체장치 제조방법 - Google Patents

Abstract

본 발명은 마스크의 정렬에 이용되는 얼라인먼트 마크를 사용하여 반도체장치를 제조하는 방법에 관한 것으로, 본 발명의 방법은, 얼라인먼트 마크를 허용된 최소 치수와 동일하거나 더 큰 치수로 형성하고, 이렇게 형성된 얼라인먼트 마크를 사용하여 미리 정해진 박막을 형성하는 단계와, 이러한 단계를 적어도 한 번 이상 더 수행하는 단계와, 최종 공정의 수행을 위해 이미 형성된 얼라인먼트 마크들을 기준으로 하여 하나의 최종 얼라인먼트 마크를 상기 최소 치수로 형성하는 단계와, 최종 얼라인먼트 마크를 이용하여 최종 마스크의 정렬을 완료한 후, 미리 정해진 박막을 상기 최종 얼라인먼트 마크가 일부 덮어지도록 형성하는 단계로 이루어진다. 이와 같은 방법에 의하면, 용이하게 얼라인먼트를 수행할 수 있으며, 스크라이브 라인의 크기를 줄여 반도체 칩의 면적을 증가시킬 수 있다.

Description

반도체장치 제조방법(a fabricating method of semiconductor device)

본 발명은 반도체장치 제조방법에 관한 것으로, 보다 구체적으로, 얼라인먼트 마크를 이용하여 정렬된 마스크로 패턴을 형성하는 반도체장치 제조방법에 관한 것이다.

근래, 반도체장치의 제조기술이 급속하게 발전하여 반도체장치들의 고 집적화가 가능하게 되었고, 반도체장치에 형성되는 패턴들의 크기 또한 미세화되었다. 따라서, 이러한 패턴들을 형성하는 공정에서 빈번하게 사용되는 마스크의 정확한 정렬이 중요시 되고 있다. 마스크의 정렬에는 얼라인먼트 마크를 사용하는 방법이 일반적으로 사용되고 있다. 이 방법은 웨이퍼에 형성된 스크라이브 라인상에 얼라인먼트 마크를 형성하여 자동 또는 수동으로 상기 형성된 얼라인먼트 마크를 기준으로 얼라인먼트를 수행하는 방법이다.

도 1은 종래 얼라인먼트 마크를 이용하여 웨이퍼상에 미리 정해진 패턴을 순차적으로 형성한 반도체장치를 보이는 도면이다.

도 1을 참조하면, 참조번호 10은 최종 얼라인먼트 마크를 형성하기 전 단계에서 형성된 패턴이고, 20은 최종 얼라인먼트 마크를 형성하는 단계에서 형성된 패턴이고, 30은 형성된 최종 얼라인먼트 마크를 이용하여 최종 얼라인먼트를 수행하는 단계에서 형성된 패턴이고, 40은 최종 얼라인먼트 마크를 형성하는 단계의 전 단계에서 형성된 얼라인먼트 마크이고, 50은 최종 얼라인먼트 마크이고, 80은 반도체 칩을 각각 분할하기 위한 스크라이브 라인이다.

도 1 에 도시된 바와 같이, 종래에는, 얼라인먼트 마크들(40, 50)이 모두 최종 얼라인먼트를 수행하는 단계의 스크라이브 라인의 폭(1c)에 그 크기를 맞추어 형성되었다. 즉, 형성되는 모든 얼라인먼트 마크들(40, 50)의 크기를 마지막 공정이 수행된 때의 스크라이브 라인 폭(1c)을 기준으로 형성시켰다. 이때, 상기 스크라이브 라인(80)이 크게 형성되면 일정한 면적을 갖는 웨이퍼상에서 상대적으로 반도체 칩의 면적은 그만큼 감소된다. 그러므로, 마지막 공정이 수행된 스크라이브 라인의 폭(1c)은 얼라인먼트 마크가 확보해야 하는 최소 치수와 동일하도록 구성된다. 따라서, 최종 공정을 제외한 모든 공정에서 스크라이브 라인의 폭(1a, 1b)은 얼라인먼트 마크에 의해 요구되는 최소 치수(1c)보다 크게 형성되지만, 스크라이브 라인(80) 상에 형성되는 얼라인먼트 마크들(40, 50)의 크기는 최종 스크라이브 라인의 폭(1c)에 맞추어 형성된다. 여기에서, 상기 최종 스크라이브 라인은 최종 얼라인먼트 마크(50)를 이용하여 최종적으로 얼라인먼트를 수행한 스크라이브 라인이다.

그런데, 실제로 각 공정에서 형성되는 패턴의 크기는 공정에 따라 다소 차이가 있다. 그리고, 반도체 칩의 외곽 부분은 칩의 내열성, 내습성 등을 갖도록 하기 위한 것일뿐, 칩의 본질적인 기능과는 무관한 영역이다. 따라서, 각각의 공정에서 형성되는 얼라인먼트 마크의 크기를 최종 스크라이브 라인의 폭(1c)과 동일하게 형성시킬 필요는 없다.

그러나, 종래 기술에 의하면, 모든 공정에서 얼라인먼트 마크들(40, 50)의 크기를 최종 얼라인먼트를 수행하는 단계의 스크라이브 라인폭(1c)에 맞추어 형성하였기 때문에, 미세한 패턴을 형성하기 위한 마스크의 정확한 얼라인먼트의 수행시 어려움이 있었다. 그리고, 스크라이브 라인의 폭은 얼라인먼트 마크에 의해 요구되는 최소 치수 이하로는 형성시킬 수 없기 때문에, 반도체 칩의 면적은 스크라이브 라인의 최소 폭(1c)에 의해 제한되어 지는 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위하여 제안된 것으로, 얼라인먼트의 수행이 용이하고, 반도체 칩의 순수 소자 형성 영역(net die)의 면적을 증가시킬 수 있는 반도체 제조방법을 제공하는데 그 목적이 있다.

도 1은 종래 얼라인먼트 마크를 사용하여 형성된 반도체장치를 개략적으로 보이는 도면;

도 2는 본 발명의 실시예에 따른 얼라인먼트 마크를 사용하여 형성된 반도체장치를 개략적으로 보이는 도면.

* 도면의 주요 부분에 대한 부호 설명 *

10, 20, 30 : 박막 40, 50, 60, 70 : 얼라인먼트 마크

80 : 스크라이브 라인

(구성)

상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 스크라이브 라인상에 마스크들의 정렬을 위한 얼라인먼트 마크들을 형성하고 이를 이용하여 반도체장치를 제조하는 방법은, 얼라인먼트 마크를 허용된 최소 치수와 동일하거나 더 큰 치수로 형성하고 상기 형성된 얼라인먼트 마크를 사용하여 미리 정해진 박막을 형성하는 단계와, 이 단계를 적어도 한 번 이상 더 수행하는 단계와, 최종 공정의 수행을 위해 상기 형성된 얼라인먼트 마크들을 기준으로 하여 하나의 최종 얼라인먼트 마크를 상기 최소 치수로 형성하는 단계와, 상기 최종 얼라인먼트 마크를 이용하여 최종 마스크의 정렬을 완료한 후, 미리 정해진 박막을 상기 최종 얼라인먼트 마크가 일부 덮어지도록 형성하는 단계로 이루어진다.

(작용)

이와 같은 방법에 의하면, 미세한 패턴을 형성시키는 마스크를 정확하고 용이하게 얼라인먼트시킬 수 있고, 일정한 웨이퍼 면적상에서 스크라이브 라인의 폭을 감소시켜 반도체 칩의 순수 소자 형성 영역의 면적을 증가시킬 수 있다.

(실시예)

이하, 도 2 를 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 2 를 참조하면, 본 발명의 바람직한 실시예에 따른 신규한 반도체장치의 제조방법은, 각각의 공정에서 형성되는 스크라이브 라인의 폭과 동일한 크기로 얼라인먼트 마크를 형성시킨다. 이어, 후속 공정에서는, 스크라이브 라인의 폭을 이전에 형성된 스크라이브 라인의 폭보다 작게 형성시켜, 이전 단계에서 스크라이브 라인상에 형성된 얼라인먼트 마크의 일부가 덮어지도록 반도체 칩의 패턴을 형성시킨다. 그리고, 최종 얼라인먼트를 수행하는 단계에서는 얼라인먼트 마크를 형성하는데 요구되는 최소 치수보다 작은 크기로 스크라이브 라인을 형성시킨다. 이와 같은 방법에 의해서, 정확한 얼라인먼트가 가능하게 되었고, 일정한 면적에서 반도체 칩의 면적을 증가시킬 수 있다.

도 2 에 있어서, 도 1 에 도시된 종래 반도체장치의 구성요소와 동일한 기능을 갖는 구성요소에 대해서는 동일한 참조번호를 병기한다.

도 2 는 본 발명의 실시예에 따른 반도체장치를 보이는 도면이다.

도 2 를 참조하면, 참조번호 10은 최종 얼라인먼트 마크를 형성하는 단계의 전 단계에서 형성된 패턴이고, 20은 최종 얼라인먼트 마크를 형성하는 단계에서 형성된 패턴이고, 30은 최종 얼라인먼트를 수행하는 단계에서 형성된 패턴이고, 60은 최종 얼라인먼트를 수행하는 단계의 전 단계에서 형성된 얼라인먼트 마크이고, 70은 최종 얼라인먼트 마크이고, 80은 반도체 칩을 각각 분할하기 위한 스크라이브 라인이다.

도 2 를 참조하여 본 발명의 실시예에 따른 반도체장치를 살펴보면, 최종 얼라인먼트 마크(70)를 형성하는 단계를 제외한 모든 공정에서는 얼라인먼트 마크(60)의 크기를 형성된 스크라이브 라인의 폭(2a)과 동일한 크기로 형성시킨다. 그리고, 후속 공정에서는 스크라이브 라인의 폭(2b)이 감소되어 이미 형성된 얼라인먼트 마크의 일부가 덮여지도록 패턴을 형성시킨다. 이때, 얼라인먼트 마크가 일부 덮여지는 부분은 반도체 칩이 내열성, 내습성 등을 갖도록 하기 위한 것일뿐, 반도체 칩의 실제 기능과는 무관한 부분이다.

다음, 최종 얼라인먼트 마크(70)를 형성하는 단계에서는 얼라인먼트 마크에 의해 요구되는 최소 치수(2b)와 동일하게 스크라이브 라인을 형성시킨다. 그리고, 상기 스크라이브 라인의 폭(2b)과 동일하게 얼라인먼트 마크(70)를 형성한다. 이때, 이전에 형성된 얼라인먼트 마크(60)는 형성되는 패턴에 의해 일부가 덮어지게 된다.

마지막으로, 상기 최종 얼라인먼트 마크(70)를 이용하여 최종 얼라인먼트를 수행한다. 이때, 스크라이브 라인은 얼라인먼트 마크에 의해 요구되는 최소 치수보다 작은 폭(2c)으로 형성시킨다. 여기에서, 얼라인먼트 마크가 요구하는 최소 치수(2b)는 얼라인먼트 마크를 형성시키는 단계, 또는, 얼라인먼트를 수행하는 전 단계에서 스크라이브 라인(80)의 폭과 형성되는 얼라인먼트 마크의 크기를 고려한 것이므로, 얼라인먼트를 수행하는 단계에서는 상기 최소 치수를 준수할 필요는 없다. 따라서, 스크라이브 라인(80)상에 형성된 상기 최종 얼라인먼트 마크(70)를 일부 덮여지도록 최종 얼라인먼트의 수행에 의해 패턴(30)을 형성시킨다. 그러므로, 최종적으로 스크라이브 라인(80)의 폭이 감소되어 반도체 칩의 면적은 상대적으로 증가하게 된다.

종래 얼라인먼트 마크를 이용한 반도체장치는 형성되는 얼라인먼트 마크의 크기가 요구되는 최소 치수와 동일하게 형성되어 마스크의 정렬에 불편한 문제점이 있었다. 그리고, 스크라이브 라인이 얼라인먼트 마크의 최소 치수만큼의 폭보다는 작게 형성시킬 수 없었다.

이와 같은 문제점을 해결하기 위한 본 발명은, 반도체 칩의 패턴을 형성하는 각 공정에서 형성되는 스크라이브 라인의 폭과 동일한 크기로 얼라인먼트 마크를 형성한다. 그리고, 최종 얼라인먼트를 수행하는 단계에서는 최소 치수로 형성된 얼라인먼트 마크를 일부 덮도록 반도체패턴을 형성한다.

따라서, 얼라인먼트를 수행하기가 용이하여 마스크를 정확하게 정렬하여 미세한 패턴을 정확하게 형성시킬 수 있고, 스크라이브 라인의 폭을 줄임으로써 일정한 면적상에서 반도체 칩의 면적을 증가시킬 수 있는 효과가 있다.

Claims (1)

1. 스크라이브 라인(80)상에 마스크들의 정렬을 위한 얼라인먼트 마크들(60, 70)을 형성하고 이를 이용하여 반도체장치를 제조하는 방법에 있어서,

   1) 상기 얼라인먼트 마크(60)를 허용된 최소 치수(2b)와 동일하거나 더 큰 치수(2a)로 형성하고 상기 형성된 얼라인먼트 마크(60)를 사용하여 미리 정해진 박막(10)을 형성하는 단계와,

   2) 상기 단계 1) 을 적어도 한 번 이상 수행하는 단계와,

   3) 최종 공정의 수행을 위해 상기 형성된 얼라인먼트 마크(60)를 기준으로 하여 하나의 최종 얼라인먼트 마크(70)를 상기 최소 치수(2b)로 형성하는 단계와,

   4) 상기 최종 얼라인먼트 마크(70)를 이용하여 최종 마스크의 정렬을 완료한 후, 미리 정해진 박막을 상기 최종 얼라인먼트 마크(70)가 일부 덮어지도록 형성하는 단계를 포함하여,

   제조된 반도체 장치의 스크라이브 라인의 폭(2c)이 상기 허용된 최소 치수(2b)보다 작은 것을 특징으로 하는 반도체 장치 제조방법.