KR100250739B1 - 캐패시터의 전하저장전극 형성방법 - Google Patents
캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR100250739B1 KR100250739B1 KR1019930029769A KR930029769A KR100250739B1 KR 100250739 B1 KR100250739 B1 KR 100250739B1 KR 1019930029769 A KR1019930029769 A KR 1019930029769A KR 930029769 A KR930029769 A KR 930029769A KR 100250739 B1 KR100250739 B1 KR 100250739B1
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- hemispherical polysilicon
- oxide film
- high temperature
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 48
- 229920005591 polysilicon Polymers 0.000 claims abstract description 48
- 238000003860 storage Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 210000000988 bone and bone Anatomy 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 9
- 238000004140 cleaning Methods 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 16
- 238000001039 wet etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- 241000243321 Cnidaria Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 전하저장전극을 형성하는 방법에 관한 것으로, 웨이퍼상에 다수의 실린더 구조를 갖는 전하저장전극을 형성하되, 저면부를 고온 산화막으로 하고, 전하저장전극의 유효표면적을 증대시키기 위하여, 형성된 실린더 구조를 포함한 전체구조 상부에 반구형 폴리실리콘을 증착한 후, 상기 반구형 폴리실리콘으로 이웃하는 전하저장전극이 전기적으로 연결된 것을 절연하기 위해 불산과 과산화 수소가 혼합된 용액에 웨이퍼를 담그어 반구형 폴리실리콘의 골 사이로 용액을 침투하게 하여 하부층인 고온 산화막을 식각함에 의해 전하저장전극장에 형성된 반구형 폴리실리콘은 제거되지 않고 고온 산화막 상부의 반구형 폴리실리콘만 선택적으로 제거하므로써, 웨이퍼에 전면적으로 반구형 폴리실리콘 형성공정후 선택적으로 반구형 폴리실리콘 제거를 가능하게 하여 공정을 용이하게 하면서 전하저장전극의 유효표면적을 증대시킬 수 있는 캐패시터의 전하저장전극을 형성하는 방법에 관해 기술된다.
Description
제1a도 내지 제1d도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 필드 산화막
3 : 소오스 4 : 드레인
5 : 게이트 산화막 6 : 게이트 전극
7 : 제1층간 절연막 8 : 비트라인
9 : 제2층간 절연막 10 : 고온 산화막
11 : 콘택홀 12,14 : 폴리실리콘
13 : 산화막 15 : 반구형 폴리실리콘
본 발명은 캐패시터의 전하저장전극을 형성하는 방법에 관한 것으로, 특히 웨이퍼상에 다수의 실린더 구조를 갖는 전하저장전극을 형성하되, 저면부를 고온 산화막으로 하고, 전하저장전극의 유효표면적을 증대시키기 위하여, 형성된 실린더 구조를 포함한 전체구조 상부에 반구형 폴리실리콘을 증착한 후, 상기 반구형 폴리실리콘으로 이웃하는 전하저장전극이 전기적으로 연결된 것을 절연하기 위해 불산과 과산화 수소가 혼합된 용액에 웨이퍼를 담그어 반구형 폴리실리콘의 골 사이로 용액을 침투하게 하여 하부층인 고온 산화막을 식각함에 의해 전하저장전극상에 형성된 반구형 폴리실리콘은 제거되지 않고 고온 산화막 상부의 반구형 폴리실리콘만 선택적으로 제거하므로써, 웨이퍼에 전면적으로 반구형 폴리실리콘 형성공정후 선택적으로 반구형 폴리실리콘 제거를 가능하게 하여 공정을 용이하게 하면서 전하저장전극의 유효표면적을 증대시킬 수 있는 캐패시터의 전하저장전극을 형성하는 방법에 관한 것이다.
종래에는 반구형 폴리실리콘을 이용하여 전하저장전극의 유효표면적을 증대시키기 위하여, 도핑된 비정질 실리콘으로 실린더 구조를 형성한 후, 실린더 구조에 생겨난 자연산화막을 제거하고, 실리콘 분자를 웨이퍼 전면에 살짝 방사한 후, 초고진공에서 열처리함에 의해 실린더형 전하저장전극 위에만 반구형 폴리실리콘을 형성한다. 이러한 방법은 초고진공에서 열처리하여야하므로 생산장비의 가격이 높아지며, 대량생산이 어려운 단점이 있다.
따라서, 본 발명은 하부층으로 고온 산화막이 형성된 실린더 구조의 전하저장전극을 형성한 후 기존의 저압화학기상증착법(LPCVD)를 이용하여 웨이퍼 전면에 반구형 폴리실리콘을 증착하고, 전하저장전극상에 형성된 반구형 폴리실리콘을 제외한 부분의 반구형 폴리실리콘을 산화막 습식식각용액으로 하부층인 고온 산화막을 제어함에 의해 선택적으로 반구형 폴리실리콘을 제거하므로 전하저장전극의 유효표면적을 증대시키면서 그 공정을 단순화 할 수 있는 캐패시터의 전하저장전극 형성하는 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 전하저장전극 형성방법은 소정의 트랜지스터와 비트라인이 형성된 실리콘 기판(1) 전체구조 상부에 평탄화 및 절연을 위한 층간 절연막(9)을 형성한 후 그 상부에 고온 산화막(10)을 증착하고, 콘택마스크를 이용한 식각공정으로 콘택홀(11)을 형성한 후, 상기 콘택홀(11)을 통하여 하부의 실리콘 기판(1)과 접속되는 소정의 구조를 갖는 전하저장전극을 형성한 상태에서, 전체구조 상부에 반구형 폴리실리콘(15)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 형성된 반구형 폴리실리콘(15)으로 인해 이웃한 전하저장전극과 전기적으로 연결된 것을 상호 절연시키기 위해, 웨이퍼를 불산과 과산화 수소용액에 담그어 반구형 폴리실리콘(15)의 골사이로 용액이 침투함에 의해 고온 산화막(10)이 식각되면서 그 상부의 반구형 폴리실리콘(15)을 선택적으로 웨이퍼로부터 이탈시키는 단계와, 상기 단계로부터 저온의 SC-1 용액으로 세정하는 단계로 이루어져 표면에 반구형 폴리실리콘이 형성된 전하저장전극을 형성하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1a도 내지 제1d도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 도시한 단면도로서, 제1a도는 실리콘 기판(1) 상에 필드 산화막(2) 및 트랜지스터의 구성요소인 소오스(3), 드레인(4), 게이트 산화막(5), 게이트 전극(6)을 형성한 후, 제1층간 절연막(7), 비트라인(8)을 형성하고, 전체구조 상부에 제2층간 절연막(9)을 증착 평탄화한 후 고온 산화막(10)을 증착하고, 이후 콘택마스크를 이용한 식각공정으로 소오스(3)와 연통되는 콘택홀(11)을 형성한 상태를 도시한 것이다.
상기 고온 산화막(10) 대신에 질화막을 증착할 수 있다. 질화막을 사용할 경우 후공정시 이를 제거하는 식각용액을 인산과 과산화 수소용액을 사용한다.
제1b도는 상기 콘택홀(11)을 포함한 전체구조 상부에 도핑된 폴리실리콘(12) 및 도핑된 산화막(13)을 연속 증착한 후 전하저장전극 마스크를 이용하여 하부층인 고온 산화막(10)의 상부면이 노출될때까지 식각하여 상기 폴리실리콘(12) 및 산화막(13)을 패턴화하고, 전체구조 상부에 도핑된 폴리실리콘(14)을 증착한 후 에치 백(Etch Back)하여 스페이서를 형성한 상태를 도시한 것이다.
제1c도는 도핑된 산화막(13)을 습식식각법으로 제거하면서 도핑된 폴리실리콘(12 및 14) 표면에 자연산화막(도시않음)을 최대한 억제하며 실온에서 500℃ 사이의 온도에서 웨이퍼를 저압화학기상증착 튜브에 장착한 후, 질소 분위기 또는 진공중에서 충분한 튜브내를 정화시키고, 이후 반구형 폴리실리콘(15)을 웨이퍼 전면에 형성한 상태를 도시한 것이다.
상기 공정중 도핑된 산화막(13) 습식식각시 식각선택비에 의해 고온 산화막(10)은 표면 일부만 식각되고, 웨이퍼 전면에 반구형 폴리실리콘(15)을 형성하므로 이웃한 전하저장전극간이 전기적으로 연결된다.
제1d도는 상기 반구형 폴리실리콘(15)으로 인하여 전기적 연결된 전하저장전극간을 절연하기 위하여 불산과 과산화 수소가 혼합된 용액에 웨이퍼를 담그어 반구형 폴리실리콘(15)의 골사이로 용액을 침투하게 하여 고온 산화막(10)을 식각하고, 고온 산화막(10)의 식각으로 그 상부의 반구형 폴리실리콘(15)은 웨이퍼로부터 이탈되어 전하저장전극을 이루는 폴리실리콘(12 및 15)상의 반구형 폴리실리콘(15)에 대해 선택적으로 제거시키며, 이후, 저온의 SC-1(NH4OH : H2O2: H2O = 1 : 1 : 5) 용액에서 세정하여 폴리실리콘(12 및 14)으로된 실린더 구조의 전하저장전극 전체표면에 반구형 폴리실리콘(15)이 부착되고 또한 고온 산화막(10) 제거로 언더 컷(Under Cut)이 형성된 전하저장전극을 완성한 상태를 도시한 것이다.
상기 고온 산화막(1) 식각시 이탈된 반구형 폴리실리콘(15)은 표면에 얇은 자연산화막이 형성되어 친수성을 띄게되므로 다른 웨이퍼나 용기표면에 부착되지 않으며, 저온의 SC-1 용액에서 세정공정을 실시하는 것은 이탈된 반구형 폴리실리콘(15) 중 일부가 웨이퍼에 재부착 되었을 경우 이탈된 반구형 폴리실리콘(15)과 웨이퍼상에 분자간 인력 결합을 하게 되므로 초음파를 이용하여 이 결합을 끊고 용액내에서 이탈된 반구형 폴리실리콘(15)의 입자를 식각과 산화를 반복하는 반응을 이용하여 용액내에서 완전히 제거 및 다른 물질에 부착하는 것을 방지한다.
상기 제1a도 내지 제1d도를 참조하여 설명한 본 발명은 실린더 구조의 전하저장전극에 반구형 폴리실리콘을 형성하는 것을 실시예로 하였으나 핀구조, 스택구조등의 다른 형을 갖는 전하저장전극에 본 발명에 의한 반구형 폴리실리콘 형성원리를 적용할 수 있다.
상술한 바에 의하면, 본 발명은 평탄화된 층간 절연막 상부에 고온산화막을 형성한 후 도핑된 폴리실리콘으로 다수의 전하저장전극을 형성하고, 다수의 전하저장전극을 포함한 웨이퍼 전면에 반구형 폴리실리콘을 증착한 후 고온 산화막 습식식각용액으로 반구형 폴리실리콘의 골사이로 용액을 침투시켜 고온 산호막을 제거하여 그 상부의 반구형 폴리실리콘만 선택 식각하므로, 공정을 단순화하면서 반구형 폴리실리콘이 상부에 형성된 전하저장전극을 형성하여 유효표면적을 증대시킬 수 있다.
Claims (2)
- 유효표면적을 증대시키기 위한 캐패시터의 전하저장전극 형성방법에 있어서, 소정의 트랜지스터와 비트라인이 형성된 실리콘 기판(1) 전체구조 상부에 평탄화 및 절연을 위한 층간 절연막(9)을 형성한 후 그 상부에 고온 산화막(10)을 증착하고, 콘택마스크를 이용한 식각공정으로 콘택홀(11)을 형성한 후, 상기 콘택홀(11)을 통하여 하부의 실리콘 기판(1)과 접속되는 소정의 구조를 갖는 전하저장전극을 형성한 상태에서, 전체구조 상부에 반구형 폴리실리콘(15)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 형성된 반구형 폴리실리콘(15)으로 인해 이웃한 전하저장전극과 전기적으로 연결된 것을 상호 절연시키기 위해, 웨이퍼를 불산과 과산화 수소용액에 담그어 반구형 폴리실리콘(15)의 골사이로 용액이 침투함에 의해 고온 산화막(10)이 식각되면서 그 상부의 반구형 폴리실리콘(15)을 선택적으로 웨이퍼로부터 이탈시키는 단계와, 상기 단계로부터 저온의 SC-1 용액으로 세정하는 단계로 이루어져 표면에 반구형 폴리실리콘이 형성된 전하저장전극을 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- 제1항에 있어서, 상기 고온 산화막(10) 대신 질화막을 사용할 경우 그 식각용액은 인산과 과산화수소 용액을 사용하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029769A KR100250739B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029769A KR100250739B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021556A KR950021556A (ko) | 1995-07-26 |
| KR100250739B1 true KR100250739B1 (ko) | 2000-04-01 |
Family
ID=19372778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029769A KR100250739B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250739B1 (ko) |
-
1993
- 1993-12-27 KR KR1019930029769A patent/KR100250739B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021556A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849071A (en) | Method of forming a sealed diaphragm on a substrate | |
| KR0165496B1 (ko) | 고집적 반도체장치의 캐패시터 제조방법 | |
| EP0239746B1 (en) | Method for manufacturing a semiconductor device | |
| US5945703A (en) | Semiconductor memory device and manufacturing method therefor | |
| KR100518228B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| KR100250739B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| CN113078105B (zh) | 掩膜结构的制备方法、半导体结构及其制备方法 | |
| KR960013509B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950012031B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100399917B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR970000230B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100226481B1 (ko) | 커패시터의 제조방법 | |
| KR100399915B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR20000042981A (ko) | 소자분리막의 트렌치모서리 라운딩방법 | |
| KR0150049B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR0140806B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100222670B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR0147418B1 (ko) | 반도체 소자의 저장전극 제조방법 | |
| KR100284310B1 (ko) | 반도체 기억소자의 전하저장전극 형성방법 | |
| KR100220296B1 (ko) | 반도체 소자 콘택제조방법 | |
| KR960002099B1 (ko) | 표면적이 증대된 전하저장전극 형성방법 | |
| KR100276123B1 (ko) | 반도체소자및그것의실리사이드형성방법 | |
| KR19980054483A (ko) | 반도체 장치의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |