KR950021556A - 캐패시터의 전하저장전극 형성방법 - Google Patents
캐패시터의 전하저장전극 형성방법 Download PDFInfo
- Publication number
- KR950021556A KR950021556A KR1019930029769A KR930029769A KR950021556A KR 950021556 A KR950021556 A KR 950021556A KR 1019930029769 A KR1019930029769 A KR 1019930029769A KR 930029769 A KR930029769 A KR 930029769A KR 950021556 A KR950021556 A KR 950021556A
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- storage electrode
- wafer
- hemispherical polysilicon
- forming
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims abstract 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 11
- 229920005591 polysilicon Polymers 0.000 claims abstract 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims abstract 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims 1
- 210000000988 bone and bone Anatomy 0.000 claims 1
- 238000007598 dipping method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000005406 washing Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 캐패시터의 전하저장전극을 형성하는 방법에 관한 것으로, 웨이퍼상에 다수의 실린더 구조를 갖는 전하저장전극을 형성하되, 저면부를 고온 산화막으로 하고, 전하저장전극의 유효표면적을 증대시키기 위하여, 형성된 실린더 구조를 포함한 전체구조 상부에 반구형 폴리실리콘을 증착한 후, 상기 반구형 폴리실리콘으로 이웃하는 전하저장전극이 전기적으로 연결된 것을 절연하기 위해 불산과 과산화 수소가 혼합된 용액에 웨이퍼를 담그어 반구형 폴리실리콘의 골 사이로 용액을 침투하게 하여 하부층인 고온 산화막을 식각함에 의해 전하저장전극장에 형성된 반구형 폴리실리콘은 제거되지 않고 고온 산화막 상부의 반구형 폴리실리콘만 선택적으로 제거하므로써, 웨이퍼에 전면적으로 반구형 폴리실리콘 형성공정후 선택적으로 반구형 폴리실리콘 제거를 가능하게 하여 공정을 용이하게 하면서 전하저장전극의 유효표면적을 증대시킬 수 있는 캐패시터의 전하저장전극을 형성하는 방법에 관해 기술된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1d도는 본 발명에 의한 캐패시터의 전하저장전극을 형성하는 단계를 도시한 단면도.
Claims (2)
- 유효표면적을 증대시키기 위한 캐패시터의 전하저장전극 형성방법에 있어서, 소정의 트랜지스터와 비트라인이 형성된 실리콘 기판(1) 전체구조 상부에 평탄화 및 절연을 위한 층간 절연막(9)을 형성한 후 그 상부에 고온 산화막(10)을 증착하고, 콘택마스크를 이용한 식각공정으로 콘택홀(11)을 형성한 후, 상기 콘택홀(11)을 통하여 하부의 실리콘 기판(1)과 접속되는 소정의 구조를 갖는 전하저장전극을 형성한 상태에서, 전체구조 상부에 반구형 폴리실리콘(15)을 형성하는 단계와, 상기 단계로부터 전체구조 상부에 형성된 반구형 폴리실리콘(15)으로 인해 이웃한 전하저장전극과 전기적으로 연결된 것을 상호 절연시키기 위해, 웨이퍼를 불산과 과산화 수소용액에 담그어 반구형 폴리실리콘(15)의 골사이로 용액이 침투함에 의해 고온 산화막(10)이 식각되면서 그 상부의 반구형 폴리실리콘(15)을 선택적으로 웨이퍼로부터 이탈시키는 단계와, 상기 단계로부터 저온의 SC-1 용액으로 세정하는 단계로 이루어져 표면에 반구형 폴리실리콘이 형성된 전하저장전극을 형성하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.
- 제1항에 있어서, 상기 고온 산화막(10) 대신 질화막을 사용할 경우 그 식각용액은 인산과 과산화수소 용액을 사용하는 것을 특징으로 하는 캐패시터의 전하저장전극 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029769A KR100250739B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930029769A KR100250739B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021556A true KR950021556A (ko) | 1995-07-26 |
| KR100250739B1 KR100250739B1 (ko) | 2000-04-01 |
Family
ID=19372778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930029769A KR100250739B1 (ko) | 1993-12-27 | 1993-12-27 | 캐패시터의 전하저장전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250739B1 (ko) |
-
1993
- 1993-12-27 KR KR1019930029769A patent/KR100250739B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100250739B1 (ko) | 2000-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455568A (en) | Insulation process for integrated circuits | |
| KR960036062A (ko) | 고집적 반도체장치의 캐패시터 및 그 제조방법 | |
| KR19990011930A (ko) | 반도체장치 제조를 위한 세정용 조성물 및 이를 이용한 반도체장치의 제조방법 | |
| KR19990087849A (ko) | 반도체장치의제조방법 | |
| KR950034787A (ko) | 반도체 디바이스의 제조 방법 및 제조시에 사용된 에칭 용액 | |
| KR950021556A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR930015002A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| US6245660B1 (en) | Process for production of semiconductor device having contact plugs with reduced leakage current | |
| KR100339779B1 (ko) | 다이나믹 랜덤 억세스 메모리 및 그 제조 방법과 정렬 방법 | |
| KR970000230B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR950012031B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR100220296B1 (ko) | 반도체 소자 콘택제조방법 | |
| KR100228358B1 (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR0167609B1 (ko) | 케패시터의 전화저장전극 및 그 제조 방법 | |
| KR950010075A (ko) | 터널형 캐패시터구조를 갖는 디램셀 제조방법 | |
| JP2000068480A (ja) | 半導体装置の製造方法 | |
| KR0148333B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR19990052558A (ko) | 전력소자 제조 방법 및 그 구조 | |
| KR950004520A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR19990062233A (ko) | 반도체소자의 전하저장전극 형성방법 | |
| KR960002827A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970003963A (ko) | 캐패시터의 전하저장 전극 형성 방법 | |
| KR980012508A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR970018096A (ko) | 반도체 장치의 콘택플러 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |