KR980012508A - 반도체 소자의 커패시터 제조 방법 - Google Patents
반도체 소자의 커패시터 제조 방법 Download PDFInfo
- Publication number
- KR980012508A KR980012508A KR1019960030181A KR19960030181A KR980012508A KR 980012508 A KR980012508 A KR 980012508A KR 1019960030181 A KR1019960030181 A KR 1019960030181A KR 19960030181 A KR19960030181 A KR 19960030181A KR 980012508 A KR980012508 A KR 980012508A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- hsg
- storage electrode
- capacitor
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000003860 storage Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 abstract description 4
- 229920000642 polymer Polymers 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 커패시터 제조 방법에 대해 기재되어 있다. 스토리지 전극 표면에 HSG 형성후 잔사처리함으로써 식각 공정시 발생한 폴리머 및 상기 스토리지 전극 표면 이외의 영역에서 부산물로 형성된 HSG를 제거할 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 이웃하는 스토리지 전극들 사이에서 나타나는 브릿지(Bridge) 현상을 방지하기 위한 반도체 소자의 커패시터 제조 방법에 관한 것이다.
단순한 스택형(Simple Stack) 커패시터를 제조하기 위해서는, 트랜지스터가 형성된 반도체 기판상에 층간 절연층을 형성하는 공정, 상기 트랜지스터의 소오스 영역이 노출되도록 상기 층간 절연층을 패턴닝하여 콘택홀을 형성하는 공정, 상기 콘택홀을 충분히 매립할 수 있게 도전 물질을 증착하여 도전층을 형성하는 공정, Cl2와 HBr 가스를 사용하여 상기 도전층의 소정 영역을 식각하여 스토리지 전극을 형성하는 공정을 차례로 진행한다.
상기 도전층은 비정질 실리콘으로 형성한다.
상기 스토리지 전극 형성을 휘한 식각 공정시 폴리머가 많이 발생하는데, 이는 후속으로 진행하는 에슁(Ashing) 및 스트립(Strip)공정에서도 잘 제거되지 않는다.
이어서 커패시터의 용량을 증가시키기 위해 상기 스토리지 전극 표면에 시딩(Seeding)과 어닐링(Annealing)을 실시하여 HSG(Hemi-Sphere Silicon Grain)을 성장시키는데 이때 상기 스토리지 전극의 표면 이외의 영역에서 상기 폴리머로 인해 브릿지(Bridge)되는 현상이 나타난다.
본 발명이 이루고자 하는 기술적 과제는, 이웃하는 스토리지 전극들 사이에서 나타나는 브릿지(Bridge) 현상을 방지하기 위한 반도체 소자의 커패시터 제조방법을 제공하는데 있다.
제1a도 내지 제1b도는 본 발명에 의한 반도체 소자의 커패시터 제조 방법을 설명하기 위해 도시한 단면도들이다.
상기 과제를 이루기 위하여 본 발명은, 트랜지스터가 형성된 반도체 기판상에 층간 절연층을 형성하는 단계; 상기 트랜지스터의 소오스 영역이 노출되도록 상기 층간 절연층을 패턴닝하여 콘택홀을 형성하는 단계; 상기 콘택홀을 충분히 매립할 수 있게 도전 물질을 증착하여 도전층을 형성하는 단계; 상기 도전층의 소정 영역을 식각하여 스토리지 전극을 형성하는 단계; 상기 스토리지 전극의 표면에 HSG(Hemi-Sphere Silicon Grain)를 성장시키는 단계; 및 상기 HSG가 형성된 상기 반도체 기판에 잔사처리 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법을 제공한다.
상기 잔사처리는 CF4와 O2가스를 사용하여 400W 이하의 저전력으로 건식식각하는 것이 바람직하다.
본 발명에 의한 반도체 소자의 커패시터 제조 방법은, 스토리지 전극 표면에 HSG 형성후 잔사처리함으로써 식각 공정시 발생한 폴리머 및 상기 스토리지 전극 표면 이외의 영역에서 부산물로 형성된 HSG를 제거할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1b는 본 발명에 의한 반도체 소자의 커패시터 제조 방법을 설명하기 위해 도시한 단면도들이다.
도면 참조 번호 21은 반도체 기판을, 23은 층간 절연층을, 25는 콘택홀을, 27a·27b는 스토리지 전극을, 29는 HSG(Hemi-Sphere Silicon Grain)를, 30은 부산물 영역을 각각 나타낸다.
도 1a를 참조하면, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(21)상에 층간 절연층(23)을 형성하는 공정, 상기 트랜지스터의 소오스영역(도시하지 않음)이 노출되도록 상기 층간 절연층(23)을 패턴닝하여 콘택홀(25)을 형성하는 공정, 상기 콘택홀(25)을 충분히 매립할 수 있게 도전 물질을 증착하여 도전층(도시하지 않음, 후속공정에서 스토리지 전극(27a·27b)으로 패턴닝됨)을 형성하는 공정, 상기 도전층의 소정 영역을 식각하여 스토리지 전극(27a·27b)을 형성하는 공정, 상기 스토리지 전극(27a·27b)의 표면에 HSG(29)를 성장시키는 공정을 차례로 진행한다.
상기 스토리지 전극(27a·27b)은 Cl2와 HBr 가스를 사용하여 상기 도전층을 식각하여 형성한다.
상기 도전층은 비정질 실리콘으로 형성하고 상기 HSG(29)는 상기비정질 실리콘상에 시딩(Seeding)과 어닐링(Annealing)을 실시하여 상기 스토리지 전극(27a·27b)의 표면에 선택적(Slective)으로 형성한다.
그러나 상기 스토리지 전극(27a·27b)의 표면 이외의 영역, 즉 상기 스토리지 전극(27a)과 스토리지 전극(27b)상이에는, 소량의 HSG 및 상기 스토리지 전극(27a·27b) 형성시 발생한 폴리머로 인해 부산물 영역(30)이 발생한다.
도 1b를 참조하면 상기 HSG(29)가 형성된 상기 반도체 기판(21)에 잔사처리한다.
상기 잔사처리는 CF4와 O2가스를 사용하여 400W 이하의 저전력으로 건식식각함으로써 상기 부산물 영역(30)을 제거한다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 반도체 소자의 커패시터 제조 방법은, 스토리지 전극 표면에 HSG 형성후 잔사처리함으로써 식각 공정시 발생한 폴리머 및 상기 스토리지 전극의 표면 이외의 영역에서 부산물로 형성된 HSG를 제거할 수 있다.
Claims (2)
- 트랜지스터가 형성된 반도체 기판상에 층간 절연층을 형성하는 단계; 상기 트랜지스터의 소오스 영역이 노출되도록 상기 층간 절연층을 패턴닝하여 콘택홀을 형성하는 단계; 상기 콘택홀을 충분히 매립할 수 있게 도전 물질을 증착하여 도전층을 형성하는 단계; 상기 도전층의 소정 영역을 식각하여 스토리지 전극을 형성하는 단계; 상기 스토리지 전극의 표면에 HSG(Hemi-Sphere Silicon Grain)를 성장시키는 단계; 및 상기 HSG가 형성된 상기 반도체 기판에 잔사처리 하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.
- 제1항에 있어서, 상기 잔사처리 CF4와 O2가스를 사용하여 400W 이하의 저전력으로 건식식각하는 것을 특징으로 하는 반도체 소자의 커패시터 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030181A KR980012508A (ko) | 1996-07-24 | 1996-07-24 | 반도체 소자의 커패시터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960030181A KR980012508A (ko) | 1996-07-24 | 1996-07-24 | 반도체 소자의 커패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980012508A true KR980012508A (ko) | 1998-04-30 |
Family
ID=66249199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960030181A KR980012508A (ko) | 1996-07-24 | 1996-07-24 | 반도체 소자의 커패시터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980012508A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160083169A (ko) | 2014-12-30 | 2016-07-12 | 현대다이모스(주) | 차량 시트용 안마장치 |
-
1996
- 1996-07-24 KR KR1019960030181A patent/KR980012508A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160083169A (ko) | 2014-12-30 | 2016-07-12 | 현대다이모스(주) | 차량 시트용 안마장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247570B2 (en) | Silicon pillars for vertical transistors | |
| US5091761A (en) | Semiconductor device having an arrangement of IGFETs and capacitors stacked thereover | |
| KR960036062A (ko) | 고집적 반도체장치의 캐패시터 및 그 제조방법 | |
| KR100226761B1 (ko) | 반도체 소자의 제조방법 | |
| KR100799129B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| US8076196B2 (en) | Semiconductor device and fabrication method for the same | |
| KR980012508A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| JP2001156271A (ja) | 半導体素子の製造方法 | |
| KR0135690B1 (ko) | 반도체소자의 콘택 제조방법 | |
| KR100277086B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0151257B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR100212419B1 (ko) | 디램의 전하저장전극 콘택홀 형성방법 | |
| KR101057698B1 (ko) | 반도체소자의 실리사이드막 형성방법 | |
| KR100469915B1 (ko) | 듀얼게이트전극제조방법 | |
| KR100220296B1 (ko) | 반도체 소자 콘택제조방법 | |
| KR0156099B1 (ko) | 다이나믹 램 셀 및 그의 제조방법 | |
| KR0167609B1 (ko) | 케패시터의 전화저장전극 및 그 제조 방법 | |
| KR950012031B1 (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR19990005489A (ko) | 반도체 장치 제조방법 | |
| KR20000002486A (ko) | 반도체 메모리 장치의 커패시터 제조 방법 | |
| KR19980081520A (ko) | 반도체 메모리 장치 및 그의 제조방법 | |
| KR950009923A (ko) | 반도체 장치의 저장전극 제조방법 | |
| KR960032645A (ko) | 반도체장치의 트랜지스터 제조방법 | |
| US20100124807A1 (en) | Method of manufacturing semiconductor device having step gates | |
| KR19990086874A (ko) | 다결정막과 산화막의 인 시튜 식각 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |